KR20110073038A - 산화물 박막 트랜지스터 및 그 제조방법 - Google Patents

산화물 박막 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR20110073038A
KR20110073038A KR1020090130186A KR20090130186A KR20110073038A KR 20110073038 A KR20110073038 A KR 20110073038A KR 1020090130186 A KR1020090130186 A KR 1020090130186A KR 20090130186 A KR20090130186 A KR 20090130186A KR 20110073038 A KR20110073038 A KR 20110073038A
Authority
KR
South Korea
Prior art keywords
oxide
layer
substrate
active layer
thin film
Prior art date
Application number
KR1020090130186A
Other languages
English (en)
Inventor
이승민
김대환
임훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090130186A priority Critical patent/KR20110073038A/ko
Publication of KR20110073038A publication Critical patent/KR20110073038A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 산화물 박막 트랜지스터 및 그 제조방법은 AxByCzO(A, B, C = Zn, Cd, Ga, In, Sn, Hf, Zr, Ta; x, y, z ≥ 0)의 조합으로 이루어진 삼성분계 또는 사성분계 산화물 반도체를 액티브층으로 사용한 산화물 박막 트랜지스터에 있어서, 산소 분압을 낮추어 전자 농도(carrier concentration)를 조절하여 액티브층과 소오스/드레인전극 사이에 고농도의 n+ 산화물층을 형성함으로써 산화물 반도체와 소오스/드레인전극 사이의 콘택(contact)특성을 개선하기 위한 것으로, 기판 위에 게이트전극을 형성하는 단계; 상기 게이트전극이 형성된 기판 위에 게이트절연막을 형성하는 단계; 상기 게이트절연막 위에 산화물 반도체로 이루어진 액티브층을 형성하는 단계; 상기 액티브층이 형성된 기판 위에 산화물 반도체로 이루어진 고농도의 n+ 산화물층을 형성하는 단계; 상기 n+ 산화물층이 형성된 기판 위에 상기 n+ 산화물층을 통해 상기 액티브층의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극을 형성하는 단계; 상기 소오스/드레인전극이 형성된 기판 위에 보호층을 형성하는 단계; 상기 보호층의 일부 영역을 제거하여 상기 드레인전극의 일부를 노출시키는 콘택홀을 형성하는 단계; 및 상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계를 포함하며, 상기 액티브층은 AxByCzO(A, B, C = Zn, Cd, Ga, In, Sn, Hf, Zr, Ta; x, y, z ≥ 0)의 조합으로 이루어진 삼성분계 또는 사성분계 산화물 반도체로 이루어진 것을 특징으로 한다.
산화물 박막 트랜지스터, 스퍼터, 산소 분압, n+ 산화물층

Description

산화물 박막 트랜지스터 및 그 제조방법{OXIDE THIN FILM TRANSISTOR AND METHOD OF FABRICATING THE SAME}
본 발명은 산화물 박막 트랜지스터 및 그 제조방법에 관한 것으로, 보다 상세하게는 AxByCzO(A, B, C = Zn, Cd, Ga, In, Sn, Hf, Zr, Ta; x, y, z ≥ 0)의 조합으로 이루어진 삼성분계 또는 사성분계 산화물 반도체를 액티브층으로 사용한 산화물 박막 트랜지스터 및 그 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.
이하, 도 1을 참조하여 일반적인 액정표시장치의 구조에 대해서 상세히 설명한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도이다.
도면에 도시된 바와 같이, 상기 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.
상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.
또한, 상기 어레이 기판(10)은 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.
상기의 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정표시패널을 구성하며, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.
한편, 전술한 액정표시장치는 가볍고 전력소모가 작아 지금가지 가장 주목받는 디스플레이 소자이지만, 상기 액정표시장치는 발광소자가 아니라 수광소자이며 밝기, 명암비(contrast ratio) 및 시야각 등에 기술적 한계가 있기 때문에 이러한 단점을 극복할 수 있는 새로운 디스플레이 소자에 대한 개발이 활발하게 전개되고 있다.
새로운 평판표시장치 중 하나인 유기전계발광소자(Organic Light Emitting Diode; OLED)는 자체발광형이기 때문에 액정표시장치에 비해 시야각과 명암비 등이 우수하며 백라이트(backlight)가 필요하지 않기 때문에 경량 박형이 가능하고, 소비전력 측면에서도 유리하다. 그리고, 직류 저전압 구동이 가능하고 응답속도가 빠르다는 장점이 있으며, 특히 제조비용 측면에서도 유리한 장점을 가지고 있다.
최근 유기전계발광 디스플레이의 대면적화에 관한 연구가 활발하게 진행되고 있으며, 이를 달성하기 위하여 유기전계발광소자의 구동 트랜지스터로서 정전류 특성을 확보하여 안정된 작동 및 내구성이 확보된 트랜지스터 개발이 요구되고 있다.
전술한 액정표시장치에 사용되는 비정질 실리콘 박막 트랜지스터는 저온 공정에서 제작할 수 있지만 이동도(mobility)가 매우 작고 정전류 테스트(constant current bias) 조건을 만족하지 않는다. 반면에 다결정 실리콘 박막 트랜지스터는 높은 이동도와 만족스러운 정전류 테스트 조건을 가지는 반면에 균일한 특성 확보가 어려워 대면적화가 어렵고 고온 공정이 필요하다.
이에 산화물 반도체로 액티브층을 형성한 산화물 박막 트랜지스터를 개발하고 있는데, 이때 산화물 반도체를 이용한 일반적인 바텀 게이트(bottom gate) 구조의 산화물 박막 트랜지스터는 기존의 비정질 실리콘 박막 트랜지스터와 달리 n+ 층이 없는 구조로 제작되고 있다.
도 2는 일반적인 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도이다.
도면에 도시된 바와 같이, 일반적인 산화물 박막 트랜지스터는 기판(10) 위에 형성된 게이트전극(21), 상기 게이트전극(21) 위에 형성된 게이트절연막(15a), 상기 게이트절연막(15a) 위에 산화물 반도체로 형성된 액티브층(24), 상기 액티브층(24)의 소정영역과 전기적으로 접속하는 소오스/드레인전극(22, 23), 상기 소오스/드레인전극(22, 23) 위에 형성된 보호막(15b) 및 상기 드레인전극(23)과 전기적으로 접속하는 화소전극(18)으로 이루어져 있다.
이와 같이 이용한 일반적인 바텀 게이트 구조의 산화물 박막 트랜지스터는 기존의 비정질 실리콘 박막 트랜지스터와 달리 n+ 층이 없는 구조로 제작되고 있다.
이때, 산화물 반도체를 액티브층으로 사용하는 산화물 박막 트랜지스터는 뛰어난 이동도 특성으로 많은 연구가 진행되고 있고, 이를 이용하여 차세대 평판 디스플레이의 백플레인(back plane)으로 응용하려는 연구 발표가 계속 진행되고 있으 나, 박막 트랜지스터에 사용되는 소오스/드레인전극의 특성에 대한 연구가 아직 부족한 상태이다. 특히, 상기 소오스/드레인전극에 관한 연구는 물질, 콘택특성, 그리고 기생저항(parasitic resistance)과 같은 문제에 대한 연구가 미진한 수준이다.
현재 액티브층의 산화물 반도체와 상기 소오스/드레인전극 사이의 콘택 문제가 연구되고 있는데, 상기 산화물 반도체와 소오스/드레인전극 사이의 콘택 문제로 인해 산화물 박막 트랜지스터의 출력(output) 특성에 있어 선형(linear) 영역에서 비선형(non-linear) 특성이 보고되고 있다.
상기 산화물 반도체와 소오스/드레인전극 사이의 콘택특성이 쇼트키 특성과 유사한(schottky-like) 특성이 나타나는 이유는 인듐-틴-옥사이드(Indium Tin Oxide; ITO)나 인듐-징크-옥사이드(Indium Zinc Oxide; IZO), 금(Au)과 같은 경우는 전자 친화도가 커서 대부분의 산화물 반도체와 오믹-콘택(ohmic contact)을 이루지 못하기 때문이고, 또한 아연 산화물(ZnO)계 반도체는 증착 조건의 차이에 따라 전자 농도(carrier concentration)가 조절되고, 일함수가 변하기 때문이다.
본 발명은 상기한 문제를 해결하기 위한 것으로, AxByCzO(A, B, C = Zn, Cd, Ga, In, Sn, Hf, Zr, Ta; x, y, z ≥ 0)의 조합으로 이루어진 삼성분계 또는 사성분계 산화물 반도체를 액티브층으로 사용한 산화물 박막 트랜지스터 및 그 제조방법을 제공하는데 목적이 있다.
본 발명의 다른 목적은 산화물 반도체와 소오스/드레인전극 사이의 콘택특성을 개선하도록 한 산화물 박막 트랜지스터 및 그 제조방법을 제공하는데 있다.
본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 산화물 박막 트랜지스터는 기판 위에 형성된 게이트전극; 상기 게이트전극이 형성된 기판 위에 형성된 게이트절연막; 상기 게이트절연막 위에 산화물 반도체로 형성된 액티브층; 상기 액티브층이 형성된 기판 위에 산화물 반도체로 형성된 고농도의 n+ 산화물층; 상기 n+ 산화물층이 형성된 기판 위에 형성되며, 상기 n+ 산화물층을 통해 상기 액티브층의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극; 상기 소오스/드레인전극이 형성된 기판 위에 형성된 보호층; 상기 보호층의 일부 영역이 제거되어 상기 드레인전극의 일부를 노출시키는 콘택홀; 및 상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 포함하며, 상기 액티브층은 AxByCzO(A, B, C = Zn, Cd, Ga, In, Sn, Hf, Zr, Ta; x, y, z ≥ 0)의 조합으로 이루어진 삼성분계 또는 사성분계 산화물 반도체로 이루어진 것을 특징으로 한다.
본 발명의 산화물 박막 트랜지스터의 제조방법은 기판 위에 게이트전극을 형성하는 단계; 상기 게이트전극이 형성된 기판 위에 게이트절연막을 형성하는 단계; 상기 게이트절연막 위에 산화물 반도체로 이루어진 액티브층을 형성하는 단계; 상기 액티브층이 형성된 기판 위에 산화물 반도체로 이루어진 고농도의 n+ 산화물층을 형성하는 단계; 상기 n+ 산화물층이 형성된 기판 위에 상기 n+ 산화물층을 통해 상기 액티브층의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극을 형성하는 단계; 상기 소오스/드레인전극이 형성된 기판 위에 보호층을 형성하는 단계; 상기 보호층의 일부 영역을 제거하여 상기 드레인전극의 일부를 노출시키는 콘택홀을 형성하는 단계; 및 상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계를 포함하며, 상기 액티브층은 AxByCzO(A, B, C = Zn, Cd, Ga, In, Sn, Hf, Zr, Ta; x, y, z ≥ 0)의 조합으로 이루어진 삼성분계 또는 사성분계 산화물 반도체로 이루어진 것을 특징으로 한다.
상술한 바와 같이, 본 발명에 따른 산화물 박막 트랜지스터 및 그 제조방법은 비정질 산화물 반도체를 액티브층으로 사용함에 따라 균일도가 우수하여 대면적 디스플레이에 적용 가능한 효과를 제공한다.
또한, 본 발명에 따른 산화물 박막 트랜지스터 및 그 제조방법은 산화물 반도체와 소오스/드레인전극 사이의 콘택특성을 향상시킴으로써 우수한 소자특성을 확보할 수 있는 효과를 제공한다. 이에 초고해상도 대면적의 능동 매트릭스 액정표시장치와 차세대 디스플레이로 각광받는 유기발전계발광소자의 백플레인으로 적용할 수 있게 된다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 산화물 박막 트랜지스터 및 그 제조방법의 바람직한 실시예를 상세히 설명한다.
도 3은 산소 분압에 따른 산화물 반도체의 전자 농도를 측정한 결과를 나타내는 그래프로써, 산화물 반도체로 a-IGZO 반도체를 사용한 경우를 예를 들어 나타내고 있다.
도면에 도시된 바와 같이, 스퍼터를 이용하여 산화물 반도체를 증착할 때 주입된 산소 가스의 산소 분압이 0.01 ~ 1%정도로 낮아질수록 증착된 산화물 반도체 내의 전자 농도가 증가하는 것을 알 수 있다.
이때, 상기 산소 분압은 스퍼터 장비 내에서 전체 가스 중에 산소 가스가 차지하는 비율을 나타내며, 실질적으로 산소 농도가 0%인 경우 전자 농도는 약 1.4x1019/cm가 되어 증착된 산화물 반도체는 고농도로 도핑된 n+ 산화물층을 형성할 수 있음을 알 수 있다.
이와 같이 산화물 반도체를 이용하는 산화물 박막 트랜지스터의 제작에 있어, 산소 분압을 낮추어 증착하여 산화물 반도체의 전자 농도를 조절함으로써 고농도로 도핑된 n+ 산화물층을 형성할 수 있게 된다. 특히, 이를 이용하여 산화물 반 도체와 소오스/드레인전극 사이에 고농도의 n+ 산화물층을 형성함으로서 오믹-콘택(ohmic contact)을 개선하여 산화물 박막 트랜지스터의 특성을 개선할 수 있게 된다.
이에 따라 본 발명은 산화물 반도체를 이용하는 산화물 박막 트랜지스터를 제작하는 과정에서 액티브층과 소오스/드레인전극 사이에 고농도로 도핑된 n+ 산화물층을 추가하는 것을 특징으로 한다.
이때, 본 발명에서 사용되는 산화물 반도체와 n+ 산화물층은 AxByCzO(A, B, C = Zn, Cd, Ga, In, Sn, Hf, Zr, Ta; x, y, z ≥ 0)의 조합으로 이루어지는 삼성분계 또는 사성분계 조성을 갖는 화합물이다.
또한, 본 발명에서 사용되는 고농도로 도핑된 n+ 산화물층은 스퍼터링(sputtering) 장비를 사용하여 증착할 수 있고, 증착시 산소 분압을 조절함으로써 전자 농도를 조절할 수 있게 된다.
도 4는 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도로써, AxByCzO(A, B, C = Zn, Cd, Ga, In, Sn, Hf, Zr, Ta; x, y, z ≥ 0)의 조합으로 이루어진 삼성분계 또는 사성분계 산화물 반도체를 액티브층으로 사용한 산화물 박막 트랜지스터의 구조를 개략적으로 나타내고 있다.
도면에 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 소정의 기판(110) 위에 형성된 게이트전극(121), 상기 게이트전극(121) 위에 형성된 게이트절연막(115a), 상기 게이트절연막(115a) 위에 산화물 반도체로 이루어진 액티브층(124)과 고농도로 도핑된 산화물 반도체로 이루어진 n+ 산화물 층(125n) 및 상기 n+ 산화물층(125n)을 통해 상기 액티브층(124)의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극(122, 123)으로 이루어져 있다.
그리고, 상기 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 상기 소오스/드레인전극(122, 123)이 형성된 기판(110) 위에 형성된 보호층(115b) 및 상기 보호층(115b)에 형성된 콘택홀을 통해 상기 드레인전극(123)과 전기적으로 접속하는 화소전극(118)을 포함한다.
이때, 도면에는 도시하지 않았지만, 상기 게이트전극(121)은 소정의 게이트라인에 연결되고 상기 소오스전극(122)의 일부는 일방향으로 연장되어 데이터라인에 연결되며, 상기 게이트라인과 데이터라인은 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하게 된다.
여기서, 상기 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 AxByCzO(A, B, C = Zn, Cd, Ga, In, Sn, Hf, Zr, Ta; x, y, z ≥ 0)의 조합으로 이루어진 삼성분계 또는 사성분계 산화물 반도체를 이용하여 액티브층을 형성할 수 있으며, 예를 들어 상기 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 비정질 아연 산화물계 반도체를 이용하여 액티브층을 형성함에 따라 높은 이동도와 정전류 테스트 조건을 만족하는 한편 균일한 특성이 확보되어 대면적 디스플레이에 적용 가능한 장점을 가지고 있다.
상기 아연 산화물은 산소 함량에 따라 전도성, 반도체성 및 저항성의 3가지 성질을 모두 구현할 수 있는 물질로, 비정질 아연 산화물계 반도체 물질을 액티브층으로 적용한 산화물 박막 트랜지스터는 액정표시장치와 유기전계발광 디스플레이 를 포함하는 대면적 디스플레이에 적용될 수 있다.
또한, 최근 투명 전자회로에 엄청난 관심과 활동이 집중되고 있는데, 상기 비정질 아연 산화물계 반도체 물질을 액티브층으로 적용한 산화물 박막 트랜지스터는 높은 이동도를 가지는 한편 저온에서 제작이 가능함에 따라 상기 투명 전자회로에 사용될 수 있는 장점이 있다.
특히, 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 상기 ZnO에 인듐(indium; In)과 갈륨(gallium; Ga)과 같은 중금속이 함유된 a-IGZO 반도체로 액티브층을 형성하는 것을 특징으로 한다.
상기 a-IGZO 반도체는 가시광선을 통과시킬 수 있어 투명하며, 또한 상기 a-IGZO 반도체로 제작된 산화물 박막 트랜지스터는 1 ~ 100cm2/Vs의 이동도를 가져 비정질 실리콘 박막 트랜지스터에 비해 높은 이동도 특성을 나타낸다.
또한, 상기 a-IGZO 반도체는 넓은 밴드 갭을 가져 높은 색순도를 갖는 UV 발광 다이오드(Light Emitting Diode; LED), 백색 LED와 그밖에 다른 부품들을 제작할 수 있으며, 저온에서 공정이 가능하여 가볍고 유연한 제품을 생산할 수 있는 특징을 가지고 있다.
더욱이 상기 a-IGZO 반도체로 제작된 산화물 박막 트랜지스터는 비정질 실리콘 박막 트랜지스터와 비슷한 균일한 특성을 나타냄에 따라 부품 구조도 비정질 실리콘 박막 트랜지스터처럼 간단하며, 대면적 디스플레이에 적용할 수 있는 장점을 가지고 있다.
이와 같은 특징을 가진 상기 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 액티브층과 소오스/드레인전극 사이에 고농도의 n+ 산화물층을 형성하여 오믹-콘택을 개선시킴으로써 우수한 소자특성을 확보할 수 있는 효과를 제공한다. 이에 초고해상도 대면적의 능동 매트릭스 액정표시장치와 차세대 디스플레이로 각광받는 유기발전계발광소자의 백플레인으로 적용할 수 있게 되는데, 이를 다음의 산화물 박막 트랜지스터의 제조방법을 통해 상세히 설명한다.
도 5a 내지 도 5e는 상기 도 4에 도시된 산화물 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도이다.
도 5a에 도시된 바와 같이, 투명한 절연물질로 이루어진 기판(110) 위에 소정의 게이트전극(121)을 형성한다.
이때, 본 발명의 산화물 박막 트랜지스터에 적용되는 산화물 반도체는 저온 증착이 가능하여, 플라스틱 기판, 소다라임 글라스 등의 저온 공정에 적용이 가능한 기판(110)을 사용할 수 있다. 또한, 비정질 특성을 나타냄으로 인해 대면적 디스플레이용 기판(110)의 사용이 가능하다.
또한, 상기 게이트전극(121)은 제 1 도전막을 상기 기판(110) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
여기서, 상기 제 1 도전막으로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 니켈(nickel; Ni), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 티타늄(titanium; Ti), 백 금(platinum; Pt), 탄탈(tantalum; Ta) 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 1 도전막은 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투명한 도전물질을 사용할 수 있으며, 상기 도전물질이 2가지 이상 적층된 다층구조로 형성할 수도 있다.
다음으로, 도 5b에 도시된 바와 같이, 상기 게이트전극(121)이 형성된 기판(110) 전면에 실리콘질화막(SiNx), 실리콘산화막(SiO2)과 같은 무기절연막 또는 하프늄(hafnium; Hf) 옥사이드, 알루미늄 옥사이드와 같은 고유전성 산화막으로 이루어진 게이트절연막(115a)을 형성한다.
그리고, 상기 게이트절연막(115a)이 형성된 기판(110) 전면에 소정의 산화물 반도체로 이루어진 제 1 산화물 반도체층을 형성한 후, 포토리소그래피공정(제 2 마스크공정)을 통해 선택적으로 패터닝함으로써 상기 게이트전극(121) 상부에 상기 산화물 반도체로 이루어진 액티브층(124)을 형성한다.
이때, 상기 제 1 산화물 반도체층은 AxByCzO(A, B, C = Zn, Cd, Ga, In, Sn, Hf, Zr, Ta; x, y, z ≥ 0)의 조합으로 이루어진 삼성분계 또는 사성분계 산화물 반도체로 형성할 수 있으며, 예를 들어 상기 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 비정질 아연 산화물계 반도체를 이용하여 액티브층(124)을 형성함에 따라 높은 이동도와 정전류 테스트 조건을 만족하는 한편 균일한 특성이 확보되어 대면적 디스플레이에 적용 가능한 장점을 가지고 있다.
또한, 전술한 바와 같이 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지 스터는 상기 ZnO에 인듐과 갈륨과 같은 중금속이 함유된 a-IGZO 반도체로 액티브층(124)을 형성하는 것을 특징으로 한다.
다음으로, 도 5c에 도시된 바와 같이, 상기 액티브층(124)이 형성된 기판(110) 전면에 스퍼터 장비를 이용하여 소정의 제 2 산화물 반도체층 및 제 2 도전막을 형성한다.
이때, 상기 제 2 도전막은 소오스전극과 드레인전극을 형성하기 위해 알루미늄, 알루미늄 합금, 텅스텐, 구리, 니켈, 크롬, 몰리브덴, 티타늄, 백금, 탄탈 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 2 도전막은 인듐-틴-옥사이드, 인듐-징크-옥사이드와 같은 투명한 도전물질을 사용할 수 있으며, 상기 도전물질이 2가지 이상 적층된 다층구조로 형성할 수도 있다.
예를 들어, 상기 제 2 산화물 반도체층은 액티브층(124)을 구성하는 산화물 반도체를 증착하는 증착조건에서 산소 분압을 0.01 ~ 1%정도로 낮추어 증착하여 전자 농도를 증가시킴으로써 후술할 패터닝을 통해 고농도로 도핑된 n+ 산화물층으로 이용할 수 있게 된다.
이후, 포토리소그래피공정(제 3 마스크공정)을 통해 상기 제 2 산화물 반도체층 및 제 2 도전막을 선택적으로 패터닝함으로써 상기 액티브층(124) 위에 고농도로 도핑된 n+ 산화물층(125n) 및 상기 n+ 산화물층(125n)을 통해 상기 액티브층(124)의 소오스영역 및 드레인영역과 전기적으로 접속하는 소오스전극(122) 및 드레인전극(123)을 형성하게 된다.
다음으로, 도 5d에 도시된 바와 같이, 상기 소오스/드레인전극(122, 123)이 형성된 기판(110) 전면에 보호막(115b)을 형성한 후, 포토리소그래피공정(제 4 마스크공정)을 통해 선택적으로 제거함으로써 상기 기판(110)에 상기 드레인전극(123)의 일부를 노출시키는 콘택홀(140)을 형성한다.
그리고, 도 5e에 도시된 바와 같이, 상기 보호막(115b)이 형성된 기판(110) 전면에 제 3 도전막을 형성한 후, 포토리소그래피공정(제 5 마스크공정)을 통해 선택적으로 제거함으로써 상기 기판(110)에 상기 제 3 도전막으로 이루어지며, 상기 콘택홀(140)을 통해 드레인전극(123)과 전기적으로 접속하는 화소전극(118)을 형성한다.
이때, 상기 제 3 도전막은 상기 화소전극(118)을 구성하기 위해 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투과율이 뛰어난 투명한 도전물질을 포함한다.
한편, 상기 액티브층과 n+ 산화물층 및 소오스/드레인전극은 하프-톤 마스크 또는 회절마스크(이하, 하프-톤 마스크를 지칭하는 경우에는 회절마스크를 포함하는 것으로 한다)를 이용함으로써 한번의 마스크공정을 통해 형성할 수도 있는데, 이를 본 발명의 제 2 실시예를 통해 상세히 설명한다.
도 6은 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도로써, AxByCzO(A, B, C = Zn, Cd, Ga, In, Sn, Hf, Zr, Ta; x, y, z ≥ 0)의 조합으로 이루어진 삼성분계 또는 사성분계 산화물 반도체를 액티브층으로 사용한 산화물 박막 트랜지스터의 구조를 개략적으로 나타내고 있다.
이때, 상기 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터는 액티브 층과 n+ 산화물층 및 소오스/드레인전극을 한번의 마스크공정으로 형성하는 것을 제외하고는 전술한 상기 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터와 실질적으로 동일한 구성으로 이루어져 있다.
도면에 도시된 바와 같이, 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터는 소정의 기판(210) 위에 형성된 게이트전극(221), 상기 게이트전극(221) 위에 형성된 게이트절연막(215a), 상기 게이트절연막(215a) 위에 산화물 반도체로 이루어진 액티브층(224)과 고농도로 도핑된 산화물 반도체로 이루어진 n+ 산화물층(225n) 및 상기 n+ 산화물층(225n)을 통해 상기 액티브층(224)의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극(222, 223)으로 이루어져 있다.
그리고, 상기 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터는 상기 소오스/드레인전극(222, 223)이 형성된 기판(210) 위에 형성된 보호층(215b) 및 상기 보호층(215b)에 형성된 콘택홀을 통해 상기 드레인전극(223)과 전기적으로 접속하는 화소전극(218)을 포함한다.
이때, 도면에는 도시하지 않았지만, 상기 게이트전극(221)은 소정의 게이트라인에 연결되고 상기 소오스전극(222)의 일부는 일방향으로 연장되어 데이터라인에 연결되며, 상기 게이트라인과 데이터라인은 기판(210) 위에 종횡으로 배열되어 화소영역을 정의하게 된다.
여기서, 상기 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터는 AxByCzO(A, B, C = Zn, Cd, Ga, In, Sn, Hf, Zr, Ta; x, y, z ≥ 0)의 조합으로 이루어진 삼성분계 또는 사성분계 산화물 반도체를 이용하여 액티브층을 형성할 수 있으며, 예를 들어 상기 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터는 비정질 아연 산화물계 반도체를 이용하여 액티브층을 형성함에 따라 높은 이동도와 정전류 테스트 조건을 만족하는 한편 균일한 특성이 확보되어 대면적 디스플레이에 적용 가능한 장점을 가지고 있다.
특히, 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터는 전술한 상기 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터와 동일하게 상기 ZnO에 인듐과 갈륨과 같은 중금속이 함유된 a-IGZO 반도체로 액티브층을 형성하는 것을 특징으로 한다.
이와 같은 특징을 가진 상기 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터는 액티브층과 소오스/드레인전극 사이에 고농도의 n+ 산화물층을 형성하여 오믹-콘택을 개선시킴으로써 우수한 소자특성을 확보할 수 있는 한편, 하프-톤 마스크를 이용함으로써 상기 액티브층과 n+ 산화물층 및 소오스/드레인전극을 한번의 마스크공정으로 형성할 수 있게 되는데, 이를 다음의 산화물 박막 트랜지스터의 제조방법을 통해 상세히 설명한다.
도 7a 내지 도 7d는 상기 도 6에 도시된 산화물 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도이다.
도 7a에 도시된 바와 같이, 투명한 절연물질로 이루어진 기판(210) 위에 소정의 게이트전극(221)을 형성한다.
이때, 본 발명의 산화물 박막 트랜지스터에 적용되는 산화물 반도체는 저온 증착이 가능하여, 플라스틱 기판, 소다라임 글라스 등의 저온 공정에 적용이 가능 한 기판(210)을 사용할 수 있다. 또한, 비정질 특성을 나타냄으로 인해 대면적 디스플레이용 기판(210)의 사용이 가능하다.
또한, 상기 게이트전극(221)은 제 1 도전막을 상기 기판(210) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
다음으로, 도 7b에 도시된 바와 같이, 상기 게이트전극(221)이 형성된 기판(210) 전면에 실리콘질화막, 실리콘산화막과 같은 무기절연막 또는 하프늄 옥사이드, 알루미늄 옥사이드와 같은 고유전성 산화막으로 이루어진 게이트절연막(215a)을 형성한다.
그리고, 상기 게이트절연막(215a)이 형성된 기판(210) 전면에 소정의 산화물 반도체로 이루어진 제 1 산화물 반도체층과 제 2 산화물 반도체층 및 제 2 도전막을 형성한다.
이때, 상기 제 1 산화물 반도체층은 AxByCzO(A, B, C = Zn, Cd, Ga, In, Sn, Hf, Zr, Ta; x, y, z ≥ 0)의 조합으로 이루어진 삼성분계 또는 사성분계 산화물 반도체로 형성할 수 있으며, 예를 들어 상기 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터는 비정질 아연 산화물계 반도체를 이용하여 액티브층(224)을 형성함에 따라 높은 이동도와 정전류 테스트 조건을 만족하는 한편 균일한 특성이 확보되어 대면적 디스플레이에 적용 가능한 장점을 가지고 있다.
또한, 전술한 바와 같이 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터는 상기 ZnO에 인듐과 갈륨과 같은 중금속이 함유된 a-IGZO 반도체로 액티브 층(224)을 형성하는 것을 특징으로 한다.
예를 들어, 상기 제 2 산화물 반도체층은 상기 제 1 산화물 반도체층의 증착조건에서 산소 분압을 0.01 ~ 1%정도로 낮추어 증착할 수 있으며, 이때 상기 제 1 산화물 반도체층과 제 2 산화물 반도체층은 동일한 스퍼터 장비 내에서 연속으로 증착할 수 있다.
이후, 포토리소그래피공정(제 2 마스크공정)을 통해 선택적으로 패터닝함으로써 상기 게이트전극(221) 상부에 상기 산화물 반도체로 이루어진 액티브층(224)과 고농도로 도핑된 n+ 산화물층(225n) 및 상기 n+ 산화물층(225n)을 통해 상기 액티브층(224)의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극(222, 223)을 형성하게 된다.
다음으로, 도 7c에 도시된 바와 같이, 상기 소오스/드레인전극(222, 223)이 형성된 기판(210) 전면에 보호막(215b)을 형성한 후, 포토리소그래피공정(제 3 마스크공정)을 통해 선택적으로 제거함으로써 상기 기판(210)에 상기 드레인전극(223)의 일부를 노출시키는 콘택홀(240)을 형성한다.
그리고, 도 7d에 도시된 바와 같이, 상기 보호막(215b)이 형성된 기판(210) 전면에 제 3 도전막을 형성한 후, 포토리소그래피공정(제 4 마스크공정)을 통해 선택적으로 제거함으로써 상기 기판(210)에 상기 제 3 도전막으로 이루어지며, 상기 콘택홀(240)을 통해 드레인전극(223)과 전기적으로 접속하는 화소전극(218)을 형성한다.
한편, 상기 본 발명의 제 1 실시예 및 제 2 실시예에 따른 액티브층의 채널 영역 위에 소정의 절연물질로 이루어진 에치 스타퍼를 형성할 수도 있으며, 상기 에치 스타퍼는 후(後)공정의 플라즈마 처리에 의해 채널영역의 캐리어 농도가 변화하는 것을 방지하는 역할을 하는데, 이를 다음의 본 발명의 제 3 실시예를 통해 상세히 설명한다.
도 8은 본 발명의 제 3 실시예에 따른 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도로써, AxByCzO(A, B, C = Zn, Cd, Ga, In, Sn, Hf, Zr, Ta; x, y, z ≥ 0)의 조합으로 이루어진 삼성분계 또는 사성분계 산화물 반도체를 액티브층으로 사용한 산화물 박막 트랜지스터의 구조를 개략적으로 나타내고 있다.
이때, 상기 본 발명의 제 3 실시예에 따른 산화물 박막 트랜지스터는 액티브층 위에 에치 스타퍼가 형성된 것을 제외하고는 전술한 상기 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터와 실질적으로 동일한 구성으로 이루어져 있다.
도면에 도시된 바와 같이, 본 발명의 제 3 실시예에 따른 산화물 박막 트랜지스터는 소정의 기판(310) 위에 형성된 게이트전극(321), 상기 게이트전극(321) 위에 형성된 게이트절연막(315a), 상기 게이트절연막(315a) 위에 산화물 반도체로 이루어진 액티브층(324), 상기 액티브층(324) 위에 소정의 절연물질로 형성된 에치 스타퍼(350)와 고농도로 도핑된 산화물 반도체로 이루어진 n+ 산화물층(325n) 및 상기 n+ 산화물층(325n)을 통해 상기 액티브층(324)의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극(322, 323)으로 이루어져 있다.
그리고, 상기 본 발명의 제 3 실시예에 따른 산화물 박막 트랜지스터는 상기 소오스/드레인전극(322, 323)이 형성된 기판(310) 위에 형성된 보호층(315b) 및 상 기 보호층(315b)에 형성된 콘택홀을 통해 상기 드레인전극(323)과 전기적으로 접속하는 화소전극(318)을 포함한다.
이때, 도면에는 도시하지 않았지만, 상기 게이트전극(321)은 소정의 게이트라인에 연결되고 상기 소오스전극(322)의 일부는 일방향으로 연장되어 데이터라인에 연결되며, 상기 게이트라인과 데이터라인은 기판(310) 위에 종횡으로 배열되어 화소영역을 정의하게 된다.
여기서, 상기 본 발명의 제 3 실시예에 따른 산화물 박막 트랜지스터는 AxByCzO(A, B, C = Zn, Cd, Ga, In, Sn, Hf, Zr, Ta; x, y, z ≥ 0)의 조합으로 이루어진 삼성분계 또는 사성분계 산화물 반도체를 이용하여 액티브층을 형성할 수 있으며, 예를 들어 상기 본 발명의 제 3 실시예에 따른 산화물 박막 트랜지스터는 비정질 아연 산화물계 반도체를 이용하여 액티브층을 형성함에 따라 높은 이동도와 정전류 테스트 조건을 만족하는 한편 균일한 특성이 확보되어 대면적 디스플레이에 적용 가능한 장점을 가지고 있다.
특히, 본 발명의 제 3 실시예에 따른 산화물 박막 트랜지스터는 전술한 상기 본 발명의 제 1 실시예 및 제 2 실시예에 따른 산화물 박막 트랜지스터와 동일하게 상기 ZnO에 인듐과 갈륨과 같은 중금속이 함유된 a-IGZO 반도체로 액티브층을 형성하는 것을 특징으로 한다.
이와 같은 특징을 가진 상기 본 발명의 제 3 실시예에 따른 산화물 박막 트랜지스터는 액티브층과 소오스/드레인전극 사이에 고농도의 n+ 산화물층을 형성하여 오믹-콘택을 개선시킴으로써 우수한 소자특성을 확보할 수 있는 한편, 상기 액 티브층의 채널영역 위에 소정의 절연물질로 이루어진 에치 스타퍼를 형성함으로써 후공정의 플라즈마 처리에 의해 채널영역의 캐리어 농도가 변화하는 것을 방지할 수 있게 되는데, 이를 다음의 산화물 박막 트랜지스터의 제조방법을 통해 상세히 설명한다.
도 9a 내지 도 9f는 상기 도 8에 도시된 산화물 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도이다.
도 9a에 도시된 바와 같이, 투명한 절연물질로 이루어진 기판(310) 위에 소정의 게이트전극(321)을 형성한다.
이때, 본 발명의 산화물 박막 트랜지스터에 적용되는 산화물 반도체는 저온 증착이 가능하여, 플라스틱 기판, 소다라임 글라스 등의 저온 공정에 적용이 가능한 기판(310)을 사용할 수 있다. 또한, 비정질 특성을 나타냄으로 인해 대면적 디스플레이용 기판(310)의 사용이 가능하다.
또한, 상기 게이트전극(321)은 제 1 도전막을 상기 기판(310) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
다음으로, 도 9b에 도시된 바와 같이, 상기 게이트전극(321)이 형성된 기판(310) 전면에 실리콘질화막, 실리콘산화막과 같은 무기절연막 또는 하프늄 옥사이드, 알루미늄 옥사이드와 같은 고유전성 산화막으로 이루어진 게이트절연막(315a)을 형성한다.
그리고, 상기 게이트절연막(315a)이 형성된 기판(310) 전면에 소정의 산화물 반도체로 이루어진 제 1 산화물 반도체층을 형성한 후, 포토리소그래피공정(제 2 마스크공정)을 통해 선택적으로 패터닝함으로써 상기 게이트전극(321) 상부에 상기 산화물 반도체로 이루어진 액티브층(324)을 형성한다.
이때, 상기 제 1 산화물 반도체층은 AxByCzO(A, B, C = Zn, Cd, Ga, In, Sn, Hf, Zr, Ta; x, y, z ≥ 0)의 조합으로 이루어진 삼성분계 또는 사성분계 산화물 반도체로 형성할 수 있으며, 예를 들어 상기 본 발명의 제 3 실시예에 따른 산화물 박막 트랜지스터는 비정질 아연 산화물계 반도체를 이용하여 액티브층(324)을 형성함에 따라 높은 이동도와 정전류 테스트 조건을 만족하는 한편 균일한 특성이 확보되어 대면적 디스플레이에 적용 가능한 장점을 가지고 있다.
또한, 전술한 바와 같이 본 발명의 제 3 실시예에 따른 산화물 박막 트랜지스터는 상기 ZnO에 인듐과 갈륨과 같은 중금속이 함유된 a-IGZO 반도체로 액티브층(324)을 형성하는 것을 특징으로 한다.
다음으로, 도 9c에 도시된 바와 같이, 상기 액티브층(324)이 형성된 기판(310) 전면에 소정의 절연물질로 이루어진 절연층을 형성한 후, 포토리소그래피공정(제 3 마스크공정)을 통해 선택적으로 패터닝함으로써 상기 액티브층(324) 상부, 구체적으로 상기 액티브층(324)의 채널영역 위에 상기 절연물질로 이루어진 에치 스타퍼(350)를 형성한다.
이후, 도 9d에 도시된 바와 같이, 상기 액티브층(324)과 에치 스타퍼(350)가 형성된 기판(310) 전면에 스퍼터 장비를 이용하여 소정의 제 2 산화물 반도체층 및 제 2 도전막을 형성한다.
이때, 예를 들어 상기 제 2 산화물 반도체층은 액티브층(324)을 구성하는 산화물 반도체를 증착하는 증착조건에서 산소 분압을 0.01 ~ 1%정도로 낮추어 증착하여 전자 농도를 증가시킴으로써 후술할 패터닝을 통해 고농도로 도핑된 n+ 산화물층으로 이용할 수 있게 된다.
이후, 포토리소그래피공정(제 4 마스크공정)을 통해 상기 제 2 산화물 반도체층 및 제 2 도전막을 선택적으로 패터닝함으로써 상기 액티브층(324) 위에 고농도로 도핑된 n+ 산화물층(325n) 및 상기 n+ 산화물층(325n)을 통해 상기 액티브층(324)의 소오스영역 및 드레인영역과 전기적으로 접속하는 소오스전극(322) 및 드레인전극(323)을 형성하게 된다.
다음으로, 도 9e에 도시된 바와 같이, 상기 소오스/드레인전극(322, 323)이 형성된 기판(310) 전면에 보호막(315b)을 형성한 후, 포토리소그래피공정(제 5 마스크공정)을 통해 선택적으로 제거함으로써 상기 기판(310)에 상기 드레인전극(323)의 일부를 노출시키는 콘택홀(340)을 형성한다.
그리고, 도 9f에 도시된 바와 같이, 상기 보호막(315b)이 형성된 기판(310) 전면에 제 3 도전막을 형성한 후, 포토리소그래피공정(제 6 마스크공정)을 통해 선택적으로 제거함으로써 상기 기판(310)에 상기 제 3 도전막으로 이루어지며, 상기 콘택홀(340)을 통해 드레인전극(323)과 전기적으로 접속하는 화소전극(318)을 형성한다.
한편, 상기 액티브층과 에치 스타퍼는 하프-톤 마스크를 이용함으로써 한번의 마스크공정을 통해 형성할 수도 있는데, 이를 다음의 도면을 참조하여 상세히 설명한다.
도 10a 내지 도 10e는 상기 도 8에 도시된 산화물 박막 트랜지스터의 다른 제조공정을 순차적으로 나타내는 단면도이다.
도 10a에 도시된 바와 같이, 투명한 절연물질로 이루어진 기판(310) 위에 소정의 게이트전극(321)을 형성한다.
이때, 상기 게이트전극(321)은 제 1 도전막을 상기 기판(310) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
다음으로, 도 10b에 도시된 바와 같이, 상기 게이트전극(321)이 형성된 기판(310) 전면에 게이트절연막(315a)과 산화물 반도체로 이루어진 산화물 반도체층 및 소정의 절연물질로 이루어진 절연층을 형성한 후, 포토리소그래피공정(제 2 마스크공정)을 통해 선택적으로 패터닝함으로써 상기 게이트전극(321) 상부에 상기 산화물 반도체로 이루어진 액티브층(324)과 상기 절연물질로 이루어진 에치 스타퍼(350)를 형성하게 된다.
이때, 상기 제 2 마스크공정은 하프-톤 마스크를 이용하게 되며, 이를 다음의 도면을 참조하여 상세히 설명한다.
도 11a 내지 도 11f는 상기 도 10b에 도시된 제 2 마스크공정을 구체적으로 나타내는 단면도이다.
도 11a에 도시된 바와 같이, 상기 게이트전극(321)이 형성된 기판(310) 전면에 게이트절연막(315a)과 산화물 반도체로 이루어진 제 1 산화물 반도체층(320) 및 소정의 절연물질로 이루어진 절연층(330)을 형성한다.
이때, 상기 제 1 산화물 반도체층은 예를 들어 AxByCzO(A, B, C = Zn, Cd, Ga, In, Sn, Hf, Zr, Ta; x, y, z ≥ 0)의 조합으로 이루어진 삼성분계 또는 사성분계 산화물 반도체로 형성할 수 있으며, 전술한 바와 같이 비정질 아연 산화물계 반도체를 이용하여 액티브층(324)을 형성함에 따라 높은 이동도와 정전류 테스트 조건을 만족하는 한편 균일한 특성이 확보되어 대면적 디스플레이에 적용 가능한 장점을 가지고 있다.
다음으로, 도 11b에 도시된 바와 같이, 상기 어레이 기판(310) 전면에 포토레지스트와 같은 감광성물질로 이루어진 감광막(370)을 형성한 후, 하프-톤 마스크(380)를 통해 상기 감광막(370)에 선택적으로 광을 조사한다.
이때, 상기 하프-톤 마스크(380)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 하프-톤 마스크(380)를 투과한 광만이 상기 감광막(370)에 조사되게 된다.
이어서, 상기 하프-톤 마스크(380)를 통해 노광된 상기 감광막(370)을 현상하고 나면, 도 11c에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(370a) 내지 제 3 감광막패턴(370c)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 감광막이 완전히 제거되어 상기 절연층(330) 표면이 노출되게 된다.
이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(370a)은 상기 제 2 투과영역(II)을 통해 형성된 제 2 감광막패턴(370b)과 제 3 감광막패턴(370c)보다 두껍게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 상기 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.
다음으로, 도 11d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(370a) 내지 제 3 감광막패턴(370c)을 마스크로 하여, 그 하부에 형성된 제 1 산화물 반도체층과 절연층을 선택적으로 패터닝하게 되면, 상기 어레이 기판(310)의 게이트전극(321) 상부에 상기 산화물 반도체로 이루어진 액티브층(324)이 형성되게 된다.
이때, 상기 액티브층(324) 상부에는 상기 절연물질로 이루어지며 상기 액티브층(324)과 실질적으로 동일한 형태로 패터닝된 절연막패턴(330')이 형성되게 된다.
이후, 상기 제 1 감광막패턴(370a) 내지 제 3 감광막패턴(370c)의 두께 일부를 제거하는 애싱(ashing)공정을 진행하게 되면, 도 11e에 도시된 바와 같이, 상기 제 2 투과영역(II)의 제 2 감광막패턴과 제 3 감광막패턴이 완전히 제거되게 된다.
이때, 상기 제 1 감광막패턴은 상기 제 2 감광막패턴과 제 3 감광막패턴의 두께만큼이 제거된 제 4 감광막패턴(370a')으로 상기 차단영역(III)에 대응하는 채널영역에만 남아있게 된다.
이후, 도 11f에 도시된 바와 같이, 상기 남아있는 제 4 감광막패턴(370a')을 마스크로 하여 그 하부에 형성된 절연막패턴을 선택적으로 패터닝하게 되면, 상기 어레이 기판(310)의 액티브층(324) 상부에 상기 절연물질로 이루어진 에치 스타퍼(350)가 형성되게 된다.
다음으로, 도 10c에 도시된 바와 같이, 상기 에치 스타퍼(350)가 형성된 기판(310) 전면에 스퍼터 장비를 이용하여 소정의 제 2 산화물 반도체층 및 제 2 도전막을 형성한다.
예를 들어, 상기 제 2 산화물 반도체층은 액티브층(324)을 구성하는 산화물 반도체를 증착하는 증착조건에서 산소 분압을 0.01 ~ 1%정도로 낮추어 증착하여 전자 농도를 증가시킴으로써 후술할 패터닝을 통해 고농도로 도핑된 n+ 산화물층으로 이용할 수 있게 된다.
이후, 포토리소그래피공정(제 3 마스크공정)을 통해 상기 제 2 산화물 반도체층 및 제 2 도전막을 선택적으로 패터닝함으로써 상기 액티브층(324) 위에 고농도로 도핑된 n+ 산화물층(325n) 및 상기 n+ 산화물층(325n)을 통해 상기 액티브층(324)의 소오스영역 및 드레인영역과 전기적으로 접속하는 소오스전극(322) 및 드레인전극(323)을 형성하게 된다.
다음으로, 도 10d에 도시된 바와 같이, 상기 소오스/드레인전극(322, 323)이 형성된 기판(310) 전면에 보호막(315b)을 형성한 후, 포토리소그래피공정(제 4 마스크공정)을 통해 선택적으로 제거함으로써 상기 기판(310)에 상기 드레인전극(323)의 일부를 노출시키는 콘택홀(340)을 형성한다.
그리고, 도 10e에 도시된 바와 같이, 상기 보호막(315b)이 형성된 기판(310) 전면에 제 3 도전막을 형성한 후, 포토리소그래피공정(제 5 마스크공정)을 통해 선택적으로 제거함으로써 상기 기판(310)에 상기 제 3 도전막으로 이루어지며, 상기 콘택홀(340)을 통해 드레인전극(323)과 전기적으로 접속하는 화소전극(318)을 형성한다.
전술한 바와 같이 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.
또한, 본 발명은 높은 이동도를 가지는 한편 저온에서 공정이 가능한 비정질 아연 산화물계 반도체 물질을 액티브층으로 적용함에 따라 투명 전자회로나 플렉서블(flexible) 디스플레이에 사용될 수 있는 장점이 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도.
도 2는 일반적인 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도.
도 3은 산소 분압에 따른 산화물 반도체의 전자 농도를 측정한 결과를 나타내는 그래프.
도 4는 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도.
도 5a 내지 도 5e는 상기 도 4에 도시된 산화물 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도.
도 6은 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도.
도 7a 내지 도 7d는 상기 도 6에 도시된 산화물 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도.
도 8은 본 발명의 제 3 실시예에 따른 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도.
도 9a 내지 도 9f는 상기 도 8에 도시된 산화물 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도.
도 10a 내지 도 10e는 상기 도 8에 도시된 산화물 박막 트랜지스터의 다른 제조공정을 순차적으로 나타내는 단면도.
도 11a 내지 도 11f는 상기 도 10b에 도시된 제 2 마스크공정을 구체적으로 나타내는 단면도.
** 도면의 주요부분에 대한 부호의 설명 **
110~310 : 기판 115a~315a : 게이트절연막
115b~315b : 보호막 118~318 : 화소전극
121~321 : 게이트전극 122~322 : 소오스전극
123~323 : 드레인전극 124~324 : 액티브층
125n~325n : n+ 산화물층 350 : 에치 스타퍼

Claims (11)

  1. 기판 위에 게이트전극을 형성하는 단계;
    상기 게이트전극이 형성된 기판 위에 게이트절연막을 형성하는 단계;
    상기 게이트절연막 위에 산화물 반도체로 이루어진 액티브층을 형성하는 단계;
    상기 액티브층이 형성된 기판 위에 산화물 반도체로 이루어진 고농도의 n+ 산화물층을 형성하는 단계;
    상기 n+ 산화물층이 형성된 기판 위에 상기 n+ 산화물층을 통해 상기 액티브층의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극을 형성하는 단계;
    상기 소오스/드레인전극이 형성된 기판 위에 보호층을 형성하는 단계;
    상기 보호층의 일부 영역을 제거하여 상기 드레인전극의 일부를 노출시키는 콘택홀을 형성하는 단계; 및
    상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계를 포함하며, 상기 액티브층은 AxByCzO(A, B, C = Zn, Cd, Ga, In, Sn, Hf, Zr, Ta; x, y, z ≥ 0)의 조합으로 이루어진 삼성분계 또는 사성분계 산화물 반도체로 이루어진 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  2. 제 1 항에 있어서, 상기 액티브층은 비정질 아연 산화물계 반도체로 형성하 는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  3. 제 1 항에 있어서, 상기 n+ 산화물층은 스퍼터를 통해 형성하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  4. 제 1 항에 있어서, 상기 n+ 산화물층은 상기 액티브층을 구성하는 산화물 반도체를 증착하는 증착조건에서 산소 분압을 0.01 ~ 1%정도로 낮추어 증착하여 전자 농도를 증가시키도록 형성하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  5. 제 1 항에 있어서, 상기 n+ 산화물층과 소오스/드레인전극은 하프-톤 마스크 또는 회절 마스크를 이용하여 한번의 마스크공정으로 형성하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  6. 제 1 항에 있어서, 상기 액티브층이 형성된 기판 위에 소정의 절연물질로 이루어진 에치 스타퍼를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  7. 제 6 항에 있어서, 상기 액티브층과 에치 스타퍼는 하프-톤 마스크 또는 회절 마스크를 이용하여 한번의 마스크공정으로 형성하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  8. 기판 위에 형성된 게이트전극;
    상기 게이트전극이 형성된 기판 위에 형성된 게이트절연막;
    상기 게이트절연막 위에 산화물 반도체로 형성된 액티브층;
    상기 액티브층이 형성된 기판 위에 산화물 반도체로 형성된 고농도의 n+ 산화물층;
    상기 n+ 산화물층이 형성된 기판 위에 형성되며, 상기 n+ 산화물층을 통해 상기 액티브층의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극;
    상기 소오스/드레인전극이 형성된 기판 위에 형성된 보호층;
    상기 보호층의 일부 영역이 제거되어 상기 드레인전극의 일부를 노출시키는 콘택홀; 및
    상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 포함하며, 상기 액티브층은 AxByCzO(A, B, C = Zn, Cd, Ga, In, Sn, Hf, Zr, Ta; x, y, z ≥ 0)의 조합으로 이루어진 삼성분계 또는 사성분계 산화물 반도체로 이루어진 것을 특징으로 하는 산화물 박막 트랜지스터.
  9. 제 8 항에 있어서, 상기 액티브층은 비정질 아연 산화물계 반도체로 이루어진 것을 특징으로 하는 산화물 박막 트랜지스터.
  10. 제 8 항에 있어서, 상기 n+ 산화물층은 상기 액티브층을 구성하는 산화물 반도체로 이루어지는 것을 특징으로 하는 산화물 박막 트랜지스터.
  11. 제 8 항에 있어서, 상기 액티브층이 형성된 기판 위에 소정의 절연물질로 형성된 에치 스타퍼를 추가로 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터.
KR1020090130186A 2009-12-23 2009-12-23 산화물 박막 트랜지스터 및 그 제조방법 KR20110073038A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090130186A KR20110073038A (ko) 2009-12-23 2009-12-23 산화물 박막 트랜지스터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090130186A KR20110073038A (ko) 2009-12-23 2009-12-23 산화물 박막 트랜지스터 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20110073038A true KR20110073038A (ko) 2011-06-29

Family

ID=44403882

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090130186A KR20110073038A (ko) 2009-12-23 2009-12-23 산화물 박막 트랜지스터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20110073038A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014065985A1 (en) * 2012-10-22 2014-05-01 Applied Materials, Inc. High mobility compound semiconductor material using multiple anions
KR20220068699A (ko) * 2020-11-19 2022-05-26 한양대학교 산학협력단 산화물 반도체의 오믹 접합 구조를 갖는 박막 트랜지스터 및 그의 제조 방법
WO2022108074A1 (ko) * 2020-11-19 2022-05-27 한양대학교 산학협력단 오믹 접합 구조의 산화물 반도체, 이를 갖는 박막 트랜지스터 및 그들의 제조 방법들

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014065985A1 (en) * 2012-10-22 2014-05-01 Applied Materials, Inc. High mobility compound semiconductor material using multiple anions
KR20220068699A (ko) * 2020-11-19 2022-05-26 한양대학교 산학협력단 산화물 반도체의 오믹 접합 구조를 갖는 박막 트랜지스터 및 그의 제조 방법
WO2022108074A1 (ko) * 2020-11-19 2022-05-27 한양대학교 산학협력단 오믹 접합 구조의 산화물 반도체, 이를 갖는 박막 트랜지스터 및 그들의 제조 방법들

Similar Documents

Publication Publication Date Title
KR101578694B1 (ko) 산화물 박막 트랜지스터의 제조방법
JP6262276B2 (ja) 酸化物薄膜トランジスタ及びその製造方法
KR101218090B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20110125105A (ko) 산화물 박막 트랜지스터 및 그 제조방법
US8735883B2 (en) Oxide thin film transistor and method of fabricating the same
KR20110058076A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101697586B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20100002899A (ko) 산화물 박막 트랜지스터의 제조방법
KR20110071641A (ko) 산화물 박막 트랜지스터의 제조방법
KR101375854B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101640812B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101545923B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101622182B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR102039424B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101298611B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101605723B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101616368B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR20110073038A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101375853B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR102082660B1 (ko) 산화물 박막 트랜지스터
KR20120075110A (ko) 산화물 박막 트랜지스터의 제조방법
KR20110055271A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101487256B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101322314B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR20100047036A (ko) 산화물 박막 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application