KR20100002899A - 산화물 박막 트랜지스터의 제조방법 - Google Patents

산화물 박막 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR20100002899A
KR20100002899A KR1020080062953A KR20080062953A KR20100002899A KR 20100002899 A KR20100002899 A KR 20100002899A KR 1020080062953 A KR1020080062953 A KR 1020080062953A KR 20080062953 A KR20080062953 A KR 20080062953A KR 20100002899 A KR20100002899 A KR 20100002899A
Authority
KR
South Korea
Prior art keywords
layer
active layer
substrate
photoresist pattern
forming
Prior art date
Application number
KR1020080062953A
Other languages
English (en)
Other versions
KR101463028B1 (ko
Inventor
서현식
배종욱
김대환
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080062953A priority Critical patent/KR101463028B1/ko
Publication of KR20100002899A publication Critical patent/KR20100002899A/ko
Application granted granted Critical
Publication of KR101463028B1 publication Critical patent/KR101463028B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 산화물 박막 트랜지스터의 제조방법은 비정질 아연 산화물(ZnO)계 반도체를 액티브층으로 사용하여 박막 트랜지스터를 제작할 때, 소오스/드레인영역에 회절패턴이 적용된 회절마스크를 이용하여 액티브층과 채널 보호층을 동시에 패터닝함으로써 후(後)공정에서 플라즈마에 의한 채널층의 캐리어 농도변화를 방지하는 한편 마스크수를 줄여 제조공정 및 비용을 절감하기 위한 것으로, 기판 위에 게이트전극을 형성하는 단계; 상기 기판 위에 게이트 절연층을 형성하는 단계; 소오스/드레인영역에 회절패턴이 적용된 회절마스크를 이용하여 상기 게이트전극 상부에 비정질 아연 산화물계 반도체로 이루어진 액티브층을 형성하는 동시에 상기 액티브층의 채널영역 위에 채널 보호층을 형성하는 단계; 및 상기 액티브층 상부에 상기 소오스영역과 드레인영역에 전기적으로 접속하는 소오스전극과 드레인전극을 형성하는 단계를 포함한다.
산화물 박막 트랜지스터, 비정질 아연 산화물계, 회절마스크, 채널 보호층

Description

산화물 박막 트랜지스터의 제조방법{METHOD OF FABRICATING OXIDE THIN FILM TRANSISTOR}
본 발명은 산화물 박막 트랜지스터의 제조방법에 관한 것으로, 보다 상세하게는 비정질 아연 산화물계 반도체를 액티브층으로 사용한 산화물 박막 트랜지스터의 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.
이하, 도 1을 참조하여 일반적인 액정표시장치의 구조에 대해서 상세히 설명한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도이다.
도면에 도시된 바와 같이, 상기 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.
상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.
또한, 상기 어레이 기판(10)은 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.
상기의 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성 된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정표시패널을 구성하며, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.
한편, 전술한 액정표시장치는 가볍고 전력소모가 작아 지금가지 가장 주목받는 디스플레이 소자였지만, 상기 액정표시장치는 발광소자가 아니라 수광소자이며 밝기, 명암비(contrast ratio) 및 시야각 등에 기술적 한계가 있기 때문에 이러한 단점을 극복할 수 있는 새로운 디스플레이 소자에 대한 개발이 활발하게 전개되고 있다.
새로운 평판표시장치 중 하나인 유기전계발광소자(Organic Light Emitting Diode; OLED)는 자체발광형이기 때문에 액정표시장치에 비해 시야각과 명암비 등이 우수하며 백라이트(backlight)가 필요하지 않기 때문에 경량 박형이 가능하고, 소비전력 측면에서도 유리하다. 그리고, 직류 저전압 구동이 가능하고 응답속도가 빠르다는 장점이 있으며, 특히 제조비용 측면에서도 유리한 장점을 가지고 있다.
최근 유기전계발광 디스플레이의 대면적화에 관한 연구가 활발하게 진행되고 있으며, 이를 달성하기 위하여 유기전계발광소자의 구동 트랜지스터로서 정전류 특성을 확보하여 안정된 작동 및 내구성이 확보된 트랜지스터 개발이 요구되고 있다.
전술한 액정표시장치에 사용되는 비정질 실리콘 박막 트랜지스터는 저온 공정에서 제작할 수 있지만 이동도(mobility)가 매우 작고 정전류 테스트(constant current bias) 조건을 만족하지 않는다. 반면에 다결정 실리콘 박막 트랜지스터는 높은 이동도와 만족스러운 정전류 테스트 조건을 가지는 반면에 균일한 특성 확보 가 어려워 대면적화가 어렵고 고온 공정이 필요하다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 비정질 아연 산화물계 반도체를 액티브층으로 사용한 산화물 박막 트랜지스터의 제조방법을 제공하는데 목적이 있다.
본 발명의 다른 목적은 추가적인 마스크공정 없이 채널 보호층을 형성함으로써 후 공정인 플라즈마 가스에 의한 채널층의 캐리어 농도변화를 방지하도록 한 산화물 박막 트랜지스터의 제조방법을 제공하는데 있다.
본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 산화물 박막 트랜지스터의 제조방법은 기판 위에 게이트전극을 형성하는 단계; 상기 기판 위에 게이트 절연층을 형성하는 단계; 소오스/드레인영역에 회절패턴이 적용된 회절마스크를 이용하여 상기 게이트전극 상부에 비정질 아연 산화물계 반도체로 이루어진 액티브층을 형성하는 동시에 상기 액티브층의 채널영역 위에 채널 보호층을 형성하는 단계; 및 상기 액티브층 상부에 상기 소오스영역과 드레인영역에 전기적으로 접속하는 소오스전극과 드레인전극을 형성하는 단계를 포함한다.
상술한 바와 같이, 본 발명에 따른 산화물 박막 트랜지스터의 제조방법은 비 정질 아연 산화물계 반도체를 액티브층으로 사용함에 따라 균일도가 우수하여 대면적 디스플레이에 적용 가능한 효과를 제공한다.
이때, 상기의 비정질 아연 산화물계 반도체는 후(後)공정에서 플라즈마에 반응을 하여 채널층의 캐리어 농도가 변화하게 되는데, 본 발명에 따른 산화물 박막 트랜지스터의 제조방법은 상기 채널층의 캐리어 농도변화를 방지하기 위한 채널 보호층을 액티브층과 동시에 패터닝함으로써 마스크수의 감소에 의한 제조공정 및 비용이 절감되는 효과를 제공한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 산화물 박막 트랜지스터 및 그 제조방법의 바람직한 실시예를 상세히 설명한다.
도 2는 본 발명에 따른 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도로써, 비정질 아연 산화물계 반도체를 액티브층으로 사용한 산화물 박막 트랜지스터의 구조를 개략적으로 나타내고 있다.
도면에 도시된 바와 같이, 본 발명에 따른 산화물 박막 트랜지스터는 소정의 기판(110) 위에 형성된 게이트전극(121), 상기 게이트전극(121) 위에 형성된 게이트 절연층(115), 상기 게이트전극(121) 상부에 비정질 아연 산화물계 반도체로 형성된 액티브층(124) 및 상기 액티브층(124)의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극(122, 123)으로 이루어져 있다.
이때, 상기 본 발명에 따른 산화물 박막 트랜지스터는 비정질 아연 산화물계 반도체를 이용하여 액티브층(124)을 형성함에 따라 높은 이동도와 정전류 테스트 조건을 만족하는 한편 균일한 특성이 확보되어 대면적 디스플레이에 적용 가능한 장점을 가지고 있다.
상기 아연 산화물(ZnO)은 산소 함량에 따라 전도성, 반도체성 및 저항성의 3가지 성질을 모두 구현할 수 있는 물질로, 비정질 아연 산화물계 반도체 물질을 액티브층으로 적용한 산화물 박막 트랜지스터는 액정표시장치와 유기전계발광 디스플레이를 포함하는 대면적 디스플레이에 적용될 수 있다.
또한, 최근 투명 전자회로에 엄청난 관심과 활동이 집중되고 있는데, 상기 비정질 아연 산화물계 반도체 물질을 액티브층으로 적용한 산화물 박막 트랜지스터는 높은 이동도를 가지는 한편 저온에서 제작이 가능함에 따라 상기 투명 전자회로에 사용될 수 있는 장점이 있다.
특히, 본 발명에 따른 산화물 박막 트랜지스터는 상기 ZnO에 인듐(indium; In)과 갈륨(gallium; Ga)과 같은 중금속이 함유된 a-IGZO 반도체로 액티브층을 형성하는 것을 특징으로 한다.
상기 a-IGZO 반도체는 가시광선을 통과시킬 수 있어 투명하며, 또한 상기 a-IGZO 반도체로 제작된 산화물 박막 트랜지스터는 1~100cm2/Vs의 이동도를 가져 비정질 실리콘 박막 트랜지스터에 비해 높은 이동도 특성을 나타낸다.
또한, 상기 a-IGZO 반도체는 넓은 밴드 갭을 가져 높은 색 순도를 갖는 UV 발광 다이오드(Light Emitting Diode; LED), 백색 LED와 그밖에 다른 부품들을 제작할 수 있으며, 저온에서 공정이 가능하여 가볍고 유연한 제품을 생산할 수 있는 특징을 가지고 있다.
더욱이 상기 a-IGZO 반도체로 제작된 산화물 박막 트랜지스터는 비정질 실리콘 박막 트랜지스터와 비슷한 균일한 특성을 나타냄에 따라 부품 구조도 비정질 실리콘 박막 트랜지스터처럼 간단하며, 대면적 디스플레이에 적용할 수 있는 장점을 가지고 있다.
이와 같은 특징을 가진 상기 본 발명에 따른 산화물 박막 트랜지스터는 상기 액티브층(124)의 채널영역 상부의 상기 소오스전극(122)과 드레인전극(123) 사이에 소정의 절연물질로 이루어진 채널 보호층(135)이 추가로 형성되어 있는데, 상기 채널 보호층(135)은 후(後)공정의 플라즈마 처리에 의해 채널층의 캐리어 농도가 변화하는 것을 방지하는 역할을 한다.
즉, 상기 a-IGZO 반도체는 후공정의 플라즈마 가스에 반응을 하여 캐리어 농도가 변하는 특성을 가지고 있다. 따라서, 이러한 문제점을 해결하기 위해서 상기 액티브층(124)의 채널영역 상부에 절연물질로 이루어진 채널 보호층(135)을 형성하는데, 본 발명의 경우에는 상기 소오스/드레인영역에 회절패턴이 적용된 회절마스크(이하, 회절마스크를 지칭하는 경우에는 하프-톤 마스크를 포함하는 것으로 한다)를 이용하여 액티브층(124)과 채널 보호층(135)을 동시에 패터닝함으로써 마스크수를 줄여 제조공정 및 비용을 절감할 수 있게 되는데, 이를 다음의 산화물 박막 트랜지스터의 제조방법을 통해 상세히 설명한다.
도 3a 내지 도 3c는 도 2에 도시된 산화물 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도이다.
도 3a에 도시된 바와 같이, 투명한 절연물질로 이루어진 기판(110) 위에 소정의 게이트전극(121)을 형성한다.
이때, 본 발명의 산화물 박막 트랜지스터에 적용되는 비정질 아연 산화물계 복합 반도체는 저온 증착이 가능하여, 플라스틱 기판, 소다라임 글라스 등의 저온 공정에 적용이 가능한 기판(110)을 사용할 수 있다. 또한, 비정질 특성을 나타냄으로 인해 대면적 디스플레이용 기판(110)의 사용이 가능하다.
또한, 상기 게이트전극(121)은 위에 제 1 도전막을 상기 기판(110) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
여기서, 상기 제 1 도전막으로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 니켈(nickel; Ni), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 티타늄(titanium; Ti), 백금(platinum; Pt), 탄탈(tantalum; Ta) 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 1 도전막은 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 불투명한 도전물질을 사용할 수 있으며, 상기 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수도 있다.
다음으로, 도 3b에 도시된 바와 같이, 상기 기판(110) 전면에 상기 게이트 전극(121)을 덮도록 게이트 절연층(115)을 형성한다.
그리고, 상기 게이트 절연층(115)이 형성된 기판(110) 전면에 비정질 아연 산화물계 반도체층과 소정의 절연층을 형성한 후, 본 발명의 실시예에 따른 회절마 스크(제 2 마스크공정)를 이용하여 선택적으로 패터닝함으로써 상기 게이트전극(121) 상부에 상기 비정질 아연 산화물계 반도체로 이루어진 액티브층(124)을 형성하는 동시에 상기 액티브층(124) 위에 상기 절연층으로 이루어진 채널 보호층(135)을 형성한다.
이때, 상기 제 2 마스크공정은 소오스/드레인영역에 회절패턴이 적용된 회절마스크를 이용하여 먼저 액티브층을 형성한 다음 애싱(ashing)공정을 통해 상기 소오스/드레인영역의 감광막을 제거하는 방법으로 채널 보호층을 형성하게 되는데, 이하 도면을 참조하여 상기 제 2 마스크공정을 상세히 설명한다.
도 4a 내지 도 4f는 도 3b에 도시된 본 발명의 제 1 실시예에 따른 제 2 마스크공정을 구체적으로 나타내는 단면도이다.
도 4a에 도시된 바와 같이, 상기 게이트전극(121)이 형성된 기판(110) 전면에 실리콘질화막(SiNx), 실리콘산화막(SiO2)과 같은 무기절연막 또는 하프늄(hafnium; Hf) 옥사이드, 알루미늄 옥사이드와 같은 고유전성 산화막으로 이루어진 게이트 절연층(115)을 형성한다.
이때, 상기 게이트 절연층(115)은 화학기상증착(Chemical Vapour Deposition; CVD) 또는 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapour Deposition; PECVD)으로 형성할 수 있다.
이후, 상기 게이트 절연층(115)이 형성된 기판(110) 전면에 비정질 아연 산화물계 반도체를 증착하여 소정의 비정질 아연 산화물계 반도체층(120)을 형성한 다. 그리고, 상기 비정질 아연 산화물계 반도체층(120) 위에 실리콘질화막, 실리콘산화막과 같은 무기절연막으로 이루어진 소정의 절연층(130)을 형성한다.
이때, 상기 비정질 아연 산화물계 복합 반도체, 특히 a-IGZO 반도체는 갈륨산화물(Ga2O3), 인듐산화물(In2O3) 및 아연산화물(ZnO)의 복합체 타겟을 이용하여 스퍼터링(sputtering) 방법에 의해 형성될 수 있으며, 이 이외에도 화학기상증착이나 원자증착(Atomic Layer Deposition; ALD) 등의 화학적 증착방법을 이용하는 것도 가능하다.
여기서, 본 발명의 제 1 실시예의 경우에는 갈륨, 인듐, 아연의 원자비가 각각 1:1:1, 2:2:1, 3:2:1 및 4:2:1인 복합 산화물 타겟을 사용하여 비정질 아연 산화물계 반도체층(120)을 형성할 수 있으며, 이때 상기 갈륨, 인듐, 아연의 원자비가 2:2:1인 복합 산화물 타겟을 사용하는 경우 상기 갈륨, 인듐, 아연의 당량(equivalent weight)비는 대략 2.8:2.8:1을 가지는 것을 특징으로 한다.
그리고, 도 4b에 도시된 바와 같이, 상기 기판(110) 전면에 포토레지스트와 같은 감광성물질로 이루어진 감광막(170)을 형성한 후, 본 발명의 회절마스크(180)를 통해 상기 감광막(170)에 선택적으로 광을 조사한다.
이때, 상기 회절마스크(180)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 회절패턴이 적용되어 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 회절마스크(180)를 투과한 광만이 감광막(170)에 조사되게 된다.
이어서, 상기 회절마스크(180)를 통해 노광된 감광막(170)을 현상하고 나면, 도 4c에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(170a) 내지 제 3 감광막패턴(170c)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 감광막이 완전히 제거되어 상기 절연층(130) 표면이 노출되게 된다.
이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(170a)은 제 2 투과영역(II)을 통해 형성된 제 2 감광막패턴(170b)과 제 3 감광막패턴(170c)보다 두껍게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 상기 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.
특히, 본 발명의 경우에는 후에 패터닝될 액티브층의 소오스영역과 드레인영역에 상기 본 발명의 회절마스크의 제 2 투과영역(II)이 적용되고 상기 액티브층의 채널영역에 상기 차단영역(III)이 적용되는 것을 특징으로 한다.
다음으로, 도 4d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(170a) 내지 제 3 감광막패턴(170c)을 마스크로 하여, 그 하부에 형성된 비정질 아연 산화물계 반도체층과 절연층을 선택적으로 제거하게 되면, 상기 기판(110)의 게이트전극(121) 상부에 상기 비정질 아연 산화물계 반도체로 이루어진 액티브층(124)이 형성되게 된다. 이때, 상기 액티브층(124)의 상부에는 상기 절연층으로 이루어지며, 상기 액티브층(124)과 실질적으로 동일하게 패터닝된 절연막패 턴(130')이 형성되게 된다.
이후, 상기 제 1 감광막패턴(170a) 내지 제 3 감광막패턴(170c)의 일부를 제거하는 애싱공정을 진행하게 되면, 도 4e에 도시된 바와 같이, 상기 제 2 투과영역(II)의 제 2 감광막패턴과 제 3 감광막패턴이 완전히 제거되게 된다.
이때, 상기 제 1 감광막패턴은 상기 제 2 감광막패턴과 제 3 감광막패턴의 두께만큼이 제거된 제 4 감광막패턴(170a')으로 상기 차단영역(III)에 대응하는 채널영역에만 남아있게 된다.
이후, 도 4f에 도시된 바와 같이, 상기 남아있는 제 4 감광막패턴(170a')을 마스크로 하여 상기 절연막패턴의 일부를 선택적으로 제거함으로써 상기 기판(110)에 상기 절연층으로 이루어진 채널 보호층(135)이 형성되게 된다.
이와 같이 본 발명의 제 1 실시예의 경우에는 소오스/드레인영역에 회절패턴이 적용된 회절마스크를 이용하여 액티브층과 채널 보호층을 한번의 마스크공정을 통해 형성함으로써 추가적인 마스크공정 없이 플라즈마에 의한 채널층의 캐리어 농도변화를 방지할 수 있게 된다.
다음으로, 도 3c에 도시된 바와 같이, 상기 액티브층(124)과 채널 보호층(135)이 형성된 기판(110) 전면에 제 2 도전막을 형성한다.
이때, 상기 제 2 도전막은 소오스전극과 드레인전극을 형성하기 위해 알루미늄, 알루미늄 합금, 텅스텐, 구리, 니켈, 크롬, 몰리브덴, 티타늄, 백금, 탄탈 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 2 도전막은 인듐-틴-옥사이드, 인듐-징크-옥사이드와 같은 불투명한 도전물질을 사용할 수 있으 며, 상기 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수도 있다.
그리고, 포토리소그래피공정(제 3 마스크공정)을 통해 상기 제 2 도전막을 선택적으로 패터닝함으로써 상기 액티브층(124)의 소오스영역 및 드레인영역과 전기적으로 접속하는 소오스전극(122) 및 드레인전극(123)을 형성하게 된다.
한편, 상기 채널 보호층을 형성하는 절연층으로 감광성(photosensitive)의 유기물질, 예를 들어 폴리비닐알코올(polyvinyl alcohol; PVA), 폴리비닐피롤리돈(polyvinyl pyrrolidone; PVP), 포토 아크릴(acryl) 등을 사용하는 경우에는 상기 유기물질 자체를 감광막으로 사용함으로써 공정이 단순화되는데, 이를 다음의 본 발명의 제 2 실시예를 통해 상세히 설명한다.
도 5a 내지 도 5e는 본 발명의 제 2 실시예에 따른 제 2 마스크공정을 구체적으로 나타내는 단면도이다.
도 5a에 도시된 바와 같이, 상기 게이트전극(221)이 형성된 기판(210) 전면에 실리콘질화막, 실리콘산화막과 같은 무기절연막 또는 하프늄 옥사이드, 알루미늄 옥사이드와 같은 고유전성 산화막으로 이루어진 게이트 절연층(215)을 형성한다.
이후, 상기 게이트 절연층(215)이 형성된 기판(210) 전면에 비정질 아연 산화물계 반도체를 증착하여 소정의 비정질 아연 산화물계 반도체층(220)을 형성한다. 그리고, 상기 비정질 아연 산화물계 반도체층(220) 위에 폴리비닐알코올, 폴리비닐피롤리돈, 포토 아크릴과 같은 유기물질로 이루어진 소정의 절연층(230)을 형성한다.
이때, 상기 비정질 아연 산화물계 복합 반도체, 특히 a-IGZO 반도체는 갈륨산화물, 인듐산화물 및 아연산화물의 복합체 타겟을 이용하여 스퍼터링 방법에 의해 형성될 수 있으며, 이 이외에도 화학기상증착이나 원자증착 등의 화학적 증착방법을 이용하는 것도 가능하다.
그리고, 도 5b에 도시된 바와 같이, 본 발명의 회절마스크(280)를 통해 상기 감광성을 가진 유기물질로 이루어진 소정의 절연층(230)에 선택적으로 광을 조사한다.
이때, 전술한 바와 같이 상기 회절마스크(280)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 회절패턴이 적용되어 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 회절마스크(280)를 투과한 광만이 상기 절연층(230)에 조사되게 된다.
이어서, 상기 회절마스크(280)를 통해 노광된 절연층(230)을 현상하고 나면, 도 5c에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 절연막패턴(270a) 내지 제 3 절연막패턴(270c)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 절연층이 완전히 제거되어 상기 비정질 아연 산화물계 반도체층(220) 표면이 노출되게 된다.
이때, 상기 차단영역(III)에 형성된 제 1 절연막패턴(270a)은 제 2 투과영역(II)을 통해 형성된 제 2 절연막패턴(270b)과 제 3 절연막패턴(270c)보다 두껍게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 상기 절연층이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.
특히, 본 발명의 경우에는 후에 패터닝될 액티브층의 소오스영역과 드레인영역에 상기 본 발명의 회절마스크의 제 2 투과영역(II)이 적용되고 상기 액티브층의 채널영역에 상기 차단영역(III)이 적용되는 것을 특징으로 한다.
다음으로, 도 5d에 도시된 바와 같이, 상기와 같이 형성된 제 1 절연막패턴(270a) 내지 제 3 절연막패턴(270c)을 마스크로 하여, 그 하부에 형성된 비정질 아연 산화물계 반도체층을 선택적으로 제거하게 되면, 상기 기판(210)의 게이트전극(221) 상부에 상기 비정질 아연 산화물계 반도체로 이루어진 액티브층(224)이 형성되게 된다.
이후, 상기 제 1 절연막패턴(270a) 내지 제 3 절연막패턴(270c)의 일부를 제거하는 애싱공정을 진행하게 되면, 도 5e에 도시된 바와 같이, 상기 제 2 투과영역(II)의 제 2 절연막패턴과 제 3 절연막패턴이 완전히 제거되게 된다.
이때, 상기 제 1 절연막패턴은 상기 제 2 절연막패턴과 제 3 절연막패턴의 두께만큼이 제거된 채널 보호층(235)으로 상기 차단영역(III)에 대응하는 채널영역에 남아있게 된다.
전술한 바와 같이 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.
또한, 본 발명은 높은 이동도를 가지는 한편 저온에서 공정이 가능한 비정질 아연 산화물계 반도체 물질을 액티브층으로 적용함에 따라 투명 전자회로나 플렉서블(flexible) 디스플레이에 사용될 수 있는 장점이 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도.
도 2는 본 발명에 따른 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도.
도 3a 내지 도 3c는 도 2에 도시된 산화물 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도.
도 4a 내지 도 4f는 본 발명의 제 1 실시예에 따른 제 2 마스크공정을 구체적으로 나타내는 단면도.
도 5a 내지 도 5e는 본 발명의 제 2 실시예에 따른 제 2 마스크공정을 구체적으로 나타내는 단면도.
** 도면의 주요부분에 대한 부호의 설명 **
110,210 : 어레이 기판 121,221 : 게이트전극
122,222 : 소오스전극 123,223 : 드레인전극
124,224 : 액티브층 135,235 : 채널 보호층

Claims (11)

  1. 기판 위에 게이트전극을 형성하는 단계;
    상기 기판 위에 게이트 절연층을 형성하는 단계;
    소오스/드레인영역에 회절패턴이 적용된 회절마스크를 이용하여 상기 게이트전극 상부에 비정질 아연 산화물계 반도체로 이루어진 액티브층을 형성하는 동시에 상기 액티브층의 채널영역 위에 채널 보호층을 형성하는 단계; 및
    상기 액티브층 상부에 상기 소오스영역과 드레인영역에 전기적으로 접속하는 소오스전극과 드레인전극을 형성하는 단계를 포함하는 산화물 박막 트랜지스터의 제조방법.
  2. 제 1 항에 있어서, 상기 게이트전극과 소오스전극 및 드레인전극은 인듐-틴-옥사이드, 인듐-징크-옥사이드와 같은 투명한 도전물질로 형성하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  3. 제 1 항에 있어서, 상기 액티브층은 a-IGZO 반도체로 형성하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  4. 제 3 항에 있어서, 상기 a-IGZO 반도체는 갈륨, 인듐, 아연의 원자비가 2:2:1인 복합 산화물 타겟을 사용하여 형성하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  5. 제 4 항에 있어서, 상기 a-IGZO 반도체는 상기 갈륨, 인듐, 아연의 당량(equivalent weight)비가 대략 2.8:2.8:1을 가지도록 형성하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  6. 제 1 항에 있어서, 상기 기판은 유리기판 또는 플라스틱 기판으로 형성하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  7. 제 1 항에 있어서, 상기 액티브층과 채널 보호층을 형성하는 단계는
    상기 게이트 절연층이 형성된 기판 전면에 비정질 아연 산화물계 반도체층 및 절연층을 형성하는 단계;
    액티브층의 소오스/드레인영역에 회절패턴이 적용되는 회절마스크를 이용하여 상기 기판 위에 제 1 두께의 제 1 감광막패턴 및 제 2 두께의 제 2 감광막패턴과 제 3 감광막패턴을 형성하는 단계;
    상기 제 1 감광막패턴 내지 제 3 감광막패턴을 마스크로 상기 비정질 아연 산화물계 반도체층을 선택적으로 패터닝하여 상기 게이트전극 상부에 상기 비정질 아연 산화물계 반도체로 이루어진 액티브층을 형성하는 단계; 및
    상기 제 2 감광막패턴과 제 3 감광막패턴을 제거하는 동시에 상기 제 1 감광막패턴의 두께 일부를 제거하여 제 3 두께의 제 4 감광막패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  8. 제 7 항에 있어서, 상기 채널 보호층은 실리콘질화물, 실리콘산화물과 같은 무기물질로 형성하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  9. 제 8 항에 있어서, 상기 제 4 감광막패턴을 마스크로 상기 절연층을 선택적으로 패터닝하여 상기 액티브층의 채널영역 위에 채널 보호층을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  10. 제 7 항에 있어서, 상기 채널 보호층은 폴리비닐알코올, 폴리비닐피롤리돈, 포토 아크릴과 같은 유기물질로 형성하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  11. 제 10 항에 있어서, 상기 제 4 감광막패턴은 채널 보호층을 형성하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
KR1020080062953A 2008-06-30 2008-06-30 산화물 박막 트랜지스터의 제조방법 KR101463028B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080062953A KR101463028B1 (ko) 2008-06-30 2008-06-30 산화물 박막 트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080062953A KR101463028B1 (ko) 2008-06-30 2008-06-30 산화물 박막 트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR20100002899A true KR20100002899A (ko) 2010-01-07
KR101463028B1 KR101463028B1 (ko) 2014-11-19

Family

ID=41812877

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080062953A KR101463028B1 (ko) 2008-06-30 2008-06-30 산화물 박막 트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR101463028B1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8772775B2 (en) 2010-10-18 2014-07-08 Samsung Display Co., Ltd. Display device and method for manufacturing the same
US8785243B2 (en) 2012-04-02 2014-07-22 Samsung Display Co., Ltd. Method for manufacturing a thin film transistor array panel
US8884291B2 (en) 2011-03-02 2014-11-11 Samsung Display Co., Ltd. Thin film transistor display panel and manufacturing method thereof
US8912027B2 (en) 2012-07-24 2014-12-16 Samsung Display Co., Ltd Display device and method of manufacturing the same
KR20160032802A (ko) * 2014-09-16 2016-03-25 한양대학교 산학협력단 박막 트랜지스터 및 그 제조 방법
US9443877B2 (en) 2010-02-11 2016-09-13 Samsung Display Co., Ltd. Thin film transistor panel having an etch stopper on semiconductor
CN106463545A (zh) * 2016-07-08 2017-02-22 京东方科技集团股份有限公司 薄膜晶体管及制造方法、阵列基板行驱动电路和显示装置
EP3683828A4 (en) * 2017-09-14 2021-06-02 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. TFT DEVICE AND ELECTROSTATIC PROTECTION CIRCUIT OF LIQUID CRYSTAL DISPLAY PANEL

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100786498B1 (ko) * 2005-09-27 2007-12-17 삼성에스디아이 주식회사 투명박막 트랜지스터 및 그 제조방법
KR100794471B1 (ko) * 2006-05-10 2008-01-17 엘지.필립스 엘시디 주식회사 액정표시장치 및 이의 제조방법
JP4785721B2 (ja) * 2006-12-05 2011-10-05 キヤノン株式会社 エッチング方法、パターン形成方法、薄膜トランジスタの製造方法及びエッチング液

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9443877B2 (en) 2010-02-11 2016-09-13 Samsung Display Co., Ltd. Thin film transistor panel having an etch stopper on semiconductor
US9520412B2 (en) 2010-02-11 2016-12-13 Samsung Display Co., Ltd. Thin film transistor panel having an etch stopper on semiconductor
US8772775B2 (en) 2010-10-18 2014-07-08 Samsung Display Co., Ltd. Display device and method for manufacturing the same
US8884291B2 (en) 2011-03-02 2014-11-11 Samsung Display Co., Ltd. Thin film transistor display panel and manufacturing method thereof
US9219085B2 (en) 2011-03-02 2015-12-22 Samsung Display Co., Ltd. Thin film transistor display panel and manufacturing method thereof
US8785243B2 (en) 2012-04-02 2014-07-22 Samsung Display Co., Ltd. Method for manufacturing a thin film transistor array panel
US8912027B2 (en) 2012-07-24 2014-12-16 Samsung Display Co., Ltd Display device and method of manufacturing the same
KR20160032802A (ko) * 2014-09-16 2016-03-25 한양대학교 산학협력단 박막 트랜지스터 및 그 제조 방법
CN106463545A (zh) * 2016-07-08 2017-02-22 京东方科技集团股份有限公司 薄膜晶体管及制造方法、阵列基板行驱动电路和显示装置
KR20190079708A (ko) * 2016-07-08 2019-07-05 보에 테크놀로지 그룹 컴퍼니 리미티드 박막 트랜지스터, 게이트 드라이브 온 어레이 및 이를 갖는 디스플레이 장치, 및 그 제조 방법
EP3683828A4 (en) * 2017-09-14 2021-06-02 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. TFT DEVICE AND ELECTROSTATIC PROTECTION CIRCUIT OF LIQUID CRYSTAL DISPLAY PANEL

Also Published As

Publication number Publication date
KR101463028B1 (ko) 2014-11-19

Similar Documents

Publication Publication Date Title
KR101578694B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101218090B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
US8735883B2 (en) Oxide thin film transistor and method of fabricating the same
KR20110125105A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101463028B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101622733B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR20110058076A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101697586B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101375855B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101375854B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101697588B1 (ko) 액정표시장치 및 그 제조방법
KR20110056962A (ko) 박막 트랜지스터 기판의 제조방법
KR101622182B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101545923B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101640812B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR20110064272A (ko) 액정표시장치 및 그 제조방법
KR102039424B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101616368B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101605723B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101298611B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101875940B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101375853B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20110073038A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20110055271A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101487256B1 (ko) 산화물 박막 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 5