KR101697586B1 - 산화물 박막 트랜지스터 및 그 제조방법 - Google Patents

산화물 박막 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR101697586B1
KR101697586B1 KR1020090085577A KR20090085577A KR101697586B1 KR 101697586 B1 KR101697586 B1 KR 101697586B1 KR 1020090085577 A KR1020090085577 A KR 1020090085577A KR 20090085577 A KR20090085577 A KR 20090085577A KR 101697586 B1 KR101697586 B1 KR 101697586B1
Authority
KR
South Korea
Prior art keywords
substrate
layer
thin film
film transistor
forming
Prior art date
Application number
KR1020090085577A
Other languages
English (en)
Other versions
KR20110027472A (ko
Inventor
강임국
배종욱
민순영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090085577A priority Critical patent/KR101697586B1/ko
Publication of KR20110027472A publication Critical patent/KR20110027472A/ko
Application granted granted Critical
Publication of KR101697586B1 publication Critical patent/KR101697586B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

본 발명의 산화물 박막 트랜지스터 및 그 제조방법은 비정질 아연 산화물(ZnO)계 반도체를 액티브층으로 사용한 산화물 박막 트랜지스터에 있어서, 산화물 반도체층과 절연층을 연속 증착하여 에치 스타퍼(etch stopper)를 형성함으로써 백 채널(back channel)의 오염을 방지하는 것을 특징으로 한다.
또한, 상기 절연층의 식각 시 노출된 산화물 반도체층은 산소 플라즈마를 통해 저항이 감소되어 콘택영역을 형성함에 따라 데이터 배선을 형성할 때 액티브층을 동시에 패터닝함으로써 공정을 단순화하는 것을 특징으로 한다.
산화물 박막 트랜지스터, 비정질 아연 산화물계, 에치 스타퍼, 백 채널

Description

산화물 박막 트랜지스터 및 그 제조방법{OXIDE THIN FILM TRANSISTOR AND METHOD OF FABRICATING THE SAME}
본 발명은 산화물 박막 트랜지스터 및 그 제조방법에 관한 것으로, 보다 상세하게는 비정질 아연 산화물계 반도체를 액티브층으로 사용한 산화물 박막 트랜지스터 및 그 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.
이하, 도 1을 참조하여 일반적인 액정표시장치의 구조에 대해서 상세히 설명한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도이다.
도면에 도시된 바와 같이, 상기 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.
상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.
또한, 상기 어레이 기판(10)은 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.
상기의 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성 된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정표시패널을 구성하며, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.
한편, 전술한 액정표시장치는 가볍고 전력소모가 작아 지금가지 가장 주목받는 디스플레이 소자였지만, 상기 액정표시장치는 발광소자가 아니라 수광소자이며 밝기, 명암비(contrast ratio) 및 시야각 등에 기술적 한계가 있기 때문에 이러한 단점을 극복할 수 있는 새로운 디스플레이 소자에 대한 개발이 활발하게 전개되고 있다.
새로운 평판표시장치 중 하나인 유기전계발광소자(Organic Light Emitting Diode; OLED)는 자체발광형이기 때문에 액정표시장치에 비해 시야각과 명암비 등이 우수하며 백라이트(backlight)가 필요하지 않기 때문에 경량 박형이 가능하고, 소비전력 측면에서도 유리하다. 그리고, 직류 저전압 구동이 가능하고 응답속도가 빠르다는 장점이 있으며, 특히 제조비용 측면에서도 유리한 장점을 가지고 있다.
최근 유기전계발광 디스플레이의 대면적화에 관한 연구가 활발하게 진행되고 있으며, 이를 달성하기 위하여 유기전계발광소자의 구동 트랜지스터로서 정전류 특성을 확보하여 안정된 작동 및 내구성이 확보된 트랜지스터 개발이 요구되고 있다.
전술한 액정표시장치에 사용되는 비정질 실리콘 박막 트랜지스터는 저온 공정에서 제작할 수 있지만 이동도(mobility)가 매우 작고 정전류 테스트(constant current bias) 조건을 만족하지 않는다. 반면에 다결정 실리콘 박막 트랜지스터는 높은 이동도와 만족스러운 정전류 테스트 조건을 가지는 반면에 균일한 특성 확보 가 어려워 대면적화가 어렵고 고온 공정이 필요하다.
이에 산화물 반도체로 액티브층을 형성한 산화물 반도체 박막 트랜지스터가 개발되고 있는데, 이때 상기 산화물 반도체를 기존의 바텀 게이트(bottom gate) 구조의 박막 트랜지스터에 적용하는 경우 소오스/드레인전극의 식각공정 중에 산화물 반도체가 손상을 받아 변성을 일으키는 문제점이 있다.
도 2는 일반적인 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도이다.
도면에 도시된 바와 같이, 일반적인 산화물 박막 트랜지스터는 기판(10) 위에 게이트전극(21)과 게이트절연층(15a)이 형성되고, 상기 게이트절연층(15a) 위에 산화물 반도체로 이루어진 액티브층(24)이 형성되게 된다.
이후, 상기 액티브층(24) 상부에 상기 액티브층(24)의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극(22, 23)이 형성되게 된다.
그리고, 상기 소오스/드레인전극(22, 23)이 형성된 기판(10) 위에는 상기 드레인전극(23)의 일부를 노출시키는 콘택홀이 형성된 보호층(15b)이 형성되어 있으며, 그 상부에는 상기 콘택홀을 통해 상기 드레인전극(23)과 전기적으로 접속하는 화소전극(18)이 형성되어 있다.
이때, 상기 액티브층(24)을 구성하는 산화물 반도체는 스퍼터(sputter)를 이용하여 증착 되는데, 후속공정 진행 중에 상기 액티브층(24)의 백 채널(back channel)영역이 포토공정에 의한 화학물질과 접촉, 습식 또는 건식식각 및 플라즈마공정 등에 노출되어 반도체 박막의 특성이 변하게 되어 소자특성의 저하를 유발 하게 된다.
이와 같이 산화물 반도체는 약한 결합구조를 가지고 있어서 상기 산화물 반도체의 증착 후 후속공정에 의한 백 채널영역의 손상을 방지하기 위해 배리어 층(barrier layer)으로 에치 스타퍼(etch stopper)(25)를 액티브층(24) 상부에 추가로 형성하기도 하는데, 공정이 복잡해지고 비용이 상승하게 되는 단점이 있다.
즉, 종래기술은 산화물 반도체의 증착 후 포토공정을 통해 아일랜드(island) 형태의 액티브층(24)을 형성한 다음 에치 스타퍼(25)를 형성하기 위한 절연층을 증착하게 된다. 그리고, 또 다른 포토공정을 통해 상기 절연층을 패터닝함으로써 에치 스타퍼(25)를 형성하게 된다.
이때, 이러한 액티브층(24)의 패터닝 및 절연층의 증착은 진공 챔버의 진공을 해제한 상태에서 진행됨에 따라 산화물 반도체가 대기에 노출되는 한편, 포토공정을 거치면서 화학물질과 접촉함으로써 백 채널 영역이 손상을 받게 된다. 그 결과 소자특성이 저하되게 되며, 또한 절연층의 증착시 챔버 장비간 이동에 의해 택 타임(tact time)이 증가하게 된다.
또한, 에치 스타퍼(25)를 형성하기 위해 절연층을 건식식각으로 제거할 때 하부층인 게이트절연층(15a)이 동시에 식각되어 상기 게이트절연층(15a)의 손실에 의한 누설전류가 증가하는 문제점이 있다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 비정질 아연 산화물계 반도체를 액티브층으로 사용한 산화물 박막 트랜지스터 및 그 제조방법을 제공하는데 목적이 있다.
본 발명의 다른 목적은 추가적인 마스크공정 없이 에치 스타퍼를 형성함으로써 후 공정인 플라즈마 가스에 의한 채널영역의 캐리어 농도변화를 방지하도록 한 산화물 박막 트랜지스터 및 그 제조방법을 제공하는데 있다.
본 발명의 또 다른 목적은 산화물 반도체층과 절연층을 연속 증착하여 에치 스타퍼를 형성함으로써 산화물 반도체가 열화되는 문제없이 단순공정으로 에치 스타퍼를 형성하도록 한 산화물 박막 트랜지스터 및 그 제조방법을 제공하는데 있다.
본 발명의 또 다른 목적은 상기 절연층의 식각시 노출된 산화물 반도체층은 저항이 감소되어 콘택영역을 형성함에 따라 데이터 배선을 형성할 때 액티브층을 동시에 패터닝함으로써 공정을 단순화 한 산화물 박막 트랜지스터 및 그 제조방법을 제공하는데 있다.
본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 산화물 박막 트랜지스터의 제조방법은 게이트전극이 형성된 상기 기판 위에 연속하여 게이트절연층과, 비정질 아연 산화물계 반도체층 및 절연층을 형성하는 단계, 제 2 마스크공정으로, 산소 플라즈마 처리로 상기 절연층을 건식식각하여 에치 스타퍼를 형성하는 동시에, 상기 건식식각에 의해 상기 절연층이 제거되어 노출된 상기 비정질 아연 산화물계 반도체층에 상기 산소 플라즈마 처리를 통해 저항이 감소된 소정의 소오스/드레인영역을 형성하는 단계 및 상기 소오스/드레인영역과 상기 에치 스타퍼가 형성된 상기 기판 위에 제 2 도전막을 형성한 후, 제 3 마스크공정으로 상기 비정질 아연 산화물계 반도체층과 상기 제 2 도전막을 선택적으로 패터닝하여 상기 비정질 아연 산화물계 반도체층으로 이루어진 액티브층을 형성하는 동시에, 상기 제 2 도전막으로 이루어지며 상기 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극 및 상기 액티브층 위에 상기 액티브층과 접촉하는 데이터라인을 형성하는 단계를 포함하여 구성될 수 있다.
삭제
본 발명의 산화물 박막 트랜지스터는 비정질 아연 산화물계 반도체로 이루어지며, 저항이 감소된 소오스/드레인영역 및 접촉영역을 가지며, 상기 접촉영역을 통해 화소전극과 접속하는 액티브층과, 상기 액티브층의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극 및 상기 액티브층 위에 상기 액티브층과 접촉하는 데이터라인 및 상기 소오스전극과 상기 드레인전극 사이의 상기 액티브층 위에 배치되는 에치 스타퍼를 포함하여 구성될 수 있다.
상술한 바와 같이, 본 발명에 따른 산화물 박막 트랜지스터 및 그 제조방법은 비정질 아연 산화물계 반도체를 액티브층으로 사용함에 따라 균일도가 우수하여 대면적 디스플레이에 적용 가능한 효과를 제공한다.
이때, 상기의 비정질 아연 산화물계 반도체는 후(後)공정에서 플라즈마에 반응을 하여 채널영역의 캐리어 농도가 변화하게 되는데, 본 발명에 따른 산화물 박막 트랜지스터 및 그 제조방법은 상기 채널층의 캐리어 농도변화를 방지하기 위한 에치 스타퍼를 적용함으로써 산화물 반도체의 열화를 방지하게 된다.
특히, 본 발명에 따른 산화물 박막 트랜지스터 및 그 제조방법은 산화물 반도체층과 절연층을 연속 증착하여 에치 스타퍼를 형성함으로써 백 채널영역의 노출을 완전히 방지하는 한편, 노출에 의한 불안정성을 제거하는 동시에 게이트절연층의 손실을 방지할 수 있어 소자특성이 향상되는 효과를 제공한다.
또한, 상기 절연층의 식각시 노출된 산화물 반도체층은 저항이 감소되어 콘택영역을 형성함에 따라 데이터 배선을 형성할 때 액티브층을 동시에 패터닝할 수 있게 되어 공정을 단순화할 수 있게 된다. 그 결과 택 타임 및 마스크수의 감소에 의한 제조공정 및 비용이 절감되는 효과를 제공한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 산화물 박막 트랜지스터 및 그 제조방법의 바람직한 실시예를 상세히 설명한다.
도 3은 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도로써, 비정질 아연 산화물계 반도체를 액티브층으로 사용한 산화물 박막 트랜지스터의 구조를 개략적으로 나타내고 있다.
이때, 상기 도 3의 좌측에는 화소부의 어레이 기판을 나타내며 우측에는 차례대로 데이터패드부와 게이트패드부의 어레이 기판을 나타내고 있다.
도면에 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 소정의 기판(110) 위에 형성된 게이트전극(121)과 게이트라인(116), 상기 게이트전극(121)과 게이트라인(116) 위에 형성된 게이트절연층(115a), 상기 게이트전극(121) 상부에 비정질 아연 산화물계 반도체로 형성된 액티브층(124) 및 상기 액티브층(124)의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극(122, 123)으로 이루어져 있다.
그리고, 상기 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 상기 소오스/드레인전극(122, 123)이 형성된 기판(110) 위에 형성된 보호층(115b) 및 상기 보호층(115b)에 형성된 제 1 콘택홀을 통해 상기 드레인전극(123)과 전기적으로 접속하는 화소전극(118)을 포함한다.
이때, 상기 소오스전극(122)의 일부는 일방향으로 연장되어 데이터라인(117)에 연결되며, 상기 게이트라인(116)과 데이터라인(117)은 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하게 된다.
이와 같이 구성된 상기 기판(110)의 가장자리 영역에는 상기 게이트라인(116)과 데이터라인(117)에 각각 전기적으로 접속하는 게이트패드전극(126p)과 데이터패드전극(127p)이 형성되어 있으며, 외부의 구동회로부(미도시)로부터 인가 받은 주사신호와 데이터신호를 각각 상기 게이트라인(116)과 데이터라인(117)에 전달하게 된다.
즉, 상기 게이트라인(116)과 데이터라인(117)은 구동회로부 쪽으로 연장되어 각각 해당하는 게이트패드라인(116p)과 데이터패드라인(117p)에 연결되며, 상기 게 이트패드라인(116p)과 데이터패드라인(117p)은 각각 상기 게이트패드라인(116p)과 데이터패드라인(117p)에 전기적으로 접속된 게이트패드전극(126p)과 데이터패드전극(127p)을 통해 구동회로로부터 주사신호를 인가 받거나 데이터신호를 인가 받게 된다.
참고로, 도면부호 120'은 상기 데이터패드라인(117p) 하부에 상기 비정질 아연 산화물계 반도체로 이루어진 반도체패턴을 나타내며, 상기 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 상기 데이터라인(117) 및 데이터패드라인(117p) 하부에 각각 상기 비정질 아연 산화물계 반도체로 이루어진 액티브층(124) 및 반도체패턴(120')이 남아 있는 것을 특징으로 한다.
여기서, 상기 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 비정질 아연 산화물계 반도체를 이용하여 액티브층(124)을 형성함에 따라 높은 이동도와 정전류 테스트 조건을 만족하는 한편 균일한 특성이 확보되어 대면적 디스플레이에 적용 가능한 장점을 가지고 있다.
상기 아연 산화물(ZnO)은 산소 함량에 따라 전도성, 반도체성 및 저항성의 3가지 성질을 모두 구현할 수 있는 물질로, 비정질 아연 산화물계 반도체 물질을 액티브층으로 적용한 산화물 박막 트랜지스터는 액정표시장치와 유기전계발광 디스플레이를 포함하는 대면적 디스플레이에 적용될 수 있다.
또한, 최근 투명 전자회로에 엄청난 관심과 활동이 집중되고 있는데, 상기 비정질 아연 산화물계 반도체 물질을 액티브층으로 적용한 산화물 박막 트랜지스터는 높은 이동도를 가지는 한편 저온에서 제작이 가능함에 따라 상기 투명 전자회로 에 사용될 수 있는 장점이 있다.
특히, 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 상기 ZnO에 인듐(indium; In)과 갈륨(gallium; Ga)과 같은 중금속이 함유된 a-IGZO 반도체로 액티브층을 형성하는 것을 특징으로 한다.
상기 a-IGZO 반도체는 가시광선을 통과시킬 수 있어 투명하며, 또한 상기 a-IGZO 반도체로 제작된 산화물 박막 트랜지스터는 1~100cm2/Vs의 이동도를 가져 비정질 실리콘 박막 트랜지스터에 비해 높은 이동도 특성을 나타낸다.
또한, 상기 a-IGZO 반도체는 넓은 밴드 갭을 가져 높은 색 순도를 갖는 UV 발광 다이오드(Light Emitting Diode; LED), 백색 LED와 그밖에 다른 부품들을 제작할 수 있으며, 저온에서 공정이 가능하여 가볍고 유연한 제품을 생산할 수 있는 특징을 가지고 있다.
더욱이 상기 a-IGZO 반도체로 제작된 산화물 박막 트랜지스터는 비정질 실리콘 박막 트랜지스터와 비슷한 균일한 특성을 나타냄에 따라 부품 구조도 비정질 실리콘 박막 트랜지스터처럼 간단하며, 대면적 디스플레이에 적용할 수 있는 장점을 가지고 있다.
이와 같은 특징을 가진 상기 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 상기 액티브층(124)의 채널영역 상부의 상기 소오스전극(122)과 드레인전극(123) 사이에 소정의 절연층으로 이루어진 에치 스타퍼(125)가 형성되어 있는데, 상기 에치 스타퍼(125)는 후(後)공정의 플라즈마 처리에 의해 채널영역의 캐리 어 농도가 변화하는 것을 방지하는 역할을 한다.
즉, 상기 본 발명의 제 1 실시예에 따른 에치 스타퍼(125)는 상기 액티브층(124)의 백 채널영역 위에 형성되어 후속공정 진행 중에 상기 액티브층(124)의 백 채널영역이 포토공정에 의한 화학물질과 접촉, 습식 또는 건식식각 및 플라즈마공정 등에 노출되는 것을 방지하는 역할을 하게 된다.
즉, 상기 a-IGZO 반도체는 후공정의 플라즈마 가스에 반응을 하여 캐리어 농도가 변하는 특성을 가지고 있다. 따라서, 이러한 문제점을 해결하기 위해서 상기 액티브층(124)의 채널영역 상부에 절연층으로 이루어진 에치 스타퍼(125)를 형성하는데, 본 발명의 제 1 실시예의 경우에는 산화물 반도체층과 절연층을 연속 증착하여 에치 스타퍼(125)를 형성함으로써 백 채널영역의 노출을 완전히 방지하는 한편, 노출에 의한 불안정성을 제거하는 동시에 식각에 의한 게이트절연층(115a)의 손실을 방지할 수 있게 된다.
또한, 상기 절연층의 식각시 노출된 산화물 반도체층은 저항이 감소되어 콘택영역, 즉 액티브층(124)의 소오스/드레인영역을 형성함에 따라 데이터 배선(즉, 소오스전극(122)과 드레인전극(123) 및 데이터라인(117))을 형성할 때 액티브층(124)을 동시에 패터닝할 수 있게 되어 공정을 단순화할 수 있게 되는데, 이를 다음의 산화물 박막 트랜지스터의 제조방법을 통해 상세히 설명한다.
도 4a 내지 도 4e는 상기 도 3에 도시된 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도로써, 좌측에는 화소부의 어레이 기판을 제조하는 공정을 나타내며 우측에는 차례대로 데이터패드부와 게이트패드부의 어레이 기판을 제조하는 공정을 나타내고 있다.
도 4a에 도시된 바와 같이, 투명한 절연물질로 이루어진 기판(110) 위에 소정의 게이트전극(121)과 게이트라인(116) 및 게이트패드라인(116p)을 형성한다.
이때, 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터에 적용되는 비정질 아연 산화물계 복합 반도체는 저온 증착이 가능하여, 플라스틱 기판, 소다라임 글라스 등의 저온 공정에 적용이 가능한 기판(110)을 사용할 수 있다. 또한, 비정질 특성을 나타냄으로 인해 대면적 디스플레이용 기판(110)의 사용이 가능하다.
상기 게이트전극(121)과 게이트라인(116) 및 게이트패드라인(116p)은 제 1 도전막을 상기 기판(110) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
여기서, 상기 제 1 도전막으로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 니켈(nickel; Ni), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 티타늄(titanium; Ti), 백금(platinum; Pt), 탄탈(tantalum; Ta) 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 1 도전막은 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투명한 도전물질을 사용할 수 있으며, 상기 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수도 있다.
다음으로, 도 4b에 도시된 바와 같이, 상기 기판(110) 전면에 상기 게이트전극(121)과 게이트라인(116) 및 게이트패드라인(116p)을 덮도록 차례대로 게이트절연층(115a)과 비정질 아연 산화물계 반도체층(120) 및 소정의 절연층을 형성한 후, 포토리소그래피공정(제 2 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 게이트전극(121) 상부에 상기 절연층으로 이루어진 에치 스타퍼(125)를 형성한다.
이와 같이 상기 제 2 마스크공정을 통해 게이트절연층과 산화물 반도체층 및 절연층을 연속 증착하여 에치 스타퍼를 형성함으로써 백 채널영역의 노출을 완전히 방지하는 한편, 노출에 의한 불안정성을 제거하는 동시에 게이트절연층의 손실을 방지할 수 있게 되는데, 이하 도면을 참조하여 상기 제 2 마스크공정을 상세히 설명한다.
도 5a 내지 도 5d는 상기 도 4b에 도시된 본 발명의 제 1 실시예에 따른 제 2 마스크공정을 구체적으로 나타내는 단면도이다.
도 5a에 도시된 바와 같이, 상기 게이트전극(121)과 게이트라인(116) 및 게이트패드라인(116p)이 형성된 기판(110) 전면에 차례대로 게이트절연층(115a)과 비정질 아연 산화물계 복합 반도체로 이루어진 비정질 아연 산화물계 반도체층(120) 및 소정의 절연층(115)을 형성한다.
이때, 상기 게이트절연층(115a) 및 절연층(115)으로 실리콘질화막(SiNx), 실리콘산화막(SiO2)과 같은 무기절연막 또는 하프늄(hafnium; Hf) 옥사이드, 알루미늄 옥사이드와 같은 고유전성 산화막을 사용할 수 있으며, 화학기상증착(Chemical Vapour Deposition; CVD) 또는 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapour Deposition; PECVD) 등을 이용하여 형성할 수 있다.
그리고, 상기 비정질 아연 산화물계 복합 반도체, 특히 a-IGZO 반도체는 갈 륨산화물(Ga2O3), 인듐산화물(In2O3) 및 아연산화물(ZnO)의 복합체 타겟을 이용하여 스퍼터링(sputtering) 방법에 의해 형성될 수 있으며, 이 이외에도 화학기상증착이나 원자증착(Atomic Layer Deposition; ALD) 등의 화학적 증착방법을 이용하는 것도 가능하다.
여기서, 본 발명의 제 1 실시예의 경우에는 갈륨, 인듐, 아연의 원자비가 각각 1:1:1, 2:2:1, 3:2:1 및 4:2:1인 복합 산화물 타겟을 사용하여 비정질 아연 산화물계 반도체층(120)을 형성할 수 있으며, 이때 상기 갈륨, 인듐, 아연의 원자비가 2:2:1인 복합 산화물 타겟을 사용하는 경우 상기 갈륨, 인듐, 아연의 당량(equivalent weight)비는 대략 2.8:2.8:1을 가지는 것을 특징으로 한다.
그리고, 도 5b에 도시된 바와 같이, 상기 기판(110) 전면에 포토레지스트와 같은 감광성물질로 이루어진 감광막(170)을 형성한 후, 소정의 마스크(180)를 통해 상기 감광막(170)에 선택적으로 광을 조사한다.
이때, 상기 마스크(180)에는 조사된 광을 모두 투과시키는 투과영역(I)과 조사된 모든 광을 차단하는 차단영역(II)이 마련되어 있으며, 상기 마스크(180)를 투과한 광만이 감광막(170)에 조사되게 된다.
이어서, 상기 마스크(180)를 통해 노광된 감광막(170)을 현상하고 나면, 도 5c에 도시된 바와 같이, 상기 차단영역(II)을 통해 광이 차단된 영역에는 소정 두께의 감광막패턴(170a)이 남아있게 되고, 모든 광이 투과된 투과영역(I)에는 상기 감광막이 완전히 제거되어 상기 절연층(115) 표면이 노출되게 된다.
이와 같이 상기 투과영역(I)을 통해 광이 모두 투과된 영역에는 상기 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.
다음으로, 도 5d에 도시된 바와 같이, 상기와 같이 형성된 감광막패턴(170a)을 마스크로 하여, 그 하부에 형성된 절연층을 선택적으로 제거하게 되면, 상기 기판(110)의 게이트전극(121) 상부에 상기 절연층으로 이루어진 에치 스타퍼(125)가 형성되게 된다.
이때, 상기 절연층의 식각에는 산소 플라즈마 처리와 같은 건식식각을 이용할 수 있으며, 상기 절연층이 식각되는 동안 그 하부, 특히 에치 스타퍼(125) 하부의 비정질 아연 산화물계 반도체층(120)은 식각되지 않고, 노출이 완전히 방지되어 노출에 의한 불안정성이 제거되는 동시에 식각에 의한 게이트절연층(115a)의 손실을 방지할 수 있게 된다.
참고로, 도 6a는 절연층의 식각시 에치 스타퍼에 의해 액티브층의 백 채널영역이 보호받는 것을 나타내는 주사전자현미경(Scanning Electron Microscope; SEM)사진으로써, 절연층으로 실리콘산화막을 적용하고 비정질 아연 산화물계 반도체층과 절연층을 각각 700Å과 600Å정도의 두께로 증착하여 건식식각할 경우, 상기 실리콘산화막이 식각되는 동안 비정질 아연 산화물계 반도체층은 식각되지 않고 블로킹(blocking)층으로 작용하는 것을 알 수 있다.
또한, 상기 에치 스타퍼(125)를 패터닝하기 위해 산소 플라즈마 처리를 통해 상기 절연층을 식각할 때 노출된 비정질 아연 산화물계 반도체층(120)은 산소 플라즈마에 의해 저항이 감소되어 상기 노출된 비정질 아연 산화물계 반도체층(120)에 후술할 소오스/드레인전극과의 접촉영역인 소오스/드레인영역을 형성하게 된다. 다만, 본 발명이 이에 한정되는 것은 아니며, 상기 에치 스타퍼(125)를 패터닝한 후 산소 플라즈마와 같은 표면처리 또는 열처리를 통해 노출된 비정질 아연 산화물계 반도체층(120)의 저항을 변화시킬 수도 있다.
참고로, 도 7은 표면처리 시간에 따른 산화물 반도체의 저항값의 변화를 나타내는 그래프로써, 도시된 바와 같이 표면처리 시간이 증가할수록 산화물 반도체의 저항값이 줄어드는 것을 알 수 있다.
다음으로, 도 4c에 도시된 바와 같이, 상기 에치 스타퍼(125)가 형성된 기판(110) 전면에 제 2 도전막을 형성한다.
이때, 상기 제 2 도전막은 데이터 배선, 즉 소오스전극과 드레인전극 및 데이터라인을 형성하기 위해 알루미늄, 알루미늄 합금, 텅스텐, 구리, 니켈, 크롬, 몰리브덴, 티타늄, 백금, 탄탈 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 2 도전막은 인듐-틴-옥사이드, 인듐-징크-옥사이드와 같은 투명한 도전물질을 사용할 수 있으며, 상기 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수도 있다.
그리고, 포토리소그래피공정(제 3 마스크공정)을 통해 상기 비정질 아연 산화물계 반도체와 제 2 도전막을 선택적으로 패터닝함으로써 상기 게이트전극(121) 상부에 상기 비정질 아연 산화물계 반도체로 이루어진 액티브층(124)을 형성하는 동시에 상기 제 2 도전막으로 이루어지며 상기 액티브층(124)의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극(122, 123)을 형성하게 된다.
또한, 상기 제 3 마스크공정을 통해 상기 기판(110)의 화소부에 상기 제 2 도전막으로 이루어지며 상기 게이트라인(116)과 교차하여 화소영역을 정의하는 데이터라인(117)을 형성하는 한편, 상기 기판(110)의 데이터패드부에 상기 제 2 도전막으로 이루어진 데이터패드라인(117p)을 형성하게 된다.
이때, 상기 데이터라인(117) 및 데이터패드라인(117p) 하부에는 각각 상기 비정질 아연 산화물계 반도체로 이루어진 액티브층(124) 및 반도체패턴(120')이 남아 있게 된다.
이와 같이 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 전술한 절연층의 식각시 노출된 산화물 반도체층은 저항이 감소되어 소오스/드레인영역을 형성함에 따라 데이터 배선을 형성할 때 액티브층(124)을 동시에 패터닝할 수 있게 되어 공정을 단순화할 수 있게 된다.
참고로, 도 6b 및 도 6c는 데이터 배선과 액티브층이 동시에 패터닝되는 것을 나타내는 SEM 사진으로써, 절연층의 건식식각에 의해 에치 스타퍼 형성 후 산화물 반도체층에 소오스/드레인전극과의 콘택영역이 형성됨과 동시에 데이터 배선을 형성할 때 액티브층도 동시에 형성되는 것을 확인할 수 있다.
다음으로, 도 4d에 도시된 바와 같이, 상기 소오스/드레인전극(122, 123) 및 데이터라인(117)이 형성된 기판(110) 전면에 소정의 보호층(115b)을 형성한 후, 포토리소그래피공정(제 4 마스크공정)을 통해 선택적으로 패터닝함으로써 상기 드레 인전극(123)의 일부를 노출시키는 제 1 콘택홀(140a) 및 상기 데이터패드라인(117p)과 게이트패드라인(116p)의 일부를 각각 노출시키는 제 2 콘택홀(140b)과 제 3 콘택홀(140c)을 형성하게 된다.
그리고, 도 4e에 도시된 바와 같이, 상기 기판(110) 전면에 제 3 도전막을 형성한 후, 포토리소그래피공정(제 5 마스크공정)을 통해 선택적으로 패터닝함으로써 상기 기판(110)의 화소부에 상기 제 1 콘택홀을 통해 상기 드레인전극(123)과 전기적으로 접속하는 화소전극(118)을 형성하는 한편, 상기 기판(110)의 데이터패드부 및 게이트패드부에 상기 제 2 콘택홀 및 제 3 콘택홀을 통해 상기 데이터패드라인(117p) 및 게이트패드라인(116p)과 전기적으로 접속하는 데이터패드전극(127p) 및 게이트패드전극(126p)을 형성하게 된다.
이때, 상기 제 3 도전막은 인듐-틴-옥사이드, 인듐-징크-옥사이드와 같은 투명한 도전물질을 사용할 수 있으며, 상기 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수도 있다.
상기 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 네마틱상의 액정분자를 기판에 대해 수직 방향으로 구동시키는 트위스티드 네마틱(Twisted Nematic; TN)방식을 적용한 경우를 예를 들고 있으나, 본 발명이 이에 한정되는 것은 아니다.
본 발명은 액정분자를 기판에 대해 수평한 방향으로 구동시켜 시야각을 향상시킨 횡전계(In Plane Switching; IPS)방식에도 적용 가능하며, 이를 다음의 본 발명의 제 2 실시예를 통해 상세히 설명한다.
도 8은 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도로써, 비정질 아연 산화물계 반도체를 액티브층으로 사용한 산화물 박막 트랜지스터의 구조를 개략적으로 나타내고 있다.
또한, 상기 도 8은 화소전극 및 공통전극 사이에 형성되는 프린지 필드가 슬릿을 관통하여 화소영역 및 화소전극 상에 위치하는 액정 분자를 구동시킴으로써 화상을 구현하는 프린지 필드형 액정표시장치의 어레이 기판 일부를 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니며, 본 발명은 일반적인 횡전계방식 액정표시장치에도 적용 가능하다.
이때, 상기 도 8의 좌측에는 화소부의 어레이 기판을 나타내며 우측에는 차례대로 데이터패드부와 게이트패드부의 어레이 기판을 나타내고 있다.
도면에 도시된 바와 같이, 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터는 소정의 기판(210) 위에 형성된 게이트전극(221)과 게이트라인(216), 상기 게이트전극(221)과 게이트라인(216) 위에 형성된 게이트절연층(215a), 상기 게이트절연층(215a) 위의 화소영역 내에 형성된 화소전극(218), 상기 게이트전극(221) 상부에 비정질 아연 산화물계 반도체로 형성되며, 상기 화소전극(218)과 접속하는 액티브층(224) 및 상기 액티브층(224)의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극(222, 223)으로 이루어져 있다.
그리고, 상기 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터는 상기 소오스/드레인전극(222, 223)이 형성된 기판(210) 위에 형성된 보호층(215b) 및 상기 보호층(215b) 위에 단일패턴으로 형성되는 동시에 각각의 화소영역 내에서 다수 개의 슬릿(208s)을 가지도록 형성된 공통전극(208)을 포함한다.
이때, 상기 소오스전극(222)의 일부는 일방향으로 연장되어 데이터라인(217)에 연결되며, 상기 게이트라인(216)과 데이터라인(217)은 기판(210) 위에 종횡으로 배열되어 상기 화소영역을 정의하게 된다.
이와 같이 구성된 상기 기판(210)의 가장자리 영역에는 상기 게이트라인(216)과 데이터라인(217)에 각각 전기적으로 접속하는 게이트패드전극(226p)과 데이터패드전극(227p)이 형성되어 있으며, 외부의 구동회로부(미도시)로부터 인가 받은 주사신호와 데이터신호를 각각 상기 게이트라인(216)과 데이터라인(217)에 전달하게 된다.
즉, 상기 게이트라인(216)과 데이터라인(217)은 구동회로부 쪽으로 연장되어 각각 해당하는 게이트패드라인(216p)과 데이터패드라인(217p)에 연결되며, 상기 게이트패드라인(216p)과 데이터패드라인(217p)은 각각 상기 게이트패드라인(216p)과 데이터패드라인(217p)에 전기적으로 접속된 게이트패드전극(226p)과 데이터패드전극(227p)을 통해 구동회로로부터 주사신호를 인가 받거나 데이터신호를 인가 받게 된다.
참고로, 도면부호 220'은 상기 데이터패드라인(217p) 하부에 상기 비정질 아연 산화물계 반도체로 이루어진 반도체패턴을 나타내며, 상기 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터는 전술한 본 발명의 제 2 실시예와 동일하게 상기 데이터라인(217) 및 데이터패드라인(217p) 하부에 각각 상기 비정질 아연 산화물계 반도체로 이루어진 액티브층(224) 및 반도체패턴(220')이 남아 있는 것을 특 징으로 한다.
여기서, 상기 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터는 상기 본 발명의 제 1 실시예와 동일하게 비정질 아연 산화물계 반도체를 이용하여 액티브층(224)을 형성함에 따라 높은 이동도와 정전류 테스트 조건을 만족하는 한편 균일한 특성이 확보되어 대면적 디스플레이에 적용 가능한 장점을 가지고 있다.
특히, 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터는 상기 ZnO에 인듐(indium; In)과 갈륨(gallium; Ga)과 같은 중금속이 함유된 a-IGZO 반도체로 액티브층을 형성하는 것을 특징으로 한다.
전술한 본 발명의 제 1 실시예와 동일하게 상기 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터는 상기 액티브층(224)의 채널영역 상부의 상기 소오스전극(222)과 드레인전극(223) 사이에 소정의 절연층으로 이루어진 에치 스타퍼(225)가 형성되어 있는데, 상기 에치 스타퍼(225)는 후공정의 플라즈마 처리에 의해 채널영역의 캐리어 농도가 변화하는 것을 방지하는 역할을 한다.
즉, 상기 본 발명의 제 2 실시예에 따른 에치 스타퍼(225)는 상기 액티브층(224)의 백 채널영역 위에 형성되어 후속공정 진행 중에 상기 액티브층(224)의 백 채널영역이 포토공정에 의한 화학물질과 접촉, 습식 또는 건식식각 및 플라즈마공정 등에 노출되는 것을 방지하는 역할을 하게 된다.
즉, 상기 a-IGZO 반도체는 후공정의 플라즈마 가스에 반응을 하여 캐리어 농도가 변하는 특성을 가지고 있다. 따라서, 이러한 문제점을 해결하기 위해서 상기 액티브층(224)의 채널영역 상부에 절연층으로 이루어진 에치 스타퍼(225)를 형성하 는데, 본 발명의 제 2 실시예의 경우에는 산화물 반도체층과 절연층을 연속 증착하여 에치 스타퍼(225)를 형성함으로써 백 채널영역의 노출을 완전히 방지하는 한편, 노출에 의한 불안정성을 제거하는 동시에 식각에 의한 게이트절연층(215a)의 손실을 방지할 수 있게 된다.
또한, 상기 절연층의 식각시 노출된 산화물 반도체층은 저항이 감소되어 화소전극(218)과의 콘택영역 및 소오스/드레인전극(222, 223)과 접속하는 소오스/드레인영역을 형성함에 따라 데이터 배선을 형성할 때 액티브층(224)을 동시에 패터닝할 수 있게 되어 공정을 단순화할 수 있게 되는데, 이를 다음의 산화물 박막 트랜지스터의 제조방법을 통해 상세히 설명한다.
도 9a 내지 도 9f는 상기 도 8에 도시된 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도로써, 좌측에는 화소부의 어레이 기판을 제조하는 공정을 나타내며 우측에는 차례대로 데이터패드부와 게이트패드부의 어레이 기판을 제조하는 공정을 나타내고 있다.
도 9a에 도시된 바와 같이, 투명한 절연물질로 이루어진 기판(210) 위에 소정의 게이트전극(221)과 게이트라인(216) 및 게이트패드라인(216p)을 형성한다.
이때, 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터에 적용되는 비정질 아연 산화물계 복합 반도체는 저온 증착이 가능하여, 플라스틱 기판, 소다라임 글라스 등의 저온 공정에 적용이 가능한 기판(210)을 사용할 수 있다. 또한, 비정질 특성을 나타냄으로 인해 대면적 디스플레이용 기판(210)의 사용이 가능하다.
상기 게이트전극(221)과 게이트라인(216) 및 게이트패드라인(216p)은 제 1 도전막을 상기 기판(210) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
다음으로, 도 9b에 도시된 바와 같이, 상기 게이트전극(221)과 게이트라인(216) 및 게이트패드라인(216p)이 형성된 상기 기판(210) 전면에 게이트절연층(215a)과 제 2 도전막을 형성한 후, 포토리소그래피공정(제 2 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 기판(210)의 화소영역 내에 상기 제 2 도전막으로 이루어진 화소전극(218)을 형성한다.
이때, 상기 제 2 도전막은 상기 화소전극(218)을 구성하기 위해 인듐-틴-옥사이드, 인듐-징크-옥사이드와 같은 투명한 도전물질을 사용할 수 있으며, 상기 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수도 있다.
그리고, 도 9c에 도시된 바와 같이, 상기 화소전극(218)이 형성된 기판(210) 전면에 비정질 아연 산화물계 반도체층(220) 및 소정의 절연층을 형성한 후, 포토리소그래피공정(제 3 마스크공정)을 이용하여 상기 절연층을 선택적으로 패터닝함으로써 상기 게이트전극(221) 상부에 상기 절연층으로 이루어진 에치 스타퍼(225)를 형성한다.
이와 같이 본 발명의 제 2 실시예의 경우에는 상기 제 3 마스크공정을 통해 산화물 반도체층과 절연층을 연속 증착하는 한편, 산소 플라즈마 처리와 같은 건식식각을 이용하여 상기 절연층을 식각함으로써 상기 절연층이 식각되는 동안 그 하부, 특히 에치 스타퍼(225) 하부의 비정질 아연 산화물계 반도체층(220)은 식각되지 않고, 노출이 완전히 방지되어 노출에 의한 불안정성이 제거되는 동시에 식각에 의한 게이트절연층(215a)의 손실을 방지할 수 있게 된다.
또한, 상기 에치 스타퍼(225)를 패터닝하기 위해 산소 플라즈마 처리를 통해 상기 절연층을 식각할 때 노출된 비정질 아연 산화물계 반도체층(220)은 산소 플라즈마에 의해 저항이 감소되어 상기 노출된 비정질 아연 산화물계 반도체층(220)에 상기 화소전극(218)과의 접촉영역 및 후술할 소오스/드레인전극과 접속하는 소오스/드레인영역을 형성하게 된다. 다만, 본 발명이 이에 한정되는 것은 아니며, 상기 에치 스타퍼(225)를 패터닝한 후 산소 플라즈마와 같은 표면처리 또는 열처리를 통해 노출된 비정질 아연 산화물계 반도체층(220)의 저항을 변화시킬 수도 있다.
다음으로, 도 9d에 도시된 바와 같이, 상기 에치 스타퍼(225)가 형성된 기판(210) 전면에 제 3 도전막을 형성한다.
이때, 상기 제 3 도전막은 데이터 배선, 즉 소오스전극과 드레인전극 및 데이터라인을 형성하기 위해 알루미늄, 알루미늄 합금, 텅스텐, 구리, 니켈, 크롬, 몰리브덴, 티타늄, 백금, 탄탈 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 3 도전막은 인듐-틴-옥사이드, 인듐-징크-옥사이드와 같은 투명한 도전물질을 사용할 수 있으며, 상기 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수도 있다.
그리고, 포토리소그래피공정(제 4 마스크공정)을 통해 상기 비정질 아연 산화물계 반도체와 제 3 도전막을 선택적으로 패터닝함으로써 상기 게이트전극(221) 상부에 상기 비정질 아연 산화물계 반도체로 이루어진 액티브층(224)을 형성하는 동시에 상기 제 3 도전막으로 이루어지며 상기 액티브층(224)의 소오스/드레인영역 과 전기적으로 접속하는 소오스/드레인전극(222, 223)을 형성하게 된다.
또한, 상기 제 4 마스크공정을 통해 상기 기판(210)의 화소부에 상기 제 3 도전막으로 이루어지며 상기 게이트라인(216)과 교차하여 화소영역을 정의하는 데이터라인(217)을 형성하는 한편, 상기 기판(210)의 데이터패드부에 상기 제 3 도전막으로 이루어진 데이터패드라인(217p)을 형성하게 된다.
이때, 상기 데이터라인(217) 및 데이터패드라인(217p) 하부에는 각각 상기 비정질 아연 산화물계 반도체로 이루어진 액티브층(224) 및 반도체패턴(220')이 남아 있게 된다.
이와 같이 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터는 전술한 절연층의 식각시 노출된 산화물 반도체층은 저항이 감소되어 콘택영역 및 소오스/드레인영역을 형성함에 따라 데이터 배선을 형성할 때 액티브층(224)을 동시에 패터닝할 수 있게 되어 공정을 단순화할 수 있게 된다.
다음으로, 도 9e에 도시된 바와 같이, 상기 소오스/드레인전극(222, 223) 및 데이터라인(217)이 형성된 기판(210) 전면에 소정의 보호층(215b)을 형성한 후, 포토리소그래피공정(제 5 마스크공정)을 통해 선택적으로 패터닝함으로써 상기 데이터패드라인(217p)과 게이트패드라인(216p)의 일부를 각각 노출시키는 제 1 콘택홀(240a)과 제 2 콘택홀(240b)을 형성하게 된다.
그리고, 도 9f에 도시된 바와 같이, 상기 기판(210) 전면에 제 4 도전막을 형성한 후, 포토리소그래피공정(제 6 마스크공정)을 통해 선택적으로 패터닝함으로써 상기 기판(210)의 화소부에 단일패턴으로 형성되는 동시에 각각의 화소영역 내 에서 다수개의 슬릿(208s)을 가지도록 공통전극(208)을 형성하게 된다.
또한, 상기 제 6 마스크공정을 통해 상기 제 4 도전막을 선택적으로 패터닝함으로써 상기 기판(210)의 데이터패드부 및 게이트패드부에 상기 제 1 콘택홀 및 제 2 콘택홀을 통해 상기 데이터패드라인(217p) 및 게이트패드라인(216p)과 전기적으로 접속하는 데이터패드전극(227p) 및 게이트패드전극(226p)을 형성하게 된다.
전술한 바와 같이 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.
또한, 본 발명은 높은 이동도를 가지는 한편 저온에서 공정이 가능한 비정질 아연 산화물계 반도체 물질을 액티브층으로 적용함에 따라 투명 전자회로나 플렉서블(flexible) 디스플레이에 사용될 수 있는 장점이 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도.
도 2는 일반적인 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도.
도 3은 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도.
도 4a 내지 도 4e는 상기 도 3에 도시된 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도.
도 5a 내지 도 5d는 상기 도 4b에 도시된 본 발명의 제 1 실시예에 따른 제 2 마스크공정을 구체적으로 나타내는 단면도.
도 6a는 절연층의 식각시 에치 스타퍼에 의해 액티브층의 백 채널영역이 보호받는 것을 나타내는 주사전자현미경(Scanning Electron Microscope; SEM)사진.
도 6b 및 도 6c는 데이터 배선과 액티브층이 동시에 패터닝되는 것을 나타내는 SEM 사진.
도 7은 표면처리 시간에 따른 산화물 반도체의 저항값의 변화를 나타내는 그래프.
도 8은 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도.
도 9a 내지 도 9f는 상기 도 8에 도시된 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도.
** 도면의 주요부분에 대한 부호의 설명 **
110,210 : 어레이 기판 116,216 : 게이트라인
117,217 : 데이터라인 118, 218 : 화소전극
121,221 : 게이트전극 122,222 : 소오스전극
123,223 : 드레인전극 124,224 : 액티브층
125,225 : 에치 스타퍼 208 : 공통전극
208s : 슬릿

Claims (13)

  1. 제 1 마스크공정으로 기판 위에 제 1 도전막으로 게이트전극을 형성하는 단계;
    상기 게이트전극이 형성된 상기 기판 위에 연속하여 게이트절연층과, 비정질 아연 산화물계 반도체층 및 절연층을 형성하는 단계;
    제 2 마스크공정으로, 산소 플라즈마 처리로 상기 절연층을 선택적으로 건식식각하여 에치 스타퍼를 형성하는 동시에, 상기 건식식각에 의해 상기 절연층이 제거되어 노출된 상기 비정질 아연 산화물계 반도체층에 상기 산소 플라즈마 처리를 통해 저항이 감소된 소정의 소오스/드레인영역을 형성하는 단계; 및
    상기 소오스/드레인영역과 상기 에치 스타퍼가 형성된 상기 기판 위에 제 2 도전막을 형성한 후, 제 3 마스크공정으로 상기 비정질 아연 산화물계 반도체층과 상기 제 2 도전막을 선택적으로 패터닝하여 상기 비정질 아연 산화물계 반도체층으로 이루어진 액티브층을 형성하는 동시에, 상기 제 2 도전막으로 이루어지며 상기 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극 및 상기 액티브층 위에 상기 액티브층과 접촉하는 데이터라인을 형성하는 단계를 포함하는 산화물 박막 트랜지스터의 제조방법.
  2. 제 1 항에 있어서, 상기 비정질 아연 산화물계 반도체층은 a-IGZO 반도체로 형성하는 산화물 박막 트랜지스터의 제조방법.
  3. 제 2 항에 있어서, 상기 a-IGZO 반도체는 갈륨과, 인듐, 및 아연의 원자비가 2:2:1인 복합 산화물 타겟을 사용하여 형성하는 산화물 박막 트랜지스터의 제조방법.
  4. 제 3 항에 있어서, 상기 a-IGZO 반도체는 상기 갈륨과, 인듐, 및 아연의 당량(equivalent weight)비가 2.8:2.8:1을 가지도록 형성하는 산화물 박막 트랜지스터의 제조방법.
  5. 제 1 항에 있어서, 상기 기판은 유리기판 또는 플라스틱 기판으로 형성하는 산화물 박막 트랜지스터의 제조방법.
  6. 삭제
  7. 제 1 항에 있어서, 상기 기판 위에 상기 소오스/드레인영역을 형성한 후에,
    상기 기판 위에 보호층을 형성하는 단계; 및
    상기 보호층이 형성된 상기 기판 위에 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계를 추가로 포함하는 산화물 박막 트랜지스터의 제조방법.
  8. 제 1 항에 있어서, 상기 기판 위에 상기 게이트절연층을 형성한 후에,
    상기 기판 위의 화소영역 내에 화소전극을 형성하는 단계를 추가로 포함하는 산화물 박막 트랜지스터의 제조방법.
  9. 제 8 항에 있어서, 상기 기판 위에 상기 소오스/드레인영역을 형성한 후에,
    상기 기판 위에 보호층을 형성하는 단계; 및
    상기 보호층이 형성된 상기 기판 위에 단일패턴으로 형성되는 동시에 각각의 화소영역 내에서 다수개의 슬릿을 가지도록 공통전극을 형성하는 단계를 추가로 포함하는 산화물 박막 트랜지스터의 제조방법.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
KR1020090085577A 2009-09-10 2009-09-10 산화물 박막 트랜지스터 및 그 제조방법 KR101697586B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090085577A KR101697586B1 (ko) 2009-09-10 2009-09-10 산화물 박막 트랜지스터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090085577A KR101697586B1 (ko) 2009-09-10 2009-09-10 산화물 박막 트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110027472A KR20110027472A (ko) 2011-03-16
KR101697586B1 true KR101697586B1 (ko) 2017-01-18

Family

ID=43934286

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090085577A KR101697586B1 (ko) 2009-09-10 2009-09-10 산화물 박막 트랜지스터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101697586B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5480193B2 (ja) 2011-03-31 2014-04-23 株式会社ジャパンディスプレイ タッチパネルおよびタッチパネル付き表示装置
TW202230814A (zh) * 2011-05-05 2022-08-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101948174B1 (ko) * 2011-12-16 2019-02-15 엘지디스플레이 주식회사 액정표시장치 및 액정표시장치 제조방법
JP6076626B2 (ja) 2012-06-14 2017-02-08 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR20140043526A (ko) 2012-09-21 2014-04-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102046996B1 (ko) 2012-10-16 2019-11-21 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR102090599B1 (ko) * 2013-01-29 2020-04-16 엘지디스플레이 주식회사 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
US9911756B2 (en) * 2015-08-31 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor and electronic device surrounded by layer having assigned band gap to prevent electrostatic discharge damage

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006191015A (ja) * 2004-12-30 2006-07-20 Lg Phillips Lcd Co Ltd 薄膜トランジスタアレイ基板およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101386562B1 (ko) * 2007-10-04 2014-04-21 연세대학교 산학협력단 불투명 전도성 산화물 박막 및 그를 이용한 액정표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006191015A (ja) * 2004-12-30 2006-07-20 Lg Phillips Lcd Co Ltd 薄膜トランジスタアレイ基板およびその製造方法

Also Published As

Publication number Publication date
KR20110027472A (ko) 2011-03-16

Similar Documents

Publication Publication Date Title
KR101578694B1 (ko) 산화물 박막 트랜지스터의 제조방법
US10256344B2 (en) Oxide thin film transistor and method of fabricating the same
KR101218090B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
US8735883B2 (en) Oxide thin film transistor and method of fabricating the same
KR101248459B1 (ko) 액정표시장치 및 그 제조방법
KR101697586B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101658533B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101622733B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101463028B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101375855B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101375854B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101622182B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101545923B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101640812B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101605723B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101616368B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101298611B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101875940B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101375853B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101487256B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101322314B1 (ko) 산화물 박막 트랜지스터의 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant