KR101875940B1 - 산화물 박막 트랜지스터 및 그 제조방법 - Google Patents
산화물 박막 트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR101875940B1 KR101875940B1 KR1020110088685A KR20110088685A KR101875940B1 KR 101875940 B1 KR101875940 B1 KR 101875940B1 KR 1020110088685 A KR1020110088685 A KR 1020110088685A KR 20110088685 A KR20110088685 A KR 20110088685A KR 101875940 B1 KR101875940 B1 KR 101875940B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- metal
- electrode
- forming
- thin film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 51
- 239000010409 thin film Substances 0.000 title abstract description 56
- 239000010410 layer Substances 0.000 claims abstract description 173
- 229910052751 metal Inorganic materials 0.000 claims abstract description 63
- 239000002184 metal Substances 0.000 claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 229910001092 metal group alloy Inorganic materials 0.000 claims abstract description 21
- 239000011241 protective layer Substances 0.000 claims abstract description 10
- 238000002161 passivation Methods 0.000 claims abstract description 5
- 239000010949 copper Substances 0.000 claims description 9
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 8
- 229910052750 molybdenum Inorganic materials 0.000 claims description 8
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 6
- 239000011733 molybdenum Substances 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 150000002739 metals Chemical class 0.000 claims 3
- 229910016027 MoTi Inorganic materials 0.000 claims 2
- -1 MoTi Chemical class 0.000 claims 1
- 239000010408 film Substances 0.000 abstract description 40
- 230000008569 process Effects 0.000 description 36
- 229920002120 photoresistant polymer Polymers 0.000 description 34
- 238000004519 manufacturing process Methods 0.000 description 23
- 239000004973 liquid crystal related substance Substances 0.000 description 19
- 238000000206 photolithography Methods 0.000 description 15
- 239000010936 titanium Substances 0.000 description 10
- 239000004020 conductor Substances 0.000 description 6
- 239000007769 metal material Substances 0.000 description 6
- ZPZCREMGFMRIRR-UHFFFAOYSA-N molybdenum titanium Chemical compound [Ti].[Mo] ZPZCREMGFMRIRR-UHFFFAOYSA-N 0.000 description 6
- 230000009257 reactivity Effects 0.000 description 6
- 238000002834 transmittance Methods 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 238000011161 development Methods 0.000 description 4
- 229910052735 hafnium Inorganic materials 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052793 cadmium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 206010021143 Hypoxia Diseases 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000004925 denaturation Methods 0.000 description 1
- 230000036425 denaturation Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000005361 soda-lime glass Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Abstract
본 발명은 산화물 박막 트랜지스터에 관한 것으로, 개시된 발명은 기판 위에 게이트전극을 형성하는 단계; 상기 게이트전극을 포함한 기판 위에 게이트절연막을 형성하는 단계; 상기 게이트절연막 위에 산화물 반도체로 이루어진 액티브층을 형성하는 단계; 상기 액티브층을 포함한 기판 위에 상기 액티브층과 반응성이 적은 제1 금속층과 제2 금속 합금층 및 금속배선으로 사용하는 제3 금속층의 삼중 구조로 이루어진 소스전극 및 드레인전극을 형성하는 단계; 상기 소스전극 및 드레인전극을 포함한 기판 전면에 보호층을 형성하는 단계; 상기 보호층에 상기 드레인전극을 노출시키는 드레인 콘택홀을 형성하는 단계; 및 상기 보호층 상에 상기 드레인 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계;를 포함하여 구성된다.
Description
본 발명은 산화물 박막 트랜지스터에 관한 것으로서, 특히 식각 정지막(etch stopper)을 사용하지 않고 백채널 식각(BCE; Bach Channel Etch) 방식을 적용한 산화막 박막 트랜지스터 및 그 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.
일반적인 액정표시장치의 구조에 대해 도 1을 참조하여 설명하면 다음과 같다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해 사시도이다.
도 1에 도시된 바와 같이, 상기 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.
상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.
또한, 상기 어레이 기판(10)은 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(31)으로 이루어져 있다.
상기의 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정표시패널을 구성하며, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.
한편, 전술한 액정표시장치는 가볍고 전력소모가 작아 지금가지 가장 주목받는 디스플레이 소자이지만, 상기 액정표시장치는 발광소자가 아니라 수광소자이며 밝기, 명암비(contrast ratio) 및 시야각 등에 기술적 한계가 있기 때문에 이러한 단점을 극복할 수 있는 새로운 디스플레이 소자에 대한 개발이 활발하게 전개되고 있다.
새로운 평판표시장치 중 하나인 유기전계발광소자(Organic Light Emitting Diode; OLED)는 자체발광형이기 때문에 액정표시장치에 비해 시야각과 명암비 등이 우수하며 백라이트(backlight)가 필요하지 않기 때문에 경량 박형이 가능하고, 소비전력 측면에서도 유리하다. 그리고, 직류 저전압 구동이 가능하고 응답속도가 빠르다는 장점이 있으며, 특히 제조비용 측면에서도 유리한 장점이 있다.
최근 유기전계발광 디스플레이의 대면적화에 관한 연구가 활발하게 진행되고 있으며, 이를 달성하기 위하여 유기전계발광소자의 구동 트랜지스터로서 정전류 특성을 확보하여 안정된 작동 및 내구성이 확보된 트랜지스터 개발이 요구되고 있다.
전술한 액정표시장치에 사용되는 비정질 실리콘 박막 트랜지스터는 저온 공정에서 제작할 수 있지만 이동도(mobility)가 매우 작고 정전류 테스트(constant current bias) 조건을 만족하지 않는다. 반면에 다결정 실리콘 박막 트랜지스터는 높은 이동도와 만족스러운 정전류 테스트 조건을 가지는 반면에 균일한 특성 확보가 어려워 대면적화가 어렵고 고온 공정이 필요하다.
이에 산화물 반도체로 액티브층을 형성한 산화물 박막 트랜지스터가 개발되고 있는데, 이때 상기 산화물 반도체를 기존의 바텀 게이트(bottom gate) 구조의 박막 트랜지스터에 적용하는 경우 소오스/드레인전극의 식각공정, 특히 플라즈마를 이용한 건식식각 중에 산화물 반도체가 손상을 받아 변성을 일으키는 문제점이 있다.
이를 방지하기 위해 배리어 층(barrier layer)으로 식각정지막(etch stopper)을 액티브층 상부에 추가로 형성하는 방법이 제안되었다.
이러한 식각정지막을 배리어 층으로 사용한 일반적인 산화물 박막 트랜지스터의 구조에 대해 도 2를 참조하여 설명하면 다음과 같다.
도 2는 일반적인 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도이다.
일반적인 산화물 박막 트랜지스터는, 도 2에 도시된 바와 같이, 소정의 기판(10) 위에 형성된 게이트전극(21), 상기 게이트전극(21) 위에 형성된 게이트절연막(15a), 상기 게이트절연막(15) 위에 산화물 반도체로 형성된 액티브층(24)과 소정의 절연물질로 형성된 에치 스타퍼(25), 상기 액티브층(24)의 소정영역과 전기적으로 접속하는 소오스/드레인전극(22, 23), 상기 소오스/드레인전극(22, 23) 위에 형성된 보호막(15b) 및 상기 드레인전극(23)과 전기적으로 접속하는 화소전극(31)으로 이루어져 있다.
이러한 일반적인 산화물 박막 트랜지스터 제조방법에 대해 도 3a 내지 도 3f를 참조하여 설명하면 다음과 같다.
도 3a 내지 도 3f는 일반적인 산화물 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도들이다.
도 3a에 도시된 바와 같이, 소정의 기판(10) 전면에 제 1 도전막(미도시)을 증착한 후, 포토공정을 통해 선택적으로 패터닝함으로써 상기 기판(10) 위에 상기 제 1 도전막으로 이루어진 게이트전극(21)을 형성한다.
그 다음, 도 3b에 도시된 바와 같이, 상기 기판(10) 전면에 상기 게이트전극(21)을 덮도록 차례대로 게이트절연막(15)과 소정의 산화물 반도체로 이루어진 산화물 반도체층(미도시)을 증착한 후, 포토공정을 이용하여 선택적으로 패터닝함으로써 상기 게이트전극(21) 상부에 상기 산화물 반도체로 이루어진 액티브층(24)을 형성한다.
이어서, 도 3c에 도시된 바와 같이, 상기 기판(10) 전면에 소정의 절연물질로 이루어진 절연층(미도시)을 증착한 후, 포토공정을 이용하여 선택적으로 패터닝함으로써 상기 액티브층(24) 상부에 상기 절연물질로 이루어진 식각정지막(etch stopper; 25)을 형성한다.
그 다음, 도 3d에 도시된 바와 같이, 상기 식각정지막(25)이 형성된 기판(10) 전면에 몰리브덴티타늄(MoTi)으로 이루어진 제 2 도전막(미도시)을 형성한 후, 포토 공정을 통해 선택적으로 패터닝함으로써 상기 액티브층(24)과 식각정지막(25) 상부에 상기 제 2 도전막으로 이루어지며 상기 액티브층(24)의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극(22, 23)을 형성한다.
이어서, 도 3e에 도시된 바와 같이, 상기 소오스/드레인전극(22, 23)이 형성된 기판(10) 전면에 소정의 보호층(27)을 형성한 후, 포토 공정을 통해 선택적으로 패터닝함으로써 상기 드레인전극(23)의 일부를 노출시키는 드레인 콘택홀(40)을 형성한다.
그 다음, 도 3f에 도시된 바와 같이, 상기 기판(10) 전면에 단일 막 구조인 제 3 도전막(미도시)을 형성한 후, 포토 공정을 통해 선택적으로 패터닝함으로써 상기 드레인 콘택홀(40)을 통해 상기 드레인전극(23)과 전기적으로 접속하는 화소전극(31)을 형성함으로써 산화물 박막 트랜지스터 제조공정을 완료한다.
상기한 바와 같이, 종래기술에 따른 산화물 박막 트랜지스터 제조방법에 따르면, 산화물 박막 트랜지스터의 경우에 습식 에천트(wet ethchant)에 의한 식각 속도가 빠르기 때문에, 이를 방지하기 위해 식각정지막이 사용되었다.
그러나, 종래기술에 따르면, 액티브층의 백 채널(back channel)영역이 액티브층과 식각정지막을 형성하기 위한 포토리소그래피(photolithography)공정(이하, 포토공정이라 함)에 사용되는 감광막과 스트리퍼와 같은 화학물질 및 자외선 (ultraviolet; UV)에 노출되어 반도체 박막의 특성이 변하게 되어 소자특성의 저하를 유발하게 된다.
또한, 종래기술에 따르면, 식각정지막을 형성하기 위한 절연층 증착 공정, 포토 공정 및 스트리퍼 공정 등이 추가로 요구되기 때문에, 그만큼 제조공정이 복잡해진다.
그리고, 종래기술에 따르면, 식각정지막에 의해 기생 캐패시턴스(Cap)가 발생하게 됨으로써, 박막트랜지스터 어레이 설계가 용이하지 않게 되는 문제점이 있다.
더욱이, 종래기술에 따르면, 산화물 박막 트랜지스터의 경우에, 열처리 공정이 필수적이기 때문에, 열처리 공정을 적용시에 몰리브덴티타늄(MoTi)과 산화물 반도체층 간의 반응 제어가 어렵게 된다. 특히, 티타늄(Ti) 금속의 경우에 티타늄산화막을 형성하려는 특성이 강한 물질로서, 소스전극 및 드레인전극 물질로 사용될 경우 산화물 액티브층 내에 열처리 공정 적용시에 산소와 결합하려는 특성을 지니고 있다.
따라서, 열처리 공정 적용시에 산소와 결합하려는 특성은 산화물 박막 트랜지스터 내에 산소 결손을 야기함으로, 티타늄(Ti)과 산화물 반도체층 간의 반응성으로 인하여 소자의 특성 확보에 어려움이 있게 된다.
이에 본 발명은 상기 종래기술의 문제점들을 해결하기 위한 것으로, 본 발명의 목적은 식각 정지막(etch stopper)을 사용하지 않고도 삼중 구조의 소스전극 및 드레인전극 구조를 적용함으로써 백채널 식각(BCE; Bach Channel Etch) 방식 산화막 박막 트랜지스터 소자를 구현할 수 있는 산화물 박막 트랜지스터 및 그 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 산화물 박막 트랜지스터는,
기판 위에 형성된 게이트전극;
상기 게이트전극을 포함한 기판 위에 형성된 게이트절연막;
상기 게이트절연막 위에 산화물 반도체로 형성된 액티브층;
상기 액티브층이 형성된 기판 위에 형성되고, 상기 액티브층과 반응성이 적은 제1 금속층과 제2 금속 합금층 및 전도성이 뛰어난 제3 금속층의 삼중 구조의 소스전극 및 드레인전극;
상기 소스전극 및 드레인전극을 포함한 기판 전면에 형성되고, 상기 드레인전극을 노출시키는 드레인 콘택홀을 구비한 보호층; 및
상기 보호층 상에 형성되고, 상기 드레인 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극;을 포함하여 구성되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 산화물 박막 트랜지스터 제조방법은,
기판 위에 게이트전극을 형성하는 단계;
상기 게이트전극을 포함한 기판 위에 게이트절연막을 형성하는 단계;
상기 게이트절연막 위에 산화물 반도체로 이루어진 액티브층을 형성하는 단계;
상기 액티브층을 포함한 기판 위에 상기 액티브층과 반응성이 적은 제1 금속층과 제2 금속 합금층 및 전도성이 뛰어난 제3 금속층의 삼중 구조로 이루어진 소스전극 및 드레인전극을 형성하는 단계;
상기 소스전극 및 드레인전극을 포함한 기판 전면에 보호층을 형성하는 단계;
상기 보호층에 상기 드레인전극을 노출시키는 드레인 콘택홀을 형성하는 단계; 및
상기 보호층 상에 상기 드레인 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계;를 포함하여 구성되는 것을 특징으로 한다.
본 발명에 따른 산화물 박막 트랜지스터 및 그 제조방법에 따르면 다음과 같은 효과들이 있다.
본 발명에 따른 산화물 박막 트랜지스터 및 그 제조방법에 따르면, 기존과 같이 액티브층의 백 채널(back channel)영역이 액티브층과 식각정지막을 형성하기 위한 포토리소그래피(photolithography)공정 등이 생략되기 때문에, 포토리소그래피(photolithography)공정시에 사용되는 감광막과 스트리퍼와 같은 화학물질 및 자외선(ultraviolet; UV)에 노출되어 반도체 박막의 특성이 변하게 되어 소자특성이 저하되는 것을 방지할 수 있다.
또한, 본 발명에 따른 산화물 박막 트랜지스터 및 그 제조방법에 따르면, 식각정지막을 형성하기 위한 절연층 증착 공정, 포토 공정 및 스트리퍼 공정 등이 생략되기 때문에, 그만큼 제조공정이 단순화되고, 그에 따라 제조비용도 절감된다.
그리고, 본 발명에 따른 산화물 박막 트랜지스터 및 그 제조방법에 따르면,기존에 사용되던 식각정지막에 의해 발생하였던 기생 캐패시턴스(Cap)가 제거되기 때문에, 박막트랜지스터 어레이 설계가 용이해진다.
더욱이, 본 발명에 따른 산화물 박막 트랜지스터 및 그 제조방법에 따르면, 액티브층과 반응성이 적인 금속층과 티타늄합금층 및 전도성이 뛰어난 금속층의 삼중 구조를 소스전극 및 드레인전극으로 적용함으로써 백채널 식각(BCE) 방식을 적용한 산화물 박막 트랜지스터 구현이 가능하며, 식각 정지막이 없는 산화물 박막 트랜지스터 구현이 가능하게 된다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해 사시도이다.
도 2는 일반적인 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도이다.
도 3a 내지 도 3f는 일반적인 산화물 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도들이다.
도 4는 본 발명에 따른 산화물 박막 트랜지스터의 개략적인 단면도이다.
도 5a 내지 5m은 본 발명에 따른 산화물 박막 트랜지스터의 제조공정을 개략적으로 나타내는 단면도들이다.
도 2는 일반적인 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도이다.
도 3a 내지 도 3f는 일반적인 산화물 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도들이다.
도 4는 본 발명에 따른 산화물 박막 트랜지스터의 개략적인 단면도이다.
도 5a 내지 5m은 본 발명에 따른 산화물 박막 트랜지스터의 제조공정을 개략적으로 나타내는 단면도들이다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 산화물 박막 트랜지스터 구조에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 4는 본 발명에 따른 산화물 박막 트랜지스터의 개략적인 단면도이다.
도 5a 내지 5m은 본 발명에 따른 산화물 박막 트랜지스터의 제조공정을 개략적으로 나타내는 단면도들이다.
본 발명의 실시예에 따른 산화물 박막 트랜지스터는 기판(101) 위에 형성된 게이트전극(103a)과; 상기 게이트전극(103a)을 포함한 기판(101) 위에 형성된 게이트절연막(107)과; 상기 게이트절연막(107) 위에 산화물 반도체로 형성된 액티브층 (109a)과; 상기 액티브층(109a)이 형성된 기판(101) 위에 형성되고, 상기 액티브층 (109a)과 반응성이 적은 제1 금속층패턴(113a, 113b)과 제2 금속 합금층패턴(115a, 115b) 및 전도성이 뛰어난 제3 금속층패턴(117a, 117b)의 삼중 구조의 소스전극 (110a) 및 드레인전극(110b)과; 상기 소스전극(110a) 및 드레인전극(110b)을 포함한 기판 전면에 형성되고, 상기 드레인전극(110b)을 노출시키는 드레인 콘택홀(미도시, 도 5j의 125 참조)을 구비한 보호층(121); 및 상기 보호층(121) 상에 형성되고, 상기 드레인 콘택홀(125)을 통해 상기 드레인전극(110b)과 전기적으로 접속하는 화소전극 (127a);으로 이루어진다.
여기서, 도면에는 도시하지 않았지만, 상기 게이트전극(103a)은 소정의 게이트라인에 연결되고 상기 소스전극(110a)의 일부는 일 방향으로 연장되어 데이터라인에 연결되며, 상기 게이트라인과 데이터라인은 기판(101) 위에 종횡으로 배열되어 화소영역을 정의하게 된다.
본 발명에 따른 산화물 박막 트랜지스터는 AxByCzO(A, B, C = Zn, Cd, Ga, In, Sn, Hf, Zr; x, y, z ≥ 0)의 조합으로 이루어진 삼성분계 또는 사성분계 산화물 반도체를 이용하여 액티브층(109a)을 형성함에 따라 높은 이동도와 정전류 테스트 조건을 만족하는 한편 균일한 특성이 확보되어 액정표시장치와 유기전계발광 디스플레이를 포함하는 대면적 디스플레이에 적용 가능한 장점을 가지고 있다.
또한, 최근 투명 전자회로에 엄청난 관심과 활동이 집중되고 있는데, 상기 산화물 반도체를 액티브층으로 적용한 산화물 박막 트랜지스터는 높은 이동도를 가지는 한편 저온에서 제작이 가능함에 따라 상기 투명 전자회로에 사용될 수 있는 장점이 있다.
또한, 상기 산화물 반도체는 넓은 밴드 갭을 가질 수 있어 높은 색순도를 갖는 UV 발광 다이오드(Light Emitting Diode; LED), 백색 LED와 그밖에 다른 부품들을 제작할 수 있으며, 저온에서 공정이 가능하여 가볍고 유연한 제품을 생산할 수 있는 특징이 있다.
그리고, 상기 삼중 구조의 소스전극(110a) 및 드레인전극(110b)은 상기 액티브층(109a)과 반응성이 적으면서 오믹콘택(ohmic contact) 특성이 우수한 제1 금속층패턴(113a, 113b)과 제2 금속 합금층패턴(115a, 115b) 및 전도성이 우수한 제3 금속층패턴(117a, 117b)으로 구성된다.
이때, 상기 소스전극(110a) 및 드레인전극(110b)을 구성하는 제1 금속층패턴(113a, 113b)과 제2 금속 합금층패턴(115a, 115b) 및 제3 금속층패턴(117a, 117b) 중에서, 상기 산화물 반도체로 이루어진 액티브층(109a)과의 반응성이 적은 제1 금속층패턴(113a, 113b)은 Mo, MoW을 포함한 Mo 합금 금속 중에서 어느 하나가 사용되며, 제1 금속층패턴((113a, 113b)의 두께는 100 내지 1000Å 정도가 바람직하다.
또한, 제2 금속 합금층패턴((115a, 115b)은 Ti 합금(alloy) 금속, 예를 들어 MoTi으로 형성되는데, Ti 합금 금속 재료는 Mo 또는 그와 유사한 재료가 가능하며, 제2 금속 합금층패턴((115a, 115b)의 두께는 100 내지 1000Å 정도가 바람직하다. 이때, 상기 제2 금속 합금층패턴((115a, 115b)은 이후에 형성되는 금속배선용 제3 금속층패턴(117a, 117b)과의 접착성(adhesion)을 좋게 하는 역할을 담당한다.
그리고, 전도성이 우수한 제3 금속층패턴(117a, 117b)은 금속배선으로 사용하기 위한 전도성 역할을 할 수 있는 금속 물질로 형성하는데, 그 금속물질로는 몰리브덴(Mo), 구리(Cu), 또는 기타 다른 금속이 사용되며, 그 두께로는 100 내지 4000Å 정도가 바람직하다.
한편, 상기 구성으로 이루어진 본 발명에 따른 산화물 박막 트랜지스터 제조방법에 대해 도 5a 내지 5m을 참조하여 설명하면 다음과 같다.
도 5a 내지 도 5m은 본 발명에 따른 산화물 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도들이다.
도 5a에 도시된 바와 같이, 산화물 박막 트랜지스터에 적용되는 투명한 기판(101)을 준비한다.
이때, 본 발명의 산화물 박막 트랜지스터에 적용되는 산화물 반도체는 저온 증착이 가능하여, 플라스틱 기판, 소다라임 글라스 등의 저온 공정에 적용이 가능한 기판을 사용할 수 있다. 또한, 비정질 특성을 나타냄으로 인해 대면적 디스플레이용 기판의 사용이 가능하다.
그 다음, 상기 기판(101) 상에 도전막(103)을 스퍼터링방법으로 증착하여 형성한다. 이때, 상기 도전막으로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 니켈(nickel; Ni), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 티타늄(titanium; Ti), 백금(platinum; Pt), 탄탈(tantalum; Ta) 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 도전막은 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투명한 도전물질을 사용할 수 있으며, 상기 도전물질이 2가지 이상 적층된 다층구조로 형성할 수도 있다.
이어서, 도면에는 도시하지 않았지만, 상기 도전막(103) 상부에 투과율이 높은 포토레지스트(photo-resist)를 도포하여 제1 감광막(미도시)을 형성한다.
그 다음, 도 5a에 도시된 바와 같이, 포토리소그라피 공정기술을 이용하여 상기 제1 감광막(미도시)을 노광한 후 현상공정을 통해 상기 제1 감광막(미도시)을 선택적으로 제거하여 제1 감광막패턴(105)을 형성한다.
이어서, 도 5b에 도시된 바와 같이, 상기 제1 감광막패턴(105)을 차단막으로 상기 도전막(103)을 선택적으로 식각하여 게이트전극(103a)을 형성한다.
그 다음, 도 5c에 도시된 바와 같이, 상기 제1 감광막패턴(105)을 제거한 후, 상기 게이트전극(103a)이 형성된 기판(110) 전면에 차례대로 게이트절연막(107)과 소정의 산화물 반도체로 이루어진 산화물 반도체층(109)을 차례로 증착한 후, 상기 산화물 반도체층(109) 상에 투과율이 높은 포토레지스트 (photo-resist) 를 도포하여 제2 감광막(111)을 도포한다.
이때, 상기 게이트절연막(107)은 실리콘질화막(SiNx), 실리콘산화막(SiO2)과 같은 무기절연막 또는 하프늄(hafnium; Hf) 옥사이드, 알루미늄 옥사이드와 같은 고유전성 산화막을 사용할 수 있다.
또한, 상기 산화물 반도체층(109)은 예를 들어 AxByCzO(A, B, C = Zn, Cd, Ga, In, Sn, Hf, Zr; x, y, z ≥ 0)의 조합으로 이루어진 삼성분계 또는 사성분계 산화물 반도체로 형성할 수 있다.
그리고, 상기 게이트절연막(107)은 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapour Deposition; PECVD)과 같은 화학기상 증착 방식으로 형성할 수 있으며, 스퍼터링(sputtering)과 같은 물리기상 증착(Physical Vapour Deposition; PVD)방식으로 형성할 수도 있다.
이어서, 도 5d에 도시된 바와 같이, 포토리소그라피 공정기술을 이용하여 상기 제2 감광막(111)을 노광한 후 현상공정을 통해 상기 제2 감광막(111)을 선택적으로 제거하여 제2 감광막패턴(111a)을 형성한다.
그 다음, 도 5e에 도시된 바와 같이, 상기 제2 감광막패턴(111a)을 차단막으로 상기 산화물 반도체층(109)을 선택적으로 식각하여 액티브층(109a)을 형성한다. 이때, 상기 액티브층(109a)의 백 채널영역은 이전에 형성된 제2 감광막패턴(111a)에 의해 노출이 방지됨에 따라 상기 산화물 반도체층(109)의 패터닝에 의한 백 채널영역의 손상을 방지할 수 있게 된다.
이어서, 도 5f에 도시된 바와 같이, 상기 제2 감광막패턴(111a)을 제거한 후, 상기 액티브층(109a)을 포함한 기판 전면에 스퍼터링 방법으로 상기 액티브층(109a)과 반응성이 적은 제1 금속층(113)과 제2 금속 합금층(115) 및 전도성이 우수한 제3 금속층(117)을 차례대로 증착한다.
이때, 상기 산화물 반도체로 이루어진 액티브층(109a)과의 반응성이 적은 제1 금속층(113)은 Mo, MoW을 포함한 Mo 합금 금속 중에서 어느 하나가 사용되며, 제1 금속층패턴(113)의 두께는 100 내지 1000Å 정도가 바람직하다.
또한, 제2 금속 합금층(115)은 Ti 합금(alloy) 금속, 예를 들어 MoTi으로 형성되는데, Ti 합금 금속 재료는 Mo 또는 그와 유사한 재료가 가능하며, 제2 금속 합금층(115)의 두께는 100 내지 1000Å 정도가 바람직하다. 이때, 상기 제2 금속 합금층((115)은 이후에 형성되는 금속배선용 제3 금속층(117)과의 접착성(adhesion)을 좋게 하는 역할을 담당한다.
그리고, 전도성이 우수한 제3 금속층(117)은 금속배선으로 사용하기 위한 전도성 역할을 할 수 있는 금속 물질로 형성하는데, 그 금속물질로는 몰리브덴(Mo), 구리(Cu), 또는 기타 다른 금속이 사용되며, 그 두께로는 100 내지 4000Å 정도가 바람직하다.
그 다음, 상기 전도성이 우수한 제3 금속층(117) 상부에 투과율이 높은 포토레지스트 (photo-resist)를 도포하여 제3 감광막(119)을 도포한다.
이어서, 도 5g에 도시된 바와 같이, 포토리소그라피 공정기술을 이용하여 상기 제3 감광막(119)을 노광한 후 현상공정을 통해 상기 제3 감광막(119)을 선택적으로 제거하여 제3 감광막패턴(119a)을 형성한다.
그 다음, 도 5h에 도시된 바와 같이, 상기 제3 감광막패턴(119a)을 차단막으로 상기 전도성이 우수한 제3 금속층(117), 제2 금속 합금층(115) 및 액티브층 (109a)과 반응성이 적은 제1 금속층(113)을 습식(Wet)-건식(Dry)-건식(Dry) 식각 공정 을 통해 선택적으로 식각하여 상기 액티브층(109a)과 반응성이 적은 제1 금속층패턴(113a, 113b)과 제2 금속 합금층패턴(115a, 115b) 및 전도성이 뛰어난 제3 금속층패턴(117a, 117b)의 삼중 구조의 소스전극(110a) 및 드레인전극(110b)을 형성한다. 이때, 상기 본 발명의 경우에는 상기 액티브층(109a)과 소오스/드레인전극(110a, 110b)을 2번의 마스크공정을 통해 형성한 경우를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며, 상기 액티브층(109a)과 소오스/드레인전극(111a, 110b)은 회절마스크 또는 하프톤 마스크를 사용한 한 번의 마스크 공정으로 동시에 형성할 수도 있다.
이어서, 도 5i에 도시된 바와 같이, 상기 제3 감광막패턴(119a)을 제거한 후, 상기 소오스/드레인전극(110a, 110b)이 형성된 기판 전면에 유기절연물질 또는 무기절연물질을 증착하여 보호막(12)을 형성하고, 그 위에 다시 투과율이 높은 포토레지스트(photo-resist)를 도포하여 제4 감광막(123)을 도포한다.
이어서, 도 5i에 도시된 바와 같이, 포토리소그라피 공정기술을 이용하여 상기 제4 감광막(123)을 노광한 후 현상공정을 통해 상기 제4 감광막(123)을 선택적으로 제거하여 제4 감광막패턴(123a)을 형성한다.
그 다음, 상기 제4 감광막패턴(123a)을 차단막으로 상기 보호막(121)을 선택적으로 제거하여, 상기 드레인전극(110b)을 노출시키는 드레인 콘택홀(125)을 형성한다.
이어서, 도 5j에 도시된 바와 같이, 상기 제4 감광막패턴(123a)을 제거한 후, 상기 드레인 콘택홀(125)을 포함한 보호막(121) 상부에 스퍼터링 방법으로 투명 도전물질을 증착하여 투명 도전층(127)을 형성한다. 이때, 상기 투명 도전층(127)은 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투과율이 뛰어난 투명한 도전물질 중에서 어느 하나를 사용한다.
그 다음, 상기 투명 도전층(127) 상부에 그 위에 다시 투과율이 높은 포토레지스트(photo-resist)를 도포하여 제4 감광막(123)을 도포한다.
이어서, 도 5l에 도시된 바와 같이, 포토리소그라피 공정기술을 이용하여 상기 제5 감광막(129)을 노광한 후 현상공정을 통해 상기 제5 감광막(129)을 선택적으로 제거하여 제5 감광막패턴(129a)을 형성한다.
그 다음, 도 5m에 도시된 바와 같이, 상기 제5 감광막패턴(129a)을 마스크로 상기 투명 도전층(127)을 선택적으로 식각하여 상기 드레인 콘택홀(125)을 통해 상기 드레인전극(110b)과 전기적으로 접속하는 화소전극(127a)을 형성한다.
상기한 바와 같이, 본 발명에 따른 산화물 박막 트랜지스터 및 그 제조방법에 따르면, 기존과 같이 액티브층의 백 채널(back channel)영역이 액티브층과 식각정지막을 형성하기 위한 포토리소그래피(photolithography)공정 등이 생략되기 때문에, 포토리소그래피(photolithography)공정시에 사용되는 감광막과 스트리퍼와 같은 화학물질 및 자외선(ultraviolet; UV)에 노출되어 반도체 박막의 특성이 변하게 되어 소자특성이 저하되는 것을 방지할 수 있다.
또한, 본 발명에 따른 산화물 박막 트랜지스터 및 그 제조방법에 따르면, 식각정지막을 형성하기 위한 절연층 증착 공정, 포토 공정 및 스트리퍼 공정 등이 생략되기 때문에, 그만큼 제조공정이 단순화되고, 그에 따라 제조비용도 절감된다.
그리고, 본 발명에 따른 산화물 박막 트랜지스터 및 그 제조방법에 따르면,기존에 사용되던 식각정지막에 의해 발생하였던 기생 캐패시턴스(Cap)가 제거되기 때문에, 박막트랜지스터 어레이 설계가 용이해진다.
더욱이, 본 발명에 따른 산화물 박막 트랜지스터 및 그 제조방법에 따르면, 액티브층과 반응성이 적인 금속층과 티타늄합금층 및 전도성이 뛰어난 금속층의 삼중 구조를 소스전극 및 드레인전극으로 적용함으로써 백채널 식각(BCE) 방식을 적용한 산화물 박막 트랜지스터 구현이 가능하며, 식각 정지막이 없는 산화물 박막 트랜지스터 구현이 가능하게 된다.
한편, 기존에 티타늄산화막을 형성하려는 특성이 강한 티타늄(Ti) 금속 대신에, 액티브층과의 반응성이 낮은 몰리브덴(Mo)을 액티브층과 직접 접촉하도록 하고, 기존의 단일층 구조 대신에 삼중 구조의 소스전극 및 드레인전극을 적용함으로써, 티타늄(Ti)과 산화물 반도체층 간의 반응성을 방지해 줌으로써 소자의 특성 확보를 할 수 있게 된다.
이상에서 본 발명의 바람직한 실시 예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다.
따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량형태 또한 본 발명의 권리범위에 속하는 것이다.
101: 기판 103a: 게이트전극
107: 게이트절연막 109a: 액티브층
113a: 제1 금속층패턴 115a: 제2 금속합금층패턴
117a: 제3 금속층패턴 110a: 소스전극
110b: 드레인전극 121: 보호막
127a: 화소전극
107: 게이트절연막 109a: 액티브층
113a: 제1 금속층패턴 115a: 제2 금속합금층패턴
117a: 제3 금속층패턴 110a: 소스전극
110b: 드레인전극 121: 보호막
127a: 화소전극
Claims (10)
- 기판 위에 형성된 게이트전극;
상기 게이트전극을 포함한 기판 위에 형성된 게이트절연막;
상기 게이트절연막 위에 산화물 반도체로 형성된 액티브층;
상기 액티브층이 형성된 기판 위에 형성되고, 상기 액티브층과 반응성이 적은 제1 금속층과 제2 금속 합금층 및 금속배선으로 사용하는 제3 금속층의 삼중 구조의 소스전극 및 드레인전극;
상기 소스전극 및 드레인전극을 포함한 기판 전면에 형성되고, 상기 드레인전극을 노출시키는 드레인 콘택홀을 구비한 보호층; 및
상기 보호층 상에 형성되고, 상기 드레인 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 포함하고,
상기 제1 금속층은 Mo 또는 MoW로 구성되고,
상기 제2 금속합금층은 MoTi을 포함한 Ti 합금 금속 중에서 어느 하나로 구성되고,
상기 제3 금속층은 몰리브덴(Mo), 구리(Cu)를 포함한 전도성이 우수한 금속 중에서 어느 하나로 구성되는 것을 특징으로 하는 산화물 박막 트랜지스터. - 삭제
- 삭제
- 삭제
- 제1항에 있어서,
상기 제1 금속층과 제2 금속합금층 각각은 100 내지 1000Å 두께로 형성되고, 상기 제3 금속층은 100 내지 4000Å 두께로 형성되는 것을 특징으로 하는 산화물 박막 트랜지스터. - 기판 위에 게이트전극을 형성하는 단계;
상기 게이트전극을 포함한 기판 위에 게이트절연막을 형성하는 단계;
상기 게이트절연막 위에 산화물 반도체로 이루어진 액티브층을 형성하는 단계;
상기 액티브층을 포함한 기판 위에 상기 액티브층과 반응성이 적은 Mo 또는 MoW으로 구성되는 제1 금속층, MoTi을 포함한 Ti 합금 금속 중에서 어느 하나로 구성되는 제2 금속 합금층 및 몰리브덴(Mo), 구리(Cu)를 포함한 전도성이 우수한 금속 중에서 어느 하나로 구성되고 금속배선으로 사용하는 제3 금속층의 삼중 구조로 이루어진 소스전극 및 드레인전극을 형성하는 단계;
상기 소스전극 및 드레인전극을 포함한 기판 전면에 보호층을 형성하는 단계;
상기 보호층에 상기 드레인전극을 노출시키는 드레인 콘택홀을 형성하는 단계; 및
상기 보호층 상에 상기 드레인 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계;를 포함하여 구성되는 산화물 박막 트랜지스터 제조방법. - 삭제
- 삭제
- 삭제
- 제6항에 있어서, 상기 제1 금속층과 제2 금속합금층 각각은 100 내지 1000Å 두께로 형성되고, 상기 제3 금속층은 100 내지 4000Å 두께로 형성되는 것을 특징으로하는 산화물 박막 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110088685A KR101875940B1 (ko) | 2011-09-01 | 2011-09-01 | 산화물 박막 트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110088685A KR101875940B1 (ko) | 2011-09-01 | 2011-09-01 | 산화물 박막 트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130025269A KR20130025269A (ko) | 2013-03-11 |
| KR101875940B1 true KR101875940B1 (ko) | 2018-07-06 |
Family
ID=48177014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110088685A KR101875940B1 (ko) | 2011-09-01 | 2011-09-01 | 산화물 박막 트랜지스터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101875940B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102142477B1 (ko) * | 2013-11-14 | 2020-08-07 | 엘지디스플레이 주식회사 | 어레이 기판 및 이의 제조방법 |
| CN104157699B (zh) * | 2014-08-06 | 2019-02-01 | 北京大学深圳研究生院 | 一种背沟道刻蚀型薄膜晶体管及其制备方法 |
| KR102254524B1 (ko) * | 2014-09-22 | 2021-05-21 | 엘지디스플레이 주식회사 | 유기전계발광 표시장치 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060059565A (ko) * | 2004-11-29 | 2006-06-02 | 삼성전자주식회사 | 다층 배선, 이의 제조 방법 및 이를 갖는 박막트랜지스터 |
| US20060202203A1 (en) * | 2004-06-15 | 2006-09-14 | Cheng-Chung Chen | Structure of TFT electrode for preventing metal layer diffusion and manufacturing method therefor |
| KR20080037296A (ko) * | 2006-10-25 | 2008-04-30 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조방법 |
| KR20100006412A (ko) * | 2008-07-09 | 2010-01-19 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| KR20100059586A (ko) * | 2008-11-26 | 2010-06-04 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터 및 그 제조방법 |
| US20100140612A1 (en) * | 2007-05-31 | 2010-06-10 | Canon Kabushiki Kaisha | Manufacturing method of thin film transistor using oxide semiconductor |
| US20100301325A1 (en) * | 2009-05-27 | 2010-12-02 | Jong-Uk Bae | Oxide thin film transistor and method of fabricating the same |
| US20110086474A1 (en) * | 2009-10-12 | 2011-04-14 | Hong-Kee Chin | Method of manufacturing thin film transistor substrate |
-
2011
- 2011-09-01 KR KR1020110088685A patent/KR101875940B1/ko active IP Right Grant
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060202203A1 (en) * | 2004-06-15 | 2006-09-14 | Cheng-Chung Chen | Structure of TFT electrode for preventing metal layer diffusion and manufacturing method therefor |
| KR20060059565A (ko) * | 2004-11-29 | 2006-06-02 | 삼성전자주식회사 | 다층 배선, 이의 제조 방법 및 이를 갖는 박막트랜지스터 |
| KR20080037296A (ko) * | 2006-10-25 | 2008-04-30 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조방법 |
| US20080099765A1 (en) * | 2006-10-25 | 2008-05-01 | Samsung Electronics Co., Ltd., | Thin film transistor substrate and fabricating method thereof |
| US20100140612A1 (en) * | 2007-05-31 | 2010-06-10 | Canon Kabushiki Kaisha | Manufacturing method of thin film transistor using oxide semiconductor |
| KR20100006412A (ko) * | 2008-07-09 | 2010-01-19 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| KR20100059586A (ko) * | 2008-11-26 | 2010-06-04 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터 및 그 제조방법 |
| US20100301325A1 (en) * | 2009-05-27 | 2010-12-02 | Jong-Uk Bae | Oxide thin film transistor and method of fabricating the same |
| US20110086474A1 (en) * | 2009-10-12 | 2011-04-14 | Hong-Kee Chin | Method of manufacturing thin film transistor substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130025269A (ko) | 2013-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10256344B2 (en) | Oxide thin film transistor and method of fabricating the same | |
| US7981720B2 (en) | Method of making thin film transistor with zinc oxide based semiconductor layer and zinc oxide based insulation layer | |
| US8735883B2 (en) | Oxide thin film transistor and method of fabricating the same | |
| KR101425064B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| KR101325053B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR101218090B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| EP2782153B1 (en) | Display device, thin film transistor, array substrate and manufacturing method thereof | |
| KR101658533B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| KR101622733B1 (ko) | 산화물 박막 트랜지스터의 제조방법 | |
| KR101697586B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| KR101375855B1 (ko) | 산화물 박막 트랜지스터의 제조방법 | |
| KR101463028B1 (ko) | 산화물 박막 트랜지스터의 제조방법 | |
| KR101375854B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| KR101622182B1 (ko) | 산화물 박막 트랜지스터의 제조방법 | |
| KR101545923B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| KR101640812B1 (ko) | 산화물 박막 트랜지스터의 제조방법 | |
| KR101605723B1 (ko) | 산화물 박막 트랜지스터의 제조방법 | |
| KR101875940B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| KR101616368B1 (ko) | 산화물 박막 트랜지스터의 제조방법 | |
| KR102039424B1 (ko) | 산화물 박막 트랜지스터의 제조방법 | |
| KR20120075110A (ko) | 산화물 박막 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |