KR100794471B1 - 액정표시장치 및 이의 제조방법 - Google Patents
액정표시장치 및 이의 제조방법 Download PDFInfo
- Publication number
- KR100794471B1 KR100794471B1 KR1020060042037A KR20060042037A KR100794471B1 KR 100794471 B1 KR100794471 B1 KR 100794471B1 KR 1020060042037 A KR1020060042037 A KR 1020060042037A KR 20060042037 A KR20060042037 A KR 20060042037A KR 100794471 B1 KR100794471 B1 KR 100794471B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- data
- layer
- pad
- electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 239000004973 liquid crystal related substance Substances 0.000 title abstract description 43
- 239000010408 film Substances 0.000 claims abstract description 84
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 239000010409 thin film Substances 0.000 claims abstract description 27
- 238000002161 passivation Methods 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 230000001681 protective effect Effects 0.000 claims abstract description 20
- 239000004020 conductor Substances 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 abstract description 17
- 239000010410 layer Substances 0.000 description 171
- 230000000903 blocking effect Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 5
- 230000007797 corrosion Effects 0.000 description 5
- 238000005260 corrosion Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229920000178 Acrylic resin Polymers 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- QVHWOZCZUNPZPW-UHFFFAOYSA-N 1,2,3,3,4,4-hexafluorocyclobutene Chemical compound FC1=C(F)C(F)(F)C1(F)F QVHWOZCZUNPZPW-UHFFFAOYSA-N 0.000 description 2
- 241001239379 Calophysus macropterus Species 0.000 description 2
- -1 MoNb Inorganic materials 0.000 description 2
- 229910016024 MoTa Inorganic materials 0.000 description 2
- 229910016048 MoW Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000003618 dip coating Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
Abstract
본 발명은 액정표시장치에 관한 것으로, 상기 액정표시장치는 기판; 상기 기판 상에 서로 교차되어 형성된 게이트 배선과 데이터 배선; 상기 게이트 배선과 상기 데이터 배선 사이에 개재된 게이트 절연막; 상기 게이트 배선과 상기 데이터 배선의 교차 영역에 배치되고, 상기 기판상에 배치된 게이트 전극, 상기 게이트 절연막을 사이에 두고 상기 게이트 전극과 대응된 채널영역을 갖는 반도체층과, 상기 채널영역상에 배치된 채널 보호막, 상기 채널영역을 사이에 두고 상기 반도체층의 양단부상에 배치된 소스/드레인 전극을 구비하는 박막트랜지스터; 및 상기 드레인 전극과 직접적으로 연결되며, 상기 게이트 절연막의 표면상에 배치된 화소전극을 포함함으로써, 보호막의 형성공정을 배제하여 공정 수를 줄일 수 있는 액정표시장치 및 이의 제조 방법을 제공한다.
채널보호막, 식각 방지막, 액정 표시 장치
Description
도 1a 및 도 1b는 본 발명의 제 1 실시예에 따른 액정표시장치를 설명하기 위해 도시한 도면들이다.
도 2a 및 도 2b는 본 발명의 제 2 실시예에 따른 액정표시장치를 설명하기 위해 도시한 도면들이다.
도 3a 내지 도 3i는 본 발명의 제 1 실시예에 따른 액정표시장치의 제조공정을 설명하기 위해 도시한 공정도들이다.
도 4a 내지 도 4c는 본 발명의 제 2 실시예에 따른 액정표시장치의 제조공정을 설명하기 위해 도시한 공정도들이다.
(도면의 주요 부분에 대한 부호의 설명)
100 : 기판 101 : 게이트 배선
104 : 게이트 패드 105 : 데이터 패드
108 : 데이터 링크 배선 110 : 게이트 절연막
120a : 활성층 130b : 채널보호막
150a : 오믹콘텍층 160a : 소스 전극
160b : 드레인 전극 160c : 데이터 배선
180a, 280a : 화소전극 180b, 280c : 게이트 패드 접촉부
180c, 280d : 데이터 패드 접촉부 180d : 연결배선
200 : 마스크 280b : 제 2 도전막 패턴
a : 소스영역 b : 드레인 영역
c : 채널영역
본 발명은 액정표시장치에 관한 것으로서, 더욱 구체적으로 공정 수를 줄일 수 있는 액정표시장치 및 그의 제조 방법에 관한 것이다.
오늘날, 액정표시장치는 고 해상도 및 저 전력소비와 같은 고 품질화를 실현하기 위한 연구뿐만 아니라, 공정을 단순화시켜, 생산성을 극대화시킴으로써, 가격 경쟁력을 키우기 위한 많은 노력을 하고 있다.
이와같은 액정표시장치는 박막트랜지스터 어레이 기판과 컬러필터 어레이 기판이 서로 일정간격으로 이격되어 배치되며, 상기 두 기판 사이에 액정이 주입되어 있다. 여기서, 상기 두 기판의 내면에는 각각 전극이 형성되어 있으며, 상기 두 전극에 전압을 인가하여 상기 액정을 구동함으로써, 상기 액정을 통과한 광의 투과율 을 조절하여 화상을 표현한다.
이러한 액정표시장치는 상기 박막트랜지스터 어레이 기판과 상기 컬러필터 어레이 기판을 각각 형성한 뒤, 상기 두 기판을 합착하고 액정을 주입하는 공정을 수행하여 제조할 수 있다. 이때, 상기 박막트랜지스터 어레이 기판과 상기 컬러필터 어레이 기판을 각각 형성하기 위해서는 박막 증착 공정, 세정 공정, 포토리소그래피 공정 및 식각공정을 포함하는 공정을 여러번 반복하여 수행하여 제조할 수 있다.
이와 같은 공정을 여러번 수행하여 상기 액정 표시 장치를 제조함에 따라, 공정시간 및 공정비가 증가하여 생산성이 저하될 뿐만 아니라, 불량이 발생할 확률이 높아진다. 특히, 상기 포토리소그래피 공정은 이에 사용된 재료를 폐기하거나 재활하기 위한 공정 및 비용이 더 발생할 수 있다.
본 발명은 보호막의 형성공정을 제거함으로써, 공정 수를 절감할 수 있는 액정표시장치 및 이의 제조 방법을 제공하는데 그 목적이 있다.
또한, 상기 보호막의 부재로 인한 채널영역의 오염을 방지하여 박막트랜지스터의 특성이 저하되는 것을 방지할 수 있는 액정표시장치 및 이의 제조 방법을 제공하는데 다른 목적이 있다.
또한, 동일한 마스크를 이용하여 박막트랜지스터의 활성층과 소스/드레인 전극을 형성하여 공정수를 줄이는 4 mask공정에 있어서, 데이터 배선 하부에 상기 데 이터 배선보다 너비가 넓은 활성층이 잔존하여 발생하는 웨이브 노이즈(wavy noise) 및 고온 수직 크로스토크(crosstalk)에 의한 화질이 저하되는 것을 방지할 수 있는 액정표시장치 및 이의 제조 방법을 제공하는데 또 다른 목적이 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 액정표시장치를 제공한다. 상기 액정표시장치는 기판, 상기 기판 상에 서로 교차되어 형성된 게이트 배선과 데이터 배선, 상기 게이트 배선과 상기 데이터 배선 사이에 개재된 게이트 절연막, 상기 게이트 배선과 상기 데이터 배선의 교차 영역에 배치되고, 상기 기판상에 배치된 게이트 전극, 상기 게이트 절연막을 사이에 두고 상기 게이트 전극과 대응된 채널영역을 갖는 반도체층과, 상기 채널영역상에 배치된 채널 보호막, 상기 채널영역을 사이에 두고 상기 반도체층의 양단부상에 배치된 소스/드레인 전극을 구비하는 박막트랜지스터, 및 상기 드레인 전극과 직접적으로 연결되며, 상기 게이트 절연막의 표면상에 배치된 화소전극을 포함한다.
상기 기술적 과제를 이루기 위하여 본 발명의 다른 일 측면은 액정표시장치의 제조 방법을 제공한다. 상기 액정표시장치는 기판 상에 게이트 전극 및 게이트 배선을 형성하고; 상기 게이트 전극 및 상기 게이트 배선을 포함하는 기판 전면에 걸쳐 게이트 절연막을 형성하고; 상기 게이트 전극 대응된 상기 게이트 절연막상에 동일한 마스크를 이용하여 채널보호막과 활성층을 형성하고; 상기 활성층상에 오믹콘텍층, 소스/드레인 전극, 데이터 배선을 동시에 형성하고; 상기 드레인 전극의 표면과 상기 게이트 절연막의 표면상에 화소전극을 형성함으로써 제조된다.
이하, 본 발명에 의한 액정 표시 장치의 도면을 참고하여 상세하게 설명한 다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1a 및 도 1b는 본 발명의 제 1 실시예에 따른 액정표시장치를 설명하기 위해 도시한 도면들이다. 여기서, 도 1a는 상기 액정표시장치의 하나의 단위화소를 한정하여 도시한 평면도이고, 도 1b는 도 1a를 I-I'로 취한 단면도이다.
도 1a 및 도 1b를 참조하여 설명하면, 상기 액정표시장치는 서로 교차되어 배치하여 다수의 단위 화소를 정의하는 게이트 배선(101)과 데이터 배선(160c)과, 상기 각 단위 화소에 위치하는 적어도 하나의 박막트랜지스터(Tr)와, 상기 박막트랜지스터(Tr)와 전기적으로 연결된 화소전극(180a)을 포함한다. 이때, 상기 화소전극(180a)의 일부는 상기 박막트랜지스터(Tr)의 드레인 전극(160b) 상부에 위치한다. 즉, 상기 박막트랜지스터(Tr)와 상기 화소전극(180a)사이에 종래와 같은 보호막이 개재되어 있어, 상기 보호막에 형성된 콘텍홀을 통해 서로 연결하는 것이 아니라, 상기 박막트랜지스터(Tr)와 상기 화소전극(180a)은 직접적으로 연결된다.
또한, 상기 기판(100)의 외곽부에 위치하며, 외부회로부와 연결되기 위한 패드가 더 포함된다. 여기서, 상기 패드는 상기 각 게이트 배선(101)의 일끝단에 형성된 게이트 패드(104)와, 상기 각 데이터 배선(160c)의 일끝과 전기적으로 연결된 데이터 패드(105)일 수 있다. 이때, 도면에는 도시되지 않았으나, 상기 각 패드는 외부회로부인 PCB(printed circuit board; 도면에는 도시하지 않음)와 TCP(Tape Carrier Package)를 이용하는 TAB(Tape Automated Bonding) 방식에 의해 서로 전기적으로 연결될 수 있다.
이때, 상기 박막트랜지스터(Tr)의 채널영역은 그 상부에 형성된 채널보호막(130b)에 의해 보호를 받는다. 여기서, 상기 채널보호막(130b)은 상기 채널영역을 보호할 뿐만 아니라, 상기 박막트랜지스터(Tr)를 제조하는 공정에서 상기 활성층이 식각되는 것을 방지하는 식각 방지막의 역할을 수행한다.
자세하게, 상기 액정표시장치는 먼저 기판(100)이 위치한다.
상기 기판(100)상에 일방향을 가지는 게이트 배선(101)과, 상기 게이트 배선(101)이 분기되어 형성된 게이트 전극(107)과, 상기 기판(100)의 일측에 상기 게이트 배선(101)이 연장되어 형성된 게이트 패드(104)가 위치한다. 또, 상기 기판(100)의 타측에 위치하며, 상기 게이트 배선(101)과 동일한 층에 형성된 데이터 링크배선(108)과, 상기 데이터 링크배선(108)이 연장되어 형성된 데이터 패드(105)가 위치한다. 이때, 상기 데이터 패드(105) 및 상기 데이터 링크배선(108)은 공정의 편의를 위해 상기 게이트 배선(101)과 동일한 도전물질로 형성할 수 있다.
상기 게이트 배선(101)을 포함하는 기판 전면에 걸쳐 게이트 절연막(110)이 위치한다. 여기서, 상기 게이트 절연막(110)은 상기 게이트 패드(104)와 상기 데이터 패드(105)를 각각 노출하는 제 1 콘텍홀(P1)을 구비한다. 또, 상기 데이터 링크배선(108)의 일부를 노출하는 제 2 콘텍홀(P2)이 더 구비될 수 있다. 여기서, 상기 제 2 콘텍홀(P2)은 상기 데이터 링크배선(108)과 후술할 데이터 배선(160c)을 전기 적으로 연결하기 위해 형성된 것이다.
상기 게이트 전극(107)에 대응된 상기 게이트 절연막(110) 상에 활성층(120a)과 오믹콘텍층(150a)이 순차적으로 위치하는 반도체층(135)이 위치한다.
여기서, 상기 반도체층(135)은 소스영역(a), 채널 영역(c) 및 드레인 영역(b)으로 정의할 수 있으며, 상기 소스영역(a)과 상기 드레인 영역(b)상에 각각 소스 전극(160a)과 드레인 전극(160b)이 위치한다. 이때, 상기 활성층(120a)과 상기 소스 전극(160a) 사이와, 상기 활성층(120a)과 상기 드레인 전극(160b) 사이에 각각 오믹콘텍층(150a)이 개재되는 것으로, 상기 반도체층(135)의 소스영역(a)과 드레인 영역(b)은 활성층(120a)과 오믹콘텍층(150a)이 적층되어 있으며, 상기 반도체층(135)의 채널 영역(c)은 활성층(120a)으로 형성되어 있다.
또, 상기 채널 영역(c)상에 위치하는 상기 활성층(120a)을 보호하기 위한 채널보호막(130b)이 위치한다. 여기서, 상기 채널보호막(130b)은 상기 활성층(120a)과 상기 오믹콘텍층(150a)사이에 개재되는 것으로, 상기 채널보호막(130b)과 상기 오믹콘텍층(150a)은 일부분이 중첩되며, 상기 채널보호막(130b)은 상기 활성층(120a)의 너비보다 작게 형성되어, 상기 활성층(120a)의 양 단부를 노출하도록 형성된다. 이는 상기 소스 전극(160a) 및 드레인 전극(160b)과 상기 오믹콘텍층(150a)을 접촉시키기 위함이다.
이때, 상기 채널보호막(130b)은 상기 소스 전극(160a) 및 상기 드레인 전극(160b)의 형성시에 상기 활성층(120a)이 식각되는 것을 방지하는 식각 방지막의 역할을 수행할 수 있다. 이로써, 상기 채널보호막(130b)은 상기 활성층(120a)과 식 각 선택비가 다른 절연막으로 형성하는 것이 바람직하다. 여기서, 상기 채널보호막(130b)은 무기절연막, 유기절연막 또는 이들의 적층막으로 형성할 수 있다. 상기 무기절연막은 산화실리콘막 또는 질화실리콘막일 수 있다. 또, 상기 유기절연막은 폴리이미드계 수지, 아크릴계 수지, 벤조사이클로부텐(BCB) 및 퍼플로로사이클로부텐수지(PFCB)로 이루어진 군에서 선택된 적어도 하나일 수 있다.
상기 게이트 절연막(110) 상에 상기 게이트 배선(101)과 수직으로 교차하는 데이터 배선(160c)이 위치할 수 있다. 여기서, 상기 소스 전극(160a)은 상기 데이터 배선(160c)에서 분기되어 형성된다. 또, 상기 데이터 배선(160c)의 하부에는 오믹콘텍층(150a)이 연장되어 형성되어 있을 수 있다. 이는, 공정상에서 공정수를 절감하기 위해 상기 소스 전극(160a) 및 드레인 전극(160b)과 상기 오믹콘텍층(150a)을 동일한 마스크를 사용해서 형성하기 때문이다.
상기 드레인 전극(160b) 상부에 일부분이 위치하는 화소 전극(180a)이 위치한다. 즉, 상기 화소 전극(180a)은 상기 게이트 배선(101)과 상기 데이터 배선(160c)에 의해 정의된 화소영역에 대응된 상기 게이트 절연막(110) 표면에 위치하고, 상기 화소 전극(180a) 중 일부분이 상기 드레인 전극(160b) 표면에 위치한다.
이때, 종래에는 상기 드레인 전극(160b)과 상기 화소 전극(180a) 사이에 개재된 보호막에 콘텍홀을 형성하여 상기 드레인 전극(160b)과 상기 화소 전극(180a)을 전기적으로 연결하였으나, 본 발명에서는 보호막을 형성하지 않고 상기 드레인 전극(160b)과 상기 화소 전극(180a)을 직접적으로 접촉시킨다. 이와 같이, 상기 드레인 전극(160b)과 상기 화소 전극(180a)을 직접적으로 연결함으로써, 상기 콘텍홀 의 형성으로 인한 단차에 의해 상기 화소 전극(180a)이 단선이 되어 발생할 수 있는 픽셀 오픈 불량을 방지할 수 있다. 즉, 상기 화소전극(180a)은 상기 게이트 절연막(110)의 상부면에 형성된다.
더 나아가, 상기 화소 전극(180a)은 상기 게이트 배선(101)과 중첩되도록 형성하여, 스토리지 캐패시터(Cp)를 형성할 수 있다.
상기 제 1 콘텍홀(P1)에 노출된 상기 게이트 패드(104)와 상기 데이터 패드(105)상에 각각 게이트 패드 접촉부(180b)와 데이터 패드 접촉부(180c)가 위치한다. 여기서, 상기 게이트 패드 접촉부(180b)와 상기 데이터 패드 접촉부(180c)는 상기 화소 전극(180a)과 동일한 도전물질로 형성할 수 있다.
이로써, 외부에 노출되는 상기 게이트 패드(104)와 상기 데이터 패드(105)에서 발생할 수 있는 부식으로 인한 신뢰성이 저하되는 문제점을 해결할 수 있다.
또, 상기 데이터 배선(160c)과 다른 층에 형성된 상기 데이터 링크배선(108)은 상기 제 2 콘텍홀(P2)을 통해 상기 데이터 배선(160c)과 상기 데이터 링크배선(108)을 전기적으로 연결하는 연결배선(180d)이 형성된다. 이로써, 상기 연결배선(180d)에 의해 상기 데이터 배선(160c)과 상기 데이터 패드(105)는 전기적으로 연결된다. 여기서, 상기 연결배선(180d)은 공정의 편의상 상기 화소전극(180a)과 동일한 도전물질로 형성할 수 있다.
도면에는 도시하지 않았으나, 상기 기판(100) 상에 일정 간격으로 이격되어 배치된 컬러필터 어레이 기판과, 상기 두 기판 사이에 형성된 액정층을 더 포함할 수 있다.
도 2a 및 도 2b는 본 발명의 제 2 실시예에 따른 액정표시장치를 설명하기 위해 도시한 도면들이다. 여기서, 도 2a는 상기 액정표시장치의 하나의 단위화소를 한정하여 도시한 평면도이고, 도 2b는 도 2a를 Ⅱ-Ⅱ'로 취한 단면도이다. 여기서, 데이터 배선, 소스/드레인 전극상에 제 2 도전막 패턴을 더 형성하는 것을 제외하고, 상술한 제 1 실시예에 따른 액정표시장치와 동일한 구성요소를 가진다. 이에 따라 반복되는 설명은 생략하여 기술하며, 동일한 참조번호는 동일한 구성요소를 지칭한다.
도 2a 및 도 2b를 참조하면, 먼저, 서로 교차되어 배치하여 다수의 단위 화소를 정의하는 게이트 배선(101) 및 데이터 배선(160c)과, 상기 각 단위 화소에 위치하는 적어도 하나의 박막트랜지스터(Tr)와, 상기 박막트랜지스터(Tr)와 직접적으로 접촉하는 화소 전극(180a)을 포함한다. 즉, 상기 박막트랜지스터(Tr)와 상기 화소 전극(180a) 사이에 개재되었던 종래의 보호막을 형성하지 않는다.
이때, 상기 보호막의 부재로 인한 상기 박막트랜지스터(Tr)의 채널영역을 후속 공정으로부터 보호하기 위한 채널보호막(130b)이 구비된다. 여기서, 상기 채널보호막(130b)은 상기 채널영역을 보호할 뿐만 아니라, 상기 박막트랜지스터(Tr)를 제조하는 공정에서 상기 활성층의 식각을 방지하는 식각 방지막의 역할을 한다.
또, 보호막의 부재로 인하여, 상기 데이터 배선(160c), 상기 소스 전극(160a) 및 상기 드레인 전극(160b)이 노출되어 부식되는 문제가 발생할 수 있다.
이로써, 상기 데이터 배선(160c), 상기 소스 전극(160a) 및 상기 드레인 전 극(160b)의 상부에 제 2 도전막 패턴(280b)을 형성한다. 바람직하게는 상기 데이터 배선(160c), 상기 소스 전극(160a) 및 상기 드레인 전극(160b)을 완전하게 덮도록 형성한다. 여기서, 상기 제 2 도전막 패턴(280b)은 상기 화소전극과 동일한 도전물질로 형성할 수 있다. 즉, 상기 제 2 도전막 패턴(280b)은 ITO 또는 IZO로 형성할 수 있다.
여기서, 상기 드레인 전극(160b)의 상부에 위치하는 제 2 도전막 패턴(280b)이 연장되어, 화소전극(180c)이 형성된다. 이로써, 상기 드레인 전극(160b)과 상기 화소전극(180c)은 직접적으로 연결된다.
또, 상기 데이터 배선 상부에 위치하는 제 2 도전막 패턴(280b)이 연장되어 상기 데이터 배선(160c)과 다른 층에 형성된 데이터 패드(105)를 전기적으로 연결한다. 즉, 상기 데이터 패드(105)가 연장되어 형성된 데이터 링크배선(108)이 위치하고, 상기 게이트 절연막(110)에는 상기 데이터 링크배선(108)을 노출하는 제 2 콘텍홀(P2)이 형성된다. 여기서, 상기 데이터 배선(160c) 상에 위치하는 제 2 도전막 패턴(280b)이 연장되어 상기 제 2 콘텍홀(P2)을 통해 노출된 상기 데이터 링크배선(108)과 연결됨으로써, 상기 데이터 배선(160c)과 상기 데이터 패드(108)는 서로 전기적으로 연결된다.
도 3a 내지 도 3i은 본 발명의 제 1 실시예에 따른 액정표시장치의 제조공정을 설명하기 위해 도시한 공정도들이다.
도 3a를 참조하면, 먼저 기판을 제공한다. 상기 기판(100)은 유리, 석영 또 는 플라스틱일 수 있다.
상기 기판(100)상에 도전물질을 증착한 뒤, 노광 및 현상공정을 거쳐 게이트 배선(101), 게이트 전극(107), 게이트 패드(104) 및 데이터 패드(105)를 동시에 형성한다. 여기서, 상기 도전물질은 Al, Mo, Cu, MoW, MoTa, MoNb, Cr, W, AlNd로 이루어진 군에서 선택된 단층 또는 이중막일 수 있다. 여기서, 상기 데이터 패드(105)와 연장되는 데이터 링크배선(108)이 더 형성될 수 있다.
도 3b를 참조하면, 상기 게이트 배선(101), 상기 게이트 전극(107), 상기 게이트 패드(104) 및 상기 데이터 패드(104)를 포함하는 기판 전면에 걸쳐 게이트 절연막(110), 제 1 반도체층(120), 절연막(130) 및 제 1 감광성막 패턴(140a)을 형성한다. 상기 게이트 절연막(110)과 상기 제 1 반도체층(120)은 화학기상증착법으로 형성할 수 있다. 여기서, 상기 게이트 절연막(110)은 질화 실리콘막 또는 산화 실리콘막일 수 있다. 또, 상기 제 1 반도체층(120)은 비정질 실리콘일 수 있다.
상기 절연막(130)은 무기절연막 또는 유기절연막으로 형성할 수 있다. 상세하게, 상기 무기절연막은 산화 실리콘막 또는 질화실리콘막일 수 있다. 또, 상기 유기절연막은 폴리이미드계 수지, 아크릴계 수지, 벤조사이클로부텐(BCB) 및 퍼플로로사이클로부텐수지(PFCB)로 이루어진 군에서 선택된 적어도 하나일 수 있다.
여기서, 상기 절연막(130)이 무기절연막일 경우에는 화학기상증착법을 통하여 형성할 수 있으며, 상기 절연막(130)이 유기절연막일 경우에는 스핀코팅, 딥코팅, 롤코팅, 바코팅, 스크린 프린팅 또는 잉크젯 프린팅중에 어느 하나의 방식으로 형성할 수 있다
상기 제 1 감광성 패턴(140a)은 상기 절연막(130)상에 감광성막을 형성한 뒤, 상기 감광성막 상에 마스크(200)를 정렬한뒤, 노광 및 현상 공정을 거쳐 형성할 수 있다. 상기 감광성막은 아크릴계 수지, 폴리이미드 수지, 폴리아미드 수지 및 벤조사이클로부텐 수지로 이루어진 군에서 선택된 적어도 하나를 스핀코팅, 딥코팅, 롤코팅, 바코팅, 스크린 프린팅 또는 잉크젯 프린팅중에 어느 하나의 방식으로 형성할 수 있다
상기 마스크(200)는 상기 감광성막에 조사되는 광의 세기를 부분별로 조절할 수 있는 회절 마스크일 수 있다. 즉, 상기 마스크는 투과 영역(200a), 반투과 영역(200b) 및 차단영역(200c)을 구비하는 것으로, 상기 반투과 영역(200b)에 다수의 슬릿을 구비하여 투과되는 광의 세기를 조절한다. 여기서, 도면과 달리 상기 마스크(200)는 상기 반투과 영역(200b)에 광을 일부 차단할 수 있는 광차단 물질을 이용하여, 광의 세기를 조절할 수 있는 하프톤 마스크일 수 있다.
상기 감광성막이 포지티브 감광성수지로 형성될 경우에 상기 마스크(200)의 투과 영역(200a)은 상기 게이트 패드(104) 및 상기 데이터 패드(105)를 각각 노출하는 제 1 콘텍홀(P1)의 형성영역에 대응되도록 배치하고, 상기 마스크(200)의 차단영역(200c)은 후술할 활성층의 형성영역에 대응되도록 배치한다. 그리고, 상기 마스크(200)의 반투과 영역(200b)은 상기 기판의 남은 영역에 대응되어 배치한다. 여기서, 상기 감광성막이 네가티브 감광성수지로 형성될 경우에는 도면과 달리, 상기 마스크(200)는 상기 차단영역(200c)과 상기 투과영역(200a)이 반대로 대응되도록 배치하는 것이 바람직하다.
이후, 상기 마스크(200)를 이용하여 노광 및 현상 공정을 거치면, 상기 투과영역(200a)에 대응된 감광성막은 완전하게 제거되고, 상기 반투과 영역(200b)에 대응된 감광성막은 상기 차단 영역(200c)에 대응된 감광성막의 두께보다 작게 잔류하는 제 1 감광성막 패턴(140a)을 형성할 수 있다.
도 3c를 참조하면, 상기 제 1 감광성막 패턴(140a)에 따라, 상기 절연막(130), 제 1 반도체층(120) 및 게이트 절연막(110)을 식각하여, 상기 게이트 패드(104)와 상기 데이터 패드(105)의 일부분을 노출하는 제 1 콘텍홀(P1)을 형성한다. 이와 동시에, 상기 데이터 링크배선(108)의 일부분을 노출하는 제 2 콘텍홀(P2)을 형성할 수 있다.
상기 제 1 감광성막 패턴(140a)에 에싱(ashing)공정을 수행하여, 도 3d에서와 같이, 제 2 감광성막 패턴(140b)을 형성한다. 여기서, 상기 에싱공정은 상기 마스크(도 2b에서 200)의 반투과 영역(200b)에 대응된 감광성막이 제거될때까지 수행한다. 이때, 상기 마스크(200)의 차단 영역(200c)에 대응된 감광성막의 두께는 제거된 상기 감광성막의 두께만큼 작아진다.
상기 제 2 감광성막 패턴(140b)에 따라 상기 절연막(130), 상기 제 1 반도체층(120)을 건식식각하여 활성층(120a)과, 상기 활성층(120a)상에 위치하는 절연막 패턴(130a)을 형성한다.
이후, 상기 제 2 감광성막 패턴(140b)의 양측이 각각 일정부분 제거될때까지 에싱(ashing)공정을 수행하여, 도 3e에서와 같이 제 3 감광성막 패턴(140c)을 형성한다.
상기 제 3 감광성막 패턴(140c)에 따라, 상기 절연막 패턴(130a)을 패터닝하여 채널보호막(130b)을 형성한다.
이때, 상기 절연막(130)이 유기절연막중 감광성 유기막으로 형성될 경우에 있어서는 상기 절연막(130)상에 상기 제 1 감광성 패턴(140a)을 형성하지 않고, 상기 절연막(130)상에 상기 마스크(도 2b에서 200)를 정렬한뒤, 노광 및 현상 공정을 거쳐 상기 절연막(130)을 식각하여, 상기 제 1 콘텍홀(P1), 상기 활성층(120a) 및 상기 채널보호막(130b)을 형성할 수 있다.
이후, 상기 제 3 감광성막 패턴(140c)을 도 3f에서와 같이 박리한 후, 상기 채널보호막(130b)을 포함하는 기판 전면에 걸쳐 제 2 반도체층(150)과 제 1 도전막(160)을 순차적으로 형성한다. 상기 제 2 반도체층(150)은 화학기상증착법을 통해 형성할 수 있으며, 상기 제 1 도전막(160)은 화학기상증착법 또는 스퍼터링법을 통해 형성할 수 있다. 이때, 상기 제 2 반도체층(150)은 불순물이 도핑된 비정질 실리콘으로 형성할 수 있다. 또, 상기 제 1 도전막(160)은 Mo, Ti, Ta, MoTa, MoW 및 MoNb로 이루어진 군에서 선택된 적어도 하나로 형성할 수 있다.
도 3g에서와 같이, 상기 제 1 도전막(160) 상에 제 4 감광성막 패턴(170)을 형성한다. 상기 제 4 감광성막 패턴(170)은 감광성막을 형성한 뒤, 노광 및 현상공정을 거쳐 형성할 수 있다.
상기 제 4 감광성막 패턴(170)에 따라, 상기 제 1 도전막(160)과 상기 제 2 반도체층(150)을 일괄적으로 식각하여 소스 전극(160a), 드레인 전극(160b), 데이터 배선(160c) 및 오믹콘텍층(150a)을 형성한다. 여기서, 상기 제 2 반도체층(150) 은 상기 채널보호막(130b)이 완전하게 노출될때까지 식각한다. 상기 채널보호막(130b)은 상기 활성층(120a)의 채널영역상에 위치하는 상기 제 2 반도체층(150)을 완전하게 제거될때까지 식각공정을 수행함에 있어, 상기 활성층(120a)이 식각되는 것을 방지하는 식각방지막 역할을 수행할 수 있다. 이는 상기 제 2 반도체층(150)이 상기 채널영역상에 잔류하면, 박막트랜지스터의 온/오프 전류 값(on/off current value) 특성이 저하될 수 있기 때문이다.
이때, 상기 데이터 배선(160c) 하부에는 상기 오믹콘텍층(150a)만이 위치하게 된다. 여기서, 상기 오믹콘텍층(150a)은 상기 데이터 배선(160c)의 형성시에 등방성의 건식식각으로 일괄적으로 형성함으로, 상기 오믹콘텍층(150a)의 너비와 상기 데이터 배선(160c)의 너비는 동일하게 형성된다. 이로써, 종래에 4mask 공정에서 상기 활성층(120a), 오믹콘텍층(150a), 상기 소스 전극(160a), 상기 드레인 전극(160b) 및 상기 데이터 배선(160c)이 동일한 마스크로 형성함으로써, 상기 데이터 배선(160c) 하부에 상기 데이터 배선(160c)보다 너비가 넓은 활성층이 형성되어 발생하는 화질 저하 문제를 해결할 수 있다.
이후, 상기 제 4 감광성막 패턴(170)을 도 3h에서와 같이, 제거한 뒤 상기 소스 전극(160a) 및 상기 드레인 전극(160b)을 포함하는 기판 전면에 걸쳐 제 2 도전막(180)과, 제 5 감광성 패턴(190)을 형성한다. 여기서, 상기 제 2 도전막(180)은 화학기상증착법 또는 스퍼터링법을 통해 증착될 수 있다. 이때, 상기 제 2 도전막(180)은 투명 도전물질로서, ITO 또는 IZO로 형성할 수 있다.
또, 상기 제 5 감광성 패턴(190)은 상기 제 2 도전막(180)상에 감광성막을 형성하고, 노광 및 현상 공정을 거쳐 형성할 수 있다.
이후, 상기 제 5 감광성 패턴(190)에 따라 상기 제 2 도전막(180)을 식각한 뒤, 상기 제 5 감광성 패턴(190)을 제거함으로써, 도 3i에서와 같이, 상기 드레인 전극(160b)상부에 일부분이 위치하는 화소전극(180a)을 형성할 수 있다. 즉, 상기 화소전극(180a)은 상기 드레인 전극(160b)과 직접적으로 연결된다. 이로써, 종래의 보호막을 형성하지 않음으로써, 상기 화소전극(180a)과 상기 드레인 전극(160b)을 서로 연결하기 위한 콘텍홀의 형성공정을 더 줄일 수 있다.
더 나아가, 상기 화소전극(180a)은 상기 게이트 배선(101)과 일부분 중첩되도록 형성하여 스토리지 캐패시터(Cp)를 형성할 수 있다.
상기 제 2 도전막(180)을 패터닝하여 상기 화소전극(180a)을 형성하면서, 상기 게이트 패드(104)와 상기 데이터 패드(105) 상에 각각 위치하는 게이트 패드 접촉부(180b)와 데이터 패드 접촉부(180c)를 동시에 형성할 수 있다. 이로써, 상기 게이트 패드(104)와 상기 데이터 패드(105)가 외부에 노출되어 발생할 수 있는 전식문제를 해결함으로써, 완성된 액정 표시 장치의 신뢰성을 확보할 수 있다.
또, 상기 제 2 콘텍홀(P2)에 의해 노출된 상기 데이터 링크배선(108)과 상기 데이터 배선(160c)을 서로 전기적으로 연결하는 연결배선(180d)을 동시에 더 형성함으로써, 상기 데이터 배선(160c)과 다른 층에 형성된 데이터 패드(105)를 전기적으로 연결할 수 있다.
이후, 도면으로 도시하지 않았으나, 액정층의 배향을 위한 배향막을 더 형성할 수 있다. 또, 컬러필터 어레이 기판을 상기 기판상으로 제공한 뒤 합착 및 액정 형성공정을 수행하여 액정 표시 장치를 제조할 수 있다.
이로써, 상기 보호막의 부재로 인한 상기 채널 영역의 오염을 상기 채널보호막(130b)을 형성함으로써 해결할 수 있다. 이때, 상기 채널보호막(130b)은 상기 활성층의 식각 방지막 역할을 수행하여, 박막트랜지스터의 특성을 향상시키는 역할을 수행한다. 이때, 상기 채널보호막(130b)은 상기 활성층(120a)을 형성할 때, 동일한 마스크를 이용하여 형성할 수 있으므로, 마스크 공정이 더 추가되지 않는다.
또, 상기 데이터 배선(160c)과 상기 오믹콘텍층(150a)을 동일한 마스크로 형성하나, 상기 데이터 배선(160c) 하부에 상기 오믹콘텍층(150a)만이 위치하게 됨으로써, 종래에 4 mask 공정에서 제조된 액정표시장치의 화질이 저하되는 것을 방지할 수 있다.
이와 같이, 종래의 보호막의 역할을 상기 채널보호막(130b)이 대신 수행함으로써, 보호막 형성공정과, 상기 드레인 전극(160b)과 상기 화소 전극(180a)을 연결하기 위한 콘텍홀 형성공정을 제거하여 공정을 더욱 단순화시킬수 있다.
도 4a 내지 도 4c는 본 발명의 제 2 실시예에 따른 액정표시장치의 제조공정을 설명하기 위해 도시한 공정도들이다. 여기서, 데이터 배선 및 소스/드레인 전극상에 제 2 도전막 패턴을 더 형성하는 것을 제외하고, 상술한 제 1 실시예에 따른 액정표시장치의 제조공정과 동일한 공정으로 제조됨에 따라, 반복되는 설명은 생략하여 기술하며, 동일한 참조번호는 동일한 구성 요소를 지칭한다.
도 4a를 참조하면, 기판(100) 상에 게이트 배선(102), 게이트 전극(107), 게 이트 패드(104), 데이터 링크배선(108) 및 데이터 패드(105)를 형성한다.
그리고, 하나의 마스크를 이용하여, 상기 게이트 배선(102)을 포함하는 기판 전면에 형성하되, 상기 게이트 패드(104) 및 데이터 패드(105)를 각각 노출하는 제 1 콘텍홀(P1)을 구비하는 게이트 절연막(110)과, 상기 게이트 전극(107)에 대응된 상기 게이트 절연막(110)상에 위치하는 활성층(120a)과, 상기 활성층(120a)보다 너비가 작은 채널보호막(130b)을 형성한다. 즉, 상기 채널보호막(130b)은 상기 활성층(120a)의 양 단부를 노출하도록 형성된다.
여기서, 상기 마스크는 영역별로 세기가 다른 광을 조사할 수 있는 하프톤 마스크 또는 회절 마스크일 수 있다.
상기 활성층(120a)의 양 단부상에 각각 위치하되, 그 일부분이 상기 채널보호막(130b)과 중첩되는 오믹콘텍층(150a)과, 상기 오믹콘텍층(150a)상에 위치하는 소스 전극(160a) 및 드레인 전극(160b)과, 상기 게이트 배선(101)과 교차되며, 상기 게이트 절연막(110)상에 위치하는 데이터 배선(160c)을 형성한다. 여기서, 상기 데이터 배선(160c) 하부에는 상기 오믹콘텍층(150a)이 더 위치할 수 있다.
도 4c를 참조하면, 상기 소스 전극(160a) 및 상기 드레인 전극(160b)을 포함하는 기판 전면에 걸쳐 제 2 도전막(280) 및 감광성막 패턴(290)을 형성한다.
여기서, 상기 제 2 도전막(280)은 화학기상증착법 또는 스퍼터링법을 통해 형성할 수 있다. 이때, 상기 제 2 도전막(280)은 ITO 또는 IZO일 수 있다.
상기 제 2 도전막(280)을 상기 감광성막 패턴(290)에 따라 패터닝한 뒤, 상기 감광성 패턴(290)을 제거함으로써, 도 4d에서와 같이, 화소전극(280a)과, 상기 데이터 배선(160c) 상에 위치하는 제 2 도전막 패턴(280b)을 형성한다.
여기서, 상기 제 2 도전막 패턴(280b)은 상기 데이터 배선(160c)가 외부에 노출되지 않도록 완전히 덮도록 형성하는 것이 바람직하다. 이로써, 상기 데이터 배선(160c)상에 형성되는 종래의 보호막의 부재로 인한 상기 데이터 배선(160c)이 부식되는 것을 방지할 수 있다.
또, 상기 제 2 도전막 패턴(280b)은 상기 소스 전극(160a)과 상기 드레인 전극(160b)상에 각각 형성함으로써, 상기 소스 전극(160a) 및 상기 드레인 전극(160b)이 부식하여, 박막트랜지스터의 특성이 저하되는 것을 방지할 수 있다.
여기서, 상기 화소전극(280a)은 상기 드레인 전극(160b) 상부에 위치하는 제 2 도전막 패턴(280b)이 연장되어 형성된다. 이로써, 상기 드레인 전극(160b)과 상기 화소전극(280a)은 직접적으로 연결된다.
또, 상기 제 2 도전막 패턴(280b)의 형성시에 상기 제 1 콘텍홀(P1)에 의해 각각 노출된 상기 게이트 패드(104)와 상기 데이터 패드(105) 상에 위치하는 게이트 패드 접촉부(180c)와 데이터 패드 접촉부(180d)를 동시에 형성할 수 있다.
더 나아가, 상기 제 2 콘텍홀(P2)에 의해 노출된 상기 데이터 링크배선(108)상으로 상기 데이터 배선(160c)상에 위치하는 제 2 도전막 패턴(180b)을 연장하도록 형성하여 상기 데이터 링크배선(108)과 상기 데이터 배선(160c)을 전기적으로 연결한다. 이로써, 상기 데이터 배선(160c)과 상기 게이트 배선(101)과 동일한 층에 동일한 도전 물질로 형성된 상기 데이터 패드(104)가 전기적으로 연결될 수 있다.
이로써, 보호막의 부재로 인하여 노출되는 상기 데이터 배선(160c), 상기 소스 전극(160a) 및 상기 드레인 전극(160b)을 덮도록 제 2 도전막 패턴(180b)을 형성함으로써, 부식에 의해 박막트랜지스터의 특성이 저하되는 것을 방지할 수 있다.
상기한 바와 같이 본 발명에 따르는 액정표시장치 및 이의 제조방법에 의하면, 보호막 형성공정을 제거함으로써, 공정을 단순화시킬 수 있어 생산성을 극대화시킬 수 있다.
또한, 상기 보호막 형성공정이 제거됨으로써, 생산 원가를 절감할 수 있어, 가격 경쟁력을 확보할 수 있다.
또한, 상기 보호막의 부재로 인한 채널 영역의 오염 및 배선의 부식 문제를 해결할 수 있다.
또한, 상기 보호막의 부재로 인하여 종래보다 박형화된 액정표시장치를 제조할 수 있다.
또한, 박막트랜지스터와 화소전극을 직접적으로 연결함으로써, 상기 보호막에 형성된 콘텍홀에 의한 픽셀오픈 불량을 방지할 수 있다.
또한, 외부에 노출되는 상기 게이트 패드 및 상기 데이터 패드 상에 내식성이 강한 도전물질로 형성된 게이트 패드 접촉부 및 상기 데이터 패드 접촉부를 형성함으로써, 신뢰성을 향상시킬 수 있다.
또한, 4 마스크공정으로 액정표시장치를 형성할 경우에 발생할 수 있는 화질 저하 문제를 개선할 수 있었다.
상기에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (23)
- 기판;상기 기판 상에 서로 교차되어 형성된 게이트 배선과 데이터 배선;상기 게이트 배선과 상기 데이터 배선 사이에 개재된 게이트 절연막;상기 게이트 배선과 상기 데이터 배선의 교차 영역에 배치되고, 상기 기판상에 배치된 게이트 전극, 상기 게이트 절연막을 사이에 두고 상기 게이트 전극과 대응된 채널영역을 갖는 반도체층과, 상기 채널영역상에 배치된 채널 보호막, 상기 채널영역을 사이에 두고 상기 반도체층의 양단부상에 배치된 소스/드레인 전극을 구비하는 박막트랜지스터; 및상기 드레인 전극과 직접적으로 연결되며, 상기 게이트 절연막의 표면상에 배치된 화소전극을 포함하는 액정표시장치.
- 제 1 항에 있어서,상기 채널보호막은 무기 절연막, 유기 절연막 및 이들의 적층막중 어느 하나로 형성된 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 채널보호막은 상기 반도체층을 이루는 활성층의 식각 방지막(etch stopper)역할을 하는 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 게이트 배선의 일 끝단부에 위치하는 게이트 패드;상기 게이트 절연막상에 배치되고, 상기 데이터 배선과 전기적으로 연결되며, 상기 게이트 배선과 동일한 도전물질로 형성된 데이터 패드; 및상기 데이터 패드가 연장되어 형성된 데이터 링크배선을 더 포함하는 것을 특징으로 하는 액정표시장치.
- 제 4 항에 있어서,상기 데이터 배선과 상기 데이터 링크배선을 전기적으로 연결하는 연결 배선이 더 포함되는 것을 특징으로 하는 액정표시장치.
- 제 5 항에 있어서,상기 연결배선은 상기 화소전극과 동일한 도전물질로 형성된 것을 특징으로 하는 액정표시장치.
- 제 4 항에 있어서,상기 게이트 절연막은 상기 게이트 패드를 노출하고, 노출된 상기 게이트 패드를 덮으며 상기 게이트 패드와 전기적으로 연결된 게이트 패드 접촉부; 및상기 게이트 절연막은 상기 데이터 패드를 노출하고, 노출된 상기 데이터 패드를 덮으며 상기 데이터 패드와 전기적으로 연결된 데이터 패드 접촉부를 더 포함하는 것을 특징으로 하는 액정표시장치.
- 제 7 항에 있어서,상기 게이트 패드 접촉부와 상기 데이터 패드 접촉부는 상기 화소전극과 동일한 도전물질로 형성된 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 화소전극은 ITO 또는 IZO중 어느 하나로 형성된 것을 특징으로 액정표시장치.
- 제 1 항에 있어서,상기 박막트랜지스터의 소스/드레인 전극을 각각 덮는 제 2 도전막 패턴이 더 포함되는 것을 특징으로 하는 액정표시장치.
- 제 10 항에 있어서,상기 소스 전극을 덮는 상기 제 2 도전막 패턴은 연장되어 상기 데이터 배선을 덮도록 형성하는 것을 특징으로 하는 액정표시장치.
- 제 4 항에 있어서,상기 데이터 배선상에 위치하는 제 2 도전막 패턴을 포함하며, 상기 제 2 도전막 패턴이 연장되어 상기 데이터 패드 링크배선과 연결되는 것을 특징으로 하는 액정표시장치.
- 제 10 항에 있어서,상기 화소전극은 상기 드레인 전극 상에 위치하는 상기 제 2 도전막 패턴이 연장되어 형성된 것을 특징으로 하는 액정표시장치.
- 기판 상에 게이트 전극 및 게이트 배선을 형성하고;상기 게이트 전극 및 상기 게이트 배선을 포함하는 기판 전면에 걸쳐 게이트 절연막을 형성하고;상기 게이트 전극 대응된 상기 게이트 절연막상에 동일한 마스크를 이용하여 채널보호막과 활성층을 형성하고;상기 활성층상에 오믹콘텍층, 소스/드레인 전극, 데이터 배선을 동시에 형성하고;상기 드레인 전극의 표면과 상기 게이트 절연막의 표면상에 화소전극을 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
- 제 14 항에 있어서,상기 기판상에 게이트 패드, 데이터 링크배선 및 데이터 패드를 더 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
- 제 14 항에 있어서,상기 마스크는 하프톤 마스크 또는 회절 마스크를 이용하여 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
- 제 14 항에 있어서,상기 채널보호막은 무기 절연막 또는 유기 절연막 중 어느 하나로 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
- 제 15 항에 있어서,상기 채널보호막과 상기 활성층의 형성시에,상기 게이트 절연막에 상기 데이터 링크 배선의 끝단부를 노출하는 콘텍홀이 형성되는 것을 특징으로 하는 액정표시장치의 제조 방법.
- 제 15 항에 있어서,상기 화소전극 형성시에 상기 게이트 패드와 상기 데이터 패드상에 각각 게이트 패드 접촉부와 데이터 패드 접촉부가 동시에 형성되는 것을 특징으로 하는 액정표시장치의 제조 방법.
- 제 15 항에 있어서,상기 화소전극 형성시에 상기 데이터 패드와 상기 데이터 배선을 전기적으로 연결하는 연결배선이 동시에 형성되는 것을 특징으로 하는 액정표시장치의 제조 방 법.
- 제 14 항에 있어서,상기 화소전극 형성시에 상기 데이터 배선과 상기 소스/드레인 전극 상에 위치하는 제 2 도전막 패턴이 더 형성되는 것을 특징으로 하는 액정표시장치의 제조 방법.
- 제 21 항에 있어서,상기 제 2 도전막 패턴은 상기 데이터 배선을 덮도록 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
- 제 21 항에 있어서,상기 화소전극은 상기 드레인 전극상에 위치하는 제 2 도전막 패턴이 연장되어 형성되는 것을 특징으로 하는 액정표시장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060042037A KR100794471B1 (ko) | 2006-05-10 | 2006-05-10 | 액정표시장치 및 이의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060042037A KR100794471B1 (ko) | 2006-05-10 | 2006-05-10 | 액정표시장치 및 이의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070109279A KR20070109279A (ko) | 2007-11-15 |
| KR100794471B1 true KR100794471B1 (ko) | 2008-01-17 |
Family
ID=39063810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060042037A KR100794471B1 (ko) | 2006-05-10 | 2006-05-10 | 액정표시장치 및 이의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100794471B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101496215B1 (ko) * | 2008-03-17 | 2015-02-27 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판과 이의 제조 방법 |
| KR101463028B1 (ko) * | 2008-06-30 | 2014-11-19 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터의 제조방법 |
| KR101042957B1 (ko) | 2010-03-19 | 2011-06-20 | 삼성모바일디스플레이주식회사 | 트랜지스터 기판, 및 이의 제조 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000039662A (ko) * | 1998-12-15 | 2000-07-05 | 김영환 | 박막트랜지스터 액정표시소자의 제조방법 |
| KR20040022289A (ko) * | 2002-09-03 | 2004-03-12 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 어레이 기판 제조방법 |
-
2006
- 2006-05-10 KR KR1020060042037A patent/KR100794471B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000039662A (ko) * | 1998-12-15 | 2000-07-05 | 김영환 | 박막트랜지스터 액정표시소자의 제조방법 |
| KR20040022289A (ko) * | 2002-09-03 | 2004-03-12 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 어레이 기판 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070109279A (ko) | 2007-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7612373B2 (en) | Liquid crystal display device and method of manufacturing liquid crystal display device with color filter layer on thin film transistor | |
| KR100916603B1 (ko) | 액정표시장치용 어레이기판 제조방법 | |
| US8969876B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| KR101221261B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| US7221424B2 (en) | Liquid crystal display having a horizontal electric field and capsulated pads and method of fabricating the same | |
| US20080001154A1 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| KR101473675B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| US8748893B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| US7300830B2 (en) | Method of fabricating liquid crystal display panel | |
| KR101682432B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이기판 및 이의 제조 방법 | |
| KR101321251B1 (ko) | 액정표시장치 및 이의 제조 방법 | |
| US8283670B2 (en) | Liquid crystal display panel and fabricating method thereof | |
| KR100558714B1 (ko) | 액정표시패널 및 그 제조 방법 | |
| US8441012B2 (en) | Array substrate, method for manufacturing array substrate, and display device | |
| KR100794471B1 (ko) | 액정표시장치 및 이의 제조방법 | |
| US7345727B2 (en) | Substrate for a liquid crystal display device and fabricating method thereof | |
| US8125585B2 (en) | Liquid crystal display device and fabricating method thereof | |
| KR101290009B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR101450884B1 (ko) | 평판표시장치 및 이의 제조 방법 | |
| KR20070108970A (ko) | 액정표시장치 및 이의 제조 방법 | |
| KR101215943B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR100923701B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR20060132167A (ko) | 씨오티 구조 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| KR101225275B1 (ko) | 어레이 기판, 이의 제조 방법 및 이를 구비한 평판표시장치 | |
| KR101411735B1 (ko) | 액정표시장치 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20141230 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20151228 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20161214 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20171218 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20181226 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20191212 Year of fee payment: 13 |