KR101496215B1 - 박막 트랜지스터 기판과 이의 제조 방법 - Google Patents

박막 트랜지스터 기판과 이의 제조 방법 Download PDF

Info

Publication number
KR101496215B1
KR101496215B1 KR20080024465A KR20080024465A KR101496215B1 KR 101496215 B1 KR101496215 B1 KR 101496215B1 KR 20080024465 A KR20080024465 A KR 20080024465A KR 20080024465 A KR20080024465 A KR 20080024465A KR 101496215 B1 KR101496215 B1 KR 101496215B1
Authority
KR
South Korea
Prior art keywords
wiring
gate
pad
exposure
data
Prior art date
Application number
KR20080024465A
Other languages
English (en)
Other versions
KR20090099301A (ko
Inventor
이진숙
정진구
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR20080024465A priority Critical patent/KR101496215B1/ko
Priority to US12/272,557 priority patent/US20090230395A1/en
Publication of KR20090099301A publication Critical patent/KR20090099301A/ko
Application granted granted Critical
Publication of KR101496215B1 publication Critical patent/KR101496215B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

본 발명은 표시 영역과 이의 주변에 패드 영역이 정의된 기판과, 상기 표시 영역에 형성된 신호 배선 및 상기 패드 영역에 신호 패드와, 상기 신호 배선과 상기 신호 패드를 연결하며, 제 1 배선과 상기 제 1 배선 상부에 형성된 제 2 배선을 구비하는 적어도 하나의 연결 배선; 및 상기 제 1 배선 상부에 형성된 제 2 배선을 포함하고, 상기 제 1 배선 및 제 2 배선 중 적어도 하나는 중앙이 분리 이격된 단차 구조를 갖는 박막 트랜지스터 기판과 이의 제조 방법을 제공한다.
이와 같은 본 발명은 일부 배선의 상부에 또는 하부에 중앙이 분리 이격된 단차 구조가 마련되어 배선 상부에 보호막을 형성하면 단차 구조의 분리 영역 상에는 단차 높이만큼 더 두껍게 보호막이 형성되어, 이후 이중 노광 후 식각을 실시하더라도 상기 보호막의 적어도 일부가 잔류될 수 있기 때문에 배선 노출에 따른 부식 진행을 방지할 수 있다.
팬 아웃, 이중 노광, 분할 노광, 이중 배선, 포토 공정, 액정 표시 장치.

Description

박막 트랜지스터 기판과 이의 제조 방법{THIN FILM TRANSISTOR SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 박막 트랜지스터 기판과 이의 제조 방법에 관한 것으로, 보다 상세하게는, 보호막 패터닝시 이중 노광 영역에 존재하는 배선막의 노출을 방지할 수 있는 박막 트랜지스터 기판과 이의 제조 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display)는 액정 분자의 광학적 이방성 및 편광판의 편광 특성을 이용하여 광원으로부터 입사되는 광의 투과량을 조절하여 화상을 구현하는 디스플레이 소자로서, 경량박형, 고해상도, 대화면화를 실현할 수 있고, 소비전력이 작아 최근 그 응용범위가 급속도로 확대되고 있다.
이러한 액정 표시 장치는 기판 상에 소정 두께로 박막을 형성하는 박막 공정과, 기판 상에 증착된 박막을 원하는 패턴(pattern)으로 형성하는 포토(photo) 공정 및 식각(etching) 공정을 반복하여, 기판 상에 원하는 박막 패턴을 순차적으로 형성하여 제조하게 된다. 상기 포토 공정에서는 소정의 박막이 형성된 기판 상에 감광막을 코팅하고, 소정의 노출 패턴을 가지는 노광 마스크(mask)를 이용하여 감광막을 노광한다. 이때, 노광 마스크에 형성된 소정의 노출 패턴이 감광막에 전사 되어, 이후 감광막을 현상하면 일부 영역은 제거되고 일부 영역은 잔류되어 노광 마스크 패턴의 노출 패턴에 대응하는 소정의 감광막 패턴이 형성된다. 이러한 감광막 패턴을 노출 마스크를 이용하여 그 하부의 박막을 식각함으로써 원하는 박막 패턴이 형성된다.
최근 액정 표시 장치는 기판 크기가 대형화됨에 한번에 기판 전체를 노광하기가 어렵게 되어 기판 전체를 복수의 노광 영역으로 분할하여 복수의 샷(shot)을 통해 기판 전체를 노광하는 추세이다. 이때, 분할 노광은 독립적으로 동작 가능한 셀(cell) 단위로 한 번의 샷을 실시하거나, 또는 하나의 셀을 복수로 분할한 후 스티치(stitch) 샷을 통해 이어붙여 실시할 수 있다. 또한, 상기 분할 노광시 각각의 단위 노광 영역은 노광 마진(margin) 등 여러 공정 요인을 감안해야 하므로, 서로의 경계가 일정 부분 중첩되게 분할된다.
그런데, 중첩 노광 영역에서는 배선막을 보호하기 위한 보호막이 이중 노광에 의한 식각 과정에서 완전히 제거됨으로써, 배선막의 일부가 그대로 외부에 노출될 수 있다. 이렇게 노출된 배선막은 후속 형성되는 또 다른 보호막에 덮혀 보호될 수도 있지만, 일부는 그대로 노출되어 대기와 접촉하게 됨으로써 시간이 지나서 부식된다. 이처럼, 종래의 액정 표시 장치는 일부 배선이 노출되어 부식될 우려가 있었고, 오랜 시간 사용하면 배선 부식에 따른 단선, 단락 등으로 인해 고장이 발생하는 문제가 있었다.
본 발명은 상기의 문제점을 해결하고자 제안된 것으로서, 기판 상에 형성된 배선이 보호막으로 덮이는 구조에서, 일부 배선의 상부에 또는 하부에 단차 구조를 형성하여 이곳에서 형성되는 보호막을 상대적으로 두껍게 해줌으로써, 이중 노광 후 식각을 실시하더라도 상기 보호막의 적어도 일부가 잔류되어 배선이 노출되는 것을 방지할 수 있도록 한 박막 트랜지스터 기판과 이의 제조 방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 배선 노출에 따른 배선 부식을 방지하여 배선 부식에 따른 단선, 단락 등의 고장 원인을 제거함으로써, 오랜 시간 사용하더라도 초기 상태의 높은 동작 신뢰성을 제공할 수 있도록 한 박막 트랜지스터 기판과 이의 제조 방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 일 측면에 따른 박막 트랜지스터 기판은, 표시 영역과 이의 주변에 패드 영역이 정의된 기판; 상기 표시 영역에 형성된 신호 배선 및 상기 패드 영역에 신호 패드; 상기 신호 배선과 상기 신호 패드를 연결하며, 제 1 배선과 상기 제 1 배선 상부에 형성된 제 2 배선을 구비하는 적어도 하나의 연결 배선; 및 상기 제 1 배선 상부에 형성된 제 2 배선; 을 포함하고, 상기 제 1 배선 및 제 2 배선 중 적어도 하나는 중앙이 분리 이격된 단차 구조; 를 갖는다.
상기 신호 배선은 게이트 배선 및 데이터 배선을 포함하는 것이 바람직하다.
상기 게이트 배선과 동일 물질로 상기 제 1 배선이 형성되고, 상기 데이터 배선과 동일 물질로 상기 제 2 배선이 형성되는 것이 바람직하다.
상기 신호 배선 및 상기 신호 패드 상부에 형성된 보호막을 더 포함하는 것이 바람직하다.
상기 보호막은 적어도 하나의 콘택홀을 구비하며, 상기 콘택홀을 형성하기 위한 노광 공정에서 이중 노광 영역은 상기 단차 구조의 분리 영역에 대응하는 것이 바람직하다.
상기 단차 구조의 이격 거리는 상기 이중 노광 영역의 폭과 같게 또는 더 크게 형성되는 것이 바람직하다.
상기 단차 구조의 이격 거리는 1 내지 5㎛이고, 단차 높이는 0.5 내지 1.0㎛인 것이 바람직하다.
상기의 목적을 달성하기 위한 본 발명의 다른 측면에 따른 박막 트랜지스터 기판의 제조 방법은, 기판을 마련하는 단계; 상기 기판 상에 제 1 도전막을 형성하고, 이를 패터닝하여 게이트 배선, 게이트 패드 및 이들을 연결하는 게이트 연결 배선을 형성하는 단계; 상기 게이트 배선, 게이트 패드 및 게이트 연결 배선을 포함하는 전체 구조 상에 절연막을 형성하는 단계; 및 상기 게이트 배선, 게이트 패드 및 게이트 연결 배선을 포함하는 전체 구조 상에 제 2 도전막을 형성하고, 이를 패터닝하여 데이터 배선, 데이터 패드 및 이들을 연결하는 데이터 연결 배선을 형성하는 단계; 를 포함하고, 상기 제 2 도전막의 패터닝 단계는, 상기 제 2 도전막 의 일부로 상기 게이트 연결 배선의 일부 상부에 중앙이 분리 이격된 단차 구조를 형성한다.
상기 제 2 도전막의 패터닝 단계 이후에, 상기 데이터 패턴 상에 보호막을 형성하는 단계; 및 상기 보호막의 일부를 제거하여 콘택홀을 형성하는 단계; 를 더 포함하는 것이 바람직하다.
상기 콘택홀의 형성 단계는, 상기 보호막 상에 감광막을 형성한 후 분할 노광을 실시하여 감광막 패턴을 형성하는 단계; 및 상기 감광막 패턴을 식각 마스크로 하여 상기 보호막을 식각하는 단계; 를 포함하는 것이 바람직하다.
상기 분할 노광은 노광 영역의 일부를 중첩시켜 실시하고, 노광 영역이 중첩되어 이중 노광되는 영역이 상기 단차 구조의 이격 거리와 같게 또는 더 작게 실시하는 것이 바람직하다.
상기 분할 노광의 중첩 마진은 1 내지 2㎛인 것이 바람직하다.
상기 단차 구조의 이격 거리는 1 내지 5㎛이고, 단차 높이는 0.5 내지 1.0㎛인 것이 바람직하다.
상기의 목적을 달성하기 위한 본 발명의 또 다른 측면에 따른 박막 트랜지스터 기판의 제조 방법은, 기판을 마련하는 단계; 상기 기판 상에 제 1 도전막을 형성하고, 이를 패터닝하여 게이트 배선, 게이트 패드 및 이들을 연결하는 게이트 연결 배선을 형성하는 단계; 상기 게이트 배선, 게이트 패드 및 게이트 연결 배선을 포함하는 전체 구조 상에 절연막을 형성하는 단계; 및 상기 게이트 배선, 게이트 패드 및 게이트 연결 배선을 포함하는 전체 구조 상에 제 2 도전막을 형성하고, 이 를 패터닝하여 데이터 배선, 데이터 패드 및 이들을 연결하는 데이터 연결 배선을 형성하는 단계; 를 포함하고, 상기 제 1 도전막의 패터닝 단계는, 상기 제 1 도전막의 일부로 상기 데이터 연결 배선이 형성될 영역에 중앙이 분리 이격된 단차 구조를 형성한다.
상기 제 2 도전막의 패터닝 단계 이후에, 상기 데이터 패턴 상에 보호막을 형성하는 단계; 및 상기 보호막의 일부를 제거하여 콘택홀을 형성하는 단계; 를 더 포함하는 것이 바람직하다.
상기 콘택홀의 형성 단계는, 상기 보호막 상에 감광막을 형성한 후 분할 노광을 실시하여 감광막 패턴을 형성하는 단계; 및 상기 감광막 패턴을 식각 마스크로 하여 상기 보호막을 식각하는 단계; 를 포함하는 것이 바람직하다.
상기 분할 노광은 노광 영역의 일부를 중첩시켜 실시하고, 노광 영역이 중첩되어 이중 노광되는 영역이 상기 단차 구조의 이격 거리와 같게 또는 더 작게 실시하는 것이 바람직하다.
상기 분할 노광의 중첩 마진은 1 내지 2㎛인 것이 바람직하다.
상기 단차 구조의 이격 거리는 1 내지 5㎛이고, 단차 높이는 0.5 내지 1.0㎛인 것이 바람직하다.
본 발명은 기판 상에 형성된 배선이 보호막으로 덮이는 구조에서, 일부 배선의 상부에 또는 하부에 중앙이 분리 이격된 단차 구조가 마련되어 배선 상부에 보호막을 형성하면 단차 구조의 분리 영역 상에는 단차 높이만큼 더 두껍게 보호막이 형성되어, 이후 이중 노광 후 식각을 실시하더라도 상기 보호막의 적어도 일부가 잔류될 수 있기 때문에 배선 노출에 따른 부식 진행을 방지할 수 있다.
또한, 본 발명은 게이트 배선 또는 데이터 배선을 형성하기 위한 기존의 마스크 공정을 이용하여 배선의 상부에 또는 하부에 배선 노출을 방지하는 단차 구조를 형성할 수 있기 때문에 마스크 공정의 추가에 따른 제조 단가의 상승을 방지할 수 있다.
또한, 본 발명은 배선 노출이 방지되어 시간 경과에 따른 배선 부식이 발생하지 않는다. 따라서, 배선 부식에 따른 단선, 단락 등의 고장 원인이 제거됨으로써 오랜 시간 사용하더라도 초기 상태의 높은 동작 신뢰성을 제공할 수 있다.
이후, 첨부된 도면을 참조하여 본 발명에 따른 실시예들을 더욱 상세히 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
또한, 도면에서 각 구성 요소가 명확하게 나타나도록 실제보다 각 구성 요소의 두께, 크기 등을 확대하여 도시하였으며, 각 도면에서 동일 부호는 동일 요소를 지칭하도록 하였다. 또한, '상부' 또는 '위에' 있다고 표현되는 경우는 '바로 상부' 또는 '바로 위에' 있는 경우뿐만 아니라 일정 거리 이격되어 그 사이에 다른 부분이 존재하는 경우도 포함한다. 물론, '하부' 또는 '밑에' 있다고 표현되는 경 우도 마찬가지이다.
<제 1 실시예>
도 1은 본 발명의 제 1 실시예에 따른 박막 트랜지스터 기판의 평면도이고, 도 2는 본 발명의 제 1 실시예에 따른 박막 트랜지스터 기판의 단면도이다.
도 1 및 도 2를 참조하면, 상기 박막 트랜지스터 기판은 화상을 표시하기 위한 화소가 형성되는 표시 영역(110)과, 상기 표시 영역(110)의 외측에 마련되어 상기 화소에 화상 신호를 인가하기 위한 패드(223,263)가 형성되는 패드 영역(120)으로 구분될 수 있다. 또한, 상기 박막 트랜지스터 기판은 투광성 절연 기판(210)과, 상기 기판(210) 상에 일 방향으로 연장 형성된 게이트 배선(GL)과, 상기 기판(210) 상에 게이트 배선(GL)과 교차되는 타 방향으로 연장 형성된 데이터 배선(DL)을 포함한다. 여기서, 게이트 배선(GL)과 데이터 배선(DL)의 교차 영역 또는 이의 인접 영역까지를 포함하여 각각의 화소가 한정되며, 각각의 화소에는 박막 트랜지스터(Thin Film Transistor;TFT)(T), 화소 전극(281)이 형성되고, 유지 전극(미도시)이 더 형성될 수 있다.
상기 박막 트랜지스터(T)는 게이트 전극(221), 절연막(231), 활성층(241), 오믹 콘택층(251), 소오스 전극(261) 및 드레인 전극(262)을 포함한다. 여기서, 게이트 전극(221)은 게이트 배선(GL)과 연결되고, 소오스 전극(261)은 데이터 배선(DL)과 연결되며, 드레인 전극(262)은 제 1 콘택홀(271)을 통해 화소 전극(281)과 연결된다. 따라서, 게이트 배선(GL)을 통해 전달된 소정의 게이트 신호가 게이트 전극(221)에 인가되면 활성층(241)에 도통 채널이 형성되어 데이터 배선(DL)을 통해 전달된 소정의 데이터 신호가 화소 전극(281)에 인가될 수 있다. 그리고, 상기 유지 전극(미도시)은 상부에 형성된 화소 전극(281)과 함께 유지 커패시터를 구성하고, 대략 게이트 배선(GL)과 평행하게 연장된 유지 배선(미도시)에 연결되어 기준 전압을 인가받는다. 따라서, 상기 유지 커패시터를 통해 화소 전극(281)에 충전된 데이터 신호가 다음 데이터 신호가 충전될 때까지 안정적으로 유지될 수 있다. 또한, 전기적 절연을 위해 게이트 배선(GL)과 데이터 배선(DL) 사이에는 절연막(231)이 형성되고, 데이터 배선(DL)과 화소 전극(281) 사이에는 보호막(270)이 형성된다.
한편, 상기 게이트 배선(GL) 및 데이터 배선(DL)은 표시 영역(110)의 외측으로 연장되어 패드 영역(120)에 형성된 게이트 패드(222) 및 데이터 패드(263)에 전기적으로 접속된다. 이때, 상대적으로 넓은 영역에 분산되어 형성된 게이트 배선(GL) 및 데이터 배선(DL)은 배선 간의 간격이 점차로 좁아지는 팬아웃(fan-out) 영역을 거쳐 상대적으로 좁은 영역에 밀집되어 형성된 게이트 패드(222) 및 데이터 패드(263)에 연결된다. 이하에서는 팬아웃 영역에 형성되어 게이트 배선(GL)과 게이트 패드(222)를 연결하는 배선을 게이트 연결 배선(223), 데이터 배선(DL)과 데이터 패드(263)를 연결하는 배선을 데이터 연결 배선(264)으로 정의한다.
상기의 게이트 연결 배선(223)은 복수로 형성되고, 데이터 배선(DL)과 동일 물질로 형성되어 중앙이 분리 이격된 단차 구조(265a,265b)가 상부에 형성되는 적어도 하나의 게이트 연결 배선(223a)을 포함한다. 상기 단차 구조(265a,265b)의 분리 영역은 후속막 즉, 보호막(270)의 두께에 비하여 충분히 미세한 폭으로 형성되 기 때문에 상기 단차 구조(265a,265b) 상에 보호막(270)을 충분히 두껍게 형성하면 상기 단차 구조(265a,265b)가 평탄화되면서 분리 영역 상에 형성되는 보호막(270)은 단차 구조(265a,265b)의 단차 높이만큼 더 두껍게 형성된다. 이때, 더 두껍게 형성된 보호막(270)은 해당 영역이 이후 보호막(270)의 패터닝 과정에서 이중 노광에 의해 완전히 제거되는 것을 방지함으로써, 이후 해당 영역에 후속막이 형성되지 않더라도 게이트 연결 배선(223a)이 외부로 노출되는 것을 방지한다. 그 결과, 게이트 연결 배선(223a)이 외부로 노출되어 부식되는 것을 방지할 수 있다. 한편, 상기 게이트 연결 배선(223a)은 그 상부에 형성되는 보호막(270)의 패터닝시 노광이 중복되는 영역 즉, 이중 노광 영역에 대응하여 마련되는 것이 바람직하며, 상기 단차 구조(265a,265b)의 분리 영역이 상기 이중 노광 영역에 대응하여 마련되는 것이 더욱 바람직하다. 이때, 상기 단차 구조(265a,265b)의 이격 거리는 상기 이중 노광 영역의 폭과 같게 또는 더 크게 형성되는 것이 바람직하다. 예를 들어, 1㎛ 미만인 경우 패터닝 자체가 매우 어렵고, 5㎛를 초과할 경우 보호막을 4㎛ 이하의 두께로 형성하면 중앙의 분리 영역이 충분히 채워지지 않을 수 있으므로, 상기 단차 구조(265a,265b)의 이격 거리는 대략 1 내지 5㎛ 인 것이 바람직하다. 또한, 콘택홀 형성을 위한 패터닝시 상기 보호막(270)은 대략 0.4 내지 0.7㎛ 정도 식각되므로, 상기 단차 구조(265a,265b)의 단차 높이는 대략 0.5 내지 1.0㎛인 것이 바람직하다.
이와 같은 구성을 갖는 본 발명의 제 1 실시예에 따른 박막 트랜지스터 기판의 제조 공정에 대하여 설명하면 다음과 같다. 이때, 표시 영역(110)과 패드 영 역(120)을 구분하여 설명한다.
도 3 내지 도 7은 본 발명의 제 1 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 설명하기 위한 표시 영역의 일부 단면도이다.
도 3을 참조하면, 투광성 절연 기판(210) 예를 들어, 유리 기판 또는 석영 기판 등을 마련하여 상기 기판(210) 상에 제 1 도전막을 형성한 다음 이를 패터닝하여 게이트 전극(221) 및 게이트 배선(GL)을 형성한다. 이때, 게이트 전극(221) 및 게이트 배선(GL)은 표시 영역(110)에 형성되고, 게이트 배선(GL)의 일단은 표시 영역(110)에서 패드 영역(120)으로 일부 연장된다. 한편, 상기 게이트 배선(GL)의 형성 단계에서는 유지 전극 및 이에 연결되는 유지 배선을 함께 형성할 수 있고, 상기 제 1 도전막은 Al, Mo, Cr, Ti, Ta, Ag, Ni, W 및 Nd 중 적어도 어느 하나를 포함하는 단일막 또는 다층막을 사용할 수 있다.
도 4를 참조하면, 게이트 전극(221) 및 게이트 배선(GL)을 포함하는 전체 구조 상에 절연막(231)을 형성하고, 상기 절연막(231) 상에 활성층(241), 오믹 콘택층(251)을 순차적으로 적층하여 다층 구조의 반도체층을 형성한 다음 이를 패터닝하여 게이트 전극(221) 상부에 고립된 섬 형태의 반도체층을 형성한다. 이때, 절연막(231)은 부착성 및 절연성이 우수한 산화 실리콘(SiO2), 질화 실리콘(SiNx) 중 적어도 하나를 포함하는 무기 절연 물질을 사용하고, 활성층(241)은 비정질 실리콘층(Amorphous Silicon:a-Si)을 사용하며, 오믹 콘택층(251)은 실리사이드 또는 n형 불순물이 고농도로 도핑된 비정질 실리콘층(n+ a-Si)을 사용할 수 있다. 물론, 상 기 활성층(241)은 다결정 실리콘으로 형성될 수도 있을 것이다. 또한, 섬 형태의 반도체층은 각각의 화소 영역에 적어도 하나 이상 마련되는 것이 바람직하다. 이후, 섬 형태의 반도체층을 포함하는 전체 구조 상에 제 2 도전막을 형성한 다음 이를 패터닝하여 소오스 전극(261), 드레인 전극(262) 및 데이터 배선(DL)을 형성한다. 이때, 제 2 도전막은 Al, Mo, Cr, Ti, Ta, Ag, Ni, W 및 Nd 중 적어도 어느 하나를 포함하는 단일막 또는 다층막을 사용할 수 있다. 이어, 소오스 전극(261)과 드레인 전극(262) 사이에 노출된 오믹 콘택층(251)을 제거하면 각각의 화소 영역에는 게이트 전극(221), 절연막(231), 활성층(241), 오믹 콘택층(251), 소오스 전극(261) 및 드레인 전극(262)을 포함하는 박막 트랜지스터(T)가 적어도 하나 이상 마련된다. 이러한 박막 트랜지스터(T)는 각각의 화소를 독립적으로 제어하는 스위칭 소자로 사용된다.
도 5를 참조하면, 박막 트랜지스터(T)를 포함하는 전체 구조 상에 보호막(270)을 형성한다. 이때, 보호막(270)은 무기 절연막 및 유기 절연막 중 적어도 어느 하나를 포함하는 단일층 또는 다중층을 사용할 수 있다. 본 실시예의 보호막은 절연성 및 부착성이 우수한 산화 실리콘(SiOx), 질화 실리콘(SiNx) 등의 무기 절연막 상에 BCB(Benzene Cyclo Butane), SOG(Siloxane Polymer), 폴리이미드계 수지 등의 유기 절연막을 적층하여 형성한다. 이처럼, 유전율이 낮은 유기 절연막을 후막으로 사용하면, 신호 배선(GL 및/또는 DL)과 화소 전극(281) 사이의 기생 용량이 줄어들어 신호 배선(GL 및/또는 DL)과 화소 전극(281)을 일정 부분 겹쳐지게 형성 할 수 있으므로 개구율을 향상시킬 수 있다.
도 6을 참조하면, 포토 공정 및 식각 공정을 통해 보호막(270)을 패터닝하여 드레인 전극(262)의 일부를 노출시키는 제 1 콘택홀(271)을 형성한다. 즉, 상기 보호막(270) 상에 감광막을 형성한 후 노광 공정 및 현상 공정을 포함하는 포토 공정을 실시하여 감광막 패턴을 형성하고, 상기 감광막 패턴을 식각 마스크로 하여 상기 보호막(270)을 식각하여 제 1 콘택홀(271)를 형성한다.
도 7을 참조하면, 상기 제 1 콘택홀(271)을 포함하는 전체 구조 상에 제 3 도전막(미도시)를 형성한 다음 이를 패터닝하여 화소 전극(281)을 형성한다. 이때, 화소 전극(160)은 콘택홀(151)을 통해 드레인 전극(146)과 전기적으로 연결되고, 제 3 도전막은 투광성 도전막 예를 들어, ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등을 사용할 수 있다.
한편, 본 실시예에 따른 박막 트랜지스터 기판은 기판 크기가 대형화됨에 따라 분할 노광을 통해 제조하는 것이 중소형 기판의 노광 장비를 그대로 활용할 수 있으므로 제조 단가 측면에서 유리하다. 즉, 도 1과 같이, 전체 기판을 동일 패턴 및 동일 면적을 갖는 복수의 노광 영역(A1,A2)으로 분할하고, 첫 번째 노광 영역(A1)에 대한 첫 번째 노광을 실시한 후 노광 마스크를 두 번째 노광 영역(A2)로 이동시켜 두 번째 노광을 실시하는 방식으로 모든 노광 영역(A1,A2)에 대한 순차 노광을 실시한다. 이때, 일정한 노광 마진을 확보하기 위해 복수의 노광 영역(A1,A2)은 서로의 경계가 일정 부분(A3) 중첩되는 것이 바람직하다. 예를 들어, 본 실시예에서 노광 영역의 중첩 마진은 1 내지 2㎛ 범위에서 설정된다. 이처럼, 분할 노광시에는 일부의 노광 영역(A3)이 서로 중첩됨에 따라 이중 노광이 발생할 수 있다. 이때, 패드 영역(120)에 마련된 배선 중 일부(223a)가 노출될 수 있는데, 본 실시예와 같이, 이중 노광 영역에 존재하는 배선(223a)의 상부에 중앙이 분리 이격된 단차 구조가 형성되면 상기 단차 구조로 인해 후속막 즉, 보호막(270)이 두껍게 형성되어 배선 노출이 방지될 수 있다. 도 1에서는 일부 배선(223a)이 이중 노광 영역(A3)에 존재함을 보여주기 위해 이중 노광 영역(A3)를 실제보다 훨씬 과장하여 도시하였다. 하기에서는, 이중 노광에 따른 배선 노출을 방지할 수 있는 박막 트랜지스터 기판의 제조 방법에 대하여 보다 상세히 설명한다.
도 8 내지 도 12는 본 발명의 제 1 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 설명하기 위한 패드 영역의 일부 단면도로서, 전술한 도 3 내지 도 7에 각각 대응한다.
도 1 및 도 8을 참조하면, 전술한 게이트 배선( GL)의 형성 단계에서 제 1 도전막으로 기판(210)의 패드 영역(120)에 게이트 패드(222) 및 게이트 연결 배선(223)을 형성한다. 이로 인해, 기판(210)의 표시 영역(110)에 형성된 게이트 배선(GL)은 게이트 연결 배선(223)을 통해 게이트 패드(222)와 연결되어 이후 게이트 패드(222)를 통해 게이트 신호를 전달받을 수 있게 된다.
도 1 및 도 9를 참조하면, 전술한 데이터 배선(DL)의 형성 단계에서 제 2 도전막으로 기판(210)의 패드 영역(120)에 데이터 패드(263) 및 데이터 연결 배선(264)을 형성한다. 이로 인해, 기판(210)의 표시 영역(110)에 형성된 데이터 배선(DL)은 데이터 연결 배선(264)을 통해 데이터 패드(263)와 연결되어 이후 데이터 패드(263)를 통해 데이터 신호를 전달받을 수 있게 된다. 한편, 제 2 도전막의 일부로 보호막(270) 패터닝시의 이중 노광 영역(A3)에 존재하는 게이트 연결 배선(223a) 상부의 절연막(231) 상에 형성되어 중앙이 분리 이격된 단차 구조(265a,265b)를 형성한다. 이때, 단차 구조(265a,265b)의 분리 영역은 제 2 도전막의 일부가 전체 두께로 제거되거나, 또는 일부 두께만 제거되어 형성될 수 있다. 또한, 상기 단차 구조(265a,265b)의 분리 영역은 보호막(270) 패터닝시의 이중 노광 영역(A3)의 폭과 같게 또는 더 크게 형성되는 것이 바람직하다.
도 1 및 도 10을 참조하면, 전술한 보호막(270)의 형성 단계에서, 상기 단차 구조(265a,265b)를 포함하는 전체 패드 영역(120) 상에 보호막(270)을 형성한다. 이때, 보호막(270)은 단차 구조(265a,265b)의 이격 거리보다 충분히 두껍게 형성하는 것이 바람직하다. 이로 인해, 상기 단차 구조(265a,265b)가 평탄화되면서 분리 영역 상에 형성되는 보호막(270)은 대략 단차 구조(265a,265b)의 단차 높이만큼 더 두껍게 형성된다.
도 1 및 도 11을 참조하면, 전술한 보호막(270)의 패터닝 단계에서, 상기 기판(210)의 패드 영역(120)에 형성된 보호막(270)을 패터닝하여 게이트 패드(222a)를 노출시키는 제 2 콘택홀(272)를 형성한다. 즉, 상기 보호막(270) 상에 감광막을 형성한 후 노광 공정 및 현상 공정을 포함하는 포토 공정을 실시하여 감광막 패턴을 형성하고, 상기 감광막 패턴을 식각 마스크로 하여 상기 보호막(270)을 식각하여 제 2 콘택홀(272)를 형성한다. 이때, 상기 노광 공정에서는 기판(210)의 전체 영역을 복수의 노광 영역(A1,A2)으로 분할하여 노광을 실시할 수 있다. 이때, 일정 한 노광 마진이 확보되도록 복수의 노광 영역(A1,A2)은 서로의 경계가 일정 부분(A3) 예를 들어, 1 내지 2㎛ 범위에서 중첩될 수 있다. 이에 따라, 일반적인 식각 공정에서는 이중 노광된 보호막(270)이 모두 식각되어 해당 영역에 존재하는 일부 게이트 연결 배선(223a)이 외부로 노출될 수 있다. 그러나, 본 실시예의 식각 공정에서 이중 노광 영역(A3)에 존재하는 게이트 연결 배선(223)의 상부에는 중앙이 분리 이격된 단차 구조(265a,265b)가 형성된다. 따라서, 이중 노광 영역(A3)에 대응하는 단차 구조(265a,265b)의 분리 영역의 상부에는 단차 높이만큼 더 두껍게 보호막(270)이 형성되어, 이후 이중 노광 후 식각을 실시하더라도 상기 보호막(270)의 적어도 일부(270b)가 잔류될 수 있기 때문에 게이트 연결 배선(223a)의 노출을 방지할 수 있다.
도 1 및 도 12를 참조하면, 전술한 화소 전극(281)의 패터닝 단계에서, 상기 기판(210)의 패드 영역(120)에 형성된 제 3 도전막 즉, 투광성 도전막을 패터닝하여 제 2 콘택홀(272)을 통해 게이트 패드(222a)에 접속되는 게이트 보조 패드(282)를 형성한다. 도시되지는 않았지만, 상기 게이트 보조 패드(282)와 동일 단계에서 데이터 패드(263)에 접속되는 데이터 보조 패드도 함께 형성된다. 물론, 상기의 게이트 보조 패드(282) 및 데이터 보조 패드는 필요에 따라 생략될 수 있고, 이 경우 게이트 패드(222a) 및 데이터 패드(263)는 그대로 노출될 수 있다.
<제 2 실시예>
한편, 전술한 제 1 실시예에 따른 박막 트랜지스터 기판의 제조 과정에서는, 게이트 배선(GL)의 형성 방향과 대략 동일 방향으로 복수의 노광 영역(A1,A2)이 구 획되어, 일부 게이트 연결 배선(223a)의 형성 영역에서 이중 노광이 발생하는 경우를 예시하여 설명하였으나, 본 발명은 이에 한정되지 않고, 복수의 노광 영역(도 13의 B1, B2))은 데이터 배선(DL)의 형성 방향과 대략 동일 방향으로 구획되어, 일부 데이터 연결 배선(도 13의 264a)의 형성 영역에서 이중 노광이 발생하는 경우도 있을 수 있을 것이다. 하기에서는 이러한 가능성의 일예로 본 발명의 제 2 실시예에 따른 박막 트랜지스터 기판의 제조 과정에 관해 설명한다. 이때, 전술한 실시예와 중복되는 설명은 생략하거나 간략히 설명한다.
도 13은 본 발명의 제 2 실시예에 따른 박막 트랜지스터 기판의 평면도이고, 도 14는 본 발명의 제 2 실시예에 따른 박막 트랜지스터 기판의 단면도이다.
도 13 및 도 14를 참조하면, 본 실시예에 따른 복수의 노광 영역(B1,B2)은 데이터 배선(DL)의 형성 방향과 대략 동일 방향으로 구획된다. 이때, 일정한 노광 마진을 확보하기 위해 복수의 노광 영역(B1,B2)은 서로의 경계가 일정 부분(B3) 중첩되는 것이 바람직하다. 예를 들어, 본 실시예에서 상기의 노광 마진은 1 내지 2㎛ 범위에서 설정된다. 또한, 상기 박막 트랜지스터 기판은 투광성 절연 기판(210)과, 상기 기판(210) 상에 일 방향으로 연장 형성된 게이트 배선(GL)과, 상기 기판(210) 상에 게이트 배선(GL)과 교차되는 타 방향으로 연장 형성된 데이터 배선(DL)을 포함한다.
상기 게이트 배선(GL) 및 데이터 배선(DL)은 표시 영역(110)의 외측으로 연장되고, 게이트 연결 배선(223) 및 데이터 연결 배선(264)으로 통해 패드 영역(120)에 게이트 패드(222) 및 데이터 패드(263)에 각각 전기적으로 접속된다. 상 기의 데이터 연결 배선(264)은 복수로 형성되고, 게이트 배선(GL)과 동일 물질로 형성되어 중앙이 분리 이격된 단차 구조(224a,2224b)가 하부에 형성되는 적어도 하나의 데이터 연결 배선(264a)을 포함한다. 이러한 단차 구조(224a,2224b)로 인해 그 상부에 형성되는 데이터 연결 배선(264a)은 이에 대응하는 2차 단차 구조 즉, 중앙이 오목하고 중앙의 양측이 볼록한 구조를 갖게 된다. 상기 2차 단차 구조의 오목부는 그 상부에 형성되는 후속막 즉, 보호막(270)의 두께에 비하여 충분히 미세한 폭으로 형성되기 때문에 상기 2차 단차 구조 상에 보호막(270)을 충분히 두껍게 형성하면 상기 2차 단차 구조가 평탄화되면서 상기 오목부 상에 형성되는 보호막(270)은 대략 상기 볼록부 상에 형성되는 보호막(270)의 두께만큼 더 두껍게 형성된다. 이때, 더 두껍게 형성된 보호막(270)은 해당 영역이 이후 보호막(270)의 패터닝 과정에서 이중 노광 후 식각을 실시하더라도 완전히 제거되지 않고 적어도 일부가 잔류되어, 이후 해당 영역에 후속막이 형성되지 않더라도 데이터 연결 배선(264a)이 외부로 노출되는 것을 방지한다. 그 결과, 데이터 연결 배선(264a)이 외부로 노출되어 부식되는 것을 방지할 수 있다.
이와 같은 구성을 갖는 본 발명의 제 2 실시예에 따른 박막 트랜지스터 기판의 제조 공정에 대하여 설명하면 다음과 같다. 이때, 표시 영역(110)은 전술한 제 1 실시예에 따른 박막 트랜지스터 기판의 제조 공정과 대략 동일하므로, 패드 영역(120)에 대해서만 설명한다.
도 15 내지 도 19는 본 발명의 제 2 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 설명하기 위한 패드 영역의 일부 단면도로서, 전술한 도 3 내지 도 7 에 각기 대응한다.
도 13 및 도 15를 참조하면, 전술한 게이트 배선(GL)의 형성 단계에서 제 1 도전막으로 기판(210)의 패드 영역(120)에 게이트 패드(222) 및 게이트 연결 배선(223)을 형성한다. 이로 인해, 기판(210)의 표시 영역(110)에 형성된 게이트 배선(GL)은 게이트 연결 배선(223)을 통해 게이트 패드(222)와 연결되어 이후 게이트 패드(222)를 통해 게이트 신호를 전달받을 수 있게 된다. 한편, 제 1 도전막의 일부로 보호막(270) 패터닝시의 이중 노광 영역(B3)에 존재하는 데이터 연결 배선(264a)이 형성될 영역에 중앙이 분리 이격된 단차 구조(224a,224b)를 형성한다. 이때, 단차 구조(224a,224b)의 분리 영역은 제 1 도전막의 일부가 전체 두께로 제거되거나, 또는 일부 두께만 제거되어 형성될 수 있다. 또한, 상기 단차 구조(224a,224b)의 분리 영역은 보호막(270) 패터닝시의 이중 노광 영역(B3)의 폭과 같게 또는 더 크게 형성되는 것이 바람직하다.
도 13 및 도 16을 참조하면, 전술한 데이터 배선(DL)의 형성 단계에서 제 2 도전막으로 기판(210)의 패드 영역(120)에 데이터 패드(263) 및 데이터 연결 배선(264)을 형성한다. 이로 인해, 기판(210)의 표시 영역(110)에 형성된 데이터 배선(DL)은 데이터 연결 배선(264)을 통해 데이터 패드(263)와 연결되어 이후 데이터 패드(263)를 통해 데이터 신호를 전달받을 수 있게 된다. 이때, 보호막 패터닝시의 이중 노광 영역(B3)에 존재하는 데이터 연결 배선(264a)은 그 하부의 단차 구조(224a,224b)를 따라 형성되어 이에 대응하는 2차 단차 구조 즉, 중앙이 오목하고 중앙의 양측이 볼록한 구조를 갖게 된다.
도 13 및 도 17을 참조하면, 전술한 보호막(270)의 형성 단계에서, 상기 2차 단차 구조를 포함하는 전체 패드 영역(B2)에 보호막(270)을 형성한다. 이때, 보호막(270)은 상기 2차 단차 구조의 오목부의 폭보다 충분히 두껍게 형성하는 것이 바람직하다. 이로 인해, 상기 2차 단차 구조가 평탄화되면서 상기 오목부 상에 형성되는 보호막(270)은 대략 볼록부와 오목부의 두께 차이만큼 더 두껍게 형성된다.
도 13 및 도 18을 참조하면, 전술한 보호막(270)의 패터닝 단계에서, 상기 기판(210)의 패드 영역(120)에 형성된 보호막(270)을 패터닝하여 데이터 패드(263a)를 노출시키는 제 3 콘택홀(273)를 형성한다. 즉, 상기 보호막(270) 상에 감광막을 형성한 후 노광 공정 및 현상 공정을 포함하는 포토 공정을 실시하여 감광막 패턴을 형성하고, 상기 감광막 패턴을 식각 마스크로 하여 상기 보호막(270)을 식각하여 제 3 콘택홀(273)를 형성한다. 이때, 상기 노광 공정에서는 기판(1110)의 전체 영역을 복수의 노광 영역(B1,B2)으로 분할하여 노광을 실시하는 것이 바람직하다. 이때, 일정한 노광 마진이 확보되도록 복수의 노광 영역(B1,B2)은 서로의 경계가 일정 부분(B3) 예를 들어, 1 내지 1㎛ 범위에서 중첩될 수 있다. 이에 따라, 일반적인 식각 공정에서는 이중 노광된 보호막(270)이 과도하게 식각되어 해당 영역에 존재하는 일부 데이터 연결 배선(264a)이 노출될 수 있다. 그러나, 본 실시예의 식각 공정에서 이중 노광 영역(B3)에 존재하는 데이터 연결 배선(264a)은 중앙이 오목하고 중앙의 양측이 볼록한 2차 단차 구조로 형성된다. 따라서, 이중 노광 영역(B3)에 대응하는 오목부의 상부에는 볼록부와 오목부의 두께 차이만큼 더 두껍게 보호막(270)이 형성되어, 이후 이중 노광 후 식각을 실시하더 라도 상기 보호막(270)의 적어도 일부(270b)가 잔류될 수 있기 때문에 데이터 연결 배선(264a)의 노출을 방지할 수 있다.
도 13 및 도 19를 참조하면, 전술한 화소 전극(281)의 패터닝 단계에서, 상기 기판(210)의 패드 영역(120)에 형성된 제 3 도전막 즉, 투광성 도전막을 패터닝하여 제 3 콘택홀(273)을 통해 데이터 패드(263a)에 접속되는 데이터 보조 패드(283)를 형성한다. 도시되지는 않았지만, 상기 데이터 보조 패드(283)와 동일 단계에서 게이트 패드(222)에 접속되는 게이트 보조 패드도 함께 형성된다. 물론, 상기의 데이터 보조 패드(283) 및 게이트 보조 패드는 필요에 따라 생략될 수 있고, 이 경우 데이터 패드(263a) 및 게이트 패드(222)는 그대로 노출될 수 있다.
한편, 도시되지는 않았지만, 전술한 제 1, 제 2 실시예에 따른 박막 트랜지스터 기판의 제조와는 별도로 컬러 필터 기판이 제조될 수 있다. 상기 컬러 필터 기판은 각 화소 영역 간의 빛샘을 방지하기 위한 블랙 매트릭스(black matrix)와, 화소 영역으로 입사된 광을 채색하는 삼원색 즉, 적색(R), 녹색(G), 청색(B) 컬러 필터(color filter)가 격자 구조로 형성되고, 소정 영역에 셀갭(cell gap) 유지를 위해 소정 높이를 갖는 컬럼 스페이서가 형성되며, 그 전면에 공통 전극이 형성된 투광성 기판이다. 물론, 상기 컬러 필터와 공통 전극 사이에는 계면의 부착성 및 평탄성을 개선하기 위한 오버 코트막(over coat layer)이 더 형성될 수도 있다. 이후, 상기 박막 트랜지스터 기판의 화소 전극과, 상기 컬러 필터 기판의 공통 전극이 서로 대향되도록 두 기판을 합착하고, 그 사이에 액정층을 형성하여 액정 표시 패널을 구성한다. 이때, 액정층의 밀봉 및 두 기판의 합착을 위해 적어도 일측 기 판의 가장자리를 따라 소정의 씰재가 형성될 수 있다.
또한, 전술한 제 1, 제 2 실시예에서는 게이트 전극이 소오스 전극 및 드레인 전극의 하부에 위치된 구조 즉, 바텀 게이트 구조(bottom gate type)의 박막 트랜지스터 기판을 예시하여 설명하였으나, 본 발명은 이에 한정되지 않으며, 게이트 전극이 소오스 전극 및 드레인 전극의 상부에 위치된 구조 즉, 탑 게이트 구조(top gage type)의 박막 트랜지스터 기판에도 적용될 수 있다.
이상, 본 발명에 대하여 전술한 실시예 및 첨부된 도면을 참조하여 설명하였으나, 본 발명은 이에 한정되지 않으며, 후술되는 특허청구범위에 의해 한정된다. 따라서, 본 기술분야의 통상의 지식을 가진 자라면 후술되는 특허청구범위의 기술적 사상에서 벗어나지 않는 범위 내에서 본 발명이 다양하게 변형 및 수정될 수 있음을 알 수 있을 것이다.
도 1은 본 발명의 제 1 실시예에 따른 박막 트랜지스터 기판의 평면도.
도 2는 본 발명의 제 1 실시예에 따른 박막 트랜지스터 기판의 단면도.
도 3 내지 도 7은 본 발명의 제 1 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 설명하기 위한 표시 영역의 일부 단면도.
도 8 내지 도 12는 본 발명의 제 1 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 설명하기 위한 패드 영역의 일부 단면도.
도 13은 본 발명의 제 2 실시예에 따른 박막 트랜지스터 기판의 평면도.
도 14는 본 발명의 제 2 실시예에 따른 박막 트랜지스터 기판의 단면도.
도 15 내지 도 19는 본 발명의 제 2 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 설명하기 위한 패드 영역의 일부 단면도.
<도면의 주요 부분에 대한 부호의 설명>
210: 기판 221: 게이트 전극
222: 게이트 패드 223: 게이트 연결 배선
231: 절연막 241: 활성층
251: 오믹 콘택층 261: 소오스 전극
262: 드레인 전극 263: 데이터 패드
264: 데이터 연결 배 270: 보호막
281: 화소 전극

Claims (19)

  1. 표시 영역과 이의 주변에 패드 영역이 정의된 기판;
    상기 표시 영역에 형성되며, 절연막을 사이에 두고 배치되는 게이트 배선과 데이터 배선을 포함하는 신호 배선;
    상기 패드 영역에 형성되며, 상기 절연막을 사이에 두고 배치되는 게이트 패드와 데이터 패드를 포함하는 신호 패드;
    상기 게이트 배선과 상기 게이트 패드를 연결하는 제 1 배선; 및
    상기 데이터 배선과 상기 데이터 패드를 연결하는 제 2 배선; 을 포함하고,
    상기 제 1 배선 및 제 2 배선 중 적어도 하나는 중앙이 분리 이격된 단차 구조; 를 갖는 박막 트랜지스터 기판.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 게이트 배선과 동일 물질로 상기 제 1 배선이 형성되고, 상기 데이터 배선과 동일 물질로 상기 제 2 배선이 형성되는 박막 트랜지스터 기판.
  4. 청구항 1 및 청구항 3 중 어느 한 항에 있어서,
    상기 신호 배선 및 상기 신호 패드 상부에 형성된 보호막을 더 포함하는 박막 트랜지스터 기판.
  5. 청구항 4에 있어서,
    상기 보호막은 적어도 하나의 콘택홀을 구비하며, 상기 콘택홀을 형성하기 위한 노광 공정에서 이중 노광 영역은 상기 단차 구조의 분리 영역에 대응하는 박막 트랜지스터 기판.
  6. 청구항 5에 있어서,
    상기 단차 구조의 이격 거리는 상기 이중 노광 영역의 폭과 같게 또는 더 크게 형성되는 박막 트랜지스터 기판.
  7. 청구항 1에 있어서,
    상기 단차 구조의 이격 거리는 1 내지 5㎛이고, 단차 높이는 0.5 내지 1.0㎛인 박막 트랜지스터 기판.
  8. 기판을 마련하는 단계;
    상기 기판 상에 제 1 도전막을 형성하고, 이를 패터닝하여 게이트 배선, 게이트 패드 및 이들을 연결하는 게이트 연결 배선을 형성하는 단계;
    상기 게이트 배선, 게이트 패드 및 게이트 연결 배선을 포함하는 전체 구조 상에 절연막을 형성하는 단계; 및
    상기 게이트 배선, 게이트 패드 및 게이트 연결 배선을 포함하는 전체 구조 상에 제 2 도전막을 형성하고, 이를 패터닝하여 데이터 배선, 데이터 패드 및 이들을 연결하는 데이터 연결 배선을 형성하는 단계; 를 포함하고,
    상기 제 2 도전막의 패터닝 단계는,
    상기 제 2 도전막의 일부로 상기 게이트 연결 배선의 일부 상부에 중앙이 분리 이격된 단차 구조를 형성하는 박막 트랜지스터 기판의 제조 방법.
  9. 청구항 8에 있어서,
    상기 제 2 도전막의 패터닝 단계 이후에,
    상기 데이터 패턴 상에 보호막을 형성하는 단계; 및
    상기 보호막의 일부를 제거하여 콘택홀을 형성하는 단계; 를 더 포함하는 박막 트랜지스터의 제조 방법.
  10. 청구항 9에 있어서,
    상기 콘택홀의 형성 단계는,
    상기 보호막 상에 감광막을 형성한 후 분할 노광을 실시하여 감광막 패턴을 형성하는 단계; 및
    상기 감광막 패턴을 식각 마스크로 하여 상기 보호막을 식각하는 단계; 를 포함하는 박막 트랜지스터 기판의 제조 방법.
  11. 청구항 10에 있어서,
    상기 분할 노광은 노광 영역의 일부를 중첩시켜 실시하고, 노광 영역이 중첩되어 이중 노광되는 영역이 상기 단차 구조의 이격 거리와 같게 또는 더 작게 실시하는 박막 트랜지스터 기판의 제조 방법.
  12. 청구항 11에 있어서,
    상기 분할 노광의 중첩 마진은 1 내지 2㎛인 박막 트랜지스터 기판의 제조 방법.
  13. 청구항 10에 있어서,
    상기 단차 구조의 이격 거리는 1 내지 5㎛이고, 단차 높이는 0.5 내지 1.0㎛인 박막 트랜지스터 기판의 제조 방법.
  14. 기판을 마련하는 단계;
    상기 기판 상에 제 1 도전막을 형성하고, 이를 패터닝하여 게이트 배선, 게이트 패드 및 이들을 연결하는 게이트 연결 배선을 형성하는 단계;
    상기 게이트 배선, 게이트 패드 및 게이트 연결 배선을 포함하는 전체 구조 상에 절연막을 형성하는 단계; 및
    상기 게이트 배선, 게이트 패드 및 게이트 연결 배선을 포함하는 전체 구조 상에 제 2 도전막을 형성하고, 이를 패터닝하여 데이터 배선, 데이터 패드 및 이들 을 연결하는 데이터 연결 배선을 형성하는 단계; 를 포함하고,
    상기 제 1 도전막의 패터닝 단계는,
    상기 제 1 도전막의 일부로 상기 데이터 연결 배선이 형성될 영역에 중앙이 분리 이격된 단차 구조를 형성하는 박막 트랜지스터 기판의 제조 방법.
  15. 청구항 14에 있어서,
    상기 제 2 도전막의 패터닝 단계 이후에,
    상기 데이터 패턴 상에 보호막을 형성하는 단계; 및
    상기 보호막의 일부를 제거하여 콘택홀을 형성하는 단계; 를 더 포함하는 박막 트랜지스터의 제조 방법.
  16. 청구항 15에 있어서,
    상기 콘택홀의 형성 단계는,
    상기 보호막 상에 감광막을 형성한 후 분할 노광을 실시하여 감광막 패턴을 형성하는 단계; 및
    상기 감광막 패턴을 식각 마스크로 하여 상기 보호막을 식각하는 단계; 를 포함하는 박막 트랜지스터 기판의 제조 방법.
  17. 청구항 16에 있어서,
    상기 분할 노광은 노광 영역의 일부를 중첩시켜 실시하고, 노광 영역이 중첩 되어 이중 노광되는 영역이 상기 단차 구조의 이격 거리와 같게 또는 더 작게 실시하는 박막 트랜지스터 기판의 제조 방법.
  18. 청구항 17에 있어서,
    상기 분할 노광의 중첩 마진은 1 내지 2㎛인 박막 트랜지스터 기판의 제조 방법.
  19. 청구항 14에 있어서,
    상기 단차 구조의 이격 거리는 1 내지 5㎛이고, 단차 높이는 0.5 내지 1.0㎛인 박막 트랜지스터 기판의 제조 방법.
KR20080024465A 2008-03-17 2008-03-17 박막 트랜지스터 기판과 이의 제조 방법 KR101496215B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20080024465A KR101496215B1 (ko) 2008-03-17 2008-03-17 박막 트랜지스터 기판과 이의 제조 방법
US12/272,557 US20090230395A1 (en) 2008-03-17 2008-11-17 Thin film transistor substrate and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080024465A KR101496215B1 (ko) 2008-03-17 2008-03-17 박막 트랜지스터 기판과 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20090099301A KR20090099301A (ko) 2009-09-22
KR101496215B1 true KR101496215B1 (ko) 2015-02-27

Family

ID=41062039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080024465A KR101496215B1 (ko) 2008-03-17 2008-03-17 박막 트랜지스터 기판과 이의 제조 방법

Country Status (2)

Country Link
US (1) US20090230395A1 (ko)
KR (1) KR101496215B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8114720B2 (en) 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5719610B2 (ja) * 2011-01-21 2015-05-20 三菱電機株式会社 薄膜トランジスタ、及びアクティブマトリクス基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070049402A (ko) * 2005-11-08 2007-05-11 삼성전자주식회사 액정 표시 장치, 박막 트랜지스터 기판 및 그 제조 방법
KR20070109279A (ko) * 2006-05-10 2007-11-15 엘지.필립스 엘시디 주식회사 액정표시장치 및 이의 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100499371B1 (ko) * 2002-04-17 2005-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
TW564564B (en) * 2002-10-03 2003-12-01 Au Optronics Corp Pixel structure and fabricating method thereof
KR101034181B1 (ko) * 2003-08-21 2011-05-12 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
US7220611B2 (en) * 2003-10-14 2007-05-22 Lg.Philips Lcd Co., Ltd. Liquid crystal display panel and fabricating method thereof
US7336336B2 (en) * 2003-10-14 2008-02-26 Lg. Philips Co. Ltd. Thin film transistor array substrate, method of fabricating the same, liquid crystal display panel having the same and fabricating method thereof
KR101009677B1 (ko) * 2004-05-24 2011-01-19 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법
KR100603836B1 (ko) * 2004-11-30 2006-07-24 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그의 제조방법
DE102005059789B4 (de) * 2004-12-23 2010-07-22 Lg Display Co., Ltd. Flüssigkristallanzeigevorrichtung
KR101146527B1 (ko) * 2005-11-30 2012-05-25 엘지디스플레이 주식회사 게이트 인 패널 구조 액정표시장치 및 그 제조 방법
KR20070117110A (ko) * 2006-06-07 2007-12-12 엘지.필립스 엘시디 주식회사 테이프 캐리어 패키지 및 이를 포함하는 액정표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070049402A (ko) * 2005-11-08 2007-05-11 삼성전자주식회사 액정 표시 장치, 박막 트랜지스터 기판 및 그 제조 방법
KR20070109279A (ko) * 2006-05-10 2007-11-15 엘지.필립스 엘시디 주식회사 액정표시장치 및 이의 제조방법

Also Published As

Publication number Publication date
KR20090099301A (ko) 2009-09-22
US20090230395A1 (en) 2009-09-17

Similar Documents

Publication Publication Date Title
JP5379824B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
KR101086477B1 (ko) 표시 소자용 박막 트랜지스터 기판 제조 방법
JP5528475B2 (ja) アクティブマトリクス基板及びその製造方法
KR20030082648A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20030027861A (ko) 액정 표시 장치용 기판 및 그것을 이용한 액정 표시 장치
JP2005346090A (ja) 液晶表示装置及びその製造方法
JP2004334214A (ja) 薄膜トランジスタ・アレイ基板及びその製造方法
KR101090245B1 (ko) 박막 트랜지스터 표시판
KR20140083649A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR20100005454A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101090246B1 (ko) 박막 트랜지스터 표시판
KR100443835B1 (ko) 정전기 방지를 위한 박막트랜지스터 어레이 기판 및 그 제조방법
KR101956814B1 (ko) 액정표시장치 및 그 제조방법
KR20050001710A (ko) 박막 트랜지스터 표시판의 제조 방법
KR100325668B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR101496215B1 (ko) 박막 트랜지스터 기판과 이의 제조 방법
KR20050000129A (ko) 액정 표시 장치
US9541811B2 (en) Thin film transistor array panel and manufacturing method thereof
US9372370B2 (en) Liquid crystal display and method of manufacturing the same
JPH1068956A (ja) 液晶表示素子及びその製造方法
KR20040061195A (ko) 액정표시패널 및 그 제조방법
KR101362008B1 (ko) 액정표시패널 및 그 제조방법
KR102454084B1 (ko) 액정표시장치 및 그 제조방법
KR20050068843A (ko) 칼라 필터를 갖는 박막 트랜지스터 기판 및 그 제조 방법
KR100682362B1 (ko) 액정 표시 패널 및 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 6