KR101362008B1 - 액정표시패널 및 그 제조방법 - Google Patents

액정표시패널 및 그 제조방법 Download PDF

Info

Publication number
KR101362008B1
KR101362008B1 KR1020060133222A KR20060133222A KR101362008B1 KR 101362008 B1 KR101362008 B1 KR 101362008B1 KR 1020060133222 A KR1020060133222 A KR 1020060133222A KR 20060133222 A KR20060133222 A KR 20060133222A KR 101362008 B1 KR101362008 B1 KR 101362008B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
array substrate
layer
forming
Prior art date
Application number
KR1020060133222A
Other languages
English (en)
Other versions
KR20080058955A (ko
Inventor
김홍식
유기택
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060133222A priority Critical patent/KR101362008B1/ko
Publication of KR20080058955A publication Critical patent/KR20080058955A/ko
Application granted granted Critical
Publication of KR101362008B1 publication Critical patent/KR101362008B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13398—Spacer materials; Spacer properties
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure

Abstract

본 발명은 공정을 단순화하고 비용을 절감할 수 있는 액정표시패널 및 그 제조방법에 관한 것이다.
본 발명에 따른 액정표시패널은 컬러필터 어레이 기판과; 액정을 사이에 두고 상기 컬러필터 어레이 기판과 합착된 박막 트랜지스터 어레이 기판을 구비하고, 상기 박막 트랜지스터 어레이 기판은, 상기 박막 트랜지스터 어레이 기판을 평탄화시키는 유기막과; 상기 유기막에서 신장되어 상기 컬러필터 어레이 기판과 박막 트랜지스터 어레이 기판 사이의 갭을 유지시키는 컬럼 스페이서를 구비한다.

Description

액정표시패널 및 그 제조방법{LIQUID CRYSTAL DISPLAY PANEL AND METHOD FOR FABRICATING THEREOF}
도 1은 통상적인 액정표시패널을 도시한 단면도.
도 2a 내지 도 2f는 도 1의 박막 트랜지스터 어레이 기판의 제조공정을 단계적으로 나타내는 단면도들.
도 3a 내지 도 3d는 도 1의 컬러필터 어레이 기판의 제조공정을 단계적으로 나타내는 단면도들.
도 4는 본 발명의 실시예에 따른 액정표시패널의 박막 트랜지스터 어레이 기판만을 나타내는 평면도.
도 5는 도 4의 박막 트랜지스터 어레이 기판을 포함하며 도 4의 Ⅰ-Ⅰ'선을 절단하여 도시한 액정표시패널의 단면도.
도 6a 내지 도 6f는 도 5의 박막 트랜지스터 어레이 기판의 제조공정을 단계적으로 나타내는 단면도들.
도 7a 및 도 7b는 보호막, 유기절연막 및 컬럼 스페이서의 형성공정을 구체적으로 나타내는 단면도들.
도 8a 내지 도 8c는 도 5의 컬러필터 어레이 기판의 제조공정을 단계적으로 나타내는 단면도들.
<도면의 주요 부분에 대한 부호의 설명>
2, 102 : 게이트 라인 4, 104 : 데이터 라인
6, 106 : 박막 트랜지스터 8, 108 : 게이트 전극
10, 110 : 소스 전극 12, 112 : 드레인 전극
14, 114 : 활성층 16, 116 : 제1 컨택홀
18, 118 : 화소전극 20, 120 : 스토리지 캐패시터
21,121 : 스토리지 전극 137 : 제2 컨택홀
44, 144 : 게이트 절연막 48, 148 : 오믹접촉층
55,155 : 에치 스토퍼 131 : 제3 컨택홀
145 : 제4 컨택홀
본 발명은 액정표시장치에 관한 것으로, 특히 공정을 단순화하고 비용을 절감할 수 있는 액정표시패널 및 그 제조방법에 관한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 액정셀들이 매트릭스 형태로 배 열되어진 액정패널과, 액정패널을 구동하기 위한 구동회로를 구비한다.
도 1은 종래의 액정표시패널(90)을 나타내는 단면도이다.
액정표시패널(90)은 서로 대향하는 박막 트랜지스터 어레이 기판(80) 및 컬러필터 어레이 기판(70)과, 두 기판 사이에 일정한 셀갭 유지를 위해 위치하는 컬럼 스페이서(63)와, 그 셀갭에 채워진 액정(52)을 구비한다. 그리고, 컬러필터 어레이 기판(70) 위에는 액정(52) 배향을 위한 상부 배향막(87)이 형성되고, 박막 트랜지스터 어레이 기판(80)에는 하부 배향막(89)이 형성된다.
박막 트랜지스터 어레이 기판(180)은 하부기판(42) 위에 게이트 절연막(44)을 사이에 두고 교차하게 형성된 게이트 라인(2) 및 데이터 라인(4)과, 그 교차부마다 형성된 박막 트랜지스터(6)와, 그 교차구조로 마련된 셀영역에 형성된 화소 전극(18)과, 화소전극(18)과 전단 게이트 라인(2)의 중첩부에 형성된 스토리지 캐패시터(20)를 구비한다.
박막 트랜지스터(6)는 게이트 라인(2)에 접속된 게이트 전극(8)과, 데이터 라인(4)에 접속된 소스 전극(10)과, 화소 전극(16)에 접속된 드레인 전극(12)과, 소스 전극(10)과 드레인 전극(12) 사이에 채널을 형성하는 활성층(14)과, 활성층(14) 위에 위치함과 아울러 활성층(14)의 채널영역과 중첩되는 에치 스토퍼(Etch stopper)(55)와, 소스 전극(10) 및 드레인 전극(12) 아래에는 활성층(14)과 소스 전극(10) 및 드레인 전극(12) 간의 오믹접촉을 위한 오믹접촉층(48)이 위치하게 된다.
에치 스토퍼(55)는 채널영역을 포함하는 활성층(14)과 중첩되는 영역에 형성 됨으로써 활성층(14)을 외부환경으로부터 보호하는 역할을 한다. 좀더 상세히 설명하면, 소스 전극(10) 및 드레인 전극(112) 등을 식각하는 공정에서 채널이 형성될 활성층(114)의 표면이 식각 공정으로 손상되는 것을 방지하여 박막 트랜지스터의 신뢰성을 확보하는 역할을 한다. 오믹 접촉층(48)은 소스 및 드레인 전극(10,12) 등의 소스 드레인 패턴과 동시에 형성됨에 따라 데이터 라인(4) 아래에도 위치하게 된다.
박막 트랜지스터(6)는 게이트 라인(2)에 공급되는 게이트 신호에 응답하여 데이터 라인(4)에 공급되는 화소전압 신호가 화소 전극(18)에 충전되어 유지되게 한다.
화소 전극(18)은 보호막(50)을 관통하는 제1 컨택홀(16)을 통해 박막 트랜지스터(6)의 드레인 전극(12)과 접속된다. 화소 전극(18)은 충전된 화소전압에 의해 도시하지 않은 상부 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 박막 트랜지스터 기판과 상부 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(18)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.
스토리지 캐패시터(20)는 전단 게이트라인(2)과, 그 게이트라인(2)과 게이트 절연막(44)을 사이에 두고 위치하는 스토리지 전극(21)으로 구성된다. 스토리지 전극(21) 하부에는 오믹접촉층(48) 및 활성층(14)이 더 위치한다. 그리고, 스토리지 전극(21)은 보호막(50)을 관통하여 스토리지 전극(212)을 노출시키는 제2 컨택홀(37)을 통해 화소전극(18)과 접촉된다.
이러한 스토리지 캐패시터(20)는 화소 전극(18)에 충전된 화소전압이 다음 화소전압이 충전될 때까지 안정적으로 유지되게 한다.
컬러필터 어레이 기판(70)은 상부기판(52) 위에 형성된 블랙 매트릭스(53), 컬러필터(54), 공통전극(56), 컬럼 스페이서(63) 및 상부 배향막(87) 등으로 구성된다.
블랙 매트릭스(53)는 상부기판(52)의 박막 트랜지스터 영역과 도시하지 않은 게이트라인(2) 및 데이터라인(4) 영역과 중첩되게 형성되며 컬러필터(54)가 형성될 셀영역을 구획한다. 블랙 매트릭스(53)는 빛샘을 방지함과 아울러 외부광을 흡수하여 콘트라스트를 높이는 역할을 한다. 컬러필터(54)는 상기 블랙 매트릭스(53)에 의해 분리된 셀영역에 형성된다. 이 컬러필터(54)는 R,G,B 별로 형성되어 R, G, B 색상을 구현한다. 공통전극(56)은 박막 트랜지스터 어레이 기판(180)의 화소전극(18)과 수직 전계를 형성한다.
패턴 스페이서(63)는 공통전극(56) 위에 형성되어 박막 트랜지스터 어레이 기판(180)과 컬러필터 어레이 기판(170) 사이의 셀 갭을 유지하는 역할을 한다.
도 2a 내지 도 2f는 도 1의 박막 트랜지스터 어레이 기판의 제조공정을 단계적으로 나타내는 단면도들이다.
하부 기판(42) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트 금속층이 증착된 후 제1 마스크를 이용한 포토리쏘그래피 공정과 식각 공정으로 게이트 금속층이 패터닝된다. 이에 따라, 도 2a에 도시된 바와 같이 게이트 라인(2), 게이트 라인(2)과 접속된 게이트 전극(8) 등의 게이트 패턴이 형성된다.
게이트 패턴이 형성된 후, PECVD 등의 증착방법을 통해 절연물질이 게이트 패턴이 형성된 하부 기판(42) 상에 전면 증착됨에 따라 게이트 절연막(44)이 형성된다.
이어서, PECVD, 스퍼터링 등의 증착방법을 통해 비정질 실리콘층이 형성된 후 제2 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정을 통해 비정질 실리콘층이 패터닝됨으로써 도 2b에 도시된 바와 같이 게이트 전극(8)과 중첩되는 영역에 활성층(14)이 형성된다. 또한, 게이트 라인(2)과 부분적으로 중첩되며 스토리지 캐패시터(20)에 포함되는 활성층(114)이 형성된다.
활성층(14)이 형성된 게이트 절연막(44) 상에 PECVD 등의 증착방법을 통해 절연물질이 전면 증착된 후 제3 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정을 통해 절연물질이 패터닝됨으로써 도 2c에 도시된 바와 같이 게이트 전극(8) 및 활성층(14)과 중첩됨과 아울러 게이트 전극(8) 및 활성층(14) 보다 작은 선폭을 가지는 에치 스토퍼(55)가 형성된다.
에치 스토퍼(55)가 형성된 게이트 절연막(44) 상에 PECVD, 스퍼터링 등의 증착방법을 통해 n+ 비정질 실리콘층 및 소스 드레인 금속층이 순차적으로 형성된 후, 제4 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정이 실시된다. 이에 따라, n+ 비정질실리콘 및 소스 드레인 금속층이 패터닝 됨으로써 도 2d에 도시된 바와 같이 오믹접촉층(48) 및 오믹접촉층(48)과 중첩되는 소스 드레인 패턴이 형성된다. 소스 드레인 패턴은 게이트 라인(2)과 교차되는 데이터 라인(4), 데이터 라인(4)과 접속되는 소스전극(10), 소스전극(10)과 마주보는 드레인 전극(12), 스토 리지 캐패시터(20)에 포함되는 스토리지 전극(21)을 포함한다.
소스 드레인 패턴이 형성된 게이트 절연막(44) 상에 PECVD 등의 증착방법으로 보호막(50)이 전면 형성된다. 이후, 보호막(50)은 제5 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 패터닝된다. 이에 따라, 도 2e에 도시된 바와 같이 드레인 전극(12)을 노출시키는 제1 컨택홀(16) 및 스토리지 전극(21)을 노출시키는 제2 컨택홀(37)이 형성된다. 여기서, 보호막(50)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다.
보호막(50)이 형성된 하부기판(42) 상에 스퍼터링 등의 증착방법으로 투명전극 물질이 전면 증착된다. 이어서, 제6 마스크를 이용한 포토리쏘그래피 공정과 식각공정을 통해 투명전극 물질이 패터닝된다. 이에 따라, 도 2f에 도시된 바와 같이 제1 컨택홀(16)을 통해 드레인 전극(12)과 접촉되고 제2 컨택홀(37)을 통해 스토리지 전극(21)과 접촉되는 화소전극(18)이 형성된다.
도 2a 내지 도 2f에서 살펴본 바와 같이 종래 박막 트랜지스터 어레이 기판을 형성하기 위해서는 적어도 6번의 마스크 공정이 실시되어야 한다.
도 3a 내지 도 3d는 도 1의 컬러필터 어레이 기판(70)의 제조공정을 단계적으로 나타내는 단면도이다.
먼저, 상부기판(52)에 불투명 금속 또는 불투명수지 등의 불투명 물질이 증착된 후 제1 마스크를 이용한 포토리쏘그래피 공정과 식각공정에 의해 불투명 물질이 패터닝됨으로써 도 3a에 도시된 바와 같이 블랙 매트릭스(53)가 형성된다.
블랙 매트릭스(53)가 형성된 상부기판(52) 상에 적색수지가 증착된 후 제2 마스크를 이용한 포토리쏘그래피 공정과 식각공정에 의해 적색수지가 패터닝됨으로써 적색 컬러필터(R)가 형성된다. 적색 컬러필터(R)가 형성된 상부기판(52) 상에 녹색수지가 증착된 후 제3 마스크를 이용한 포토리쏘그래피 공정과 식각공정에 의해 녹색수지가 패터닝됨으로써 녹색 컬러필터(G)가 형성된다. 녹색 컬러필터(G)가 형성된 상부기판(52)상에 청색수지가 증착된 후 제4 마스크를 이용한 포토리쏘그래피 공정과 식각공정에 의해 청색수지가 패터닝됨으로써 도 청색 컬러필터(3B)가 형성된다. 이에 따라, 도 3b에 도시된 바와 같이 적, 녹, 청색 컬러필터(54)가 형성된다.
컬러필터(54)가 형성된 상부 기판(52) 상에 투명전극물질이 형성됨으로써 도 3c에 도시된 바와 같이 공통전극(56)이 형성된다.
이후, 상부기판(52)상에 스페이서 물질이 증착된 후 제5 마스크를 이용한 포토리쏘그래피 공정과 식각공정에 의해 스페이서 물질이 패터닝됨으로써 도 3d에 도시된 바와 같이 컬럼 스페이서(57)가 형성된다.
이와 같이, 종래 액정표시패널을 형성하기 위해서는 적어도 11개의 마스크 공정이 필요하다. 이러한 각 마스크 공정은 증착공정, 세정공정, 포토리쏘그래피공정, 식각공정, 스트립 공정, 검사공정 등과 같은 많은 공정을 포함하고 있다. 이에 따라 종래 액정표시패널은 제조공정이 복잡하며 액정표시패널의 제조 비용을 상승되는 문제가 있다.
따라서, 공정을 단순화하고 비용을 절감할 수 있는 방안이 절실히 요구되고 있다.
따라서, 본 발명의 목적은 공정을 단순화하고 비용을 절감할 수 있는 액정표시패널 및 그 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시패널은 컬러필터 어레이 기판과; 액정을 사이에 두고 상기 컬러필터 어레이 기판과 합착된 박막 트랜지스터 어레이 기판을 구비하고, 상기 박막 트랜지스터 어레이 기판은, 상기 박막 트랜지스터 어레이 기판을 평탄화시키는 유기막과; 상기 유기막에서 신장되어 상기 컬러필터 어레이 기판과 박막 트랜지스터 어레이 기판 사이의 갭을 유지시키는 컬럼 스페이서를 구비한다.
상기 컬럼 스페이서는 상기 유기막과 동일물질로 형성된다.
상기 박막 트랜지스터 어레이 기판은, 하부 기판 위에 형성된 게이트 라인, 상기 게이트 라인과 접촉된 게이트 전극, 상기 게이트 라인에서 신장된 게이트 패드 하부전극을 포함하는 게이트 패턴과; 상기 게이트 패턴을 덮도록 형성된 게이트 절연막과; 상기 게이트 절연막을 사이에 두고 상기 게이트 전극과 중첩되는 활성층과; 상기 활성층 위에 형성된 에치 스토퍼와; 상기 게이트 라인과 교차되는 데이터 라인, 상기 데이터 라인에서 신장된 데이터 패드 하부전극, 상기 활성층과 접촉되어 박막 트랜지스터를 형성하는 소스 전극 및 드레인 전극을 포함하는 소스 드 레인 패턴과; 상기 유기막 아래에 위치하는 보호막과; 상기 유기막 및 보호막을 관통하여 상기 드레인 전극을 노출시키는 제1 컨택홀과; 상기 제1 컨택홀을 통해 상기 드레인 전극과 접촉되는 화소전극을 포함하는 투명전극 패턴을 구비한다.
상기 게이트 라인 및, 상기 게이트 라인과 게이트 절연막을 사이에 두고 부분적으로 중첩되는 스토리지 전극으로 구성되는 스토리 캐패시터를 구비하고, 상기 스토리지 전극은 상기 보호막 및 유기막을 관통하는 제2 컨택홀을 통해 상기 화소전극과 접촉된다.
상기 투명전극 패턴은 상기 유기막, 보호막 및 게이트 절연막을 관통하는 제3 컨택홀을 통해 상기 게이트 패드 하부전극과 접촉되는 게이트 패드 상부전극과; 상기 유기막 및 보호막을 관통하는 제4 컨택홀을 통해 상기 데이터 패드 하부전극과 접촉되는 데이터 패드 상부전극을 포함하는 것을 특징으로 한다.
상기 유기막 및 컬럼 스페이서는 포토 아크릴 물질을 포함한다.
상기 컬러필터 어레이 기판은, 셀영역을 구획하는 블랙 매트릭스와; 상기 셀영역에 형성된다.
본 발명의 실시예에 따른 액정표시패널의 제조방법은 컬러필터 어레이 기판을 형성하는 단계와; 박막 트랜지스터 어레이 기판을 형성하는 단계와; 상기 컬러필터 어레이 기판과 박막 트랜지스터 어레이 기판을 합착하는 단계를 포함하고, 상기 박막 트랜지스터 어레이 기판을 형성하는 단계는, 상기 박막 트랜지스터 어레이 기판을 평탄화시키는 유기막 및 상기 유기막에서 신장되어 상기 컬러필터 어레이 기판과 접촉되는 컬럼 스페이서를 형성하는 단계를 포함한다.
상기 박막 트랜지스터 어레이 기판을 형성하는 단계는, 제1 마스크 공정에 의해 하부 기판 위에 형성된 게이트 라인, 상기 게이트 라인과 접촉된 게이트 전극, 상기 게이트 라인에서 신장된 게이트 패드 하부전극을 포함하는 게이트 패턴을 형성하는 단계와; 상기 게이트 패턴을 덮도록 게이트 절연막을 형성하는 단계와; 제2 마스크 공정에 의해 상기 게이트 절연막을 사이에 두고 상기 게이트 전극과 중첩되는 활성층을 형성하는 단계와; 제3 마스크 공정에 의해 상기 활성층 위에 에치 스토퍼를 형성하는 단계와; 제4 마스크 공정에 의해 상기 게이트 라인과 교차되는 데이터 라인, 상기 데이터 라인에서 신장된 데이터 패드 하부전극, 상기 활성층과 접촉되어 박막 트랜지스터를 형성하는 소스 전극 및 드레인 전극을 포함하는 소스 드레인 패턴을 형성하는 단계와; 제5 마스크 공정에 의해 보호막, 상기 보호막과 중첩되는 상기 유기막 및 상기 컬럼 스페이서를 형성하는 단계와; 제6 마스크 공정에 의해 상기 보호막 및 유기막을 관통하는 제1 접촉홀을 통해 상기 박막 트랜지스터의 드레인 전극과 접촉되는 화소전극을 포함하는 투명전극 패턴을 형성하는 단계를 포함한다.
상기 제4 마스크 공정은 상기 게이트 라인과 게이트 절연막을 사이에 두고 부분적으로 중첩되어 스토리지 캐패시터를 형성하는 스토리지 전극을 형성한다.
상기 스토리지 전극은 상기 보호막 및 유기막을 관통하는 제2 컨택홀을 통해 상기 화소전극과 접촉된다.
제 5 마스크 공정은 상기 소스 드레인 패턴이 형성된 하부 기판 상에 절연물질 및 유기물질을 순차적으로 형성하는 단계와; 투과부, 차단부 및 반투과부를 가 지는 하프톤 마스크를 이용한 노광 및 현상 공정에 의해 상기 보호막 및 컬럼 스페이서를 형성하고 상기 절연물질을 부분적으로 노출시키는 홀들을 형성하는 단계와; 상기 홀들에 의해 노출된 절연물질을 제거하여 상기 게이트 패드 하부 전극을 노출시키는 3 컨택홀 및 상기 데이터 패드 하부 전극을 노출시키는 제3 컨택홀을 형성하는 단계를 포함한다.
상기 투명전극 패턴을 형성하는 단계는 상기 제3 컨택홀을 통해 상기 게이트 패드 하부전극과 접촉되는 게이트 패드 상부전극을 형성하는 단계와; 상기 제4 컨택홀을 통해 상기 데이터 패드 하부전극과 접촉되는 데이터 패드 상부전극을 형성하는 단계를 포함한다.
상기 컬러필터 어레이 기판을 형성하는 단계는 셀영역을 구획하는 블랙 매트릭스를 형성하는 단계와; 상기 셀영역에 컬러필터를 형성하는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 내지 도 8c를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 4는 본 발명의 실시예에 따른 액정표시패널에서 박막 트랜지스터 어레이 기판(190) 만을 나타내는 평면도이고, 도 5는 도 4의 박막 트랜지스터 어레이 기판(190)을 포함하며 도 4의 Ⅰ-Ⅰ' 선을 절취하여 도시한 액정표시패널의 단면을 나타낸다.
도 4 및 도 5에 도시된 액정표시패널(190)은 서로 대향하는 박막 트랜지스터 어레이 기판(180) 및 컬러필터 어레이 기판(170)과, 두 기판 사이에 일정한 셀갭 유지를 위해 위치함과 아울러 박막 트랜지스터 어레이 기판(170)의 유기막(159)에서 신장된 컬럼 스페이서(163)와, 그 셀갭에 채워진 액정(152)을 구비한다. 그리고, 컬러필터 어레이 기판(170) 위에는 액정(152) 배향을 위한 상부 배향막(187)이 형성되고, 박막 트랜지스터 어레이 기판(180)에는 하부 배향막(189)이 형성된다.
박막 트랜지스터 어레이 기판(180)은 하부기판(142) 위에 게이트 절연막(144)을 사이에 두고 교차하게 형성된 게이트 라인(102) 및 데이터 라인(104)과, 그 교차부마다 형성된 박막 트랜지스터(106)와, 그 교차구조로 마련된 셀영역에 형성된 화소 전극(118)과, 화소전극(118)과 전단 게이트 라인(102)의 중첩부에 형성된 스토리지 캐패시터(120)를 구비한다.
박막 트랜지스터(106)는 게이트 라인(102)에 접속된 게이트 전극(108)과, 데이터 라인(104)에 접속된 소스 전극(110)과, 화소 전극(116)에 접속된 드레인 전극(112)과, 소스 전극(110)과 드레인 전극(112) 사이에 채널을 형성하는 활성층(114)과, 활성층(114) 위에 위치함과 아울러 활성층(114)의 채널영역과 중첩되는 에치 스토퍼(Etch stopper)(155)와, 소스 전극(110) 및 드레인 전극(112) 아래에는 활성층(114)과 소스 전극(110) 및 드레인 전극(112) 간의 오믹접촉을 위한 오믹접촉층(148)이 위치하게 된다.
에치 스토퍼(155)는 채널영역을 포함하는 활성층(114)과 중첩되는 영역에 형성됨으로써 활성층(114)을 외부환경으로부터 보호하는 역할을 한다. 좀더 상세히 설명하면, 소스 전극(110) 및 드레인 전극(112) 등을 식각하는 공정에서 채널이 형 성될 활성층(114)의 표면이 식각 공정으로 손상되는 것을 방지하여 박막 트랜지스터의 신뢰성을 확보하는 역할을 한다. 오믹 접촉층(148)은 소스 및 드레인 전극(110,112) 등의 소스 드레인 패턴과 동시에 형성됨에 따라 데이터 라인(104) 아래에도 위치하게 된다.
박막 트랜지스터(106)는 게이트 라인(102)에 공급되는 게이트 신호에 응답하여 데이터 라인(104)에 공급되는 화소전압 신호가 화소 전극(118)에 충전되어 유지되게 한다.
화소 전극(118)은 보호막(150)을 관통하는 제1 컨택홀(116)을 통해 박막 트랜지스터(106)의 드레인 전극(112)과 접속된다. 화소 전극(118)은 충전된 화소전압에 의해 도시하지 않은 상부 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 박막 트랜지스터 기판과 상부 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(118)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.
스토리지 캐패시터(120)는 전단 게이트라인(102)과, 그 게이트라인(102)과 게이트 절연막(144)을 사이에 두고 위치하는 스토리지 전극(121)으로 구성된다. 스토리지 전극(121) 하부에는 오믹접촉층(148) 및 활성층(114)이 더 위치한다. 그리고, 스토리지 전극(121)은 보호막(150)을 관통하여 제2 컨택홀(37)을 통해 화소전극(18)과 접촉된다.
이러한 스토리지 캐패시터(120)는 화소 전극(118)에 충전된 화소전압이 다음 화소전압이 충전될 때까지 안정적으로 유지되게 한다.
게이트 라인(102)은 게이트 패드부(131)를 통해 게이트 드라이버(도시하지 않음)와 접속된다. 게이트 패드부(131)는 게이트 라인(102)에서 연장된 게이트 패드 하부전극(138)과, 제3 접촉홀(133)을 통해 게이트 패드 하부전극(138)과 접속되는 게이트 패드 상부전극(130)을 포함한다. 여기서, 제3 접촉홀(133)은 게이트 절연막(144), 보호막(150) 및 유기막(159)을 관통하여 게이트 패드 하부전극(138)을 노출시키게 되어 게이트 패드 상부전극(130)이 게이트 패드 하부전극(138)과 접촉될 수 있게 된다.
데이터 라인(104)은 데이터 패드부(141)를 통해 데이터 드라이버(도시하지 않음)와 접속된다. 데이터 패드부(141)는 데이터 패드 하부전극(143), 활성층(114), 오믹접촉층(148) 및 데이터 패드 상부전극(140)으로 구성된다. 데이터 패드 상부전극(140)은 데이터 패드 하부전극(143), 활성층(114) 및 오믹접촉층(148)을 관통하는 제4 접촉홀(145)을 통해 데이터 패드 하부전극(143)과 측면으로 접촉된다. 또한, 데이터 패드 상부전극(140)은 활성층(114) 및 오믹접촉층(148)과도 측면으로 접촉된다.
여기서, 제4 접촉홀(145)은 데이터 패드 하부전극(143), 활성층(114), 오믹접촉층(148), 게이트 절연막(144), 보호막(150) 및 유기막(159)을 관통하여 하부 기판(142)을 노출시키도록 형성될 수도 있다.
컬러필터 어레이 기판(170)은 상부기판(152) 위에 형성된 블랙 매트릭스(153), 컬러필터(154), 공통전극(156), 컬럼 스페이서(163) 및 상부 배향막(187) 등으로 구성된다.
블랙 매트릭스(153)는 상부기판(152)의 박막 트랜지스터 영역과 도시하지 않은 게이트라인(102) 및 데이터라인(104) 영역과 중첩되게 형성되며 컬러필터(154)가 형성될 셀영역을 구획한다. 블랙 매트릭스(153)는 빛샘을 방지함과 아울러 외부광을 흡수하여 콘트라스트를 높이는 역할을 한다. 컬러필터(154)는 상기 블랙 매트릭스(153)에 의해 분리된 셀영역에 형성된다. 이 컬러필터(154)는 R,G,B 별로 형성되어 R, G, B 색상을 구현한다. 공통전극(156)은 박막 트랜지스터 어레이 기판(180)의 화소전극(118)과 수직 전계를 형성한다.
패턴 스페이서(163)는 박막 트랜지스터 어레이 기판(180)의 유기막(159)에서 신장된어 박막 트랜지스터 어레이 기판(180)과 컬러필터 어레이 기판(180) 사이의 셀갭을 유지하는 역할을 한다.
본 발명에서는 종래와 달리 유기막(159)을 채용하여 박막 트랜지스터 어레이 기판(180)을 평탄화시킴과 아울러 컬럼 스페이서(163)를 유기막(159)과 동시에 형성한다. 즉, 본원발명은 유기막(159)을 채용함에 따라 박막 트랜지스터 어레이 기판(180) 위에 박막 들 간의 단차를 제거할 수 있고, 데이터 라인(104)과 화소전극(118) 사이에 유기물질이 위치할 수 있게 됨으로써 기생 캐패시터를 최소화할 수 있다.
그리고, 컬럼 스페이서(163)가 하프톤 마스크 등을 이용한 포토리쏘그래피 공정에 의해 유기막(159)과 동시에 형성될 수 있게 된다. 그 결과, 컬러필터 어레이 기판(170)은 컬럼 스페이서(163)를 형성할 필요가 없게 됨에 따라 컬러필터 어레이 기판의 제조공정이 단순해지게 되어 액정표시패널의 제조공정이 단순해지고 비용이 절감된다.
이하, 도 6a 내지 도 8b를 참조하여 액정표시패널의 제조방법에 대해 상세히 설명한다.
먼저, 도 6a 내지 도 6f는 박막 트랜지스터 어레이 기판의 제조방법을 나타낸다.
도 6a는 하부 기판(142) 상에 게이트 패턴이 형성됨을 나타내었다.
하부 기판(142) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트 금속층이 증착된 후 제1 마스크를 이용한 포토리쏘그래피 공정과 식각 공정으로 게이트 금속층이 패터닝된다. 이에 따라, 도 6a에 도시된 바와 같이 게이트 라인(102), 게이트 라인(102)과 접속된 게이트 전극(108), 게이트 라인(102)과 접속된 게이트 패드 하부전극(138)을 포함하는 게이트 패턴이 형성된다.
도 6b는 게이트 패턴이 형성된 하부기판(142) 상에 게이트 절연막(144) 및 활성층(114)이 형성됨을 나타내었다.
게이트 패턴이 형성된 후, PECVD 등의 증착방법을 통해 절연물질이 게이트 패턴이 형성된 하부 기판(142) 상에 전면 증착됨에 따라 게이트 절연막(144)이 형성된다.
이어서, PECVD, 스퍼터링 등의 증착방법을 통해 비정질 실리콘층이 형성된 후 제2 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정을 통해 비정질 실리콘층이 패터닝됨으로써 게이트 전극(108)과 중첩되는 영역에 활성층(114)이 형성된다. 또한, 게이트 라인(102)과 부분적으로 중첩되며 스토리지 캐패시터(120)에 포 함되는 활성층(114)이 형성된다.
도 6c는 활성층(114) 위에 에치 스토퍼(155)가 형성됨을 나타내었다.
활성층(114)이 형성된 게이트 절연막(144) 상에 PECVD 등의 증착방법을 통해 절연물질이 전면 증착된 후 제3 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정을 통해 절연물질이 패터닝됨으로써 게이트 전극(108) 및 활성층(114)과 중첩됨과 아울러 게이트 전극(108) 및 활성층(114) 보다 작은 선폭을 가지는 에치 스토퍼(155)가 형성된다.
도 6d를 참조하면, 에치 스토퍼(155) 및 활성층(114)가 형성된 게이트 절연막(44) 상에 소스 드레인 패턴이 형성된다.
에치 스토퍼(155)가 형성된 게이트 절연막(44) 상에 PECVD, 스퍼터링 등의 증착방법을 통해 n+ 비정질 실리콘층 및 소스 드레인 금속층이 순차적으로 형성된 후, 제4 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정이 실시된다. 이에 따라, n+ 비정질실리콘 및 소스 드레인 금속층이 패터닝 됨으로써 오믹접촉층(148) 및 오믹접촉층(148)과 중첩되는 소스 드레인 패턴이 형성된다. 소스 드레인 패턴은 게이트 라인(102)과 교차되는 데이터 라인(104), 데이터 라인(104)과 접속되는 소스전극(110), 소스전극(110)과 마주보는 드레인 전극(112), 스토리지 캐패시터(120)에 포함되는 스토리지 전극(121)을 포함한다.
도 6e는 보호막(150), 유기막(159) 및 유기막(159)에서 신장된 컬럼 스페이서(163)가 형성된다. 그리고, 보호막(150) 및 유기막(159)을 관통하여 박막 트랜지스터(106)의 드레인 전극(112)을 노출시키는 제1 컨택홀(116), 스토리지 전극(121) 을 노출시키는 제2 컨택홀(137), 게이트 패드 하부전극(138)을 노출시키는 제3 컨택홀(133) 및 데이터 패드 하부전극(138)을 노출시키는 제4 컨택홀(145)이 형성된다.
이를 도 7a 및 도 7b를 참조하여 좀더 상세히 설명하면 다음과 같다.
먼저, 도 7a를 참조하면, 소스 드레인 패턴이 형성된 게이트 절연막(144) 상에 PECVD 등의 증착방법으로 무기 절연물질(150a) 및 유기 절연물질(159a)이 순차적으로 형성된다. 무기 절연물질(150a)로는 게이트 절연막(144)과 동일한 물질이 이용되고, 유기 절연물질(159a)로는 포토 아크릴(photo acryl) 등과 같은 감광성 유기 물질이 이용된다. 이후, 투과부(P1), 차단부(P2) 및 반투과부(P3)를 포함하는 하프톤 마스크가 정렬된다.
이후, 노광 및 현상 공정이 실시됨에 따라, 도 7b에 도시된 바와 같이 유기막(159) 및 컬럼 스페이서(163)가 형성된다. 이와 동시에 드레인 전극(112), 스토리지 캐패시터(120), 게이트 패드부(131) 및 데이터 패드부(141)에서 각각 무기 절연물질(150a)을 노출시키는 홀(158) 들이 형성된다. 이후, 유기막(159)을 마스크로 이용한 식각 공정이 실시됨에 따라 홀(158)에 의해 노출된 무기 절연물질(150a)이 및 게이트 절연막(144)이 제거됨에 따라 보호막(150) 및 유기막(159)을 관통하여 박막 트랜지스터(106)의 드레인 전극(112)을 노출시키는 제1 컨택홀(116), 스토리지 전극(121)을 노출시키는 제2 컨택홀(137), 게이트 패드 하부전극(138)을 노출시키는 제3 컨택홀(133) 및 데이터 패드 하부전극(138)을 노출시키는 제4 컨택홀(145)이 형성된다. 여기서, 제4 접촉홀(145)은 데이터 패드 하부전극(143), 게이 트 절연막(144), 보호막(150) 및 유기막(159)을 관통하여 하부 기판(142)을 노출시키도록 형성될 수도 있다.
도 6은 유기막(159) 및 컬럼 스페이서(163)이 형성된 후 투명전극 패턴이 형성됨을 나타내었다.
유기막(159) 및 컬럼 스페이서(163)이 형성된 후 스퍼터링 등의 증착방법으로 투명전극 물질이 전면 증착된다. 이어서, 제6 마스크를 이용한 포토리쏘그래피 공정과 식각공정을 통해 투명전극 물질이 패터닝된다. 이에 따라, 화소전극(118), 게이트 패드 상부전극(130) 및 데이터 패드 상부전극(140)이 형성된다.
화소전극(118)은 제1 컨택홀(116)을 통해 드레인 전극(112)과 접촉되고 제2 컨택홀(137)을 통해 스토리지 전극(121)과 접촉된다. 게이트 패드 상부전극(130)은 제3 컨택홀(133)을 통해 게이트 패드 하부전극(138)과 접촉된다. 데이터 패드 상부전극(140)은 제4 컨택홀(145)를 통해 데이터 패드 하부전극(123)과 접촉된다. 여기서, 데이터 패드 상부전극(140)은 데이터 패드 하부전극(123)에 측면으로 접촉될 수 있다.
도 8a 내지 도 8c는 도 5의 컬러필터 어레이 기판(170)의 제조공정을 단계적으로 나타내는 단면도이다.
먼저, 상부기판(152)에 불투명 금속 또는 불투명수지 등의 불투명 물질이 증착된 후 제1 마스크를 이용한 포토리쏘그래피 공정과 식각공정에 의해 불투명 물질이 패터닝됨으로써 도 8a에 도시된 바와 같이 블랙 매트릭스(153)가 형성된다.
블랙 매트릭스(153)가 형성된 상부기판(152) 상에 적색수지가 증착된 후 제2 마스크를 이용한 포토리쏘그래피 공정과 식각공정에 의해 적색수지가 패터닝됨으로써 적색 컬러필터(R)가 형성된다. 적색 컬러필터(R)가 형성된 상부기판(152) 상에 녹색수지가 증착된 후 제3 마스크를 이용한 포토리쏘그래피 공정과 식각공정에 의해 녹색수지가 패터닝됨으로써 녹색 컬러필터(G)가 형성된다. 녹색 컬러필터(G)가 형성된 상부기판(52)상에 청색수지가 증착된 후 제4 마스크를 이용한 포토리쏘그래피 공정과 식각공정에 의해 청색수지가 패터닝됨으로써 도 청색 컬러필터(B)가 형성된다. 이에 따라, 도 8b에 도시된 바와 같이 적, 녹, 청색 컬러필터(154)가 형성된다.
컬러필터(154)가 형성된 상부 기판(152) 상에 투명전극물질이 형성됨으로써 도 3c에 도시된 바와 같이 공통전극(156)이 형성된다.
이와 같이, 본 발명에 따른 액정표시패널의 제조방법은 컬럼 스페이서(163)가 박막 트랜지스터 어레이 기판(180)의 유기막(159)과 동시에 형성됨에 따라 컬러필터 어레이 기판(170)은 컬럼 스페이서(163)가 형성될 필요가 없게 된다.
즉, 종래와 동일한 횟수의 마스크 공정으로 박막 트랜지스터 어레이 기판(180)을 형성하면서 박막 트랜지스터 어레이 기판(180)에 컬럼 스페이서(163)을 형성할 수 있게 된다. 그 결과, 컬러필터 어레이 기판(170)에 컬럼 스페이서 형성하는 공정을 생략할 수 있게 된다. 이에 따라, 액정표시패널의 제조공정이 단순해지고 제조비용이 절감된다.
상술한 도 6a 내지 도 6f에 도시된 바와 같이 박막 트랜지스터 어레이 기판(180)을 형성하고, 도 8a 내지 도 8c에 도시된 바와 같이 컬러필터 어레이 기 판(170)을 형성한 후 박막 트랜지스터 어레이 기판(180)과 컬러필터 어레이 기판(170)을 합착한다. 이에 따라 컬러 스페이서(163)가 박막 트랜지스터 어레이 기판(180)의 유기막(159)과 일체화되는 액정표시패널(190)이 형성될 수 있게 된다.
상술한 바와 같이, 본 발명에 따른 액정표시패널 및 그 제조방법은 하나의 마스크를 이용하여 컬럼 스페이서가 박막 트랜지스터 어레이 기판의 유기막과 동시에 형성된다. 이에 따라, 컬러필터 어레이 기판에서 컬럼 스페이서를 형성할 필요가 없게 된다. 그 결과, 액정표시패널의 제조공정이 단순해지고 제조비용이 절감된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구의 범위에 의해 정하여져야만 할 것이다.

Claims (14)

  1. 컬러필터 어레이 기판과;
    액정을 사이에 두고 상기 컬러필터 어레이 기판과 합착된 박막 트랜지스터 어레이 기판을 구비하고,
    상기 박막 트랜지스터 어레이 기판은,
    상기 박막 트랜지스터 어레이 기판을 평탄화시키는 유기막과;
    상기 유기막에서 신장되어 상기 컬러필터 어레이 기판과 박막 트랜지스터 어레이 기판 사이의 갭을 유지시키는 컬럼 스페이서와;
    하부 기판 위에 형성된 게이트 라인, 상기 게이트 라인과 접촉된 게이트 전극, 상기 게이트 라인에서 신장된 게이트 패드 하부전극을 포함하는 게이트 패턴과;
    상기 게이트 패턴을 덮도록 형성된 게이트 절연막과;
    상기 게이트 절연막을 사이에 두고 상기 게이트 전극과 중첩되는 활성층과;
    상기 활성층 위에 형성된 에치 스토퍼와;
    상기 에치 스토퍼 상면과 직접 접촉하는 무기 보호막을 구비하고,
    상기 보호막 상에 상기 유기막 및 상기 컬럼 스페이서가 배치되고,
    상기 컬럼 스페이서는 상기 에치 스토퍼 상에 배치되고,
    상기 컬럼 스케이서 상에 배치되어 상기 액정을 배향하는 배향막을 포함하는 것을 특징으로 하는 액정표시패널.
  2. 제 1 항에 있어서,
    상기 컬럼 스페이서는 상기 유기막과 동일물질로 형성된 것을 특징으로 하는 액정표시패널.
  3. 제 1 항에 있어서,
    상기 박막 트랜지스터 어레이 기판은,
    상기 게이트 라인과 교차되는 데이터 라인, 상기 데이터 라인에서 신장된 데이터 패드 하부전극, 상기 활성층과 접촉되어 박막 트랜지스터를 형성하는 소스 전극 및 드레인 전극을 포함하는 소스 드레인 패턴과;
    상기 유기막 및 보호막을 관통하여 상기 드레인 전극을 노출시키는 제1 컨택홀과;
    상기 제1 컨택홀을 통해 상기 드레인 전극과 접촉되는 화소전극을 포함하는 투명전극 패턴을 구비하는 것을 특징으로 하는 액정표시패널.
  4. 제 3 항에 있어서,
    상기 게이트 라인 및, 상기 게이트 라인과 게이트 절연막을 사이에 두고 부분적으로 중첩되는 스토리지 전극으로 구성되는 스토리 캐패시터를 구비하고,
    상기 스토리지 전극은 상기 보호막 및 유기막을 관통하는 제2 컨택홀을 통해 상기 화소전극과 접촉되는 것을 특징으로 하는 액정표시패널.
  5. 제 3 항에 있어서,
    상기 투명전극 패턴은
    상기 유기막, 보호막 및 게이트 절연막을 관통하는 제3 컨택홀을 통해 상기 게이트 패드 하부전극과 접촉되는 게이트 패드 상부전극과;
    상기 유기막 및 보호막을 관통하는 제4 컨택홀을 통해 상기 데이터 패드 하부전극과 접촉되는 데이터 패드 상부전극을 포함하는 것을 특징으로 하는 액정표시패널.
  6. 제 1 항에 있어서,
    상기 유기막 및 컬럼 스페이서는 포토 아크릴 물질을 포함하는 것을 특징으로 하는 액정표시패널.
  7. 제 1 항에 있어서,
    상기 컬러필터 어레이 기판은,
    셀영역을 구획하는 블랙 매트릭스와;
    상기 셀영역에 형성되는 컬러필터를 구비하는 것을 특징으로 하는 액정표시패널.
  8. 컬러필터 어레이 기판을 형성하는 단계와;
    박막 트랜지스터 어레이 기판을 형성하는 단계와;
    상기 컬러필터 어레이 기판과 박막 트랜지스터 어레이 기판을 합착하는 단계를 포함하고,
    상기 박막 트랜지스터 어레이 기판을 형성하는 단계는,
    제1 마스크 공정에 의해 하부 기판 위에 형성된 게이트 라인, 상기 게이트 라인과 접촉된 게이트 전극, 상기 게이트 라인에서 신장된 게이트 패드 하부전극을 포함하는 게이트 패턴을 형성하는 단계와;
    상기 게이트 패턴을 덮도록 게이트 절연막을 형성하는 단계와;
    제2 마스크 공정에 의해 상기 게이트 절연막을 사이에 두고 상기 게이트 전극과 중첩되는 활성층을 형성하는 단계와;
    제3 마스크 공정에 의해 상기 활성층 위에 에치 스토퍼를 형성하는 단계와;
    상기 박막 트랜지스터 어레이 기판을 평탄화시키는 유기막 및 상기 유기막에서 신장되어 상기 컬러필터 어레이 기판과 접촉되는 컬럼 스페이서를 형성하는 단계와;
    제4 마스크 공정에 의해 상기 게이트 라인과 교차되는 데이터 라인, 상기 데이터 라인에서 신장된 데이터 패드 하부전극, 상기 활성층과 접촉되어 박막 트랜지스터를 형성하는 소스 전극 및 드레인 전극을 포함하는 소스 드레인 패턴을 형성하는 단계와;
    제5 마스크 공정에 의해 무기 보호막, 상기 보호막과 중첩되는 상기 유기막 및 상기 컬럼 스페이서를 형성하는 단계와;
    제6 마스크 공정에 의해 상기 보호막 및 유기막을 관통하는 제1 접촉홀을 통해 상기 박막 트랜지스터의 드레인 전극과 접촉되는 화소전극을 포함하는 투명전극 패턴을 형성하는 단계를 포함하고,
    상기 보호막은 상기 에치 스토퍼 상면과 직접 접촉하고,
    상기 보호막 상에 상기 유기막 및 상기 컬럼 스페이서가 배치되고,
    상기 컬럼 스페이서는 상기 에치 스토퍼 상에 배치되고,
    상기 컬럼 스케이서 상에 액정을 배향하는 배향막이 형성되는 것을 특징으로 하는 액정표시패널의 제조방법.
  9. 삭제
  10. 제 8 항에 있어서,
    상기 제4 마스크 공정은 상기 게이트 라인과 게이트 절연막을 사이에 두고 부분적으로 중첩되어 스토리지 캐패시터를 형성하는 스토리지 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  11. 제 10 항에 있어서,
    상기 스토리지 전극은 상기 보호막 및 유기막을 관통하는 제2 컨택홀을 통해 상기 화소전극과 접촉되는 것을 특징으로 하는 액정표시패널의 제조방법.
  12. 제 10 항에 있어서,
    제 5 마스크 공정은
    상기 소스 드레인 패턴이 형성된 하부 기판 상에 절연물질 및 유기물질을 순차적으로 형성하는 단계와;
    투과부, 차단부 및 반투과부를 가지는 하프톤 마스크를 이용한 노광 및 현상 공정에 의해 상기 보호막 및 컬럼 스페이서를 형성하고 상기 절연물질을 부분적으로 노출시키는 홀들을 형성하는 단계와;
    상기 홀들에 의해 노출된 절연물질을 제거하여 상기 게이트 패드 하부 전극을 노출시키는 3 컨택홀 및 상기 데이터 패드 하부 전극을 노출시키는 제3 컨택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  13. 제 12 항에 있어서,
    상기 투명전극 패턴을 형성하는 단계는
    상기 제3 컨택홀을 통해 상기 게이트 패드 하부전극과 접촉되는 게이트 패드 상부전극을 형성하는 단계와;
    상기 제4 컨택홀을 통해 상기 데이터 패드 하부전극과 접촉되는 데이터 패드 상부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  14. 제 8 항에 있어서,
    상기 컬러필터 어레이 기판을 형성하는 단계는
    셀영역을 구획하는 블랙 매트릭스를 형성하는 단계와;
    상기 셀영역에 컬러필터를 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
KR1020060133222A 2006-12-23 2006-12-23 액정표시패널 및 그 제조방법 KR101362008B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060133222A KR101362008B1 (ko) 2006-12-23 2006-12-23 액정표시패널 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060133222A KR101362008B1 (ko) 2006-12-23 2006-12-23 액정표시패널 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20080058955A KR20080058955A (ko) 2008-06-26
KR101362008B1 true KR101362008B1 (ko) 2014-02-12

Family

ID=39804238

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060133222A KR101362008B1 (ko) 2006-12-23 2006-12-23 액정표시패널 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101362008B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109188782A (zh) * 2018-09-17 2019-01-11 深圳市华星光电半导体显示技术有限公司 液晶显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060075586A (ko) * 2004-12-28 2006-07-04 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR20060124850A (ko) * 2005-05-26 2006-12-06 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060075586A (ko) * 2004-12-28 2006-07-04 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR20060124850A (ko) * 2005-05-26 2006-12-06 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109188782A (zh) * 2018-09-17 2019-01-11 深圳市华星光电半导体显示技术有限公司 液晶显示面板

Also Published As

Publication number Publication date
KR20080058955A (ko) 2008-06-26

Similar Documents

Publication Publication Date Title
KR101086477B1 (ko) 표시 소자용 박막 트랜지스터 기판 제조 방법
KR101086478B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101121620B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR100556702B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
JP4532241B2 (ja) 液晶表示パネル及びその製造方法
KR100598737B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100556701B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101319355B1 (ko) 액정 표시 패널 및 그의 제조 방법
KR20070070806A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101107269B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
KR101264679B1 (ko) 반투과형 액정 표시 장치 및 그 제조방법
KR101107265B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
KR101024651B1 (ko) 표시 소자용 박막 트랜지스터 모기판 및 그 제조 방법
KR101085138B1 (ko) 박막 트랜지스터 기판의 제조 방법
KR101117979B1 (ko) 박막 트랜지스터 기판의 제조 방법
KR100968341B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101362008B1 (ko) 액정표시패널 및 그 제조방법
KR20040061195A (ko) 액정표시패널 및 그 제조방법
KR20080054629A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR20080057433A (ko) 액정표시패널 및 그 제조방법
KR100583314B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR100619624B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100682362B1 (ko) 액정 표시 패널 및 제조 방법
KR20050068843A (ko) 칼라 필터를 갖는 박막 트랜지스터 기판 및 그 제조 방법
KR100558711B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 7