KR100583314B1 - 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents

Abstract

본 발명은 4 마스크 공정으로 공정을 단순화하면서도 불필요한 반도체층의 형성을 방지할 수 있는 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.

본 발명의 박막 트랜지스터 기판의 제조 방법은 기판 상에 게이트 라인, 상기 게이트 라인과 연결된 박막 트랜지스터의 게이트 전극을 형성하는 단계와; 상기 게이트 라인 및 상기 게이트 전극이 형성된 기판 상에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상에 상기 박막 트랜지스터 단위로 독립된 반도체층을 형성하는 단계와; 상기 게이트 절연막 상에 상기 게이트 라인과 교차하여 화소 영역을 결정하는 데이터 라인, 상기 데이터 라인과 연결된 상기 박막 트랜지스터의 소스 전극, 상기 소스 전극과 대향하는 드레인 전극을 형성하는 단계와; 상기 데이터 라인, 상기 소스 전극 및 상기 드레인 전극이 형성된 상기 게이트 절연막 상에 보호막을 전면 형성한 후, 상기 화소 영역을 제외한 나머지 영역의 상기 게이트 라인, 상기 데이터 라인 및 상기 박막 트랜지스터를 덮도록 상기 게이트 절연막과 함께 패터닝하는 단계와; 상기 화소 영역에서 상기 패터닝된 보호막과 경계를 이루며 상기 드레인 전극과 접속되는 화소 전극을 형성하는 단계를 포함한다.

Description

표시 소자용 박막 트랜지스터 기판 및 그 제조 방법{Thin Film Transistor Substrate for Display Device And Method For Fabricating The Same}

도 1은 종래의 박막 트랜지스터 기판을 부분적을 도시한 평면도.

도 2은 도 1에 도시된 박막 트랜지스터 기판을 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도.

도 3a 내지 도 3d는 도 2에 도시된 박막 트랜지스터 기판의 제조 방법을 단계적으로 도시한 단면도들.

도 4는 본 발명의 실시 예에 따른 박막 트랜지스터 기판을 부분적으로 도시한 평면도.

도 5는 도 4에 도시된 박막 트랜지스터 기판을 Ⅱ-Ⅱ', Ⅲ-Ⅲ', Ⅳ-Ⅳ'선을 따라 절단하여 도시한 단면도.

도 6a 및 도 6b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조방법 중 제1 마스크 공정을 설명하기 위한 평면도 및 단면도.

도 7a 및 도 7b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조방법 중 제2 마스크 공정을 설명하기 위한 평면도 및 단면도들.

도 8a 및 도 8b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조방 법 중 제3 마스크 공정을 설명하기 위한 평면도 및 단면도.

도 9a 및 도 9b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조 방법 중 제4 마스크 공정을 설명하기 위한 평면도 및 단면도.

도 10a 내지 도 10d는 제4 마스크 공정을 구체적으로 설명하기 위한 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >

삭제

2, 102 : 게이트 라인 4, 104 : 데이터 라인

6, 106 : 박막 트랜지스터 8, 108 : 게이트 전극

10, 110 : 소스 전극 12, 112 : 드레인 전극

14, 114 : 활성층 16, 24, 30, 38 : 컨택홀

18, 118 : 화소 전극 20, 120: 스토리지 캐패시터

22, 122 : 스토리지 상부 전극 26, 126 : 게이트 패드부

28, 128 : 게이트 패드 하부 전극 32, 132 : 게이트 패드 상부 전극

34, 134 : 데이터 패드부 36, 136 : 데이터 패드 하부 전극

40, 140 : 데이터 패드 상부 전극 42, 142 : 기판

44, 144A : 게이트 절연막 48, 148 : 오믹 접촉층

50, 150A : 보호막 144 : 게이트 절연 패턴

150 : 보호막 패턴 152 : 포토레지스트 패턴

본 발명은 표시 소자에 적용되는 박막 트랜지스터 기판과 그 제조 방법에 관한 것으로, 특히 공정을 단순화할 수 있는 박막 트랜지스터기판 및 그 제조 방법에 관한 것이다.

액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정 표시 장치는 액정셀들이 매트릭스 형태로 배열되어진 액정 패널과, 액정 패널을 구동하기 위한 구동 회로를 구비한다.

액정 패널은 서로 대향하는 박막 트랜지스터 기판 및 칼러 필터 기판과, 두 기판 사이에 주입된 액정과, 두 기판 사이의 셀갭을 유지시키는 스페이서를 구비한다.

박막 트랜지스터 기판은 게이트 라인들 및 데이터 라인들과, 그 게이트 라인들과 데이터 라인들의 교차부마다 스위치 소자로 형성된 박막 트랜지스터와, 액정셀 단위로 형성되어 박막 트랜지스터에 접속된 화소 전극 등과, 그들 위에 도포된 배향막으로 구성된다. 게이트 라인들과 데이터 라인들은 각각의 패드부를 통해 구동회로들로부터 신호를 공급받는다. 박막 트랜지스터는 게이트 라인에 공급되는 스캔 신호에 응답하여 데이터 라인에 공급되는 화소 신호를 화소 전극에 공급한다.

칼라 필터 기판은 액정셀 단위로 형성된 칼라 필터들과, 칼러 필터들간의 구분 및 외부광 반사를 위한 블랙 매트릭스와, 액정셀들에 공통적으로 기준 전압을 공급하는 공통 전극 등과, 그들 위에 도포되는 배향막으로 구성된다.

액정 패널은 박막 트랜지스터 기판과 칼라 필터 기판을 별도로 제작하여 합 착한 다음 액정을 주입하고 봉입함으로써 완성하게 된다.

이러한 액정 패널에서 박막 트랜지스터 기판은 반도체 공정을 포함함과 아울러 다수의 마스크 공정을 필요로 함에 따라 제조 공정이 복잡하여 액정 패널 제조 단가 상승의 중요 원인이 되고 있다. 이를 해결하기 위하여, 박막 트랜지스터 기판은 마스크 공정수를 줄이는 방향으로 발전하고 있다. 이는 하나의 마스크 공정이 박막 증착 공정, 세정 공정, 포토리쏘그래피 공정, 식각 공정, 포토레지스트 박리 공정, 검사 공정 등과 같은 많은 공정을 포함하고 있기 때문이다. 이에 따라, 최근에는 박막 트랜지스터 기판의 표준 마스크 공정이던 5 마스크 공정에서 하나의 마스크 공정을 줄인 4 마스크 공정이 대두되고 있다.

도 1은 4 마스크 공정을 채택한 박막 트랜지스터 기판을 예를 들어 도시한 평면도이고, 도 2는 도 1에 도시된 박막 트랜지스터 기판을 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도이다.

도 1 및 도 2에 도시된 박막 트랜지스터 기판은 하부 기판(42) 위에 게이트 절연막(44)을 사이에 두고 교차하게 형성된 게이트 라인(2) 및 데이터 라인(4)과, 그 교차부마다 형성된 박막 트랜지스터(6)와, 그 교차 구조로 마련된 셀 영역에 형성된 화소 전극(18)을 구비한다. 그리고, 박막 트랜지스터 기판은 화소 전극(18)과 전단 게이트 라인(2)의 중첩부에 형성된 스토리지 캐패시터(20)와, 게이트 라인(2)에 접속되는 게이트 패드부(26)와, 데이터 라인(4)에 접속되는 데이터 패드부(34)를 구비한다.

박막 트랜지스터(6)는 게이트 라인(2)에 공급되는 스캔 신호에 응답하여 데 이터 라인(4)에 공급되는 화소 신호가 화소 전극(18)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(6)는 게이트 라인(2)에 접속된 게이트 전극(8)과, 데이터 라인(4)에 접속된 소스 전극(10)과, 화소 전극(16)에 접속된 드레인 전극(12)과, 게이트 전극(8)과 중첩되고 소스 전극(10)과 드레인 전극(12) 사이에 채널을 형성하는 활성층(14)을 구비한다.

이렇게 소스 전극(10) 및 드레인 전극(12)과 중첩되면서 소스 전극(10)과 드레인 전극(12) 사이의 채널부를 포함하는 활성층(14)은 데이터 라인(4), 데이터 패드 하부 전극(36), 스토리지 전극(22)과도 중첩되게 형성된다. 이러한 활성층(14) 위에는 데이터 라인(4), 소스 전극(10) 및 드레인 전극(12), 데이터 패드 하부 전극(36), 스토리지 전극(22)과 오믹 접촉을 위한 오믹 접촉층(48)이 더 형성된다.

화소 전극(18)은 보호막(50)을 관통하는 제1 컨택홀(16)을 통해 박막 트랜지스터(6)의 드레인 전극(12)과 접속된다. 화소 전극(18)은 충전된 화소 신호에 의해 도시하지 않은 상부 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 박막 트랜지스터 기판과 상부 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(18)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.

스토리지 캐패시터(20)는 전단 게이트 라인(2)과, 그 게이트 라인(2)과 게이트 절연막(44), 활성층(14) 및 오믹접촉층(48)을 사이에 두고 중첩되는 스토리지 상부 전극(22)과, 그 스토리지 상부 전극(22)과 보호막(50)을 사이에 두고 중첩됨과 아울러 그 보호막(50)에 형성된 제2 컨택홀(24)을 경유하여 접속된 화소 전극(22)으로 구성된다. 이러한 스토리지 캐패시터(20)는 화소 전극(18)에 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 한다.

게이트 라인(2)은 게이트 패드부(26)를 통해 게이트 드라이버(도시하지 않음)와 접속된다. 게이트 패드부(26)는 게이트 라인(2)으로부터 연장되는 게이트 하부 전극(28)과, 게이트 절연막(44) 및 보호막(50)을 관통하는 제3 컨택홀(30)을 통해 게이트 하부 전극(28)에 접속된 게이트 패드 상부 전극(32)으로 구성된다.

데이터 라인(4)은 데이터 패드부(34)를 통해 데이터 드라이버(도시하지 않음)와 접속된다. 데이터 패드부(34)는 데이터 라인(4)으로부터 연장되는 데이터 하부 전극(36)과, 보호막(50)을 관통하는 제4 컨택홀(38)을 통해 데이터 패드(36)와 접속된 데이터 패드 상부 전극(40)으로 구성된다.

이러한 구성을 가지는 박막 트랜지스터 기판의 제조 방법을 4 마스크 공정을 이용하여 상세히 하면 도 3a 내지 도 3d에 도시된 바와 같다.

도 3a를 참조하면, 제1 마스크 공정을 이용하여 하부기판(42) 상에 게이트 라인(2), 게이트 전극(8), 게이트 패드 하부 전극(28)을 포함하는 게이트 금속 패턴들이 형성된다.

상세히 하면, 하부 기판(42) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트 금속층이 형성된다. 이어서, 제1 마스크를 이용한 포토리쏘그래피 공정과 식각 공정으로 게이트 금속층이 패터닝됨으로써 게이트 라인(2), 게이트 전극(8), 게이트 패드 하부 전극(28)을 포함하는 게이트 금속 패턴들이 형성된다. 게이트 금속으로는 크롬(Cr), 몰리브덴(Mo), 알루미늄계 금속 등이 단일층 또는 이중층 구조 로 이용된다.

도 3b를 참조하면, 게이트 금속 패턴들이 형성된 하부 기판(42) 상에 게이트 절연막(44)이 도포된다. 그리고 제2 마스크 공정을 이용하여 게이트 절연막(44) 위에 활성층(14) 및 오믹 접촉층(48)을 포함하는 반도체 패턴과; 데이터 라인(4), 소스 전극(10), 드레인 전극(12), 데이터 패드 하부 전극(36), 스토리지 전극(22)을 포함하는 소스/드레인 금속 패턴들이 순차적으로 형성된다.

상세히 하면, 게이트 금속 패턴들이 형성된 하부 기판(42) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 게이트 절연막(44), 비정질 실리콘층, n+ 비정질 실리콘층, 그리고 소스/드레인 금속층이 순차적으로 형성된다. 여기서, 게이트 절연막(44)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다. 소스/드레인 금속으로는 몰리브덴(Mo), 티타늄, 탄탈륨, 몰리브덴 합금(Mo alloy) 등이 이용된다.

이어서, 소스/드레인 금속층 위에 제2 마스크를 이용한 포토리쏘그래피 공정으로 포토레지스트 패턴을 형성하게 된다. 이 경우 제2 마스크로는 박막 트랜지스터의 채널부에 회절 노광부를 갖는 회절 노광 마스크를 이용함으로써 채널부의 포토레지스트 패턴이 다른 소스/드레인 패턴부 보다 낮은 높이를 갖게 한다.

이어서, 포토레지스트 패턴을 이용한 습식 식각 공정으로 소스/드레인 금속층이 패터닝됨으로써 데이터 라인(4), 소스 전극(10), 그 소스 전극(10)과 일체화된 드레인 전극(12), 스토리지 전극(22)을 포함하는 소스/드레인 금속 패턴들이 형성된다.

그 다음, 동일한 포토레지스트 패턴을 이용한 건식 식각공정으로 n+ 비정질 실리콘층과 비정질 실리콘층이 동시에 패터닝됨으로써 오믹 접촉층(48)과 활성층(14)이 형성된다.

그리고, 애싱(Ashing) 공정으로 채널부에서 상대적으로 낮은 높이를 갖는 포토레지스트 패턴이 제거된 후 건식 식각 공정으로 채널부의 소스/드레인 금속 패턴 및 오믹 접촉층(48)이 식각된다. 이에 따라, 채널부의 활성층(14)이 노출되어 소스 전극(10)과 드레인 전극(12)이 분리된다.

이어서, 스트립 공정으로 소스/드레인 패턴부 위에 남아 있는 포토레지스트 패턴이 제거된다.

도 3c를 참조하면, 소스/드레인 금속 패턴들이 형성된 게이트 절연막(44) 상에 제3 마스크 공정을 이용하여 제1 내지 제4 콘택홀들(16, 24, 30, 38)을 포함하는 보호막(50)이 형성된다.

상세히 하면, 소스/드레인 금속 패턴들이 형성된 게이트 절연막(44) 상에 PECVD 등의 증착 방법으로 보호막(50)이 전면 형성된다. 이어서, 보호막(50)이 제3 마스크를 이용한 포토리쏘그래피 공정과 식각 공정으로 패터닝됨으로써 제1 내지 제4 컨택홀들(16, 24, 30, 38)이 형성된다. 제1 컨택홀(16)은 보호막(50)을 관통하여 드레인 전극(12)이 노출되게 형성되고, 제2 컨택홀(24)은 보호막(50)을 관통하여 스토리지 상부 전극(22)이 노출되게 형성된다. 제3 컨택홀(30)은 보호막(50) 및 게이트 절연막(44)을 관통하여 게이트 패드 하부 전극(28)이 노출되게 형성된다. 제4 컨택홀(38)은 보호막(50)을 관통하여 데이터 패드 상부 전극(36)이 노출되게 형성된다.

보호막(50)의 재료로는 게이트 절연막(44)과 같은 무기 절연 물질이나, 유전상수가 작은 아크릴(acryl)계 유기 화합물, BCB 또는 PFCB 등과 같은 유기 절연 물질이 이용된다.

도 3d를 참조하면, 제4 마스크 공정을 이용하여 보호막(50) 상에 화소 전극(18), 게이트 패드 상부 전극(32), 데이터 패드 상부 전극(40)을 포함하는 투명 도전막 패턴들이 형성된다.

보호막(50) 상에 스퍼터링 등의 증착 방법으로 투명 도전막이 도포된다. 이어서 제4 마스크를 이용한 포토리쏘그래피 공정과 식각 공정을 통해 투명 도전막이 패텅님됨으로써 화소 전극(18), 게이트 패드 상부 전극(32), 데이터 패드 상부 전극(40)을 포함하는 투명 도전막 패턴들이 형성된다. 화소 전극(18)은 제1 컨택홀(16)을 통해 드레인 전극(12)과 전기적으로 접속되고, 제2 컨택홀(24)을 통해 전단 게이트 라인(2)과 중첩되는 스토리지 상부 전극(22)과 전기적으로 접속된다. 게이트 패드 상부 전극(32)는 제3 컨택홀(30)을 통해 게이트 패드 하부 전극(28)과 전기적으로 접속된다. 데이터 패드 상부 전극(40)은 제4 컨택홀(38)을 통해 데이터 하부 전극(36)과 전기적으로 접속된다. 여기서, 투명 도전막의 재료로는 인듐 주석 산화물(Indium Tin Oxide : ITO)이나 주석 산화물(Tin Oxide : TO) 또는 인듐 아연 산화물(Indium Zinc Oxide : IZO) 등이 이용된다.

이와 같이 종래의 박막 트랜지스터 기판 및 그 제조 방법은 4 마스크 공정으로 공정을 단순화하여 제조 원가를 절감할 수 있게 되었다. 그러나, 회절 노광 마스크 공정을 이용하여 소스/드레인 금속층과 함께 반도체층을 패터닝함에 따라 불필요한 부분에 반도체층이 잔존하게 되는 단점이 있다.

예를 들면, 도 2와 같이 스토리지 캐패시터(20)의 스토리지 상부 전극(22) 아래에 활성층(14) 및 오믹접촉층(48)을 포함하는 반도체층이 위치하게 된다. 이러한 반도체층으로 인하여 스토리지 상부 전극(22)과, 스토리지 하부 전극인 게이트 라인(2)과의 간격이 멀어지게 됨으로써 그 간격에 반비례하는 스토리지 캐패시터(20)의 용량이 감소하게 된다. 또한, 스토리지 캐패시터(20)에 포함된 반도체층은 게이트 라인(2)과 중첩되지 않는 부분이 기판(42)의 뒤쪽으로부터 입사되는 백라이트에 장시간 노출되는 경우 포토 커런트(Photo Current)를 발생시키는 문제점이 있다. 이러한 스토리지 캐패시터(20)는 화소 전극(18)에 충전된 화소 신호를 불안정하게 한다.

따라서, 본 발명의 목적은 4 마스크 공정으로 공정을 단순화하면서도 불필요한 반도체층의 형성을 방지할 수 있는 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법을 제공하는 것이다.

본 발명의 다른 목적은 4 마스크 공정으로 공정을 단순화하면서도 스토리지 캐패시터의 용량을 증대시킬 수 있는 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법을 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 표시 소자용 박막 트랜지스터 기판은 게이트 절연막을 사이에 두고 교차하여 화소 영역을 결정하는 게이트 라인 및 데이터 라인과; 상기 게이트 라인과 접속된 게이트 전극, 상기 데이터 라인과 접속된 소스 전극, 소스 전극과 대향하는 드레인 전극, 상기 소스 전극 및 드레인 전극 사이의 채널을 형성하는 반도체층을 포함하는 박막 트랜지스터와; 상기 화소 영역을 제외한 나머지 영역에 형성되도록 패터닝되어 상기 게이트 라인 및 데이터 라인과 박막 트랜지스터를 덮는 보호막과; 상기 화소 영역에 상기 보호막과 경계를 이루며 형성되어 상기 박막 트랜지스터와 접속된 화소 전극을 구비하고; 상기 게이트 절연막은 상기 보호막과 함께 패터닝되어 상기 화소 영역을 제외한 나머지 영역에 형성되며; 상기 반도체층은 상기 박막 트랜지스터 단위로 독립적으로 형성된 것을 특징으로 한다.

그리고, 본 발명은 상기 게이트 라인의 일부로 이루어진 스토리지 하부 전극과; 상기 게이트 절연막을 사이에 두고 상기 스토리지 하부 전극과 중첩되며 상기 화소 전극과 접속된 스토리지 상부 전극을 포함하는 스토리지 캐패시터를 추가로 구비한다.

상기 스토리지 상부 전극 및 상기 드레인 전극은 상기 화소 전극과 경계를 이루는 보호막의 밖으로 노출되어 상기 화소 전극과 접속된다.

또한, 본 발명은 상기 게이트 라인으로부터 신장된 게이트 패드 하부 전극과; 상기 게이트 패드 하부 전극이 노출되도록 상기 게이트 절연막 및 보호막에 형 성된 컨택홀과; 상기 컨택홀에 의해 노출된 상기 게이트 패드 하부 전극과 접속된 게이트 패드 상부 전극을 추가로 구비한다.

더불어, 본 발명은 상기 데이터 라인으로부터 신장된 데이터 패드 하부 전극과; 상기 데이터 패드 하부 전극이 노출되도록 상기 보호막에 형성된 컨택홀과; 상기 컨택홀에 의해 노출된 상기 데이터 패드 하부 전극과 접속된 데이터 패드 하부 전극을 추가로 구비한다.

상기 게이트 패드 상부 전극, 상기 데이터 패드 상부 전극은 상기 화소 전극과 동일한 투명 도전층으로 이루어진다.

상기 게이트 패드 상부 전극, 상기 데이터 패드 상부 전극 각각은 해당 컨택홀 내에서 상기 보호막과 경계를 이루도록 형성된다.

본 발명의 실시 예에 따른 표시 소자용 박막 트랜지스터 기판의 제조 방법은 기판 상에 게이트 라인, 그 게이트 라인과 연결된 박막 트랜지스터의 게이트 전극을 형성하는 단계와; 상기 게이트 라인, 게이트 전극이 형성된 기판 상에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상에 상기 박막 트랜지스터 단위로 독립된 반도체층을 형성하는 단계와; 상기 게이트 절연막 상에 상기 게이트 라인과 교차하여 화소 영역을 결정하는 데이터 라인, 그 데이터 라인과 연결된 상기 박막 트랜지스터의 소스 전극, 그 소스 전극과 대향하는 드레인 전극을 형성하는 단계와; 상기 데이터 라인, 소스 전극, 드레인 전극이 형성된 게이트 절연막 상에 보호막을 전면 형성한 후, 상기 화소 영역을 제외한 나머지 영역의 게이트 라인 및 데이터 라인과 박막 트랜지스터를 덮도록 상기 게이트 절연막과 같이 패터닝하는 단 계와; 상기 드레인 전극과 접속되며 상기 화소 영역에서 상기 패터닝된 보호막과 경계를 이루는 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.

상기 보호막과 게이트 절연막을 패터닝하는 단계는, 상기 전면 형성된 보호막 상에 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴을 통해 노출된 상기 화소 영역의 보호막 및 게이트 절연막을 에칭하는 단계를 포함한다.

상기 화소 전극을 형성하는 단계는, 상기 포토레지스트 패턴이 존재하는 보호막 위에 투명 도전막을 형성하는 단계와; 상기 포토레지스트 패턴과 그 위의 투명 도전막을 리프트-오프 공정으로 제거하는 단계를 포함한다.

상기 게이트 라인의 일부인 스토리지 하부 전극과 상기 게이트 절연막을 사이에 두고 중첩되며 상기 화소 전극과 접속되어질 스토리지 상부 전극을, 상기 데이터 라인과 함께 형성하여 스토리지 캐패시터를 마련하는 단계를 추가로 포함한다.

그리고, 본 발명은 상기 게이트 라인과 함께 그와 접속된 게이트 패드 하부 전극을 형성하는 단계와; 상기 게이트 절연막 및 보호막 패터닝시 상기 게이트 패드 하부 전극이 노출되도록 상기 게이트 절연막 및 보호막에 컨택홀을 형성하는 단계와; 상기 컨택홀에 의해 노출된 상기 게이트 패드 하부 전극과 접속되는 게이트 패드 상부 전극을 상기 화소 전극과 함께 형성하는 단계를 추가로 포함하여 게이트 패드부를 마련한다.

또한, 본 발명은 상기 데이터 라인과 함께 그와 접속된 데이터 패드 하부 전극을 형성하는 단계와; 상기 보호막 패터닝시 상기 데이터 패드 하부 전극이 노출 되도록 상기 보호막에 컨택홀을 형성하는 단계와; 상기 컨택홀에 의해 노출된 상기 데이터 패드 하부 전극과 접속되는 데이터 패드 하부 전극을 상기 화소 전극과 함께 형성하는 단계를 추가로 포함하여 데이터 패드부를 마련한다.

상기 게이트 패드 상부 전극, 상기 데이터 패드 상부 전극 각각은 해당 컨택홀 내에서 상기 보호막과 경계를 이루도록 형성된다.

또한, 본 발명에 따른 표시 소자용 박막 트랜지스터 기판의 제조 방법은 기판 상에 게이트 라인, 그 게이트 라인과 연결된 박막 트랜지스터의 게이트 전극을 형성하는 제1 마스크 공정과; 상기 게이트 라인, 게이트 전극이 형성된 기판 상에 게이트 절연막을 형성하고, 그 게이트 절연막 상에 상기 박막 트랜지스터 단위로 독립된 반도체층을 형성하는 제2 마스크 공정과; 상기 게이트 절연막 상에 상기 게이트 라인과 교차하여 화소 영역을 결정하는 데이터 라인, 그 데이터 라인과 연결된 상기 박막 트랜지스터의 소스 전극, 그 소스 전극과 대향하는 드레인 전극을 형성하는 제3 마스크 공정과; 상기 게이트 절연막과 같이 패터닝되어 상기 화소 영역을 제외한 나머지 영역의 게이트 라인 및 데이터 라인과 박막 트랜지스터를 덮는 보호막과, 상기 드레인 전극과 접속되며 상기 화소 영역에서 상기 패터닝된 보호막과 경계를 이루는 화소 전극을 형성하는 제4 마스크 공정을 포함한다.

상기 제4 마스크 공정은, 보호막을 전면 형성하는 단계와; 상기 보호막 상에 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴을 통해 노출된 상기 화소 영역의 보호막 및 게이트 절연막을 에칭하는 단계와; 상기 포토레지스트 패턴이 존재하는 보호막 위에 투명 도전막을 형성하는 단계와; 상기 포토레지스트 패턴과 그 위의 투명 도전막을 리프트-오프 공정으로 제거하는 단계를 포함한다.

상기 제2 마스크 공정은, 상기 게이트 라인의 일부인 스토리지 하부 전극과 상기 게이트 절연막을 사이에 두고 중첩되며 상기 화소 전극과 접속되어질 스토리지 상부 전극을 형성하는 단계를 추가로 포함한다.

상기 제1 마스크 공정은, 상기 게이트 라인과 접속된 게이트 패드 하부 전극을 형성하는 단계를; 상기 제4 마스크 공정은, 상기 게이트 패드 하부 전극이 노출되도록 상기 게이트 절연막 및 보호막에 컨택홀을 형성하고, 그 컨택홀에 의해 노출된 상기 게이트 패드 하부 전극과 접속되는 게이트 패드 상부 전극을 형성하는 단계를 추가로 포함한다.

상기 제3 마스크 공정은, 데이터 라인과 접속된 데이터 패드 하부 전극을 형성하는 단계를; 상기 제4 마스크 공정은 상기 데이터 패드 하부 전극이 노출되도록 상기 보호막에 컨택홀을 형성하고, 그 컨택홀에 의해 노출된 상기 데이터 패드 하부 전극과 접속되는 데이터 패드 하부 전극을 상기 화소 전극과 함께 형성하는 단계를 추가로 포함한다.

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 본 발명의 바람직한 실시 예들을 도 4 내지 도 11b를 참조하여 상세하게 설명하기로 한다.

도 4는 발명의 실시 예에 따른 박막 트랜지스터 기판을 도시한 평면도이고, 도 5는 도 4에 도시된 박막 트랜지스터 기판을 Ⅱ-Ⅱ'선, Ⅲ-Ⅲ'선, Ⅳ-Ⅳ'선을 따 라 절단하여 도시한 단면도이다.

도 4 및 도 5에 도시된 박막 트랜지스터 기판은 하부 기판(142) 위에 패터닝된 게이트 절연 패턴(144)을 사이에 두고 교차하게 형성된 게이트 라인(102) 및 데이터 라인(104)과, 그 교차부마다 형성된 박막 트랜지스터(106)와, 그 교차 구조로 마련된 화소 영역에 형성된 화소 전극(118)을 구비한다. 그리고, 박막 트랜지스터 기판은 화소 전극(118)과 접속된 스토리지 상부 전극(122)과 전단 게이트 라인(102)의 중첩부에 형성된 스토리지 캐패시터(120)와, 게이트 라인(102)에 접속되는 게이트 패드부(126)와, 데이터 라인(104)에 접속되는 데이터 패드부(134)를 구비한다.

박막 트랜지스터(106)는 게이트 라인(102)에 공급되는 스캔 신호에 응답하여 데이터 라인(104)에 공급되는 화소 신호가 화소 전극(118)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(106)는 게이트 라인(102)과 접속된 게이트 전극(108)과, 데이터 라인(104)과 접속된 소스 전극(110)과, 소스 전극(110)과 대향하게 위치하여 화소 전극(118)과 접속된 드레인 전극(112)과, 게이트 절연 패턴(144)을 사이에 두고 게이트 전극(108)과 중첩되게 형성되어 소스 전극(110)과 드레인 전극(112) 사이에 채널을 형성하는 활성층(114)을 구비한다. 여기서, 활성층(114)은 박막 트랜지스터(106) 영역에만 아이랜드형(Island Type)으로 형성된다. 그리고, 활성층(114)과 소스 전극(110) 및 드레인 전극(112)의 중첩부에는 오믹 접촉을 위한 오믹 접촉층(146)이 더 형성된다.

화소 전극(118)은 박막 트랜지스터(106)의 드레인 전극(112) 중 보호막 패턴(Passivation Pattern)(150)과 중첩되지 않는 노출부와 접속된다. 이러한 화소 전극(118)은 박막 트랜지스터(106)로부터 공급된 화소 신호를 충전하여 도시하지 않은 칼라 필터 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 박막 트랜지스터 기판과 칼라 필터 기판에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(118)을 경유하여 입사되는 광량을 조절하여 칼러 필터 기판 쪽으로 투과시키게 된다.

스토리지 캐패시터(120)는 전단 게이트 라인(102)의 일부인 스토리지 하부 전극과, 스토리지 하부 전극과 게이트 절연 패턴(144)을 사이에 두고 중첩된 스토리지 상부 전극(122)을 구비한다. 여기서, 스토리지 상부 전극(122)은 화소 전극(118) 쪽으로 돌출되게 형성되어 화소 전극(118)과 접속된다. 이 경우, 화소 전극(118)은 스토리지 상부 전극(122) 중 보호막 패턴(150)과 중첩되지 않는 노출부와 접속된다. 이러한 구성을 갖는 스토리지 캐패시터(120)는 화소 전극(118)에 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 한다. 특히, 스토리지 캐패시터(120)가 반도체층을 포함하지 않음에 따라 게이트 라인(102)과 스토리지 상부 전극(122)과의 간격이 감소하여 그 용량이 증대된다.

게이트 라인(102)은 게이트 패드부(126)를 통해 게이트 드라이버(도시하지 않음)와 접속된다. 게이트 패드부(126)는 게이트 라인(102)으로부터 연장되는 게이트 패드 하부 전극(128)과, 게이트 패드 하부 전극(128) 위에 접속된 게이트 패드 상부 전극(132)으로 구성된다. 여기서, 게이트 패드 상부 전극(132)은 보호막 패턴(150) 및 게이트 절연 패턴(144)에 형성된 제1 컨택홀(130) 내에 형성되어 게 이트 패드 하부 전극(128)과 접속된다.

데이터 라인(104)은 데이터 패드부(134)를 통해 데이터 드라이버(도시하지 않음)와 접속된다. 데이터 패드부(134)는 데이터 라인(104)으로부터 연장되는 데이터 패드 하부 전극(136)과, 데이터 패드 하부 전극(136)과 접속된 데이터 패드 상부 전극(140)으로 구성된다. 여기서, 데이터 패드 상부 전극(140)은 보호막 패턴(150)에 형성된 제2 컨택홀(138) 내에 형성되어 데이터 패드 하부 전극(136)과 접속된다.

이러한 구조를 갖는 박막 트랜지스터 기판에서 화소 전극(118)과 게이트 패드 상부 전극(132) 및 데이터 패드 상부 전극(140)을 포함하는 투명 도전 패턴은 동일한 투명 도전층 패터닝 공정으로 형성된다. 이 경우, 투명 도전층은 이전 공정인 보호막 패턴(150) 및 게이트 절연 패턴(144) 형성시 이용된 포토레지스터 패턴을 제거하는 리프트-오프(Lift-off) 공정으로 패터닝되게 한다. 이에 따라, 상기 투명 도전 패턴은 보호막 패턴(150)과의 중첩없이 경계를 이루며 형성된다. 한편, 게이트 절연 패턴(144)은 데이터 패드 하부 전극(136)의 하부 부분을 제외하고는 보호막 패턴(150)과 동일 형상을 갖는다.

이 결과, 본 발명에 따른 박막 트랜지스터 기판은 기존의 회절 노광 마스크 공정을 사용하지 않고도 다음과 같이 4 마스크 공정으로 형성할 수 있다.

도 6a 및 도 6b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판 제조 방법 중 제1 마스크 공정을 설명하기 위한 평면도 및 단면도를 도시한 것이다.

제1 마스크 공정으로 하부 기판(142) 상에 게이트 라인(102), 게이트 라인(102)과 접속된 게이트 전극(108) 및 게이트 패드 하부 전극(128)을 포함하는 게이트 금속 패턴이 형성된다.

상세히 하면, 하부 기판(142) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트 금속층이 형성된다. 이어서, 제1 마스크를 이용한 포토리쏘그래피 공정과 식각 공정으로 게이트 금속층이 패터닝됨으로써 게이트 라인(102), 게이트 전극(108), 게이트 패드 하부 전극(128)을 포함하는 게이트 금속 패턴이 형성된다. 여기서, 게이트 금속으로는 Cr, MoW, Cr/Al, Cu, Al(Nd), Mo/Al, Mo/Al(Nd), Cr/Al(Nd) 등이 이용된다.

도 7a 및 도 7b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판 제조 방법 중 제2 마스크 공정을 설명하기 위한 평면도 및 단면도를 도시한 것이다.

먼저, 상기 게이트 금속 패턴이 형성된 하부 기판(142) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 게이트 절연막(144A)이 전면 형성된다. 게이트 절연막(144A)으로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연 물질이 이용된다.

그리고, 제2 마스크 공정으로 게이트 절연막(144A) 위에 적층된 활성층(114) 및 오믹 접촉층(146)을 포함하는 반도체 패턴이 형성된다.

상세히 하면, 게이트 절연막(144A) 위에 PECVD, 스퍼터링 등의 증착 방법을 통해 비정질 실리콘층, n+ 비정질 실리콘층이 순차적으로 형성된다. 이어서, 제2 마스크를 이용한 포토리쏘그래피 공정과 식각 공정으로 비정질 실리콘층 및 n+ 비정질 실리콘층이 패터닝됨으로써 도 7a와 같이 게이트 전극(108)과 중첩되는 활성 층(114) 및 오믹 접촉층(146)이 아이랜드형으로 형성된다.

도 8a 및 도 8b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판 제조 방법 중 제3 마스크 공정을 설명하기 위한 평면도 및 단면도를 도시한 것이다.

제3 마스크 공정으로 상기 반도체 패턴이 형성된 게이트 절연막(144A) 위에 스퍼터링 방법 등의 증착 방법을 통해 소스/드레인 금속층이 형성된다. 이어서, 제3 마스크를 이용한 포토리쏘그래피 공정과 식각 공정으로 소스/드레인 금속층이 패터닝됨으로써 데이터 라인(104), 소스 전극(110), 드레인 전극(112), 데이터 패드 하부 전극(136), 스토리지 전극(122)을 포함하는 소스/드레인 금속 패턴이 형성된다. 여기서, 소스/드레인 금속으로는 Cr, MoW, Cr/Al, Cu, Al(Nd), Mo/Al, Mo/Al(Nd), Cr/Al(Nd) 등이 이용된다.

그리고, 상기 소스/드레인 금속 패턴을 마스크로 이용한 건식 식각 공정으로 소스 전극(110) 및 드레인 전극(112) 사이로 노출된 오믹 접촉층(146)이 제거된다. 이에 따라, 소스 전극(110) 및 드레인 전극(112) 사이의 활성층(114)이 노출되고 그 소스 전극(110) 및 드레인 전극(112)은 전기적으로 분리된다.

도 9a 및 도 9b는 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판 제조 방법 중 제4 마스크 공정을 설명하기 위한 평면도 및 단면도를 도시한 것이고, 도 10a 내지 도 10d는 제4 마스크 공정을 구체적으로 설명하기 위하 단면도들을 도시한 것이다.

제4 마스크 공정으로 보호막(150A) 및 게이트 절연막(144A)이 패터닝되고, 이어서 화소 전극(118), 게이트 패드 상부 전극(132), 데이터 패드 상부 전극(140) 을 포함하는 투명 도전 패턴이 형성된다. 여기서, 투명 도전 패턴은 보호막 패턴(150)과 중첩없이 경계를 이루며 형성된다.

상세히 하면, 도 10a과 같이 소스/드레인 금속 패턴이 형성된 게이트 절연막(144A) 상에 보호막(150A)이 전면 형성된다. 보호막(150A)의 재료로는 상기 게이트 절연막(144A)과 유사한 무기 절연 물질이나, 유기 절연 물질이 이용된다. 그리고, 보호막(150A) 위에 제3 마스크를 이용한 포토리쏘그래피 공정으로 도 10a와 같이 보호막(150A)이 존재해야 하는 부분에 포토레지스트 패턴(152)이 형성된다.

그 다음, 상기 포토레지스트 패턴(152)을 이용한 식각 공정으로 전면 형성된 보호막(150A) 및 게이트 절연막(144A)이 패터닝됨으로써 도 10b와 같이 보호막 패턴(150) 및 게이트 절연 패턴(144)이 형성된다. 이러한 보호막 패턴(150) 및 게이트 절연 패턴(144)에 의해, 화소 전극이 형성되어질 화소 영역에서는 기판(142)이, 게이트 패드부에서는 게이트 패드 하부 전극(128)이, 데이터 패드부에서는 데이터 패드 하부 전극(136)이 노출된다.

이어서, 도 10c와 같이 상기 포토레지스트 패턴(152)이 존재하는 박막 트랜지스터 기판 상에 투명 도전막(154)이 스퍼터링 등과 같의 증착 방법으로 전면 형성된다. 투명 도전막(154)으로는 인듐 주석 산화물(Indium Tin Oxide : ITO)이나 주석 산화물(Tin Oxide : TO) 또는 인듐 아연 산화물(Indium Zinc Oxide : IZO), SnO₂ 등이 이용된다.

그리고, 리프트-오프 공정으로 포토레지스트 패턴(152)과 그 위의 투명 도전막(152)이 함께 제거됨으로써 투명 도전막(154)이 패터닝된다. 이에 따라, 도 10d와 같이 화소 전극(118), 게이트 패드 상부 전극(132), 데이터 패드 상부 전극(140)을 포함하는 투명 도전 패턴이 형성된다. 이러한 투명 도전 패턴은 보호막 패턴(150)과는 중첩없이 경계를 이루게 된다.

구체적으로, 화소 전극(118)은 게이트 라인(102), 데이터 라인(104), 박막 트랜지스터(106)을 덮는 보호막 패턴(150)과 경계를 이루며 화소 영역에 형성된다. 게이트 패드 상부 전극(132)은 보호막 패턴(150) 및 게이트 절연막 패턴(144)을 관통하는 제1 컨택홀(130) 내에서, 데이터 패드 상부 전극(132)은 보호막 패턴(150)을 관통하는 제2 컨택홀(138) 내에서 보호막 패턴(150)과 경계를 이루며 형성된다.

이와 같이, 본 발명에 따른 박막 트랜지스터 기판 제조 방법은 리프트-오프 공정으로 투명 도전층을 패터닝함에 따라 회절 노광 공정 없이도 4 마스크 공정으로 박막 트랜지스터 기판을 제조할 수 있게 한다. 특히, 본 발명은 반도체층과 소스/드레인 금속층을 다른 마스크 공정으로 패터닝되게 함으로써 기존의 4 마스크 공정을 이용한 박막 트랜지스터 기판과 같이 불필요한 부분에 반도체층이 잔존하는 것을 방지할 수 있다. 예를 들면, 스토리지 캐패시터(120)가 반도체층을 포함하지 않게 됨으로써 그 반도체층으로 인한 용량 감소 및 포토 커런트 발생을 방지할 수 있다.

상술한 바와 같이, 본 발명에 따른 박막 트랜지스터 기판 및 그 제조 방법은 리프트-오프 공정을 적용하여 기존의 회절 노광 공정 없이도 4 마스크 공정으로 공정을 단순화시킴으로써 제조 원가를 절감할 수 있음과 아울러 제조 수율을 향상시킬 수 있다.

또한, 본 발명에 따른 박막 트랜지스터 기판 및 그 제조 방법은 공정수를 줄이면서도 반도체층과 소스/드레인 금속층을 다른 마스크 공정에서 형성함에 따라 불필요한 부분에 반도체층이 잔존하는 것을 방지할 수 있다.

이에 따라, 본 발명에 따른 박막 트랜지스터 기판 및 그 제조 방법은 스토리지 캐패시터가 반도체층을 포함하지 않게 됨으로써 스토리지 용량을 증대시킬 수 있음과 아울러 백라이트에 반도체층의 노출로 인한 포토 커런트 발생을 방지할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (22)

1. 게이트 절연막을 사이에 두고 교차하여 화소 영역을 결정하는 게이트 라인 및 데이터 라인과;

   상기 게이트 라인과 접속된 게이트 전극, 상기 데이터 라인과 접속된 소스 전극, 상기 소스 전극과 대향하는 드레인 전극, 상기 소스 전극 및 드레인 전극 사이의 채널을 형성하는 반도체층을 포함하는 박막 트랜지스터와;

   상기 화소 영역을 제외한 나머지 영역에 형성되도록 패터닝되어 상기 게이트 라인 및 데이터 라인과 상기 박막 트랜지스터를 덮는 보호막과;

   상기 화소 영역에 상기 보호막과 경계를 이루며 형성되어 상기 박막 트랜지스터의 드레인 전극과 접속된 화소 전극과;

   상기 게이트 라인의 일부로 이루어진 스토리지 하부 전극과;

   상기 게이트 절연막을 사이에 두고 상기 스토리지 하부 전극과 중첩되며 상기 화소 전극과 접속된 스토리지 상부 전극을 포함하는 스토리지 캐패시터를 구비하고;

   상기 게이트 절연막은 상기 보호막과 함께 패터닝되어 상기 화소 영역을 제외한 나머지 영역에 형성되며;

   상기 반도체층은 상기 박막 트랜지스터 단위로 독립적으로 형성된 것을 특징으로 하는 표시 소자용 박막 트랜지스터 기판.
2. 삭제
3. 제 1 항에 있어서,

   상기 스토리지 상부 전극 및 상기 드레인 전극은 상기 화소 전극과 경계를 이루는 보호막의 밖으로 노출되어 상기 화소 전극과 접속된 것을 특징으로 하는 표시 소자용 박막 트랜지스터 기판.
4. 제 1 항에 있어서,

   상기 게이트 라인으로부터 신장된 게이트 패드 하부 전극과;

   상기 게이트 패드 하부 전극이 노출되도록 상기 게이트 절연막 및 보호막에 형성된 컨택홀과;

   상기 컨택홀에 의해 노출된 상기 게이트 패드 하부 전극과 접속된 게이트 패드 상부 전극을 추가로 구비하는 것을 특징으로 하는 표시 소자용 박막 트랜지스터 기판.
5. 제 1 항에 있어서,

   상기 데이터 라인으로부터 신장된 데이터 패드 하부 전극과;

   상기 데이터 패드 하부 전극이 노출되도록 상기 보호막에 형성된 컨택홀과;

   상기 컨택홀에 의해 노출된 상기 데이터 패드 하부 전극과 접속된 데이터 패드 하부 전극을 추가로 구비하는 것을 특징으로 하는 표시 소자용 박막 트랜지스터 기판.
6. 제 4 항 및 제 5 항 중 어느 한 항에 있어서,

   상기 게이트 패드 상부 전극, 상기 데이터 패드 상부 전극은 상기 화소 전극과 동일한 투명 도전층으로 이루어진 것을 특징으로 하는 표시 소자용 박막 트랜지스터 기판.
7. 제 4 항 및 제 5 항 중 어느 한 항에 있어서,

   상기 게이트 패드 상부 전극, 상기 데이터 패드 상부 전극 각각은 해당 컨택홀 내에서 상기 보호막과 경계를 이루도록 형성된 것을 특징으로 하는 표시 소자용 박막 트랜지스터 기판.
8. 기판 상에 게이트 라인, 상기 게이트 라인과 연결된 박막 트랜지스터의 게이트 전극을 형성하는 단계와;

   상기 게이트 라인 및 상기 게이트 전극이 형성된 기판 상에 게이트 절연막을 형성하는 단계와;

   상기 게이트 절연막 상에 상기 박막 트랜지스터 단위로 독립된 반도체층을 형성하는 단계와;

   상기 게이트 절연막 상에 상기 게이트 라인과 교차하여 화소 영역을 결정하는 데이터 라인, 상기 데이터 라인과 연결된 상기 박막 트랜지스터의 소스 전극, 상기 소스 전극과 대향하는 드레인 전극을 형성하는 단계와;

   상기 데이터 라인, 상기 소스 전극 및 상기 드레인 전극이 형성된 상기 게이트 절연막 상에 보호막을 전면 형성하고 상기 보호막 상에 포토레지스트 패턴을 형성한 후, 상기 포토레지스트 패턴을 통해 노출된 상기 화소 영역의 보호막 및 게이트 절연막을 에칭하여 상기 화소 영역을 제외한 나머지 영역의 상기 게이트 라인, 상기 데이터 라인 및 상기 박막 트랜지스터를 덮도록 상기 게이트 절연막과 보호막을 패터닝하는 단계와;

   상기 포토레지스트 패턴이 존재하는 보호막 위에 투명 도전막을 형성하는 단계와;

   상기 포토레지스트 패턴과 그 위의 투명 도전막을 리프트-오프 공정으로 제거하는 단계를 포함하는 것을 특징으로 하는 표시 소자용 박막 트랜지스터 기판의 제조 방법.
9. 삭제
10. 삭제
11. 제 8 항에 있어서,

    상기 게이트 라인의 일부인 스토리지 하부 전극과 상기 게이트 절연막을 사이에 두고 중첩되며 상기 화소 전극과 접속되어질 스토리지 상부 전극을, 상기 데이터 라인과 함께 형성하여 스토리지 캐패시터를 마련하는 단계를 추가로 포함하는 것을 특징으로 하는 표시 소자용 박막 트랜지스터 기판의 제조 방법.
12. 제 11 항에 있어서,

    상기 스토리지 상부 전극 및 상기 드레인 전극은 상기 화소 전극과 경계를 이루는 보호막의 밖으로 노출되어 상기 화소 전극과 접속되게 하는 것을 특징으로 하는 표시 소자용 박막 트랜지스터 기판의 제조 방법.
13. 제 8 항에 있어서,

    상기 게이트 라인과 함께 그와 접속된 게이트 패드 하부 전극을 형성하는 단계와;

    상기 게이트 절연막 및 보호막 패터닝시 상기 게이트 패드 하부 전극이 노출되도록 상기 게이트 절연막 및 보호막에 컨택홀을 형성하는 단계와;

    상기 컨택홀에 의해 노출된 상기 게이트 패드 하부 전극과 접속되는 게이트 패드 상부 전극을 상기 화소 전극과 함께 형성하는 단계를 추가로 포함하여 게이트 패드부를 마련하는 것을 특징으로 하는 표시 소자용 박막 트랜지스터 기판의 제조 방법.
14. 제 8 항에 있어서,

    상기 데이터 라인과 함께 그와 접속된 데이터 패드 하부 전극을 형성하는 단계와;

    상기 보호막 패터닝시 상기 데이터 패드 하부 전극이 노출되도록 상기 보호막에 컨택홀을 형성하는 단계와;

    상기 컨택홀에 의해 노출된 상기 데이터 패드 하부 전극과 접속되는 데이터 패드 하부 전극을 상기 화소 전극과 함께 형성하는 단계를 추가로 포함하여 데이터 패드부를 마련하는 것을 특징으로 하는 표시 소자용 박막 트랜지스터 기판의 제조 방법.
15. 제 13 항 및 제 14 항 중 어느 한 항에 있어서,

    상기 게이트 패드 상부 전극, 상기 데이터 패드 상부 전극 각각은 해당 컨택홀 내에서 상기 보호막과 경계를 이루도록 형성하는 것을 특징으로 하는 표시 소자용 박막 트랜지스터 기판의 제조 방법.
16. 기판 상에 게이트 라인, 그 게이트 라인과 연결된 박막 트랜지스터의 게이트 전극을 형성하는 제1 마스크 공정과;

    상기 게이트 라인, 게이트 전극이 형성된 기판 상에 게이트 절연막을 형성하고, 그 게이트 절연막 상에 상기 박막 트랜지스터 단위로 독립된 반도체층을 형성하는 제2 마스크 공정과;

    상기 게이트 절연막 상에 상기 게이트 라인과 교차하여 화소 영역을 결정하는 데이터 라인, 그 데이터 라인과 연결된 상기 박막 트랜지스터의 소스 전극, 그 소스 전극과 대향하는 드레인 전극을 형성하는 제3 마스크 공정과;

    상기 게이트 절연막과 같이 패터닝되어 상기 화소 영역을 제외한 나머지 영역의 게이트 라인 및 데이터 라인과 박막 트랜지스터를 덮는 보호막과, 상기 드레인 전극과 접속되며 상기 화소 영역에서 상기 패터닝된 보호막과 경계를 이루는 화소 전극을 형성하는 제4 마스크 공정을 구비하되,

    상기 제4 마스크 공정은

    보호막을 전면 형성하는 단계와;

    상기 보호막 상에 포토레지스트 패턴을 형성하는 단계와;

    상기 포토레지스트 패턴을 통해 노출된 상기 화소 영역의 보호막 및 게이트 절연막을 에칭하는 단계와;

    상기 포토레지스트 패턴이 존재하는 보호막 위에 투명 도전막을 형성하는 단계와;

    상기 포토레지스트 패턴과 그 위의 투명 도전막을 리프트-오프 공정으로 제거하는 단계를 포함하는 것을 특징으로 하는 표시 소자용 박막 트랜지스터 기판의 제조 방법.
17. 삭제
18. 제 16 항에 있어서,

    상기 제2 마스크 공정은

    상기 게이트 라인의 일부인 스토리지 하부 전극과 상기 게이트 절연막을 사이에 두고 중첩되며 상기 화소 전극과 접속되어질 스토리지 상부 전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 표시 소자용 박막 트랜지스터 기판의 제조 방법.
19. 제 18 항에 있어서,

    상기 스토리지 상부 전극 및 상기 드레인 전극은 상기 화소 전극과 경계를 이루는 보호막의 밖으로 노출되어 상기 화소 전극과 접속되게 하는 것을 특징으로 하는 표시 소자용 박막 트랜지스터 기판의 제조 방법.
20. 제 16 항에 있어서,

    상기 제1 마스크 공정은 상기 게이트 라인과 접속된 게이트 패드 하부 전극 을 형성하는 단계를,

    상기 제4 마스크 공정은 상기 게이트 패드 하부 전극이 노출되도록 상기 게이트 절연막 및 보호막에 컨택홀을 형성하고, 그 컨택홀에 의해 노출된 상기 게이트 패드 하부 전극과 접속되는 게이트 패드 상부 전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 표시 소자용 박막 트랜지스터 기판의 제조 방법.
21. 제 16 항에 있어서,

    상기 제3 마스크 공정은 데이터 라인과 접속된 데이터 패드 하부 전극을 형성하는 단계를,

    상기 제4 마스크 공정은 상기 데이터 패드 하부 전극이 노출되도록 상기 보호막에 컨택홀을 형성하고, 그 컨택홀에 의해 노출된 상기 데이터 패드 하부 전극과 접속되는 데이터 패드 하부 전극을 상기 화소 전극과 함께 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 표시 소자용 박막 트랜지스터 기판의 제조 방법.
22. 제 20 항 및 제 21 항 중 어느 한 항에 있어서,

    상기 게이트 패드 상부 전극, 상기 데이터 패드 상부 전극 각각은 해당 컨택홀 내에서 상기 보호막과 경계를 이루도록 형성하는 것을 특징으로 하는 표시 소자용 박막 트랜지스터 기판의 제조 방법.

Images