JP5379824B2 - 液晶表示装置用薄膜トランジスタ基板及びその製造方法 - Google Patents
液晶表示装置用薄膜トランジスタ基板及びその製造方法 Download PDFInfo
- Publication number
- JP5379824B2 JP5379824B2 JP2011126883A JP2011126883A JP5379824B2 JP 5379824 B2 JP5379824 B2 JP 5379824B2 JP 2011126883 A JP2011126883 A JP 2011126883A JP 2011126883 A JP2011126883 A JP 2011126883A JP 5379824 B2 JP5379824 B2 JP 5379824B2
- Authority
- JP
- Japan
- Prior art keywords
- data line
- gate
- opening
- pixel electrode
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
Description
データパッド部において、ゲート絶縁膜30の上にはクロム(Cr)などから構成されるデータパッド64が形成されている。このデータパッド64と同一な物質から構成される連結パターン63が接触口36を通してゲートパッド26と連結されるように形成されている。
C1= (C2×C3)/(C2+C3) (1)
である。この時、整列パターン68とデータ線62との間の距離は3μmから5μmの範囲であるのに比べて整列パターン68と画素電極80との間の距離は0.2μm程度であり、整列パターン68と画素電極80とは一部が重畳しているので画素電極80と整列パターン68との間の静電容量 C2に比べて整列パターン68とデータ線62との間の静電容量 C3が非常に小さい。前記式(1)で、画素電極80と整列パターン68との間の静電容量 C2より整列パターン68とデータ線62との間の静電容量 C3の大きさが非常に小さい場合、画素電極80とデータ線62との間の結合静電容量 C1は、凡そ整列パターン68とデータ線62との間の静電容量 C3と同一であるということができる。結局、整列パターン68とデータ線62との間の静電容量 C3によって画素電極80とデータ線62との間の結合静電容量 C1が決定される。さらに、データ線62と整列パターン68との間には整列誤差が発生する恐れがないので基板10の全面にわたってデータ線62と画素電極80との間の結合静電容量は一定になり、従って、ステッチ不良が発生しない。
24 ゲート電極
26 ゲートパッド
30 ゲート絶縁膜
40 非晶質珪素層
55、56 抵抗性接触層
62 データ線
64 データパッド
65 ソース電極
66 ドレーン電極
70 保護膜
72、74、76 接触口
78 開口部
79 隙間
80 画素電極
84、86 補助パッドパターン
Claims (8)
- 絶縁基板と、
絶縁基板の上に位置するゲート線と、
前記ゲート線を覆っており、第1開口部を有するゲート絶縁膜と、
前記ゲート絶縁膜上に位置し、ドレーン電極とデータ線とを含むデータ配線と、
前記データ配線を覆っており、第2開口部と接触口とを含む保護膜と、
前記保護膜の上に位置して前記ドレーン電極と電気的に連結されている画素電極とを含み、
前記第2開口部は前記第1開口部を露出させ、
前記第1開口部と前記第2開口部は画素の縁領域に位置し、
前記接触口は前記ドレーン電極の一部分を露出させ、前記画素電極は前記接触口を通して前記ドレーン電極と接触しており、
前記第1開口部と前記第2開口部は互いに重畳し、
前記画素電極の境界線は、前記第1開口部と前記第2開口部の重畳する部分の内部に位置することを特徴とする液晶表示装置。 - 前記第2開口部の少なくとも一部分は前記データ線と前記画素電極との間に位置することを特徴とする請求項1に記載の液晶表示装置。
- 前記データ配線の形成段階で形成され、前記データ線の両側に位置する整列パターンをさらに含み、
前記第2開口部の少なくとも一部分は前記データ線と前記整列パターンとの間に位置することを特徴とする請求項1に記載の液晶表示装置。 - 前記第2開口部の少なくとも一部分は前記ゲート線と前記画素電極との間に位置することを特徴とする請求項2に記載の液晶表示装置。
- 前記データ配線の形成段階で形成され、前記データ線の両側に位置する整列パターンをさらに含み、
前記第2開口部の少なくとも一部分は前記データ線と前記画素電極との間に位置することを特徴とする請求項1に記載の液晶表示装置。 - 前記第2開口部の少なくとも一部分は前記ゲート線と前記画素電極との間に位置することを特徴とする請求項1に記載の液晶表示装置。
- 前記第1開口部と前記第2開口部は実質的に同一の面積を有することを特徴とする請求項1に記載の液晶表示装置。
- 前記ゲート絶縁膜の上に位置する半導体パターンと、
前記半導体パターンの上に位置して、前記ドレーン電極と対向するソース電極を更に含むことを特徴とする請求項1に記載の液晶表示装置。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980050877A KR100601163B1 (ko) | 1998-11-26 | 1998-11-26 | 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법 |
KR1998P50877 | 1999-11-18 | ||
KR1019990051376A KR100656904B1 (ko) | 1999-11-18 | 1999-11-18 | 액정 표시 장치용 박막 트랜지스터 기판 |
KR1999P51376 | 1999-11-18 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33689899A Division JP4796221B2 (ja) | 1998-11-26 | 1999-11-26 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011237807A JP2011237807A (ja) | 2011-11-24 |
JP5379824B2 true JP5379824B2 (ja) | 2013-12-25 |
Family
ID=26634368
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33689899A Expired - Lifetime JP4796221B2 (ja) | 1998-11-26 | 1999-11-26 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
JP2011126883A Expired - Lifetime JP5379824B2 (ja) | 1998-11-26 | 2011-06-07 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33689899A Expired - Lifetime JP4796221B2 (ja) | 1998-11-26 | 1999-11-26 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6798442B1 (ja) |
JP (2) | JP4796221B2 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100381054B1 (ko) * | 1999-12-28 | 2003-04-18 | 엘지.필립스 엘시디 주식회사 | 인듐-징크-옥사이드로 적용된 투명전극과 이를 에칭하기위한 에천트 |
KR100646792B1 (ko) * | 2000-07-27 | 2006-11-17 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
JP4342711B2 (ja) * | 2000-09-20 | 2009-10-14 | 株式会社日立製作所 | 液晶表示装置の製造方法 |
US6734463B2 (en) * | 2001-05-23 | 2004-05-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a window |
KR100488146B1 (ko) * | 2002-04-15 | 2005-05-06 | 엘지전자 주식회사 | 유기 전계발광소자 및 그 제조방법 |
KR100905470B1 (ko) * | 2002-11-20 | 2009-07-02 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판 |
KR100926433B1 (ko) * | 2002-12-31 | 2009-11-12 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
KR100997968B1 (ko) * | 2003-10-13 | 2010-12-02 | 삼성전자주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
KR101090245B1 (ko) * | 2003-12-10 | 2011-12-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
KR101090246B1 (ko) | 2003-12-10 | 2011-12-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
US7495257B2 (en) | 2003-12-26 | 2009-02-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US7274044B2 (en) | 2004-01-26 | 2007-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US7315047B2 (en) | 2004-01-26 | 2008-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
TWI268616B (en) * | 2004-05-14 | 2006-12-11 | Nec Lcd Technologies Ltd | Active matrix substrate and method of manufacturing the same |
KR101107677B1 (ko) * | 2004-12-02 | 2012-01-25 | 엘지디스플레이 주식회사 | 액정표시소자의 제조방법 |
JP4837942B2 (ja) * | 2005-05-25 | 2011-12-14 | シャープ株式会社 | 液晶表示装置 |
JP4552780B2 (ja) * | 2005-07-04 | 2010-09-29 | エプソンイメージングデバイス株式会社 | 電気光学装置及び電子機器 |
JP5087825B2 (ja) * | 2005-07-27 | 2012-12-05 | カシオ計算機株式会社 | アクティブ基板の製造方法 |
JP5203391B2 (ja) * | 2007-12-19 | 2013-06-05 | シャープ株式会社 | アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 |
JP6122275B2 (ja) * | 2011-11-11 | 2017-04-26 | 株式会社半導体エネルギー研究所 | 表示装置 |
CN103337500B (zh) | 2013-05-24 | 2015-12-23 | 友达光电股份有限公司 | 主动元件阵列基板及其制造方法 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0272329A (ja) * | 1988-09-07 | 1990-03-12 | Hitachi Ltd | 液晶表示装置 |
JPH0566419A (ja) * | 1991-09-09 | 1993-03-19 | Fujitsu Ltd | 液晶装置及びその製造方法 |
NL194848C (nl) * | 1992-06-01 | 2003-04-03 | Samsung Electronics Co Ltd | Vloeibaar-kristalindicatorinrichting. |
JP2806740B2 (ja) * | 1992-06-04 | 1998-09-30 | 日本電気株式会社 | 液晶表示装置およびその製造方法 |
JP2638713B2 (ja) * | 1992-07-16 | 1997-08-06 | 株式会社フロンテック | アクティブマトリックス液晶表示装置 |
JP2530990B2 (ja) * | 1992-10-15 | 1996-09-04 | 富士通株式会社 | 薄膜トランジスタ・マトリクスの製造方法 |
JPH06160905A (ja) * | 1992-11-26 | 1994-06-07 | Sanyo Electric Co Ltd | 液晶表示装置およびその製造方法 |
JP2551377B2 (ja) * | 1993-05-15 | 1996-11-06 | 日本電気株式会社 | 液晶ディスプレイ装置 |
JP3253210B2 (ja) * | 1994-02-23 | 2002-02-04 | ローム株式会社 | 液晶表示素子の製法 |
JPH08334781A (ja) * | 1995-06-08 | 1996-12-17 | Sanyo Electric Co Ltd | 液晶表示装置及びその製造方法 |
JP3358399B2 (ja) * | 1995-06-27 | 2002-12-16 | ソニー株式会社 | 半導体装置およびその製造方法 |
JPH09230373A (ja) * | 1996-02-20 | 1997-09-05 | Hitachi Ltd | 液晶表示パネルおよびその製造方法 |
JPH09230376A (ja) * | 1996-02-26 | 1997-09-05 | Hitachi Ltd | 液晶表示基板とその製造方法 |
JPH09258244A (ja) * | 1996-03-22 | 1997-10-03 | Hitachi Ltd | 液晶表示装置 |
JPH1010583A (ja) * | 1996-04-22 | 1998-01-16 | Sharp Corp | アクティブマトリクス基板の製造方法、およびそのアクティブマトリクス基板 |
JPH09325366A (ja) * | 1996-06-06 | 1997-12-16 | Casio Comput Co Ltd | 液晶表示素子およびその製造方法 |
JP3782195B2 (ja) * | 1997-03-10 | 2006-06-07 | 株式会社東芝 | アクティブマトリクス型液晶表示素子及びその製造方法 |
JP3407596B2 (ja) * | 1997-04-17 | 2003-05-19 | セイコーエプソン株式会社 | 液晶表示装置の製造方法 |
KR100262953B1 (ko) * | 1997-06-11 | 2000-08-01 | 구본준 | 액정 표시 장치 및 그 액정 표시 장치의 제조 방법 |
KR100271037B1 (ko) * | 1997-09-05 | 2000-11-01 | 구본준, 론 위라하디락사 | 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법(liquid crystal display device and the method for manufacturing the same) |
JP3125766B2 (ja) * | 1998-09-25 | 2001-01-22 | 日本電気株式会社 | 液晶表示装置及びその製造方法 |
JP3463006B2 (ja) * | 1998-10-26 | 2003-11-05 | シャープ株式会社 | 液晶表示装置の製造方法および液晶表示装置 |
-
1999
- 1999-11-26 JP JP33689899A patent/JP4796221B2/ja not_active Expired - Lifetime
- 1999-11-29 US US09/450,333 patent/US6798442B1/en not_active Expired - Lifetime
-
2011
- 2011-06-07 JP JP2011126883A patent/JP5379824B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP4796221B2 (ja) | 2011-10-19 |
US6798442B1 (en) | 2004-09-28 |
JP2011237807A (ja) | 2011-11-24 |
JP2000162647A (ja) | 2000-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5379824B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
US8294839B2 (en) | Thin film transistor array panel for liquid crystal display and method of manufacturing the same | |
KR100476366B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
US8035766B2 (en) | Method of forming array substrate for LCD | |
JP4897995B2 (ja) | 液晶表示装置用薄膜トランジスタ基板 | |
KR101177720B1 (ko) | 액정표시장치와 그 제조방법 | |
KR101086477B1 (ko) | 표시 소자용 박막 트랜지스터 기판 제조 방법 | |
US20050041167A1 (en) | Liquid crystal display and manufacturing method thereof | |
JP2000111958A (ja) | 4枚のマスクを利用した液晶表示装置用薄膜トランジスタ基板の製造方法及び液晶表示装置用薄膜トランジスタ基板 | |
JP2008107849A (ja) | 液晶表示装置及びその製造方法 | |
KR101090245B1 (ko) | 박막 트랜지스터 표시판 | |
KR101090246B1 (ko) | 박막 트랜지스터 표시판 | |
KR20090077117A (ko) | 표시 기판 및 이의 제조 방법 | |
US7345727B2 (en) | Substrate for a liquid crystal display device and fabricating method thereof | |
JP2000164874A (ja) | 薄膜トランジスタアレイ基板とその製造方法および液晶表示装置 | |
JPH11295760A (ja) | 表示装置用アレイ基板及びその製造方法 | |
KR20010050708A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 | |
KR20010100614A (ko) | 액정 표시 장치용 기판 | |
KR100686224B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법 | |
KR101496215B1 (ko) | 박막 트랜지스터 기판과 이의 제조 방법 | |
KR100531486B1 (ko) | 박막트랜지스터 어레이 기판의 제조방법용 마스크 | |
JP3294509B2 (ja) | 液晶表示装置 | |
KR100656904B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 | |
KR100750921B1 (ko) | 수리 구조를 갖추고 있는 액정 표시 장치용 박막트랜지스터 기판, 그 제조 방법 및 그 수리 방법 | |
KR20050068843A (ko) | 칼라 필터를 갖는 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120507 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20121213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130325 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130725 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130927 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5379824 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |