JP3125766B2 - 液晶表示装置及びその製造方法 - Google Patents

液晶表示装置及びその製造方法

Info

Publication number
JP3125766B2
JP3125766B2 JP27114098A JP27114098A JP3125766B2 JP 3125766 B2 JP3125766 B2 JP 3125766B2 JP 27114098 A JP27114098 A JP 27114098A JP 27114098 A JP27114098 A JP 27114098A JP 3125766 B2 JP3125766 B2 JP 3125766B2
Authority
JP
Japan
Prior art keywords
pixel electrode
signal line
adjacent
pixel
signal lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP27114098A
Other languages
English (en)
Other versions
JP2000098427A (ja
Inventor
宗広 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP27114098A priority Critical patent/JP3125766B2/ja
Priority to US09/404,705 priority patent/US6717630B1/en
Publication of JP2000098427A publication Critical patent/JP2000098427A/ja
Application granted granted Critical
Publication of JP3125766B2 publication Critical patent/JP3125766B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置及び
その製造方法に関し、特に、画素電極と信号線との間の
寄生容量のばらつきを解消させることができる液晶表示
装置及びその製造方法に関する。
【０００２】
【従来の技術】近年、従来の陰極線管に代わる薄型かつ
低消費電力の表示装置として液晶表示装置が注目されて
いる。特に、駆動素子としてＴＦＴ、ＭＩＭ（Ｍｅｔａ
ｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）等の非線型素子
を用いた、いわゆるアクティブ・マトリックス型の液晶
表示装置は、その表示の美しさから、特に注目を集めて
いる。
【０００３】１画素分の等価回路図である図１０を用い
て、以下、一般的な液晶表示装置の動作について説明す
る。
【０００４】図１０に示すように、薄膜トランジスタ
（ＴＦＴ）１４は、ドレイン電極１４ａと、ソース電極
１４ｂと、ゲート電極１４ｃとを備えており、ドレイン
電極１４ａは第一信号線１１ｉに接続され、ゲート電極
１４ｃは走査線１２に接続されている。ソース電極１４
ｂには画素電極１３が接続されており、画素電極１３
と、対向基板上に形成された対向電極３３との間には、
液晶剤を誘電体とする液晶容量３２（容量ＣLC）が形成
されている。
【０００５】一般に、液晶表示装置には多数の走査線１
２（図１０では一つのみ図示）が形成されており、それ
らの走査線１２に順次走査信号が印加される。走査期間
以外の時には、走査線１２には走査信号は印加されず、
ドレイン電極１４ａとソース電極１４ｂとは絶縁状態に
ある。 走査期間内においては、走査線１２に走査信号
が印加され、この走査信号によって、薄膜トランジスタ
１４のチャネルが活性化してドレイン電極１４ａとソー
ス電極１４ｂとが導通する。その際、第一信号線１１ｉ
には液晶容量３２に書き込むべき電位に応じた信号が印
加され、液晶容量３２はこの信号によって充電される。
【０００６】走査期間が終了すると、走査線１２には走
査信号は印加されなくなり、再びドレイン電極１４ａと
ソース電極１４ｂとは絶縁状態となる。このため、液晶
容量３２は充電状態が保たれ、対向電極３３と画素電極
１３との間に生じる電界によって、液晶の光学的状態を
制御することができる。
【０００７】なお、走査期間以外の期間においても、ド
レイン電極１４ａとソース電極１４ｂとの間には、リー
ク電流と呼ばれる微弱な電流が流れる。このリーク電流
によって、走査期間から次の走査期間までの間に、画素
電極１３と対向電極３３との間の電位差は減少する。電
位差の減少が大きいと、コントラストの低下を招き、表
示品位上好ましくない。
【０００８】このため、液晶容量３２と並列に補助容量
３４（容量ＣS）を配置し、電位差の減少を防ぐ手段が
広く用いられている。図１０に示した液晶表示装置にお
いては、画素電極１３と薄膜トランジスタ１４との間に
並列に補助容量３４を設けている。
【０００９】補助容量３４はこれ以外の場所に設けるこ
とも可能であるが、液晶容量３２と並列に設けることが
必要である。
【００１０】液晶表示装置は、このような画素を面内に
アレイ状に並べた構成を有している。
【００１１】上記のような構成を有する液晶表示装置の
１画素分の平面図を図１１に示す。図１１においては、
図の簡略化のために、図１０に図示した補助容量３４は
示していない。
【００１２】図１１に示したように、一般的には、画素
電極１３は、２本の信号線、すなわち、第一信号線１１
ｉ及び第二信号線１１ｊに挟まれて配置される。このた
め、画素電極１３と第一信号線１１ｉ及び第二信号線１
１ｊとが隣接する領域にそれぞれ寄生容量１６ｉ（Ｃ
d-pii）、１６ｊ（Ｃd-pij）が形成される（図１０参
照）。
【００１３】この寄生容量１６ｉ、１６ｊは、画素電極
１３が各信号線１１ｉ、１１ｊと隣接する長さＬｉ、Ｌ
ｊが長いほど、また、画素電極１３と各信号線１１ｉ、
１１ｊとの間の間隔ｄｉ、ｄｊが短いほど、大きくな
る。この寄生容量１６ｉ、１６ｊが存在することによっ
て、画素電極１３の電位は各信号線１１ｉ、１１ｊの電
位変動に影響を受けることになる。画素電極１３の電位
変動ΔＶｐｉは、次式で表わすことができる。
【００１４】ΔＶｐｉ＝（Ｃd-pii×ΔＶｉ＋Ｃd-pij×
ΔＶｊ）／（ＣLC＋ＣS＋Ｃd-pii＋Ｃd-pij） ここで、ΔＶｉ、ΔＶｊは信号線１１ｉ、１１ｊの各電
位変動である。
【００１５】次いで、図１０及び図１１に示した液晶表
示装置の駆動方法について以下に説明する。
【００１６】液晶容量３２に印加される電界の向き、す
なわち、画素電極１３の極性は表示更新周期ごとに反転
することが望ましい。その理由は、常に極性が同じであ
るとすると、同じ表示を長時間行った際に表示が固定さ
れ、元に戻らなくなる現象、いわゆる「焼き付き」と呼
ばれる現象が発生し、表示品位に悪影響を及ぼすためで
ある。
【００１７】また、液晶表示装置の面内においては、画
素電極１３の極性は一様に分布することが望ましい。そ
の理由は、実際の液晶表示装置においては、画素電極１
３の極性の正負に応じて表示の明るさに微妙な差が存在
し、表示の更新周期のたびに面全体の画素電極１３が正
負の極性を繰り返すと、それが明暗の繰り返しとなって
しまい、視認性を著しく損なうからである。
【００１８】このため、面内の画素電極の極性をどのよ
うに並べ、液晶表示装置をどのように駆動するか、種々
の方法が考案され、実用化されている。
【００１９】図１２はゲートライン反転駆動と呼ばれる
駆動方法において、図１３はドレインライン反転駆動と
呼ばれる駆動方法において、図１４はドット反転駆動と
呼ばれる駆動方法において、ある表示更新周期（各図の
（Ａ））とその次の表示更新周期（各図の（Ｂ））にお
ける面内の画素電極の極性の変遷の状態をそれぞれ示し
ている。ここに、ゲートライン反転駆動とは、走査線長
手方向の画素電極を同じ極性とし、表示更新周期ごとに
それらの極性を反転させる駆動方法を指し、ドレインラ
イン反転駆動とは、信号線長手方向の画素電極を同じ極
性とし、表示更新周期ごとにそれらの極性を反転させる
駆動方法を指し、ドット反転駆動とは、走査線長手方向
及び信号線長手方向ともに隣り合う画素電極同士がすべ
て逆極性となるように駆動し、表示更新周期ごとに各々
の画素電極の極性を反転させる駆動方法を指す。図１
２、図１３、図１４において、「＋」と記された画素電
極は正極性、「−」と記された画素電極は負極性である
ことを表わす。
【００２０】このように液晶表示装置の駆動を行った場
合、信号線の電位変動は信号線の極性が反転する時に最
も大きくなる。従って、その際に、画素電位が最も大き
く影響を受け、輝度が変動する。
【００２１】ここで、図１２、図１３、図１４に示した
３種の駆動方式を見ると、ゲートライン反転駆動（図１
２）では隣り合う信号線が常に同極性であるのに対し、
ドレインライン反転駆動（図１３）とドット反転駆動
（図１４）では隣り合う信号線が常に逆極性となってい
るため、極性の反転による影響が相殺され、ゲートライ
ン反転駆動（図１２）に比べて、画素の輝度変動を少な
くすることができる。
【００２２】しかしながら、画素電極と各信号線との間
の寄生容量Ｃd-piiとＣd-pijとが大きく異なると、この
効果は減少する。よって、信号線の電位変動による輝度
の変動を最小限に抑えるためには、画素電極とそれに隣
接する２本の信号線との間の各々の寄生容量の値を等し
くすることが重要である。
【００２３】図１１に示した従来の液晶表示装置におい
ては、前述のように、走査線１２に与えられた走査信号
によってＴＦＴ１４がオンとなる。すなわち、ＴＦＴ１
４のドレイン電極１４ａとソース電極１４ｂが導通す
る。その際に、第一信号線１１ｉに与えられた表示信号
によって、画素電極１３と対向電極（図示せず）と間の
液晶容量及び補助容量（図示せず）が充電され、ＴＦＴ
１４がオフになった後においても、電荷が保持される。
この結果、表示を得ることができる。
【００２４】図１１に示すように、一般的に、ＴＦＴ１
４は第一信号線１１ｉと走査線１２との交差部付近に形
成される。この場合、画素電極１３はＴＦＴ１４との干
渉を避けるため、第一信号線１１ｉの方向に長さＬｔだ
け切り欠いて形成される。
【００２５】このため、画素電極１３と第一信号線１１
ｉとが隣接する長さＬｉと、画素電極１３と第二信号線
１１ｊとが隣接する長さＬｊとは異なったものとなる。
従って、画素電極１３と各信号線１１ｉ、１１ｊとの間
の間隔ｄｉ、ｄｊが同一であるとすると、画素電極１３
と第二信号線１１ｊとの間に形成される寄生容量Ｃd-
pijの方が画素電極１３と第一信号線１１ｉとの間に形
成される寄生容量Ｃd-piiよりも大きくなり（Ｃd-pii＜
Ｃd-pij）、信号線の電位変動によって、画素電位が影
響を受ける結果となり好ましくない。
【００２６】
【発明が解決しようとする課題】この問題を解決するた
め、特開平５−８０３５３号公報は以下のように種々の
方法を提案している。
【００２７】例えば、特開平５−８０３５３号公報は、
第一の方法として、画素電極１３と第二信号線１１ｊと
の間の間隔ｄｊを画素電極１３と第一信号線１１ｉとの
間の間隔ｄｉよりも大きく設定することにより（ｄｉ＜
ｄｊ）、単位長さ当たりの寄生容量値が第一信号線１１
ｉ側で第二信号線１１ｊ側より大きくなるようにし、そ
の結果として、両者の寄生容量値を等しくする方法を提
案している。
【００２８】しかしながら、この方法では、画素電極１
３と第一及び第二の信号線１１ｉ、１１ｊとが別々に露
光形成されるため、露光時のマスクアライメントずれに
よって、画素電極１３と第一及び第二の信号線１１ｉ、
１１ｊとの間の間隔ｄｉ、ｄｊが必ずしも設計値通りに
はならない。その結果として、両者の寄生容量値も一致
せず、十分な効果を得ることができない。 十分に効果
を得るためには、間隔ｄｉ、ｄｊをマスクアライメント
ずれの影響が無視できるほど広く取らなければならない
が、これは開口率（光の透過する面積の割合）を著しく
低下させる結果となり現実的ではない。
【００２９】また、特開平５−８０３５３号公報は、第
二の方法として、画素電極１３と第二の信号線１１ｊと
の間の間隔ｄｊを２つの領域に分け、そのうち一方の領
域では、間隔ｄｊを画素電極１３と第一の信号線１１ｉ
との間の間隔ｄｉと同じとし、他方の領域では、間隔ｄ
ｊを間隔ｄｉよりも広くすることによって、画素電極１
３と各信号線１１ｉ、１１ｊとの間の寄生容量値を一致
させる方法を提案している。
【００３０】しかしながら、この第二の方法も第一の方
法と同様の理由により十分な効果を得ることができな
い。
【００３１】さらに、特開平５−８０３５３号公報は、
第三の方法として、第一信号線１１ｉに突起を設け、第
一信号線１１ｉと画素電極１３とが隣接する長さと第二
信号線１１ｊと画素電極１３とが隣接する長さを等しく
する方法を提案している。
【００３２】しかしながら、この方法によっても、マス
クアライメントずれの影響で両者の寄生容量値が設計値
どおりに等しくならないことは前述の方法と同様であ
る。
【００３３】さらに、特開平５−８０３５３号公報は、
第四の方法として、マスクアライメントずれの影響を解
決するために、信号線を一部分岐させ、分岐部と信号線
の本体とが画素電極の一部を間に挟むような構造の寄生
容量補償部を設ける方法を提案している。この方法によ
れば、マスクアライメントずれに関する問題は解決され
る。
【００３４】しかしながら、この構造の場合、容量補償
部における信号線と画素電極との間の間隔は、信号線本
体と画素電極との間の間隔よりも短くする必要がある。
【００３５】また、信号線と画素電極とが同層に形成さ
れている場合、それらの短絡を防ぐためには、両者をあ
る程度離して配置する必要があり、近づける距離には限
界がある。よって、その限界距離を容量補償部に適用し
た場合、画素電極と信号線本体との距離はこれよりも広
く取る必要があるが、このために、画素電極の面積が狭
まる結果となり、開口率が低下して好ましくない。
【００３６】また、第五の方法として、寄生容量補償部
と画素電極とを絶縁膜を挟んで重ねあわせ、重なり部分
の静電容量によって補償を行う方法が提案されている。
この方法によれば、第四の方法における問題は解決され
るが、画素電極と信号線とが同層に形成される場合には
適用することができない。
【００３７】本発明は、以上のような従来の液晶表示装
置における問題点に鑑みてなされたものであり、いかな
るＴＦＴ層構造にも適用でき、また、製造工程上のばら
つきとも無関係に、画素電極とそれに隣接する２本の信
号線との間に発生する寄生容量の不均衡を最小限とする
ことができる画素構造を備え、不必要な輝度変動がな
く、美しい表示が可能な液晶表示装置及びその製造方法
を提供することを目的とする。
【００３８】
【課題を解決するための手段】この目的を達成するた
め、本発明のうち、請求項１は、画素電極と、前記画素
電極に隣接して前記画素電極の両側において延びる第一
及び第二の信号線と、を備える液晶表示装置において、
前記画素電極は、前記第一及び第二の信号線と同時に露
光形成された領域を前記第一及び第二の信号線と隣接す
る領域として有しており、前記画素電極は、前記第一及
び第二の信号線と対向する辺の少なくとも何れか一方の
少なくとも一方の端部において、切り欠き部が形成され
ており、前記画素電極が前記第一の信号線と隣接する長
さ（前記第一の信号線に前記切り欠き部が形成されてい
る場合には、前記切り欠き部に沿った長さを含む）及び
前記画素電極と前記第一の信号線との間の間隔は、前記
画素電極が前記第二の信号線と隣接する長さ（前記第二
の信号線に前記切り欠き部が形成されている場合には、
前記切り欠き部に沿った長さを含む）及び前記画素電極
と前記第二の信号線との間の間隔にそれぞれ等しくなる
ように設定されていることを特徴とする液晶表示装置を
提供する。
【００３９】請求項２は、画素電極と、画素電極に隣接
して画素電極の両側において延びる第一及び第二の信号
線と、を備える液晶表示装置において、画素電極は、第
一及び第二の信号線と同時に露光形成された領域を第一
及び第二の信号線と隣接する領域として有しており、第
一及び第二の信号線の少なくとも何れか一方は、画素電
極に向かって延びる突出部を有しており、画素電極が第
一の信号線と隣接する長さ及び画素電極と第一の信号線
との間の間隔は、画素電極が第二の信号線と隣接する長
さ及び画素電極と第二の信号線との間の間隔にそれぞれ
等しくなるように設定されていることを特徴とする液晶
表示装置を提供する。
【００４０】請求項３は、画素電極と、画素電極に隣接
して画素電極の一方の側に形成された薄膜トランジスタ
と、画素電極に隣接して画素電極の一方の側において延
びる第一の信号線と、画素電極に隣接して画素電極の他
方の側において延びる第二の信号線と、を備える液晶表
示装置において、画素電極は、第一及び第二の信号線と
同時に露光形成された領域を第一及び第二の信号線と隣
接する領域として有しており、画素電極は、他方の側に
おいて、薄膜トランジスタによって第一の信号線が画素
電極と隣接できない長さと等しい長さの切り欠き部が形
成され、画素電極が第一の信号線と隣接する長さは画素
電極が第二の信号線と隣接する長さと等しく設定されて
おり、画素電極と第一の信号線との間の間隔は画素電極
と第二の信号線との間の間隔に等しく設定されているこ
とを特徴とする液晶表示装置を提供する。
【００４１】請求項４は、所定の間隔だけずらして配置
された複数の画素電極と、画素電極の各々に隣接して画
素電極の両側において延び、かつ、画素電極の形状に沿
って屈曲部を有する第一及び第二の信号線と、を備える
液晶表示装置において、画素電極は、第一及び第二の信
号線と同時に露光形成された領域を第一及び第二の信号
線と隣接する領域として有しており、第一及び第二の信
号線の少なくとも何れか一方は、画素電極に向かって延
びる突出部を有しており、画素電極が第一の信号線と隣
接する長さ及び画素電極と第一の信号線との間の間隔
は、画素電極が第二の信号線と隣接する長さ及び画素電
極と第二の信号線との間の間隔にそれぞれ等しくなるよ
うに設定されていることを特徴とする液晶表示装置を提
供する。
【００４２】上記の液晶表示装置においては、請求項５
に記載されているように、画素電極は第一及び第二の信
号線と同一の層内において形成することができる。ある
いは、請求項６に記載されているように、画素電極は絶
縁膜を介して第一及び第二の信号線と異なる層内におい
て形成することも可能である。
【００４３】請求項７は、画素電極と、前記画素電極に
隣接して前記画素電極の両側において延びる第一及び第
二の信号線と、を備え、前記画素電極は、前記第一及び
第二の信号線と対向する辺の少なくとも何れか一方にお
いて、切り欠き部が形成されている液晶表示装置の製造
方法において、透明基板上に走査線を形成した後、前記
透明基板及び前記走査線上にゲート絶縁膜を形成する過
程と、前記走査線の上方において、前記ゲート絶縁膜上
にチャネルを形成する過程と、前記画素電極が前記第一
の信号線と隣接する長さ（前記第一の信号線に前記切り
欠き部が形成されている場合には、前記切り欠き部に沿
った長さを含む）及び前記画素電極と前記第一の信号線
との間の間隔が、前記画素電極が前記第二の信号線と隣
接する長さ（前記第二の信号線に前記切り欠き部が形成
されている場合には、前記切り欠き部に沿った長さを含
む）及び前記画素電極と前記第二の信号線との間の間隔
にそれぞれ等しくなるように前記第一及び第二の信号線
を形成し、同時に、前記画素電極が前記第一及び第二の
信号線と隣接する領域としての画素周縁部を形成する過
程と、前記画素周縁部の内部に前記画素電極を形成する
過程と、絶縁保護膜で全体を覆う過程と、を備えること
を特徴とする液晶表示素子の製造方法を提供する。
【００４４】請求項８は、画素電極と、画素電極に隣接
して画素電極の両側において延びる第一及び第二の信号
線と、を備える液晶表示装置の製造方法において、透明
基板上に走査線を形成した後、透明基板及び走査線上に
ゲート絶縁膜を形成する過程と、走査線の上方におい
て、ゲート絶縁膜上にチャネルを形成する過程と、画素
電極が第一の信号線と隣接する長さ及び画素電極と第一
の信号線との間の間隔が、画素電極が第二の信号線と隣
接する長さ及び画素電極と第二の信号線との間の間隔に
それぞれ等しくなるように、第一及び第二の信号線の少
なくとも何れか一方が画素電極に向かって延びる突出部
を有するように第一及び第二の信号線を形成し、同時
に、画素電極が第一及び第二の信号線と隣接する領域と
しての画素周縁部を形成する過程と、画素周縁部の内部
に画素電極を形成する過程と、絶縁保護膜で全体を覆う
過程と、を備えることを特徴とする液晶表示素子の製造
方法を提供する。
【００４５】請求項９は、画素電極と、画素電極に隣接
して画素電極の両側において延びる第一及び第二の信号
線と、を備える液晶表示装置の製造方法において、透明
基板上に走査線を形成した後、透明基板及び走査線上に
ゲート絶縁膜を形成する過程と、走査線の上方におい
て、ゲート絶縁膜上にチャネルを形成する過程と、画素
電極が第一の信号線と隣接する長さ及び画素電極と第一
の信号線との間の間隔が、画素電極が第二の信号線と隣
接する長さ及び画素電極と第二の信号線との間の間隔に
それぞれ等しくなるように、薄膜トランジスタによって
第一及び第二の信号線の何れか一方が画素電極と隣接で
きない長さと等しい長さの切り欠き部を、画素電極の薄
膜トランジスタと接していない側において、画素電極が
第一及び第二の信号線と隣接する領域としての画素周縁
部に形成する過程と、画素周縁部の内部に画素電極を形
成する過程と、絶縁保護膜で全体を覆う過程と、を備え
ることを特徴とする液晶表示素子の製造方法を提供す
る。
【００４６】請求項１０は、所定の間隔だけずらして配
置された複数の画素電極と、画素電極の各々に隣接して
画素電極の両側において延び、かつ、画素電極の形状に
沿って屈曲部を有する第一及び第二の信号線と、を備え
る液晶表示装置の製造方法において、透明基板上に走査
線を形成した後、透明基板及び走査線上にゲート絶縁膜
を形成する過程と、走査線の上方において、ゲート絶縁
膜上にチャネルを形成する過程と、画素電極が第一の信
号線と隣接する長さ及び画素電極と第一の信号線との間
の間隔が、画素電極が第二の信号線と隣接する長さ及び
画素電極と第二の信号線との間の間隔にそれぞれ等しく
なるように、第一及び第二の信号線の少なくとも何れか
一方が画素電極に向かって延びる突出部を有するように
第一及び第二の信号線を形成し、同時に、画素電極が第
一及び第二の信号線と隣接する領域としての画素周縁部
を形成する過程と、画素周縁部の内部に画素電極を形成
する過程と、絶縁保護膜で全体を覆う過程と、を備える
ことを特徴とする液晶表示素子の製造方法を提供する。
【００４７】上記の液晶表示素子の製造方法において
は、画素電極と第一及び第二の信号線とは同一層内に形
成されるが、異なる層内にそれぞれ形成することも可能
である。この場合、請求項１１に記載されているよう
に、第一及び第二の信号線を形成し、絶縁保護膜で全体
を覆った後に、画素周縁部の内部の領域の上方におい
て、絶縁保護膜上に画素電極が形成される。
【００４８】
【発明の実施の形態】（第１の実施形態）図１、図２及
び図３は本発明に係る液晶表示装置の第一の実施形態を
示す。図１は本実施形態に係る液晶表示装置におけるＴ
ＦＴ基板の平面図、図２は図１のＡ−Ａ'線に沿った断
面図、図３は図１のＢ−Ｂ'線に沿った断面図である。
【００４９】図１に示すように、本実施形態に係る液晶
表示装置は、画素電極１３と、画素電極１３に隣接して
画素電極１３の両側において延びる第一の信号線１１ｉ
及び第二の信号線１１ｊと、画素電極１３の一角におい
て、画素電極１３と第一の信号線１１ｉとの間に形成さ
れた薄膜トランジスタ（ＴＦＴ）１４と、を備えてい
る。画素電極１３が第一の信号線１１ｉと対向する辺の
両端には、二つの切り欠き部が設けられており、この二
つの切り欠き部の一方に対応して薄膜トランジスタ１４
が配置され、他方に対しては、後述する突出部１１ａが
延びている。
【００５０】画素電極１３は、その外縁を画定している
領域である画素周縁部１３ａを備えており、この画素周
縁部１３ａを介して第一の信号線１１ｉ及び第二の信号
線１１ｊとそれぞれ隣接している。画素周縁部１３ａは
第一の信号線１１ｉ及び第二の信号線１１ｊと同時に露
光され、形成される。
【００５１】第一の信号線１１ｉ及び第二の信号線１１
ｊと直交する方向に走査線１２が延びており、薄膜トラ
ンジスタ１４のゲート電極（図示せず）が走査線１２に
接続されている。
【００５２】第一の信号線１１ｉには、画素電極１３に
向かって延びる突出部１１ａが形成されている。この突
出部１１ａは、画素電極１３が第一の信号線１１ｉと隣
接する長さと画素電極１３が第二の信号線１１ｊと隣接
する長さとが等しくなるように、長さが決められてい
る。すなわち、画素電極１３が鉛直方向において第一の
信号線１１ｉと隣接する長さをＬａ、画素電極１３が水
平方向において突出部１１ａと隣接する長さをＬｂ、画
素電極１３が鉛直方向において突出部１１ａと隣接する
長さをＬｃ、画素電極１３が第二の信号線１１ｊと隣接
する長さをＬ、とすると、突出部１１ａは次の式を満足
するように形成されている。
【００５３】Ｌａ＋Ｌｂ＋Ｌｃ＝Ｌ （１） さらに、画素周縁部１３ａと第一の信号線１１ｉ（突出
部１１ａを含む）及び第二の信号線１１ｊとの間の間隔
ｄは至るところで同一である。
【００５４】本実施形態によれば、画素電極１３と第一
の信号線１１ｉとの間に形成される寄生容量と、画素電
極１３と第二の信号線１１ｊとの間に形成される寄生容
量とが相互に等しくなり、これは製造工程に起因するば
らつきの影響を受けない。
【００５５】従って、本実施形態によれば、画素電極と
各信号線との間の寄生容量における不均衡に起因する画
素の輝度変動を防止でき、美しい表示を実現させること
ができる。
【００５６】なお、本実施形態においては、第一の信号
線１１ｉに突出部１１ａを設けているが、第二の信号線
１１ｊに突出部１１ａを設けることもできる。あるい
は、第一の信号線１１ｉと第二の信号線１１ｊの双方に
突出部１１ａを設けることも可能である。
【００５７】次いで、図２、図３及び図８を参照して、
図１に示した液晶表示装置の製造方法について説明す
る。
【００５８】図２に示すように、ガラス基板３１上にメ
タルその他の導電材料からなる走査線パターン１２を形
成する（図８のステップ１００）。
【００５９】走査線パターン１２をガラス基板３１上に
形成後、ガラス基板３２及び走査線パターン１２の全面
に窒化シリコン等の絶縁材料からなるゲート絶縁膜３２
を形成する（図８のステップ１１０）。
【００６０】次に、トランジスタのチャネルとなる非結
晶シリコン層３３を走査線パターン１２の上方に形成し
（図８のステップ１２０）、後に形成するドレイン電極
１４ａ及びソース電極１４ｂとチャネル部との電気的接
触のため、コンタクト層３５を非結晶シリコン層３３上
に形成する（図８のステップ１３０）。
【００６１】次いで、メタル材料その他の導電材料から
なる第一の信号線１１ｉ（図２参照）及び第二の信号線
１１ｊ（図３参照）を形成する。第一の信号線１１ｉ又
は第二の信号線１１ｊの何れか一方、あるいは、それら
の双方には、後に形成される画素電極１３と隣接する長
さが双方の信号線１１ｉ、１１ｊにおいて等しくなるよ
うに、すなわち、前述の式（１）が成り立つように、突
出部１１ａが形成される（図８のステップ１４０）。
【００６２】また、画素電極１３が第一の信号線１１ｉ
及び第二の信号線１１ｊと隣接する領域としての画素周
縁部１３ａ、ドレイン電極１４ａ及びソース電極１４ｂ
を第一の信号線１１ｉ及び第二の信号線１１ｊと同時に
形成する（図８のステップ１４０）。
【００６３】画素周縁部１３ａは、画素周縁部１３ａと
各信号線１１ｉ、１１ｊとの間の間隔ｄが一定になるよ
うに、形成される。
【００６４】画素周縁部１３ａとソース電極１４ｂは、
この時点では接続していても、そうでなくてもよい。
【００６５】次いで、画素周縁部１３ａの内側におい
て、画素周縁部１３ａに接するように、ＩＴＯ等の透明
導電材料からなる画素電極１３を形成する（図８のステ
ップ１５０）。画素電極１３は、画素周縁部１３ａ及び
ソース電極１４ｂと電気的に接続するように、また、画
素周縁部１３ａよりも各信号線１１ｉ、１１ｊから遠く
なるように形成する。
【００６６】コンタクト層３５はドレイン電極１４ａと
ソース電極１４ｂの双方にわたって延びており、このま
までは、コンタクト層３５を介してドレイン電極１４ａ
とソース電極１４ｂが常に導通状態となってしまうの
で、ドレイン電極１４ａとソース電極１４ｂとの間のコ
ンタクト層３５ａを部分的に除去する（図８のステップ
１６０）。
【００６７】次いで、全面にわたって窒化シリコン等の
絶縁材料からなる絶縁保護膜３６を形成する（図８のス
テップ１７０）。絶縁保護膜３６は、図の簡略化のた
め、図２には示さない。
【００６８】最後に、必要のない部分の絶縁保護膜３６
を除去し（図８のステップ１８０）、本実施形態に係る
液晶表示装置のＴＦＴ基板が完成する。
【００６９】本実施形態によれば、画素電極１３と第一
の信号線１１ｉとの間に形成される寄生容量と、画素電
極１３と第二の信号線１１ｊとの間に形成される寄生容
量が、設計上全く同一となる。
【００７０】また、図１１に示した従来の液晶表示装置
においては、画素電極１３と各信号線１１ｉ、１１ｊと
を別々に露光形成する際に起こり得るマスクアライメン
トずれに起因して、画素電極１３と第一の信号線１１ｉ
との間の間隔ｄｉと、画素電極１３と第二の信号線１１
ｊとの間の間隔ｄｊとが異なる値となる場合があるが、
本実施形態によれば、このマスクアライメントずれの影
響を全く受けることはなく、両者の寄生容量は常に等し
い。
【００７１】従って、画素電極１３と各信号線間１１
ｉ、１１ｊとの間の寄生容量の不均衡に起因する画素の
輝度変動を防止することができ、美しい表示を実現する
ことができる。
【００７２】なお、本実施形態は、本発明をボトムゲー
ト構造をなすチャネルエッチ型非結晶シリコンＴＦＴに
適用した場合について述べたが、本発明はこの構造に限
定されるものではなく、例えば、チャネル保護型の非結
晶シリコンＴＦＴ又は多結晶シリコンＴＦＴに適用する
ことも可能である。
【００７３】また、駆動素子にＭＩＭその他の非線型素
子を用いた液晶表示装置に適用することも可能である。 （第２の実施形態）図４は本発明の第２の実施形態に係
る液晶表示装置におけるＴＦＴ基板の平面図、図５は図
４のＢ−Ｂ'線に沿った断面図である。
【００７４】本実施形態に係る液晶表示装置の構造は基
本的に第１の実施形態に係る液晶表示装置と同じである
が、本実施形態に係る液晶表示装置においては、絶縁保
護膜３６の形成及びその不必要な部分の除去後に画素電
極１３が形成されている。すなわち、第一の実施形態に
おいては、図２及び図３に示すように、画素電極１３と
各信号線１１ｉ、１１ｊとは同一層内に形成されている
が、本実施形態においては、図５に示すように、画素電
極１３と各信号線１１ｉ、１１ｊとは異なる層にそれぞ
れ形成されている。
【００７５】図５は、絶縁保護膜３６の厚み方向を誇張
して描いているが、一般的に、絶縁保護膜３６の厚さは
５０ｎｍ程度であり、画素周縁部１３ａと各信号線１１
ｉ、１１ｊとが短絡せずに形成できる間隔の限界は一般
的に３乃至４μｍ（すなわち、３，０００ｎｍ乃至４，
０００ｎｍ）程度であることから、画素電極１３と各信
号線１１ｉ、１１ｊが絶縁保護膜３６を介してそれぞれ
異なる層に形成されている場合であっても、第１の実施
形態と同様の効果を得ることができる。
【００７６】なお、図示されていないが、画素電極１３
と画素周縁部１３ａとは適当な箇所において電気的に接
続されている。
【００７７】図９は本実施形態に係る液晶表示装置を製
造する方法のフローチャートの一部である。
【００７８】ステップ１４０までは、第一の実施形態に
係る液晶表示装置の製造方法の場合と同一である。本実
施形態に係る液晶表示装置の製造方法の場合において
は、ステップ１４０の後に、ドレイン電極１４ａとソー
ス電極１４ｂとの間のコンタクト層３５ａを部分的に除
去する（ステップ１９０）。
【００７９】次いで、全面にわたって窒化シリコン等の
絶縁材料からなる絶縁保護膜３６を形成し（ステップ２
００）、必要のない部分の絶縁保護膜３６を除去する
（ステップ２１０）。
【００８０】次いで、図５に示すように、画素周縁部１
３ａの内側に位置するように、絶縁保護膜３６上にＩＴ
Ｏ等の透明導電材料からなる画素電極１３を形成する
（ステップ２２０）。画素電極１３は、画素周縁部１３
ａ及びソース電極１４ｂと電気的に接続するように、ま
た、画素周縁部１３ａよりも各信号線１１ｉ、１１ｊか
ら遠くなるように形成する。
【００８１】このようにして、本実施形態に係る液晶表
示装置のＴＦＴ基板が完成する。 （第３の実施形態）図６は本発明の第３の実施形態に係
る液晶表示装置におけるＴＦＴ基板の平面図である。
本実施形態に係る液晶表示装置が図１に示した第一の実
施形態に係る液晶表示装置と異なる点は、第一の信号線
１１ｉに形成された突出部１１ａに代えて、画素電極１
３及び画素周縁部１３ａに切り欠き１５が形成されてい
る点である。
【００８２】図６に示すように、切り欠き１５は、ＴＦ
Ｔ１４が形成されていない側の第二の信号線１１ｊと隣
接する領域の端部において形成されている。
【００８３】切り欠き１５の長さは、ＴＦＴ１４が存在
するために第一の信号線１１ｉが画素電極１３と隣接で
きない長さに等しく設定されている。従って、画素電極
１３と第一の信号線１１ｉとが隣接する長さＬ１と、画
素電極１３と第二の信号線１１ｊとが隣接する長さＬ２
とは等しくなっている（Ｌ１＝Ｌ２）。
【００８４】また、第１の実施形態の場合と同様に、画
素電極１３と各信号線１１ｉ、１１ｊとを同層に形成し
てもよく、あるいは、第２の実施形態の場合と同様に、
それぞれ異なる層に形成してもよい。何れの場合も等し
く実施可能であり、同様の効果を得ることができる。
【００８５】本実施形態に係る液晶表示装置の製造方法
においては、図８に示した第一の実施形態に係る液晶表
示装置の製造方法におけるステップ１４０に代えて、ス
テップ１４０ａが実施される。他のステップ１００乃至
１３０及び１５０乃至１８０は同様に実施される。
【００８６】ステップ１４０ａにおいては、第一の信号
線１１ｉ及び第二の信号線１１ｊが形成されるととも
に、ＴＦＴ１４が形成されていない側の第二の信号線１
１ｊと隣接する領域の端部に切り欠き１５を有する画素
周縁部１３ａが形成される。切り欠き１５の長さは、画
素電極１３と第一の信号線１１ｉとが隣接する長さＬ１
と、画素電極１３と第二の信号線１１ｊとが隣接する長
さＬ２とは等しくなるように（Ｌ１＝Ｌ２）、設定され
る。
【００８７】さらに、ドレイン電極１４ａ及びソース電
極１４ｂも同時に形成される。
【００８８】なお、ステップ１５０において、画素電極
１３を形成する際には、画素周縁部１３ａに形成された
切り欠き１５に合わせて、画素電極１３にも切り欠き１
５が形成される。
【００８９】本実施形態に係る液晶表示装置において
も、画素電極１３と各信号線１１ｉ、１１ｊとをそれぞ
れ異なる層に形成することができ、その場合には、図９
に示した第二の実施形態の場合と同様の順序で各ステッ
プが実施される。 （第４の実施形態）図７は本発明の第４の実施形態に係
る液晶表示装置におけるＴＦＴ基板の平面図である。
本実施形態における画素電極１３の配列は、走査線１２
ごとに画素電極１３を半ピッチずらして配置した、いわ
ゆるデルタ配列である。デルタ配列の液晶表示装置にお
いては、図７に示すように、画素電極１３を避けて各信
号線１１ｉ、１１ｊを配置する必要があるため、各信号
線１１ｉ、１１ｊは画素電極１３の形状に合わせて屈曲
部を有している。
【００９０】このため、通常は、画素電極１３と第一の
信号線１１ｉとが隣接する長さＬ１と、画素電極１３と
第二の信号線１１ｊとが隣接する長さＬ２とは著しく異
なり、その結果、画素電極１３の電位が信号線の電位に
大きく影響される。
【００９１】これに対して、本実施形態においては、第
二の信号線１１ｊに、画素電極１３に向かって延びる突
出部１１ａを設けることによって、両者の隣接長さＬ
１、Ｌ２を同一の値とし（Ｌ１＝Ｌ２）、さらに、画素
周縁部１３ａを各信号線１１ｉ、１１ｊと同時に露光形
成することにより、信号線の電位による影響を低減する
ことができる。
【００９２】なお、本実施形態においても、上述の実施
形態の場合と同様に、画素電極１３と各信号線１１ｉ、
１１ｊとを同層に形成することができ、その場合には、
図８のフローチャートに示した順序で各ステップが実行
される。また、画素電極１３と各信号線１１ｉ、１１ｊ
とをそれぞれ異なる層に形成することもでき、その場合
には、図９のフローチャートに示した順序で各ステップ
が実行される。
【００９３】
【発明の効果】本発明によれば、画素電極と各信号線と
の間に形成される各寄生容量を等しい値に設定すること
が可能である。
【００９４】また、従来の液晶表示装置においては、画
素電極と各信号線とを別々に露光形成する際に起こり得
るマスクアライメントずれに起因して、画素電極と各信
号線との間の間隔が異なってしまうことがあったが、本
発明によれば、マスクアライメントずれの影響を全く受
けることはなく、両者の寄生容量は常に等しく維持する
ことができる。
【００９５】従って、画素電極と各信号線との間の寄生
容量の不均衡に起因する画素の輝度変動を防止すること
ができ、美しい液晶表示を実現することができる。
【図面の簡単な説明】
【図１】本発明の第一の実施形態に係る液晶表示装置に
おけるＴＦＴ基板の平面図である。
【図２】図１のＡ−Ａ'線に沿った断面図である。
【図３】図１のＢ−Ｂ'線に沿った断面図である。
【図４】本発明の第二の実施形態に係る液晶表示装置に
おけるＴＦＴ基板の平面図である。
【図５】図４のＢ−Ｂ'線に沿った断面図である。
【図６】本発明の第三の実施形態に係る液晶表示装置に
おけるＴＦＴ基板の平面図である。
【図７】本発明の第四の実施形態に係る液晶表示装置に
おけるＴＦＴ基板の平面図である。
【図８】本発明の第一、第三及び第四の実施形態に係る
液晶表示装置の製造方法のフローチャートである。
【図９】本発明の第二の実施形態に係る液晶表示装置の
製造方法の部分的なフローチャートである。
【図１０】アクティブ・マトリックス型の液晶表示装置
における１画素分の等価回路図である。
【図１１】従来の液晶表示装置における１画素分の平面
図である。
【図１２】ゲートライン反転駆動において、ある表示更
新周期（Ａ）とその次の表示更新周期（Ｂ）における面
内の画素電極の極性の変遷の状態を示す平面図である。
【図１３】ドレインライン反転駆動において、ある表示
更新周期（Ａ）とその次の表示更新周期（Ｂ）における
面内の画素電極の極性の変遷の状態を示す平面図であ
る。
【図１４】ドット反転駆動において、ある表示更新周期
（Ａ）とその次の表示更新周期（Ｂ）における面内の画
素電極の極性の変遷の状態を示す平面図である。
【符号の説明】
１１ｉ 第一の信号線 １１ｊ 第二の信号線 １２ 走査線 １３ 画素電極 １３ａ 画素周縁部 １４ 薄膜トランジスタ １４ａ ドレイン電極 １４ｂ ソース電極 １４ｃ ゲート電極 １５ 切り欠き １６ｉ、１６ｊ 寄生容量 ３１ ガラス基板 ３２ 液晶容量 ３３ 対向電極 ３４ 補助容量 ３５ コンタクト層 ３６ 絶縁保護膜

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項１】 画素電極と、 前記画素電極に隣接して前記画素電極の両側において延
    びる第一及び第二の信号線と、 を備える液晶表示装置において、 前記画素電極は、前記第一及び第二の信号線と同時に露
    光形成された領域を前記第一及び第二の信号線と隣接す
    る領域として有しており、前記画素電極は、前記第一及び第二の信号線と対向する
    辺の少なくとも何れか一方の少なくとも一方の端部にお
    いて、切り欠き部が形成されており、 前記画素電極が前記第一の信号線と隣接する長さ（前記
    第一の信号線に前記切り欠き部が形成されている場合に
    は、前記切り欠き部に沿った長さを含む）及び前記画素
    電極と前記第一の信号線との間の間隔は、前記画素電極
    が前記第二の信号線と隣接する長さ（前記第二の信号線
    に前記切り欠き部が形成されている場合には、前記切り
    欠き部に沿った長さを含む）及び前記画素電極と前記第
    二の信号線との間の間隔にそれぞれ等しくなるように設
    定されていることを特徴とする液晶表示装置。
  2. 【請求項２】 画素電極と、 前記画素電極に隣接して前記画素電極の両側において延
    びる第一及び第二の信号線と、 を備える液晶表示装置において、 前記画素電極は、前記第一及び第二の信号線と同時に露
    光形成された領域を前記第一及び第二の信号線と隣接す
    る領域として有しており、 前記第一及び第二の信号線の少なくとも何れか一方は、
    前記画素電極に向かって延びる突出部を有しており、 前記画素電極が前記第一の信号線と隣接する長さ及び前
    記画素電極と前記第一の信号線との間の間隔は、前記画
    素電極が前記第二の信号線と隣接する長さ及び前記画素
    電極と前記第二の信号線との間の間隔にそれぞれ等しく
    なるように設定されていることを特徴とする液晶表示装
    置。
  3. 【請求項３】 画素電極と、 前記画素電極に隣接して前記画素電極の一方の側に形成
    された薄膜トランジスタと、 前記画素電極に隣接して前記画素電極の前記一方の側に
    おいて延びる第一の信号線と、 前記画素電極に隣接して前記画素電極の他方の側におい
    て延びる第二の信号線と、 を備える液晶表示装置において、 前記画素電極は、前記第一及び第二の信号線と同時に露
    光形成された領域を前記第一及び第二の信号線と隣接す
    る領域として有しており、 前記画素電極は、前記他方の側において、前記薄膜トラ
    ンジスタによって前記第一の信号線が前記画素電極と隣
    接できない長さと等しい長さの切り欠き部が形成され、
    前記画素電極が前記第一の信号線と隣接する長さは前記
    画素電極が前記第二の信号線と隣接する長さと等しく設
    定されており、 前記画素電極と前記第一の信号線との間の間隔は前記画
    素電極と前記第二の信号線との間の間隔に等しく設定さ
    れていることを特徴とする液晶表示装置。
  4. 【請求項４】 所定の間隔だけずらして配置された複数
    の画素電極と、 前記画素電極の各々に隣接して前記画素電極の両側にお
    いて延び、かつ、前記画素電極の形状に沿って屈曲部を
    有する第一及び第二の信号線と、 を備える液晶表示装置において、 前記画素電極は、前記第一及び第二の信号線と同時に露
    光形成された領域を前記第一及び第二の信号線と隣接す
    る領域として有しており、 前記第一及び第二の信号線の少なくとも何れか一方は、
    前記画素電極に向かって延びる突出部を有しており、 前記画素電極が前記第一の信号線と隣接する長さ及び前
    記画素電極と前記第一の信号線との間の間隔は、前記画
    素電極が前記第二の信号線と隣接する長さ及び前記画素
    電極と前記第二の信号線との間の間隔にそれぞれ等しく
    なるように設定されていることを特徴とする液晶表示装
    置。
  5. 【請求項５】 前記画素電極は前記第一及び第二の信号
    線と同一の層内において形成されていることを特徴とす
    る請求項１乃至４の何れか一項に記載の液晶表示装置。
  6. 【請求項６】 前記画素電極は絶縁膜を介して前記第一
    及び第二の信号線と異なる層内において形成されている
    ことを特徴とする請求項１乃至４の何れか一項に記載の
    液晶表示装置。
  7. 【請求項７】 画素電極と、前記画素電極に隣接して前
    記画素電極の両側において延びる第一及び第二の信号線
    と、を備え、前記画素電極は、前記第一及び第二の信号
    線と対向する辺の少なくとも何れか一方において、切り
    欠き部が形成されている液晶表示装置の製造方法におい
    て、 透明基板上に走査線を形成した後、前記透明基板及び前
    記走査線上にゲート絶縁膜を形成する過程と、 前記走査線の上方において、前記ゲート絶縁膜上にチャ
    ネルを形成する過程と、 前記画素電極が前記第一の信号線と隣接する長さ（前記
    第一の信号線に前記切り欠き部が形成されている場合に
    は、前記切り欠き部に沿った長さを含む）及び前記画素
    電極と前記第一の信号線との間の間隔が、前記画素電極
    が前記第二の信号線と隣接する長さ（前記第二の信号線
    に前記切り欠き部が形成されている場合には、前記切り
    欠き部に沿った長さを含む）及び前記画素電極と前記第
    二の信号線との間の間隔にそれぞれ等しくなるように前
    記第一及び第二の信号線を形成し、同時に、前記画素電
    極が前記第一及び第二の信号線と隣接する領域としての
    画素周縁部を形成する過程と、 前記画素周縁部の内部に前記画素電極を形成する過程
    と、 絶縁保護膜で全体を覆う過程と、 を備えることを特徴とする液晶表示素子の製造方法。
  8. 【請求項８】 画素電極と、前記画素電極に隣接して前
    記画素電極の両側において延びる第一及び第二の信号線
    と、を備える液晶表示装置の製造方法において、 透明基板上に走査線を形成した後、前記透明基板及び前
    記走査線上にゲート絶縁膜を形成する過程と、 前記走査線の上方において、前記ゲート絶縁膜上にチャ
    ネルを形成する過程と、 前記画素電極が前記第一の信号線と隣接する長さ及び前
    記画素電極と前記第一の信号線との間の間隔が、前記画
    素電極が前記第二の信号線と隣接する長さ及び前記画素
    電極と前記第二の信号線との間の間隔にそれぞれ等しく
    なるように、前記第一及び第二の信号線の少なくとも何
    れか一方が前記画素電極に向かって延びる突出部を有す
    るように前記第一及び第二の信号線を形成し、同時に、
    前記画素電極が前記第一及び第二の信号線と隣接する領
    域としての画素周縁部を形成する過程と、 前記画素周縁部の内部に前記画素電極を形成する過程
    と、 絶縁保護膜で全体を覆う過程と、 を備えることを特徴とする液晶表示素子の製造方法。
  9. 【請求項９】 画素電極と、前記画素電極に隣接して前
    記画素電極の両側において延びる第一及び第二の信号線
    と、を備える液晶表示装置の製造方法において、 透明基板上に走査線を形成した後、前記透明基板及び前
    記走査線上にゲート絶縁膜を形成する過程と、 前記走査線の上方において、前記ゲート絶縁膜上にチャ
    ネルを形成する過程と、 前記画素電極が前記第一の信号線と隣接する長さ及び前
    記画素電極と前記第一の信号線との間の間隔が、前記画
    素電極が前記第二の信号線と隣接する長さ及び前記画素
    電極と前記第二の信号線との間の間隔にそれぞれ等しく
    なるように、薄膜トランジスタによって前記第一及び第
    二の信号線の何れか一方が前記画素電極と隣接できない
    長さと等しい長さの切り欠き部を、前記画素電極の前記
    薄膜トランジスタと接していない側において、前記画素
    電極が前記第一及び第二の信号線と隣接する領域として
    の画素周縁部に形成する過程と、 前記画素周縁部の内部に前記画素電極を形成する過程
    と、 絶縁保護膜で全体を覆う過程と、 を備えることを特徴とする液晶表示素子の製造方法。
  10. 【請求項１０】 所定の間隔だけずらして配置された複
    数の画素電極と、前記画素電極の各々に隣接して前記画
    素電極の両側において延び、かつ、前記画素電極の形状
    に沿って屈曲部を有する第一及び第二の信号線と、を備
    える液晶表示装置の製造方法において、 透明基板上に走査線を形成した後、前記透明基板及び前
    記走査線上にゲート絶縁膜を形成する過程と、 前記走査線の上方において、前記ゲート絶縁膜上にチャ
    ネルを形成する過程と、 前記画素電極が前記第一の信号線と隣接する長さ及び前
    記画素電極と前記第一の信号線との間の間隔が、前記画
    素電極が前記第二の信号線と隣接する長さ及び前記画素
    電極と前記第二の信号線との間の間隔にそれぞれ等しく
    なるように、前記第一及び第二の信号線の少なくとも何
    れか一方が前記画素電極に向かって延びる突出部を有す
    るように前記第一及び第二の信号線を形成し、同時に、
    前記画素電極が前記第一及び第二の信号線と隣接する領
    域としての画素周縁部を形成する過程と、 前記画素周縁部の内部に前記画素電極を形成する過程
    と、 絶縁保護膜で全体を覆う過程と、 を備えることを特徴とする液晶表示素子の製造方法。
  11. 【請求項１１】 絶縁保護膜で全体を覆った後に、前記
    画素周縁部の内部の領域の上方において、前記絶縁保護
    膜上に前記画素電極を形成することを特徴とする請求項
    ７乃至１０の何れか一項に記載の液晶表示素子の製造方
    法。
JP27114098A 1998-09-25 1998-09-25 液晶表示装置及びその製造方法 Expired - Lifetime JP3125766B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP27114098A JP3125766B2 (ja) 1998-09-25 1998-09-25 液晶表示装置及びその製造方法
US09/404,705 US6717630B1 (en) 1998-09-25 1999-09-23 Liquid crystal display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27114098A JP3125766B2 (ja) 1998-09-25 1998-09-25 液晶表示装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2000098427A JP2000098427A (ja) 2000-04-07
JP3125766B2 true JP3125766B2 (ja) 2001-01-22

Family

ID=17495887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27114098A Expired - Lifetime JP3125766B2 (ja) 1998-09-25 1998-09-25 液晶表示装置及びその製造方法

Country Status (2)

Country Link
US (1) US6717630B1 (ja)
JP (1) JP3125766B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6900854B1 (en) 1998-11-26 2005-05-31 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display
JP4796221B2 (ja) * 1998-11-26 2011-10-19 三星電子株式会社 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP4966444B2 (ja) 2000-11-10 2012-07-04 ゲットナー・ファンデーション・エルエルシー Ｔｆｔ液晶表示装置
US6900852B2 (en) * 2001-01-31 2005-05-31 Matsushita Electric Industrial Co., Ltd. Active matrix liquid crystal display element
KR20020067968A (ko) * 2001-02-19 2002-08-24 우 옵트로닉스 코포레이션 박막 트랜지스터 어레이 구조
JP4728507B2 (ja) * 2001-06-08 2011-07-20 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス型液晶表示装置及びその製造方法
TW571283B (en) * 2002-10-15 2004-01-11 Au Optronics Corp Liquid crystal display panel and the driving method thereof
KR100885838B1 (ko) * 2001-12-29 2009-02-27 엘지디스플레이 주식회사 액정 표시 장치
KR100498541B1 (ko) * 2002-06-07 2005-07-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100884996B1 (ko) * 2002-11-11 2009-02-20 엘지디스플레이 주식회사 액정표시패널
DE102004001435A1 (de) 2004-01-09 2005-08-04 Elektro Beckhoff Gmbh Unternehmensbereich Industrie Elektronik Verfahren, Schnittstelle und Netzwerk zum zyklischen Versenden von Ethernet-Telegrammen
JP2006189477A (ja) * 2004-12-28 2006-07-20 Koninkl Philips Electronics Nv カラー液晶表示装置
JP4837942B2 (ja) * 2005-05-25 2011-12-14 シャープ株式会社 液晶表示装置
KR101574127B1 (ko) * 2008-09-29 2015-12-04 삼성디스플레이 주식회사 액정 표시 장치
TWI393977B (zh) * 2009-06-24 2013-04-21 Chunghwa Picture Tubes Ltd 畫素組
EP2490068A1 (en) * 2009-10-16 2012-08-22 Sharp Kabushiki Kaisha Liquid crystal display
JP5639819B2 (ja) 2010-08-30 2014-12-10 株式会社ジャパンディスプレイ 表示装置
JP2014074798A (ja) * 2012-10-04 2014-04-24 Japan Display Inc 液晶表示装置
KR102010493B1 (ko) * 2015-08-25 2019-08-14 하이디스 테크놀로지 주식회사 액정표시장치
KR102614015B1 (ko) * 2019-02-01 2023-12-14 삼성디스플레이 주식회사 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53144297A (en) 1977-05-20 1978-12-15 Matsushita Electric Ind Co Ltd Display device
JP3046413B2 (ja) 1991-09-20 2000-05-29 株式会社東芝 液晶表示装置
JP3144132B2 (ja) 1993-03-22 2001-03-12 松下電器産業株式会社 液晶表示装置およびそれを用いた投写型表示装置
US5502583A (en) * 1993-05-15 1996-03-26 Nec Corporation Liquid crystal display device capable of compensating for a positioning error between a drain line and a display electrode
JP2551377B2 (ja) 1993-05-15 1996-11-06 日本電気株式会社 液晶ディスプレイ装置
US5682211A (en) * 1994-04-28 1997-10-28 Xerox Corporation Integrated dark matrix for an active matrix liquid crystal display with pixel electrodes overlapping gate data lines
JPH09230327A (ja) 1996-02-22 1997-09-05 Casio Comput Co Ltd 液晶表示装置

Also Published As

Publication number Publication date
JP2000098427A (ja) 2000-04-07
US6717630B1 (en) 2004-04-06

Similar Documents

Publication Publication Date Title
JP3125766B2 (ja) 液晶表示装置及びその製造方法
US10217434B2 (en) Display device and driving method thereof
JP2797972B2 (ja) アクティブマトリクス型液晶表示装置
US5808706A (en) Thin-film transistor liquid crystal display devices having cross-coupled storage capacitors
US20100001279A1 (en) Active matrix substrate and display device including the same
US7671931B2 (en) Liquid crystal display device and method of fabricating the same
KR100535531B1 (ko) 박막 트랜지스터 액정 표시 장치
KR101430639B1 (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시 장치
US7365825B2 (en) Liquid crystal display device including repair pattern and method for fabricating the same
US20200241369A1 (en) Pixel structure and manufacturing method thereof, array substrate and display device
JP2001075127A (ja) アクティブマトッリクス型液晶表示素子及びその製造方法
US6927807B2 (en) Liquid crystal display device
US7268839B2 (en) Array substrate comprising an island shaped drain electrode enclosed by the source electrode and liquid crystal display device including the same
JPH11119254A (ja) 反射型液晶表示装置
JPH02285326A (ja) アクティブマトリックス型液晶表示素子
US8681307B2 (en) Insulated gate transistor, active matrix substrate, liquid crystal display device, and method for producing the same
JP3046413B2 (ja) 液晶表示装置
US6900871B1 (en) Thin film transistor substrate of liquid crystal display and method of manufacture
KR100205378B1 (ko) 액티브 매트릭스 액정표시소자
CN101174641B (zh) 显示装置
KR100905383B1 (ko) 액정표시장치 및 그 제조방법
JPH0566415A (ja) アクテイブマトリクス型液晶表示装置
US20050001944A1 (en) Method of stabilizing parasitic capacitance in an LCD device
JPH10260430A (ja) Ｔｆｔ液晶表示装置
JPH09244044A (ja) 液晶表示装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071102

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 11

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 13

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term