CN101174641B - 显示装置 - Google Patents
显示装置 Download PDFInfo
- Publication number
- CN101174641B CN101174641B CN2007101821778A CN200710182177A CN101174641B CN 101174641 B CN101174641 B CN 101174641B CN 2007101821778 A CN2007101821778 A CN 2007101821778A CN 200710182177 A CN200710182177 A CN 200710182177A CN 101174641 B CN101174641 B CN 101174641B
- Authority
- CN
- China
- Prior art keywords
- source
- regions
- electrode
- signal wiring
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Abstract
本发明公开了一种显示装置及其制造方法。该显示装置包括像素电极;像素开关元件,其具有第一源极/漏极区域和第二源极/漏极区域和栅极电极;保持电容元件,其具有形成为在其间夹置电介质膜的第一电极和第二电极,第二电极与第二源极/漏极区域相连;像素电极接续部,其由导电材料形成,像素电极和第二源极/漏极区域通过像素电极接续部彼此相连;和与第一源极/漏极区域连接的信号配线;当通过反转驱动保持像素电位时,信号配线和第二源极/漏极区域变为电位彼此不同,且像素电极接续部和第二源极/漏极区域变为电位彼此相等。
Description
技术领域
本发明涉及一种显示装置及其制造方法。本发明尤其涉及一种在形成于基板上的具有多个像素的像素区域中通过反转驱动多个像素在屏幕上显示图像的显示装置。
背景技术
与阴极射线管(CRT)相比,比如液晶显示装置和有机EL显示装置的显示装置具有例如厚度薄、重量轻和低耗电的优点。因而,这种显示装置可用作比如个人计算机、移动电话和数码相机的电子装置中的显示装置。
液晶显示装置具有其中将液晶层封入一对基板之间确定的空间中的液晶面板。液晶面板传输并调制从诸如设置在液晶面板后表面中的背光的平面光源发射的光。此外,通过使用经调制的光在液晶面板前方进行图像显示。作为这样的液晶面板,例如利用有源矩阵系统的液晶面板是公知的。
图19是显示在液晶显示装置中利用有源矩阵系统的液晶面板100的电路结构的电路图。图20是显示利用有源矩阵系统的液晶面板100一部分的平面图。图21是显示利用有源矩阵系统的液晶面板100一部分的截面图。图20和21每个都显示了图19中被虚线所包围的部分。此外,显示了从阵列基板11到层间绝缘膜17的部分的图21是沿图20的线A1-A2获得的。
如图21中所示,液晶面板100包括阵列基板11、对向基板21和液晶层31。
如图21中所示,阵列基板11是例如由诸如透光的玻璃的绝缘体形成的基板。此外,图19中所示组件的像素电极101、像素开关元件102、保持电容元件103、扫描配线201、信号配线202、保持电容配线203、栅极驱动器301和源极驱动器302在阵列基板11上形成。在该情形中,如图19中所示,像素电极101、像素开关元件102、保持电容元件103、扫描配线201、信号配线202和保持电容配线203形成在液晶面板100的像素区域PR中。此外,栅极驱动器301和源极驱动器302形成在像素区域PR的外围区域中。
如图21中所示,与阵列基板11的情形类似地,对向基板21是例如由诸如透光的玻璃的绝缘体形成的基板。此外,对向基板21的一个表面面对阵列基板11。在对向基板21面对阵列基板11的表面上形成有由氧化铟锡(ITO)等形成的作为透明电极的对向电极23,从而其面对像素电极101。
如图21中所示,在阵列基板11和对向基板21之间所确定的空间中封有液晶层31,并对液晶层31进行取向处理。此外,如图19中所示,液晶层31连接到像素电极101和对向电极23中的每一个。因而,液晶层31的取向状态根据跨过像素电极101和对向电极23施加的电压而变化,从而在屏幕上显示图像。
当驱动利用这种有源矩阵系统的液晶面板100时,栅极驱动器301以时分方式连续给设置在y方向上的扫描配线201供给扫描信号,由此顺序地导通像素开关元件102。此外,源极驱动器302以对应于给扫描配线连续供给扫描信号的时间给信号配线202供给数据信号。因而,数据信号通过保持在ON(导通)状态的像素开关元件102被施加给像素电极101。结果,跨过液晶层31施加适宜的电压,从而液晶层31的光学特性改变,由此在屏幕上显示图像。例如在日本待审专利No.2005-223027、2004-245872、2001-144298和2003-131589中描述了这种技术。
在上述的液晶面板100中,如图20和21中所示,像素开关元件102和保持电容元件103形成在阵列基板11的表面上,从而面对其中形成有诸如信号配线202的导电层的区域。也就是说,形成像素开关元件102和保持电容元件103使得穿过层间绝缘膜16在与阵列基板11垂直的方向z上与诸如信号配线202、保持电容元件接续部(relay portioin)401和像素电极接续部402的导电层交迭。这导致提高了像素区域PR的开口率,从而提高了光透射率,由此提高了图像质量。
发明内容
当驱动液晶面板100时,为了防止液晶层31由于施加直流(D.C.)电压而劣化,根据反转驱动系统进行所述驱动。反转驱动系统是用于将施加给液晶层31的电场方向交替反转的系统。例如,反转驱动系统意味着给液晶层31施加交流(A.C.)数据信号,由此将施加给像素电极101的电位极性关于对向电极23的电位交替反转。也就是说,反转驱动系统意味着对像素电极101交替写入高电位和低电位。
图22是当反转驱动液晶面板100时的波形图。在图22中,线L1表示像素电极101的电位,线L2表示从信号配线202施加给像素开关元件的数据信号的波形,L3表示参考电位。
此外,图23A和23B分别是显示当反转驱动液晶面板100时栅极截止之后液晶面板100各个部分中保持的电位的视图。也就是说,图23A显示了其中给像素电极101写入高电位HIGH的情形。此外,图23B显示了其中给像素电极101写入低电位LOW的情形。
当反转驱动液晶面板100时,通过扫描配线201给像素开关元件102的栅极电极102g施加作为扫描信号的栅极-ON电压以导通像素开关元件102。此外,如图22中线L2所示,通过信号配线202施加相对于参考电位L3来说为正的高电位HIGH的数据信号。通过像素开关元件102给像素电极101施加处于高电位HIGH的数据信号。此外,在像素开关元件保持在ON状态预定时间周期之后,通过扫描配线201给像素开关元件102的栅极电极102g施加栅极-OFF电压,由此截止像素开关元件102。结果,完成了通过信号配线202施加处于高电位HIGH的数据信号。
此时,如图22中的线L1所示,像素电极101变为其中写入高电位HIGH的状态。此外,如图23A中所示,信号配线202处于低电位LOW。开关元件102的一对源极/漏极区域102a和102b中与信号配线202连接的源极/漏极区域102a与信号配线202的情形类似地变为低电位LOW。另一方面,与像素电极101连接的源极/漏极区域102b与像素电极101的情形类似地变为高电位HIGH。此外,如图22中所示,即使在OFF(截止)状态之后,像素电极101也能基于液晶层31和保持电容元件103的电位保持特性保持显示电压。然而,OFF电流泄漏,使得电位改变。
之后,给像素开关元件102的栅极电极再次施加栅极-ON电压以导通像素开关元件102。此外,如图22中的线L2所示,紧随上述高电位HIGH的施加,施加相对于参考电位L3来说为负的低电位LOW的数据信号。
此时,如图22中的线L1所示,像素电极101变为其中写入低电位LOW的状态。此外,如图23B中所示,信号配线202处于高电位HIGH,像素开关元件102的一对源极/漏极区域102a和102b中与信号配线202连接的源极/漏极区域102a与信号配线202的情形类似地变为高电位HIGH。另一方面,与像素电极101连接的源极/漏极区域102b与像素电极101的情形类似地变为低电位LOW。此外,与前面类似地,如图22中所示,即使在OFF状态之后,像素电极101也能基于液晶层31和保持电容元件103的电位保持特性保持显示电压。然而,OFF电流泄漏,使得电位改变。
当通过使用高电位HIGH和低电位LOW以这种方式进行反转驱动时,像素电极101保持的电位差由于该OFF电流而变化。由于这个原因,图像信息不会被充分保持,这样一定程度地降低了图像质量。
此外,在该情形中,如图22中所示,OFF状态阶段中的漏电流的幅度在高电位HIGH驱动后的时间点与低电位LOW驱动后的时间点之间存在差别。因而,OFF电流的幅度在高电位HIGH驱动后的时间点中变得比低电位LOW驱动后的时间点中更大。由于这个原因,在预定时间过去之后,在像素电极101内,在施加高电位HIGH的阶段中保持的电位VH与在施加低电位LOW的阶段中保持的电位VL彼此不同。因而,当进行反转驱动时,在高电位HIGH的情形与低电位LOW的情形之间显示不同。结果,会发生闪烁和残留图像,从而降低了图像质量。
为了抑制这种不一致性,在像素开关元件102中采用轻掺杂漏极(LDD)结构。在具有该LDD结构的TFT中,通过具有高电阻值的低浓度杂质扩散区域来释放漏极边缘上的电场的浓度,以减小OFF电流,由此提高图像质量。
然而,在图20和21中所示的情形中,为了提高像素区域的开口率,像素开关元件102和保持电容元件103中每一个都形成在阵列基板11的表面上,从而对应于具有其中形成诸如信号配线202的导电层的区域,如上所述,OFF电流的幅度在使用高电位HIGH的驱动与使用低电位LOW的驱动之间明显不同。
更具体地说,如图23A中所示,当像素电极101保持高电位HIGH时,像素开关元件102的一对源极/漏极区域102a和102b中与像素电极101连接的源极/漏极区域102b保持在高电位HIGH。另一方面,通过层间绝缘膜16面对源极/漏极区域102b的信号配线202保持在低电位LOW。结果,在源极/漏极区域102b与信号配线202之间产生电位差,从而在OFF状态阶段中发生漏电流的频率变高。
另一方面,如图23B中所示,当像素电极101保持低电位LOW时,像素开关元件102的一对源极/漏极区域102a和102b中与信号配线202连接的源极/漏极区域102a保持在高电位HIGH。另一方面,通过层间绝缘膜16面对源极/漏极区域102a的信号配线202也保持在高电位HIGH。结果,在它们之间没有产生电位差,从而在OFF状态阶段中发生漏电流的频率变低。
由于这个原因,当像素开关元件102和保持电容元件103中每一个形成在阵列基板11的表面上从而面对其中形成有信号配线202的区域时,会发生闪烁和残留图像,从而产生了不一致性,其中图像质量下降。
这种现象也应用在像素开关元件102形成为面对保持电容元件103的情形以及像素开关元件102以上述的方式形成为面对诸如信号配线202的导电层的情形。
图24A和24B分别是示意性显示液晶面板100各个部分中保持的电位的视图。这里,在像素开关元件102面对保持电容元件103形成的情形中,当反转驱动液晶面板100时,在截止栅极之后电位保持在液晶面板100的各个部分中。也就是说,图24A显示了给像素电极写入高电位的情形,且图24B显示了给像素电极写入低电位的情形。
如图24A中所示,当像素电极101保持高电位HIGH时,像素开关元件102的一对源极/漏极区域102a和102b中与像素电极101侧连接的源极/漏极区域102b保持在高电位HIGH。另一方面,通过层间绝缘膜16面对源极/漏极区域102b的保持电容元件103的下电极103b保持在高电位HIGH。由于这个原因,在通过层间绝缘膜16彼此面对的源极/漏极区域102b的部分与保持电容元件103的下电极103b的部分之间没有产生电位差。结果,在OFF状态的阶段中发生漏电流的频率变低。
另一方面,如图24B中所示,当像素电极101保持低电位LOW时,像素开关元件102的一对源极/漏极区域102a和102b中与信号配线202侧连接的源极/漏极区域102a保持在高电位HIGH。另一方面,通过层间绝缘膜16面对源极/漏极区域102a的保持电容元件103的下电极103b保持在低电位LOW。由于这个原因,在它们之间产生电位差,从而在OFF状态的阶段中发生漏电流的频率变高。
如上所述,当在驱动阶段中像素开关元件102的一对源极/漏极区域102a 和102b的漏极一侧的电位,和通过层间绝缘膜16面对漏极一侧诸如信号配线202或下电极103b的导电层的电位彼此不同,则会发生如上所述的不一致性。
图25是显示液晶面板的分辨率与漏光点百分比缺陷之间的关系的图表。
如图25中所示,随着液晶面板的分辨率升高,漏光点百分比缺陷(%)升高。因而,由于这一主要原因,图像质量下降。
如上所述,当为了提高像素区域开口率将像素开关元件102形成在阵列基板11的表面上从而面对诸如信号配线202和保持电容元件103的下电极103b的导电层时,或者当提高分辨率时,OFF状态的阶段中漏电流会增加。结果,图像保持特性显著降低,在反转驱动的阶段中变得易于发生闪烁和残留图像。因而,出现了使得图像质量下降的不一致性。
鉴于前面所述的内容,希望提供一种能提高图像质量的显示装置及其制造方法。
根据本发明的实施方式,提供了一种显示装置,包括:
像素电极;
像素开关元件,其具有在其间夹持沟道形成区域而形成的第一源极/漏极区域和第二源极/漏极区域和通过栅极绝缘膜对应于沟道形成区域设置的栅极电极;
保持电容元件,其具有在其间夹置有电介质膜的第一电极和第二电极,第二电极与第二源极/漏极区域相连;
像素电极接续部,其由导电材料形成,像素电极和第二源极/漏极区域通过像素电极接续部彼此相连;和
与第一源极/漏极区域连接的信号配线;
其中形成保持电容元件使得电介质膜和栅极绝缘膜组成相同的层,第二电极和第二源极/漏极区域组成相同的层;
信号配线以预定的间隔从第一源极/漏极区域延伸以面对第一源极/漏极区域、栅极电极和第二源极/漏极区域中每一个;
像素电极接续部在信号配线与栅极电极和第二源极/漏极区域中的每一个之间,从第二源极/漏极区域延伸以面对栅极电极和保持电容元件中每一个;且
当通过反转驱动保持像素电位时,信号配线和第二源极/漏极区域变为电位彼比不同,像素电极接续部和第二源极/漏极区域变为电位彼此相等。
根据本发明的另一个实施方式,提供了一种显示装置,包括:
像素开关元件,其具有在其间夹持沟道形成区域而形成的第一源极/漏极区域和第二源极/漏极区域和通过栅极绝缘膜对应于沟道形成区域形成的栅极电极;
保持电容元件,其具有在其间夹置有电介质膜的第一电极和第二电极,第二电极与第二源极/漏极区域相连;
与第一源极/漏极区域连接的信号配线;和
信号配线接续部,其由导电材料形成,信号配线和第一源极/漏极区域通过信号配线接续部彼此相连,
其中,信号配线以预定的间隔从栅极电极和第二源极/漏极区域的每一个延伸从而面对栅极电极和第二源极/漏极区域中每一个;
信号配线接续部在第一源极/漏极区域与信号配线之间,从第一源极/漏极区域延伸到栅极电极;
第二电极在信号配线与信号配线接续部之间,从第二源极/漏极区域延伸以通过信号配线接续部面对第二源极/漏极区域和第一源极/漏极区域中每一个;且
当通过反转驱动保持像素电位时,信号配线和第二源极/漏极区域变为电位彼此不同,第二电极和第一源极/漏极区域变为电位彼此不同,信号配线接续部和第一源极/漏极区域变为电位彼此相等。
根据本发明的每个实施方式,可以提供能提高图像质量的显示装置及其制造方法。
附图说明
图1是显示根据本发明第一实施方式的液晶显示装置中的液晶面板的结构的横截面图;
图2是显示根据本发明第一实施方式的液晶显示装置中的液晶面板的电路结构的电路图;
图3是显示根据本发明第一实施方式的液晶显示装置中的液晶面板一部分的平面图;
图4是显示根据本发明第一实施方式的液晶显示装置中的液晶面板一部分的横截面图;
图5A到5E分别是显示根据本发明第一实施方式的液晶显示装置中的阵列基板一侧的工艺的横截面图;
图6A和6B分别是示意性显示当在根据本发明第一实施方式的液晶显示中反转驱动液晶面板时,在截止栅极之后液晶面板各个部分中保持的电位的视图;
图7是显示根据本发明第二实施方式的液晶显示装置中的液晶面板一部分的平面图;
图8是显示根据本发明第二实施方式的液晶显示装置中的液晶面板一部分的横截面图;
图9A到9C分别是显示根据本发明第二实施方式的液晶显示装置中的阵列基板一侧的工艺的横截面图;
图10是显示根据本发明第三实施方式的液晶显示装置中的液晶面板一部分的平面图;
图11是显示根据本发明第三实施方式的液晶显示装置中的液晶面板一部分的横截面图;
图12A到12E分别是显示根据本发明第三实施方式的液晶显示装置中的阵列基板一侧的工艺的横截面图;
图13A和13B分别是示意性显示当在根据本发明第三实施方式的液晶显示中反转驱动液晶面板时,在截止栅极之后液晶面板各个部分中保持的电位的视图;
图14是显示根据本发明第四实施方式的液晶显示装置中的液晶面板一部分的平面图;
图15是显示根据本发明第四实施方式的液晶显示装置中的液晶面板一部分的横截面图;
图16A和16B分别是显示根据本发明第四实施方式的液晶显示装置中的阵列基板一侧的工艺的横截面图;
图17A和17B分别是示意性显示当在根据本发明第四实施方式的液晶显示中反转驱动液晶面板时,在截止栅极之后液晶面板各个部分中保持的电位的视图;
图18是显示根据本发明第五实施方式的液晶显示装置中的液晶面板一部分的平面图;
图19是显示在现有技术中利用有源矩阵系统的液晶显示装置的液晶面板的电路结构的电路图;
图20是显示在现有技术中利用有源矩阵系统的液晶显示装置的液晶面板一部分的平面图;
图21是显示在现有技术中利用有源矩阵系统的液晶显示装置的液晶面板一部分的横截面图;
图22是当反转驱动液晶面板时的波形图;
图23A和23B分别是示意性显示当在现有技术冲在液晶显示中反转驱动液晶面板时,在截止栅极之后液晶面板各个部分中保持的电位的视图;
图24A和24B分别是示意性显示在像素开关元件面对保持电容元件形成的情形中,当反转驱动液晶面板时,在截止栅极之后液晶面板各个部分中保持的电位的视图;和
图25是显示表示了液晶面板的分辨率与漏光点百分比缺陷之间的关系的图表。
具体实施方式
下面将参照附图详细描述本发明优选的实施方式。
<第一实施方式>
(结构)
图1、2、3和4分别是每个显示根据本发明第一实施方式的液晶显示装置的液晶面板1的视图。
图1是显示根据本发明第一实施方式的液晶显示装置的液晶面板1的结构的横截面图。图2是显示根据本发明第一实施方式的液晶显示装置的液晶面板1的电路结构的电路图。此外,图3是显示根据本发明第一实施方式的液晶显示装置的液晶面板1一部分的平面图。图3还显示了图2中的被虚线包围的部分。此外,图4是显示根据本发明第一实施方式的液晶显示装置的液晶面板1一部分的横截面图。图4所显示的从阵列基板11到层间绝缘膜17的部分是沿图3的线A1-A2获得的。
如图1中所示,液晶面板1包括阵列基板11、对向基板21和液晶层31。此外,如图2中所示,除上述部分之外,液晶面板1还包括对向电极23、像素电极101、像素开关元件102、保持电容元件103、扫描配线201、信号配线202、保持电容配线203、栅极驱动器301和源极驱动器302。也就是说,该实施方式的液晶显示装置的液晶面板1利用了有源矩阵系统。现在将顺序描述液晶面板1的各个部分。
如图1中所示,阵列基板11是例如由诸如透光的玻璃的绝缘体形成的基板如图2中所示,像素电极101、像素开关元件102、保持电容元件103、扫描配线201、信号配线202、保持电容配线203、栅极驱动器301和源极驱动器302形成在由绝缘材料形成的阵列基板11上。在该情形中,如图2中所示,像素电极101、像素开关元件102、保持电容元件103、扫描配线201、信号配线202和保持电容配线203形成在液晶面板1的像素区域PR内。此外,栅极驱动器301和源极驱动器302形成在像素区域PR的外围区域中。
如图1中所示,与阵列基板11的情形相似,对向基板21是由诸如透光的玻璃的绝缘体形成的基板。如图1中所示,对向基板21的一个表面面对阵列基板11从而与阵列基板11保持间隔开。此外,对向基板21在像素区域PR的外围区域中用密封材料粘结到阵列基板11。此外,如图4中所示,对向电极23为由氧化铟锡(ITO)等形成的透明电极以面对阵列基板11。在该情形中,对向电极23形成为对应于多个像素电极101的公共电极,从而覆盖像素区域PR的整个表面。
如图1中所示,对于液晶层31,例如,在阵列基板11和对向基板21之间确定的空间中注入扭曲向列型液晶,然后对扭曲向列型液晶进行取向处理。此外,如图2中所示,液晶层31连接到像素电极101和对向电极23中的每一个。因而,液晶层31的取向状态根据跨过像素电极101和对向电极23施加的电压变化,由此显示图像。
现在将描述在阵列基板11上形成的部分。
像素电极101是由诸如ITO的导电材料形成的透明电极。因而,如图2中所示,多个像素电极101设置为矩阵从而在x方向上和y方向上排列,并与液晶层31连接。在该情形中,形成像素电极101对应于由在y方向上延伸以彼此间隔开的多条扫描配线201和在x方向上延伸以彼此间隔开的多条信号配线202分割形成的区域。
如图2中所示,在像素区域PR中,多个像素开关元件102设置为在x方向上和在y方向上的矩阵从而分别对应于多个像素电极101。此外,多个像素开关元件102分别与像素电极101相连。此外,如图4中所示,像素开关元件102通过遮光膜12和层间绝缘膜13形成在阵列基板11面对对向基板21的表面侧上。此外,如图4中所示,像素开关元件102形成在阵列基板11的表面侧上从而对应于其中形成有信号配线202的区域。也就是说,形成像素开关元件102使得在垂直于阵列基板11表面的方向z上通过层间绝缘膜16与信号配线202交迭。
在该实施方式中,如图3和4中所示,像素开关元件102是薄膜晶体管(TFT),包括半导电层14、栅极绝缘膜102x和栅极电极102g。像素开关元件102例如是使用多晶硅的TFT,且如图4中所示,像素开关元件102是顶栅型的,其中半导电层14、栅极绝缘膜102x和栅极电极102g顺序形成在阵列基板11的表面上。此外,像素开关元件102具有LDD结构。
也就是说,在像素开关元件102中,如图4中所示,半导电层14由多晶硅形成,第一和第二源极/漏极区域102a和102b成对形成,从而在它们之间夹持沟道形成区域120c。
在该情形中,在半导电层14中成对形成以在它们之间夹持沟道形成区域102c的第一和第二源极/漏极区域102a和102b中,第一源极/漏极区域102a与信号配线202相连,第二源极/漏极区域102b与像素电极101和保持电容元件103中每一个都相连。
此外,第一和第二源极/漏极区域102a和102b分别具有第一和第二杂质扩散区域102Fa和102Fb以及第一和第二低浓度杂质区域102La和102Lb。这里,第一和第二杂质扩散区域102Fa和102Fb通过将杂质扩散到半导电层14中在它们之间夹持沟道形成区域102c的区域中来形成。此外,第一和第二低浓度杂质区域102La和102Lb通过将杂质扩散到半导电层14中来形成,从而在第一和第二杂质扩散区域102Fa和102Fb中的每一个与沟道形成区域102c之间,第一和第二低浓度杂质区域102La和102Lb中每一个的杂质浓度都变得比第一和第二杂质扩散区域102Fa和102Fb中每一个更低。
此外,栅极绝缘膜102x形成为正好面对沟道形成区域102c。
此外,如图4中所示,栅极电极102g形成为通过栅极绝缘膜102x面对沟道形成区域102c,且如图2中所示,与扫描配线201中相应的一条相连。
此外,根据通过扫描配线201中相应的一条从栅极驱动器301输入到栅极电极102g的扫描信号来驱动并控制像素开关元件102。此外,通过信号配线202中相应的一条从源极驱动器302向像素开关元件102供给数据信号。此外,当被保持在ON状态时,像素开关元件102给像素电极101和保持电容元件103中的每一个供给数据信号。
如图2中所示,在x方向上和y方向上的矩阵中设置多个保持电容元件103以分别对应于多个像素电极101。此外,保持电容元件103与液晶层31的电容分量并联地形成,并且由于跨过液晶层31施加的数据信号因此在保持电容元件103中保持了电荷。此外,如图3中所示,保持电容元件103在阵列基板11中在x方向上和在y方向上延伸地形成。这里,与像素开关元件102的情形相似,在y方向延伸的保持电容元件103的一部分形成为对应于其中在阵列基板11表面上形成的信号配线202中相应一条的区域。也就是说,形成该部分保持电容元件103使得在垂直于阵列基板11表面的方向z上通过层间绝缘膜16与该信号配线202中相应一条交迭。此外,如图4中所示,保持电容元件103通过遮光膜12和层间绝缘膜13形成在阵列基板11面对对向基板21的表面侧上。此外,如图4中所示,保持电容元件103具有上电极103a、下电极103b和电介质膜103c。下电极103b、电介质膜103c和上电极103a从阵列基板11侧按顺序形成。
这里,与栅极电极102g的情形相似,保持电容元件103的上电极103a由导电材料形成,并且如图2中所示,与保持电容配线203中相应的一余连接。
此外,如图2和4中所示,下电极103b与在像素开关元件102的第一和第二源极/漏极区域102a和102b中没有信号配线202连接到其上的一侧上的第二源极/漏极电极区域102b相连。在该实施方式中,面对上电极103a的半导电层14的区域用作下电极103b。
此外,形成电介质膜130c使得被夹在彼此面对的上电极103a和下电极103b之间。
如图2中所示,扫描配线201形成为在x方向上延伸,且其中每一条都与在x方向设置的多个像素开关元件102相连。此外,多条扫描配线201彼此平行且彼此间隔地形成,从而其中每一条都对应于在y方向上设置的多个开关元件102。此外,每条扫描配线201都与栅极驱动器301相连。因而,通过扫描配线201将扫描信号从栅极驱动器301供给像素开关元件102,从而连续地选择像素电极101的行。
每条信号配线202都由导电材料形成。此外,如图2和3中所示,在像素区域PR中,信号配线202形成为在y方向上延伸,从而分别对应于在x方向上设置多个像素电极101的间隔。因而,每条信号配线202都与在y方向上设置的多个像素开关元件102相连。此外,多条信号配线202在x方向上彼此平行且彼此间隔地形成,且其中每条都对应于在y方向上设置的多个像素开关元件102形成。此外,通过像素开关元件102给每个像素电极101供给数据信号,对其中每个像素开关元件102都通过信号配线202供给了扫描信号。此外,如图3和4中所示,信号配线202形成为包括面对像素区域PR中的像素开关元件102的区域。此外,信号配线202与像素开关元件102的第一源极/漏极区域102a相连。在该实施方式中,如以图4中由虚线包围的区域R1的形式所示,信号配线202与像素开关元件102的第一源极/漏极区域102a相连。此外,信号配线202如此形成以包括面对像素开关元件102中的第一源极/漏极区域102a而不是第二源极/漏极区域102b的区域。更具体地说,如图4中所示,信号配线202与第一杂质扩散区域102Fa相连,且形成为仅通过层间绝缘膜16面对第一低浓度杂质区域102La和一部分栅极电极102g。此外,如图3中所示,在xy平面中在信号配线202中形成有凹部,从而对应于其中形成有像素电极接续部402的部分。
如图2中所示,每条保持电容配线203都形成为在像素区域PR中于x方向上延伸,且其中每条都与在x方向上设置的多个保持电容元件103相连。此外,多条保持电容配线203成行地形成,从而在y方向上彼此间隔开且对应于在y方向上设置的多个保持电容元件103。此外,保持电容配线203与保持电容元件103相对的一侧与对向电极23相连。
保持电容元件接续部401由导电材料形成,并进行接续从而将保持电容配线203和保持电容元件103彼此连接。在该情形中,如图3中所示,保持电容元件接续部401与像素电极接续部402在x方向上成行地形成。此外,如图4中所示,保持电容元件接续部401与保持电容元件103的上电极103a相连。
像素电极接续部402由导电材料形成,并进行接续从而将像素电极101和像素开关元件102彼此连接。在该情形中,如图3中所示,像素电极接续部402在x方向上延伸并在x方向上与保持电容元件接续部401成行地形成。此外,在该实施方式中,如以图4中由虚线包围的区域R2的形式所示,像素电板接续部402分别与像素开关元件102的第二源极/漏极区域102b相连。此外,像素电极接续部402形成为包括面对像素开关元件102中的第二源极/漏极区域102b而不是第一源极/漏极区域102a的区域。更具体地说,如图4中所示,像素电极接续部402与第二杂质扩散区域102Fb相连。此外,像素电极接续部402形成为仅通过层间绝缘膜16面对第二低浓度杂质区域102Lb和一部分栅极电极102g。在该情形中,形成像素电极接续部402使得信号配线202一侧上的端部与信号配线202的端部之间的距离例如等于或大于0.5μm。这样的原因是因为阻止了在它们之间产生的寄生电容的增加。
(制造方法)
之后将参照图5A到5E描述上述液晶面板1的制造方法。
图5A到5E分别是显示根据本发明第一实施方式的液晶显示装置中的阵列基板11一侧的工艺的横截面图。
首先,如图5A中所示,在阵列基板11上按顺序形成遮光膜12、层间绝缘膜13、半导电层14和绝缘膜15。
在该情形中,在阵列基板11上沉积由诸如金属或硅化物的遮光材料形成的导电膜,以具有大约200nm的厚度。之后,将该导电膜构图以对应于在阵列基板11上形成的像素开关元件102和保持电容元件103的形成区域以及扫描配线201的形成区域中的每一个,由此形成遮光膜12。也就是说,遮光膜还作为扫描配线201形成。之后,形成由氧化硅形成的层间绝缘膜13,以具有400到600nm的厚度,例如,利用化学气相沉积(CVD)方法形成从而覆盖遮光膜12。
之后,例如通过利用CVD方法在层间绝缘膜13上形成非晶硅膜,从而覆盖其中将要形成像素开关元件102的沟道形成区域102c、第一和第二源极/漏极区域102a和102b的区域以及其中将要形成保持电容元件103的区域中的每一个。此外,对非晶硅膜进行热处理以进行脱氢,由此形成了由多晶硅膜形成的半导电层14。
此外,对半导电层14构图。在该情形中,如下进行构图处理。也就是说,如图3中所示,对应于像素开关元件102的沟道形成区域102c、第一和第二源极/漏极区域102a和102b的区域以及其中形成有遮光膜12的区域中的保持电容元件103的下电极103b的形成区域中的每一个,使用抗蚀剂掩模对半导电层14进行蚀刻处理。在该实施方式中,半导电层14在其中将要形成栅极电板102的区域中以直角弯曲地形成。
之后,对应于像素开关元件102的栅极绝缘膜102x的形成区域以及保持电容元件103的电介质膜103c的形成区域中的每一个,形成绝缘膜15。此外,将杂质离子注入半导电层14中,从而获得预定的阈值。
接下来,如图5B中所示,将杂质离子注入其中将要形成保持电容元件103的下电极103b的半导电层14的区域中。
在该情形中,用抗蚀剂掩模R1覆盖除其中将要形成保持电容元件103的下电极103b的半导电层14的区域之外的区域。之后,以例如1×1015/cm2剂量的磷离子注入其中在半导电层14中将要形成保持电容元件103的下电极103b的半导电层14的区域中。然后,移除抗蚀剂掩模R1。
接下来,如图5C中所示,在形成像素开关元件102的栅极电极102g和保持电容元件103的上电极103a之后,形成像素开关元件102的第一和第二低浓度杂质区域102La和102Lb。
在该情形中,例如通过使用CVD方法在氧化硅膜上沉积多晶硅膜,在氧化硅膜中形成栅极绝缘膜102x和电介质膜103c中每个。之后,又通过用磷离子进行掺杂将该多晶硅膜变为导体。此外,通过利用使用抗蚀剂掩模的合适的蚀刻方法将得到的导电多晶硅膜构图,由此在对应于半导电层14的沟道形成区域102c的位置形成栅极电极102g。此外,类似地,通过利用使用抗蚀剂掩模的合适的蚀刻方法将得到的导电多晶硅膜构图,由此形成保持电容元件103的上电极103a。注意,栅极电极102g也可通过PDAS适当形成。
之后,用栅极电极102g和上电极103a中的每个作为掩模,用磷离子掺杂半导电层14以在半导电层14中形成第一和第二低浓度杂质区域102La和102Lb,从而在它们之间夹持半导电层14的沟道形成区域102c。例如以1×1013到3×1013/cm2剂量的磷离子注入半导电层14中。也就是说,对栅极电极102g与上电极103a之间的半导电层14的区域以及通过栅极电极102g与该区域相对一侧上的半导电层14的区域中每一个中注入杂质离子。
接下来,如图5D中所示,形成像素开关元件102的第一杂质扩散区域102Fa和第二杂质扩散区域102Fb。
在该情形中,用抗蚀剂掩模R2覆盖除其中在半导电层14中将要形成的像素开关元件102的第一杂质扩散区域102Fa和第二杂质扩散区域102Fb的区域之外的区域。之后,例如将1×1015/cm2剂量的磷离子注入其中在半导电层14中将要形成的像素开关元件102的第一杂质扩散区域102Fa和第二杂质扩散区域102Fb的区域中。然后移除抗蚀剂掩模R2。
接下来,如图5E中所示,形成信号配线202和像素电极接续部402。
在该情形中,首先形成诸如信号配线202和像素电极接续部402的导电层以及夹置在像素开关元件102与保持电容元件103之间的层间绝缘膜16。例如通过利用CVD方法沉积氧化硅,由此形成层间绝缘膜16。之后,对阵列基板11进行热处理,从而激活以上述方式掺杂半导电层14的杂质离子。
之后,在层间绝缘膜16中形成接触孔,从而暴露第一杂质扩散区域102Fa和第二杂质扩散区域102Fb的表面。然后,例如通过利用溅射方法沉积诸如铝膜的导电膜,从而填充接触孔。
此外,通过使用抗蚀剂掩模进行蚀刻处理将导电膜构图,由此形成信号配线202和像素电极接续部402。
在该实施方式中,信号配线202形成为包括面对像素开关元件102中的第一源极/漏极区域102a而不是第二源极/漏极区域102b的区域。更具体地说,信号配线202形成为包括仅通过层间绝缘膜16面对第一低浓度杂质区域102La和一部分的栅极电极102g中每一个的部分。此外,同时,像素电极接续部402形成为包括面对像素开关元件102中的第二源极/漏极区域102b而不是面对第一源极/漏极区域102a的区域。更具体地说,像素电极接续部402形成为包括仅通过层间绝缘膜16面对第二低浓度杂质区域102Lb和一部分的栅极电极102g中每一个的部分。
之后,如图4中所示,例如通过等离子体CVD方法沉积氧化硅,从而覆盖信号配线202和像素电极接续部402,由此形成层间绝缘膜17。之后,进行诸如CMP处理的平坦化处理。此外,尽管在附图中没有特别示出,但在形成接触孔以暴露像素电极接续部402的表面之后,沉积导电膜如钛膜以填充接触孔,由此形成连接导电层(没有示出)。此外,在通过利用溅射方法沉积ITO膜以与连接导电层电性连接之后,对ITO膜构图,由此形成像素电极101。
注意到,尽管此处省略了图示,但保持电容接续部401与信号配线202和像素电极接续部402的情形类似地形成。
另一方面,如图4中所示,在对向基板21上形成由ITO膜形成的对向电极23。
之后,如图4中所示,将其上形成有像素电板101的阵列基板11和其上形成有对向电极23的对向基板21彼此粘结,从而像素电极101和对向电极23彼此面对。当进行对它们的粘结时,首先,在阵列基板11和对向基板21上形成由聚酰亚胺形成的取向膜(没有示出)。此外,对每个取向膜进行摩擦处理,阵列基板11和对向基板21通过使用密封材料彼此结合且粘接,从而在它们之间具有预定间隙。之后,将液晶层31注入在阵列基板11和对向基板21之间确定的间隙,并进行取向,由此形成液晶盒(cell)。
此外,将驱动液晶盒的驱动电路、诸如偏振片和背光的外围设备装到液晶面板1,由此完成该实施方式的液晶显示装置。
(操作)
此后,将描述该实施方式的液晶显示装置中的液晶显示装置的操作。
当驱动上述液晶显示装置时,栅极驱动器301以分时方式连续扫描设置在y方向上的扫描配线201,从而连续地给扫描配线201供给扫描信号,由此导通像素开关元件102。此外,与给扫描配线201连续供给扫描信号的定时相对应地,源极驱动器302以连续给信号配线202供给数据信号。因而,通过每个保持在ON状态中的像素开关元件102,连续给像素电极101施加数据信号。结果,给液晶层31施加电压,从而液晶层31的光学特性变化,由此显示图像。
在该情形中,当以上述方式驱动液晶面板1时,为了阻止液晶层31退化,基于交流电流进行反转驱动(inverse driving)。根据该反转驱动,跨过像素电极101和对向电极23施加电压,因而液晶层31的取向状态基于跨过它们所施加的电压而变化。通过改变液晶层31的取向状态来控制对从诸如背光的光源发射的光的透射率,由此在屏幕上显示图像。
图6A和6B分别是示意性显示根据本发明第一实施方式的液晶显示装置中,当液晶面板1反转驱动时,在截止栅极之后液晶面板1各个部分中保持的电位的视图。也就是说,图6A显示了其中给像素电极写入高电位的情形,图6B显示了其中给像素电极写入低电位的情形。
当如图6A中所示,像素电极101保持高电位HIGH时,信号配线202以及在像素开关元件102的一对源极/漏极区域102a和102b中在连接到信号配线202的一侧上的第一源极/漏极区域102a保持在相同的低电位LOW。另一方面,与像素电极101相连的像素电极接续部402以及在像素开关元件102的一对源极/漏极区域102a和102b中在连接到像素电极101的一侧上的第二源极/漏极区域102b保持在相同的高电位HIGH。由于该原因,与图23A中所示的上述情形不同,在像素开关元件102中变为漏极区域的第二源极/漏极区域102b的部分与通过层间绝缘膜16彼此面对的像素电极接续部402的部分之间没有产生电位差。结果,在OFF状态阶段中发生漏电流的频率变小。
另一方面,当像素电极101保持低电位LOW时,如图6B中所示,信号配线202以及在像素开关元件102的一对源极/漏极区域102a和102b中在连接到信号配线202的一侧上的第一源极/漏极区域102a保持在相同的高电位HIGH。另一方面,与像素电极101相连的像素电极接续部402以及在像素开关元件102的一对源极/漏极区域102a和102b中在连接到像素电极101的一侧上的第二源极/漏极区域102b保持在相同的低电位LOW。由于该原因,与图23B中所示的上述情形不同,在像素开关元件102中变为漏极区域的第一源极/漏极区域102a的部分与信号配线202的部分之间没有产生电位差。结果,在OFF状态阶段中发生漏电流的频率变小。
如上所述,在该实施方式中,在其中于阵列基板11上成矩阵地设置薄膜晶体管作为像素开关元件102的液晶显示装置中,通过其供给数据的信号配线202和像素电极101在构成薄膜晶体管的半导电层14上方形成,从而在栅极电极102g上方突出。因此,在反转驱动的阶段中,从像素开关元件102的沟道端部延伸到漏极区域的区域的电位以及面对该区域的导电层的电位变为彼此相等。结果,可抑制在OFF状态的阶段中发生漏电流。
由于该原因,在该实施方式中,可抑制在OFF状态的阶段中的漏电流的发生,此外还可使以高电位HIGH驱动的阶段中的OFF阶段电位保持特性变得与以低电位LOW驱动的阶段中的相等。更具体地说,在该实施方式中,与现有技术的结构相比,可将漏电流值减小大约一位数,这导致在反转驱动阶段中该区域的电位和导电层的电位彼此相等。
因此,在该实施方式中,当为了提高像素区域的开口率而在阵列基板11表面上形成像素开关元件102以面对诸如信号配线202和像素电极接续部402的每一个导电层时,可以阻止由于在OFF状态的阶段中发生漏电流而导致的图像保持特性的降低,以及阻止在反转驱动阶段中闪烁和残留图像的发生。结果,可提高图像质量。
注意,在上述的第一实施方式中,阵列基板11对应于本发明显示装置中的基板。此外,在上述的第一实施方式中,半导电层14对应于本发明显示装置中的半导电层。此外,在上述的第一实施方式中,层间绝缘膜16对应于本发明显示装置中的层间绝缘膜。此外,在上述的第一实施方式中,对向基板21对应于本发明显示装置中的对向基板。此外,在上述的第一实施方式中,液晶层31对应于本发明显示装置中的液晶层。此外,在上述的第一实施方式中,像素电极101对应于本发明显示装置中的像素电极。此外,在上述的第一实施方式中,像素开关元件102对应于本发明显示装置中的像素开关元件。此外,在上述的第一实施方式中,栅极绝缘膜102x对应于本发明显示装置中的栅极绝缘膜。此外,在上述的第一实施方式中,栅极电极102g对应于本发明显示装置中的栅极电极。此外,在上述的第一实施方式中,沟道形成区域102c对应于本发明显示装置中的沟道形成区域。此外,在上述的第一实施方式中,第一源极/漏极区域102a对应于本发明显示装置中的第一源极/漏极区域。此外,在上述的第一实施方式中,第二源极/漏极区域102b对应于本发明显示装置中的第二源极/漏极区域。此外,在上述的第一实施方式中,第一杂质扩散区域102Fa对应于本发明显示装置中的第一杂质扩散区域。此外,在上述的第一实施方式中,第二杂质扩散区域102Fb对应于本发明显示装置中的第二杂质扩散区域。此外,在上述的第一实施方式中,第一低浓度杂质区域102La对应于本发明显示装置中的第一低浓度杂质区域。此外,在上述的第一实施方式中,第二低浓度杂质区域102Lb对应于本发明显示装置中的第二低浓度杂质区域。此外,在上述的第一实施方式中,保持电容元件103对应于本发明显示装置中的保持电容元件。此外,在上述的第一实施方式中,上电极103a对应于本发明显示装置中的第一电极。此外,在上述的第一实施方式中,下电极103b对应于本发明显示装置中的第二电极。此外,在上述的第一实施方式中,电介质膜103c对应于本发明显示装置中的电介质膜。此外,在上述的第一实施方式中,信号配线202对应于本发明显示装置中的第一导电层。此外,在上述的第一实施方式中,像素电极接续部402对应于本发明显示装置中的第二导电层。此外,在上述的第一实施方式中,像素区域PR对应于本发明显示装置中的像素区域。
<第二实施方式>
(结构)
图7和8分别是显示依照第二实施方式的液晶显示装置的液晶面板1b的主要部分的视图。
这里,图7是显示根据本发明第二实施方式的液晶显示装置的液晶面板1b一部分的平面图。此外,图8是显示根据本发明第二实施方式的液晶显示装置的液晶面板1b一部分的横截面图。图8显示了由图7中的虚线包围的部分。此外,显示从阵列基板11到层间绝缘膜18的部分的图8是沿图7的线A1-A2获得的。
如图7和8中所示,该实施方式的液晶显示装置的液晶面板1b中的信号配线202和像素电极接续部402的形状与第一实施方式的液晶显示装置的液晶面板1中的不同。除了该方面之外,该实施方式的构造与第一实施方式的大致相同。由于该原因,此处省略掉描述重复的部分。因而,现在将描述与第一实施方式中的不同的部分。
如图7和8中所示,与第一实施方式1的情形类似,在像素区域PR中,信号配线202在y方向上延伸地形成从而分别对应于在x方向上设置多个像素电极101的间隔。此外,每条信号配线202都与在y方向上设置的多个像素开关元件102相连。
此外,如图7和8中所示,信号配线202形成为包括像素区域PR中面对像素开关元件102的区域,并与像素开关元件102的第一源极/漏极区域102a相连。在该实施方式中,如以图8中虚线包围的区域R11的形式所示,信号配线202与像素开关元件102的第一源极/漏极区域102a相连。此外,信号配线202形成为包括面对像素开关元件102中的第一源极/漏极区域102a而不是第二源极/漏极区域102b的区域。更具体地说,信号配线202与第一杂质扩散区域102Fa相连,并形成为通过层间绝缘膜16和17面对第一低浓度杂质区域102La和一部分的栅极电极102g。
另外,除此之外,在该实施方式中,信号配线202形成为包括通过像素电极接续部402面对像素开关元件102的第二源极/漏极区域102b的区域。更具体地说,如以图8中虚线包围的区域R12的形式所示,通过作为导电层的像素电极接续部402以及层间绝缘膜16和17形成信号配线202的面对像素开关元件102的第二源极/漏极区域102b的区域。也就是说,信号配线202形成为通过层间绝缘膜16和17与部分栅极电极102g、第二低浓度杂质区域102Lb和第二杂质扩散区域102Fb以及像素电极接续部402中每一个面对。
在信号配线202上形成有层间绝缘膜18。
如图7和8中所示,与第一实施方式的情形类似,在像素区域PR中,形成多个像素电极接续部402以分别对应于在y方向上设置多个像素电极的间隔。在该实施方式中,像素电极接续部402分别与像素开关元件102的第二源极/漏极区域102b相连(没有示出)。此外,如以图8中虚线包围的区域R21的形式所示,像素电极接续部402形成为包括面对像素开关元件102中的第二源极/漏极区域102b而不是第一源极/漏极区域102a的区域。更具体地,如图8中所示,像素电极接续部402与第二杂质扩散区域102Fb相连,并形成为通过层间绝缘膜16面对第二低浓度杂质区域102Lb和一部分栅极电极102g中每一个。
(制造方法)
此后,将参照图9A到9C描述根据本发明第二实施方式的液晶显示装置的上述液晶面板1b的制造方法。
当制造上述的液晶面板1b时,通过与图5A到5D中所示的第一实施方式相同的工艺,形成像素开关元件102的第一杂质扩散区域102Fa和第二杂质扩散区域102Fb。
之后,如下面所述,完成第二实施方式的液晶显示装置的液晶面板1b。
图9A到9C分别是显示本发明第二实施方式的阵列基板11一侧的工艺的横截面图。在图9A到9C中,按照图9A,图9B和9C中的顺序显示阵列基板11一侧的工艺。
在进行了上述的工艺之后,如图9A中所示,形成像素电极接续部402。
在该情形中,首先形成层间绝缘膜16,其夹置在像素电极接续部402与像素开关元件102和保持电容元件103中每一个之间。例如,通过利用CVD方法沉积氧化硅膜,由此形成层间绝缘膜16。之后,对阵列基板11进行热处理,由此激活以上述方式掺杂半导电层的杂质离子。
之后,在层间绝缘膜16中形成接触孔,从而暴露第二杂质扩散区域102Fb的表面。然后,例如通过利用溅射方法沉积诸如铝膜的导电膜以填充接触孔。
此外,使用抗蚀剂掩模进行蚀刻处理以对导电膜构图,由此形成像素电极接续部402。
在该实施方式中,像素电极接续部402形成为包括面对像素开关元件102中的第二源极/漏极区域102b而不是第一源极/漏极区域102a的区域更具体地说,像素电极接续部402形成为包括仅通过层间绝缘膜26与第二低浓度杂质区域102Lb和部分栅极电极102g中每一个面对的区域。
接下来,如图9B中所示,形成层间绝缘膜17。
在该情形中,形成层间绝缘膜17使得覆盖像素电极接续部402。在例如通过利用CVD方法沉积氧化硅膜之后,用抗蚀剂掩模覆盖除将要形成信号配线202的区域之外的区域。然后,选择性地蚀刻掉氧化硅膜,由此形成层间绝缘膜17。
接下来,如图9C中所示,形成信号配线202。
在该情形中,在形成接触孔以暴露第一杂质扩散区域102Fa的表面之后,例如通过利用溅射方法沉积诸如铝膜的导电膜,从而填充接触孔。
此外,使用抗蚀剂掩模进行蚀刻处理以对导电膜构图,由此形成信号配线202。
在该实施方式中,如上所述,仅通过层间绝缘膜16和17形成面对像素开关元件102的第一源极/漏极区域102a的信号配线202的区域。此外,除层间绝缘膜16和17之外,还通过作为导电层的像素电极接续部402形成面对像素开关元件102的第二源极/漏极区域102b的信号配线202的区域。
之后,如图8中所示,例如通过利用等离子CVD方法沉积氧化硅,从而覆盖信号配线202和像素电极接续部402中每一个,由此形成层间绝缘膜18。之后,与第一实施方式的情形类似,完成液晶显示装置。
(操作)
此后,将描述该实施方式的液晶显示装置的液晶面板1b的操作。
当驱动上述的液晶面板1b时,与第一实施方式类似,如图6A和6B中所示进行驱动。
由于该原因,在该实施方式中,可抑制在OFF状态阶段中发生漏电流。此外,与第一实施方式的情形类似,在高电位HIGH驱动的阶段中的OFF状态电位保持特性与在低电位LOW驱动的阶段中的相等。
因此,在该实施方式中,当为了提高像素区域的开口率在阵列基板11的表面上形成像素开关元件102以面对诸如信号配线202和像素电极接续部402中每一个导电层时,可阻止由于在OFF状态的阶段中发生漏电流而导致的图像保持特性的降低,以及防止在反转驱动阶段中发生闪烁和残留图像。结果,可提高图像质量。
注意,与第一实施方式的情形类似,上述该实施方式的元件对应于本发明显示装置的组件。
<第三实施方式>
(结构)
图10和11分别是显示根据本发明第三实施方式的液晶显示装置的液晶面板1c的视图。
这里,图10是显示根据本发明第三实施方式的液晶显示装置的液晶面板1c一部分的平面图。图11是显示根据本发明第三实施方式的液晶显示装置的液晶面板1c一部分的横截面图。此外,图10和图11每一个都显示了由图2中的虚线包围的部分。显示从阵列基板11到层间绝缘膜18的部分的图11是沿图10的线A1-A2获得的。
如图10和11中所示,该实施方式的液晶显示装置的液晶面板1c的保持电容元件103与第二实施方式的液晶显示装置的液晶面板1b的不同。此外,该实施方式的液晶显示装置的液晶面板1c包括信号配线接续部403。除该方面之外,该实施方式的结构大致与第二实施方式的相同。因而,此处省略掉描述中重复的部分。
如图10中所示,保持电容元件103分别形成在下述部分中,即在该部分中,在x方向上设置的多个像素电极101的间隔与在y方向上设置的多个像素电极101的间隔交叉,从而在y方向上和x方向上延伸。此外,如图11中所示,保持电容元件103包括上电极103a、下电极103b和电介质膜103c。下电极103b、电介质膜103c和上电极103a按顺序从像素开关元件102一侧形成。此外,保持电容元件103形成为包括面对像素开关元件102的区域。下电极103b与像素开关元件102的第二源极/漏极区域102b相连。在该实施方式中,保持电容元件103形成为在像素区域PR中于垂直方向z上夹置在像素开关元件102与信号配线202之间。更具体地说,如以图11中虚线包围的区域R111的形式所示,保持电容元件103的下电极103b形成为仅通过层间绝缘膜16和17面对包括像素开关元件102中的第二源极/漏极区域102b而不是第一源极/漏极区域102a的区域。此外,如以图11中虚线包围的区域R112的形式所示,保持电容元件103包括面对像素开关元件102的第一源极/漏极区域102a的区域。在面对第一源极/漏极区域102a的区域中,下电极103b形成为面对下述区域,即该区域通过作为导电层的信号配线接续部403以及层间绝缘膜16和17面对第一源极/漏极区域102a。
信号配线接续部403由导电材料形成。此外,如图10和11中所示,多条信号配线接续部403形成为对应于在像素区域PR中在x方向上设置多个像素电极101的间隔,并在y方向上延伸。此外,连接信号配线接续部403,从而接续信号配线202和像素开关元件102。此外,如图10和11中所示,信号配线接续部403形成为包括面对像素区域PR中的像素开关元件102的区域,并与像素开关元件102相连。在该实施方式中,如以图11中虚线包围的区域R211的形式所示,信号配线接续部403与像素开关元件102的第一源极/漏极区域102a相连。此外,信号配线接续部403形成为包括面对像素开关元件102的第一源极/漏极区域102a而不是第二源极/漏极区域102b的区域。更具体地说,如图11中所示,信号配线接续部403与第一杂质扩散区域102Fa相连。此外,信号配线接续部403形成为仅通过层间绝缘膜16面对第一低浓度杂质区域102La和部分的栅极电极102g中每一个。
(制造方法)
之后将参照图12A到12E描述该实施方式的液晶显示装置中的上述液晶面板1c的制造方法。
图12A到12E分别是显示根据本发明该实施方式的液晶显示装置的阵列基板11一侧的工艺的横截面图。
首先,如图12A中所示,与第一实施方式的情形类似,在阵列基板11上遮光膜12、层间绝缘膜13、半导电层14和绝缘膜15按该顺序形成。
接下来,如图12B中所示,形成像素开关元件102的栅极电极102g,并且还形成像素开关元件102的第一和第二低浓度杂质区域102La和102Lb。
在该情形中,例如通过利用CVD方法在形成栅极绝缘膜102x的氧化硅膜上沉积多晶硅膜。之后,用磷离子掺杂多晶硅膜,从而使其变为导电膜。此外,通过利用使用抗蚀剂掩模的合适的蚀刻方法将所得到的导电多晶硅膜构图,由此在对应于半导电层14的沟道形成区域102c的位置中形成栅极电极102g。之后,使用栅极电极102g作为掩模用磷离子掺杂半导电层14,由此在半导电层14中形成第一和第二低浓度杂质区域102La和102Lb,从而在它们之间夹持半导电层14的沟道形成区域102c。例如,将1×1013到3×1013/cm2剂量的磷离子注入半导电层14中。
接下来,如图12C中所示,在半导电层14中形成像素开关元件102的第一和第二杂质扩散区域102Fa和102Fb。
在该情形中,用抗蚀剂掩模R1覆盖除了其中在半导电层14中将要形成像素开关元件102的第一和第二杂质扩散区域102Fa和102Fb的区域之外的区域。之后,将例如1×1015/cm2剂量的磷离子注入其中在半导电层14中将要形成像素开关元件102的第一和第二杂质扩散区域102Fa和102Fb的每个区域中。然后移除抗蚀剂掩模R1。
接下来,如图12D中所示,形成信号配线接续部403。
在该情形中,首先,例如通过利用CVD方法沉积氧化硅,由此形成层间绝缘膜16。之后,对阵列基板11进行热处理,由此激活以上述方式掺杂半导电层14的杂质离子。
之后,在层间绝缘膜16中形成接触孔,从而暴露第一杂质扩散区域102Fa的表面。然后,例如通过利用溅射方法沉积诸如铝膜的导电膜以填充接触孔。
此外,使用抗蚀剂掩模进行蚀刻处理,从而将导电膜构图,由此形成信号配线接续部403。在该实施方式中,如上所述,信号配线接续部403形成为包括面对像素开关元件102的第一源极/漏极区域102a而不是第二源极/漏极区域102b的区域。更具体地说,信号配线接续部403形成为仅通过绝缘膜15与第一杂质扩散区域102Fa相连,并仅通过绝缘膜15和层间绝缘膜16面对第一低浓度杂质区域102La和该部分栅极电极102g中每一个。
接下来,如图12E中所示,形成保持电容元件103。
在该情形中,首先,例如通过利用CVD方法沉积氧化硅,由此形成层间绝缘膜17,从而覆盖信号配线接续部403。
之后,在层间绝缘膜16中形成接触孔,从而暴露第二杂质扩散区域102Fb的表面。之后,保持电容元件103的下电极103b、电介质膜103c和上电极103a按顺序形成。在该实施方式中,如上所述,保持电容元件103的下电极103b形成为包括仅通过层间绝缘膜16和17面对像素开关元件102的第二源极/漏极区域102b而不是第一源极/漏极区域102a的区域。此外,通过信号配线接续部403和层间绝缘膜16和17形成面对第一源极/漏极区域102a的下电极103b的区域。
此外,如图11中所示,例如通过利用CVD方法形成由氧化硅形成的层间绝缘膜18,从而覆盖保持电容元件103。此外,与第一实施方式的情形类似地形成信号配线202。之后,与第一实施方式的情形类似地,形成液晶面板1c的部分,由此完成液晶显示装置。
(操作)
之后,将参照图13A和13B描述该实施方式的液晶显示装置的液晶面板1c的操作。
图13A和13B分别是显示当在本发明第三实施方式中反转驱动液晶面板1c时,在截止栅极电极之后液晶面板1c各个部分中保持的电位的视图。也就是说,图13A显示了其中给像素电极写入高电位的情形,图13B显示了其中给像素电极写入低电位的情形。
如图13A中所示,当像素电极101保持处于高电位HIGH时,变为像素开关元件102中漏极区域的第二源极/漏极区域102b和面对第二源极/漏极区域102b的保持电容元件103的下电极103b彼此相连,并具有相同的电位。
另一方面,如图13B中所示,当像素电极101保持处于低电位LOW时,变为像素开关元件102中漏极区域的第一源极/漏极区域102a和面对第一源极/漏极区域102a的保持电容元件103的下电极103b电位彼此不同。然而,在该实施方式中,除层间绝缘膜16和17之外,与第一源极/漏极区域102a保持在相同电位的信号配线接续部403夹置在彼此面对的第一源极/漏极区域102a和下电极103b之间。此外,第一源极/漏极区域102a和信号配线接续部403彼此面对。
由于该原因,在该实施方式中,可抑制在OFF状态的阶段中的漏电流的发生。此外,还可使以高电位HIGH驱动的阶段中的OFF阶段电位保持特性与以低电位LOW驱动的阶段中的相等。因此,在该实施方式中,当为了提高像素区域的开口率而在阵列基板11的表面上形成像素开关元件102以面对诸如信号配线202和保持电容元件103中每一个导电层时,可阻止由于在OFF状态的阶段中发生漏电流而导致的图像保持特性的降低,以及阻止在反转驱动阶段中发生闪烁和残留图像。结果,可提高图像质量。
注意,在上述的该实施方式中,信号配线接续部403对应于本发明显示装置中的第一导电层。此外,在上述的该实施方式中,下电极103b对应于本发明显示装置中的第二导电层。本实施方式的其它元件分别对应于本发明显示装置中的组件。
<第四实施方式>
(结构)
图14和15分别是显示根据本发明第四实施方式的液晶显示装置的液晶面板1d的视图。
图14是显示根据本发明第四实施方式的液晶显示装置的液晶面板1d的一部分的平面图。此外,图15是显示根据本发明第四实施方式的液晶显示装置的液晶面板1d的一部分的横截面图。图14和15显示了由图2中虚线包围的部分。显示从阵列基板11到层间绝缘膜18的部分的图15是沿图14的线A1-A2获得的。
如图14和15中所示,该实施方式的液晶显示装置的液晶面板1d的保持电容元件103与第二实施方式的液晶显示装置的液晶面板1b在结构上不同。除该方面之外,该实施方式的结构大致与第二实施方式的相同。
如图14中所示,保持电容元件103分别形成为在x方向上从在x方向上设置多个像素电极101的间隔与在y方向上设置多个像素电极101的间隔彼此交叉的部分延伸。此外,如图15中所示,保持电容元件103包括上电极103a、下电极103b和电介质膜103c。在保持电容元件103中,下电极103b、电介质膜103c和上电极103a按顺序从像素开关元件102一侧形成。此外,保持电容元件103形成为包括面对像素开关元件102的区域。保持电容元件103的下电极103b与像素开关元件102的第二源极/漏极区域102b相连。在该实施方式中,保持电容元件103形成为在像素区域PR中于垂直方向z上夹置在像素开关元件102与信号配线202之间。更具体地说,如图15中虚线包围的区域R121的形式所示,保持电容元件103的下电极103b形成为仅通过绝缘膜15和层间绝缘膜16面对包括像素开关元件102中的第二源极/漏极区域102b而不是第一源极/漏极区域102a的区域。
(制造方法)
之后,将参照图16A和16B描述该实施方式的液晶显示装置中的上述液晶面板1d的制造方法。
当制造上述液晶面板1d时,通过与图12A到12C中所示的第三实施方式相同的工艺在半导电层14中形成像素开关元件102的第一杂质扩散区域102Fa和第二杂质扩散区域102Fb。
之后,以下述方式完成该实施方式的液晶显示装置。
图16A和16B分别是显示根据本发明第四实施方式的液晶显示装置中的阵列基板11一侧的工艺的横截面图。在图16A和16B中,按图16A和图16B的顺序显示了阵列基板11一侧的工艺。
在进行了上述工艺之后,如图16A中所示,形成保持电容元件103。
在该情形中,首先,例如通过利用CVD方法沉积氧化硅,由此形成形成层间绝缘膜16,从而覆盖像素开关元件102。之后,在层间绝缘膜16中形成接触孔,从而暴露第二杂质扩散区域102Fb的表面。此外,保持电容元件103的下电极103b、电介质膜103c和上电极103a按顺序形成。在该实施方式中,如上所述,保持电容元件103的下电极103b形成为仅通过绝缘层15和层间绝缘膜16面对包括像素开关元件102的第二源极/漏极区域102b而不是第一源极/漏极区域102a的区域。
接下来,如图16B中所示,形成信号配线202。
在该情形中,例如通过利用CVD方法形成由氧化硅形成的层间绝缘膜17,从而覆盖保持电容元件103。此外,与第一实施方式的情形类似地形成信号配线202。之后,与第一实施方式的情形类似地形成液晶面板1d的部分,由此完成液晶显示装置。
之后,将参照图17A和17B描述该实施方式的液晶显示装置的液晶面板1d的操作。
图17A和17B分别是显示当在本发明第四实施方式中反转驱动液晶面板1d时,在截止栅极电极之后液晶面板1d各个部分中保持的电位的视图。也就是说,图17A显示了其中给像素电极写入高电位的情形,图17B显示了其中给像素电极写入低电位的情形。
如图17A中所示,当像素电极101保持在高电位HIGH时,变为像素开关元件102中的漏极区域的第二源极/漏极区域102b和面对第二源极/漏极区域102b的保持电容元件103的下电极103b彼此相连,并具有相同的电位。
另一方面,如图17B中所示,当像素电极101保持在低电位LOW时,变为像素开关元件102中的漏极区域的第一源极/漏极区域102a和面对第一源极/漏极区域102a的信号配线202彼此相连,并保持在相同的电位。
由于该原因,在该实施方式中,可抑制在OFF状态的阶段中的漏电流的发生。此外,可使以高电位HIGH驱动的阶段中的OFF阶段电位保持特性与以低电位LOW驱动的阶段中的相等。因此,在该实施方式中,当为了提高像素区域PR的开口率,在阵列基板11的表面上形成像素开关元件102以面对诸如信号配线202和保持电容元件103的每一个导电层时,可阻止由于在OFF状态的阶段中发生漏电流而导致的图像保持特性的降低和在反转驱动阶段中发生闪烁和残留图像。结果,可提高图像质量。
注意,与第三实施方式的情形类似,上述该实施方式的元件分别对应于本发明显示装置中的组件。
<第五实施方式>
(结构)
图18是显示根据本发明第五实施方式的液晶显示装置的液晶面板1e一部分的平面图。
如图18中所示,第五实施方式的液晶显示装置的液晶面板1e的像素开关元件102和保持电容元件103与第四实施方式的液晶面板1d的不同。除该方面之外,该实施方式的结构大致与第四实施方式的相同。因而,此处省略掉描述中重复的部分
在该实施方式中,如图18中所示,形成像素开关元件102使得栅极电极102g的中心对应于扫描配线201和信号配线202彼此交叉的区域的中心。
此外,与第四实施方式的情形类似,保持电容元件103的下电极103b仅通过层间绝缘膜16面对包括像素开关元件102中的第二源极/漏极区域102b而不是第一源极/漏极区域102a的区域。由于这个原因,如图18中所示,形成保持电容元件103使得它对应于像素开关元件102的区域的形状与第四实施方式的不同。
因此,在该实施方式中,与第四实施方式的情形类似,可阻止由于在OFF状态的阶段中发生漏电流而导致的图像保持特性的降低和在反转驱动阶段中发生闪烁和残留图像。除此之外,还可抑制入射到像素开关元件102的外部光。因而,可阻止光泄漏。结果,可提高图像质量。
注意,与第三实施方式的情形类似,该实施方式的液晶显示装置的液晶面板1e的元件分别对应于本发明显示装置中的组件。
此外,当应用时,本发明并不限于上述的实施方式,可以采用各种变化。
例如,在每个实施方式中,使用具有顶栅结构的TFT作为像素开关元件102。然而,还可使用具有底栅结构的TFT作为像素开关元件102。
本领域普通技术人员应当理解,根据设计要求和其他因素,可进行各种修改、组合、子组合和替换,这些都在权利要求及其等同特征的范围内。
本发明包含与在2006年9月13日在日本专利局提交的日本专利申请JP2006-247862相关的主题,其全部内容在这里引用作为参考。
Claims (2)
1.一种显示装置,包括:
像素电极;
像素开关元件,其具有在其间夹持沟道形成区域的第一源极/漏极区域和第二源极/漏极区域和通过栅极绝缘膜对应于所述沟道形成区域的栅极电极;
保持电容元件,其具有形成为在其间夹置电介质膜的第一电极和第二电极,所述第二电极与所述第二源极/漏极区域相连;
像素电极接续部,其由导电材料形成,所述像素电极和所述第二源极/漏极区域通过所述像素电极接续部彼此相连;和
与所述第一源极/漏极区域连接的信号配线;
其中形成所述保持电容元件使得所述电介质膜和所述栅极绝缘膜组成相同的层,且所述第二电极和所述第二源极/漏极区域组成相同的层,
所述信号配线从所述第一源极/漏极区域延伸从而面对所述第一源极/漏极区域、所述栅极电极和所述第二源极/漏极区域中的每一个,
所述像素电极接续部在所述栅极电极和所述第二源极/漏极区域中每一个与所述信号配线之间,从所述第二源极/漏极区域延伸从而面对所述栅极电极和所述保持电容元件中每一个,且
当通过反转驱动保持像素电位时,所述信号配线和所述第二源极/漏极区域变为电位彼此不同,且所述像素电极接续部和所述第二源极/漏极区域变为电位彼此相等。
2.一种显示装置,包括:
像素开关元件,其具有在其间夹持沟道形成区域的第一源极/漏极区域和第二源极/漏极区域和通过栅极绝缘膜对应于所述沟道形成区域的栅极电极;
保持电容元件,其具有在其间夹置电介质膜的第一电极和第二电极,所述第二电极与所述第二源极/漏极区域相连;
与所述第一源极/漏极区域连接的信号配线;和
信号配线接续部,其由导电材料形成,所述信号配线和所述第一源极/漏极区域通过所述信号配线接续部彼此相连,
其中,所述信号配线从所述第二源极/漏极区域延伸以面对所述栅极电极和所述第二源极/漏极区域中每一个,
所述信号配线接续部在所述第一源极/漏极区域与所述信号配线之间,从所述第一源极/漏极区域延伸到所述栅极电极,
所述第二电极在所述信号配线与所述信号配线接续部之间从所述第二源极/漏极区域延伸通过所述信号配线接续部,从而面对所述第二源极/漏极区域和所述第一源极/漏极区域中每一个,且
当通过反转驱动保持像素电位时,所述信号配线和所述第二源极/漏极区域变为电位彼此不同,所述第二电极和所述第一源极/漏极区域变为电位彼此不同,且所述信号配线接续部和所述第一源极/漏极区域变为电位彼此相等。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP247862/06 | 2006-09-13 | ||
JP2006247862A JP4187027B2 (ja) | 2006-09-13 | 2006-09-13 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101174641A CN101174641A (zh) | 2008-05-07 |
CN101174641B true CN101174641B (zh) | 2010-06-09 |
Family
ID=39188176
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101821778A Expired - Fee Related CN101174641B (zh) | 2006-09-13 | 2007-09-13 | 显示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20080068522A1 (zh) |
JP (1) | JP4187027B2 (zh) |
CN (1) | CN101174641B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011024577A1 (ja) * | 2009-08-25 | 2011-03-03 | シャープ株式会社 | 光センサ、半導体装置、及び液晶パネル |
US20120033146A1 (en) * | 2010-08-03 | 2012-02-09 | Chimei Innolux Corporation | Liquid crystal display device and electronic device using the same |
WO2018146580A1 (en) * | 2017-02-10 | 2018-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
WO2020045297A1 (ja) * | 2018-08-30 | 2020-03-05 | 凸版印刷株式会社 | 薄膜トランジスタアレイ |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1808255A (zh) * | 1998-03-19 | 2006-07-26 | 精工爱普生株式会社 | 采用开关元件的衬底、液晶和投射型显示装置及电子仪器 |
CN1811569A (zh) * | 2004-11-30 | 2006-08-02 | 三洋电机株式会社 | 液晶显示装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2625268B2 (ja) * | 1991-03-19 | 1997-07-02 | シャープ株式会社 | アクティブマトリクス基板 |
JP3143996B2 (ja) * | 1991-10-08 | 2001-03-07 | ソニー株式会社 | 液晶表示装置 |
JP3305814B2 (ja) * | 1993-07-09 | 2002-07-24 | 株式会社東芝 | 薄膜トランジスタおよびそれを用いた液晶表示装置 |
JPH10111519A (ja) * | 1996-10-08 | 1998-04-28 | Sharp Corp | アクティブマトリックス型液晶表示装置 |
JP3867026B2 (ja) * | 1998-11-26 | 2007-01-10 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
US6563482B1 (en) * | 1999-07-21 | 2003-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
KR100481593B1 (ko) * | 2000-04-21 | 2005-04-08 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치 |
JP2002094072A (ja) * | 2000-09-18 | 2002-03-29 | Seiko Epson Corp | 電気光学装置用素子基板及びその製造方法、電気光学装置及びその製造方法、ならびに電子機器 |
JP4195387B2 (ja) * | 2001-11-23 | 2008-12-10 | サムスン エレクトロニクス カンパニー リミテッド | 液晶表示装置 |
JP2004151546A (ja) * | 2002-10-31 | 2004-05-27 | Sharp Corp | アクティブマトリクス基板および表示装置 |
JP2005266178A (ja) * | 2004-03-17 | 2005-09-29 | Sharp Corp | 表示装置の駆動装置、表示装置、及び表示装置の駆動方法 |
-
2006
- 2006-09-13 JP JP2006247862A patent/JP4187027B2/ja not_active Expired - Fee Related
-
2007
- 2007-09-11 US US11/853,455 patent/US20080068522A1/en not_active Abandoned
- 2007-09-13 CN CN2007101821778A patent/CN101174641B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1808255A (zh) * | 1998-03-19 | 2006-07-26 | 精工爱普生株式会社 | 采用开关元件的衬底、液晶和投射型显示装置及电子仪器 |
CN1811569A (zh) * | 2004-11-30 | 2006-08-02 | 三洋电机株式会社 | 液晶显示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2008070521A (ja) | 2008-03-27 |
JP4187027B2 (ja) | 2008-11-26 |
CN101174641A (zh) | 2008-05-07 |
US20080068522A1 (en) | 2008-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10217434B2 (en) | Display device and driving method thereof | |
US6633359B1 (en) | Liquid crystal display having signal lines on substrate intermittently extending and its manufacture | |
US10223958B2 (en) | Display device and driving method thereof | |
KR100675631B1 (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
US8325286B2 (en) | Active matrix substrate and display device including the same | |
US7671931B2 (en) | Liquid crystal display device and method of fabricating the same | |
US20080180355A1 (en) | Array substrate and display apparatus having the same | |
US6717630B1 (en) | Liquid crystal display device and method of fabricating the same | |
CN113109972A (zh) | 阵列基板、显示面板及显示装置 | |
CN101174641B (zh) | 显示装置 | |
JP3286843B2 (ja) | 液晶パネル | |
US6757033B2 (en) | Liquid crystal display device and method for manufacturing the same | |
JPH10253982A (ja) | 横電界方式アクティブマトリクス型液晶表示装置 | |
KR100551436B1 (ko) | 박막 트랜지스터 액정표시장치 및 그의 제조방법 | |
US20220382115A1 (en) | Display substrate and display panel | |
JP2002006341A (ja) | 液晶装置およびその製造方法 | |
CN216083350U (zh) | 阵列基板、显示面板及显示装置 | |
KR101157480B1 (ko) | 액정표시장치 및 이의 제조방법 | |
JP2003280032A (ja) | 液晶表示装置 | |
JP3476763B2 (ja) | アクティブマトリクス装置 | |
JP2007310049A (ja) | 表示装置およびその製造方法 | |
JP2002368228A (ja) | 液晶表示装置とその駆動方法 | |
JPH1097228A (ja) | 液晶表示装置 | |
JPH0572564A (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100609 Termination date: 20210913 |