JPH1097228A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH1097228A JPH1097228A JP25353096A JP25353096A JPH1097228A JP H1097228 A JPH1097228 A JP H1097228A JP 25353096 A JP25353096 A JP 25353096A JP 25353096 A JP25353096 A JP 25353096A JP H1097228 A JPH1097228 A JP H1097228A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- liquid crystal
- signal line
- video signal
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 クロストークによる画像品質劣化が生じるの
を可及的に防止する。 【解決手段】 マトリクス状に配線された複数の信号
線、複数の走査線、及び前記信号線と前記走査線との交
差部に第１のスイツチ素子を介して形成される画素電極
を有する第１の電極基板と、前記画素電極と対向して形
成される対向電極を有する第２の電極基板と、前記第１
の電極基板及び前記第２の電極基板との間に挟持される
液晶層と、前記信号線に供給する映像信号の極性反転の
周期を１垂直走査期間内で少なくとも１回変えるととも
に１垂直走査期間内での正極性信号と負極性信号の割合
がほぼ１；１となるように制御する極性反転制御回路と
を備えていることを特徴とする。
を可及的に防止する。 【解決手段】 マトリクス状に配線された複数の信号
線、複数の走査線、及び前記信号線と前記走査線との交
差部に第１のスイツチ素子を介して形成される画素電極
を有する第１の電極基板と、前記画素電極と対向して形
成される対向電極を有する第２の電極基板と、前記第１
の電極基板及び前記第２の電極基板との間に挟持される
液晶層と、前記信号線に供給する映像信号の極性反転の
周期を１垂直走査期間内で少なくとも１回変えるととも
に１垂直走査期間内での正極性信号と負極性信号の割合
がほぼ１；１となるように制御する極性反転制御回路と
を備えていることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、パーソナルコンピ
ュータ等に用いられる液晶表示装置に関する。
ュータ等に用いられる液晶表示装置に関する。
【０００２】
【従来の技術】一般に液晶表示装置は各画素に対応する
液晶セルに電圧を印可し光透過率を制御することで画像
を表示している。液晶セル中の液晶分子は長時間ＤＣ電
圧を印可すると分極を起こし特性が劣化するため、液晶
セルに供給する映像信号を一定周期毎に極性反転するこ
とで交流駆動を行っている。交流反転周期は通常１垂直
走査期間とする。
液晶セルに電圧を印可し光透過率を制御することで画像
を表示している。液晶セル中の液晶分子は長時間ＤＣ電
圧を印可すると分極を起こし特性が劣化するため、液晶
セルに供給する映像信号を一定周期毎に極性反転するこ
とで交流駆動を行っている。交流反転周期は通常１垂直
走査期間とする。
【０００３】この交流反転の位相を全画素でそろえた場
合、表示画面によって画像品質劣化を起こすことが知ら
れている。この場合の例を図８に示す。図８は中間調の
ラスタ画面８０上に白ウィンドウパターン８０を表示し
た例で、ウィンドウパターン８１の上下にクロストーク
による画像品質が劣化した領域８５ａ，８５ｂが生じて
いる。このクロストークは、信号線電位の変動が画素電
極と信号線間のカップリング容量を通して画素電極に誘
導されることによる。つまり、ウィンドウパターンのあ
る領域とない領域では信号線の電位（平均電位）が異な
るため、同じ色を表示するために同一電圧を書き込んで
も、ウィンドウパターンのある領域を通る信号線に隣接
する画素とウィンドウパターンのない領域を通る信号線
に隣接する画素とでは誘導電圧の大きさが異なるため、
画素電位に差が生じ、これがクロストークとして視認さ
れることになる。
合、表示画面によって画像品質劣化を起こすことが知ら
れている。この場合の例を図８に示す。図８は中間調の
ラスタ画面８０上に白ウィンドウパターン８０を表示し
た例で、ウィンドウパターン８１の上下にクロストーク
による画像品質が劣化した領域８５ａ，８５ｂが生じて
いる。このクロストークは、信号線電位の変動が画素電
極と信号線間のカップリング容量を通して画素電極に誘
導されることによる。つまり、ウィンドウパターンのあ
る領域とない領域では信号線の電位（平均電位）が異な
るため、同じ色を表示するために同一電圧を書き込んで
も、ウィンドウパターンのある領域を通る信号線に隣接
する画素とウィンドウパターンのない領域を通る信号線
に隣接する画素とでは誘導電圧の大きさが異なるため、
画素電位に差が生じ、これがクロストークとして視認さ
れることになる。
【０００４】このような画像品質劣化対策として、画素
単位または１水平走査期間単位に信号線に供給する画像
信号の極性を反転させる技術が特公平５−２９９１６号
公報に示されている。この技術は、信号線を通して供給
する映像信号の極性を画素単位または走査線単位で反転
させるとともに１フィールド毎に反転させるもので、こ
れにより信号線の平均電位は正極性信号と負極性信号の
概略中間電位となり、クロストークによる画像品質劣化
を回避することができる。
単位または１水平走査期間単位に信号線に供給する画像
信号の極性を反転させる技術が特公平５−２９９１６号
公報に示されている。この技術は、信号線を通して供給
する映像信号の極性を画素単位または走査線単位で反転
させるとともに１フィールド毎に反転させるもので、こ
れにより信号線の平均電位は正極性信号と負極性信号の
概略中間電位となり、クロストークによる画像品質劣化
を回避することができる。
【０００５】
【発明が解決しようとする課題】しかし、上記技術を用
いた液晶表示装置においても表示画面によって画像品質
劣化が生じる。これは例えば図８の中間調ラスタ表示部
８０に１水平走査線毎の黒／グレーの縞模様（市松模
様）を表示した時等に起きる。このような表示を行った
場合、縞模様を表示している部分の信号線については、
供給する映像信号の極性反転のタイミングと黒／グレー
を表示するための振幅変調のタイミングが同期するた
め、信号線の平均電位は正極性信号と不極性信号の概略
中間電位とはならず、ＤＣ成分を持つことになる。一
方、ウィンドウ表示時には平均電位は中間電位となるた
め、ウィンドウ部を通る信号線に隣接する画素とウィン
ドウ部を通らない信号線に隣接する画素とで電位差が生
じ、クロストークによる画像品質劣化が生じる。画像品
質劣化が生じる表示パターンが特異なパターンであって
かつ発生頻度が非常に低い場合は必ずしも問題とはなら
ないが、マルチウィンドウＯＳが主流となっているパー
ソナルコンピュータでは特異なパターンではなくなって
いる。
いた液晶表示装置においても表示画面によって画像品質
劣化が生じる。これは例えば図８の中間調ラスタ表示部
８０に１水平走査線毎の黒／グレーの縞模様（市松模
様）を表示した時等に起きる。このような表示を行った
場合、縞模様を表示している部分の信号線については、
供給する映像信号の極性反転のタイミングと黒／グレー
を表示するための振幅変調のタイミングが同期するた
め、信号線の平均電位は正極性信号と不極性信号の概略
中間電位とはならず、ＤＣ成分を持つことになる。一
方、ウィンドウ表示時には平均電位は中間電位となるた
め、ウィンドウ部を通る信号線に隣接する画素とウィン
ドウ部を通らない信号線に隣接する画素とで電位差が生
じ、クロストークによる画像品質劣化が生じる。画像品
質劣化が生じる表示パターンが特異なパターンであって
かつ発生頻度が非常に低い場合は必ずしも問題とはなら
ないが、マルチウィンドウＯＳが主流となっているパー
ソナルコンピュータでは特異なパターンではなくなって
いる。
【０００６】また、上記クロストークの大きさは、画素
電位差と相間を持ち、画素電位差はその発生メカニズム
から明らかなように、信号線と画素電極との間のカップ
リング容量の大きさに比例することになるが、光透過率
向上を目指して開口率を上げるためには画素電極と信号
線電極の物理的距離を狭くしていく必要が生じ、結果的
に信号線と画素電極間のカップリング容量が増大するこ
とになる。このため、光利用効率の高い高開口率の液晶
表示装置において、画像品質劣化の問題が顕著になる。
電位差と相間を持ち、画素電位差はその発生メカニズム
から明らかなように、信号線と画素電極との間のカップ
リング容量の大きさに比例することになるが、光透過率
向上を目指して開口率を上げるためには画素電極と信号
線電極の物理的距離を狭くしていく必要が生じ、結果的
に信号線と画素電極間のカップリング容量が増大するこ
とになる。このため、光利用効率の高い高開口率の液晶
表示装置において、画像品質劣化の問題が顕著になる。
【０００７】本発明は上記事情を考慮してなされたもの
であって、クロストークによる画像品質劣化が生じるの
を可及的に防止することのできる液晶表示装置を提供す
ることを目的とする。
であって、クロストークによる画像品質劣化が生じるの
を可及的に防止することのできる液晶表示装置を提供す
ることを目的とする。
【０００８】
【課題を解決するための手段】本発明による液晶表示装
置の第１の態様は、マトリクス状に配線された複数の信
号線、複数の走査線、及び前記信号線と前記走査線との
交差部に第１のスイツチ素子を介して形成される画素電
極を有する第１の電極基板と、前記画素電極と対向して
形成される対向電極を有する第２の電極基板と、前記第
１の電極基板及び前記第２の電極基板との間に挟持され
る液晶層と、前記信号線に供給する前記映像信号の極性
反転の周期を１垂直走査期間内で少なくとも１回変える
とともに１垂直走査期間内での正極性信号と負極性信号
の割合がほぼ１；１となるように制御する極性反転制御
回路とを備えていることを特徴とする。
置の第１の態様は、マトリクス状に配線された複数の信
号線、複数の走査線、及び前記信号線と前記走査線との
交差部に第１のスイツチ素子を介して形成される画素電
極を有する第１の電極基板と、前記画素電極と対向して
形成される対向電極を有する第２の電極基板と、前記第
１の電極基板及び前記第２の電極基板との間に挟持され
る液晶層と、前記信号線に供給する前記映像信号の極性
反転の周期を１垂直走査期間内で少なくとも１回変える
とともに１垂直走査期間内での正極性信号と負極性信号
の割合がほぼ１；１となるように制御する極性反転制御
回路とを備えていることを特徴とする。
【０００９】本発明による液晶表示装置の第２の態様
は、第１の態様の液晶表示装置において、映像信号を供
給する映像信号線と、前記複数の信号線の各々に対応し
て設けられ、制御信号に基づいて前記映像信号を対応す
る信号線に付加された容量に供給するための複数の第２
スイツチ素子とを更に備えていることを特徴とする。
は、第１の態様の液晶表示装置において、映像信号を供
給する映像信号線と、前記複数の信号線の各々に対応し
て設けられ、制御信号に基づいて前記映像信号を対応す
る信号線に付加された容量に供給するための複数の第２
スイツチ素子とを更に備えていることを特徴とする。
【００１０】また本発明による液晶表示装置の第３の態
様は、第１の態様の液晶表示装置において、前記映像信
号線は少なくとも２本存在し、前記複数の信号線のうち
隣接する信号線は対応する第２のスイッチ素子を介して
異なる映像信号線に接続されることを特徴とする。
様は、第１の態様の液晶表示装置において、前記映像信
号線は少なくとも２本存在し、前記複数の信号線のうち
隣接する信号線は対応する第２のスイッチ素子を介して
異なる映像信号線に接続されることを特徴とする。
【００１１】また本発明による液晶表示装置の第４の態
様は、第１の態様の液晶表示装置において、前記極性反
転制御回路は、前記隣接する信号線に各々供給される前
記映像信号の極性が異なるように制御することを特徴と
する。
様は、第１の態様の液晶表示装置において、前記極性反
転制御回路は、前記隣接する信号線に各々供給される前
記映像信号の極性が異なるように制御することを特徴と
する。
【００１２】
【発明の実施の形態】本発明による液晶表示装置の第１
の実施の形態を図１乃至図３を参照して説明する。第１
の実施の形態の液晶表示装置の信号線電圧の波形図を図
１（ａ）に示し、従来の場合の信号線電圧の波形図を図
１（ｂ）に示す。また、第１の実施の形態の液晶表示装
置の等価回路図を図２に示し、この液晶表示装置の画素
部の上面図を図３に示す。
の実施の形態を図１乃至図３を参照して説明する。第１
の実施の形態の液晶表示装置の信号線電圧の波形図を図
１（ａ）に示し、従来の場合の信号線電圧の波形図を図
１（ｂ）に示す。また、第１の実施の形態の液晶表示装
置の等価回路図を図２に示し、この液晶表示装置の画素
部の上面図を図３に示す。
【００１３】図２において、図示しない第１の電極基板
上には信号線２３1 ，…２３n 及び走査線３２1 ，…３
２m がマトリクス状に配線され、これらの信号線２３ｉ
（ｉ＝１，…ｎ）及び走査線３２ｊ（ｊ＝１，…ｍ）の
交差部に、スイッチ素子３５を介して画素電極３６が形
成されている。また、図示しない第２の電極基板上には
画素電極３６に対向して対向電極３７が形成され、上記
第１及び第２の電極基板間に液晶が挟持されて液晶セル
３８が形成されている。
上には信号線２３1 ，…２３n 及び走査線３２1 ，…３
２m がマトリクス状に配線され、これらの信号線２３ｉ
（ｉ＝１，…ｎ）及び走査線３２ｊ（ｊ＝１，…ｍ）の
交差部に、スイッチ素子３５を介して画素電極３６が形
成されている。また、図示しない第２の電極基板上には
画素電極３６に対向して対向電極３７が形成され、上記
第１及び第２の電極基板間に液晶が挟持されて液晶セル
３８が形成されている。
【００１４】この液晶表示装置においては、アナログの
映像信号９０は外部より映像信号線１０を介して供給さ
れ、アナログサンプルホールド方式で書き込まれる。映
像信号１０はスイッチ素子２１ｉ（ｉ＝１，…ｎ）を介
して信号線２３ｉに接続している。そしてスイッチ素子
２１ｉ（ｉ＝１，…ｎ）のゲート電極は信号線駆動回路
２０に接続されている。信号線駆動回路２０からゲート
信号を供給し、スイッチ素子２１1 ，…２１n を順々に
ＯＮさせることにより、映像信号９０を時系列的に信号
線２３1 ，…２３n の配線容量２４1 ，…２４n にホー
ルドすることができる。走査線３２1 ，…３２m は走査
線駆動回路３０に接続されており、走査線駆動回路３０
から走査信号を供給することで、信号線２３1 ，…２３
n にホールドされている時系列の映像信号９０をスイッ
チ素子２１1 ，…２１n を介して各画素に供給すること
ができる。信号線駆動回路２０の１走査毎に走査線駆動
回路３０を１段ずつ走査することにより、すべての画素
に映像信号９０を供給することができる。各画素に供給
された映像信号により液晶セル３８にかかる電界がきま
り、この電界の大小により液晶セル内の液晶分子の配列
が変化する。このため液晶セルの上下に配置された偏光
板と組み合わせることにより透過光強度を変調し画像表
示を行うことができる。画素電位が保持期間中に変化し
ないように画素電極３６には別途蓄積容量３９を形成し
ている。
映像信号９０は外部より映像信号線１０を介して供給さ
れ、アナログサンプルホールド方式で書き込まれる。映
像信号１０はスイッチ素子２１ｉ（ｉ＝１，…ｎ）を介
して信号線２３ｉに接続している。そしてスイッチ素子
２１ｉ（ｉ＝１，…ｎ）のゲート電極は信号線駆動回路
２０に接続されている。信号線駆動回路２０からゲート
信号を供給し、スイッチ素子２１1 ，…２１n を順々に
ＯＮさせることにより、映像信号９０を時系列的に信号
線２３1 ，…２３n の配線容量２４1 ，…２４n にホー
ルドすることができる。走査線３２1 ，…３２m は走査
線駆動回路３０に接続されており、走査線駆動回路３０
から走査信号を供給することで、信号線２３1 ，…２３
n にホールドされている時系列の映像信号９０をスイッ
チ素子２１1 ，…２１n を介して各画素に供給すること
ができる。信号線駆動回路２０の１走査毎に走査線駆動
回路３０を１段ずつ走査することにより、すべての画素
に映像信号９０を供給することができる。各画素に供給
された映像信号により液晶セル３８にかかる電界がきま
り、この電界の大小により液晶セル内の液晶分子の配列
が変化する。このため液晶セルの上下に配置された偏光
板と組み合わせることにより透過光強度を変調し画像表
示を行うことができる。画素電位が保持期間中に変化し
ないように画素電極３６には別途蓄積容量３９を形成し
ている。
【００１５】このように構成された本実施の形態の液晶
表示装置においては信号線２３ｉ（ｉ＝１，…ｎ）に供
給する映像信号９０の極性反転周期を垂直走査期間内で
一定とせずに、少なくとも一回変えることによって信号
線２３ｉ（ｉ＝１，…ｎ）の平均電位にＤＣ成分を持た
せないようにしたものである。このことを図１（ａ），
（ｂ）を参照して説明する。
表示装置においては信号線２３ｉ（ｉ＝１，…ｎ）に供
給する映像信号９０の極性反転周期を垂直走査期間内で
一定とせずに、少なくとも一回変えることによって信号
線２３ｉ（ｉ＝１，…ｎ）の平均電位にＤＣ成分を持た
せないようにしたものである。このことを図１（ａ），
（ｂ）を参照して説明する。
【００１６】図１（ａ）および図１（ｂ）は各々本実施
の形態および従来例の信号線電位の時間変化を示すタイ
ムチャートで、１走査線毎に白／黒のパターンを入力す
る場合の例を示している。図１において、ＶBP、ＶPW、
ＶNB、ＶNWはそれぞれ正極性での黒レベル電圧、白レベ
ル電圧、負極性での黒レベル電圧、白レベル電圧を示
し、Ｖcom は対向電極電圧を、ＴH は水平走査期間を示
している。
の形態および従来例の信号線電位の時間変化を示すタイ
ムチャートで、１走査線毎に白／黒のパターンを入力す
る場合の例を示している。図１において、ＶBP、ＶPW、
ＶNB、ＶNWはそれぞれ正極性での黒レベル電圧、白レベ
ル電圧、負極性での黒レベル電圧、白レベル電圧を示
し、Ｖcom は対向電極電圧を、ＴH は水平走査期間を示
している。
【００１７】図１（ｂ）に示す従来例による液晶表示装
置の場合、極性反転周期と振幅変調周期がともに水平走
査期間ＴＨの２場合のＴａになっている。この場合信号
線の平均電位は、中間電位Ｖcom より大なくなり、ＤＣ
成分を持つことになる。これに対して、図１（ａ）に示
す本実施の形態の液晶表示装置の場合、最初は従来の場
合と同様に極性反転周期と振幅変調周期がともに水平走
査期間ＴH の２倍のＴｂ１になっているが、途中で１周
期だけ極性反転周期が水平走査期間ＴH の３倍のＴｂ２
に変わっている。このように１垂直走査期間内で映像信
号の極性反転周期を１箇所以上ずらすともに１垂直走査
期間内での正極性信号と負極性信号の割合を概略１：１
となるようにすることにより、以降極性反転周期と振幅
変調周期の位相がずれて、信号線の平均電位が概略Ｖco
m 電位と一致することになる。
置の場合、極性反転周期と振幅変調周期がともに水平走
査期間ＴＨの２場合のＴａになっている。この場合信号
線の平均電位は、中間電位Ｖcom より大なくなり、ＤＣ
成分を持つことになる。これに対して、図１（ａ）に示
す本実施の形態の液晶表示装置の場合、最初は従来の場
合と同様に極性反転周期と振幅変調周期がともに水平走
査期間ＴH の２倍のＴｂ１になっているが、途中で１周
期だけ極性反転周期が水平走査期間ＴH の３倍のＴｂ２
に変わっている。このように１垂直走査期間内で映像信
号の極性反転周期を１箇所以上ずらすともに１垂直走査
期間内での正極性信号と負極性信号の割合を概略１：１
となるようにすることにより、以降極性反転周期と振幅
変調周期の位相がずれて、信号線の平均電位が概略Ｖco
m 電位と一致することになる。
【００１８】以上説明したように本実施の形態の液晶表
示装置によれば、極性反転周期を垂直走査期間内で一定
とせず少なくとも１回変えるととに正極性信号と負極性
信号の割合をほぼ１：１とすることによって任意の映像
信号の極性反転周期と振幅変調周期が同期しないように
することが可能となり、信号線の平均電位を概略中間電
位とすることができる。このため、画素電極−信号線間
のカップリング容量による画素電極電位変動をキャンセ
ルすることができ、クロストークを抑えることができ
る。
示装置によれば、極性反転周期を垂直走査期間内で一定
とせず少なくとも１回変えるととに正極性信号と負極性
信号の割合をほぼ１：１とすることによって任意の映像
信号の極性反転周期と振幅変調周期が同期しないように
することが可能となり、信号線の平均電位を概略中間電
位とすることができる。このため、画素電極−信号線間
のカップリング容量による画素電極電位変動をキャンセ
ルすることができ、クロストークを抑えることができ
る。
【００１９】この時、隣接信号線の電位を逆極性とする
と、平均電位の中間電位からの変位が隣接信号線間で逆
極性となるので、信号線電位の平均電位からのずれの影
響をさらに効果的に抑えることができる。
と、平均電位の中間電位からの変位が隣接信号線間で逆
極性となるので、信号線電位の平均電位からのずれの影
響をさらに効果的に抑えることができる。
【００２０】なお上記実施の形態においては、スイッチ
素子３５はポリシリコン薄膜トランジスタ（以下ＴＦＴ
と略す）であって、プラズマＣＶＤ法を用いて作製した
アモルファスシリコン薄膜をレーザアニール法により結
晶化することで活性層が形成される。ゲート絶縁膜は、
プラズマＣＮＤ法によるシリコン酸化膜であり、このゲ
ート絶縁膜上にモリブデン・タングステン膜をスパッタ
法で成膜、パターニングすることでゲート電極が形成さ
れる。この時、ゲート電極と同時に走査線３２ｊ（ｊ＝
１，…ｍ）および蓄積容量線４２も形成される（図３参
照）。ソース／ドレイン電極は、リンをイオンドーピン
グ法でドーズすることで形成している。またＡＰ−ＣＶ
Ｄ法およびプラズマＣＶＤ法で層間絶縁膜を形成後、Ｉ
ＴＯ膜を成膜、パターニングすることにより、透明は導
電膜による画素電極３６が形成される。この画素電極３
６の一部は蓄積点曲線４２と層間導電膜による画素電極
３６が形成される。この画素電極３６の一部は蓄積電極
線４２と層間絶縁膜を介して対向することで平行平板容
量が形成されており、これを画素の蓄積容量３９として
用いている。さらに、上記層間絶縁膜にコンタクトホー
ルを形成後、Ａｌ膜を成膜、パターニングすることでＴ
ＦＴ３５と画素電極３６を電気的に接続する。また、こ
の時同時にＡｌ膜で信号線２３ｉ（ｉ＝１，…ｎ）が形
成される。
素子３５はポリシリコン薄膜トランジスタ（以下ＴＦＴ
と略す）であって、プラズマＣＶＤ法を用いて作製した
アモルファスシリコン薄膜をレーザアニール法により結
晶化することで活性層が形成される。ゲート絶縁膜は、
プラズマＣＮＤ法によるシリコン酸化膜であり、このゲ
ート絶縁膜上にモリブデン・タングステン膜をスパッタ
法で成膜、パターニングすることでゲート電極が形成さ
れる。この時、ゲート電極と同時に走査線３２ｊ（ｊ＝
１，…ｍ）および蓄積容量線４２も形成される（図３参
照）。ソース／ドレイン電極は、リンをイオンドーピン
グ法でドーズすることで形成している。またＡＰ−ＣＶ
Ｄ法およびプラズマＣＶＤ法で層間絶縁膜を形成後、Ｉ
ＴＯ膜を成膜、パターニングすることにより、透明は導
電膜による画素電極３６が形成される。この画素電極３
６の一部は蓄積点曲線４２と層間導電膜による画素電極
３６が形成される。この画素電極３６の一部は蓄積電極
線４２と層間絶縁膜を介して対向することで平行平板容
量が形成されており、これを画素の蓄積容量３９として
用いている。さらに、上記層間絶縁膜にコンタクトホー
ルを形成後、Ａｌ膜を成膜、パターニングすることでＴ
ＦＴ３５と画素電極３６を電気的に接続する。また、こ
の時同時にＡｌ膜で信号線２３ｉ（ｉ＝１，…ｎ）が形
成される。
【００２１】次に上記実施の形態の液晶表示装置の製造
方法を図４を参照して説明する。 （ａ） まず透明絶縁基板５０上に、プラズマＣＶＤ法
により厚さ５０ｎｍのアモルファスシリコン薄膜５１を
堆積し、このアモルファスシリコン薄膜５１の全面をＸ
ｅＣｌエキシマレーザ装置でアニールすることで多結晶
化する。エキシマレーザ装置からのレーザ光５２は駆動
回路形成領域から画素部形成領域に向かう方向に（図４
（ａ）に示すＡの方向）に走査され、レーザ光が照射さ
れた領域（画素部形成領域を含む）は結晶化され多結晶
シリコン膜５３となる（図４（ａ）参照）。その際、レ
ーザ照射エネルギーを段階的に上げて複数回照射を行う
ことにより、アモルファスシリコン膜５１中の水素を効
果的に抜くことができ、結晶化時のアブレーションを防
ぐことができる。照射エネルギーは２００〜５００ｍＪ
／ｃｍ2 とした。 （ｂ） 次に多結晶シリコン膜５３をフォトリソグラフ
ィ法を用いてパターニングし、薄膜トランジスタの活性
層５４を形成する（図４（ｂ）参照）。 （ｃ） シリコン酸化膜からなるゲート絶縁膜５５をプ
ラズマＣＶＤ法で形成した後、モリブデン−タングステ
ン合金膜をスパッタ法で成膜し、パターニングすること
でゲート電極５６を形成する（図４（ｃ）参照）。この
パターニング時に、走査線も同時に形成する。なおゲー
ト絶縁膜５５としてはこのほかに窒化シリコン膜や常圧
ＣＶＤ法によるシリコン酸化膜を使うことができる。
方法を図４を参照して説明する。 （ａ） まず透明絶縁基板５０上に、プラズマＣＶＤ法
により厚さ５０ｎｍのアモルファスシリコン薄膜５１を
堆積し、このアモルファスシリコン薄膜５１の全面をＸ
ｅＣｌエキシマレーザ装置でアニールすることで多結晶
化する。エキシマレーザ装置からのレーザ光５２は駆動
回路形成領域から画素部形成領域に向かう方向に（図４
（ａ）に示すＡの方向）に走査され、レーザ光が照射さ
れた領域（画素部形成領域を含む）は結晶化され多結晶
シリコン膜５３となる（図４（ａ）参照）。その際、レ
ーザ照射エネルギーを段階的に上げて複数回照射を行う
ことにより、アモルファスシリコン膜５１中の水素を効
果的に抜くことができ、結晶化時のアブレーションを防
ぐことができる。照射エネルギーは２００〜５００ｍＪ
／ｃｍ2 とした。 （ｂ） 次に多結晶シリコン膜５３をフォトリソグラフ
ィ法を用いてパターニングし、薄膜トランジスタの活性
層５４を形成する（図４（ｂ）参照）。 （ｃ） シリコン酸化膜からなるゲート絶縁膜５５をプ
ラズマＣＶＤ法で形成した後、モリブデン−タングステ
ン合金膜をスパッタ法で成膜し、パターニングすること
でゲート電極５６を形成する（図４（ｃ）参照）。この
パターニング時に、走査線も同時に形成する。なおゲー
ト絶縁膜５５としてはこのほかに窒化シリコン膜や常圧
ＣＶＤ法によるシリコン酸化膜を使うことができる。
【００２２】ゲート電極５６を形成後に、ゲート電極５
６をマスクにイオンドーピング法で不純物を打ち込み薄
膜トランジスタのソース／ドレイン領域５４ａを形成す
る（図４（ｃ）参照）。不純物としてはＮチャネルトラ
ンジスタについてはリンを、Ｐチャネルトランジスタに
ついてはボロンを用いた。画素部のトランジスタについ
てはオフリーク電流を抑えるためにＬＤＤ（Lightly Do
ped Drain ）構造を用いるのが効果がある。この場合、
ソース／ドレイン部５４ａへの不純物注入後にゲート電
極を再パターニングし一定量だけ細くした後、再度低濃
度の不純物打ち込みを行う。 （ｄ） 次にゲート電極５６上にプラズマＣＶＤ法また
は常圧ＣＶＤ法でシリコン酸化膜による層間絶縁膜５７
を形成し、この層間絶縁膜５７上にＩＴＯ（Indlum Tin
Oxide）膜５８を形成し、パターニングすることで画素
電極５８を形成する（図４（ｄ）参照）。 （ｅ） 次に層間絶縁膜５７およびゲート絶縁膜５５に
コンタクトホール５９を形成後、スパッタ法でＡｌ膜を
形成し、パターニングすることでソース／ドレイン電極
６０が形成される。この時、信号線も同時に形成してい
る。
６をマスクにイオンドーピング法で不純物を打ち込み薄
膜トランジスタのソース／ドレイン領域５４ａを形成す
る（図４（ｃ）参照）。不純物としてはＮチャネルトラ
ンジスタについてはリンを、Ｐチャネルトランジスタに
ついてはボロンを用いた。画素部のトランジスタについ
てはオフリーク電流を抑えるためにＬＤＤ（Lightly Do
ped Drain ）構造を用いるのが効果がある。この場合、
ソース／ドレイン部５４ａへの不純物注入後にゲート電
極を再パターニングし一定量だけ細くした後、再度低濃
度の不純物打ち込みを行う。 （ｄ） 次にゲート電極５６上にプラズマＣＶＤ法また
は常圧ＣＶＤ法でシリコン酸化膜による層間絶縁膜５７
を形成し、この層間絶縁膜５７上にＩＴＯ（Indlum Tin
Oxide）膜５８を形成し、パターニングすることで画素
電極５８を形成する（図４（ｄ）参照）。 （ｅ） 次に層間絶縁膜５７およびゲート絶縁膜５５に
コンタクトホール５９を形成後、スパッタ法でＡｌ膜を
形成し、パターニングすることでソース／ドレイン電極
６０が形成される。この時、信号線も同時に形成してい
る。
【００２３】必要に応じてパッシベーション膜を成膜
し、パターニングすることで第１の電極基板が完成す
る。なお、アナログバッファ回路は第１の電極基板上の
駆動回路形成領域に形成される。
し、パターニングすることで第１の電極基板が完成す
る。なお、アナログバッファ回路は第１の電極基板上の
駆動回路形成領域に形成される。
【００２４】第１の電極基板と、共通電極が形成された
第２の電極基板を対向させ、周囲をエポキシ樹脂による
シール材で囲み、内部に液晶を注入、封止することで液
晶表示装置となる。
第２の電極基板を対向させ、周囲をエポキシ樹脂による
シール材で囲み、内部に液晶を注入、封止することで液
晶表示装置となる。
【００２５】次に本発明による液晶表示素子の第２の実
施の形態を図５および図６を参照して説明する。
施の形態を図５および図６を参照して説明する。
【００２６】本実施の形態の液晶表示装置における各画
素に書き込む映像信号の極性を図５に示す。図５におい
て＋の信号で示しているのは正極性信号が書き込まれる
画素で、−の記号で示しているのは負極性信号が書き込
まれる画素である。各画素の極性は縦方向に正負正負と
２周期経過した後、周期がずれて負正負正となりこれが
繰り返されている。また、隣接信号に対応する画素には
逆極性の映像信号が加わっている。図５は特定のフレー
ムの極性を示しており、次のフレームでは各画素の極性
を反転させ、交流駆動を行っている。
素に書き込む映像信号の極性を図５に示す。図５におい
て＋の信号で示しているのは正極性信号が書き込まれる
画素で、−の記号で示しているのは負極性信号が書き込
まれる画素である。各画素の極性は縦方向に正負正負と
２周期経過した後、周期がずれて負正負正となりこれが
繰り返されている。また、隣接信号に対応する画素には
逆極性の映像信号が加わっている。図５は特定のフレー
ムの極性を示しており、次のフレームでは各画素の極性
を反転させ、交流駆動を行っている。
【００２７】上記動作で信号線に印加される電圧波形の
一例を図６に示す。図中の信号は図１と同様で、ＶPB、
ＶPW、ＶNB、ＶNWはそれぞれ正極性での黒レベル電圧、
白レベル電圧、負極性での黒レベル電圧、白レベル電
圧、Ｖcom は対向電極電圧を、ＴH は水平走査期間を示
している。この時、８水平走査期間毎の平均信号線電位
は常にＶcom レベルになり、平均信号線電位のずれによ
るクロストークは生じない。
一例を図６に示す。図中の信号は図１と同様で、ＶPB、
ＶPW、ＶNB、ＶNWはそれぞれ正極性での黒レベル電圧、
白レベル電圧、負極性での黒レベル電圧、白レベル電
圧、Ｖcom は対向電極電圧を、ＴH は水平走査期間を示
している。この時、８水平走査期間毎の平均信号線電位
は常にＶcom レベルになり、平均信号線電位のずれによ
るクロストークは生じない。
【００２８】この第２の実施の形態の液晶表示装置も第
１の実施の形態と同様の効果を奏することは言うまでも
ない。
１の実施の形態と同様の効果を奏することは言うまでも
ない。
【００２９】次に本発明による液晶表示装置の第３の実
施の形態を図７に示す。図７は本実施の形態の液晶表示
装置の画素電極に書き込む映像信号の極性を示す図であ
る。この実施の形態の液晶表示装置は、極性反転周期が
６水平走査周期の場合の例で、部分的に極性反転周期を
７水平走査周期とすることで極性反転周期と映像信号の
変調周期のタイミングをずらせている。
施の形態を図７に示す。図７は本実施の形態の液晶表示
装置の画素電極に書き込む映像信号の極性を示す図であ
る。この実施の形態の液晶表示装置は、極性反転周期が
６水平走査周期の場合の例で、部分的に極性反転周期を
７水平走査周期とすることで極性反転周期と映像信号の
変調周期のタイミングをずらせている。
【００３０】この実施の形態では、特定の位置で極性反
転の周期が変わるので、図柄によっては反転位置が黙認
される可能性がある。このような場合には、フレーム毎
の極性反転パターンを変化させれば良い。例えば、図７
で示すパターンを表示した次のフレームには図７のパタ
ーンを垂直方向に１走査線部ずらしたパターンを用いれ
ばよい。この場合、特定の画素で連続する２フレーム同
一極性の信号を書き込むことになるが、長期的には交流
駆動となるので表示品位に対して問題とはならない。
転の周期が変わるので、図柄によっては反転位置が黙認
される可能性がある。このような場合には、フレーム毎
の極性反転パターンを変化させれば良い。例えば、図７
で示すパターンを表示した次のフレームには図７のパタ
ーンを垂直方向に１走査線部ずらしたパターンを用いれ
ばよい。この場合、特定の画素で連続する２フレーム同
一極性の信号を書き込むことになるが、長期的には交流
駆動となるので表示品位に対して問題とはならない。
【００３１】この第３の実施の形態の発展例として、交
流反転周期を乱数を用いて決めることができる。この場
合、反転位置が完全に平均化されるのでより均一な表示
が可能になる。
流反転周期を乱数を用いて決めることができる。この場
合、反転位置が完全に平均化されるのでより均一な表示
が可能になる。
【００３２】以上述べた第１乃至第３の実施の形態では
画素電極と信号線が平行して配置されているが、開口率
をさらに上げて高効率の液晶表示装置を実現するために
は画素電極領域を広げる必要がある。これは画素電極−
信号線間に層間絶縁膜を形成し、両者をオーバラップさ
せても電気的にショートしないようにすることで実現で
きる。ただし、このような構造を取ると、従来例による
液晶表示装置と比較して画素電極−信号線間のカップリ
ング容量が大幅に増大し、特定の表示パターンでのクロ
ストークによる画像品質劣化が顕著になる。このような
場合でも、第１乃至第３の実施の形態と同様に信号線に
供給する映像信号の極性反転の周期を１垂直走査期間内
で１箇所以上ずらし、１垂直走査期間内での正極性信号
と負極性信号の割合を概略１：１とすることでこの問題
を解決することができる。
画素電極と信号線が平行して配置されているが、開口率
をさらに上げて高効率の液晶表示装置を実現するために
は画素電極領域を広げる必要がある。これは画素電極−
信号線間に層間絶縁膜を形成し、両者をオーバラップさ
せても電気的にショートしないようにすることで実現で
きる。ただし、このような構造を取ると、従来例による
液晶表示装置と比較して画素電極−信号線間のカップリ
ング容量が大幅に増大し、特定の表示パターンでのクロ
ストークによる画像品質劣化が顕著になる。このような
場合でも、第１乃至第３の実施の形態と同様に信号線に
供給する映像信号の極性反転の周期を１垂直走査期間内
で１箇所以上ずらし、１垂直走査期間内での正極性信号
と負極性信号の割合を概略１：１とすることでこの問題
を解決することができる。
【００３３】上記実施例では駆動回路を絶縁基板上に一
体形成したポリシリコンＴＦＴ−ＬＣＤの場合の例を示
したが、本発明は上述のように表示部で信号線と画素電
極が隣接した構造となっているＬＣＤで同様に利用する
ことができるので、駆動回路にＬＳＩを用いたアモルフ
ァスシリコンＴＦＴ−ＬＣＤについても同様の効果を得
ることができる。
体形成したポリシリコンＴＦＴ−ＬＣＤの場合の例を示
したが、本発明は上述のように表示部で信号線と画素電
極が隣接した構造となっているＬＣＤで同様に利用する
ことができるので、駆動回路にＬＳＩを用いたアモルフ
ァスシリコンＴＦＴ−ＬＣＤについても同様の効果を得
ることができる。
【００３４】
【発明の効果】以上述べたように本発明によれば、クロ
ストークによる画像品質劣化が生じるのを可及的に防止
することができる。
ストークによる画像品質劣化が生じるのを可及的に防止
することができる。
【図１】本発明の第１の実施の形態の動作を説明する信
号線の電圧波形図。
号線の電圧波形図。
【図２】第１の実施の形態の等価回路図。
【図３】第１の実施の形態にかかる画素部の上面図。
【図４】第１の実施の形態の製造工程断面図。
【図５】第２の実施の形態の液晶表示装置の各画素に書
き込む映像信号の極性を示す図。
き込む映像信号の極性を示す図。
【図６】第２の実施の形態にかかる信号線の電圧波形
図。
図。
【図７】第３の実施の形態の液晶表示装置の各画素に書
き込む映像信号の極性を示す図。
き込む映像信号の極性を示す図。
【図８】従来の液晶表示装置の画像品質劣化を説明する
図。
図。
１０ 映像信号線 ２０ 信号線駆動回路 ２１ｉ（ｉ＝１，…ｎ） スイッチ素子 ２２ｉ（ｉ＝１，…ｎ） スイッチ素子 ２３ｉ（ｉ＝１，…ｎ） 信号線 ２４ｉ（ｉ＝１，…ｎ） 配線容量 ３０ 走査線駆動回路 ３２ｊ（ｊ＝１，…ｍ） 走査線 ３６ 画素電極 ３７ 対向電極 ３８ 液晶セル ３９ 蓄積容量 ４２ 蓄積容量線 ９０ 映像信号
Claims (4)
- 【請求項１】マトリクス状に配線された複数の信号線、
複数の走査線、及び前記信号線と前記走査線との交差部
に第１のスイツチ素子を介して形成される画素電極を有
する第１の電極基板と、 前記画素電極と対向して形成される対向電極を有する第
２の電極基板と、 前記第１の電極基板及び前記第２の電極基板との間に挟
持される液晶層と、 前記信号線に供給する映像信号の極性反転の周期を１垂
直走査期間内で少なくとも１回変えるとともに１垂直走
査期間内での正極性信号と負極性信号の割合がほぼ１；
１となるように制御する極性反転制御回路と、 を備えていることを特徴とする液晶表示装置。 - 【請求項２】映像信号を供給する映像信号線と、 前記複数の信号線の各々に対応して設けられ、制御信号
に基づいて前記映像信号を対応する信号線に付加された
容量に供給するための複数の第２スイツチ素子と、 を更に備えていることを特徴とする請求項１記載の液晶
表示装置。 - 【請求項３】前記映像信号線は少なくとも２本存在し、
前記複数の信号線のうち隣接する信号線は対応する第２
のスイッチ素子を介して異なる映像信号線に接続される
ことを特徴とする請求項１記載の液晶表示装置。 - 【請求項４】前記極性反転制御回路は、前記隣接する信
号線に各々供給される前記映像信号の極性が異なるよう
に制御することを特徴とする請求項１記載の液晶表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25353096A JPH1097228A (ja) | 1996-09-25 | 1996-09-25 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25353096A JPH1097228A (ja) | 1996-09-25 | 1996-09-25 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1097228A true JPH1097228A (ja) | 1998-04-14 |
Family
ID=17252656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25353096A Pending JPH1097228A (ja) | 1996-09-25 | 1996-09-25 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1097228A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010060834A (ko) * | 1999-12-28 | 2001-07-07 | 박종섭 | 박막트랜지스터 액정표시 장치의2레벨 전압 공유 방법 및그 회로 |
| CN100399405C (zh) * | 2003-12-17 | 2008-07-02 | Lg.菲利浦Lcd株式会社 | 液晶显示器及其驱动方法 |
-
1996
- 1996-09-25 JP JP25353096A patent/JPH1097228A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010060834A (ko) * | 1999-12-28 | 2001-07-07 | 박종섭 | 박막트랜지스터 액정표시 장치의2레벨 전압 공유 방법 및그 회로 |
| CN100399405C (zh) * | 2003-12-17 | 2008-07-02 | Lg.菲利浦Lcd株式会社 | 液晶显示器及其驱动方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5191639B2 (ja) | 液晶表示装置 | |
| US5576857A (en) | Electro-optical device with transistors and capacitors method of driving the same | |
| US20030058212A1 (en) | Process of operating active matrix display device having thin film transistors | |
| JP2001228457A (ja) | 液晶表示装置 | |
| TWI489188B (zh) | 具有增加開口率之液晶顯示器 | |
| KR100271704B1 (ko) | 액정표시장치의 구동방법 | |
| JP2001075127A (ja) | アクティブマトッリクス型液晶表示素子及びその製造方法 | |
| JP3992984B2 (ja) | 液晶表示パネル | |
| JP4387278B2 (ja) | 液晶パネル及び液晶表示装置 | |
| JPH08314409A (ja) | 液晶表示装置 | |
| JP2005258416A (ja) | 液晶画素メモリ、液晶表示装置およびこれらの駆動方法 | |
| JP4728654B2 (ja) | 液晶画素メモリ、液晶表示装置およびこれらの駆動方法 | |
| JP4537526B2 (ja) | 液晶表示装置及びその駆動方法 | |
| JPH08328036A (ja) | 液晶表示装置 | |
| JP3194873B2 (ja) | アクティブマトリックス型液晶表示装置およびその駆動方法 | |
| JPH1097224A (ja) | 液晶表示装置 | |
| US5369512A (en) | Active matrix liquid crystal display with variable compensation capacitor | |
| CN101174641B (zh) | 显示装置 | |
| JP2003195259A (ja) | 表示装置の駆動方法 | |
| JPH11109923A (ja) | 液晶表示装置の駆動方法 | |
| JP3157186B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH1097228A (ja) | 液晶表示装置 | |
| JP3427664B2 (ja) | 横電界方式アクティブマトリクス型液晶表示装置 | |
| JP4619522B2 (ja) | 液晶表示装置 | |
| JP3016007B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050121 |
|
| A02 | Decision of refusal |
Effective date: 20050520 Free format text: JAPANESE INTERMEDIATE CODE: A02 |