JP4537526B2 - 液晶表示装置及びその駆動方法 - Google Patents
液晶表示装置及びその駆動方法 Download PDFInfo
- Publication number
- JP4537526B2 JP4537526B2 JP2000080442A JP2000080442A JP4537526B2 JP 4537526 B2 JP4537526 B2 JP 4537526B2 JP 2000080442 A JP2000080442 A JP 2000080442A JP 2000080442 A JP2000080442 A JP 2000080442A JP 4537526 B2 JP4537526 B2 JP 4537526B2
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- pixel electrode
- liquid crystal
- display device
- digital memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0857—Static memory circuit, e.g. flip-flop
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0428—Gradation resolution change
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
Description
【０００１】
【発明の属する技術分野】
この発明は、携帯電話や電子ブック等に使用される高画質、低消費電力な液晶表示装置及びその駆動方法に関する。
【０００２】
【従来の技術】
従来、液晶表示装置は軽量、薄型、低消費電力という利点を活かして携帯電話や電子ブック等の小型情報端末のディスプレイとして使われている。このような小型情報端末は、一般にバッテリー駆動方式が採用されていることから、低消費電力化が重要な課題となっている。
【０００３】
とくに携帯電話においては、待ち受け時間中に低消費電力で表示できることが求められており、これを実現するための技術としては、例えば特開昭５８−２３０９１号などが挙げられる。ここに開示された画像表示装置は、画素内にディジタルメモリを備えており、待ち受け時（静止画表示時）には、液晶を交流駆動するための交流駆動回路のみを動作させ、その他の周辺駆動回路を止めることにより、大幅な消費電力の低減を図っている。
【０００４】
【発明が解決しようとする課題】
しかし、上記特開昭５８−２３０９１号の画像表示装置では、画素電圧が二値に制限されるため、二値の画像しか表示することができなかった。
【０００５】
最近では、携帯電話においてもインターネットやＴＶ電話等のカラー中間調表示や動画表示が始まっており、待ち受け時に低消費電力であるだけでなく、通話時にはカラーの高画質表示を行うことが求められているが、上記画像表示装置では、待ち受け時にマルチカラー表示ができないだけでなく、通話時においてもフルカラーによる中間調表示や動画表示ができないという問題点があった。
【０００６】
この発明は、待ち受け時には低消費電力でマルチカラー表示を行い、また通話時にはフルカラーによる中間調表示や動画表示を行うことができる液晶表示装置及びその駆動方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、請求項１の発明は、互いに交差して配置された複数の走査線及び複数の信号線、これら両線の各交差部に配置された画素電極、前記走査線に供給される走査信号によりオン／オフ制御され、オン時に前記信号線と前記画素電極間を導通させて前記信号線に供給された映像信号を前記画素電極に書き込む第１のスイッチ素子を含む第１の電極基板と、前記画素電極に対し所定間隔をもって対向配置された対向電極を含む第２の電極基板と、前記第１の電極基板と第２の電極基板との間に狭持された液晶層と、一水平走査期間毎に前記複数の信号線に映像信号を供給する信号線駆動回路と、前記一水平走査期間に対応して前記走査線に走査信号を順次供給する走査線駆動回路とを備えた液晶表示装置において、前記第１の電極基板は、２つのインバータ回路で構成されたディジタルメモリと、前記第１のスイッチ素子及び前記画素電極と前記ディジタルメモリとの間に挿入され、前記第１のスイッチ素子及び前記画素電極と前記ディジタルメモリ間の導通を制御する第２のスイッチ素子と、を備え、前記ディジタルメモリは、前記第２のスイッチ素子がオンの期間に前記信号線に供給された映像信号を保持することを特徴とする。
【０００８】
請求項２の発明は、請求項１において、前記画素電極が金属薄膜で構成された光反射型の画素電極であることを特徴とする。
【０００９】
請求項３の発明は、請求項１において、前記第２のスイッチ素子が、前記ディジタルメモリの出力端子及び反転出力端子と前記画素電極との間を接続する２つのスイッチ素子で構成されることを特徴とする。
【００１０】
好ましい態様として、前記第１のスイッチ素子と前記第２のスイッチ素子を、ともにＭＯＳトランジスタで構成する。
【００１２】
請求項４の発明は、請求項１において、前記ディジタルメモリは第３のスイッチ素子を有し、当該第３のスイッチ素子が、前記第１のスイッチ素子とは逆チャネルのスイッチ素子であり、前記第３のスイッチ素子のゲートは前記第１のスイッチ素子のゲートと同じ走査線に接続されることを特徴とする。
【００１３】
好ましい態様として、前記第３のスイッチ素子を前記第１のスイッチ素子と相補型のＭＯＳトランジスタで構成する。
【００１４】
請求項５の発明は、請求項１の液晶表示装置の駆動方法であって、第１の表示期間では、前記第２のスイッチ素子により前記画素電極と前記ディジタルメモリ間の導通をオフし、かつ前記第１のスイッチ素子を所定周期でオンして、前記信号線に供給された映像信号を前記画素電極に書き込むことで表示を行い、第２の表示期間では、前記第２のスイッチ素子をオンし、前記信号線に供給された映像信号を前記ディジタルメモリに保持させた後、前記第１のスイッチ素子により前記信号線と前記画素電極間の導通をオフして、前記ディジタルメモリに保持された映像信号を前記画素電極に書き込むことで表示を行うことを特徴とする。
【００１５】
請求項６の発明は、請求項５において、前記第２の表示期間では、１フレーム毎に前記第２のスイッチ素子を構成する２つのスイッチ素子を交互にオンし、かつ前記対向電極の電位を反転させることを特徴とする。
【００１６】
上記請求項１乃至６の発明によれば、第１の表示期間では、前記第２のスイッチ素子をオフして、前記第１のスイッチ素子をオンすることにより、前記信号線から供給される映像信号で画像表示を行い、また第２の表示期間では、前記第１のスイッチ素子をオフして、前記第２のスイッチ素子をオンすることにより、走査線／信号線駆動回路の動作を止めつつ、前記ディジタルメモリに保持された映像信号で画像表示を行なうため、通話時（第１の表示期間）には、通常のフルカラーによる中間調／動画表示を行うことができ、また待ち受け時（第２の表示期間）には、低消費電力でマルチカラー表示を行うことができる。
【００１７】
【発明の実施の形態】
以下、この発明に係わる液晶表示装置及びその駆動方法を、アクティブマトリクス型液晶表示装置に適用した場合の実施形態について説明する。
【００１８】
図３は、この実施形態に係わるアクティブマトリクス型液晶表示装置の回路構成図であり、図４は図３の概略断面図である。
【００１９】
この液晶表示装置１００は、複数の表示画素１０が形成された表示画素部１１０、走査線駆動回路１２０及び信号線駆動回路１３０とから構成されている。
【００２０】
この実施形態において、走査線駆動回路１２０及び信号線駆動回路１３０は、アレイ基板１０１上において、後述する信号線１１、走査線１２及び画素電極 １３などと一体に形成されている。
【００２１】
表示画素部１１０は、アレイ基板１０１上に複数本の信号線１１及びこれと交差する複数本の走査線１２が図示しない絶縁膜を介してマトリクス状に配置されており、両線の各交差部には表示画素１０が配置されている。
【００２２】
表示画素１０は、画素電極１３、第１のスイッチ素子１４、対向電極１５、液晶層１６、第２のスイッチ素子１７及びディジタルメモリ１８により構成されている。
【００２３】
第１のスイッチ素子１４のソースは信号線１１に、ゲートは走査線１２に、ドレインは画素電極１３にそれぞれ接続されている。また画素電極１３は第２のスイッチ素子１７を介してディジタルメモリ１８に接続されており、その第２のスイッチ素子１７のゲートは制御信号線１９に、ソースは画素電極１３に、ドレインはディジタルメモリ１８にそれぞれ接続されている。第２のスイッチ素子１７及びディジタルメモリ１８の構成については後述する。
【００２４】
画素電極１３はアレイ基板１０１上に形成され、この画素電極１３と相対する対向電極１５は対向基板１０２上に形成されている。対向電極１５には、図示しない外部駆動回路から所定の対向電位が与えられている。さらに、画素電極１３と対向電極１５の間には液晶層１６が狭持され、アレイ基板１０１及び対向基板１０２の周囲はシール材１０３により封止されている。
【００２５】
走査線駆動回路１２０は、シフトレジスタ１２１及び図示しないバッファ回路などで構成されており、図示しない外部駆動回路から供給されるコントロール信号（垂直のクロック／スタート信号）に基づいて、上から順に走査線１２に走査信号を出力する。
【００２６】
走査線駆動回路１２０では、中間調表示や動画表示時（以下、中間調／動画表示時）には、制御信号線１９をオフレベルとし、通常のアクティブマトリクス型液晶表示装置と同様に上から順に走査線１２に走査信号を出力する。また静止画表示時には、走査線１２をオフレベルとし、制御信号線１９をオンレベルとする。
【００２７】
信号線駆動回路１３０は、シフトレジスタ１３１、ＡＳＷ（アナログスイッチ）１３２などで構成されており、図示しない外部駆動回路からコントロール信号（水平のクロック／スタート信号）及びビデオバス１３３を通じて映像信号が供給されている。信号線駆動回路１３０では、水平のクロック／スタート信号に基づいて、シフトレジスタ１３１からＡＳＷ１３２の開閉信号を供給することにより、ビデオバス１３３から供給される映像信号を所定のタイミングで信号線１１にサンプリングする。
【００２８】
ここで、通常のアクティブマトリクス型液晶表示装置として駆動する場合について簡単に説明する。
【００２９】
走査線駆動回路１２０から走査信号を出力して、各走査線１２を上から順にオンし、これと同期して信号線１１に映像信号をサンプリングすると、オンとなった走査線１２に接続するすべての第１のスイッチ素子１４は、一水平走査期間だけオンとなり、信号線１１にサンプリングされていた映像信号は第１のスイッチ素子１４を通じて画素電極１３に書き込まれる。この映像信号は画素電極１３と対向電極１５との間に信号電圧として充電され、この信号電圧の大きさに応じて液晶層１６が応答することで表示画素からの透過光量が制御される。このような動作を一フレーム期間内にすべての走査線１２について実施することにより、一画面の映像が出来上がる。
【００３０】
次に、表示画素１０の回路構成を、図１及び図２を参照しながら、さらに詳細に説明する。
【００３１】
図１は、表示画素１０の回路構成図、図２はその概略平面図である。
【００３２】
第２のスイッチ素子１７は、ディジタルメモリ１８の出力端子及び反転出力端子と、画素電極１３との間に挿入された２つのスイッチ素子２１、２２で構成されている。このうち、スイッチ素子２１のゲートは制御信号線１９ａに接続され、スイッチ素子２２のゲートは制御信号線１９ｂにそれぞれ接続されており、それぞれの制御信号線にオン又はオフレベルの制御信号が供給されることで、２つのスイッチ素子２１、２２は独立して制御される。この第２のスイッチ素子１７と第１のスイッチ素子１４は、ともにＭＯＳトランジスタで構成されている。
【００３３】
ディジタルメモリ１８は、２つのインバータ回路２３、２４と、第３のスイッチ素子２５で構成されている。このうち、第３のスイッチ素子２５は、第１のスイッチ素子１４とは逆チャネルのスイッチ素子であり、第１のスイッチ素子１４と相補型のＭＯＳトランジスタで構成されている。また、第３のスイッチ素子２５のゲートは、第１のスイッチ素子１４のゲートと同じ走査線１２に接続されている。
【００３４】
次に、上記ように構成された液晶表示装置１００の動作を図５に示す信号波形のタイミングチャートを参照しながら説明する。
【００３５】
なお、図５において、ＸＣＫ及び／ＸＣＫ（反転）は水平のクロック信号、ＸＳＴは水平のスタート信号、Ｖｉｄｅｏはビデオバス１３３から入力される映像信号、ＹＣＫは垂直のクロック信号、ＹＳＴは垂直のスタート信号、ＳＰＯＬＡは制御信号線１９ａに供給される制御信号の電位レベル、ＳＰＯＬＢは制御信号線１９ｂに供給される制御信号の電位レベル、ＣＯＭは対向電極１５の対向電位をそれぞれ示している。
【００３６】
まず、中間調／動画表示時（通常表示）には、２本の制御信号線１９ａ、１９ｂをともにオフレベルとし、第２のスイッチ素子１７の機能を停止する。この間は、走査線駆動回路１２０及び信号線駆動回路１３０に対し、それぞれクロック信号、スタート信号及び映像信号を供給して、通常のアクティブマトリクス型液晶表示装置と同様に駆動を行うことにより、フルカラーによる高画質な中間調／動画表示を行う。
【００３７】
一方、通常表示から静止画表示に切り替える際は、通常表示から静止画表示に移行する最後のフレーム（静止画書き込みフレーム）において、制御信号線１９ａをオンレベルとする。そして、第１のスイッチ素子１４がオンしている間に、信号線１１に２値化された映像信号をサンプリングし、これを第１のスイッチ素子１４及び第２のスイッチ素子１７を通じてディジタルメモリ１８に書き込む。この２値化された映像信号は、静止画表示時に表示するマルチカラー画像用の映像信号である。
【００３８】
静止画表示の期間において、ディジタルメモリ１８に書き込まれた映像信号は、短時間であればこの状態で保持することもできるが、長時間保持すると直流成分により液晶層１６が劣化するため、交流駆動する必要がある。この実施形態では、一定の周期で制御信号線１９ａ、同１９ｂを交互にオンレベルとすることによって、スイッチ素子２１、２２を交互にオンし、同時に対応電極１５の電位を反転させることで交流駆動を実現している。
【００３９】
このように、２つのスイッチ素子２１、２２を交互にオンすることで、画素電極１３の電位は電源／接地電位が交互に出力され、これと同期させて対向電極１５の電位を電源／接地電位間でシフトすることにより、対向電極１５と極性が同じ表示画素１０では液晶層１６に電圧がかからず、逆極性の表示画素１０では液晶層１６に電圧がかかるため、２値表示（マルチカラー表示）を行うことができる。このとき、表示画素部１１０で動作しているのは、低周波数の制御信号線１９と対向電極１５だけであるため、待ち受け時（静止画表示時）には、低消費電力でマルチカラー表示を行うことができる。
【００４０】
また、静止画表示から通常表示に切り替える際は、最後のフレーム（静止画最終フレーム）を経て、再び２本の制御信号線１９ａ、１９ｂをともにオフレベルとし、走査線駆動回路１２０及び信号線駆動回路１３０に対し、それぞれクロック信号、スタート信号及び映像信号を供給する。
【００４１】
次に、この実施形態による液晶表示装置１００の製造方法を図６を用いて説明する。図６は液晶表示装置の製造プロセスを示す概略断面図であり、破線の右側の領域は画素部（表示画素部１１０）、左側の領域が駆動回路部（走査線駆動回路１２０など）を示している。以下、図６の（ａ）〜（ｆ）の順に説明する。
【００４２】
（ａ）ガラスなどの透明絶縁基板５０上に、プラズマＣＶＤ法により厚さ５０ｎｍのアモルファスシリコン（ａ−Ｓｉ）薄膜５１を堆積し、このアモルファスシリコン薄膜５１を図示しないＸｅＣｌエキシマレーザ装置でアニールすることで多結晶化する。ここで、前記ＸｅＣｌエキシマレーザ装置からのレーザ光５２は、図中Ａの方向に走査され、このレーザ光５２が照射された領域は結晶化され多結晶シリコン膜５３となる。その際、レーザ照射エネルギーを段階的に上げて複数回照射を行うことにより、アモルファスシリコン膜中の水素を効果的に抜くことができ、結晶化時のアブレーションを防ぐことができる。なお、照射エネルギーは２００〜５００ｍＪ／ｃｍ２ とする。
【００４３】
（ｂ）多結晶シリコン膜５３をフォトリソグラフィ法を用いてパターニングし、薄膜トランジスタの活性層５４を形成する。
【００４４】
（ｃ）シリコン酸化膜によるゲート絶縁膜５５をプラズマＣＶＤ法で形成した後、モリブデン−タングステン合金膜をスパッタ法で成膜、パターニングすることでゲート電極５６を形成する。また、前記パターニング時に走査線も同時に形成する。ゲート絶縁膜５５としては、このほかに窒化シリコン膜や常圧ＣＶＤ法によるシリコン酸化膜を使うことができる。
【００４５】
ゲート電極５６を形成後に、ゲート電極５６をマスクとしてイオンドーピング法で不純物を打ち込み、薄膜トランジスタのソース／ドレイン領域５４ａを形成する。不純物としては、Ｎ−ｃｈトランジスタについてはリンを、Ｐ−ｃｈトランジスタについてはボロンを用いることができる。画素部のトランジスタについてはオフ時のリーク電流を抑えるためにＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を用いるのが効果的である。この場合、ソース／ドレイン電極５４ａへの不純物注入後にゲート電極５６を再パターニングし、一定量だけ細かくした後、再度低濃度の不純物打ち込みを行う。
【００４６】
（ｄ）ゲート電極５６上にプラズマＣＶＤ法又は常圧ＣＶＤ法でシリコン酸化膜による第１の層間絶縁膜５７を形成する。
【００４７】
（ｅ）第１の層間絶縁膜５７及びゲート絶縁膜５５にコンタクトホールを形成後、スパッタ法でＡｌ膜を形成、パターニングすることでソース／ドレイン電極５９、６０を形成する。このとき、信号線も同時に形成する。
【００４８】
（ｆ）前記Ａｌ膜上に低誘電率絶縁膜（第２の層間絶縁膜）６１を形成する。
低誘電率絶縁膜６１としては、プラズマＣＶＤ法で作成した窒化シリコン膜や、酸化シリコン膜、有機絶縁膜等の低誘電率絶縁膜を用いることができる。そして、低誘電率絶縁膜６１にコンタクトホールを形成し、Ａｌ薄膜６２を形成し、パターニングすることで画素電極を形成する。
【００４９】
以上のプロセスにより、透明絶縁基板５０上に画素部と駆動回路部とを一体で形成することができる。この後、透明絶縁基板５０と、図示しない対向電極が形成された対向基板とを対向し、周囲をエポキシ樹脂からなるシール材で密閉し、内部に液晶組成物を注入、封止することで液晶表示装置を完成することができる（図４参照）。
【００５０】
なお、ｐ−Ｓｉ（ポリシリコン）ＴＦＴは、ａ−ＳｉＴＦＴに比べて電子の移動度が二桁程度高いため、ＴＦＴサイズを小さくすることが可能であり、周辺駆動回路をも同時に基板上に一体に形成することができる。この周辺回路としては、高速化、低消費電力化を図るためにＣＭＯＳ構造とすることが望ましい。そのため、前記不純物ドーピング工程は、レジストマスクを用いてＰ型及びＮ型不純物ドーピング工程の２回に分けて行っている。
【００５１】
また、この実施形態のように、画素電極１３を金属薄膜で構成された光反射型の画素電極とした場合は、バックライトが不要となるため、バックライトを用いた透過型の構成に比べて、さらに低消費電力での駆動が可能となる。ちなみに、対角５ｃｍ、２５万画素の液晶パネルについてフレーム周波数６０Ｈｚで静止画表示を行ったところ、消費電力を５ｍＷとすることができた。
【００５２】
【発明の効果】
以上説明したように、請求項１乃至請求項６の発明においては、画素電極と信号線とを第１のスイッチ素子で接続するとともに、前記画素電極とディジタルメモリとの間を第２のスイッチ素子で接続し、第１の表示期間では、前記第２のスイッチ素子をオフして、前記第１のスイッチ素子をオンすることにより、前記信号線から供給される映像信号で画像表示を行い、また第２の表示期間では、前記第１のスイッチ素子をオフして、前記第２のスイッチ素子をオンすることにより、走査線／信号線駆動回路の動作を止めつつ、前記ディジタルメモリに保持された映像信号で画像表示するようにしたので、本発明を携帯電話のディスプレイに適用した場合、通話時（第１の表示期間）には、通常のフルカラーによる中間調／動画表示を行うことができ、また待ち受け時（第２の表示期間）には、低消費電力でマルチカラー表示を行うことができる。
【００５３】
とくに、請求項２の発明においては、前記画素電極を金属薄膜で構成された光反射型の画素電極としたので、バックライトが不要となり、バックライトを用いた透過型の構成に比べて、さらに低消費電力での駆動を行うことができる。
【００５４】
また、とくに請求項３及び請求項６の発明においては、前記第２のスイッチ素子を、前記ディジタルメモリの出力端子及び反転出力端子と前記画素電極との間を接続する２つのスイッチ素子で構成し、第２の表示期間において前記２つのスイッチ素子を交互にオンし、同時に前記対向電極の電位を反転するようにしたので、液晶を交流駆動することができ、液晶に直流成分が長時間印加されることによる劣化を抑えることができる。
【００５５】
また、前記ディジタルメモリを、２つのインバータ回路と第３のスイッチ素子で構成したので、素子数の削減と周辺回路の簡素化を図ることができる。
【００５６】
また、とくに請求項４の発明においては、第３のスイッチ素子を、前記第１のスイッチ素子とは逆チャネルのスイッチ素子とし、前記第３のスイッチ素子のゲートを前記第１のスイッチ素子のゲートと同じ走査線に接続するようにしたので、前記走査線から供給される一つの走査信号によって、前記第１のスイッチ素子と前記第３のスイッチ素子のオン／オフ制御を同時に行うことができる。
【図面の簡単な説明】
【図１】図３に示す表示画素の回路構成図。
【図２】図１の概略平面図。
【図３】実施形態に係わるアクティブマトリクス型液晶表示装置の回路構成図。
【図４】図３の概略断面図。
【図５】液晶表示装置の動作を示す信号波形のタイミングチャート。
【図６】液晶表示装置の製造プロセスを示す概略断面図。
【符号の説明】
１０…表示画素、１１…信号線、１２…信号線、１３…画素電極
１４…第１のスイッチ素子、１５…対向電極、１７…第２のスイッチ素子
１８…ディジタルメモリ、１９…制御信号線、２１，２２…スイッチ素子
２３，２４…インバータ回路、２５…第３のスイッチ素子
１１０…表示画素部、１２０…走査線駆動回路、１３０…信号線駆動回路
【発明の属する技術分野】
この発明は、携帯電話や電子ブック等に使用される高画質、低消費電力な液晶表示装置及びその駆動方法に関する。
【０００２】
【従来の技術】
従来、液晶表示装置は軽量、薄型、低消費電力という利点を活かして携帯電話や電子ブック等の小型情報端末のディスプレイとして使われている。このような小型情報端末は、一般にバッテリー駆動方式が採用されていることから、低消費電力化が重要な課題となっている。
【０００３】
とくに携帯電話においては、待ち受け時間中に低消費電力で表示できることが求められており、これを実現するための技術としては、例えば特開昭５８−２３０９１号などが挙げられる。ここに開示された画像表示装置は、画素内にディジタルメモリを備えており、待ち受け時（静止画表示時）には、液晶を交流駆動するための交流駆動回路のみを動作させ、その他の周辺駆動回路を止めることにより、大幅な消費電力の低減を図っている。
【０００４】
【発明が解決しようとする課題】
しかし、上記特開昭５８−２３０９１号の画像表示装置では、画素電圧が二値に制限されるため、二値の画像しか表示することができなかった。
【０００５】
最近では、携帯電話においてもインターネットやＴＶ電話等のカラー中間調表示や動画表示が始まっており、待ち受け時に低消費電力であるだけでなく、通話時にはカラーの高画質表示を行うことが求められているが、上記画像表示装置では、待ち受け時にマルチカラー表示ができないだけでなく、通話時においてもフルカラーによる中間調表示や動画表示ができないという問題点があった。
【０００６】
この発明は、待ち受け時には低消費電力でマルチカラー表示を行い、また通話時にはフルカラーによる中間調表示や動画表示を行うことができる液晶表示装置及びその駆動方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、請求項１の発明は、互いに交差して配置された複数の走査線及び複数の信号線、これら両線の各交差部に配置された画素電極、前記走査線に供給される走査信号によりオン／オフ制御され、オン時に前記信号線と前記画素電極間を導通させて前記信号線に供給された映像信号を前記画素電極に書き込む第１のスイッチ素子を含む第１の電極基板と、前記画素電極に対し所定間隔をもって対向配置された対向電極を含む第２の電極基板と、前記第１の電極基板と第２の電極基板との間に狭持された液晶層と、一水平走査期間毎に前記複数の信号線に映像信号を供給する信号線駆動回路と、前記一水平走査期間に対応して前記走査線に走査信号を順次供給する走査線駆動回路とを備えた液晶表示装置において、前記第１の電極基板は、２つのインバータ回路で構成されたディジタルメモリと、前記第１のスイッチ素子及び前記画素電極と前記ディジタルメモリとの間に挿入され、前記第１のスイッチ素子及び前記画素電極と前記ディジタルメモリ間の導通を制御する第２のスイッチ素子と、を備え、前記ディジタルメモリは、前記第２のスイッチ素子がオンの期間に前記信号線に供給された映像信号を保持することを特徴とする。
【０００８】
請求項２の発明は、請求項１において、前記画素電極が金属薄膜で構成された光反射型の画素電極であることを特徴とする。
【０００９】
請求項３の発明は、請求項１において、前記第２のスイッチ素子が、前記ディジタルメモリの出力端子及び反転出力端子と前記画素電極との間を接続する２つのスイッチ素子で構成されることを特徴とする。
【００１０】
好ましい態様として、前記第１のスイッチ素子と前記第２のスイッチ素子を、ともにＭＯＳトランジスタで構成する。
【００１２】
請求項４の発明は、請求項１において、前記ディジタルメモリは第３のスイッチ素子を有し、当該第３のスイッチ素子が、前記第１のスイッチ素子とは逆チャネルのスイッチ素子であり、前記第３のスイッチ素子のゲートは前記第１のスイッチ素子のゲートと同じ走査線に接続されることを特徴とする。
【００１３】
好ましい態様として、前記第３のスイッチ素子を前記第１のスイッチ素子と相補型のＭＯＳトランジスタで構成する。
【００１４】
請求項５の発明は、請求項１の液晶表示装置の駆動方法であって、第１の表示期間では、前記第２のスイッチ素子により前記画素電極と前記ディジタルメモリ間の導通をオフし、かつ前記第１のスイッチ素子を所定周期でオンして、前記信号線に供給された映像信号を前記画素電極に書き込むことで表示を行い、第２の表示期間では、前記第２のスイッチ素子をオンし、前記信号線に供給された映像信号を前記ディジタルメモリに保持させた後、前記第１のスイッチ素子により前記信号線と前記画素電極間の導通をオフして、前記ディジタルメモリに保持された映像信号を前記画素電極に書き込むことで表示を行うことを特徴とする。
【００１５】
請求項６の発明は、請求項５において、前記第２の表示期間では、１フレーム毎に前記第２のスイッチ素子を構成する２つのスイッチ素子を交互にオンし、かつ前記対向電極の電位を反転させることを特徴とする。
【００１６】
上記請求項１乃至６の発明によれば、第１の表示期間では、前記第２のスイッチ素子をオフして、前記第１のスイッチ素子をオンすることにより、前記信号線から供給される映像信号で画像表示を行い、また第２の表示期間では、前記第１のスイッチ素子をオフして、前記第２のスイッチ素子をオンすることにより、走査線／信号線駆動回路の動作を止めつつ、前記ディジタルメモリに保持された映像信号で画像表示を行なうため、通話時（第１の表示期間）には、通常のフルカラーによる中間調／動画表示を行うことができ、また待ち受け時（第２の表示期間）には、低消費電力でマルチカラー表示を行うことができる。
【００１７】
【発明の実施の形態】
以下、この発明に係わる液晶表示装置及びその駆動方法を、アクティブマトリクス型液晶表示装置に適用した場合の実施形態について説明する。
【００１８】
図３は、この実施形態に係わるアクティブマトリクス型液晶表示装置の回路構成図であり、図４は図３の概略断面図である。
【００１９】
この液晶表示装置１００は、複数の表示画素１０が形成された表示画素部１１０、走査線駆動回路１２０及び信号線駆動回路１３０とから構成されている。
【００２０】
この実施形態において、走査線駆動回路１２０及び信号線駆動回路１３０は、アレイ基板１０１上において、後述する信号線１１、走査線１２及び画素電極 １３などと一体に形成されている。
【００２１】
表示画素部１１０は、アレイ基板１０１上に複数本の信号線１１及びこれと交差する複数本の走査線１２が図示しない絶縁膜を介してマトリクス状に配置されており、両線の各交差部には表示画素１０が配置されている。
【００２２】
表示画素１０は、画素電極１３、第１のスイッチ素子１４、対向電極１５、液晶層１６、第２のスイッチ素子１７及びディジタルメモリ１８により構成されている。
【００２３】
第１のスイッチ素子１４のソースは信号線１１に、ゲートは走査線１２に、ドレインは画素電極１３にそれぞれ接続されている。また画素電極１３は第２のスイッチ素子１７を介してディジタルメモリ１８に接続されており、その第２のスイッチ素子１７のゲートは制御信号線１９に、ソースは画素電極１３に、ドレインはディジタルメモリ１８にそれぞれ接続されている。第２のスイッチ素子１７及びディジタルメモリ１８の構成については後述する。
【００２４】
画素電極１３はアレイ基板１０１上に形成され、この画素電極１３と相対する対向電極１５は対向基板１０２上に形成されている。対向電極１５には、図示しない外部駆動回路から所定の対向電位が与えられている。さらに、画素電極１３と対向電極１５の間には液晶層１６が狭持され、アレイ基板１０１及び対向基板１０２の周囲はシール材１０３により封止されている。
【００２５】
走査線駆動回路１２０は、シフトレジスタ１２１及び図示しないバッファ回路などで構成されており、図示しない外部駆動回路から供給されるコントロール信号（垂直のクロック／スタート信号）に基づいて、上から順に走査線１２に走査信号を出力する。
【００２６】
走査線駆動回路１２０では、中間調表示や動画表示時（以下、中間調／動画表示時）には、制御信号線１９をオフレベルとし、通常のアクティブマトリクス型液晶表示装置と同様に上から順に走査線１２に走査信号を出力する。また静止画表示時には、走査線１２をオフレベルとし、制御信号線１９をオンレベルとする。
【００２７】
信号線駆動回路１３０は、シフトレジスタ１３１、ＡＳＷ（アナログスイッチ）１３２などで構成されており、図示しない外部駆動回路からコントロール信号（水平のクロック／スタート信号）及びビデオバス１３３を通じて映像信号が供給されている。信号線駆動回路１３０では、水平のクロック／スタート信号に基づいて、シフトレジスタ１３１からＡＳＷ１３２の開閉信号を供給することにより、ビデオバス１３３から供給される映像信号を所定のタイミングで信号線１１にサンプリングする。
【００２８】
ここで、通常のアクティブマトリクス型液晶表示装置として駆動する場合について簡単に説明する。
【００２９】
走査線駆動回路１２０から走査信号を出力して、各走査線１２を上から順にオンし、これと同期して信号線１１に映像信号をサンプリングすると、オンとなった走査線１２に接続するすべての第１のスイッチ素子１４は、一水平走査期間だけオンとなり、信号線１１にサンプリングされていた映像信号は第１のスイッチ素子１４を通じて画素電極１３に書き込まれる。この映像信号は画素電極１３と対向電極１５との間に信号電圧として充電され、この信号電圧の大きさに応じて液晶層１６が応答することで表示画素からの透過光量が制御される。このような動作を一フレーム期間内にすべての走査線１２について実施することにより、一画面の映像が出来上がる。
【００３０】
次に、表示画素１０の回路構成を、図１及び図２を参照しながら、さらに詳細に説明する。
【００３１】
図１は、表示画素１０の回路構成図、図２はその概略平面図である。
【００３２】
第２のスイッチ素子１７は、ディジタルメモリ１８の出力端子及び反転出力端子と、画素電極１３との間に挿入された２つのスイッチ素子２１、２２で構成されている。このうち、スイッチ素子２１のゲートは制御信号線１９ａに接続され、スイッチ素子２２のゲートは制御信号線１９ｂにそれぞれ接続されており、それぞれの制御信号線にオン又はオフレベルの制御信号が供給されることで、２つのスイッチ素子２１、２２は独立して制御される。この第２のスイッチ素子１７と第１のスイッチ素子１４は、ともにＭＯＳトランジスタで構成されている。
【００３３】
ディジタルメモリ１８は、２つのインバータ回路２３、２４と、第３のスイッチ素子２５で構成されている。このうち、第３のスイッチ素子２５は、第１のスイッチ素子１４とは逆チャネルのスイッチ素子であり、第１のスイッチ素子１４と相補型のＭＯＳトランジスタで構成されている。また、第３のスイッチ素子２５のゲートは、第１のスイッチ素子１４のゲートと同じ走査線１２に接続されている。
【００３４】
次に、上記ように構成された液晶表示装置１００の動作を図５に示す信号波形のタイミングチャートを参照しながら説明する。
【００３５】
なお、図５において、ＸＣＫ及び／ＸＣＫ（反転）は水平のクロック信号、ＸＳＴは水平のスタート信号、Ｖｉｄｅｏはビデオバス１３３から入力される映像信号、ＹＣＫは垂直のクロック信号、ＹＳＴは垂直のスタート信号、ＳＰＯＬＡは制御信号線１９ａに供給される制御信号の電位レベル、ＳＰＯＬＢは制御信号線１９ｂに供給される制御信号の電位レベル、ＣＯＭは対向電極１５の対向電位をそれぞれ示している。
【００３６】
まず、中間調／動画表示時（通常表示）には、２本の制御信号線１９ａ、１９ｂをともにオフレベルとし、第２のスイッチ素子１７の機能を停止する。この間は、走査線駆動回路１２０及び信号線駆動回路１３０に対し、それぞれクロック信号、スタート信号及び映像信号を供給して、通常のアクティブマトリクス型液晶表示装置と同様に駆動を行うことにより、フルカラーによる高画質な中間調／動画表示を行う。
【００３７】
一方、通常表示から静止画表示に切り替える際は、通常表示から静止画表示に移行する最後のフレーム（静止画書き込みフレーム）において、制御信号線１９ａをオンレベルとする。そして、第１のスイッチ素子１４がオンしている間に、信号線１１に２値化された映像信号をサンプリングし、これを第１のスイッチ素子１４及び第２のスイッチ素子１７を通じてディジタルメモリ１８に書き込む。この２値化された映像信号は、静止画表示時に表示するマルチカラー画像用の映像信号である。
【００３８】
静止画表示の期間において、ディジタルメモリ１８に書き込まれた映像信号は、短時間であればこの状態で保持することもできるが、長時間保持すると直流成分により液晶層１６が劣化するため、交流駆動する必要がある。この実施形態では、一定の周期で制御信号線１９ａ、同１９ｂを交互にオンレベルとすることによって、スイッチ素子２１、２２を交互にオンし、同時に対応電極１５の電位を反転させることで交流駆動を実現している。
【００３９】
このように、２つのスイッチ素子２１、２２を交互にオンすることで、画素電極１３の電位は電源／接地電位が交互に出力され、これと同期させて対向電極１５の電位を電源／接地電位間でシフトすることにより、対向電極１５と極性が同じ表示画素１０では液晶層１６に電圧がかからず、逆極性の表示画素１０では液晶層１６に電圧がかかるため、２値表示（マルチカラー表示）を行うことができる。このとき、表示画素部１１０で動作しているのは、低周波数の制御信号線１９と対向電極１５だけであるため、待ち受け時（静止画表示時）には、低消費電力でマルチカラー表示を行うことができる。
【００４０】
また、静止画表示から通常表示に切り替える際は、最後のフレーム（静止画最終フレーム）を経て、再び２本の制御信号線１９ａ、１９ｂをともにオフレベルとし、走査線駆動回路１２０及び信号線駆動回路１３０に対し、それぞれクロック信号、スタート信号及び映像信号を供給する。
【００４１】
次に、この実施形態による液晶表示装置１００の製造方法を図６を用いて説明する。図６は液晶表示装置の製造プロセスを示す概略断面図であり、破線の右側の領域は画素部（表示画素部１１０）、左側の領域が駆動回路部（走査線駆動回路１２０など）を示している。以下、図６の（ａ）〜（ｆ）の順に説明する。
【００４２】
（ａ）ガラスなどの透明絶縁基板５０上に、プラズマＣＶＤ法により厚さ５０ｎｍのアモルファスシリコン（ａ−Ｓｉ）薄膜５１を堆積し、このアモルファスシリコン薄膜５１を図示しないＸｅＣｌエキシマレーザ装置でアニールすることで多結晶化する。ここで、前記ＸｅＣｌエキシマレーザ装置からのレーザ光５２は、図中Ａの方向に走査され、このレーザ光５２が照射された領域は結晶化され多結晶シリコン膜５３となる。その際、レーザ照射エネルギーを段階的に上げて複数回照射を行うことにより、アモルファスシリコン膜中の水素を効果的に抜くことができ、結晶化時のアブレーションを防ぐことができる。なお、照射エネルギーは２００〜５００ｍＪ／ｃｍ２ とする。
【００４３】
（ｂ）多結晶シリコン膜５３をフォトリソグラフィ法を用いてパターニングし、薄膜トランジスタの活性層５４を形成する。
【００４４】
（ｃ）シリコン酸化膜によるゲート絶縁膜５５をプラズマＣＶＤ法で形成した後、モリブデン−タングステン合金膜をスパッタ法で成膜、パターニングすることでゲート電極５６を形成する。また、前記パターニング時に走査線も同時に形成する。ゲート絶縁膜５５としては、このほかに窒化シリコン膜や常圧ＣＶＤ法によるシリコン酸化膜を使うことができる。
【００４５】
ゲート電極５６を形成後に、ゲート電極５６をマスクとしてイオンドーピング法で不純物を打ち込み、薄膜トランジスタのソース／ドレイン領域５４ａを形成する。不純物としては、Ｎ−ｃｈトランジスタについてはリンを、Ｐ−ｃｈトランジスタについてはボロンを用いることができる。画素部のトランジスタについてはオフ時のリーク電流を抑えるためにＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を用いるのが効果的である。この場合、ソース／ドレイン電極５４ａへの不純物注入後にゲート電極５６を再パターニングし、一定量だけ細かくした後、再度低濃度の不純物打ち込みを行う。
【００４６】
（ｄ）ゲート電極５６上にプラズマＣＶＤ法又は常圧ＣＶＤ法でシリコン酸化膜による第１の層間絶縁膜５７を形成する。
【００４７】
（ｅ）第１の層間絶縁膜５７及びゲート絶縁膜５５にコンタクトホールを形成後、スパッタ法でＡｌ膜を形成、パターニングすることでソース／ドレイン電極５９、６０を形成する。このとき、信号線も同時に形成する。
【００４８】
（ｆ）前記Ａｌ膜上に低誘電率絶縁膜（第２の層間絶縁膜）６１を形成する。
低誘電率絶縁膜６１としては、プラズマＣＶＤ法で作成した窒化シリコン膜や、酸化シリコン膜、有機絶縁膜等の低誘電率絶縁膜を用いることができる。そして、低誘電率絶縁膜６１にコンタクトホールを形成し、Ａｌ薄膜６２を形成し、パターニングすることで画素電極を形成する。
【００４９】
以上のプロセスにより、透明絶縁基板５０上に画素部と駆動回路部とを一体で形成することができる。この後、透明絶縁基板５０と、図示しない対向電極が形成された対向基板とを対向し、周囲をエポキシ樹脂からなるシール材で密閉し、内部に液晶組成物を注入、封止することで液晶表示装置を完成することができる（図４参照）。
【００５０】
なお、ｐ−Ｓｉ（ポリシリコン）ＴＦＴは、ａ−ＳｉＴＦＴに比べて電子の移動度が二桁程度高いため、ＴＦＴサイズを小さくすることが可能であり、周辺駆動回路をも同時に基板上に一体に形成することができる。この周辺回路としては、高速化、低消費電力化を図るためにＣＭＯＳ構造とすることが望ましい。そのため、前記不純物ドーピング工程は、レジストマスクを用いてＰ型及びＮ型不純物ドーピング工程の２回に分けて行っている。
【００５１】
また、この実施形態のように、画素電極１３を金属薄膜で構成された光反射型の画素電極とした場合は、バックライトが不要となるため、バックライトを用いた透過型の構成に比べて、さらに低消費電力での駆動が可能となる。ちなみに、対角５ｃｍ、２５万画素の液晶パネルについてフレーム周波数６０Ｈｚで静止画表示を行ったところ、消費電力を５ｍＷとすることができた。
【００５２】
【発明の効果】
以上説明したように、請求項１乃至請求項６の発明においては、画素電極と信号線とを第１のスイッチ素子で接続するとともに、前記画素電極とディジタルメモリとの間を第２のスイッチ素子で接続し、第１の表示期間では、前記第２のスイッチ素子をオフして、前記第１のスイッチ素子をオンすることにより、前記信号線から供給される映像信号で画像表示を行い、また第２の表示期間では、前記第１のスイッチ素子をオフして、前記第２のスイッチ素子をオンすることにより、走査線／信号線駆動回路の動作を止めつつ、前記ディジタルメモリに保持された映像信号で画像表示するようにしたので、本発明を携帯電話のディスプレイに適用した場合、通話時（第１の表示期間）には、通常のフルカラーによる中間調／動画表示を行うことができ、また待ち受け時（第２の表示期間）には、低消費電力でマルチカラー表示を行うことができる。
【００５３】
とくに、請求項２の発明においては、前記画素電極を金属薄膜で構成された光反射型の画素電極としたので、バックライトが不要となり、バックライトを用いた透過型の構成に比べて、さらに低消費電力での駆動を行うことができる。
【００５４】
また、とくに請求項３及び請求項６の発明においては、前記第２のスイッチ素子を、前記ディジタルメモリの出力端子及び反転出力端子と前記画素電極との間を接続する２つのスイッチ素子で構成し、第２の表示期間において前記２つのスイッチ素子を交互にオンし、同時に前記対向電極の電位を反転するようにしたので、液晶を交流駆動することができ、液晶に直流成分が長時間印加されることによる劣化を抑えることができる。
【００５５】
また、前記ディジタルメモリを、２つのインバータ回路と第３のスイッチ素子で構成したので、素子数の削減と周辺回路の簡素化を図ることができる。
【００５６】
また、とくに請求項４の発明においては、第３のスイッチ素子を、前記第１のスイッチ素子とは逆チャネルのスイッチ素子とし、前記第３のスイッチ素子のゲートを前記第１のスイッチ素子のゲートと同じ走査線に接続するようにしたので、前記走査線から供給される一つの走査信号によって、前記第１のスイッチ素子と前記第３のスイッチ素子のオン／オフ制御を同時に行うことができる。
【図面の簡単な説明】
【図１】図３に示す表示画素の回路構成図。
【図２】図１の概略平面図。
【図３】実施形態に係わるアクティブマトリクス型液晶表示装置の回路構成図。
【図４】図３の概略断面図。
【図５】液晶表示装置の動作を示す信号波形のタイミングチャート。
【図６】液晶表示装置の製造プロセスを示す概略断面図。
【符号の説明】
１０…表示画素、１１…信号線、１２…信号線、１３…画素電極
１４…第１のスイッチ素子、１５…対向電極、１７…第２のスイッチ素子
１８…ディジタルメモリ、１９…制御信号線、２１，２２…スイッチ素子
２３，２４…インバータ回路、２５…第３のスイッチ素子
１１０…表示画素部、１２０…走査線駆動回路、１３０…信号線駆動回路
Claims (6)
- 互いに交差して配置された複数の走査線及び複数の信号線、これら両線の各交差部に配置された画素電極、前記走査線に供給される走査信号によりオン／オフ制御され、オン時に前記信号線と前記画素電極間を導通させて前記信号線に供給された映像信号を前記画素電極に書き込む第１のスイッチ素子を含む第１の電極基板と、
前記画素電極に対し所定間隔をもって対向配置された対向電極を含む第２の電極基板と、
前記第１の電極基板と第２の電極基板との間に狭持された液晶層と、
一水平走査期間毎に前記複数の信号線に映像信号を供給する信号線駆動回路と、
前記一水平走査期間に対応して前記走査線に走査信号を順次供給する走査線駆動回路とを備えた液晶表示装置において、
前記第１の電極基板は、
２つのインバータ回路で構成されたディジタルメモリと、
前記第１のスイッチ素子及び前記画素電極と前記ディジタルメモリとの間に挿入され、前記第１のスイッチ素子及び前記画素電極と前記ディジタルメモリ間の導通を制御する第２のスイッチ素子と、を備え、
前記ディジタルメモリは、前記第２のスイッチ素子がオンの期間に前記信号線に供給された映像信号を保持することを特徴とする液晶表示装置。 - 前記画素電極は、金属薄膜で構成された光反射型の画素電極であることを特徴とする請求項１に記載の液晶表示装置。
- 前記第２のスイッチ素子は、前記ディジタルメモリの出力端子及び反転出力端子と前記画素電極との間を接続する２つのスイッチ素子で構成されることを特徴とする請求項１に記載の液晶表示装置。
- 前記ディジタルメモリは第３のスイッチ素子を有し、当該第３のスイッチ素子は、前記第１のスイッチ素子とは逆チャネルのスイッチ素子であり、前記第３のスイッチ素子のゲートは前記第１のスイッチ素子のゲートと同じ走査線に接続されることを特徴とする請求項１に記載の液晶表示装置。
- 第１の表示期間では、前記第２のスイッチ素子により前記画素電極と前記ディジタルメモリ間の導通をオフし、かつ前記第１のスイッチ素子を所定周期でオンして、前記信号線に供給された映像信号を前記画素電極に書き込むことで表示を行い、
第２の表示期間では、前記第２のスイッチ素子をオンし、前記信号線に供給された映像信号を前記ディジタルメモリに保持させた後、前記第１のスイッチ素子により前記信号線と前記画素電極間の導通をオフして、前記ディジタルメモリに保持された映像信号を前記画素電極に書き込むことで表示を行うことを特徴とする請求項１に記載の液晶表示装置の駆動方法。 - 前記第２の表示期間では、１フレーム毎に前記第２のスイッチ素子を構成する２つのスイッチ素子を交互にオンし、かつ前記対向電極の電位を反転させることを特徴とする請求項５に記載の液晶表示装置の駆動方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000080442A JP4537526B2 (ja) | 2000-03-22 | 2000-03-22 | 液晶表示装置及びその駆動方法 |
| TW090106142A TW494382B (en) | 2000-03-22 | 2001-03-16 | Display apparatus and driving method of display apparatus |
| US09/812,571 US6771247B2 (en) | 2000-03-22 | 2001-03-21 | Display and method of driving display |
| KR10-2001-0014556A KR100418536B1 (ko) | 2000-03-22 | 2001-03-21 | 표시 장치 및 표시 장치의 구동 방법 |
| EP01106418A EP1136978A3 (en) | 2000-03-22 | 2001-03-21 | Display and method of driving display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000080442A JP4537526B2 (ja) | 2000-03-22 | 2000-03-22 | 液晶表示装置及びその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001264814A JP2001264814A (ja) | 2001-09-26 |
| JP4537526B2 true JP4537526B2 (ja) | 2010-09-01 |
Family
ID=18597547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000080442A Expired - Lifetime JP4537526B2 (ja) | 2000-03-22 | 2000-03-22 | 液晶表示装置及びその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4537526B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4726291B2 (ja) * | 2000-10-25 | 2011-07-20 | エーユー オプトロニクス コーポレイション | 平面表示装置 |
| JP2001331153A (ja) * | 2000-05-23 | 2001-11-30 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| JP4552069B2 (ja) * | 2001-01-04 | 2010-09-29 | 株式会社日立製作所 | 画像表示装置およびその駆動方法 |
| JP2002207460A (ja) | 2001-01-10 | 2002-07-26 | Toshiba Corp | 表示装置 |
| JP3603832B2 (ja) | 2001-10-19 | 2004-12-22 | ソニー株式会社 | 液晶表示装置およびこれを用いた携帯端末装置 |
| JP3845579B2 (ja) | 2001-12-26 | 2006-11-15 | 株式会社東芝 | 表示装置の駆動方法 |
| JP2004045520A (ja) | 2002-07-09 | 2004-02-12 | Toshiba Corp | 平面表示装置の駆動方法 |
| JP2005202181A (ja) * | 2004-01-16 | 2005-07-28 | Mitsubishi Electric Corp | 表示装置ドライバ |
| EP1917656B1 (en) | 2005-07-29 | 2016-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| TWI391890B (zh) | 2006-10-11 | 2013-04-01 | Japan Display West Inc | 顯示裝置 |
| TW200828243A (en) * | 2006-12-29 | 2008-07-01 | Ind Tech Res Inst | Voltage driving circuit |
| KR101746198B1 (ko) | 2009-09-04 | 2017-06-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 전자기기 |
| CN102576518A (zh) * | 2009-10-16 | 2012-07-11 | 株式会社半导体能源研究所 | 液晶显示设备以及具有其的电子装置 |
| CN106057162B (zh) * | 2010-01-24 | 2019-01-22 | 株式会社半导体能源研究所 | 显示装置 |
| JP2016206462A (ja) * | 2015-04-24 | 2016-12-08 | 京セラディスプレイ株式会社 | ドットマトリクス型表示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002162947A (ja) * | 1999-12-24 | 2002-06-07 | Sanyo Electric Co Ltd | 表示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6064395A (ja) * | 1983-09-20 | 1985-04-12 | セイコーエプソン株式会社 | アクティブパネル用集積回路基板 |
| JP3630489B2 (ja) * | 1995-02-16 | 2005-03-16 | 株式会社東芝 | 液晶表示装置 |
| JP3485229B2 (ja) * | 1995-11-30 | 2004-01-13 | 株式会社東芝 | 表示装置 |
-
2000
- 2000-03-22 JP JP2000080442A patent/JP4537526B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002162947A (ja) * | 1999-12-24 | 2002-06-07 | Sanyo Electric Co Ltd | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001264814A (ja) | 2001-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6778162B2 (en) | Display apparatus having digital memory cell in pixel and method of driving the same | |
| US6771247B2 (en) | Display and method of driving display | |
| JP4537526B2 (ja) | 液晶表示装置及びその駆動方法 | |
| JP5292451B2 (ja) | 半導体表示装置 | |
| JP4053136B2 (ja) | 反射型半導体表示装置 | |
| US6246399B1 (en) | Active matrix liquid crystal display | |
| JP2007102054A (ja) | 電気光学装置及びその製造方法、電子機器、並びに半導体装置 | |
| JPH0982978A (ja) | 半導体装置及びこれを用いた液晶表示装置 | |
| KR100406454B1 (ko) | 표시 장치 및 그 구동 방법 | |
| JP5051942B2 (ja) | 半導体装置 | |
| JP3845579B2 (ja) | 表示装置の駆動方法 | |
| JPH1097224A (ja) | 液晶表示装置 | |
| US7492417B2 (en) | Method of manufacturing liquid crystal display device | |
| JP4761681B2 (ja) | 液晶表示装置 | |
| JP3617896B2 (ja) | 液晶表示装置及び駆動方法 | |
| JP4619522B2 (ja) | 液晶表示装置 | |
| JP4469469B2 (ja) | 平面表示装置 | |
| JPH08116067A (ja) | 半導体装置，表示装置，表示装置の製造方法 | |
| TWI282030B (en) | Liquid crystal display device and method of driving the same | |
| JP4726291B2 (ja) | 平面表示装置 | |
| JPH10240164A (ja) | 駆動回路一体型表示装置 | |
| JP3016007B2 (ja) | 液晶表示装置 | |
| JP4353664B2 (ja) | 表示装置の駆動回路、表示装置及び電子機器 | |
| JP4849733B2 (ja) | アクティブマトリクス型の液晶表示装置の製造方法 | |
| JP2003058124A (ja) | 表示装置の駆動方法及び表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070125 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090826 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100525 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100618 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4537526 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |