JP5292451B2 - 半導体表示装置 - Google Patents
半導体表示装置 Download PDFInfo
- Publication number
- JP5292451B2 JP5292451B2 JP2011256390A JP2011256390A JP5292451B2 JP 5292451 B2 JP5292451 B2 JP 5292451B2 JP 2011256390 A JP2011256390 A JP 2011256390A JP 2011256390 A JP2011256390 A JP 2011256390A JP 5292451 B2 JP5292451 B2 JP 5292451B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- gate
- signal line
- circuit
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
- G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
その後、ゲート信号線選択パルスが出力されていない期間では、ゲート信号線には中間電位であるVDD2が供給される。このような方法をとることにより、本発明のトライステートバッファを用いた回路における対向コモン反転駆動時のバッファ部でのソース・ドレイン間電圧の低減をはかる。
となる。対向コモン電位が+2.5[V]の時、ゲート信号線電位は−5.5[V]となり、このときのVGSがとり得る値は、13〜−13[V]となる。このとき、図5において、VGSが負の領域に着目すると、VGS=−13[V]の場合と、VGS=−18[V]の場合とでは、ID(ここではOFFリーク電流)の値には、501で示すように大きな差があることがわかる。つまり、ゲート逆バイアス時のOFFリーク電流をこれだけ減少させることが出来るわけである。よって、対向コモン反転駆動時に画素TFTのON、OFFマージンを十分に確保し、かつゲートにかかる逆バイアスを通常の対向コモン反転駆動時よりも低く抑えることができるため、OFFリーク電流の急激な増加による保持電荷のリークも回避することができる。
図9は本発明のトライステートバッファを用いて構成したゲート信号線駆動回路で対向コモン反転駆動を行う場合のタイミングチャートである。なお、図中のG−CS、G−PR、G−SEは第1段目のゲート信号線のタイミングのものを例として図示している。対向コモン電位が+側の時(901)は、G−CSにはLoを入力し(902)、ゲート線の電位はVDD2となる(903)。さらに、ゲート選択パルスG−SEが入力される(904)とVDD1のパルスが出力される(905)。対向コモン電位が−側に移る直前に、帰線期間内でG−CSにHiを入力し(906)、ゲート線電位をVDD3に落とす(907)。G−CSがLowになった後も、ゲート信号線の有する保持容量によって、次の電位に移す信号の入力があるまでの期間、ゲート信号線電位はVDD3に固定される。続いて、(m−1)段目のゲート選択パルスの反転パルスG−PR(908)によっていったんゲート線電位はVDD2に持ち上げられ(909)、その後m段目のゲート選択パルスG−SEが入力される(910)ことによってVDD1の電位を持ったパルスが出力される(911)。
の厚さに積層形成(特に図示せず)する。また、下地膜5002は、窒化シリコン膜や窒化酸化シリコン膜のみを用いても良い。
(図23(A))
、そこから横方向へと結晶化が進行する(図23(C))。こうして形成された結晶質シリコン膜5117は棒状または針状の結晶が集合して成り、その各々の結晶は巨視的に見ればある特定の方向性をもって成長しているため、結晶性が揃っているという利点がある。
そして、半導体層5124、5125を覆うゲート絶縁膜5126を酸化シリコンを主成分とする膜で形成する。本実施例においては、プラズマCVD法により、窒化酸化シリコン膜を70[nm]の厚さで形成する。(図25(A))
本実施例においては、処理条件を950[℃]、30分としている。なお、処理温度は700〜1100[℃]の範囲で選択すれば良く、処理時間も10分から8時間の間で選択すれば良い。
Claims (3)
- トランジスタと、液晶素子と、第1の配線と、第2の配線と、を有し、
前記液晶素子は、第1の電極と、第2の電極と、を有し、
前記トランジスタのゲートは、前記第1の配線と電気的に接続され、
前記トランジスタのソース又はドレインの一方は、前記第2の配線と電気的に接続され、
前記トランジスタのソース又はドレインの他方は、前記第1の電極と電気的に接続され、
前記第1の配線は、第1の電位と、前記第1の電位よりも低い第2の電位と、前記第2の電位よりも低い第3の電位と、を供給することができる機能を有する半導体表示装置であって、
前記第2の電極の電位が第4の電位である第1の期間と、
前記第1の期間の後、前記第2の電極の電位が前記第4の電位よりも低い第5の電位である第2の期間と、
前記第2の期間の後、前記第2の電極の電位が前記第5の電位よりも高い第6の電位である第3の期間と、を有し、
前記第1の期間において前記第1の電位が供給された後、前記第1の期間から前記第2の期間に切り替わる直前の期間までの期間に、前記第2の電位が供給され、
前記直前の期間から、前記第2の期間において前記第1の電位が供給されるまでの期間に、第3の電位が供給され、
前記第2の期間において前記第1の電位が供給された後、前記3の期間において前記第1の電位が供給されるまでの期間に、前記第2の電位が供給されることを特徴とする半導体表示装置。 - 請求項1において、
前記第1の配線は、ゲート信号線駆動回路と電気的に接続され、
前記ゲート信号線駆動回路はトライステートバッファを有し、
前記第1の電位、前記第2の電位、及び前記第3の電位は、前記トライステートバッファから供給されることを特徴とする半導体表示装置。 - 請求項1又は2に記載の半導体表示装置を組み込んだことを特徴とする携帯電話、ビデオカメラ、モバイルコンピュータ、ヘッドマウントディスプレイ、テレビ、携帯書籍、パーソナルコンピュータ、デジタルカメラ、DVDプレーヤー、又はプロジェクタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011256390A JP5292451B2 (ja) | 2000-02-01 | 2011-11-24 | 半導体表示装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000024471 | 2000-02-01 | ||
JP2000024471 | 2000-02-01 | ||
JP2011256390A JP5292451B2 (ja) | 2000-02-01 | 2011-11-24 | 半導体表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001020110A Division JP5051942B2 (ja) | 2000-02-01 | 2001-01-29 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012058755A JP2012058755A (ja) | 2012-03-22 |
JP5292451B2 true JP5292451B2 (ja) | 2013-09-18 |
Family
ID=18550452
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011256390A Expired - Fee Related JP5292451B2 (ja) | 2000-02-01 | 2011-11-24 | 半導体表示装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US6856307B2 (ja) |
JP (1) | JP5292451B2 (ja) |
Families Citing this family (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6967633B1 (en) * | 1999-10-08 | 2005-11-22 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US7569849B2 (en) | 2001-02-16 | 2009-08-04 | Ignis Innovation Inc. | Pixel driver circuit and pixel circuit having the pixel driver circuit |
CA2355067A1 (en) * | 2001-08-15 | 2003-02-15 | Ignis Innovations Inc. | Metastability insensitive integrated thin film multiplexer |
US6927618B2 (en) | 2001-11-28 | 2005-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Electric circuit |
US7335561B2 (en) * | 2001-11-30 | 2008-02-26 | Renesas Technology Corp. | Semiconductor integrated circuit device and manufacturing method thereof |
JP2003283271A (ja) | 2002-01-17 | 2003-10-03 | Semiconductor Energy Lab Co Ltd | 電気回路 |
JP2003288061A (ja) * | 2002-01-22 | 2003-10-10 | Seiko Epson Corp | 制御信号の生成方法、制御信号生成回路、データ線駆動回路、素子基板、電気光学装置および電子機器 |
CA2419704A1 (en) | 2003-02-24 | 2004-08-24 | Ignis Innovation Inc. | Method of manufacturing a pixel with organic light-emitting diode |
JP4154598B2 (ja) * | 2003-08-26 | 2008-09-24 | セイコーエプソン株式会社 | 液晶表示装置の駆動法、液晶表示装置及び携帯型電子機器 |
CA2443206A1 (en) | 2003-09-23 | 2005-03-23 | Ignis Innovation Inc. | Amoled display backplanes - pixel driver circuits, array architecture, and external compensation |
KR100959775B1 (ko) * | 2003-09-25 | 2010-05-27 | 삼성전자주식회사 | 스캔 드라이버와, 이를 갖는 평판표시장치 및 이의 구동방법 |
JP2005189834A (ja) * | 2003-12-03 | 2005-07-14 | Renesas Technology Corp | 半導体装置およびその試験方法 |
US20050205880A1 (en) * | 2004-03-19 | 2005-09-22 | Aya Anzai | Display device and electronic appliance |
WO2005114630A1 (en) * | 2004-05-21 | 2005-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
CA2472671A1 (en) | 2004-06-29 | 2005-12-29 | Ignis Innovation Inc. | Voltage-programming scheme for current-driven amoled displays |
CA2490858A1 (en) | 2004-12-07 | 2006-06-07 | Ignis Innovation Inc. | Driving method for compensated voltage-programming of amoled displays |
CA2495726A1 (en) | 2005-01-28 | 2006-07-28 | Ignis Innovation Inc. | Locally referenced voltage programmed pixel for amoled displays |
US7948466B2 (en) * | 2005-04-15 | 2011-05-24 | Chimei Innolux Corporation | Circuit structure for dual resolution design |
US20070008272A1 (en) * | 2005-07-11 | 2007-01-11 | Elan Microelectronics Corp. | Gate driver circuit for LCD having shared level shifter |
US9165505B2 (en) * | 2006-01-13 | 2015-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electoric device having the same |
WO2007118332A1 (en) | 2006-04-19 | 2007-10-25 | Ignis Innovation Inc. | Stable driving scheme for active matrix displays |
JP4241850B2 (ja) * | 2006-07-03 | 2009-03-18 | エプソンイメージングデバイス株式会社 | 液晶装置、液晶装置の駆動方法、および電子機器 |
US8743095B2 (en) * | 2009-09-30 | 2014-06-03 | Sharp Kabushiki Kaisha | Electronic apparatus and display panel |
US8283967B2 (en) | 2009-11-12 | 2012-10-09 | Ignis Innovation Inc. | Stable current source for system integration to display substrate |
JP5839896B2 (ja) | 2010-09-09 | 2016-01-06 | 株式会社半導体エネルギー研究所 | 表示装置 |
WO2012156942A1 (en) | 2011-05-17 | 2012-11-22 | Ignis Innovation Inc. | Systems and methods for display systems with dynamic power control |
US9606607B2 (en) | 2011-05-17 | 2017-03-28 | Ignis Innovation Inc. | Systems and methods for display systems with dynamic power control |
US9070775B2 (en) | 2011-08-03 | 2015-06-30 | Ignis Innovations Inc. | Thin film transistor |
US8901579B2 (en) | 2011-08-03 | 2014-12-02 | Ignis Innovation Inc. | Organic light emitting diode and method of manufacturing |
CN103918025B (zh) * | 2011-11-11 | 2016-12-21 | 株式会社半导体能源研究所 | 信号线驱动电路以及液晶显示装置 |
US9385169B2 (en) | 2011-11-29 | 2016-07-05 | Ignis Innovation Inc. | Multi-functional active matrix organic light-emitting diode display |
US10089924B2 (en) | 2011-11-29 | 2018-10-02 | Ignis Innovation Inc. | Structural and low-frequency non-uniformity compensation |
US9721505B2 (en) | 2013-03-08 | 2017-08-01 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
US9952698B2 (en) | 2013-03-15 | 2018-04-24 | Ignis Innovation Inc. | Dynamic adjustment of touch resolutions on an AMOLED display |
US9502653B2 (en) | 2013-12-25 | 2016-11-22 | Ignis Innovation Inc. | Electrode contacts |
US10997901B2 (en) | 2014-02-28 | 2021-05-04 | Ignis Innovation Inc. | Display system |
US10176752B2 (en) | 2014-03-24 | 2019-01-08 | Ignis Innovation Inc. | Integrated gate driver |
JP6491821B2 (ja) * | 2014-04-07 | 2019-03-27 | 株式会社ジャパンディスプレイ | 表示装置 |
CA2872563A1 (en) | 2014-11-28 | 2016-05-28 | Ignis Innovation Inc. | High pixel density array architecture |
US10657895B2 (en) | 2015-07-24 | 2020-05-19 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
CA2898282A1 (en) | 2015-07-24 | 2017-01-24 | Ignis Innovation Inc. | Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays |
US10373554B2 (en) | 2015-07-24 | 2019-08-06 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
CA2909813A1 (en) | 2015-10-26 | 2017-04-26 | Ignis Innovation Inc | High ppi pattern orientation |
DE102017222059A1 (de) | 2016-12-06 | 2018-06-07 | Ignis Innovation Inc. | Pixelschaltungen zur Minderung von Hysterese |
US10714018B2 (en) | 2017-05-17 | 2020-07-14 | Ignis Innovation Inc. | System and method for loading image correction data for displays |
US11025899B2 (en) | 2017-08-11 | 2021-06-01 | Ignis Innovation Inc. | Optical correction systems and methods for correcting non-uniformity of emissive display devices |
US10971078B2 (en) | 2018-02-12 | 2021-04-06 | Ignis Innovation Inc. | Pixel measurement through data line |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5198699A (en) * | 1988-09-09 | 1993-03-30 | Texas Instruments Incorporated | Capacitor-driven signal transmission circuit |
JPH04219012A (ja) * | 1990-12-19 | 1992-08-10 | Toshiba Corp | 半導体集積回路 |
US5923962A (en) | 1993-10-29 | 1999-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
TW264575B (ja) | 1993-10-29 | 1995-12-01 | Handotai Energy Kenkyusho Kk | |
JP3431033B2 (ja) | 1993-10-29 | 2003-07-28 | 株式会社半導体エネルギー研究所 | 半導体作製方法 |
JP2654352B2 (ja) * | 1994-07-29 | 1997-09-17 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路 |
JP3464287B2 (ja) | 1994-09-05 | 2003-11-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JPH0974347A (ja) * | 1995-06-26 | 1997-03-18 | Mitsubishi Electric Corp | Mos集積回路 |
KR0172881B1 (ko) * | 1995-07-12 | 1999-03-20 | 구자홍 | 액정표시장치의 구조 및 구동방법 |
JPH09243997A (ja) * | 1996-03-12 | 1997-09-19 | Toshiba Corp | アクティブマトリクス型液晶表示装置及びその駆動方法 |
JP3597331B2 (ja) | 1996-10-24 | 2004-12-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP3645377B2 (ja) | 1996-10-24 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 集積回路の作製方法 |
JPH10293286A (ja) * | 1997-02-21 | 1998-11-04 | Toshiba Corp | 液晶表示装置の駆動方法 |
US6124840A (en) * | 1997-04-07 | 2000-09-26 | Hyundai Electronics Industries Co., Ltd. | Low power gate driver circuit for thin film transistor-liquid crystal display (TFT-LCD) using electric charge recycling technique |
JPH1165533A (ja) * | 1997-08-22 | 1999-03-09 | Hitachi Ltd | 画像表示装置及びその駆動方法 |
-
2001
- 2001-01-30 US US09/772,725 patent/US6856307B2/en not_active Expired - Lifetime
-
2005
- 2005-02-07 US US11/052,143 patent/US7154466B2/en not_active Expired - Fee Related
-
2011
- 2011-11-24 JP JP2011256390A patent/JP5292451B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20050156853A1 (en) | 2005-07-21 |
US7154466B2 (en) | 2006-12-26 |
US20010052898A1 (en) | 2001-12-20 |
US6856307B2 (en) | 2005-02-15 |
JP2012058755A (ja) | 2012-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5292451B2 (ja) | 半導体表示装置 | |
US7106316B2 (en) | Display device | |
US8325170B2 (en) | Image display device and driving method thereof | |
JP4975124B2 (ja) | 液晶表示装置 | |
US7528816B2 (en) | Shift register circuit, driving circuit of display device, and display device using the driving circuit | |
US6337235B1 (en) | Semiconductor device and manufacturing method thereof | |
JP5051942B2 (ja) | 半導体装置 | |
US7190360B1 (en) | Display device and method of driving the same | |
JP2001249639A (ja) | 半導体表示装置およびその駆動方法 | |
JP4176385B2 (ja) | 画像表示装置 | |
JP4236791B2 (ja) | 液晶表示装置、ディスプレイ、プロジェクター、ゴーグル型ディスプレイ、携帯情報端末及びコンピュータ | |
JP4727018B2 (ja) | アクティブマトリクス型表示装置 | |
JP4476391B2 (ja) | 半導体表示装置の駆動方法 | |
JP4780839B2 (ja) | 画像表示装置の駆動回路、および電子機器 | |
JP4459332B2 (ja) | アクティブマトリクス型液晶表示装置 | |
JP2001092426A (ja) | 表示装置 | |
JP4283281B2 (ja) | 液晶表示装置及び半導体装置 | |
JP4050264B2 (ja) | 液晶表示装置並びにそれを備えたディスプレイ、プロジェクター、ゴーグル型ディスプレイ、及び携帯情報端末 | |
JP2000004130A (ja) | 薄膜トランジスタ回路およびそれを用いた半導体表示装置 | |
JP2001143491A (ja) | シフトレジスタ回路、表示装置の駆動回路および該駆動回路を用いた表示装置 | |
JP2005031696A (ja) | 液晶表示装置及びその駆動方法 | |
JP2000349025A (ja) | 半導体装置の作製方法 | |
JP2001166753A (ja) | 表示装置 | |
JP2004355034A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130321 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130502 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130610 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |