JP2001166753A - 表示装置 - Google Patents

Abstract

(57)【要約】 【課題】全ての画素が保持容量への十分なビデオ信号の
書き込みを実現することのできる表示装置を提供するこ
と。 【解決手段】本発明の表示装置は左側および右側のゲー
トドライバを有している。左側のゲートドライバは、画
素部の左側半分の画素のＴＦＴに選択信号を供給するよ
うに接続されている。かつ、右側のゲートドライバは、
画素部の右側半分の画素のＴＦＴに選択信号を供給する
ように接続されている。また、本発明の液晶表示装置に
おいては、左側のゲートドライバがある列の画素に接続
されているゲート信号線に選択信号を出力するタイミン
グと、右側のゲートドライバが前記画素と同じ行の画素
に接続されているゲート信号線に選択信号を出力するタ
イミングとが異なる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は表示装置に関する。
特に、アクティブマトリクス型液晶表示装置のよなアク
ティブマトリクス型表示装置に関する。

【０００２】

【従来の技術】最近安価なガラス基板上に半導体薄膜を
形成した半導体装置、例えば薄膜トランジスタ（ＴＦ
Ｔ）を作製する技術が急速に発達してきている。その理
由は、アクティブマトリクス型液晶表示装置（以下、
「液晶表示装置」という。）の需要が高まってきたこと
による。

【０００３】液晶表示装置は画素部に数十万〜数百万個
ものＴＦＴがマトリクス状に配置され、各ＴＦＴに接続
された画素電極に出入りする電荷をＴＦＴのスイッチン
グ機能により制御し画像を表示するものである。

【０００４】従来、画素部にはガラス基板上に形成され
たアモルファスシリコンを利用した薄膜トランジスタが
配置されている。

【０００５】また近年、基板として石英を利用し多結晶
珪素膜で薄膜トランジスタを作製する技術も知られてい
る。この場合、周辺駆動回路も画素部も石英基板上に一
体形成される。

【０００６】また最近、レーザーアニール等の技術を利
用することにより、ガラス基板上に結晶性珪素膜を用い
た薄膜トランジスタを作製する技術も知られている。

【０００７】

【発明が解決しようとする課題】図１７に従来のアクテ
ィブマトリクス型液晶表示装置の概略構成図を示す。図
１７において、２００００はソースドライバ、２１００
０はゲートドライバ、２２０００は画素部である。画素
部２２０００は、複数のＴＦＴ２２１００がマトリクス
状に配置された回路である。それぞれの画素ＴＦＴ２２
１００のゲート電極、ソース電極には、それぞれゲート
信号線（Ｇ１、Ｇ２、・・・、Ｇ４８０）、ソース信号
線（Ｓ１、Ｓ２、・・・、Ｓ６４０）が接続されてい
る。ＴＦＴ２２１００のドレイン電極には画素電極２２
２００が接続されている。また、２２４００は保持容量
である。ここでは、画素部は（４８０×６４０）個の画
素を有してる。説明の便宜上、各画素には（１、１）〜
（４８０、６４０）という符号が付けられている。

【０００８】一般に、駆動回路と画素部を有する基板を
アクティブマトリクス基板という。アクティブマトリク
ス基板と一面に対向電極が形成された対向基板（図示せ
ず）との間に液晶２２３００が挟まれている、

【０００９】図１７に示した従来のアクティブマトリク
ス型液晶表示装置においては、ソースドライバへはクロ
ック信号（ＣＫ）、クロックバック信号（ＣＬＫＢ）、
スタートパルス（ＳＰ）およびビデオ信号（ＶＩＤＥ
Ｏ）が入力され、ゲートドライバへはクロック信号（Ｃ
Ｋ）、クロックバック信号（ＣＬＫＢ）、スタートパル
ス（ＳＰ）が外部から入力される。

【００１０】次に図１８を参照する。図１８には、図１
７に示す従来のアクティブマトリクス型液晶表示装置の
動作タイミングチャートが示されている。

【００１１】従来のアクティブマトリクス型液晶表示装
置においては、ソースドライバ２００００は、クロック
信号（ＣＬＫ）、クロックバック信号（ＣＬＫＢ）およ
びスタートパルス（ＳＰ）によって、タイミング信号を
順次発生し、ソースドライバ内のサンプリング回路に前
記タイミング信号を出力する。サンプリング回路は、前
記タイミング信号に基づいて、外部から入力されるビデ
オ信号（ＶＩＤＥＯ）をサンプリングし、対応するソー
ス信号線（Ｓ１、Ｓ２、・・・、Ｓ６４０）に出力す
る。

【００１２】ゲートドライバ２１０００からゲート信号
線（Ｇ１、Ｇ２、・・・、Ｇ４８０）に順に選択信号が
供給される。選択信号が供給されているゲート信号線に
接続されている全てのＴＦＴがＯＮとなり、ソースドラ
イバがソース信号線にビデオ信号を順に供給することに
よって、ＴＦＴ（つまりは液晶および保持容量）に画像
信号の書き込みが行われる。なお、ゲート信号線Ｇ１に
選択信号の入力が終了した後に、ゲート信号線Ｇ２の選
択信号の入力が始まる。そして、ゲート信号線Ｇ２に選
択信号の入力が終了した後に、ゲート信号線Ｇ３の選択
信号の入力が始まる。このように、ゲート信号線Ｇ１〜
Ｇ４８０に選択信号が順次入力され、１フレーム期間
（ＴF）が終了する。

【００１３】例えば、ゲート信号線Ｇ１に選択信号が入
力される時は、ソース信号線（Ｓ１、Ｓ２、・・・、Ｓ
６４０）接続された画素（１、１）、（１、２）、・・
・、（１、６４０）には、それぞれビデオ信号（１、
１）、（１、２）、・・・、（１、６４０）が入力され
ることになる。ビデオ信号（１、１）、（１、２）、・
・・、（１、６４０）が入力される期間を１ライン期間
（Ｔ_L）といい、次の１ライン期間までの期間を水平帰
線期間（Ｔ_H）という。

【００１４】このような従来の点順次アクティブマトリ
クス型液晶表示装置においては、ソース信号線の負荷容
量が大きいため、ソース信号線へのビデオ信号の書き込
みはに時間がかかる。かつ、ゲート信号線に選択信号が
入力されている間に画素の保持容量へのビデオ信号の書
き込みに充てられる時間が画素ごとに異なるので、特
に、選択信号終了間際の画素（例えば、（１、６３
９）、（１、６４０）等）には、水平帰線期間（ＴH）
の一部しか、画素の保持容量へのビデオ信号の書き込み
がされることがない。よって、このような画素の保持容
量には、ビデオ信号の書き込みが十分にされることはな
く、結果として表示品質の劣化を招いていた。

【００１５】このように、画素によって保持容量へのビ
デオ信号の書き込みが期間にばらつきがあり、画素によ
ってはその期間を十分にとることができないという事態
が生じていた。

【００１６】そこで本発明は上述の問題を鑑みてなされ
たものであり、全ての画素が保持容量への十分なビデオ
信号の書き込みを実現することのできる、高品質な画像
を表示することができるアクティブマトリクス型液晶表
示装置を提供するものである。

【００１７】

【課題を解決するための手段】本発明の液晶表示装置は
左側および右側のゲートドライバを有している。左側の
ゲートドライバは、画素部の左側半分の画素のＴＦＴに
選択信号を供給するように接続されている。かつ、右側
のゲートドライバは、画素部の右側半分の画素のＴＦＴ
に選択信号を供給するように接続されている。

【００１８】また、本発明の液晶表示装置においては、
左側のゲートドライバがある列の画素に接続されている
ゲート信号線に選択信号を出力するタイミングと、右側
のゲートドライバが前記画素と同じ行の画素に接続され
ているゲート信号線に選択信号を出力するタイミングと
が異なる。

【００１９】図１を用いて本発明の液晶表示装置を説明
する。

【００２０】図１に本発明の液晶表示装置１０００の概
略構成図を示す。図１において、１１００はソースドラ
イバ、１２００は第１のゲートドライバＬ、１３００は
第２のゲートドライバＲ、１４００は画素部である。ソ
ースドライバ１１００は、一般的に、シフトレジスタ回
路、サンプリング回路、バッファ回路およびレベルシフ
タ回路等（いずれも図示せず）を含む。第１のゲートド
ライバＬ１２００および第２のゲートドライバＲ１３０
０は、それぞれ、シフトレジスタ回路、バッファ回路お
よびレベルシフタ回路等（いずれも図示せず）を含む。
画素部１４００は、複数のＴＦＴ１４０１がマトリクス
状に配置された回路である。説明の便宜上、各画素には
（１、１）〜（４、４）という符号が付けられている。

【００２１】第１のゲートドライバＬ１２００は第１の
ゲート信号線Ｇ１Ｌ、Ｇ２Ｌ、Ｇ３Ｌ、Ｇ４Ｌに選択信
号を供給する。ゲート信号線Ｇ１Ｌは画素（１、１）お
よび画素（１、２）のＴＦＴのゲート電極に接続されて
いる。ゲート信号線Ｇ２Ｌは画素（２、１）および画素
（２、２）のＴＦＴのゲート電極に接続されている。ゲ
ート信号線Ｇ３Ｌは画素（３、１）および画素（３、
２）のＴＦＴのゲート電極に接続されている。ゲート信
号線Ｇ４Ｌは画素（４、１）および画素（４、２）のＴ
ＦＴのゲート電極に接続されている。

【００２２】第２のゲートドライバＲ１３００は第２の
ゲート信号線Ｇ１Ｒ、Ｇ２Ｒ、Ｇ３Ｒ、Ｇ４Ｒに選択信
号を供給する。ゲート信号線Ｇ１Ｒは画素（１、３）お
よび画素（１、４）のＴＦＴのゲート電極に接続されて
いる。ゲート信号線Ｇ２Ｒは画素（２、３）および画素
（２、４）のＴＦＴのゲート電極に接続されている。ゲ
ート信号線Ｇ３Ｒは画素（３、３）および画素（３、
４）のＴＦＴのゲート電極に接続されている。ゲート信
号線Ｇ４Ｒは画素（４、３）および画素（４、４）のＴ
ＦＴのゲート電極に接続されている。

【００２３】なお、第１のゲートドライバＬ１２００の
第１のゲート信号線Ｇ１Ｌと第２のゲートドライバＲ１
３００の第２のゲート信号線Ｇ１Ｒとは接続されていな
い。また、第１のゲート信号線Ｇ２Ｌと第２のゲート信
号線Ｇ２Ｒとは接続されていない。また、第１のゲート
信号線Ｇ３Ｌと第２のゲート信号線Ｇ３Ｒとは接続され
ていない。また、第１のゲート信号線Ｇ４Ｌと第２のゲ
ート信号線Ｇ４Ｒとは接続されていない。

【００２４】ソースドライバ１１００はソース信号線Ｓ
１、Ｓ２、Ｓ３、Ｓ４にビデオ信号を供給する。ソース
信号線Ｓ１は画素（１、１）、画素（２、１）、画素
（３、１）および画素（４、１）のＴＦＴのソース電極
に接続されている。ソース信号線Ｓ２は画素（１、
２）、画素（２、２）、画素（３、２）および画素
（４、２）のＴＦＴのソース電極に接続されている。ソ
ース信号線Ｓ３は画素（１、３）、画素（２、３）、画
素（３、３）および画素（４、３）のＴＦＴのソース電
極に接続されている。ソース信号線Ｓ４は画素（１、
４）、画素（２、４）、画素（３、４）および画素
（４、４）のＴＦＴのソース電極に接続されている。

【００２５】なお、ここでは説明の簡略化のため本発明
を（４×４）の画素によって構成されている画素部を有
する液晶表示装置を例にとって説明している。しかし、
本発明によって（ｍ×２ｎ）個の画素によって構成され
ている画素部を有する液晶表示装置が提供され得る
（ｍ、ｎは共に自然数）。

【００２６】それぞれの画素にあるＴＦＴ１４０１のド
レイン電極には画素電極１４０２が接続されている。ま
た、１４０３は保持容量である。

【００２７】一般に、駆動回路と画素部とを有する基板
をアクティブマトリクス基板（またはＴＦＴ基板）とい
う。アクティブマトリクス基板と一面に対向電極が形成
された対向基板（図示せず）との間に液晶１４０４が挟
まれている、

【００２８】図１に示した本発明のアクティブマトリク
ス型液晶表示装置においては、ソースドライバへはクロ
ック信号（ＣＫ）、クロック信号とは逆位相であるクロ
ックバック信号（ＣＬＫＢ）、スタートパルス（ＳＰ）
およびビデオ信号（ＶＩＤＥＯ）等が外部から入力さ
れ、ゲートドライバへはクロック信号（ＣＫ）、クロッ
クバック信号（ＣＬＫＢ）およびスタートパルス（Ｓ
Ｐ）等が外部から入力される。

【００２９】次に図２を参照する。図２には、図１に示
す本発明の液晶表示装置の動作タイミングチャートが示
されている。

【００３０】図１に示す本発明の液晶表示装置において
は、ソースドライバ１１００は外部から入力されるクロ
ック信号（ＣＬＫ）、クロックバック信号（ＣＬＫＢ）
およびスタートパルス（ＳＰ）等によって、タイミング
信号を順次発生し、ソースドライバ内のサンプリング回
路に前記タイミング信号を出力する。サンプリング回路
は、前記タイミング信号に基づいて外部から入力される
ビデオ信号（ＶＩＤＥＯ）をサンプリングし、対応する
ソース信号線（Ｓ１、Ｓ２、Ｓ３、Ｓ４）に順次出力す
る。

【００３１】本明細書においては、各ゲート信号線に選
択信号が入力される期間をライン期間（Ｔ_L）と呼び、
ライン期間（Ｔ_L）の１／２の期間をハーフライン期間
（Ｔ_HL）と呼ぶことにする。

【００３２】なお、図２に示すビデオ信号（ＶＩＤＥ
Ｏ）には、各画素へ供給する画像信号に対応した符号が
付けられている。つまり、画素（１、１）、画素（１、
２）、画素（１、３）、画素（１、４）、画素（２、
１）、・・・、画素（４、３）、画素（４、４）へ、ビ
デオ信号（１、１）、（１、２）、（１、３）、（１、
４）、（２、１）、・・・、（４、３）、（４、４）が
それぞれ供給され書き込まれる。

【００３３】各信号の流れを以下に説明する。

【００３４】まず、ゲート信号線Ｇ１Ｌに選択信号が入
力される。ゲート信号線Ｇ１Ｌに選択信号が入力される
と、ゲート信号線Ｇ１Ｌに接続されている画素（１、
１）および画素（１、２）のＴＦＴのゲート電極に選択
信号が印加される。

【００３５】ゲート信号線Ｇ１Ｌに選択信号入力開始後
のハーフライン期間（Ｔ_HL）にソース信号線Ｓ１にビデ
オ信号（１、１）が入力され画素（１、１）の保持容量
にビデオ信号（１、１）が書き込まれる。ビデオ信号
（１、１）の入力後、ソース信号線Ｓ２にビデオ信号
（１、２）が入力され画素（１、２）の保持容量にビデ
オ信号（１、２）が書き込まれる。そして、ゲート信号
線Ｇ１Ｌに選択信号入力開始後のハーフライン期間（Ｔ
_HL）終了後、ゲート信号線Ｇ１Ｒに選択信号が入力され
る。ゲート信号線Ｇ１Ｒに選択信号が入力されると、ゲ
ート信号線Ｇ１Ｒに接続されている画素（１、３）およ
び画素（１、４）のＴＦＴのゲート電極に選択信号が印
加される。

【００３６】ゲート信号線Ｇ１Ｒに選択信号入力開始後
のハーフライン期間（Ｔ_HL）に、ソース信号線Ｓ３にビ
デオ信号（１、３）が入力され、画素（１、３）の保持
容量にビデオ信号（１、３）が書き込まれる。ビデオ信
号（１、３）の入力後、ソース信号線Ｓ４にビデオ信号
（１、４）が入力され画素（１、４）の保持容量にビデ
オ信号（１、４）が書き込まれる。

【００３７】なお、ゲート信号線Ｇ１Ｒに選択信号入力
開始後のハーフライン期間（Ｔ_HL）には、依然としてゲ
ート信号線Ｇ１Ｌに選択信号が入力され続け、画素
（１、１）および画素（１、２）のＴＦＴのゲート電極
には選択信号が印加され続ける。

【００３８】ゲート信号線Ｇ１Ｒに選択信号入力開始後
のハーフライン期間（Ｔ_HL）終了後、ゲート信号線Ｇ２
Ｌに選択信号が入力される。ゲート信号線Ｇ２Ｌに選択
信号が入力されると、ゲート信号線Ｇ２Ｌに接続されて
いる画素（２、１）および画素（２、２）のＴＦＴのゲ
ート電極に選択信号が印加される。

【００３９】ゲート信号線Ｇ２Ｌに選択信号入力開始後
のハーフライン期間（Ｔ_HL）に、ソース信号線Ｓ１にビ
デオ信号（２、１）が入力され、画素（２、１）の保持
容量にビデオ信号（２、１）が書き込まれる。ビデオ信
号（２、１）の入力後、ソース信号線Ｓ２にビデオ信号
（２、２）が入力され画素（２、２）の保持容量にビデ
オ信号（２、２）が書き込まれる。

【００４０】なお、ゲート信号線Ｇ２Ｌに選択信号入力
開始後のハーフライン期間（Ｔ_HL）には、依然としてゲ
ート信号線Ｇ１Ｒに選択信号が入力され続け、画素
（１、３）および画素（１、４）のＴＦＴのゲート電極
には選択信号が印加され続ける。

【００４１】ゲート信号線Ｇ２Ｌに選択信号入力開始後
のハーフライン期間（Ｔ_HL）終了後、ゲート信号線Ｇ２
Ｒに選択信号が入力される。ゲート信号線Ｇ２Ｒに選択
信号が入力されると、ゲート信号線Ｇ２Ｒに接続されて
いる画素（２、３）および画素（２、４）のＴＦＴのゲ
ート電極に選択信号が印加される。

【００４２】ゲート信号線Ｇ２Ｒに選択信号入力開始後
のハーフライン期間（Ｔ_HL）に、ソース信号線Ｓ３にビ
デオ信号（２、３）が入力され、画素（２、３）の保持
容量にビデオ信号（２、３）が書き込まれる。ビデオ信
号（２、３）の入力後、ソース信号線Ｓ４にビデオ信号
（２、４）が入力され画素（２、４）の保持容量にビデ
オ信号（２、４）が書き込まれる。

【００４３】なお、ゲート信号線Ｇ２Ｒに選択信号入力
開始後のハーフライン期間（Ｔ_HL）には、依然としてゲ
ート信号線Ｇ２Ｌに選択信号が入力され続け、画素
（２、１）および画素（２、２）のＴＦＴのゲート電極
には選択信号が印加され続ける。

【００４４】一般的に、液晶表示装置においては、ゲー
ト信号線およびソース信号線の負荷容量が大きいため、
ゲート信号線の短期間の選択では、ＴＦＴに接続された
液晶および保持容量にビデオ信号を書き込むのに十分で
ない。しかし、本発明の液晶表示装置においては、ソー
ス信号線にビデオ信号が入力された後もゲート信号線に
選択信号が入力されるので、ゲート信号線およびソース
信号線の負荷容量が非常に大きい場合でも液晶および保
持容量にビデオ信号を十分に書き込むだけの時間を稼ぐ
ことができる。

【００４５】例えば、ゲート信号線の負荷容量が大き
く、ゲート信号線の選択信号による電位の立ち上がりお
よび立ち下がりに十分な時間を要する場合のタイミング
チャートを図１９に示す。図１９に示すように、ゲート
信号線に入力される選択信号によってゲート信号線が所
望の電位に到達するまでには立ち上がり時間（Ｔr）を
要し、かつゲート信号線に選択信号が入力された後ゲー
ト信号線が所望の電位に到達するまでには立ち下がり時
間（Ｔs）を要する。しかし、本発明を用いることによ
ってゲート信号線の電位の立ち上がり時間（Ｔr）およ
び立ち下がり時間（Ｔs）を考慮した選択信号の入力を
行うことができる。つまり、ゲート信号線Ｇ１Ｌの選択
信号による電位が十分に立ち下がった後に、ゲート信号
線Ｇ２Ｌの選択信号による電位が十分に立ち上がるよう
にしている。

【００４６】また、画素のＴＦＴの動作速度が遅くても
液晶および保持容量にビデオ信号を十分に書き込むだけ
の時間を稼ぐことができる。

【００４７】さらに、画素の保持容量に対する書き込み
期間−保持期間における比（保持期間／書き込み期間）
を従来よりも低くできるので、画素のＴＦＴのＯＮ−Ｏ
ＦＦ比に対する要求が緩和される。

【００４８】ここで、本発明の構成を以下に記載する。

【００４９】本願の請求項１に係る発明は、ＴＦＴを有
する（ｍ×２ｎ）個の画素がマトリクス状に配置された
画素部と（ｍ、ｎはともに自然数）、２ｎ本のソース信
号線Ｓ１、Ｓ２、・・・、Ｓｎ、Ｓｎ＋１、Ｓｎ＋２、
・・・、Ｓ２ｎにビデオ信号を供給するソースドライバ
と、ｍ本の第１のゲート信号線Ｇ１Ｌ、Ｇ２Ｌ、・・
・、ＧｍＬに選択信号を供給する第１のゲートドライバ
と、ｍ本の第２のゲート信号線Ｇ１Ｒ、Ｇ２Ｒ、・・
・、ＧｍＲに選択信号を供給する第２のゲートドライバ
と、を有する表示装置であって、前記ソース信号線Ｓ
１、Ｓ２、・・・、Ｓｎに接続された前記画素は、前記
第１のゲート信号線Ｇ１Ｌ、Ｇ２Ｌ、・・・、ＧｍＬか
ら選択信号を供給され、前記ソース信号線Ｓｎ＋１、Ｓ
ｎ＋２、・・・、Ｓ２ｎに接続された前記画素は、前記
第２のゲート信号線Ｇ１Ｒ、Ｇ２Ｒ、・・・、ＧｍＲか
ら選択信号を供給され、前記第１のゲート信号線Ｇ１Ｌ
に選択信号が供給されている間に、前記第２のゲート信
号線Ｇ１Ｒに選択信号が供給され始め、前記第２のゲー
ト信号線Ｇ１Ｒに選択信号が供給されている間に、前記
第１のゲート信号線Ｇ１Ｌに選択信号が供給され始める
ことを特徴とする表示装置である。

【００５０】また、本願の請求項２に係る発明は、ＴＦ
Ｔを有する（ｍ×２ｎ）個の画素がマトリクス状に配置
された画素部と（ｍ、ｎはともに自然数）、２ｎ本のソ
ース信号線Ｓ１、Ｓ２、・・・、Ｓｎ、Ｓｎ＋１、Ｓｎ
＋２、・・・、Ｓ２ｎにビデオ信号を供給するソースド
ライバと、ｍ本の第１のゲート信号線Ｇ１Ｌ、Ｇ２Ｌ、
・・・、ＧｍＬに選択信号を供給する第１のゲートドラ
イバと、ｍ本の第２のゲート信号線Ｇ１Ｒ、Ｇ２Ｒ、・
・・、ＧｍＲに選択信号を供給する第２のゲートドライ
バと、を有する表示装置であって、前記ソース信号線Ｓ
１、Ｓ２、・・・、Ｓｎに接続された前記画素は、前記
第１のゲート信号線Ｇ１Ｌ、Ｇ２Ｌ、・・・、ＧｍＬか
ら選択信号を供給され、前記ソース信号線Ｓｎ＋１、Ｓ
ｎ＋２、・・・、Ｓ２ｎに接続された前記画素は、前記
第２のゲート信号線Ｇ１Ｒ、Ｇ２Ｒ、・・・、ＧｍＲか
ら選択信号を供給され、前記選択信号は、前記第１のゲ
ート信号線Ｇ１Ｌ、前記第２のゲート信号線Ｇ１Ｒ、前
記第１のゲート信号線Ｇ２Ｌ、前記第２のゲート信号線
Ｇ２Ｒ、・・・、前記第１のゲート信号線ＧｍＬ、前記
第２のゲート信号線ＧｍＲの順に半周期づつ遅れながら
順に供給されることを特徴とする表示装置である。

【００５１】ここで、以下に本発明の実施の形態につい
て説明する。

【００５２】

【発明の実施の形態】ここで、本発明の実施の形態につ
いて説明する。

【００５３】図３を参照する。図３に本発明の液晶表示
装置２０００の概略構成図を示す。図３において、２１
００はソースドライバ、２２００はゲートドライバＬ、
２３００はゲートドライバＲ、２４００は画素部であ
る。図４に示す様にソースドライバ２１００は、シフト
レジスタ回路２１１０、レベルシフタ回路２１２０、バ
ッファ回路２１３０、サンプリング回路２１４０を含
む。ゲートドライバＬ２２００は、シフトレジスタ回路
２２１０、レベルシフタ回路２２２０およびバッファ回
路２２３０を含む。ゲートドライバＲ２３００は、シフ
トレジスタ回路２３１０、レベルシフタ回路２３２０お
よびバッファ回路２３３０を含む。画素部２４００は、
複数のＴＦＴ２４０１がマトリクス状に配置された回路
である。説明の便宜上、各画素には（１、１）〜（４８
０、６４０）という符号が付けられている。

【００５４】ゲートドライバＬ２２００はゲート信号線
Ｇ１Ｌ、Ｇ２Ｌ、・・・、Ｇ４８０Ｌに選択信号を供給
する。ゲート信号線Ｇ１Ｌは画素（１、１）、画素
（１、２）、・・・、画素（１、３１９）および画素
（１、３２０）のＴＦＴのゲート電極に接続されてい
る。ゲート信号線Ｇ２Ｌは画素（２、１）、画素（２、
２）、・・・、画素（２、３１９）および画素（２、３
２０）のＴＦＴのゲート電極に接続されている。ゲート
信号線Ｇ４８０Ｌは画素（４８０、１）、画素（４８
０、２）、・・・、画素（４８０、３１９）および画素
（４８０、３２０）のＴＦＴのゲート電極に接続されて
いる。図示されていないゲート信号線Ｇ３Ｌ〜Ｇ４７９
Ｌも同様にＴＦＴのゲート電極に接続されている。

【００５５】ゲートドライバＲ２３００はゲート信号線
Ｇ１Ｒ、Ｇ２Ｒ、・・・、Ｇ４７９ＲおよびＧ４８０Ｒ
に選択信号を供給する。ゲート信号線Ｇ１Ｒは画素
（１、３２１）、画素（１、３２２）、・・・、画素
（１、６３９）および画素（１、６４０）のＴＦＴのゲ
ート電極に接続されている。ゲート信号線Ｇ２Ｒは画素
（２、３２１）、画素（２、３２２）、・・・、画素
（２、６３９）および画素（２、６４０）のＴＦＴのゲ
ート電極に接続されている。ゲート信号線Ｇ４８０Ｒは
画素（４８０、３２１）、画素（４８０、３２２）、・
・・、画素（４８０、６３９）および画素（４８０、６
４０）のＴＦＴのゲート電極に接続されている。図示さ
れていないゲート信号線Ｇ３Ｒ〜Ｇ４７９Ｒも同様にＴ
ＦＴのゲート電極に接続されている。

【００５６】なお、ゲートドライバＬ２２００のゲート
信号線Ｇ１ＬとゲートドライバＲ２３００のゲート信号
線Ｇ１Ｒとは接続されていない。また、ゲート信号線Ｇ
２Ｌとゲート信号線Ｇ２Ｒとは接続されていない。ま
た、ゲート信号線Ｇ４８０Ｌとゲート信号線Ｇ４８０Ｒ
とは接続されていない。図示されていないゲート信号線
Ｇ３Ｌ〜Ｇ４７９ＬおよびＧ３Ｒ〜Ｇ４７９Ｒも同様で
ある。

【００５７】ソースドライバ２１００はソース信号線Ｓ
１、Ｓ２、・・・、Ｓ６３９およびＳ６４０にビデオ信
号を供給する。ソース信号線Ｓ１は画素（１、１）、画
素（２、１）、画素（３、１）、・・・、画素（４７
９、１）および画素（４８０、１）のＴＦＴのソース電
極に接続されている。ソース信号線Ｓ２は画素（１、
２）、画素（２、２）、画素（３、２）、・・・、画素
（４７９、２）および画素（４８０、２）のＴＦＴのソ
ース電極に接続されている。また、ソース信号線Ｓ６４
０は画素（１、６４０）、画素（２、６４０）、画素
（３、６４０）、・・・、画素（４７９、６４０）およ
び画素（４８０、６４０）のＴＦＴのソース電極に接続
されている。図示されていないソース信号線Ｓ３〜Ｓ４
７９も同様の接続構造を有する。

【００５８】なお、ここでは説明の簡略化のため本発明
を（４８０×６４０）個の画素によって構成されている
画素部を有する液晶表示装置を例にとって説明してい
る。しかし、本発明によって（ｍ×２ｎ）個の画素によ
って構成されている画素部を有する液晶表示装置が提供
され得る（ｍ、ｎは共に正の整数）。なお、（ｍ×２
ｎ）個の画素によって構成されている画素部を有する液
晶表示装置の例およびその動作タイミングチャートを図
６および図７に示す。

【００５９】図３に示した本発明のアクティブマトリク
ス型液晶表示装置においては、ソースドライバ２１００
へはクロック信号（ＣＫ）、クロック信号とは逆位相で
あるクロックバック信号（ＣＬＫＢ）、スタートパルス
（ＳＰ）およびビデオ信号（ＶＩＤＥＯ）等が外部から
入力され、ゲートドライバＬ２２００およびゲートドラ
イバＲ２３００へはクロック信号（ＣＫ）、クロックバ
ック信号（ＣＬＫＢ）およびスタートパルス（ＳＰ）等
が外部から入力される。

【００６０】次に図５を参照する。図５には、本発明の
液晶表示装置の動作タイミングチャートが示されてい
る。図５に示すビデオ信号（ＶＩＤＥＯ）には、各画素
へ供給する画像信号に対応した符号が付けられている。

【００６１】各信号の流れを以下に説明する。

【００６２】まず、ゲート信号線Ｇ１Ｌに選択信号が入
力される。ゲート信号線Ｇ１Ｌに選択信号が入力される
と、ゲート信号線Ｇ１Ｌに接続されている画素（１、
１）、画素（１、２）、・・・、画素（１、３１９）お
よび画素（１、３２０）のＴＦＴのゲート電極に選択信
号が印加される。

【００６３】ゲート信号線Ｇ１Ｌに選択信号入力開始後
のハーフライン期間（Ｔ_HL）にソース信号線Ｓ１〜Ｓ３
２０にビデオ信号（ＶＩＤＥＯ）が順に入力される。つ
まり、ゲート信号線Ｇ１Ｌに選択信号入力開始後のハー
フライン期間（Ｔ_HL）に、ソース信号線Ｓ１にビデオ信
号（１、１）が入力され画素（１、１）の液晶および保
持容量にビデオ信号（１、１）が書き込まれ、次にソー
ス信号線Ｓ２にビデオ信号（１、２）が入力され画素
（１、２）の液晶および保持容量にビデオ信号（１、
２）が書き込まれ、次々にソース信号線にビデオ信号が
書き込まれていく。そして、ソース信号線Ｓ３２０にビ
デオ信号（１、３２０）が入力され画素（１、３２０）
の液晶および保持容量にビデオ信号（１、３２０）が書
き込まれゲート信号線Ｇ１Ｌに選択信号入力開始後のハ
ーフライン期間（Ｔ_HL）が終了する。

【００６４】ゲート信号線Ｇ１Ｌに選択信号入力開始後
のハーフライン期間（Ｔ_HL）終了後、ゲート信号線Ｇ１
Ｒに選択信号が入力される。ゲート信号線Ｇ１Ｒに選択
信号入力開始後のハーフライン期間（Ｔ_HL）にソース信
号線Ｓ３２１〜Ｓ６４０にビデオ信号（ＶＩＤＥＯ）が
入力される。つまり、ゲート信号線Ｇ１Ｒに選択信号入
力開始後のハーフライン期間（Ｔ_HL）に、ソース信号線
Ｓ３２１にビデオ信号（１、３２１）が入力され画素
（１、３２１）の液晶および保持容量にビデオ信号
（１、３２１）が書き込まれ、次にソース信号線Ｓ３２
２にビデオ信号（１、３２２）が入力され画素（１、３
２２）の液晶および保持容量にビデオ信号（１、３２
２）が書き込まれ、次々にソース信号線にビデオ信号が
書き込まれていく。そして、ソース信号線Ｓ６４０にビ
デオ信号（１、６４０）が入力され画素（１、６４０）
の液晶および保持容量にビデオ信号（１、６４０）が書
き込まれゲート信号線Ｇ１Ｒに選択信号入力開始後のハ
ーフライン期間（Ｔ_HL）が終了する。

【００６５】なお、ゲート信号線Ｇ１Ｒに選択信号入力
開始後のハーフライン期間（Ｔ_HL）には、依然としてゲ
ート信号線Ｇ１Ｌに選択信号が入力され続け、画素
（１、１）、画素（１、２）、・・・、画素（１、３１
９）および画素（１、３２０）のＴＦＴのゲート電極に
は選択信号が印加され続ける。

【００６６】ゲート信号線Ｇ１Ｒに選択信号入力開始後
のハーフライン期間（Ｔ_HL）終了後、ゲート信号線Ｇ２
Ｌに選択信号が入力される。ゲート信号線Ｇ２Ｌに選択
信号入力開始後のハーフライン期間（Ｔ_HL）にソース信
号線Ｓ１〜Ｓ３２０にビデオ信号（ＶＩＤＥＯ）が入力
される。つまり、ゲート信号線Ｇ２Ｌに選択信号入力開
始後のハーフライン期間（Ｔ_HL）に、ソース信号線Ｓ１
にビデオ信号（２、１）が入力され画素（２、１）の液
晶および保持容量にビデオ信号（２、１）が書き込ま
れ、次にソース信号線Ｓ２にビデオ信号（２、２）が入
力され画素（２、２）の液晶および保持容量にビデオ信
号（２、２）が書き込まれ、次々にソース信号線にビデ
オ信号が書き込まれていく。そして、ソース信号線Ｓ３
２０にビデオ信号（２、３２０）が入力され画素（２、
３２０）の液晶および保持容量にビデオ信号（２、３２
０）が書き込まれゲート信号線Ｇ２Ｌに選択信号入力開
始後のハーフライン期間（Ｔ_HL）が終了する。

【００６７】なお、ゲート信号線Ｇ２Ｌに選択信号入力
開始後のハーフライン期間（Ｔ_HL）には、依然としてゲ
ート信号線Ｇ１Ｒに選択信号が入力され続け、画素
（１、３２１）、画素（１、３２２）、・・・、画素
（１、６３９）および画素（１、６４０）のＴＦＴのゲ
ート電極には選択信号が印加され続ける。

【００６８】以下に本発明の実施例について説明する。

【００６９】

【実施例】

【００７０】（実施例１）本実施例においては、本発明
の駆動回路を有する液晶表示装置の作製方法例を図８〜
図１２を用いて説明する。本実施例の液晶表示装置にお
いては、画素部、ソースドライバ、ゲートドライバ等を
一つの基板上に一体形成される。なお、説明の便宜上、
画素ＴＦＴと駆動回路の一部を構成するＮｃｈＴＦＴと
インバータ回路を構成するＰｃｈＴＦＴおよびＮｃｈＴ
ＦＴとが同一基板上に形成されることを示すものとす
る。

【００７１】図８（Ａ）において、基板６００１には低
アルカリガラス基板や石英基板を用いることができる。
本実施例では低アルカリガラス基板を用いた。この場
合、ガラス歪み点よりも１０〜２０℃程度低い温度であ
らかじめ熱処理しておいても良い。この基板６００１の
ＴＦＴ形成表面には、基板６００１からの不純物拡散を
防ぐために、酸化シリコン膜、窒化シリコン膜または酸
化窒化シリコン膜などの下地膜６００２を形成する。例
えば、プラズマＣＶＤ法でＳｉＨ₄、ＮＨ₃、Ｎ₂Ｏから
作製される酸化窒化シリコン膜を１００ｎｍ、同様にＳ
ｉＨ₄、Ｎ₂Ｏから作製される酸化窒化シリコン膜を２０
０ｎｍの厚さに積層形成する。

【００７２】次に、２０〜１５０ｎｍ（好ましくは３０
〜８０ｎｍ）の厚さで非晶質構造を有する半導体膜６０
０３ａを、プラズマＣＶＤ法やスパッタ法などの公知の
方法で形成する。本実施例では、プラズマＣＶＤ法で非
晶質シリコン膜を５４ｎｍの厚さに形成する。非晶質構
造を有する半導体膜としては、非晶質半導体膜や微結晶
半導体膜があり、非晶質シリコンゲルマニウム膜などの
非晶質構造を有する化合物半導体膜を適用しても良い。
また、下地膜６００２と非晶質シリコン膜６００３ａと
は同じ成膜法で形成することが可能であるので、両者を
連続形成しても良い。その場合、下地膜を形成した後、
一旦大気雰囲気に晒すことがなくその表面の汚染を防ぐ
ことが可能となり、作製するＴＦＴの特性バラツキやし
きい値電圧の変動を低減させることができる（図８
（Ａ））。

【００７３】そして、公知の結晶化技術を使用して非晶
質シリコン膜６００３ａから結晶質シリコン膜６００３
ｂを形成する。例えば、レーザー結晶化法や熱結晶化法
（固相成長法）を適用すれば良いが、ここでは、特開平
７−１３０６５２号公報で開示された技術に従って、触
媒元素を用いる結晶化法で結晶質シリコン膜６００３ｂ
を形成した。結晶化の工程に先立って、非晶質シリコン
膜の含有水素量にもよるが、４００〜５００℃で１時間
程度の熱処理を行い、含有水素量を５atom％以下にして
から結晶化させることが望ましい。非晶質シリコン膜を
結晶化させると原子の再配列が起こり緻密化するので、
作製される結晶質シリコン膜の厚さは当初の非晶質シリ
コン膜の厚さ（本実施例では５４ｎｍ）よりも１〜１５
％程度減少する（図８（Ｂ））。

【００７４】そして、結晶質シリコン膜６００３ｂを島
状にパターンニングして、島状半導体層６００４〜６０
０７を形成する。その後、プラズマＣＶＤ法またはスパ
ッタ法により５０〜１５０ｎｍの厚さの酸化シリコン膜
によるマスク層６００８を形成する（図８（Ｃ））。本
実施例では、マスク層６００８の厚さは１３０ｎｍとす
る。

【００７５】そしてレジストマスク６００９を設け、ｎ
チャネル型ＴＦＴを形成することとなる島状半導体層６
００５〜６００７の全面に１×１０¹⁶〜５×１０¹⁷atom
s／cm³程度の濃度でｐ型を付与する不純物元素としてボ
ロン（Ｂ）を添加する。このボロン（Ｂ）の添加は、し
きい値電圧を制御する目的でなされる。ボロン（Ｂ）の
添加はイオンドープ法で実施しても良いし、非晶質シリ
コン膜を成膜するときに同時に添加しておくこともでき
る。ここでのボロン（Ｂ）添加は必ずしも必要ではない
（図８（Ｄ））。

【００７６】ドライバ等の駆動回路のｎチャネル型ＴＦ
ＴのＬＤＤ領域を形成するために、ｎ型を付与する不純
物元素を島状半導体層６０１０〜６０１２に選択的に添
加する。そのため、あらかじめレジストマスク６０１３
〜６０１６を形成する。ｎ型を付与する不純物元素とし
ては、リン（Ｐ）や砒素（Ａｓ）を用いれば良く、ここ
ではリン（Ｐ）を添加すべく、フォスフィン（ＰＨ₃）
を用いたイオンドープ法を適用した。形成された不純物
領域６０１７、６０１８のリン（Ｐ）濃度は２×１０¹⁶
〜５×１０¹⁹atoms／cm³の範囲とすれば良い。本明細書
中では、ここで形成された不純物領域６０１７〜６０１
９に含まれるｎ型を付与する不純物元素の濃度を
（ｎ^-）と表す。また、不純物領域６０１９は、画素部
の保持容量を形成するための半導体層であり、この領域
にも同じ濃度でリン（Ｐ）を添加する（図９（Ａ））。
その後、レジストマスク６０１３〜６０１６を除去す
る。

【００７７】次に、マスク層６００８をフッ酸などによ
り除去した後、図８（Ｄ）と図９（Ａ）で添加した不純
物元素を活性化させる工程を行う。活性化は、窒素雰囲
気中で５００〜６００℃で１〜４時間の熱処理や、レー
ザー活性化の方法により行うことができる。また、両者
を併用して行っても良い。本実施例では、レーザー活性
化の方法を用いる。レーザー光にはＫｒＦエキシマレー
ザー光（波長２４８ｎｍ）を用いる。本実施例では、レ
ーザー光の形状を線状ビームに加工して用い、発振周波
数５〜５０Ｈｚ、エネルギー密度１００〜５００ｍＪ／
ｃｍ²として線状ビームのオーバーラップ割合を８０〜
９８％で走査することによって島状半導体層が形成され
た基板全面を処理する。尚、レーザー光の照射条件には
何ら限定される事項はなく適宣決定することができる。

【００７８】そして、ゲート絶縁膜６０２０をプラズマ
ＣＶＤ法またはスパッタ法を用いて１０〜１５０ｎｍの
厚さでシリコンを含む絶縁膜で形成する。例えば、１２
０ｎｍの厚さで酸化窒化シリコン膜を形成する。ゲート
絶縁膜には、他のシリコンを含む絶縁膜を単層または積
層構造として用いても良い（図９（Ｂ））。

【００７９】次に、ゲート電極を形成するために第１の
導電層を成膜する。この第１の導電層は単層で形成して
も良いが、必要に応じて二層あるいは三層といった積層
構造としても良い。本実施例では、導電性の窒化物金属
膜から成る導電層（Ａ）６０２１と金属膜から成る導電
層（Ｂ）６０２２とを積層させる。導電層（Ｂ）６０２
２はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン
（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、また
は前記元素を主成分とする合金か、前記元素を組み合わ
せた合金膜（代表的にはＭｏ−Ｗ合金膜またはＭｏ−Ｔ
ａ合金膜）で形成すれば良く、導電層（Ａ）６０２１は
窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、
窒化チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）で
形成する。また、導電層（Ａ）６０２１は代替材料とし
て、タングステンシリサイド、チタンシリサイド、モリ
ブデンシリサイドを適用しても良い。導電層（Ｂ）６０
２２は低抵抗化を図るために含有する不純物濃度を低減
させると良く、特に酸素濃度に関しては３０ｐｐｍ以下
とすると良かった。例えば、タングステン（Ｗ）は酸素
濃度を３０ｐｐｍ以下とすることで２０μΩｃｍ以下の
比抵抗値を実現することができる。

【００８０】導電層（Ａ）６０２１は１０〜５０ｎｍ
（好ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）６０
２２は２００〜４００ｎｍ（好ましくは２５０〜３５０
ｎｍ）とすれば良い。本実施例では、導電層（Ａ）６０
２１に５０ｎｍの厚さの窒化タンタル膜を、導電層
（Ｂ）６０２２には３５０ｎｍのＴａ膜を用い、いずれ
もスパッタ法で形成する。このスパッタ法による成膜で
は、スパッタ用のガスのＡｒに適量のＸｅやＫｒを加え
ておくと、形成する膜の内部応力を緩和して膜の剥離を
防止することができる。尚、図示しないが、導電層
（Ａ）６０２１の下に２〜２０ｎｍ程度の厚さでリン
（Ｐ）をドープしたシリコン膜を形成しておくことは有
効である。これにより、その上に形成される導電膜の密
着性向上と酸化防止を図ると同時に、導電層（Ａ）また
は導電層（Ｂ）が微量に含有するアルカリ金属元素がゲ
ート絶縁膜６０２０に拡散するのを防ぐことができる
（図９（Ｃ））。

【００８１】次に、レジストマスク６０２３〜６０２７
を形成し、導電層（Ａ）６０２１と導電層（Ｂ）６０２
２とを一括でエッチングしてゲート電極６０２８〜６０
３１と容量配線６０３２を形成する。ゲート電極６０２
８〜６０３１と容量配線６０３２は、導電層（Ａ）から
成る６０２８ａ〜６０３２ａと、導電層（Ｂ）から成る
６０２８ｂ〜６０３２ｂとが一体として形成されてい
る。この時、後にドライバ等の駆動回路を構成するＴＦ
Ｔのゲート電極６０２９および６０３０は不純物領域６
０１７、６０１８の一部と、ゲート絶縁膜６０２０を介
して重なるように形成する（図９（Ｄ））。

【００８２】次いで、ドライバのＰチャネル型ＴＦＴの
ソース領域およびドレイン領域を形成するために、Ｐ型
を付与する不純物元素を添加する工程を行う。ここで
は、ゲート電極６０２８をマスクとして、自己整合的に
不純物領域を形成する。このとき、Ｎチャネル型ＴＦＴ
が形成される領域はレジストマスク６０３３で被覆して
おく。そして、ジボラン（Ｂ₂Ｈ₆）を用いたイオンドー
プ法で不純物領域６０３４を形成した。この領域のボロ
ン（Ｂ）濃度は３×１０²⁰〜３×１０²¹atoms／cm³とな
るようにする。本明細書中では、ここで形成された不純
物領域６０３４に含まれるＰ型を付与する不純物元素の
濃度を（ｐ⁺⁺）と表す（図１０（Ａ））。

【００８３】次に、Ｎチャネル型ＴＦＴにおいて、ソー
ス領域またはドレイン領域として機能する不純物領域の
形成を行った。レジストのマスク６０３５〜６０３７を
形成し、Ｎ型を付与する不純物元素が添加して不純物領
域６０３８〜６０４２を形成した。これは、フォスフィ
ン（ＰＨ₃）を用いたイオンドープ法で行い、この領域
のリン（Ｐ）濃度を１×１０²⁰〜１×１０²¹atoms／cm³
とした。本明細書中では、ここで形成された不純物領域
６０３８〜６０４２に含まれるＮ型を付与する不純物元
素の濃度を（ｎ⁺）と表す（図１０（Ｂ））。

【００８４】不純物領域６０３８〜６０４２には、既に
前工程で添加されたリン（Ｐ）またはボロン（Ｂ）が含
まれているが、それに比して十分に高い濃度でリン
（Ｐ）が添加されるので、前工程で添加されたリン
（Ｐ）またはボロン（Ｂ）の影響は考えなくても良い。
また、不純物領域６０３８に添加されたリン（Ｐ）濃度
は図１０（Ａ）で添加されたボロン（Ｂ）濃度の１／２
〜１／３なのでｐ型の導電性が確保され、ＴＦＴの特性
に何ら影響を与えることはなかった。

【００８５】そして、画素部のｎチャネル型ＴＦＴのＬ
ＤＤ領域を形成するためのｎ型を付与する不純物添加の
工程を行った。ここではゲート電極６０３１をマスクと
して自己整合的にｎ型を付与する不純物元素をイオンド
ープ法で添加する。添加するリン（Ｐ）の濃度は１×１
０¹⁶〜５×１０¹⁸atoms／cm³であり、図９（Ａ）および
図１０（Ａ）と図１０（Ｂ）で添加する不純物元素の濃
度よりも低濃度で添加することで、実質的には不純物領
域６０４３、６０４４のみが形成される。本明細書中で
は、この不純物領域６０４３、６０４４に含まれるｎ型
を付与する不純物元素の濃度を（ｎ^--）と表す（図１０
（Ｃ））。

【００８６】ここで、ゲート電極のＴａのピーリングを
防止するために層間膜としてＳｉＯＮ膜等を２００ｎｍ
の厚さで形成しても良い。

【００８７】その後、それぞれの濃度で添加されたｎ型
またはｐ型を付与する不純物元素を活性化するために熱
処理工程を行う。この工程はファーネスアニール法、レ
ーザーアニール法、またはラピッドサーマルアニール法
（ＲＴＡ法）で行うことができる。ここではファーネス
アニール法で活性化工程を行った。熱処理は酸素濃度が
１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲
気中で４００〜８００℃、代表的には５００〜６００℃
で行うものであり、本実施例では５００℃で４時間の熱
処理を行った。また、基板６００１に石英基板のような
耐熱性を有するものを使用した場合には、８００℃で１
時間の熱処理としても良く、不純物元素の活性化と、該
不純物元素が添加された不純物領域とチャネル形成領域
との接合を良好に形成することができる。なお、上述の
ゲート電極のＴａのピーリングを防止するための層間膜
を形成した場合には、この効果は得られない場合があ
る。

【００８８】この熱処理において、ゲート電極６０２８
〜６０３１と容量配線６０３２形成する金属膜６０２８
ｂ〜６０３２ｂは、表面から５〜８０ｎｍの厚さでその
表面に導電層（Ｃ）６０２８ｃ〜６０３２ｃが形成され
る。例えば、導電層（Ｂ）６０２８ｂ〜６０３２ｂがタ
ングステン（Ｗ）の場合には窒化タングステン（ＷＮ）
が形成され、タンタル（Ｔａ）の場合には窒化タンタル
（ＴａＮ）を形成することができる。また、導電層
（Ｃ）６０２８ｃ〜６０３２ｃは、窒素またはアンモニ
アなどを用いた窒素を含むプラズマ雰囲気にゲート電極
６０２８〜６０３１及び容量配線６０３２を晒しても同
様に形成することができる。さらに、３〜１００％の水
素を含む雰囲気中で、３００〜４５０℃で１〜１２時間
の熱処理を行い、島状半導体層を水素化する工程を行っ
た。この工程は熱的に励起された水素により半導体層の
ダングリングボンドを終端する工程である。水素化の他
の手段として、プラズマ水素化（プラズマにより励起さ
れた水素を用いる）を行っても良い。

【００８９】島状半導体層が、非晶質シリコン膜から触
媒元素を用いる結晶化の方法で作製された場合、島状半
導体層中には微量の触媒元素が残留する。勿論、そのよ
うな状態でもＴＦＴを完成させることが可能であるが、
残留する触媒元素を少なくともチャネル形成領域から除
去する方がより好ましい。この触媒元素を除去する手段
の一つにリン（Ｐ）によるゲッタリング作用を利用する
手段がある。ゲッタリングに必要なリン（Ｐ）の濃度は
図１０（Ｂ）で形成した不純物領域（ｎ⁺）と同程度で
あり、ここで実施される活性化工程の熱処理により、ｎ
チャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル
形成領域から触媒元素をゲッタリングをすることができ
た（図１０（Ｄ））。

【００９０】第１の層間絶縁膜６０４５は５００〜１５
００ｎｍの厚さで酸化シリコン膜または酸化窒化シリコ
ン膜で形成され、その後、それぞれの島状半導体層に形
成されたソース領域またはドレイン領域に達するコンタ
クトホールを形成し、ソース配線６０４６〜６０４９
と、ドレイン配線６０５０〜６０５３を形成する（図１
１（Ａ））。図示していないが、本実施例ではこの電極
を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜５
００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形
成した３層構造の積層膜とする。

【００９１】次に、パッシベーション膜６０５４とし
て、窒化シリコン膜、酸化シリコン膜、または窒化酸化
シリコン膜を５０〜５００ｎｍ（代表的には１００〜３
００ｎｍ）の厚さで形成する。本実施例においては、パ
ッシベーション膜６０５４は窒化シリコン膜５０ｎｍと
酸化シリコン膜２４．５ｎｍとの積層膜とした。この状
態で水素化処理を行うとＴＦＴの特性向上に対して好ま
しい結果が得られた。例えば、３〜１００％の水素を含
む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処
理を行うと良く、あるいはプラズマ水素化法を用いても
同様の効果が得られた。なお、ここで後に画素電極とド
レイン配線を接続するためのコンタクトホールを形成す
る位置において、パッシベーション膜６０５４に開口部
を形成しておいても良い（図１１（Ａ））。

【００９２】その後、有機樹脂からなる第２層間絶縁膜
６０５５を１．０〜１．５μｍの厚さに形成する。有機
樹脂としては、ポリイミド、アクリル、ポリアミド、ポ
リイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使
用することができる。ここでは、基板に塗布後、熱重合
するタイプのアクリルを用い、２５０℃で焼成して形成
する（図１１（Ｂ））。

【００９３】本実施例ではブラックマトリクスは、Ｔｉ
膜を１００ｎｍに形成し、その後ＡｌとＴｉの合金膜を
３００ｎｍに形成した積層構造とする。

【００９４】その後、有機樹脂からなる第３層間絶縁膜
６０５９を１．０〜１．５μｍの厚さに形成する。有機
樹脂としては、第２層間絶縁膜と同様の樹脂をもちいる
ことができる。ここでは、基板に塗布後、熱重合するタ
イプのポリイミドを用い、３００℃で焼成して形成し
た。

【００９５】そして、第２層間絶縁膜６０５５および第
３層間絶縁膜６０５９にドレイン配線６０５３に達する
コンタクトホールを形成し、画素電極６０６０を形成す
る。本発明の透過型液晶表示装置においては、画素電極
６０６０にはＩＴＯ等の透明導電膜を用いる。（図１１
（Ｂ））。

【００９６】こうして同一基板上に、駆動回路ＴＦＴと
画素部の画素ＴＦＴとを有した基板を完成させることが
できる。駆動回路にはｐチャネル型ＴＦＴ６１０１、第
１のｎチャネル型ＴＦＴ６１０２、第２のｎチャネル型
ＴＦＴ６１０３、画素部には画素ＴＦＴ６１０４、保持
容量６１０５が形成されている（図１２）。本明細書で
は便宜上このような基板をアクティブマトリクス基板と
呼んでいる。

【００９７】次に、上記の工程によって作製されたアク
ティブマトリクス基板をもとに、透過型液晶表示装置を
作製する工程を説明する。

【００９８】図１２の状態のアクティブマトリクス基板
に配向膜６０６１を形成する。本実施例では、配向膜６
０６１にはポリイミドを用いた。次に、対向基板を用意
する。対向基板は、ガラス基板６０６２、透明導電膜か
らなる対向電極６０６３、配向膜６０６４とで構成され
る。

【００９９】なお、本実施例では、配向膜には、液晶分
子が基板に対して平行に配向するようなポリイミド膜を
用いた。なお、配向膜形成後、ラビング処理を施すこと
により、液晶分子がある一定のプレチルト角を持って平
行配向するようにした。

【０１００】次に、上記の工程を経たアクティブマトリ
クス基板と対向基板とを公知のセル組み工程によって、
シール材やスペーサ（共に図示せず）などを介して貼り
合わせる。その後、両基板の間に液晶６０６５を注入
し、封止剤（図示せず）によって完全に封止する。よっ
て、図１２に示すような透過型液晶表示装置が完成す
る。

【０１０１】なお本実施例では、透過型液晶表示装置が
ＴＮ（ツイスト）モードによって表示を行うようにし
た。そのため、偏光板（図示せず）が透過型液晶表示装
置の上部に配置された。

【０１０２】駆動回路のｐチャネル型ＴＦＴ６１０１に
は、島状半導体層６００４にチャネル形成領域８０６、
ソース領域８０７ａ、８０７ｂ、ドレイン領域８０８
ａ，８０８ｂを有している。第１のｎチャネル型ＴＦＴ
６１０２には、島状半導体層６００５にチャネル形成領
域８０９、ゲート電極６０７１と重なるＬＤＤ領域８１
０（以降、このようなＬＤＤ領域をＬovと記す）、ソー
ス領域８１１、ドレイン領域８１２を有している。この
Ｌov領域のチャネル長方向の長さは０．５〜３．０μ
ｍ、好ましくは１．０〜１．５μｍとした。第２のｎチ
ャネル型ＴＦＴ６１０３には、島状半導体層６００６に
チャネル形成領域８１３、ＬＤＤ領域８１４、８１５、
ソース領域８１６、ドレイン領域８１７を有している。
このＬＤＤ領域はＬov領域とゲート電極６０７２と重な
らないＬＤＤ領域（以降、このようなＬＤＤ領域をＬof
fと記す）とが形成され、このＬoff領域のチャネル長方
向の長さは０．３〜２．０μｍ、好ましくは０．５〜
１．５μｍである。画素ＴＦＴ６１０４には、島状半導
体層６００７にチャネル形成領域８１８、８１９、Ｌof
f領域８２０〜８２３、ソースまたはドレイン領域８２
４〜８２６を有している。Ｌoff領域のチャネル長方向
の長さは０．５〜３．０μｍ、好ましくは１．５〜２．
５μｍである。また、画素ＴＦＴ６１０４のチャネル形
成領域８１８、８１９と画素ＴＦＴのＬＤＤ領域である
Ｌoff領域８２０〜８２３との間には、オフセット領域
（図示せず）が形成されている。さらに、容量配線６０
７４と、ゲート絶縁膜６０２０から成る絶縁膜と、画素
ＴＦＴ６０７３のドレイン領域８２６に接続し、ｎ型を
付与する不純物元素が添加された半導体層８２７とから
保持容量８０５が形成されている。図１２では画素ＴＦ
Ｔ８０４をダブルゲート構造としたが、シングルゲート
構造でも良いし、複数のゲート電極を設けたマルチゲー
ト構造としても差し支えない。

【０１０３】以上の様に本実施例においては、画素ＴＦ
Ｔおよびドライバが要求する仕様に応じて各回路を構成
するＴＦＴの構造を最適化し、液晶表示装置の動作性能
と信頼性を向上させることを可能とすることができる。

【０１０４】なお、本実施例においては透過型の液晶表
示装置について説明した。しかし、本発明の液晶表示装
置は、これに限定されるわけではなく、反射型の液晶表
示装置にも用いることができる。

【０１０５】（実施例２）

【０１０６】本実施例では、本発明の液晶表示装置を逆
スタガ型のＴＦＴを用いて構成した例を示す。

【０１０７】図１３を参照する。図１３には、本実施例
の液晶表示装置を構成する逆スタガ型のＮチャネル型Ｔ
ＦＴの断面図が示されている。なお、図１３には、１つ
のＮチャネル型ＴＦＴしか図示しないが、Ｐチャネル型
ＴＦＴとＮチャネル型ＴＦＴとによってＣＭＯＳ回路を
構成することもできるのは言うまでもない。また、同様
の構成により画素ＴＦＴを構成できることも言うまでも
ない。

【０１０８】図１３（Ａ）を参照する。４００１は基板
であり、実施例１で説明したようなものが用いられる。
４００２は酸化シリコン膜である。４００３はゲート電
極である。４００４はゲイト絶縁膜である。４００５、
４００６、４００７および４００８は、多結晶シリコン
膜から成る活性層である。この活性層の作製にあたって
は、実施例１で説明した非晶質シリコン膜の多結晶化と
同様の方法が用いられた。またレーザー光（好ましくは
線状レーザー光または面状レーザー光）によって、非晶
質シリコン膜を結晶化させる方法をとっても良い。な
お、４００５はソース領域、４００６はドレイン領域、
４００７は低濃度不純物領域（ＬＤＤ領域）、４００８
はチャネル形成領域である。４００９はチャネル保護膜
であり、３０１０は層間絶縁膜である。４０１１および
４０１２はそれぞれ、ソース電極、ドレイン電極であ
る。

【０１０９】次に、図１３（Ｂ）を参照する。図１３
（Ｂ）には図１３（Ａ）とは構成が異なる逆スタガ型の
ＴＦＴによって液晶表示装置が構成された場合について
説明する。

【０１１０】図１３（Ｂ）においても、１つのＮチャネ
ル型ＴＦＴしか図示しないが、上述のようにＰチャネル
型ＴＦＴとＮチャネル型ＴＦＴとによってＣＭＯＳ回路
を構成することもできるのは言うまでもない。また、同
様の構成により画素ＴＦＴを構成できることも言うまで
もない。

【０１１１】４１０１は基板である。４１０２は酸化シ
リコン膜である。４１０３はゲイト電極である。４１０
４はベンゾジクロブテン（ＢＣＢ）膜であり、その上面
が平坦化される。４１０５は窒化シリコン膜である。Ｂ
ＣＢ膜と窒化シリコン膜とでゲイト絶縁膜を構成する。
４１０６、４１０７、４１０８および４１０９は、多結
晶シリコン膜から成る活性層である。この活性層の作製
にあたっては、実施例１で説明した非晶質シリコン膜の
多結晶化と同様の方法が用いられた。またレーザー光
（好ましくは線状レーザー光または面状レーザー光）に
よって、非晶質シリコン膜を結晶化させる方法をとって
も良い。なお、４１０６はソース領域、４１０７はレイ
ン領域、４１０８は低濃度不純物領域（ＬＤＤ領域）、
４１０９はチャネル形成領域である。４１１０はチャネ
ル保護膜であり、４１１１は層間絶縁膜である。４１１
２および４１１３はそれぞれ、ソース電極、ドレイン電
極である。

【０１１２】本実施例によると、ＢＣＢ膜と窒化シリコ
ン膜とで構成されるゲイト絶縁膜が平坦化されているの
で、その上に成膜される非晶質シリコン膜も平坦なもの
になる。よって、非晶質シリコン膜を多結晶化する際
に、従来の逆スタガ型のＴＦＴよりも均一な多結晶シリ
コン膜を得ることができる。

【０１１３】（実施例３）

【０１１４】上述の本発明の液晶表示装置にはネマチッ
ク液晶以外にも様々な液晶を用いることが可能である。
例えば、1998, SID, "Characteristics and Driving Sc
hemeof Polymer-Stabilized Monostable FLCD Exhibiti
ng Fast Response Time andHigh Contrast Ratio with
Gray-Scale Capability" by H. Furue et al.や、1997,
SID DIGEST, 841, "A Full-Color Thresholdless Anti
ferroelectric LCDExhibiting Wide Viewing Angle wit
h Fast Response Time" by T. Yoshida etal.や、1996,
J. Mater. Chem. 6(4), 671-673, "Thresholdless ant
iferroelectricity in liquid crystals and its appli
cation to displays" by S. Inui et al.や、米国特許
第5594569 号に開示された液晶を用いることが可能であ
る。

【０１１５】等方相−コレステリック相−カイラルスメ
クティックＣ相転移系列を示す強誘電性液晶（ＦＬＣ）
を用い、ＤＣ電圧を印加しながらコレステリック相−カ
イラルスメクティックＣ相転移をさせ、かつコーンエッ
ジをほぼラビング方向に一致させた単安定ＦＬＣの電気
光学特性を図１４に示す。図１４に示すような強誘電性
液晶による表示モードは「Ｈａｌｆ−Ｖ字スイッチング
モード」と呼ばれている。図１４に示すグラフの縦軸は
透過率（任意単位）、横軸は印加電圧である。「Ｈａｌ
ｆ−Ｖ字スイッチングモード」については、寺田らの”
Ｈａｌｆ−Ｖ字スイッチングモードＦＬＣＤ”、第４６
回応用物理学関係連合講演会講演予稿集、１９９９年３
月、第１３１６頁、および吉原らの”強誘電性液晶によ
る時分割フルカラーＬＣＤ”、液晶第３巻第３号第１９
０頁に詳しい。

【０１１６】図１４に示されるように、このような強誘
電性混合液晶を用いると、低電圧駆動かつ階調表示が可
能となることがわかる。本発明の液晶表示装置には、こ
のような電気光学特性を示す強誘電性液晶も用いること
ができる。

【０１１７】また、ある温度域において反強誘電相を示
す液晶を反強誘電性液晶（ＡＦＬＣ）という。反強誘電
性液晶を有する混合液晶には、電場に対して透過率が連
続的に変化する電気光学応答特性を示す、無しきい値反
強誘電性混合液晶と呼ばれるものがある。この無しきい
値反強誘電性混合液晶は、いわゆるＶ字型の電気光学応
答特性を示すものがあり、その駆動電圧が約±２．５Ｖ
程度（セル厚約１μｍ〜２μｍ）のものも見出されてい
る。

【０１１８】また、一般に、無しきい値反強誘電性混合
液晶は自発分極が大きく、液晶自体の誘電率が高い。こ
のため、無しきい値反強誘電性混合液晶を液晶表示装置
に用いる場合には、画素に比較的大きな保持容量が必要
となってくる。よって、自発分極が小さな無しきい値反
強誘電性混合液晶を用いるのが好ましい。

【０１１９】なお、このような無しきい値反強誘電性混
合液晶を本発明の液晶表示装置に用いることによって低
電圧駆動が実現されるので、低消費電力化が実現され
る。

【０１２０】（実施例４）

【０１２１】本発明の液晶表示装置は、様々な電子機器
に組み込んで用いることができる。

【０１２２】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター（リア型またはフ
ロント型）、ヘッドマウントディスプレイ（ゴーグル型
ディスプレイ）、ゲーム機、カーナビゲーション、パー
ソナルコンピュータ、携帯情報端末（モバイルコンピュ
ータ、携帯電話または電子書籍等）などが挙げられる。
それらの一例を図１５および図１６に示す。

【０１２３】図１５（Ａ）はフロント型プロジェクタ−
であり、本体１０００１、本発明の液晶表示装置１００
０２、光源１０００３、光学系１０００４、スクリーン
１０００５で構成されている。なお、図１５（Ａ）に
は、液晶表示装置を１つ組み込んだフロントプロジェク
ターが示されているが、液晶表示装置を３個（Ｒ、Ｇ、
Ｂの光にそれぞれ対応させる）組み込んことによって、
より高解像度・高精細のフロント型プロジェクタを実現
することができる。

【０１２４】図１５（Ｂ）はリア型プロジェクターであ
り、１０００６は本体、１０００７は本発明の液晶表示
装置であり、１０００８は光源であり、１０００９はリ
フレクター、１００１０はスクリーンである。なお、図
１５（Ｂ）には、液晶表示装置を３個（Ｒ、Ｇ、Ｂの光
にそれぞれ対応させる）組み込んだリア型プロジェクタ
が示されている。また、本発明の液晶表示装置を１個組
み込んだリア型プロジェクタも提供することができる。

【０１２５】図１６（Ａ）はパーソナルコンピュータで
あり、本体７００１、映像入力部７００２、本発明の液
晶表示装置７００３、キーボード７００４で構成され
る。

【０１２６】図１６（Ｂ）はビデオカメラであり、本体
７１０１、本発明の液晶表示装置７１０２、音声入力部
７１０３、操作スイッチ７１０４、バッテリー７１０
５、受像部７１０６で構成される。

【０１２７】図１６（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体７２０１、カメラ部
７２０２、受像部７２０３、操作スイッチ７２０４、本
発明の液晶表示装置７２０５で構成される。

【０１２８】図１６（Ｄ）はゴーグル型ディスプレイで
あり、本体７３０１、本発明の液晶表示装置７３０２、
アーム部７３０３で構成される。

【０１２９】図１６（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体７４０１、本発明の液晶表示装置７４０２、ス
ピーカ部７４０３、記録媒体７４０４、操作スイッチ７
４０５で構成される。なお、この装置は記録媒体として
ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓ
ｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやイ
ンターネットを行うことができる。

【０１３０】図１６（Ｆ）は、本発明の液晶表示装置を
用いたディスプレイ装置である。７５０１は本体、７５
０２は本発明の液晶表示装置である。

【０１３１】以上の様に、本発明の液晶表示装置の適用
範囲は極めて広く、あらゆる分野の電子機器に適用でき
る。

【０１３２】なお、上述の実施例においては、本発明の
表示装置として液晶表示装置を例に挙げて説明したが、
本発明の表示装置は液晶表示装置に限定されるわけでは
ない。例えば、本発明の表示装置は、アクティブマトリ
クス型有機ＥＬ表示装置として実現することもできる。

【０１３３】

【発明の効果】

【０１３４】本発明の液晶表示装置においては、ソース
信号線にビデオ信号が入力された後もゲート信号線に選
択信号が入力されるので、ゲート信号線およびソース信
号線の負荷容量が大きい場合でも液晶および保持容量に
ビデオ信号を十分に書き込むだけの時間を稼ぐことがで
きる。また、画素のＴＦＴの動作速度が遅くても液晶お
よび保持容量にビデオ信号を十分に書き込むだけの時間
を稼ぐことができる。

【図面の簡単な説明】

【図１】 本発明の液晶表示装置の概略構成図である。

【図２】 本発明の液晶表示装置の駆動タイミングチャ
ートである。

【図３】 本発明の液晶表示装置の概略構成図である。

【図４】 本発明の液晶表示装置の概略構成を示すブロ
ック図である。

【図５】 本発明の液晶表示装置の駆動タイミングチャ
ートである。

【図６】 本発明の液晶表示装置の概略構成を示すブロ
ック図である。

【図７】 本発明の液晶表示装置の駆動タイミングチャ
ートである。

【図８】 本発明の駆動回路を用いた液晶表示装置の作
製工程例を示す図である。

【図９】 本発明の液晶表示装置の作製工程例を示す図
である。

【図１０】 本発明の液晶表示装置の作製工程例を示す
図である。

【図１１】 本発明の液晶表示装置の作製工程例を示す
図である。

【図１２】 本発明の液晶表示装置の作製工程例を示す
図である。

【図１３】 本発明の液晶表示装置の断面図である。

【図１４】 Ｈａｌｆ−Ｖ字型の電気光学特性を示す強
誘電性液晶の印加電圧−透過率特性を示すグラフであ
る。

【図１５】 本発明の液晶表示装置を組み込んだ電子機
器の例である。

【図１６】 本発明の液晶表示装置を組み込んだ電子機
器の例である。

【図１７】 従来の液晶表示装置の概略構成図である。

【図１８】 従来の液晶表示装置の駆動タイミングチャ
ートである。

【図１９】 本発明の液晶表示装置の駆動タイミングチ
ャートである。

【符号の説明】

１０００ 液晶表示装置 １１００ ソースドライバ １２００ ゲートドライバＬ １３００ ゲートドライバＲ １４００ 画素部 １４０１ ＴＦＴ １４０３ 保持容量 １４０４ 液晶 Ｓ１、Ｓ２、Ｓ３、Ｓ４ ソース信号線 Ｇ１Ｌ、Ｇ２Ｌ、Ｇ３Ｌ、Ｇ４Ｌ ゲート信号線 Ｇ１Ｒ、Ｇ２Ｒ、Ｇ３Ｒ、Ｇ４Ｒ ゲート信号線

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 5/66 １０２ Ｈ０４Ｎ 5/66 １０２Ｂ

Claims (11)

【特許請求の範囲】
1. 【請求項１】ＴＦＴを有する（ｍ×２ｎ）個の画素がマ
   トリクス状に配置された画素部と（ｍ、ｎはともに自然
   数）、 ２ｎ本のソース信号線Ｓ１、Ｓ２、・・・、Ｓｎ、Ｓｎ
   ＋１、Ｓｎ＋２、・・・、Ｓ２ｎにビデオ信号を供給す
   るソースドライバと、 ｍ本の第１のゲート信号線Ｇ１Ｌ、Ｇ２Ｌ、・・・、Ｇ
   ｍＬに選択信号を供給する第１のゲートドライバと、 ｍ本の第２のゲート信号線Ｇ１Ｒ、Ｇ２Ｒ、・・・、Ｇ
   ｍＲに選択信号を供給する第２のゲートドライバと、を
   有する表示装置であって、 前記ソース信号線Ｓ１、Ｓ２、・・・、Ｓｎに接続され
   た前記画素は、前記第１のゲート信号線Ｇ１Ｌ、Ｇ２
   Ｌ、・・・、ＧｍＬから選択信号を供給され、 前記ソース信号線Ｓｎ＋１、Ｓｎ＋２、・・・、Ｓ２ｎ
   に接続された前記画素は、前記第２のゲート信号線Ｇ１
   Ｒ、Ｇ２Ｒ、・・・、ＧｍＲから選択信号を供給され、 前記第１のゲート信号線Ｇ１Ｌに選択信号が供給されて
   いる間に、前記第２のゲート信号線Ｇ１Ｒに選択信号が
   供給され始め、 前記第２のゲート信号線Ｇ１Ｒに選択信号が供給されて
   いる間に、前記第１のゲート信号線Ｇ１Ｌに選択信号が
   供給され始めることを特徴とする表示装置。
2. 【請求項２】ＴＦＴを有する（ｍ×２ｎ）個の画素がマ
   トリクス状に配置された画素部と（ｍ、ｎはともに自然
   数）、 ２ｎ本のソース信号線Ｓ１、Ｓ２、・・・、Ｓｎ、Ｓｎ
   ＋１、Ｓｎ＋２、・・・、Ｓ２ｎにビデオ信号を供給す
   るソースドライバと、 ｍ本の第１のゲート信号線Ｇ１Ｌ、Ｇ２Ｌ、・・・、Ｇ
   ｍＬに選択信号を供給する第１のゲートドライバと、 ｍ本の第２のゲート信号線Ｇ１Ｒ、Ｇ２Ｒ、・・・、Ｇ
   ｍＲに選択信号を供給する第１のゲートドライバと、を
   有する表示装置であって、 前記ソース信号線Ｓ１、Ｓ２、・・・、Ｓｎに接続され
   た前記画素は、前記第１のゲート信号線Ｇ１Ｌ、Ｇ２
   Ｌ、・・・、ＧｍＬから選択信号を供給され、 前記ソース信号線Ｓｎ＋１、Ｓｎ＋２、・・・、Ｓ２ｎ
   に接続された前記画素は、前記第２のゲート信号線Ｇ１
   Ｒ、Ｇ２Ｒ、・・・、ＧｍＲから選択信号を供給され、 前記選択信号は、前記第１のゲート信号線Ｇ１Ｌ、前記
   第２のゲート信号線Ｇ１Ｒ、前記第１のゲート信号線Ｇ
   ２Ｌ、前記第２のゲート信号線Ｇ２Ｒ、・・・、前記第
   １のゲート信号線ＧｍＬ、前記第２のゲート信号線Ｇｍ
   Ｒの順に半周期づつ遅れながら順に供給されることを特
   徴とする表示装置。
3. 【請求項３】請求項１または２に記載の表示装置を３個
   用いたことを特徴とするリアプロジェクター。
4. 【請求項４】請求項１または２に記載の表示装置を３個
   用いたことを特徴とするフロントプロジェクター。
5. 【請求項５】請求項１または２に記載の表示装置を１個
   用いたことを特徴とするリアプロジェクター。
6. 【請求項６】請求項１または２に記載の表示装置をを１
   個用いたことを特徴とするフロントプロジェクター。
7. 【請求項７】請求項１または２に記載の表示装置を用い
   たことを特徴とするヘッドマウントディスプレイ。
8. 【請求項８】請求項１または１に記載の表示装置を用い
   たことを特徴とするコンピュータ。
9. 【請求項９】請求項１または２に記載の表示装置を用い
   たことを特徴とするビデオカメラ。
10. 【請求項１０】請求項１または２に記載の表示装置を用
    いたことを特徴とするＤＶＤプレーヤー。
11. 【請求項１１】請求項１または２に記載の表示装置を用
    いたことを特徴とするディスプレイ装置。