JP2001100712A - 表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 良好な画像を表示することができる表示装置
を提供すること。 【解決手段】本発明によると、複数のＴＦＴがマトリク
ス状に配置された画素部と、ソースドライバと、ゲート
ドライバと、を有する表示パネルと、外部から入力され
る映像信号を処理する映像信号処理回路と、前記表示パ
ネルおよび前記映像信号処理回路を制御するコントロー
ル回路と、を有する表示装置であって、前記映像信号処
理回路は、補正テーブルに基づき前記映像信号を補正
し、補正された映像信号を前記表示パネルへ供給するこ
とを特徴とする表示装置が提供される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】

【０００２】本発明は表示装置に関する。特に、アクテ
ィブマトリクス型の液晶パネルを用いた表示装置に関す
る。なお、本発明は表示媒体に液晶以外のものを用いた
表示パネルを用いた表示装置にも適用し得る。

【０００３】

【従来の技術】

【０００４】最近安価なガラス基板上に半導体薄膜を形
成した半導体装置、例えば薄膜トランジスタ（ＴＦＴ）
を作製する技術が急速に発達してきている。その理由
は、アクティブマトリクス型液晶表示装置（液晶パネ
ル）の需要が高まってきたことによる。

【０００５】アクティブマトリクス型液晶表示装置は、
マトリクス状に配置された数十〜数百万個もの画素領域
にそれぞれＴＦＴが配置され、各画素電極に出入りする
電荷をＴＦＴのスイッチング機能により制御するもので
ある。

【０００６】画素領域には、ガラス基板上に形成された
アモルファスシリコンを利用した薄膜トランジスタが配
置されている。

【０００７】また、基板として石英を利用し、多結晶珪
素膜でもって薄膜トランジスタを作製する構成も知られ
ている。この場合、周辺駆動回路も画素部も石英基板上
に形成される薄膜トランジスタでもって構成される。

【０００８】また、レーザーアニール等の技術を利用す
ることにより、ガラス基板上に結晶性珪素膜を用いた薄
膜トランジスタを作製する技術も知られている。この技
術を利用すると、ガラス基板に画素部と周辺駆動回路と
を集積化することができる。

【０００９】

【発明が解決しようとする課題】

【００１０】近年、アクティブマトリクス型液晶パネル
がノート型のパーソナルコンピュータに多用されてきて
いる。パーソナルコンピュータにおいては、複数のソフ
トウエアを同時に起動したり、デジタルカメラからの映
像を取り込んで加工したりと、多階調の液晶パネルが要
求されている。

【００１１】また、ハイビジョン信号による画像を写す
ことができる大画面に対応した液晶プロジェクタの需要
が高まってきている。この場合も、階調表示をいかに細
かくできるかが表示画像の良否にかかっている。

【００１２】このように、高画質な映像を提供するため
には、階調表示がどこまで細かくできるかが重要とな
る。階調表示の方法としては、ソース線にビデオ信号や
テレビジョン信号などのアナログ信号を供給する場合
（アナログ階調）と、パーソナルコンピュータが出力す
るデータ信号などのデジタル信号を供給する場合（デジ
タル階調）とがある。

【００１３】アナログ階調では、上述したようにソース
ドライバからの信号により画像信号線に供給されるアナ
ログ画像信号が順次選択され、対応するソース線に所定
の画像信号が供給される。

【００１４】デジタル階調では、画像信号線に供給され
るデジタル信号が順次選択され、Ｄ／Ａ変換された後、
対応するソース線に所定の画像信号が供給される。

【００１５】液晶パネルの場合、いずれの階調表示を用
いる場合でも、液晶に印加する電圧（Ｖ）と透過光強度
との間には、図１７点線で示されるような関係がある。
ただし、液晶パネルは、ＴＮ（ツイストネマチック）モ
ードで電圧が印加されていない時に明状態となるノーマ
リホワイトモードを用いているものとする。

【００１６】図１７からもわかるように液晶に印加され
る電圧と透過光強度との間には非線型関係があり、印加
する電圧に応じた階調表示を行うことが難しい。よっ
て、外部から入力される画像信号を正確に画像として復
元することができず、良好な画像を提供することが困難
である。

【００１７】そこで本発明は上記の事情を鑑みてなされ
たものであり、良好な階調表示を行える表示装置を提供
することを課題とする。

【００１８】

【課題を解決するための手段】

【００１９】本発明によると、複数のＴＦＴがマトリク
ス状に配置された画素部と、ソースドライバと、ゲート
ドライバと、を有する表示パネルと、外部から入力され
る映像信号を処理する映像信号処理回路と、前記表示パ
ネルおよび前記映像信号処理回路を制御するコントロー
ル回路と、を有する表示装置であって、前記映像信号処
理回路は、補正テーブルに基づき前記映像信号を補正
し、補正された映像信号を前記表示パネルへ供給するこ
とを特徴とする表示装置が提供される。

【００２０】また、本発明によると、複数のＴＦＴがマ
トリクス状に配置された画素部と、ソースドライバと、
ゲートドライバと、を有する表示パネルと、外部から入
力される映像信号を処理する映像信号処理回路と、前記
表示パネルおよび前記映像信号処理回路を制御するコン
トロール回路と、を有する表示装置であって、前記映像
信号処理回路は、補正テーブルに基づき前記映像信号を
ガンマ補正し、ガンマ補正された映像信号を前記表示パ
ネルへ供給することを特徴とする表示装置が提供され
る。

【００２１】前記表示パネルは液晶表示パネルであるよ
うにしてもよい。

【００２２】前記ソースドライバはＤ／Ａ変換回路を有
するデジタルドライバであるようにしてもよい。

【００２３】

【発明の実施の形態】

【００２４】図１に本発明の実施の形態を示す。図１に
おいて、１００は液晶パネルであり、ソースドライバ１
１０および１２０、ゲートドライバ１３０、デジタルビ
デオ信号分割回路１４０、および画素部１５０を有して
いる。画素部１５０はマトリクス状に配置された画素を
有しており、各画素はＴＦＴ１５１、画素電極等を有し
ている。また、液晶パネルはソースドライバ１１０およ
び１２０、ゲートドライバ１３０、デジタルビデオ信号
分割回路１４０、および画素部１５０が形成されたアク
ティブマトリクス基板と対向基板とが液晶１５２を挟ん
で貼り合されて構成されている。なお、ここでは、液晶
パネルを例にとっているが、これに限定されるわけでは
なく、印加電圧に応じて電気光学特性が変化する他の表
示媒体を用いた表示パネルをも用いることができる。ま
た、本実施の形態では、デジタルドライバを有する液晶
パネルについて説明するが、アナログドライバを有する
液晶パネルも用いることができる。

【００２５】１６０は映像信号処理回路であり、外部か
ら入力されるアナログビデオ信号２００をデジタル映像
信号に変換するＡ／Ｄ変換回路１６３、およびデジタル
ビデオ信号を補正する補正回路１６１を有している。補
正回路１６１は補正メモリ１６２を有している。本発明
の表示装置においては、補正メモリに記憶された補正テ
ーブルに基づいてデジタルビデオ信号が補正される。

【００２６】コントロール回路１７０は、液晶パネル１
００および映像信号処理回路１６０に供給する種々の信
号をコントロールする。コントロール回路１７０には同
期信号が入力される。

【００２７】映像信号処理回路１６０、コントロール回
路１７０等は、液晶パネル１００とは異なる基板、例え
ば別のプリント基板に実装されており、当該基板上の回
路と液晶パネル１００とは、ケーブルやフレキシブル配
線板等によって接続されている。なお、映像信号処理回
路１６０、コントロール回路１７０等の回路の一部また
は全部を液晶パネルと同一基板に設ける構成とすれば集
積化が図れるため、好ましいことはいうまでもない。

【００２８】コントロール回路１７０は、同期信号２１
０に基づいてソースドライバ回路１１０および１２０、
ゲートドライバ回路１３０、デジタルビデオ信号分割回
路１４０、ならびに映像信号処理回路１６０等の動作タ
イミングを制御するのに必要なパルス（スタートパル
ス、クロックパルス、同期信号等）を作成し供給する回
路である。

【００２９】デジタルビデオ信号分割回路１４０には、
映像信号処理回路１６０で補正されたデジタル映像信号
とコントロール回路１７０からのスタートパルス信号、
クロック信号、水平同期信号等が入力される。

【００３０】コントロール回路１７０は、入力された同
期信号２１０を基準にして、位相同期された発振器から
出力される発振クロック信号（ＯＳＣ）を原発振とし
て、予め設定されたカウント数（分周比）のクロックを
カウントする動作（分周）を繰り返す。この分周と同時
にクロックをカウントし、ソースドライバ回路に供給す
る画面水平方向のスタートパルス（Ｓ＿ＳＰ）およびク
ロックパルス（Ｓ＿ＣＫ）、ゲートドライバ回路に供給
する画面垂直方向のスタートパルス（Ｇ＿ＳＰ）および
クロックパルス（Ｇ＿ＣＫ）、ならびにデジタルビデオ
信号分割回路に供給するクロックパルス（Ｄ＿ＣＫ）等
を作成する。さらに、水平同期信号（ＨＳＹ）、垂直同
期信号（ＶＳＹ）を作成する場合もある。

【００３１】外部から映像信号処理回路１６０へ入力さ
れるビデオ信号２００はアナログ信号である。映像信号
処理回路１６０において、ビデオ信号２００はＡ／Ｄ変
換回路１６３によりデジタルビデオ信号に変換され補正
回路１６１に出力される。補正回路１６１は、補正メモ
リに記憶された補正テーブルに基づき、入力するデジタ
ルビデオ信号に液晶特性を考慮したγ補正を施し階調特
性等を改善する。補正されたデジタルビデオ信号は液晶
パネル１００のデジタルビデオ信号分割回路に供給され
る。

【００３２】ここで、図２を参照する。図２は、本実施
の形態の液晶パネル１００のブロック図をさらに詳細に
示したものである。

【００３３】ソースドライバ１１０は、シフトレジスタ
回路（２４０ステージ×２のシフトレジスタ回路）１１
１、ラッチ回路１（９６０×８デジタルラッチ回路）１
１２、ラッチ回路２（９６０×８デジタルラッチ回路）
１１３、セレクタ回路１（２４０のセレクタ回路）１１
４、Ｄ／Ａ変換回路（２４０のＤＡＣ）１１５、セレク
タ回路２（２４０のセレクタ回路）１１６を有してい
る。その他、バッファ回路やレベルシフタ回路（いずれ
も図示せず）を有している。また、説明の便宜上、Ｄ／
Ａ変換回路１１５にはレベルシフタ回路が含まれてい
る。

【００３４】ソースドライバ１２０は、ソースドライバ
１１０と同じ構成を有している。なお、ソースドライバ
１１０は奇数番目のソース信号線にビデオ信号（階調電
圧信号）を供給し、ソースドライバ１２０は偶数番目の
ソース信号線にビデオ信号を供給する。

【００３５】なお、本実施例の液晶パネル１００におい
ては、回路レイアウトの都合上、画素部の上下を挟むよ
うに２つのソースドライバ１１０およびソースドライバ
１２０を設けたが、回路レイアウト上可能であればソー
スドライバを１つだけ設けるようにしても良い。

【００３６】ここで、本実施例の液晶パネル１００の動
作および信号の流れを説明する。

【００３７】シフトレジスタ回路１１１にクロック信号
（Ｓ＿ＣＫ）およびスタートパルス（Ｓ＿ＳＰ）が入力
される。シフトレジスタ回路１１１は、クロック信号
（Ｓ＿ＣＫ）およびスタートパルス（Ｓ＿ＳＰ）に基づ
きタイミング信号を順に発生させ、バッファ回路等（図
示せず）を通して後段の回路へタイミング信号を順次供
給する。

【００３８】シフトレジスタ回路からのタイミング信号
は、バッファ回路等によってバッファされる。タイミン
グ信号が供給されるソース信号線には、多くの回路ある
いは素子が接続されているために負荷容量（寄生容量）
が大きい。この負荷容量が大きいために生ずるタイミン
グ信号の立ち上がりまたは立ち下がりの”鈍り”を防ぐ
ために、このバッファ回路が設けられる。

【００３９】バッファ回路によってバッファされたタイ
ミング信号は、ラッチ回路１（１１２）に供給される。
ラッチ回路１（１１２）は、８ビットデジタルビデオ信
号を処理するラッチ回路を９６０ステージ有してる。ラ
ッチ回路１（１１２）は、前記タイミング信号が入力さ
れると、デジタルビデオ信号分割回路から供給される８
ビットデジタルビデオ信号を順次取り込み、保持する。

【００４０】ラッチ回路１（１１２）の全てのステージ
にラッチ回路にデジタルビデオ信号の書き込みが一通り
終了するまでの時間は、ライン期間と呼ばれる。すなわ
ち、ラッチ回路１（１１２）の中で一番左側のステージ
のラッチ回路にデジタルビデオ信号の書き込みが開始さ
れる時点から、一番右側のステージのラッチ回路にデジ
タルビデオ信号の書き込みが終了する時点までの時間間
隔がライン期間である。実際には、上記ライン期間に水
平帰線期間が加えられた期間をライン期間と呼ぶことも
ある。

【００４１】１ライン期間の終了後、シフトレジスタ回
路１１１の動作タイミングに合わせて、ラッチ回路２
（１１３）にラッチシグナル（ＬＳ）が供給される。こ
の瞬間、ラッチ回路１（１１２）に書き込まれ保持され
ているデジタルビデオ信号は、ラッチ回路２（１１３）
に一斉に送出され、ラッチ回路２（１１３）の全ステー
ジのラッチ回路に書き込まれ、保持される。

【００４２】デジタルビデオ信号をラッチ回路２（１１
３）に送出し終えたラッチ回路１（１１２）には、シフ
トレジスタ回路１１１からのタイミング信号に基づき、
再びデジタルビデオ信号分割回路から供給されるデジタ
ルビデオ信号の書き込みが順次行われる。

【００４３】この２順目の１ライン期間中には、ラッチ
回路２（１１３）に書き込まれ、保持されているデジタ
ルビデオ信号が、セレクタ回路１（１１４）によって順
次選択され、Ｄ／Ａ変換回路１１５に供給される。なお
本実施の形態では、セレクタ回路１（１１４）において
は、１つのセレクタ回路がソース信号線４本に対応して
いる。

【００４４】なお、セレクタ回路については、本出願人
による特許出願である特願平９−２８６０９８号に記載
されているものを用いることもできる。

【００４５】本実施の形態では、ソース信号線４本毎に
一つのセレクタ回路が設けられている。また、１ライン
走査期間の１／４ずつ対応するソース信号線にラッチ回
路１（１１２）から供給される８ビットデジタルビデオ
データが選択される。

【００４６】セレクタ回路１１４で選択された８ビット
デジタルビデオデータがＤ／Ａ変換回路１１５に供給さ
れる。ここで、本実施例に用いられるＤ／Ａ変換回路に
ついて図３および図４を用いて解説する。

【００４７】図３には、本実施の形態のＤ／Ａ変換回路
の回路図が示されている。なお、本実施の形態のＤ／Ａ
変換回路は、レベルシフタ回路（Ｌ．Ｓ）１１５−２を
有しているが、このレベルシフタ回路を省略して設計す
ることも可能である。なお、レベルシフタ回路（Ｌ．
Ｓ）１１５−２の回路構成については、図４（Ａ）に示
されている。レベルシフタ回路においては、入力ＩＮに
信号Ｌｏが入力され、入力ＩＮｂに信号Ｈｉが入力され
た時に、出力ＯＵＴからは高電位電源ＶｄｄＨＩが、出
力ＯＵＴｂからは低電位電源Ｖｓｓが出力されるように
なっている。また、入力ＩＮに信号Ｈｉが入力され、入
力ＩＮｂに信号Ｌｏが入力された時に、出力ＯＵＴから
は低電位電源Ｖｓｓが、出力ＯＵＴｂからは高電位電源
ＶｄｄＨＩが出力されるようになっている。

【００４８】本実施の形態のＤ／Ａ変換回路には、ＮＯ
Ｒ回路（１１５−１）の一方の入力に８ビットのデジタ
ルビデオ信号（Ｄ0〜Ｄ7）の反転データ（ここでは反転
Ｄ0〜Ｄ7と呼ぶ）が入力されるようになっている。この
ＮＯＲ回路（１１５−１）の他方の入力には、リセット
パルスＡ（ＲｅｓA）が入力される。このリセットパル
スＡは、Ｄ／Ａ変換回路のリセット期間ＴRに入力され
る。本実施の形態の場合、デジタルビデオ信号（反転Ｄ
0〜Ｄ7）はリセット期間ＴR中にもＮＯＲ回路（１１５
−１）へ入力されているが、ＮＯＲ回路にリセットパル
スＲｅｓＡが入力されている間は、ＮＯＲ回路からはデ
ジタルビデオ信号が出力されないようになっている。

【００４９】なお、ＮＯＲ回路を省略し、リセット期間
ＴRの終了後、デジタルビデオ信号（反転Ｄ0〜Ｄ7）が
入力されるようにしてもよい。

【００５０】リセット期間ＴRの終了後、データ書き込
み期間ＴEが始まり、８ビットのデジタルビデオ信号が
レベルシフタ回路によってその電圧レベルを上げられ、
スイッチ回路ＳＷ0〜ＳＷ7に入力される。

【００５１】スイッチ回路ＳＷ0〜ＳＷ7は、それぞれ２
個のアナログスイッチＡＳＷ1およびＡＳＷ2によって構
成されている。アナログスイッチＡＳＷ1およびＡＳＷ2
のそれぞれの回路構成は、図４（Ｂ）に示されている。
ＡＳＷ1の一端はＤＣ＿ＶＩＤＥＯ＿Ｌに、その他端は
ＡＳＷ2の一端に接続されかつ容量に接続されている。
また、各ＡＳＷ2の一端はＤＣ＿ＶＩＤＥＯ＿Ｈに、そ
の他端はＡＳＷ2の一端に接続されかつ容量（本実施の
形態では、１ｐＦ、２ｐＦ、４ｐＦ、８ｐＦ、１ｐＦ、
２ｐＦ、４ｐＦ、８ｐＦであるが、これに限られない）
に接続されている。各容量の一端は２つのアナログスイ
ッチに接続されており、他端はリセットスイッチ２（Ｒ
ｅｓ2）に接続されている。また、リセットスイッチ１
（Ｒｅｓ1）の一端は、ＤＣ＿ＶＩＤＥＯ＿Ｍに接続さ
れており、他端は上位ビットに対応する容量の一端に接
続されている。リセットスイッチＲｅｓ1およびＲｅｓ2
には、リセットパルス（ＲｅｓB）および反転リセット
パルス（反転ＲｅｓB）が入力される。

【００５２】また、上位ビットに対応する回路と下位ビ
ットに対応する回路の接続点には、容量（１ｐＦ）が設
けられている。なお、本実施の形態における、上述の全
て容量はそれらの値に限定されるわけではない。

【００５３】Ｄ／Ａ変換回路１１５は、８ビットのデジ
タルビデオ信号をアナログビデオ信号（階調電圧）に変
換し、セレクタ回路２（１１６）によって選択されるソ
ース信号線に順次供給される。なお、本実施の形態で用
いたＤ／Ａ変換回路の詳細については、本出願人による
特許出願である特願平１１ー７７８４６号を参照するこ
とができる。

【００５４】ソース信号線に供給されるアナログ信号
は、ソース信号線に接続されている画素部の画素ＴＦＴ
のソース領域に供給される。

【００５５】ゲートドライバ１３０においては、シフト
レジスタ（図示せず）からのタイミング信号がバッファ
回路（図示せず）に供給され、対応するゲート信号線
（走査線）に供給される。ゲート信号線には、１ライン
分の画素ＴＦＴのゲート電極が接続されており、１ライ
ン分全ての画素ＴＦＴを同時にＯＮにしなくてはならな
いので、バッファ回路には電流容量の大きなものが用い
られる。

【００５６】このように、ゲートドライバからの走査信
号によって対応する画素ＴＦＴのスイッチングが行わ
れ、ソースドライバからのアナログ信号（階調電圧）が
画素ＴＦＴに供給され、液晶分子が駆動される。

【００５７】１４０はデジタルビデオ信号分割回路（Ｓ
ＰＣ；Serial-to-Parallel Conversion Circuit）であ
る。デジタルビデオ信号分割回路１４０は、液晶パネル
１００の外部装置から（映像信号処理回路１６０から）
入力されるデジタルビデオ信号の周波数を１／ｍに落と
すための回路である。外部から入力されるデジタルビデ
オ信号を分割することにより、駆動回路の動作に必要な
信号の周波数も1／ｍに落とすことができる。

【００５８】本実施の形態では、デジタルビデオ信号分
割回路１４０には、外部から８０ＭＨｚの８ビットデジ
タルビデオ信号が入力される。デジタルビデオ信号分割
回路１４０は、外部から入力される８０ＭＨｚの８ビッ
トデジタルビデオ信号をシリアル−パラレル変換し、１
０ＭＨｚのデジタルビデオ信号をソースドライバ１１０
および１２０に供給する。

【００５９】なお、本実施の形態のデジタルビデオデー
タ分割回路１４０には、８０ＭＨｚのデジタルビデオデ
ータの他、４０ＭＨｚのクロック（Ｄ＿ＣＫ）およびリ
セットパルス（Ｄ＿Ｒｅｓ）が外部から入力される。本
実施の形態のデジタルビデオ信号分割回路１４０は、入
力されるデジタルビデオ信号の周波数の半分の周波数の
クロックしか必要としない。よって、従来のものと比較
して、本実施の形態のデジタルビデオ信号分割回路１４
０は安定性および信頼性が高い。

【００６０】ここで、本発明の表示装置の映像信号処理
回路１６０の補正回路における補正メモリの補正テーブ
ルの作成方法について説明する。

【００６１】図５を参照する。図５には、本発明の表示
装置の映像信号処理回路１６０の補正回路における補正
メモリの補正テーブルを作成する場合の回路ブロック図
が示されている。３００は撮像装置であり、液晶パネル
に表示される映像を電気信号に変換する。この撮像装置
３００には、ＣＣＤカメラ、デジタルビデオカメラ等、
他の撮像装置を用いることができる。また、単に表示さ
れた映像の明るさや輝度を測定する輝度計あるいは照度
計が用いられてもよい。輝度計あるいは照度計が用いら
れる場合、これらの装置から供給される信号をデジタル
信号に変換するＡ／Ｄ変換回路を用いるとよい。

【００６２】３１０はデジタルシグナルプロセッサ（Ｄ
ＳＰ）であり、３２０はリファレンス信号供給源であ
り、３３０はシグナルジェネレータ（ＳＧ）である。な
お、説明の便宜上、液晶パネル１００を挟むように配置
される偏光板は省略してある。

【００６３】３３０はシグナルジェネレータ（ＳＧ）で
あり、デジタル信号を供給する。映像信号処理回路１６
０の補正回路１６１は、シグナルジェネレータ３３０か
ら供給されるデジタル信号をガンマ補正し、補正後のデ
ジタル信号を液晶パネル１００に送出する。液晶パネル
１００は、映像信号処理回路１６０から供給されるデジ
タル信号に基づいて映像を表示する。

【００６４】表示された映像は、撮像装置３００を用い
てデジタル信号化される。撮像装置３００から送出され
るデジタル信号は、デジタルシグナルプロセッサ（ＤＳ
Ｐ）３１０に供給される。デジタルシグナルプロセッサ
３１０は、撮像装置３００から供給されるデジタル信号
とリファレンス信号供給源３２０から供給されるデジタ
ル信号とを比較し、そのデータのずれを補正回路１６１
にフィードバックする。なお、リファレンス信号はシグ
ナルジェネレータ３３０から直接供給されるようにして
もよい。

【００６５】デジタルシグナルプロセッサ３１０から供
給される信号に従って、補正回路１６１は、シグナルジ
ェネレータ３３０からのデジタル信号をさらに補正し、
再び液晶パネルに送出する。液晶パネル１００は、映像
信号処理回路１６０から供給されるデジタル信号に基づ
いて映像を表示する。

【００６６】表示された映像は、撮像装置３００を用い
て再びデジタル信号化される。撮像装置３００から供給
されるデジタル信号は、デジタルシグナルプロセッサ３
１０に送出される。デジタルシグナルプロセッサ３１０
は、撮像装置３００から供給されるデジタル信号とリフ
ァレンス信号供給源３２０から供給されるデジタル信号
とを比較し、そのずれを補正回路１６１に再びフィード
バックする。

【００６７】以上の動作が適当なガンマ補正のデータが
得られるまで繰り返される。例えば、シグナルジェネレ
ータ３３０から画素に印加される最大電圧の１０％とな
る階調電圧を生じるデジタル信号が補正回路１６１に供
給された場合、画素領域に表示される画像の強度が最大
電圧が印加された時の１０％（あるいはほぼ１０％）と
なるまで以上の動作が繰り返される。

【００６８】適切なガンマ補正のデータが得られたら、
そのデータを補正メモリ１６２の指定したアドレスに記
憶する。

【００６９】その後、次のデジタル信号の補正を開始す
るために、シグナルジェネレータ３３０は、前回と異な
るデジタル信号を補正回路１６１に送出する。そして上
述した動作が繰り返され、そのデジタル信号に対する適
切なガンマ補正のデータが得られたら、そのデータを補
正メモリ１６２の指定したアドレスに記憶する。

【００７０】デジタル信号のガンマ補正データが全て補
正メモリ１６２に記憶されると、シグナルジェネレータ
３３０、デジタルシグナルプロセッサ３１０は、液晶パ
ネル１００から切り離される。以上をもって、ガンマ補
正の補正テーブルの作成が終了する。

【００７１】以後、デジタル信号が補正回路１６０に供
給され、補正メモリ１６１に記憶されているガンマ補正
テーブルのデータに基づいて、デジタル信号がガンマ補
正され、液晶パネル１００に供給される。液晶パネル１
００に供給されるデジタル信号には適切な補正がされて
いるので、液晶パネルには良好な映像が表示される。

【００７２】図６は、本発明の表示装置をフロントプロ
ジェクタとして用いる場合の補正テーブルの作成におけ
る各装置の配置を示した図である。

【００７３】ここで、光学エンジン５００の構成を図１
３に示す。光学エンジン５００は、光源５０１、クロス
ダイクロイックミラー５０２および５０３、ミラー５０
４、５０５、５０６および５０７、ならびに液晶パネル
１００Ｒ、１００Ｇおよび１００Ｂを有している。な
お、液晶パネル１００Ｒ、１００Ｇおよび１００Ｂに
は、一対の偏光板５０８が設けられているなお、。液晶
パネル１００Ｒ、１００Ｇおよび１００Ｂの配置はこれ
に限られるわけではない。

【００７４】光源５０１は白色光源である。光源５０１
には、例えば、メタルハライドランプを用いることがで
きる。クロスダイクロイックミラー５０２は、光源５０
１からの白色光を３つの異なる色（赤、青、緑）の光に
分離する。ミラー５０４〜５０７は全反射ミラーであ
る。液晶パネル１００Ｒ、１００Ｇおよび１００Ｂは、
それぞれ、赤、緑、青の映像を表示する液晶パネルであ
る。液晶パネル１００Ｒ、１００Ｇおよび１００Ｂに
は、それぞれ、赤、緑、青の光が入射され光学的に変調
され映像情報を有する光となる。液晶パネル１００Ｒ、
１００Ｇおよび１００Ｂから出射された映像情報を有す
る３つの光は、クロスダイクロイックミラー５０３によ
って合成される。クロスダイクロイックミラー５０３に
よって合成された映像情報を有する光は、レンズ等（図
示せず）を介してスクリーン（図示せず）に拡大投射さ
れる。

【００７５】再び図６を参照する。図６では、本発明の
表示装置を組み込んだ光学エンジンをフロントプロジェ
クタとして使用する場合について示している。図６に示
すように、光学エンジン５００、スクリーン５１０、シ
グナルジェネレータ３３０、デジタルシグナルプロセッ
サ３１０および撮像装置３００を用いて、補正テーブル
の作成を行う。撮像装置３００はスクリーン上に映し出
された映像を撮像し、デジタル信号に変換する。なお、
補正テーブルの作成手順は、上述した通りである。

【００７６】また、図７には、本発明の表示装置を組み
込んだ光学エンジンをリアプロジェクタとして用いた場
合の補正テーブルの作成するための構成が示されてい
る。

【００７７】７００はリアプロジェクタ本体であり、７
１０はスクリーンであり、７２０および７３０はリフレ
クタである。光学エンジン５００は、図１３に示したも
のと同様なものが用いられる。

【００７８】なお、本実施の形態では、８ビットデジタ
ルデータを例にとっているが、これに限られず、ｎビッ
トデジタルデータを扱うようにしてもよい（ｎは自然
数）。

【００７９】なお、本実施の形態においては、外部から
アナログビデオ信号が入力される場合について説明した
が、外部からデジタルビデオ信号が入力されるようにし
ても良い。その場合、映像信号処理回路１６０のＡ／Ｄ
変換回路は不要である。

【実施例】ここで、本発明の表示装置の実施例について
説明する。

【００８０】（実施例１）本実施例においては、本発明
の表示装置の液晶パネルの作製方法例を図８〜図１２を
用いて説明する。本実施例の液晶パネルにおいては、画
素部、ソースドライバ、ゲートドライバ等を一つの基板
上に一体形成される。なお、説明の便宜上、画素ＴＦＴ
とＤ／Ａ変換回路のアナログスイッチを構成するＮｃｈ
ＴＦＴとインバータ回路を構成するＰｃｈＴＦＴおよび
ＮｃｈＴＦＴとが同一基板上に形成されることを示すも
のとする。

【００８１】図８（Ａ）において、基板６００１には低
アルカリガラス基板や石英基板を用いることができる。
本実施例では低アルカリガラス基板を用いた。この場
合、ガラス歪み点よりも１０〜２０℃程度低い温度であ
らかじめ熱処理しておいても良い。この基板６００１の
ＴＦＴ形成表面には、基板６００１からの不純物拡散を
防ぐために、酸化シリコン膜、窒化シリコン膜または酸
化窒化シリコン膜などの下地膜６００２を形成する。例
えば、プラズマＣＶＤ法でＳｉＨ₄、ＮＨ₃、Ｎ₂Ｏから
作製される酸化窒化シリコン膜を１００ｎｍ、同様にＳ
ｉＨ₄、Ｎ₂Ｏから作製される酸化窒化シリコン膜を２０
０ｎｍの厚さに積層形成する。

【００８２】次に、２０〜１５０ｎｍ（好ましくは３０
〜８０ｎｍ）の厚さで非晶質構造を有する半導体膜６０
０３ａを、プラズマＣＶＤ法やスパッタ法などの公知の
方法で形成する。本実施例では、プラズマＣＶＤ法で非
晶質シリコン膜を５４ｎｍの厚さに形成する。非晶質構
造を有する半導体膜としては、非晶質半導体膜や微結晶
半導体膜があり、非晶質シリコンゲルマニウム膜などの
非晶質構造を有する化合物半導体膜を適用しても良い。
また、下地膜６００２と非晶質シリコン膜６００３ａと
は同じ成膜法で形成することが可能であるので、両者を
連続形成しても良い。その場合、下地膜を形成した後、
一旦大気雰囲気に晒すことがなくその表面の汚染を防ぐ
ことが可能となり、作製するＴＦＴの特性バラツキやし
きい値電圧の変動を低減させることができる（図８
（Ａ））。

【００８３】そして、公知の結晶化技術を使用して非晶
質シリコン膜６００３ａから結晶質シリコン膜６００３
ｂを形成する。例えば、レーザー結晶化法や熱結晶化法
（固相成長法）を適用すれば良いが、ここでは、特開平
７−１３０６５２号公報で開示された技術に従って、触
媒元素を用いる結晶化法で結晶質シリコン膜６００３ｂ
を形成した。結晶化の工程に先立って、非晶質シリコン
膜の含有水素量にもよるが、４００〜５００℃で１時間
程度の熱処理を行い、含有水素量を５atom％以下にして
から結晶化させることが望ましい。非晶質シリコン膜を
結晶化させると原子の再配列が起こり緻密化するので、
作製される結晶質シリコン膜の厚さは当初の非晶質シリ
コン膜の厚さ（本実施例では５４ｎｍ）よりも１〜１５
％程度減少する（図８（Ｂ））。

【００８４】そして、結晶質シリコン膜６００３ｂを島
状にパターンニングして、島状半導体層６００４〜６０
０７を形成する。その後、プラズマＣＶＤ法またはスパ
ッタ法により５０〜１５０ｎｍの厚さの酸化シリコン膜
によるマスク層６００８を形成する（図８（Ｃ））。本
実施例では、マスク層６００８の厚さは１３０ｎｍとす
る。

【００８５】そしてレジストマスク６００９を設け、ｎ
チャネル型ＴＦＴを形成することとなる島状半導体層６
００４〜６００７の全面に１×１０¹⁶〜５×１０¹⁷atom
s／cm³程度の濃度でｐ型を付与する不純物元素としてボ
ロン（Ｂ）を添加する。このボロン（Ｂ）の添加は、し
きい値電圧を制御する目的でなされる。ボロン（Ｂ）の
添加はイオンドープ法で実施しても良いし、非晶質シリ
コン膜を成膜するときに同時に添加しておくこともでき
る。ここでのボロン（Ｂ）添加は必ずしも必要ではない
（図８（Ｄ））。

【００８６】ドライバ等の駆動回路のｎチャネル型ＴＦ
ＴのＬＤＤ領域を形成するために、ｎ型を付与する不純
物元素を島状半導体層６０１０〜６０１２に選択的に添
加する。そのため、あらかじめレジストマスク６０１３
〜６０１６を形成する。ｎ型を付与する不純物元素とし
ては、リン（Ｐ）や砒素（Ａｓ）を用いれば良く、ここ
ではリン（Ｐ）を添加すべく、フォスフィン（ＰＨ₃）
を用いたイオンドープ法を適用した。形成された不純物
領域６０１７、６０１８のリン（Ｐ）濃度は２×１０¹⁶
〜５×１０¹⁹atoms／cm³の範囲とすれば良い。本明細書
中では、ここで形成された不純物領域６０１７〜６０１
９に含まれるｎ型を付与する不純物元素の濃度を
（ｎ^-）と表す。また、不純物領域６０１９は、画素部
の保持容量を形成するための半導体層であり、この領域
にも同じ濃度でリン（Ｐ）を添加する（図９（Ａ））。
その後、レジストマスク６０１３〜６０１６を除去す
る。

【００８７】次に、マスク層６００８をフッ酸などによ
り除去した後、図８（Ｄ）と図９（Ａ）で添加した不純
物元素を活性化させる工程を行う。活性化は、窒素雰囲
気中で５００〜６００℃で１〜４時間の熱処理や、レー
ザー活性化の方法により行うことができる。また、両者
を併用して行っても良い。本実施例では、レーザー活性
化の方法を用いる。レーザー光にはＫｒＦエキシマレー
ザー光（波長２４８ｎｍ）を用いる。本実施例では、レ
ーザー光の形状を線状ビームに加工して用い、発振周波
数５〜５０Ｈｚ、エネルギー密度１００〜５００ｍＪ／
ｃｍ²として線状ビームのオーバーラップ割合を８０〜
９８％で走査することによって島状半導体層が形成され
た基板全面を処理する。尚、レーザー光の照射条件には
何ら限定される事項はなく適宣決定することができる。

【００８８】そして、ゲート絶縁膜６０２０をプラズマ
ＣＶＤ法またはスパッタ法を用いて１０〜１５０ｎｍの
厚さでシリコンを含む絶縁膜で形成する。例えば、１２
０ｎｍの厚さで酸化窒化シリコン膜を形成する。ゲート
絶縁膜には、他のシリコンを含む絶縁膜を単層または積
層構造として用いても良い（図９（Ｂ））。

【００８９】次に、ゲート電極を形成するために第１の
導電層を成膜する。この第１の導電層は単層で形成して
も良いが、必要に応じて二層あるいは三層といった積層
構造としても良い。本実施例では、導電性の窒化物金属
膜から成る導電層（Ａ）６０２１と金属膜から成る導電
層（Ｂ）６０２２とを積層させる。導電層（Ｂ）６０２
２はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン
（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、また
は前記元素を主成分とする合金か、前記元素を組み合わ
せた合金膜（代表的にはＭｏ−Ｗ合金膜またはＭｏ−Ｔ
ａ合金膜）で形成すれば良く、導電層（Ａ）６０２１は
窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、
窒化チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）で
形成する。また、導電層（Ａ）６０２１は代替材料とし
て、タングステンシリサイド、チタンシリサイド、モリ
ブデンシリサイドを適用しても良い。導電層（Ｂ）６０
２２は低抵抗化を図るために含有する不純物濃度を低減
させると良く、特に酸素濃度に関しては３０ｐｐｍ以下
とすると良かった。例えば、タングステン（Ｗ）は酸素
濃度を３０ｐｐｍ以下とすることで２０μΩｃｍ以下の
比抵抗値を実現することができる。

【００９０】導電層（Ａ）６０２１は１０〜５０ｎｍ
（好ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）６０
２２は２００〜４００ｎｍ（好ましくは２５０〜３５０
ｎｍ）とすれば良い。本実施例では、導電層（Ａ）６０
２１に５０ｎｍの厚さの窒化タンタル膜を、導電層
（Ｂ）６０２２には３５０ｎｍのＴａ膜を用い、いずれ
もスパッタ法で形成する。このスパッタ法による成膜で
は、スパッタ用のガスのＡｒに適量のＸｅやＫｒを加え
ておくと、形成する膜の内部応力を緩和して膜の剥離を
防止することができる。尚、図示しないが、導電層
（Ａ）６０２１の下に２〜２０ｎｍ程度の厚さでリン
（Ｐ）をドープしたシリコン膜を形成しておくことは有
効である。これにより、その上に形成される導電膜の密
着性向上と酸化防止を図ると同時に、導電層（Ａ）また
は導電層（Ｂ）が微量に含有するアルカリ金属元素がゲ
ート絶縁膜６０２０に拡散するのを防ぐことができる
（図９（Ｃ））。

【００９１】次に、レジストマスク６０２３〜６０２７
を形成し、導電層（Ａ）６０２１と導電層（Ｂ）６０２
２とを一括でエッチングしてゲート電極６０２８〜６０
３１と容量配線６０３２を形成する。ゲート電極６０２
８〜６０３１と容量配線６０３２は、導電層（Ａ）から
成る６０２８ａ〜６０３２ａと、導電層（Ｂ）から成る
６０２８ｂ〜６０３２ｂとが一体として形成されてい
る。この時、後にドライバ等の駆動回路を構成するＴＦ
Ｔのゲート電極６０２８〜６０３０は不純物領域６０１
７、６０１８の一部と、ゲート絶縁膜６０２０を介して
重なるように形成する（図９（Ｄ））。

【００９２】次いで、ドライバのＰチャネル型ＴＦＴの
ソース領域およびドレイン領域を形成するために、Ｐ型
を付与する不純物元素を添加する工程を行う。ここで
は、ゲート電極６０２８をマスクとして、自己整合的に
不純物領域を形成する。このとき、Ｎチャネル型ＴＦＴ
が形成される領域はレジストマスク６０３３で被覆して
おく。そして、ジボラン（Ｂ₂Ｈ₆）を用いたイオンドー
プ法で不純物領域６０３４を形成した。この領域のボロ
ン（Ｂ）濃度は３×１０²⁰〜３×１０²¹atoms／cm³とな
るようにする。本明細書中では、ここで形成された不純
物領域６０３４に含まれるＰ型を付与する不純物元素の
濃度を（ｐ⁺⁺）と表す（図１０（Ａ））。

【００９３】次に、Ｎチャネル型ＴＦＴにおいて、ソー
ス領域またはドレイン領域として機能する不純物領域の
形成を行った。レジストのマスク６０３５〜６０３７を
形成し、Ｎ型を付与する不純物元素が添加して不純物領
域６０３８〜６０４２を形成した。これは、フォスフィ
ン（ＰＨ₃）を用いたイオンドープ法で行い、この領域
のリン（Ｐ）濃度を１×１０²⁰〜１×１０²¹atoms／cm³
とした。本明細書中では、ここで形成された不純物領域
６０３８〜６０４２に含まれるＮ型を付与する不純物元
素の濃度を（ｎ⁺）と表す（図１０（Ｂ））。

【００９４】不純物領域６０３８〜６０４２には、既に
前工程で添加されたリン（Ｐ）またはボロン（Ｂ）が含
まれているが、それに比して十分に高い濃度でリン
（Ｐ）が添加されるので、前工程で添加されたリン
（Ｐ）またはボロン（Ｂ）の影響は考えなくても良い。
また、不純物領域６０３８に添加されたリン（Ｐ）濃度
は図１０（Ａ）で添加されたボロン（Ｂ）濃度の１／２
〜１／３なのでｐ型の導電性が確保され、ＴＦＴの特性
に何ら影響を与えることはなかった。

【００９５】そして、画素部のｎチャネル型ＴＦＴのＬ
ＤＤ領域を形成するためのｎ型を付与する不純物添加の
工程を行った。ここではゲート電極６０３１をマスクと
して自己整合的にｎ型を付与する不純物元素をイオンド
ープ法で添加する。添加するリン（Ｐ）の濃度は１×１
０¹⁶〜５×１０¹⁸atoms／cm³であり、図９（Ａ）および
図１０（Ａ）と図１０（Ｂ）で添加する不純物元素の濃
度よりも低濃度で添加することで、実質的には不純物領
域６０４３、６０４４のみが形成される。本明細書中で
は、この不純物領域６０４３、６０４４に含まれるｎ型
を付与する不純物元素の濃度を（ｎ^--）と表す（図１０
（Ｃ））。

【００９６】ここで、ゲート電極のＴａのピーリングを
防止するために層間膜としてＳｉＯＮ膜等を２００ｎｍ
の厚さで形成しても良い。

【００９７】その後、それぞれの濃度で添加されたｎ型
またはｐ型を付与する不純物元素を活性化するために熱
処理工程を行う。この工程はファーネスアニール法、レ
ーザーアニール法、またはラピッドサーマルアニール法
（ＲＴＡ法）で行うことができる。ここではファーネス
アニール法で活性化工程を行った。熱処理は酸素濃度が
１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲
気中で４００〜８００℃、代表的には５００〜６００℃
で行うものであり、本実施例では５００℃で４時間の熱
処理を行った。また、基板６００１に石英基板のような
耐熱性を有するものを使用した場合には、８００℃で１
時間の熱処理としても良く、不純物元素の活性化と、該
不純物元素が添加された不純物領域とチャネル形成領域
との接合を良好に形成することができる。なお、上述の
ゲート電極のＴａのピーリングを防止するための層間膜
を形成した場合には、この効果は得られない場合があ
る。

【００９８】この熱処理において、ゲート電極６０２８
〜６０３１と容量配線６０３２形成する金属膜６０２８
ｂ〜６０３２ｂは、表面から５〜８０ｎｍの厚さでその
表面に導電層（Ｃ）６０２８ｃ〜６０３２ｃが形成され
る。例えば、導電層（Ｂ）６０２８ｂ〜６０３２ｂがタ
ングステン（Ｗ）の場合には窒化タングステン（ＷＮ）
が形成され、タンタル（Ｔａ）の場合には窒化タンタル
（ＴａＮ）を形成することができる。また、導電層
（Ｃ）６０２８ｃ〜６０３２ｃは、窒素またはアンモニ
アなどを用いた窒素を含むプラズマ雰囲気にゲート電極
６０２８〜６０３１及び容量配線６０３２を晒しても同
様に形成することができる。さらに、３〜１００％の水
素を含む雰囲気中で、３００〜４５０℃で１〜１２時間
の熱処理を行い、島状半導体層を水素化する工程を行っ
た。この工程は熱的に励起された水素により半導体層の
ダングリングボンドを終端する工程である。水素化の他
の手段として、プラズマ水素化（プラズマにより励起さ
れた水素を用いる）を行っても良い。

【００９９】島状半導体層が、非晶質シリコン膜から触
媒元素を用いる結晶化の方法で作製された場合、島状半
導体層中には微量の触媒元素が残留する。勿論、そのよ
うな状態でもＴＦＴを完成させることが可能であるが、
残留する触媒元素を少なくともチャネル形成領域から除
去する方がより好ましい。この触媒元素を除去する手段
の一つにリン（Ｐ）によるゲッタリング作用を利用する
手段がある。ゲッタリングに必要なリン（Ｐ）の濃度は
図１０（Ｂ）で形成した不純物領域（ｎ⁺）と同程度で
あり、ここで実施される活性化工程の熱処理により、ｎ
チャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル
形成領域から触媒元素をゲッタリングをすることができ
た（図１０（Ｄ））。

【０１００】第１の層間絶縁膜６０４５は５００〜１５
００ｎｍの厚さで酸化シリコン膜または酸化窒化シリコ
ン膜で形成され、その後、それぞれの島状半導体層に形
成されたソース領域またはドレイン領域に達するコンタ
クトホールを形成し、ソース配線６０４６〜６０４９
と、ドレイン配線６０５０〜６０５３を形成する（図１
１（Ａ））。図示していないが、本実施例ではこの電極
を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜５
００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形
成した３層構造の積層膜とする。

【０１０１】次に、パッシベーション膜６０５４とし
て、窒化シリコン膜、酸化シリコン膜、または窒化酸化
シリコン膜を５０〜５００ｎｍ（代表的には１００〜３
００ｎｍ）の厚さで形成する。本実施例においては、パ
ッシベーション膜６０５４は窒化シリコン膜５０ｎｍと
酸化シリコン膜２４．５ｎｍとの積層膜とした。この状
態で水素化処理を行うとＴＦＴの特性向上に対して好ま
しい結果が得られた。例えば、３〜１００％の水素を含
む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処
理を行うと良く、あるいはプラズマ水素化法を用いても
同様の効果が得られた。なお、ここで後に画素電極とド
レイン配線を接続するためのコンタクトホールを形成す
る位置において、パッシベーション膜６０５４に開口部
を形成しておいても良い（図１１（Ａ））。

【０１０２】その後、有機樹脂からなる第２層間絶縁膜
６０５５を１．０〜１．５μｍの厚さに形成する。有機
樹脂としては、ポリイミド、アクリル、ポリアミド、ポ
リイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使
用することができる。ここでは、基板に塗布後、熱重合
するタイプのアクリルを用い、２５０℃で焼成して形成
する（図１１（Ｂ））。

【０１０３】ここで、Ｄ／Ａ変換回路の容量を形成す
る。Ｄ／Ａ変換回路の容量の電極となるべき電極はドレ
イン配線と同一配線層に形成されている。前記電極の上
部の第２層間絶縁膜６０５５を全部除去する（図示せ
ず）。次に、ブラックマトリクスを形成する（図示せ
ず）。本実施例ではブラックマトリクスは、Ｔｉ膜を１
００ｎｍに形成し、その後ＡｌとＴｉの合金膜を３００
ｎｍに形成した積層構造とする。よって、本実施例で
は、前記電極とブラックマトリクスとの間でＤ／Ａ変換
回路の容量が形成される。

【０１０４】その後、有機樹脂からなる第３層間絶縁膜
６０５９を１．０〜１．５μｍの厚さに形成する。有機
樹脂としては、第２層間絶縁膜と同様の樹脂をもちいる
ことができる。ここでは、基板に塗布後、熱重合するタ
イプのポリイミドを用い、３００℃で焼成して形成し
た。

【０１０５】そして、第２層間絶縁膜６０５５および第
３層間絶縁膜６０５９にドレイン配線６０５３に達する
コンタクトホールを形成し、画素電極６０６０を形成す
る。本発明の透過型液晶パネルにおいては、画素電極６
０６０にはＩＴＯ等の透明導伝膜を用いる。（図１１
（Ｂ））。

【０１０６】こうして同一基板上に、駆動回路ＴＦＴと
画素部の画素ＴＦＴとを有した基板を完成させることが
できる。駆動回路にはｐチャネル型ＴＦＴ６１０１、第
１のｎチャネル型ＴＦＴ６１０２、第２のｎチャネル型
ＴＦＴ６１０３、画素部には画素ＴＦＴ６１０４、保持
容量６１０５が形成されている（図１２）。本明細書で
は便宜上このような基板をアクティブマトリクス基板と
呼んでいる。

【０１０７】次に、上記の工程によって作製されたアク
ティブマトリクス基板をもとに、透過型液晶パネルを作
製する工程を説明する。

【０１０８】図１２の状態のアクティブマトリクス基板
に配向膜６０６１を形成する。本実施例では、配向膜６
０６１にはポリイミドを用いた。次に、対向基板を用意
する。対向基板は、ガラス基板６０６２、透明導電膜か
らなる対向電極６０６３、配向膜６０６４とで構成され
る。

【０１０９】なお、本実施例では、配向膜には、液晶分
子が基板に対して平行に配向するようなポリイミド膜を
用いた。なお、配向膜形成後、ラビング処理を施すこと
により、液晶分子がある一定のプレチルト角を持って平
行配向するようにした。

【０１１０】次に、上記の工程を経たアクティブマトリ
クス基板と対向基板とを公知のセル組み工程によって、
シール材やスペーサ（共に図示せず）などを介して貼り
合わせる。その後、両基板の間に液晶６０６５を注入
し、封止剤（図示せず）によって完全に封止する。よっ
て、図１２に示すような透過型液晶パネルが完成する。

【０１１１】なお本実施例では、透過型液晶パネルがＴ
Ｎ（ツイスト）モードによって表示を行うようにした。
そのため、偏光板（図示せず）が透過型液晶パネルの上
部に配置された。

【０１１２】駆動回路のｐチャネル型ＴＦＴ６１０１に
は、島状半導体層６００４にチャネル形成領域８０６、
ゲート電極６０７０、ソース領域８０７ａ、８０７ｂ、
ドレイン領域８０８ａ，８０８ｂを有している。第１の
ｎチャネル型ＴＦＴ６１０２には、島状半導体層６００
５にチャネル形成領域８０９、ゲート電極６０７１と重
なるＬＤＤ領域８１０（以降、このようなＬＤＤ領域を
Ｌovと記す）、ソース領域８１１、ドレイン領域８１２
を有している。このＬov領域のチャネル長方向の長さは
０．５〜３．０μｍ、好ましくは１．０〜１．５μｍと
した。第２のｎチャネル型ＴＦＴ６１０３には、島状半
導体層６００６にチャネル形成領域８１３、ＬＤＤ領域
８１４、８１５、ソース領域８１６、ドレイン領域８１
７を有している。このＬＤＤ領域はＬov領域とゲート電
極６０７２と重ならないＬＤＤ領域（以降、このような
ＬＤＤ領域をＬoffと記す）とが形成され、このＬoff領
域のチャネル長方向の長さは０．３〜２．０μｍ、好ま
しくは０．５〜１．５μｍである。画素ＴＦＴ６１０４
には、島状半導体層６００７にチャネル形成領域８１
８、８１９、Ｌoff領域８２０〜８２３、ソースまたは
ドレイン領域８２４〜８２６を有している。Ｌoff領域
のチャネル長方向の長さは０．５〜３．０μｍ、好まし
くは１．５〜２．５μｍである。また、画素ＴＦＴ６１
０４のチャネル形成領域８１８、８１９と画素ＴＦＴの
ＬＤＤ領域であるＬoff領域８２０〜８２３との間に
は、オフセット領域（図示せず）が形成されている。さ
らに、容量配線６０７４と、ゲート絶縁膜６０２０から
成る絶縁膜と、画素ＴＦＴ６０７３のドレイン領域８２
６に接続し、ｎ型を付与する不純物元素が添加された半
導体層８２７とから保持容量６１０５が形成されてい
る。図１２では画素ＴＦＴ６１０４をダブルゲート構造
としたが、シングルゲート構造でも良いし、複数のゲー
ト電極を設けたマルチゲート構造としても差し支えな
い。

【０１１３】以上の様に本実施例においては、画素ＴＦ
Ｔおよびドライバが要求する仕様に応じて各回路を構成
するＴＦＴの構造を最適化し、液晶パネルの動作性能と
信頼性を向上させることを可能とすることができる。

【０１１４】なお、本実施例においては透過型の液晶パ
ネルについて説明した。しかし、本発明のデジタルドラ
イバを用いることができる液晶パネルは、これに限定さ
れるわけではなく、反射型の液晶パネルにも用いること
ができる。

【０１１５】（実施例２）

【０１１６】本実施例では、本発明の表示装置の液晶パ
ネルを逆スタガ型のＴＦＴを用いた構成した例を示す。

【０１１７】図１４を参照する。図１４には、本実施例
の液晶パネルを構成する逆スタガ型のＮチャネル型ＴＦ
Ｔの断面図が示されている。なお、図１４には、１つの
Ｎチャネル型ＴＦＴしか図示しないが、Ｐチャネル型Ｔ
ＦＴとＮチャネル型ＴＦＴとによってＣＭＯＳ回路を構
成することもできるのは言うまでもない。また、同様の
構成により画素ＴＦＴを構成できることも言うまでもな
い。

【０１１８】図１４（Ａ）を参照する。３００１は基板
であり、実施例１で説明したようなものが用いられる。
３００２は酸化シリコン膜である。３００３はゲート電
極である。３００４はゲイト絶縁膜である。３００５、
３００６、３００７および３００８は、多結晶シリコン
膜から成る活性層である。この活性層の作製にあたって
は、実施例１で説明した非晶質シリコン膜の多結晶化と
同様の方法が用いられた。またレーザー光（好ましくは
線状レーザー光または面状レーザー光）によって、非晶
質シリコン膜を結晶化させる方法をとっても良い。な
お、３００５はソース領域、３００６はドレイン領域、
３００７は低濃度不純物領域（ＬＤＤ領域）、３００８
はチャネル形成領域である。３００９はチャネル保護膜
であり、３０１０は層間絶縁膜である。３０１１および
３０１２はそれぞれ、ソース電極、ドレイン電極であ
る。

【０１１９】次に、図１４（Ｂ）を参照する。図１４
（Ｂ）には図１４（Ａ）とは構成が異なる逆スタガ型の
ＴＦＴによって液晶パネルが構成された場合について説
明する。

【０１２０】図１４（Ｂ）においても、１つのＮチャネ
ル型ＴＦＴしか図示しないが、上述のようにＰチャネル
型ＴＦＴとＮチャネル型ＴＦＴとによってＣＭＯＳ回路
を構成することもできるのは言うまでもない。また、同
様の構成により画素ＴＦＴを構成できることも言うまで
もない。

【０１２１】３１０１は基板である。３１０２は酸化シ
リコン膜である。３１０３はゲイト電極である。３１０
４はベンゾジクロブテン（ＢＣＢ）膜であり、その上面
が平坦化される。３１０５は窒化シリコン膜である。Ｂ
ＣＢ膜と窒化シリコン膜とでゲイト絶縁膜を構成する。
３１０６、３１０７、３１０８および３１０９は、多結
晶シリコン膜から成る活性層である。この活性層の作製
にあたっては、実施例１で説明した非晶質シリコン膜の
多結晶化と同様の方法が用いられた。またレーザー光
（好ましくは線状レーザー光または面状レーザー光）に
よって、非晶質シリコン膜を結晶化させる方法をとって
も良い。なお、３１０６はソース領域、３１０７はレイ
ン領域、３１０８は低濃度不純物領域（ＬＤＤ領域）、
３１０９はチャネル形成領域である。３１１０はチャネ
ル保護膜であり、３１１１は層間絶縁膜である。３１１
２および３１１３はそれぞれ、ソース電極、ドレイン電
極である。

【０１２２】本実施例によると、ＢＣＢ膜と窒化シリコ
ン膜とで構成されるゲイト絶縁膜が平坦化されているの
で、その上に成膜される非晶質シリコン膜も平坦なもの
になる。よって、非晶質シリコン膜を多結晶化する際
に、従来の逆スタガ型のＴＦＴよりも均一な多結晶シリ
コン膜を得ることができる。

【０１２３】（実施例３）

【０１２４】上述の本発明の表示装置の液晶パネルには
ネマチック液晶以外にも様々な液晶を用いることが可能
である。例えば、1998, SID, "Characteristics and Dr
iving Scheme of Polymer-Stabilized Monostable FLCD
Exhibiting Fast ResponseTime and High Contrast Ra
tio with Gray-Scale Capability" by H. Furue etal.
や、1997, SID DIGEST, 841, "A Full-Color Threshold
less Antiferroelectric LCD Exhibiting Wide Viewing
Angle with Fast Response Time" by T. Yoshida et a
l.や、1996, J. Mater. Chem. 6(4), 671-673, "Thresh
oldless antiferroelectricity in liquid crystals an
d its application to displays" by S. Inui et al.
や、米国特許第5594569 号に開示された液晶を用いるこ
とが可能である。

【０１２５】ある温度域において反強誘電相を示す液晶
を反強誘電性液晶という。反強誘電性液晶を有する混合
液晶には、電場に対して透過率が連続的に変化する電気
光学応答特性を示す、無しきい値反強誘電性混合液晶と
呼ばれるものがある。この無しきい値反強誘電性混合液
晶は、いわゆるＶ字型の電気光学応答特性を示すものが
あり、その駆動電圧が約±２．５Ｖ程度（セル厚約１μ
ｍ〜２μｍ）のものも見出されている。

【０１２６】ここで、いわゆるＶ字型の電気光学応答を
示す無しきい値反強誘電性混合液晶の印加電圧に対する
光透過率の特性を示す例を図１５に示す。図１５に示す
グラフの縦軸は透過率（任意単位）、横軸は印加電圧で
ある。なお、液晶パネルの入射側の偏光板の透過軸は、
液晶パネルのラビング方向にほぼ一致する無しきい値反
強誘電性混合液晶のスメクティック層の法線方向とほぼ
平行に設定されている。また、出射側の偏光板の透過軸
は、入射側の偏光板の透過軸に対してほぼ直角（クロス
ニコル）に設定されている。

【０１２７】図１５に示されるように、このような無し
きい値反強誘電性混合液晶を用いると、低電圧駆動かつ
階調表示が可能となることがわかる。

【０１２８】また、このような低電圧駆動の無しきい値
反強誘電性混合液晶をデジタルドライバを有する液晶パ
ネルに用いた場合にも、Ｄ／Ａ変換回路の出力電圧を下
げることができるので、Ｄ／Ａ変換回路の動作電源電圧
を下げることができ、ドライバの動作電源電圧を低くす
ることができる。よって、液晶パネルの低消費電力化お
よび高信頼性が実現できる。

【０１２９】よって、このような低電圧駆動の無しきい
値反強誘電性混合液晶を用いることは、比較的ＬＤＤ領
域（低濃度不純物領域）の幅が小さなＴＦＴ（例えば、
０ｎｍ〜５００ｎｍまたは０ｎｍ〜２００ｎｍ）を用い
る場合においても有効である。

【０１３０】また、一般に、無しきい値反強誘電性混合
液晶は自発分極が大きく、液晶自体の誘電率が高い。こ
のため、無しきい値反強誘電性混合液晶を液晶パネルに
用いる場合には、画素に比較的大きな保持容量が必要と
なってくる。よって、自発分極が小さな無しきい値反強
誘電性混合液晶を用いるのが好ましい。

【０１３１】なお、このような無しきい値反強誘電性混
合液晶を用いることによって低電圧駆動が実現されるの
で、液晶パネルの低消費電力が実現される。

【０１３２】なお、図１５に示すような電気光学特性を
有する液晶であれば、いかなるものも本発明の投射型表
示装置の液晶パネルの表示媒体として用いることができ
る。

【０１３３】（実施例４）

【０１３４】本発明の表示装置は、様々な電子機器に組
み込んで用いることができる。

【０１３５】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター（リア型またはフ
ロント型）、ヘッドマウントディスプレイ（ゴーグル型
ディスプレイ）、ゲーム機、カーナビゲーション、パー
ソナルコンピュータ、携帯情報端末（モバイルコンピュ
ータ、携帯電話または電子書籍等）などが挙げられる。
それらの一例を図１６に示す。

【０１３６】図１６（Ａ）はパーソナルコンピュータで
あり、本体７００１、映像入力部７００２、本発明の表
示装置７００３、キーボード７００４で構成される。

【０１３７】図１６（Ｂ）はビデオカメラであり、本体
７１０１、本発明の表示装置７１０２、音声入力部７１
０３、操作スイッチ７１０４、バッテリー７１０５、受
像部７１０６で構成される。

【０１３８】図１６（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体７２０１、カメラ部
７２０２、受像部７２０３、操作スイッチ７２０４、本
発明の表示装置７２０５で構成される。

【０１３９】図１６（Ｄ）はゴーグル型ディスプレイで
あり、本体７３０１、本発明の表示装置７３０２、アー
ム部７３０３で構成される。

【０１４０】図１６（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体７４０１、本発明の表示装置７４０２、スピー
カ部７４０３、記録媒体７４０４、操作スイッチ７４０
５で構成される。なお、この装置は記録媒体としてＤＶ
Ｄ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓ
ｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやイ
ンターネットを行うことができる。

【０１４１】図１６（Ｆ）はゲーム機であり、本体７５
０１、本発明の表示装置７５０２、表示装置７５０３、
記録媒体７５０４、コントローラ７５０５、本体用セン
サ部７５０６、センサ部７５０７、ＣＰＵ部７５０８で
構成される。本体用センサ部７５０６、センサ部７５０
７はそれぞれコントローラ７５０５、本体７５０１から
出される赤外線を感知することが可能である。

【０１４２】以上の様に、本発明の表示装置の適用範囲
は極めて広く、あらゆる分野の電子機器に適用できる。

【０１４３】

【発明の効果】本発明の表示装置においては、デジタル
ビデオ信号が補正回路に供給され、補正メモリに記憶さ
れているガンマ補正テーブルのデータに基づいて、デジ
タル信号がガンマ補正され、液晶パネルに供給される。
よって、液晶パネルに供給されるデジタル信号には適切
な補正がされているので、液晶パネルには良好な映像が
表示される。

【図面の簡単な説明】

【図１】 本発明の表示装置の一実施の形態の回路ブロ
ック図である。

【図２】 本発明の表示装置の一実施の形態の液晶パネ
ルの回路ブロック図である。

【図３】 本発明の表示装置の一実施の形態の液晶パネ
ルのＤ／Ａ変換回路の回路図である。

【図４】 本発明の表示装置の一実施の形態の液晶パネ
ルのＤ／Ａ変換回路のレベルシフタおよびアナログスイ
ッチの回路図である。

【図５】 本発明の表示装置の一実施の形態の回路ブロ
ック図である。

【図６】 本発明の表示装置の補正テーブルを作成する
際の構成図である。

【図７】 本発明の表示装置の補正テーブルを作成する
際の構成図である。

【図８】 本発明の表示装置の一実施例の液晶パネルの
作製工程を示す図である。

【図９】 本発明の表示装置の一実施例の液晶パネルの
作製工程を示す図である。

【図１０】 本発明の表示装置の一実施例の液晶パネル
の作製工程を示す図である。

【図１１】 本発明の表示装置の一実施例の液晶パネル
の作製工程を示す図である。

【図１２】 本発明の表示装置の一実施例の液晶パネル
の作製工程を示す図である。

【図１３】 本発明の表示装置を組み込んだ光学エンジ
ンの概略構成図である。

【図１４】 本発明の表示装置の一実施例の液晶パネル
の断面図である。

【図１５】 Ｖ字型の電気光学特性を示す反強誘電性液
晶の印加電圧−透過率特性を示すグラフである。

【図１６】 本発明の表示装置を組み込んだ電子機器の
例である。

【図１７】 液晶パネルの特性を示す図である。

【符号の説明】 １００ 液晶パネル １１０ ソースドライバ回路 １２０ ソースドライバ回路 １３０ ゲートドライバ回路 １４０ デジタルビデオ信号分割回路 １５０ 画素部 １５１ ＴＦＴ １５２ 液晶 １６０ 映像信号処理回路 １６１ 補正回路 １６２ 補正メモリ １６３ Ａ／Ｄ変換回路 １７０ コントロール回路 ２００ ビデオ信号 ２１０ 同期信号

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６４１ Ｇ０９Ｇ 3/20 ６４１Ｑ ６８０ ６８０Ｃ ６８０Ａ ６８０Ｔ ６８０Ｖ Ｈ０４Ｎ 5/225 Ｈ０４Ｎ 5/225 Ｂ 5/64 ５１１ 5/64 ５１１Ａ 5/66 5/66 Ａ (72)発明者 浅見 宗広 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 納 光明 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 塩野入 豊 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 長尾 祥 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

Claims (13)

【特許請求の範囲】
1. 【請求項１】複数のＴＦＴがマトリクス状に配置された
   画素部と、ソースドライバと、ゲートドライバと、を有
   する表示パネルと、 外部から入力される映像信号を処理する映像信号処理回
   路と、 前記表示パネルおよび前記映像信号処理回路を制御する
   コントロール回路と、を有する表示装置であって、 前記映像信号処理回路は、補正テーブルに基づき前記映
   像信号を補正し、補正された映像信号を前記表示パネル
   へ供給することを特徴とする表示装置。
2. 【請求項２】複数のＴＦＴがマトリクス状に配置された
   画素部と、ソースドライバと、ゲートドライバと、を有
   する表示パネルと、 外部から入力される映像信号を処理する映像信号処理回
   路と、 前記表示パネルおよび前記映像信号処理回路を制御する
   コントロール回路と、を有する表示装置であって、 前記映像信号処理回路は、補正テーブルに基づき前記映
   像信号をガンマ補正し、ガンマ補正された映像信号を前
   記表示パネルへ供給することを特徴とする表示装置。
3. 【請求項３】前記表示パネルは液晶表示パネルであるこ
   とを特徴とする請求項１または２に記載の表示装置。
4. 【請求項４】前記ソースドライバはD／A変換回路を有す
   るデジタルドライバであることを特徴とする請求項１乃
   至３のいずれか一に記載の表示装置。
5. 【請求項５】請求項１乃至４のいずれか一に記載の表示
   装置を有するプロジェクタ。
6. 【請求項６】請求項１乃至４のいずれか一に記載の表示
   装置を３個有するリアプロジェクタ。
7. 【請求項７】請求項１乃至４のいずれか一に記載の表示
   装置を３個有するフロントプロジェクタ。
8. 【請求項８】請求項１乃至４のいずれか一に記載の表示
   装置を有するゴーグル型ディスプレイ。
9. 【請求項９】請求項１乃至４のいずれか一に記載の表示
   装置を有するモバイルコンピュータ。
10. 【請求項１０】請求項１乃至４のいずれか一に記載の表
    示装置を有するノートブック型パーソナルコンピュー
    タ。
11. 【請求項１１】請求項１乃至４のいずれか一に記載の表
    示装置を有するビデオカメラ。
12. 【請求項１２】請求項１乃至４のいずれか一に記載の表
    示装置を有するＤＶＤプレーヤー。
13. 【請求項１３】請求項１乃至４のいずれか一に記載の表
    示装置を有するゲーム機。