JPH11194321A - 半導体表示装置およびその駆動方法 - Google Patents

Abstract

(57)【要約】 【課題】 コントラストの高い半導体表示装置を提供す
る。 【解決手段】 アクティブマトリクス型の半導体表示装
置において、画素ＴＦＴへの階調電圧を書き込む際、あ
る画像情報に対応する階調信号を複数回書き込むことに
よって、非選択期間中の表示媒体にかかる電圧を保持す
る。こうすることによって、表示媒体にかかる電圧の低
下を最小限にし、コントラストの高い半導体表示装置が
提供される。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】

【０００２】本発明は、アクティブマトリクス型の半導
体表示装置に関する。特にアクティブマトリクス型の液
晶表示装置に関する。

【０００３】

【従来の技術】

【０００４】最近安価なガラス基板上に半導体薄膜を形
成した半導体装置、例えば薄膜トランジスタ（ＴＦＴ）
を作製する技術が急速に発達してきている。その理由
は、アクティブマトリクス型半導体表示装置（特にアク
ティブマトリクス型液晶表示装置）の需要が高まってき
たことによる。

【０００５】アクティブマトリクス型液晶表示装置は、
マトリクス状に配置された数十〜数百万個もの各画素に
ＴＦＴが配置され、各画素電極に出入りする電荷をＴＦ
Ｔのスイッチング機能により制御するものである。

【０００６】従来、アクティブマトリクス型液晶表示装
置には、ネマチック液晶を用いたＴＮ（ツイストネマチ
ック）モードが一般に採用されてきたが、最近、しきい
値のない反強誘電性液晶を用いたアクティブマトリクス
型液晶表示装置が注目を浴びている。

【０００７】しきい値のない反強誘電性液晶を用いたア
クティブマトリクス型の液晶表示装置は、例えば、特
開平９−５００４９号公報、特開平９−５００５０号
公報、特開平９−５９６２４、あるいはＬＣＤ Ｉ
ｎｔｅｌｌｉｇｅｎｃｅ、１９９７年１２月号、ｐ７７
〜ｐ８０、ＬＣＤ Ｉｎｔｅｌｌｉｇｅｎｃｅ、１９
９７年１２月号、ｐ８１〜ｐ８５等に記載されている。

【０００８】上記の〜の文献に記載されているアク
ティブマトリクス型の液晶表示装置は、Ｖ字型の印加電
圧−透過率曲線を示す反強誘電性液晶材料が用いられて
いる。この反強誘電性液晶は、単純マトリクス液晶表示
装置に用いられている反強誘電性液晶材料とは異なり、
ＴＮモードのネマチック液晶材料のようにヒステリシス
を持たず、かつしきい値電圧が低いことに特徴がある。

【０００９】文献〜およびでは、ＴＮモードで通
常行われている交流駆動が採用されている。これは、あ
るＴＦＴにおいて、連続するフレームでの選択期間に、
表示階調に応じて極性が反対で絶対値が同一の電圧を有
する駆動パルスによって書き込みを行うものである。

【００１０】反強誘電性液晶をＴＦＴで駆動する場合、
ＴＦＴのゲイトが開いている書き込み期間（選択期間）
では応答が高速に進行する。しかし、ＴＦＴのゲイトが
閉じている保持期間（非選択期間）では、反強誘電性液
晶にかかっている電圧は減少する。文献〜および
では、書き込み期間は６０μｓ程であるが、保持期間中
に反強誘電性液晶にかかっている電圧が減少することが
示されている。このことにより、入射光の透過率が変化
し、コントラストの大変低い表示装置となってしまう。

【００１１】また、献〜およびでは、書き込み期
間は６０μｓ程度であり、従来のテレビジョン規格を対
象としたものであると考えられる。高解像度の表示装置
を実現する場合には、書き込み期間をこれよりも短くす
る必要がある。書き込み期間をこれよりも短くすると、
反強誘電性液晶の応答が完全に終結しないうちに書き込
みが終了してしまうことになり、保持期間中の反強誘電
性液晶にかかっている電圧はさらに減少することにな
る。よって、入射光の透過率が変化し、コントラストの
大変低くなり、高解像度の表示装置は実現できない。

【００１２】一方、文献では、文献〜およびよ
りは高解像度（ＸＧＡ）の表示装置を対象にしており、
書き込み期間は２０μｓ程度である。ただ、この期間内
で反強誘電性液晶の応答を終結させることは現在の材料
では不可能である。そこで、文献では、上述したよう
な交流駆動を採用せず、擬似直流駆動という駆動方法を
採用している。この擬似直流駆動では、１フレームごと
に信号電圧線の極性を反転させるのではなく、一定期間
同一極性で書き込んだ後、極性を反転させて逆極性で書
き込む。このプロセスを繰り返す。さらに、ある信号を
書き込む場合、最初のフレームで書き込めなかった分を
後続のフレームで書き込むようにしている。

【００１３】文献では、高解像度（ＸＧＡ）の表示装
置を実現するために書き込み期間を２０μｓと短くする
ことによる反強誘電性液晶の応答不良を上述した方法に
よって行っている。しかし、このような方法をもってで
も、反強誘電性液晶の応答不良を完全に補うことはでき
ず、保持期間中の電圧の低下を避けることができない。
しかも、さらに高解像度の表示装置を実現するために
は、さらに書き込み期間を短くする必要があり、上述し
た方法では反強誘電性液晶の応答不良を補うことはでき
ない。

【００１４】

【発明が解決しようとする課題】

【００１５】そこで、本願発明は、上述したことを鑑み
てなされたものであり、高精細・高解像度のアクティブ
マトリクス型の半導体表示装置、特に反強誘電性液晶を
用いた液晶表示装置を提供することを課題とする。

【００１６】

【課題を解決するための手段】

【００１７】本発明のある実施形態によると、マトリク
ス状に配置された複数の画素ＴＦＴを有する画素マトリ
クス回路と、前記複数の画素ＴＦＴを駆動する、複数の
ＴＦＴによって構成されたソース信号線側駆動回路およ
びゲイト信号線側駆動回路と、実質的にしきい値を持た
ない強誘電性の液晶材料と、を備えた半導体表示装置で
あって、前記画素ＴＦＴには、ある画像情報に対応する
階調信号が複数回供給されることを特長とする半導体表
示装置が提供される。このことによって上記目的が達成
される。

【００１８】前記画素マトリクス回路と、前記ソース信
号線側駆動回路および前記ゲイト信号線側駆動回路と
は、絶縁基板上に一体形成されるのが好ましい。

【００１９】前記複数の画素ＴＦＴおよび前記複数のＴ
ＦＴのうちＮチャネル型ＴＦＴのキャリアの移動度が、
１５０ｃｍ²／Ｖｓ以上であることが好ましい。

【００２０】前記複数の画素ＴＦＴおよび前記複数のＴ
ＦＴのうちＮチャネル型ＴＦＴのキャリアの移動度のＳ
値が、０．１５Ｖ／ｄｅｃ以下であることが好ましい。

【００２１】前記複数の画素ＴＦＴおよび前記複数のＴ
ＦＴのしきい値電圧は、ＰチャネルＴＦＴにおいては−
１．０〜０．０Ｖであり、ＮチャネルＴＦＴにおいては
０．０Ｖ〜１．０Ｖであることが好ましい。

【００２２】前記複数の画素ＴＦＴおよび前記複数のＴ
ＦＴは、触媒を用いた結晶化工程を通して作製されるこ
とが好ましい。

【００２３】前記しきい値を持たない強誘電性の液晶材
料は、反強誘電性液晶であることが好ましい。

【００２４】また、本発明のある実施形態によると、マ
トリクス状に配置された複数の画素ＴＦＴに順次階調電
圧を印加し、画像を形成する半導体表示装置の駆動方法
において、ある画像情報に対応する階調電圧を、対応す
る画素ＴＦＴに複数回印加するステップを含む半導体表
示装置の駆動方法が提供される。このことによって上記
目的が達成される。

【００２５】ここで、以下の実施例をもって本発明のア
クティブマトリクス型液晶表示装置の詳細について説明
する。ただし、以下の実施例に記載されているアクティ
ブマトリクス型液晶表示装置は、本発明のある実施形態
であり、本発明のアクティブマトリクス型液晶表示装置
は、以下の実施例に限定されるわけではない。

【００２６】

【実施例】

【００２７】（実施例１）

【００２８】図１に、本発明のアクティブマトリクス型
液晶表示装置の概略構成図を示す。図１に示すように、
本発明のアクティブマトリクス型液晶表示装置は、ソー
ス信号線側駆動回路１０１、ゲイト信号線側駆動回路１
０２、ソース信号線１０３、ゲイト信号線１０４、およ
び画素マトリクス回路１０５を備えている。ソース信号
線側駆動回路１０１は、シフトレジスタ回路、ラッチ回
路、Ｄ／Ａ変換回路、バッファ回路、アナログスイッチ
回路等によって構成されている。ゲイト信号線側駆動回
路１０２は、シフトレジスタ回路、ラッチ回路、バッフ
ァ回路、アナログスイッチ回路等によって構成されてい
る。また、画素マトリクス回路１０５は、マトリクス状
に配置された複数の画素ＴＦＴを含んでいる。本実施例
のアクティブマトリクス型液晶表示装置は、ＸＧＡ規格
（横８００×縦６００）に対応している。

【００２９】外部からの画像信号１０６（本実施例では
デジタル信号）が、ソース信号線側駆動回路１０１に入
力される。ソース信号線側駆動回路１０１は、入力され
る画像信号をシフトレジスタ回路からのタイミング信号
によって取り込み、ラッチ回路やＤ／Ａ変換回路を通し
て対応する階調電圧を順次ソース信号線１０３に供給す
る。ソース信号線１０３に供給される階調電圧と、ゲイ
ト信号線１０９に供給される走査信号とによって、画素
マトリクス回路１０５の対応する画素ＴＦＴが選択され
る。選択された画素ＴＦＴには、階調電圧が印加され、
反強誘電性液晶への書き込みが行われる。

【００３０】なお、本実施例で使用する反強誘電性液晶
は、無しきい値反強誘電性液晶であり、印加電圧に対す
る光の透過率を示したグラフが図２に示される。図２に
示されるグラフは、本実施例の反強誘電性液晶を使用し
た液晶表示装置を上下に一対の偏光板で挟持し、液晶表
示装置に電圧を印加した場合の光の透過率を示したグラ
フである。一対の偏光板の透過軸の配置は、反強誘電性
液晶の配向方向に基づいて設定されている。すなわち、
入射側の偏光板の透過軸は、液晶表示装置のラビング方
向にほぼ一致する反強誘電性液晶のスメクティック層の
法線方向と、ほぼ平行に設定されている。また、出射側
の偏光板の透過軸は、入射側の偏光板にほぼ直角に設定
されている。

【００３１】図２に示されるように、本実施例の反強誘
電性液晶を用いた液晶表示装置は、印加電圧に応じて連
続的に透過率が変化する。よって、印加電圧に応じた階
調表示を得ることができる。

【００３２】ここで、本実施例の画素ＴＦＴの駆動を詳
しく説明するために、図３を参照する。図３には、各画
素に印加される走査信号、階調信号、および画素の保持
電圧を示したタイミングチャートが示されている。

【００３３】全ての画素ＴＦＴが選択されるまでに要す
る期間を１フレーム期間と呼ぶ。本実施例では、１秒間
に６０フレームの画像情報の書き換えを行う。つまり６
０Ｈｚでフレーム画像の書き換えを行う。よって、１フ
レーム期間（Ｔｆ）は、Ｔｆ＝１／６０＝約１７ｍｓで
ある。また、あるゲイト信号線に接続される横方向に並
ぶ全てのＴＦＴが選択される期間を１ライン期間と呼
ぶ。本実施例では、１ライン分の全ての画素ＴＦＴに階
調電圧を同時に書き込む、線順次駆動方式を採用してい
る。よって、１ライン期間（＝ある階調信号に対して各
画素ＴＦＴが選択される期間（選択期間Ｔｓ））は、Ｔ
ｓ＝１／６０／６００＝約２８μｓである。

【００３４】本実施例では、選択期間（Ｔｓ）をさらに
４分割して、各画素ＴＦＴに階調信号を書き込む。この
４分割された選択期間をサブ選択期間（Ｔｓｓ）と呼
ぶ。なお、この４分割されたサブ選択期間をそれぞれ、
第１のサブ選択期間（Ｔｓｓ₁）、第２のサブ選択期間
（Ｔｓｓ₂）、第３のサブ選択期間（Ｔｓｓ₃）、第４の
サブ選択期間（Ｔｓｓ₄）と呼ぶ。従って、Ｔｓｓ₁＝Ｔ
ｓｓ₂＝Ｔｓｓ₃＝Ｔｓｓ₄＝Ｔｓ／４＝約７μｓであ
る。

【００３５】また、フレーム期間（Ｔｆ）を４分割した
期間を、サブフレーム期間（Ｔｓｆ）と呼ぶ。このサブ
フレーム期間も、それぞれ第１のサブフレーム期間（Ｔ
ｓｆ₁）、第２のサブフレーム期間（Ｔｓｆ₂）、第３の
サブフレーム期間（Ｔｓｆ₃）、第４のサブフレーム期
間（Ｔｓｆ₄）と呼ぶ。また、Ｔｓｆ₁＝Ｔｓｆ₂＝Ｔｓ
ｆ₃＝Ｔｓｆ₄＝Ｔｆ／４である。

【００３６】また、各画素ＴＦＴが選択されていない期
間を、非選択期間（Ｔｎｓ）と呼ぶ。

【００３７】走査信号によって選択された画素ＴＦＴに
は、第１のサブ選択期間（Ｔｓｓ₁）の間、階調信号が
供給される。第１のサブ選択期間（Ｔｓｓ₁）には、対
応する画素ＴＦＴの反強誘電性液晶は高速応答し、画素
ＴＦＴに接続されている画素電極と対向電極とその間に
挟持される反強誘電性液晶とで形成される容量（画素容
量）に電荷が蓄えられる。画素の保持電圧は、この画素
容量に依存する。図３の各サブフレーム期間（Ｔｓｆ₁
〜Ｔｓｆ₄）において示されているように、画素ＴＦＴ
が選択され、階調信号が画素ＴＦＴに供給されている間
（Ｔｓｓ₁〜Ｔｓｓ₄）、保持電圧は上昇する。

【００３８】その後、走査信号がオフになり、第１のサ
ブ選択期間（Ｔｓｓ₁）が終了すると、非選択期間（Ｔ
ｎｓ）となり、画素の保持電圧は下降していく。これ
は、サブ選択期間が短いため、画素容量に十分に電荷が
充電されないためであると考えられる。

【００３９】非選択期間（Ｔｎｓ）が終了し、第２のサ
ブ選択期間（Ｔｓｓ₂）が始まる。この第２のサブ選択
期間（Ｔｓｓ₂）には、第１のサブ選択期間（Ｔｓｓ₁）
において供給された階調信号と同じ階調信号が、画素Ｔ
ＦＴに印加される。よって、非選択期間（Ｔｎｓ）にお
いて下降した画素の保持電圧は、第２のサブ選択期間
（Ｔｓｓ₂）の開始に従い上昇する。

【００４０】第２のサブ選択期間（Ｔｓｓ₂）において
は、画素容量に電荷がさらに充電される。よって、第２
のサブ選択期間（Ｔｓｓ₂）が終了し、非選択期間（Ｔ
ｎｓ）が始まっても、前回の非選択期間中に画素の保持
電圧が下降した程は、画素の保持電圧は下降しない。

【００４１】非選択期間（Ｔｎｓ）が終了し、第３のサ
ブ選択期間（Ｔｓｓ₂）が開始されると、第１および第
２のサブ選択期間（Ｔｓｓ₁およびＴｓｓ₂）において供
給された階調信号と同じ階調信号が画素ＴＦＴに供給さ
れる。このときも、画素容量に電荷がさらに充電され
る。よって、第３のサブ選択期間（Ｔｓｓ₃）が終了
し、非選択期間（Ｔｎｓ）が始まっても、前回の非選択
期間中に画素の保持電圧が下降した程は、画素の保持電
圧は下降しない。

【００４２】また、非選択期間（Ｔｎｓ）が終了し、第
４のサブ選択期間（Ｔｓｓ₄）が開始されると、第１、
第２および第３のサブ選択期間（Ｔｓｓ₁、Ｔｓｓ₂およ
びＴｓｓ₃）において供給された階調信号と同じ階調信
号が画素ＴＦＴに供給される。このときも、画素容量に
電荷がさらに充電される。よって、第４のサブ選択期間
（Ｔｓｓ₃）が終了し、非選択期間（Ｔｎｓ）が始まっ
ても、前回の非選択期間中に画素の保持電圧が下降した
程は、画素の保持電圧は下降しない。

【００４３】次に、別の画像情報に対応する階調信号の
供給が始まり、上述したような、第１〜第４のサブフレ
ーム期間が繰り返される。

【００４４】このように、ある画像に対応する階調信号
が供給される選択期間（Ｔｓ）を４つのサブ選択期間
（Ｔｓｓ₁、Ｔｓｓ₂、Ｔｓｓ₃、およびＴｓｓ₄）に分割
し、画素ＴＦＴに同じ階調信号を供給することによっ
て、画素の保持電圧の降下を最小限度に小さくすること
ができる。

【００４５】なお、本実施例では、画像情報の書き換え
を６０Ｈｚで行っているが、サブフレーム期間（Ｔｓ
ｆ）を考えると、実質的には、６０×４＝２４０Ｈｚで
サブフレームによる画面の書き換えを行っていることに
なる。

【００４６】１サブ選択期間（Ｔｓｓ）は、約７μｓで
あり、従来のアモルファスシリコンを使用したＴＦＴで
は、このような駆動回路を実現することができない。

【００４７】そこで、以下に本実施例のアクティブマト
リクス型液晶表示装置を実現することのできる一製造方
法を以下に説明する。ただし、以下の製造方法は、本実
施例のアクティブマトリクス型液晶表示装置を実現する
一実施例にすぎず、他の製造方法によっても本発明のア
クティブマトリクス型液晶表示装置が実現され得る。

【００４８】ここでは、絶縁表面を有する基板上に複数
のＴＦＴを形成し、画素マトリクス回路、駆動回路、お
よびロジック回路等をモノリシックに構成する例を図４
〜図７に示す。なお、本実施例では、画素マトリクス回
路の１つの画素と、他の回路（駆動回路、ロジック回路
等）の基本回路であるＣＭＯＳ回路とが同時に形成され
る様子を示す。また、本実施例では、Ｐチャネル型ＴＦ
ＴとＮチャネル型ＴＦＴとがそれぞれ１つのゲイト電極
を備えている場合について、その作製工程を説明する
が、ダブルゲイト型やトリプルゲイト型のような複数の
ゲイト電極を備えたＴＦＴによるＣＭＯＳ回路をも同様
に作製することができる。

【００４９】図４を参照する。まず、絶縁表面を有する
基板として石英基板４０１を準備する。石英基板の代わ
りに熱酸化膜を形成したシリコン基板を用いることもで
きる。また、石英基板上に一旦非晶質珪素膜を形成し、
それを完全に熱酸化して絶縁膜とする様な方法をとって
も良い。さらに、絶縁膜として窒化珪素膜を形成した石
英基板、セラミックス基板またはシリコン基板を用いて
も良い。

【００５０】４０２は非晶質珪素膜であり、最終的な膜
厚（熱酸化後の膜減りを考慮した膜厚）が１０〜７５ｎ
ｍ（好ましくは１５〜４５ｎｍ）となる様に調節する。
なお、成膜に際して膜中の不純物濃度の管理を徹底的に
行うことは重要である。

【００５１】なお、非晶質珪素膜の成膜に際して膜中の
不純物濃度の管理を徹底的に行うことが重要である。本
実施例の場合、非晶質珪素膜４０２中では結晶化を阻害
する不純物であるＣ（炭素）およびＮ（窒素）の濃度は
いずれも５×１０¹⁸ａｔｏｍｓ／ｃｍ³未満（代表的に
は５×１０¹⁷ａｔｏｍｓ／ｃｍ³以下、好ましくは２×
１０¹⁷ａｔｏｍｓ／ｃｍ³以下）、Ｏ（酸素）は１．５
×１０¹⁹ａｔｏｍｓ／ｃｍ³未満（代表的には１×１０
¹⁸ａｔｏｍｓ／ｃｍ³以下、好ましくは５×１０¹⁷ａｔ
ｏｍｓ／ｃｍ³以下）となる様に管理する。なぜならば
各不純物がこれ以上の濃度で存在すると、後の結晶化の
際に悪影響を及ぼし、結晶化後の膜質を低下させる原因
となるからである。本明細書中において膜中の上記の不
純物元素濃度は、ＳＩＭＳ（質量２次イオン分析）の測
定結果における最小値で定義される。

【００５２】上記構成を得るため、本実施例で用いる減
圧熱ＣＶＤ炉は定期的にドライクリーニングを行い、成
膜室の清浄化を図っておくことが望ましい。ドライクリ
ーニングは、２００〜４００℃程度に加熱した炉内に１
００〜３００ｓｃｃｍのＣｌＦ₃（フッ化塩素）ガスを
流し、熱分解によって生成したフッ素によって成膜室の
クリーニングを行えば良い。

【００５３】なお、本出願人の知見によれば炉内温度３
００℃とし、ＣｌＦ₃ガスの流量を３００ｓｃｃｍとし
た場合、約２μｍ厚の付着物（主に珪素を主成分する）
を４時間で完全に除去することができる。

【００５４】また、非晶質珪素膜４０２中の水素濃度も
非常に重要なパラメータであり、水素含有量を低く抑え
た方が結晶性の良い膜が得られる様である。そのため、
非晶質珪素膜４０２の成膜は減圧熱ＣＶＤ法であること
が好ましい。なお、成膜条件を最適化することでプラズ
マＣＶＤ法を用いることも可能である。

【００５５】次に、非晶質珪素膜４０２の結晶化工程を
行う。結晶化の手段としては特開平７−１３０６５２号
公報記載の技術を用いる。同公報の実施例１および実施
例２のどちらの手段でも良いが、本実施例では、同広報
の実施例２に記載した技術内容（特開平８−７８３２９
号公報に詳しい）を利用するのが好ましい。

【００５６】特開平８−７８３２９号公報記載の技術
は、まず触媒元素の添加領域を選択するマスク絶縁膜４
０３を形成する。マスク絶縁膜４０３は触媒元素を添加
するために複数箇所の開口部を有している。この開口部
の位置によって結晶領域の位置を決定することができ
る。

【００５７】そして、非晶質珪素膜の結晶化を助長する
触媒元素としてニッケル（Ｎｉ）を含有した溶液をスピ
ンコート法により塗布し、Ｎｉ含有層４０４を形成す
る。なお、触媒元素としてはニッケル以外にも、コバル
ト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、ゲルマ
ニウム（Ｇｅ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａ
ｕ）等を用いることができる（図４（Ａ））。

【００５８】また、上記触媒元素の添加工程は、レジス
トマスクを利用したイオン注入法またはプラズマドーピ
ング法を用いることもできる。この場合、添加領域の占
有面積の低減、横成長領域の成長距離の制御が容易とな
るので、微細化した回路を構成する際に有効な技術とな
る。

【００５９】次に、触媒元素の添加工程が終了したら、
４５０℃で１時間程度の水素出しの後、不活性雰囲気、
水素雰囲気または酸素雰囲気中において５００〜７００
℃（代表的には５５０〜６５０℃）の温度で４〜２４時
間の加熱処理を加えて非晶質珪素膜４０２の結晶化を行
う。本実施例では窒素雰囲気で５７０℃で１４時間の加
熱処理を行う。

【００６０】この時、非晶質珪素膜４０２の結晶化はニ
ッケルを添加した領域４０５および４０６で発生した核
から優先的に進行し、基板４０１の基板面に対してほぼ
平行に成長した結晶領域４０７および４０８が形成され
る。この結晶領域４０７および４０８を横成長領域と呼
ぶ。横成長領域は比較的揃った状態で個々の結晶が集合
しているため、全体的な結晶性に優れるという利点があ
る（図４（Ｂ））。

【００６１】なお、上述の特開平７−１３０６５２号公
報の実施例１に記載された技術を用いた場合も微視的に
は横成長領域と呼びうる領域が形成されている。しかし
ながら、核発生が面内において不均一に起こるので結晶
粒界の制御性の面で難がある。

【００６２】結晶化のための加熱処理が終了したら、マ
スク絶縁膜４０３を除去してパターニングを行い、横成
長領域４０７および４０８でなる島状半導体層（活性
層）４０９、４１０、および４１１を形成する（図４
（Ｃ））。

【００６３】ここで４０９はＣＭＯＳ回路を構成するＮ
チャネル型ＴＦＴの活性層、４１０はＣＭＯＳ回路を構
成するＰチャネル型ＴＦＴの活性層、４１１は画素マト
リクス回路を構成するＮチャネル型ＴＦＴ（画素ＴＦ
Ｔ）の活性層である。

【００６４】活性層４０９、４１０、および４１１を形
成したら、その上に珪素を含む絶縁膜でなるゲイト絶縁
膜４１２を成膜する（図４（Ｃ））。

【００６５】そして、次に図４（Ｄ）に示す様に触媒元
素（ニッケル）を除去または低減するための加熱処理
（触媒元素のゲッタリングプロセス）を行う。この加熱
処理は処理雰囲気中にハロゲン元素を含ませ、ハロゲン
元素による金属元素のゲッタリング効果を利用するもの
である。

【００６６】なお、ハロゲン元素によるゲッタリング効
果を十分に得るためには、上記加熱処理を７００℃を超
える温度で行なうことが好ましい。この温度以下では処
理雰囲気中のハロゲン化合物の分解が困難となり、ゲッ
タリング効果が得られなくなる恐れがある。

【００６７】そのため本実施例ではこの加熱処理を７０
０℃を超える温度で行い、好ましくは８００〜１０００
℃（代表的には９５０℃）とし、処理時間は０．１〜６
ｈｒ、代表的には０．５〜１ｈｒとする。

【００６８】なお、本実施例では酸素雰囲気中に対して
塩化水素（ＨＣｌ）を０．５〜１０体積％（本実施例で
は３体積％）の濃度で含有させた雰囲気中において、９
５０℃で、３０分の加熱処理を行う例を示す。ＨＣｌ濃
度を上記濃度以上とすると、活性層４０９、４１０、お
よび４１１の表面に膜厚程度の凹凸が生じてしまうため
好ましくない。

【００６９】また、ハロゲン元素を含む化合物してＨＣ
ｌガスを用いる例を示したが、それ以外のガスとして、
代表的にはＨＦ、ＮＦ₃、ＨＢｒ、Ｃｌ₂、ＣｌＦ₃、Ｂ
Ｃｌ₂、Ｆ₂、Ｂｒ₂等のハロゲンを含む化合物から選ば
れた一種または複数種のものを用いることができる。

【００７０】この工程においては活性層４０９、４１
０、および４１１中のニッケルが塩素の作用によりゲッ
タリングされ、揮発性の塩化ニッケルとなって大気中へ
離脱して除去されると考えられる。そして、この工程に
より活性層４０９、４１０、および４１１中のニッケル
の濃度は５×１０¹⁷ａｔｏｍｓ／ｃｍ³以下にまで低減
される。

【００７１】なお、５×１０¹⁷ａｔｏｍｓ／ｃｍ³とい
う値はＳＩＭＳ（質量二次イオン分析）の検出下限であ
る。本出願人が試作したＴＦＴを解析した結果、１×１
０¹⁸ａｔｏｍｓ／ｃｍ³以下（好ましくは５×１０¹⁷ａ
ｔｏｍｓ／ｃｍ³以下）ではＴＦＴ特性に対するニッケ
ルの影響は確認されなかった。ただし、本明細書中にお
ける不純物濃度は、ＳＩＭＳ分析の測定結果の最小値で
もって定義される。

【００７２】また、上記加熱処理により活性層４０９、
４１０、および４１１とゲイト絶縁膜４１２との界面で
は熱酸化反応が進行し、熱酸化膜の分だけゲイト絶縁膜
４１２の膜厚は増加する。この様にして熱酸化膜を形成
すると、非常に界面準位の少ない半導体／絶縁膜界面を
得ることができる。また、活性層端部における熱酸化膜
の形成不良（エッジシニング）を防ぐ効果もある。

【００７３】また、触媒元素のゲッタリングプロセス
を、マスク絶縁膜４０３を除去した後、活性層をパター
ンニングする前に行なってもよい。また、触媒元素のゲ
ッタリングプロセスを、活性層をパターンニングした後
に行なってもよい。また、いずれのゲッタリングプロセ
スを組み合わせて行なってもよい。

【００７４】なお、触媒元素のゲッタリングプロセス
を、Ｐ（リン）を用いることによって行うこともでき
る。このリンによるゲッタリングプロセスを上述したゲ
ッタリングプロセスに組み合わせても良い。また、リン
によるゲッタリングプロセスのみを用いても良い。

【００７５】さらに、上記ハロゲン雰囲気における加熱
処理を施した後に、窒素雰囲気中で９５０℃で１時間程
度の加熱処理を行なうことで、ゲイト絶縁膜４１２の膜
質の向上を図ることも有効である。

【００７６】なお、ＳＩＭＳ分析により活性層４０９、
４１０、および４１１中にはゲッタリング処理に使用し
たハロゲン元素が、１×１０¹⁵ａｔｏｍｓ／ｃｍ³〜１
×１０²⁰ａｔｏｍｓ／ｃｍ³の濃度で残存することも確
認されている。また、その際、活性層４０９、４１０、
および４１１と加熱処理によって形成される熱酸化膜と
の間に前述のハロゲン元素が高濃度に分布することがＳ
ＩＭＳ分析によって確かめられている。

【００７７】また、他の元素についてもＳＩＭＳ分析を
行った結果、代表的な不純物であるＣ（炭素）、Ｎ（窒
素）、Ｏ（酸素）、Ｓ（硫黄）はいずれも５×１０¹⁸ａ
ｔｏｍｓ／ｃｍ³未満（典型的には１×１０¹⁸ａｔｏｍ
ｓ／ｃｍ³以下）であることが確認された。

【００７８】次に、図示しないアルミニウムを主成分と
する金属膜を成膜し、パターニングによって後のゲイト
電極の原型４１３、４１４、および４１５を形成する。
本実施例では２ｗｔ％のスカンジウムを含有したアルミ
ニウム膜を用いる（図５（Ａ））。

【００７９】次に、特開平７−１３５３１８号公報記載
の技術により多孔性の陽極酸化膜４１６、４１７、およ
び４１８、無孔性の陽極酸化膜４１９、４２０、および
４２１、ゲイト電極４２２、４２３、および４２４を形
成する（図５（Ｂ））。

【００８０】こうして図５（Ｂ）の状態が得られたら、
次にゲイト電極４２２、４２３、および４２４、多孔性
の陽極酸化膜４１６、４１７、および４１８をマスクと
してゲイト絶縁膜４１２をエッチングする。そして、多
孔性の陽極酸化膜４１６、４１７、および４１８を除去
して図５（Ｃ）の状態を得る。なお、図５（Ｃ）におい
て４２５、４２６、および４２７で示されるのは加工後
のゲイト絶縁膜である。

【００８１】次に、一導電性を付与する不純物元素の添
加工程を行う。不純物元素としてはＮチャネル型ならば
Ｐ（リン）またはＡｓ（砒素）、Ｐ型ならばＢ（ボロ
ン）またはＧａ（ガリウム）を用いれば良い。

【００８２】本実施例では、Ｎチャネル型およびＰチャ
ネル型のＴＦＴを形成するための不純物添加をそれぞれ
２回の工程に分けて行う。

【００８３】最初に、Ｎチャネル型のＴＦＴを形成する
ための不純物添加を行う。まず、１回目の不純物添加
（本実施例ではＰ（リン）を用いる）を高加速電圧８０
ｋｅＶ程度で行い、ｎ^-領域を形成する。このｎ^-領域
は、Ｐイオン濃度が１×１０¹⁸ａｔｏｍｓ／ｃｍ³〜１
×１０¹⁹ａｔｏｍｓ／ｃｍ³となるように調節する。

【００８４】さらに、２回目の不純物添加を低加速電圧
１０ｋeＶ程度で行い、ｎ⁺領域を形成する。この時は、
加速電圧が低いので、ゲイト絶縁膜がマスクとして機能
する。また、このｎ⁺領域は、シート抵抗が５００Ω以
下（好ましくは３００Ω以下）となるように調節する。

【００８５】以上の工程を経て、ＣＭＯＳ回路を構成す
るＮチャネル型ＴＦＴのソース領域４２８、ドレイン領
域４２９、低濃度不純物領域４３０、チャネル形成領域
４３１が形成される。また、画素ＴＦＴを構成するＮチ
ャネル型ＴＦＴのソース領域４３３、ドレイン領域１０
３３、低濃度不純物領域４３４、チャネル形成領域４３
５が確定する（図５（Ｄ））。

【００８６】なお、図５（Ｄ）に示す状態ではＣＭＯＳ
回路を構成するＰチャネル型ＴＦＴの活性層は、Ｎチャ
ネル型ＴＦＴの活性層と同じ構成となっている。

【００８７】次に、図６（Ａ）に示すように、Ｎチャネ
ル型ＴＦＴを覆ってレジストマスク１０３６を設け、Ｐ
型を付与する不純物イオン（本実施例ではボロンを用い
る）の添加を行う。

【００８８】この工程も前述の不純物添加工程と同様に
２回に分けて行うが、Ｎチャネル型をＰチャネル型に反
転させる必要があるため、前述のＰイオンの添加濃度の
数倍程度の濃度のＢ（ボロン）イオンを添加する。

【００８９】こうしてＣＭＯＳ回路を構成するＰチャネ
ル型ＴＦＴのソース領域４３７、ドレイン領域４３８、
低濃度不純物領域４３９、チャネル形成領域４４０が形
成される（図６（Ａ））。

【００９０】以上の様にして活性層が完成したら、ファ
ーネスアニール、レーザーアニール、ランプアニール等
の組み合わせによって不純物イオンの活性化を行う。そ
れと同時に添加工程で受けた活性層の損傷も修復され
る。

【００９１】次に、層間絶縁膜４４１として酸化珪素膜
と窒化珪素膜との積層膜を形成し、コンタクトホールを
形成した後、ソース電極４４２、４４３、および４４
４、ドレイン電極４４５、４４６を形成して図６（Ｂ）
に示す状態を得る。なお、層間絶縁膜４４１として有機
性樹脂膜を用いることもできる。

【００９２】図６（Ｃ）に示す状態が得られたら、有機
性樹脂膜からなる第１の層間絶縁膜４４７を０．５〜３
μｍの厚さに形成する。有機性樹脂膜としては、ポリイ
ミド、アクリル、ポリイミドアミド等が用いられる。有
機性樹脂膜の利点は、成膜方法が簡単である点、容易に
膜厚を厚くできる点、比誘電率が低いので寄生容量を低
減できる点、平坦性に優れている点などが挙げられる。
なお、上述した以外の有機性樹脂膜を用いることもでき
る。

【００９３】次に、第１の層間絶縁膜４４７上に遮光性
を有する膜でなるブラックマトリクス４４８を１００ｎ
ｍの厚さに形成する。なお、本実施例では、ブラックマ
トリクス４４８としてチタン膜を用いるが、黒色顔料を
含む樹脂膜等を用いることもできる。

【００９４】なお。ブラックマトリクス４４８にチタン
膜を用いる場合には、駆動回路や他の周辺回路部の配線
の一部をチタンによって形成することができる。このチ
タンの配線は、ブラックマトリクス４４８の形成時に、
同時に形成され得る。

【００９５】ブラックマトリクス４４８を形成したら、
第２の層間絶縁膜４４９として酸化珪素膜、窒化珪素
膜、有機性樹脂膜のいずれかまたはそれらの積層膜を
０．１〜０．３μｍの厚さに形成する。そして層間絶縁
膜４４７および層間絶縁膜４４９にコンタクトホールを
形成し、画素電極４５０を１２０ｎｍの厚さに形成す
る。本実施例の構成によると、ブラックマトリクス４４
８と画素電極４５０とが重畳する領域で補助容量が形成
されている（図６（Ｃ））。なお、本実施例は透過型の
アクティブマトリクス液晶表示装置の例であるため画素
電極４５０を構成する導電膜としてＩＴＯ等の透明導電
膜を用いる。

【００９６】次に、基板全体を３５０℃の水素雰囲気で
１〜２時間加熱し、素子全体の水素化を行うことで膜中
（特に活性層中）のダングリングボンド（不対結合手）
を補償する。以上の工程を経て同一基板上にＣＭＯＳ回
路および画素マトリクス回路を作製することができる。

【００９７】次に、図７に示すように、上記の工程によ
って作製されたアクティブマトリクス基板をもとに、ア
クティブマトリクス型液晶表示装置を作製する工程を説
明する。

【００９８】図６（Ｃ）の状態のアクティブマトリクス
基板に配向膜４５１を形成する。本実施例では、配向膜
４５１には、ポリイミドを用いた。次に、対向基板を用
意する。対向基板は、ガラス基板４５２、透明導電膜４
５３、配向膜４５４とで構成される。

【００９９】なお、本実施例では、配向膜には、ポリイ
ミド膜を用いた。なお、配向膜形成後、ラビング処理を
施した。なお、本実施例では、比較的小さなプレチル角
を持つようなポリイミドを用いた。

【０１００】次に、上記の工程を経たアクティブマトリ
クス基板と対向基板とを公知のセル組み工程によって、
シール材やスペーサ（共に図示せず）などを介して貼り
合わせる。その後、両基板の間に液晶材料４５５を注入
し、封止剤（図示せず）によって完全に封止する。本実
施例では、液晶材料４５５として、無しきい値反強誘電
性液晶を用いた。

【０１０１】よって、図７に示すような透過型のアクテ
ィブマトリクス型液晶表示装置が完成する。

【０１０２】なお本実施例では、１対の偏光板（図示せ
ず）がクロスニコル（１対の偏光板が、それぞれの偏光
軸を直交させるような状態）で、液晶パネルを挟持する
ように配置された。

【０１０３】よって、本実施例では、液晶表示装置に電
圧が印加されていないとき白表示となる、いわゆるノー
マリホワイトモードで表示を行うように偏光板の配置が
設定されている。

【０１０４】なお、本実施例の液晶パネルは、ＦＰＣを
取り付ける端面のみアクティブマトリクス基板が外部に
出ており、残りの３つの端面は揃っている。

【０１０５】ここで、上述した製造方法によるアクティ
ブマトリクス型液晶表示装置のＮチャネル型ＴＦＴの性
能を実測データに基づいて説明する。

【０１０６】図８を参照する。図８には、上述した製造
方法によって作製されたNチャネル型ＴＦＴのドレイン
電流−ゲイト電圧曲線（Ｉｄ−Ｖｇ曲線）８０１、８０
２、およびキャリア移動度−ゲイト電圧曲線８０３、８
０４が示されている。８０１および８０３はドレイン電
圧が１４Ｖの時の曲線であり、８０２および８０４はド
レイン電圧が１Ｖの時の曲線である。

【０１０７】なお、本明細書で用いるＴＦＴのキャリア
移動度は、ＴＦＴのチャネル長をＬ、チャネル幅をＷ、
チャネル面積をＳ、ゲイト絶縁膜厚をｄ_ox、ゲイト絶縁
膜の誘電率をε、ゲイト電圧変化をｄＶ_G、ドレイン電
流変化をｄＩ_p、ドレイン電圧をＶ_Dとした時の算出式 μ＝（Ｌｄ_ox／ＷＳεＶ_D）×（ｄＩ_p／ｄＶ_G） あるいはこれと同等の式により求められる。

【０１０８】なお、本実施例では、Ｌ＝６．２μｍ、Ｗ
＝８．０μｍ、ゲイト絶縁膜の膜厚を１２０ｎｍとし
た。

【０１０９】図８を参照すると、キャリア移動度は、最
大値で、２２３．６ｃｍ²／Ｖｓであり、これは本実施
例のアクティブマトリクス型液晶表示装置を実現するこ
とが出来ることが理解される。また、ドレイン電流も
３．２７×１０^-4Ａであり、本実施例の各画素の画素容
量を充電するのに十分である。さらに、このＴＦＴのＳ
値（サブスレショルド係数）は、０．１２Ｖ／ｄｅｃで
ある。このＴＦＴのＳ値は、０．１５Ｖ／ｄｅｃが望ま
しい。また、しきい値電圧は、Ｎチャネル型ＴＦＴで
は、０．０〜１．０Ｖ、Ｐチャネル型ＴＦＴならば、−
１．０〜０．０Ｖであることが望ましい。本実施例の製
造方法によると、上記の条件を満足するＴＦＴが作製さ
れ得る。

【０１１０】また、比較例として、アモルファスシリコ
ンによるＴＦＴの動作特性の例を挙げてみると、例え
ば、ＡＭ−ＬＣＤ９６／ＩＤＷ９６、ｐ１９７〜ｐ２０
０の図３等がある。これによると、ドレイン電流は１０
^-6Ａ程度である。キャリア移動度に関する記載はない
が、０．１ｃｍ²／Ｖｓ程度であると考えられる。

【０１１１】よって、アモルファスシリコンによるＴＦ
Ｔは、本実施例の製造方法によるＴＦＴとは性能におい
て比較にならず、このようなアモルファスシリコンを用
いたＴＦＴによっては、本実施例のような駆動回路は実
現できない。

【０１１２】（実施例２）

【０１１３】上記実施例１では、１フレーム期間（Ｔ
ｆ）を４つのサブフレーム期間（Ｔｓｆ）に４分割する
ことによって、反強誘電性液晶の駆動を行ったが、これ
に限定されるわけではない。つまり、１フレーム期間を
ｎ個のサブフレーム期間（Ｔｓｆ₁〜Ｔｓｆ_n）に分割
し、同じ画像に対応した階調信号をそれぞれのサブフレ
ーム期間におけるサブ選択期間（Ｔｓｓ₁〜Ｔｓｓ_n）に
供給するようにしても良い。

【０１１４】（実施例３）

【０１１５】さらに、本発明のアクティブマトリクス型
液晶表示装置は、上述したように画素ＴＦＴの線順次走
査を行い、その画素数は今後のＡＴＶ（Ａｄｏｖａｎｃ
ｅｄＴＶ）に対応できる程莫大である。よって、ＸＧＡ
以上のもの、例えば、横１９２０×縦１２８０のような
解像度を有する反強誘電性液晶を用いたアクティブマト
リクス型液晶表示装置にも対応できる。この場合、１ラ
イン期間つまり、選択期間は短くなるが、反強誘電性液
晶材料をもって上記実施例１の製造方法によると、十分
に可能である。

【０１１６】（実施例４）

【０１１７】また、上記実施例１〜３は、透過型のアク
ティブマトリクス型液晶表示装置について説明してきた
が、本発明の駆動方法は、反射型のアクティブマトリク
ス型液晶表示装置にも用いられるのは言うまでもない。
また、液晶材料に強誘電性液晶を用い、特殊な配向膜な
どによって強誘電性液晶のメモリ効果を消去させた場合
にも対応できる。

【０１１８】また、上記実施例１〜３では、表示媒体と
して液晶を用いる場合につて説明してきたが、印加電圧
に応答して光学的特性が変調され得るその他のいかなる
表示媒体を有する表示装置に用いてもよい。例えば、エ
レクトロルミネセンス素子やエレクトロクロミクス素子
などを表示媒体として用いてもよい。

【０１１９】（実施例５）

【０１２０】上記実施例１〜５の半導体表示装置には様
々な用途がある。本実施例では、本発明の半導体表示装
置を組み込んだ半導体装置について説明する。

【０１２１】このような半導体装置には、ビデオカメ
ラ、スチルカメラ、プロジェクタ、ヘッドマウントディ
スプレイ、カーナビゲーション、パーソナルコンピュー
タ、携帯情報端末（モバイルコンピュータ、携帯電話な
ど）などが挙げられる。それらの一例を図９に示す。

【０１２２】図９（Ａ）は携帯電話であり、本体９０
１、音声出力部９０２、音声入力部９０３、半導体表示
装置９０４、操作スイッチ９０５、アンテナ９０６で構
成される。

【０１２３】図９（Ｂ）はビデオカメラであり、本体１
００１、半導体表示装置１００２、音声入力部１００
３、操作スイッチ１００４、バッテリー１００５、受像
部１００６で構成される。

【０１２４】図９（Ｃ）はモバイルコンピュータであ
り、本体１１０１、カメラ部１１０２、受像部１１０
３、操作スイッチ１１０４、半導体表示装置１１０５で
構成される。

【０１２５】図９（Ｄ）はヘッドマウントディスプレイ
であり、本体１２０１、半導体表示装置１２０２、バン
ド部１２０３で構成される。

【０１２６】図９（Ｅ）はリア型プロジェクタであり、
１３０１は本体、１３０２は光源、１３０３は半導体表
示装置、１３０４は偏光ビームスプリッタ、１３０５お
よび１３０６はリフレクター、１３０７はスクリーンで
ある。なお、リア型プロジェクタは、視聴者の見る位置
によって、本体を固定したままスクリーンの角度を変え
ることができるのが好ましい。なお、半導体表示装置１
３０３を３個（Ｒ、Ｇ、Ｂの光にそれぞれ対応させる）
使用することによって、さらに高解像度・高精細のリア
型プロジェクタを実現することができる。

【０１２７】図９（Ｆ）はフロント型プロジェクタであ
り、本体１４０１、光源１４０２、半導体表示装置１４
０３、光学系１４０４、スクリーン１４０５で構成され
る。なお、半導体表示装置１４０３を３個（Ｒ、Ｇ、Ｂ
の光にそれぞれ対応させる）使用することによって、さ
らに高解像度・高精細のフロント型プロジェクタを実現
することができる。

【０１２８】

【発明の効果】

【０１２９】本発明の半導体表示装置は、従来問題であ
った保持期間（非選択期間）中の電圧の低下を最小限に
することができ、その結果コントラストの良好な映像を
得ることができる。

【図面の簡単な説明】

【図１】 本発明のアクティブマトリクス型液晶表示装
置の概略構成図である。

【図２】 本発明のアクティブマトリクス型液晶表示装
置に用いられる反強誘電性液晶の表示特性を示す図であ
る。

【図３】 本発明のアクティブマトリクス型液晶表示装
置の駆動方法を示すタイミングチャートである。

【図４】 本発明のアクティブマトリクス型液晶表示装
置の一製造方法例を示す図である。

【図５】 本発明のアクティブマトリクス型液晶表示装
置の一製造方法例を示す図である。

【図６】 本発明のアクティブマトリクス型液晶表示装
置の一製造方法例を示す図である。

【図７】 本発明のアクティブマトリクス型液晶表示装
置の断面図である。

【図８】 本発明のアクティブマトリクス型液晶表示装
置のに用いられるＮチャネル型ＴＦＴの特性を示す図で
ある。

【図９】 本発明のアクティブマトリクス型液晶表示装
置を組み込んだ半導体装置の例である。

【符号の説明】

１０１ ソース信号線側駆動回路 １０２ ゲイト信号線側駆動回路 １０３ ソース信号線 １０４ ゲイト信号線 １０５ 画素マトリクス回路

Claims (8)

【特許請求の範囲】
1. 【請求項１】 マトリクス状に配置された複数の画素Ｔ
   ＦＴを有する画素マトリクス回路と、 前記複数の画素ＴＦＴを駆動する、複数のＴＦＴによっ
   て構成されたソース信号線側駆動回路およびゲイト信号
   線側駆動回路と、 実質的にしきい値を持たない強誘電性の液晶材料と、を
   備えた半導体表示装置であって、 前記画素ＴＦＴには、ある画像情報に対応する階調信号
   が複数回供給されることを特長とする半導体表示装置。
2. 【請求項２】 前記画素マトリクス回路と、前記ソース
   信号線側駆動回路および前記ゲイト信号線側駆動回路と
   は、絶縁基板上に一体形成されることを特徴とする請求
   項１に記載の半導体表示装置。
3. 【請求項３】 前記複数の画素ＴＦＴおよび前記複数の
   ＴＦＴのうちＮチャネル型ＴＦＴのキャリアの移動度
   が、１５０ｃｍ²／Ｖｓ以上であることを特徴とする請
   求項２に記載の半導体表示装置。
4. 【請求項４】 前記複数の画素ＴＦＴおよび前記複数の
   ＴＦＴのうちＮチャネル型ＴＦＴのキャリアの移動度の
   Ｓ値が、０．１５Ｖ／ｄｅｃ以下であることを特徴とす
   る請求項３に記載の半導体表示装置。
5. 【請求項５】 前記複数の画素ＴＦＴおよび前記複数の
   ＴＦＴのしきい値電圧は、ＰチャネルＴＦＴにおいては
   −１．０〜０．０Ｖであり、ＮチャネルＴＦＴにおいて
   は０．０Ｖ〜１．０Ｖであることを特徴とする請求項４
   に記載の半導体表示装置。
6. 【請求項６】 前記複数の画素ＴＦＴおよび前記複数の
   ＴＦＴは、触媒を用いた結晶化工程を通して作製される
   ことを特徴とする請求項５に記載の半導体装置。
7. 【請求項７】 前記しきい値を持たない強誘電性の液晶
   材料は、反強誘電性液晶であることを特徴とする請求項
   １乃至６に記載の液晶表示装置。
8. 【請求項８】 マトリクス状に配置された複数の画素Ｔ
   ＦＴに順次階調電圧を印加し、画像を形成する半導体表
   示装置の駆動方法において、 ある画像情報に対応する階調電圧を、対応する画素ＴＦ
   Ｔに複数回印加するステップを含む半導体表示装置の駆
   動方法。