JP4476391B2 - 半導体表示装置の駆動方法 - Google Patents
半導体表示装置の駆動方法 Download PDFInfo
- Publication number
- JP4476391B2 JP4476391B2 JP24524899A JP24524899A JP4476391B2 JP 4476391 B2 JP4476391 B2 JP 4476391B2 JP 24524899 A JP24524899 A JP 24524899A JP 24524899 A JP24524899 A JP 24524899A JP 4476391 B2 JP4476391 B2 JP 4476391B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- display device
- signal
- film
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
【０００２】
本願発明は、表示装置の駆動方法およびその駆動方法を用いた表示装置に関する。本願発明は、特に、絶縁基板上に作製される薄膜トランジスタ（ＴＦＴ）を有するアクティブマトリクス型半導体表示装置の駆動方法に関する。また、その駆動方法を用いたアクティブマトリクス型半導体表示装置に関する。アクティブマトリクス型半導体表示装置の中でも、特に、アクティブマトリクス型液晶表示装置に関する。また、本願発明は、パッシブマトリクス型液晶表示装置にも応用できる。
【０００３】
【従来の技術】
【０００４】
最近安価なガラス基板上に半導体薄膜を形成し、薄膜トランジスタ（ＴＦＴ）を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型液晶表示装置（液晶パネル）の需要が高まってきたことによる。
【０００５】
アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数十〜数百万個もの画素領域にそれぞれ画素ＴＦＴが配置され（この回路をアクティブマトリクス回路という）、各画素領域にある画素電極に出入りする電荷を画素ＴＦＴのスイッチング機能により制御するものである。
【０００６】
従来アクティブマトリクス回路には、ガラス基板上に形成されたアモルファスシリコンを用いた薄膜トランジスタが用いられる。
【０００７】
最近、石英基板を用いることによって石英基板上に形成された多結晶シリコン膜を用いた薄膜トランジスタを有するアクティブマトリクス型液晶表示装置が実現されている。この場合、画素ＴＦＴを駆動する周辺駆動回路も、アクティブマトリクス回路と同一基板上に作製することができる。
【０００８】
また、レーザーアニール等の技術を利用することにより、ガラス基板上に多結晶シリコン膜を形成し、薄膜トランジスタを作製する技術も知られている。この技術を利用すると、同一ガラス基板上にアクティブマトリクス回路と周辺駆動回路とを集積化することができる。
【０００９】
【発明が解決しようとする課題】
【００１０】
近年、アクティブマトリクス型液晶表示装置がパーソナルコンピュータの表示装置として多用されてきている。しかも、ノート型のパーソナルコンピュータに用いられるだけでなく、デスクトップ型のパーソナルコンピュータにも大画面のアクティブマトリクス型液晶表示装置が用いられるようになってきた。
【００１１】
また、小型で高精細・高解像度・高画質なアクティブマトリクス型液晶表示装置を用いたプロジェクター装置が注目を浴びてきている。中でも、より高解像度の映像が表示できるハイビジョン用プロジェクター装置が注目を浴びてきている。
【００１２】
従来より、上述したパーソナルコンピュータやプロジェクター装置にはＣＲＴが用いられている。しかし、ＣＲＴを用いた場合には、画面のサイズおよび解像度の要求に従って、消費電力、装置の体積、重量などの問題が大きくなってきた。そこで、上述のアクティブマトリクス型液晶表示装置は、従来主として用いられてきたＣＲＴにとって替わるものとされてきた。しかし、従来のアクティブマトリクス型液晶表示装置では、同等の解像度の表示を行った場合においても、ＣＲＴと比較して水平解像度が悪いという点が指摘されてきた。
【００１３】
ここで、ＣＲＴの解像度測定用チャートの映像を図２０に示す。一方、図２１に従来のアクティブマトリクス型液晶表示装置を用いたリア型プロジェクター装置の解像度測定用のチャートの映像を示す。ＣＲＴおよびアクティブマトリクス型液晶表示装置とも、解像度はＳＸＧＡ（１２４０×１０２４画素）のものを用いた。両者の映像を比較すると、図２１に示されている従来のアクティブマトリクス型液晶表示装置を用いたリア型プロジェクター装置の映像は、図２０に示されるＣＲＴの映像に比べて、水平解像度が悪くなっていることがわかる（矢印で示す箇所）。
【００１４】
このように、従来のアクティブマトリクス型液晶表示装置では、同規格のＣＲＴと比較して水平解像度が悪くなってしまい、ＣＲＴの様な高画質な映像を再現することが難しい。
【００１５】
また、パッシブマトリクス型液晶表示装置は、アクティブマトリクス型液晶表示装置に比べて画質が劣るとされているが、パッシブマトリクス型液晶表示装置は、構造が簡単で安価であるという点で、種々の分野で需要が有る。しかし、現在のパッシブマトリクス型液晶表示装置は、アクティブマトリクス型液晶表示装置と張り合えるだけの画質を達成することはできていない。
【００１６】
そこで、本願発明は、上述した問題を鑑みてなされたものであり、新規な駆動方法を用いることによってアクティブマトリクス型半導体表示装置の水平解像度の向上を実現することを目的とする。また、新規な駆動方法をパッシブマトリクスに用いることによって、パッシブマトリクス型液晶表示装置の画質の向上を実現することを目的とする。
【００１７】
【課題を解決するための手段】
【００１８】
本願発明によると、基準クロック信号が一定周期で周波数変調された変調クロック信号をアクティブマトリクス型半導体表示装置の駆動回路またはパッシブマトリクス型半導体表示装置の駆動回路に供給することにより、この変調クロック信号に基づいてサンプリングされるビデオ信号（画像信号）のサンプリング近傍の信号情報（エッジの有無、近さ）を半導体表示装置の該当する画素に濃淡情報として書き込むことができる。この本願発明の駆動方法は、このような濃淡情報によって、結果的に表示の見え方として解像度が上がったように見える現象（視覚のＭａｃｈ現象およびＣｒａｉｋ−Ｏ' Ｂｒｉｅｎ現象）を利用するものである。
【００１９】
以下に、本願発明の半導体表示装置の駆動方法およびその駆動方法を用いた半導体表示装置の構成について記載する。
【００２０】
本願発明の半導体表示装置の駆動方法の一は、
基準クロック信号を周波数変調し変調クロック信号を得るステップと、
前記変調クロック信号に基づいて画像信号をサンプリングするステップと、
サンプリングされた前記画像信号を対応する画素に供給し画像を得るステップと、
を有している。
【００２１】
本願発明の半導体表示装置の駆動方法の一は、
基準クロック信号を周波数変調し変調クロック信号を得るステップと、
前記変調クロック信号に基づいてアナログ画像信号をサンプリングしＡ／Ｄ変換しデジタル画像信号を得るステップと、
前記デジタル画像信号をデジタル信号処理した後、前記基準クロック信号に基づいてＤ／Ａ変換し改良アナログ画像信号を得るステップと、
前記改良アナログ画像信号を対応する画素に供給し画像を得るステップと、
を有している。
【００２２】
本願発明の半導体表示装置の駆動方法の一は、
基準クロック信号を周波数変調し変調クロック信号を得るステップと、
前記基準クロック信号に基づいてアナログ画像信号をサンプリングしＡ／Ｄ変換しデジタル画像信号を得るステップと、
前記デジタル画像信号をデジタル信号処理した後、前記変調クロック信号に基づいてＤ／Ａ変換し改良アナログ画像信号を得るステップと、
前記改良アナログ画像信号を対応する画素に供給し画像を得るステップと、
を有している。
【００２３】
本願発明の半導体表示装置の駆動方法の一によると、
前記変調クロック信号は、前記基準クロック信号の周波数をガウス型のヒストグラムに基づいてシフトさせることによって得られる様にしても良い。
【００２４】
本願発明の半導体表示装置の駆動方法の一によると、
前記変調クロック信号は、前記基準クロック信号の周波数をランダムにシフトさせることによって得られる様にしても良い。
【００２５】
本願発明の半導体表示装置の駆動方法の一によると、
前記変調クロック信号は、前記基準クロック信号の周波数を正弦波的にシフトさせることによって得られる様にしても良い。
【００２６】
本願発明の半導体表示装置の駆動方法の一によると、
前記変調クロック信号は、前記基準クロック信号の周波数を三角波的にシフトさせることによって得られる様にしても良い。
【００２７】
本願発明の半導体表示装置の一は、
マトリクス状に配置された複数の薄膜トランジスタを有するアクティブマトリクス回路と、
前記アクティブマトリクス回路を駆動するソース信号線側駆動回路およびゲイト信号線側駆動回路と、
を有する半導体表示装置であって、
前記ソース信号線駆動回路には、基準クロック信号が周波数変調された変調クロック信号が入力され、前記ゲイト信号線側駆動回路には、固定クロック信号が入力されることを特徴としている。
【００２８】
本願発明の半導体表示装置の一は、
マトリクス状に配置された複数の薄膜トランジスタを有するアクティブマトリクス回路と、
前記アクティブマトリクス回路を駆動するソース信号線側駆動回路およびゲイト信号線側駆動回路と、
を有する半導体表示装置であって、
前記ソース信号線駆動回路には、基準クロック信号が周波数変調された変調クロック信号が入力され、前記ゲイト信号線側駆動回路には、前記変調クロック信号とは周波数のシフト量または周波数の変調方法が異なる変調クロック信号が入力されることを特徴としている。
【００２９】
本願発明の半導体表示装置の一は、
パッシブマトリクス回路を有する半導体表示装置であって、
前記パッシブマトリクス回路の信号電極には、基準クロック信号が周波数変調された変調クロック信号に基づいてサンプリングされた画像信号が入力され、
前記パッシブマトリクス回路の走査電極には、固定クロック信号が入力されることを特徴としている。
【００３０】
本願発明の半導体表示装置の一は、
パッシブマトリクス回路を有する半導体表示装置であって、
前記パッシブマトリクス回路の信号電極には、基準クロック信号が周波数変調された変調クロック信号に基づいてサンプリングされた画像信号が入力され、
前記パッシブマトリクス回路の走査電極には、前記変調クロック信号とは周波数のシフト量または周波数の変調方法が異なる変調クロック信号が入力されることを特徴としている。
【００３１】
本願発明の半導体表示装置の一によると、
前記変調クロック信号は、前記基準クロック信号の周波数をガウス型のヒストグラムに基づいてシフトさせることによって得られる様にしても良い。
【００３２】
本願発明の半導体表示装置の一によると、
前記変調クロック信号は、前記基準クロック信号の周波数をランダムにシフトさせることによって得られる様にしても良い。
【００３３】
本願発明の半導体表示装置の一によると、
前記変調クロック信号は、前記基準クロック信号の周波数を正弦波的にシフトさせることによって得られる様にしても良い。
【００３４】
本願発明の半導体表示装置の一によると、
前記変調クロック信号は、前記基準クロック信号の周波数を三角波的にシフトさせることによって得られる様にしても良い。
【００３５】
【発明の実施の形態】
【００３６】
本願発明の駆動方法を順を追って説明する。まず図１を参照する。図１には、本願発明を説明するための源画像のビデオ信号への変換の様子が示されている。「Ａ」という源画像がラインＬ１〜Ｌ１４でビデオ信号化されている。なお図１では、「Ａ」という源画像は白色のバックグラウンドに黒色で示されており、源画像「Ａ」は濃淡がなく一様な明るさを有するものであるとする。源画像のラインＬ１〜Ｌ１４のそれぞれに対応したビデオ信号は、ｓｉｇ．１〜ｓｉｇ．１４で示される。
【００３７】
次に図２を参照する。図２には、源画像「Ａ」に基づく各ラインのビデオ信号ｓｉｇ．１〜ｓｉｇ．１４を従来の基準クロック信号によってサンプリングし、アクティブマトリクス型半導体表示装置の画面に表示した様子を示している。なお、ビデオ信号から引き出されている破線と画面表示の各ラインＬ' １〜Ｌ' １４を示す破線との交点をほぼ中心として示されている□が、アクティブマトリクス型半導体表示装置の各画素であるとする。
【００３８】
各ラインビデオ信号は、基準クロック信号によってサンプリングされる。ここでは、ビデオ信号は基準クロック信号のパルスの立ち上がり時と立ち下がり時にサンプリングされる。サンプリングされたビデオ信号によって半導体表示装置の各画素に画像情報が書き込まれ、画面全体として映像が表示される。画面表示において、黒表示されている画素が画像情報が書き込まれた画素である。このように、アクティブマトリクス型半導体表示装置においては、画素に書き込まれた画像情報の集合として画像が得られる。一般に、このような画像情報の書き込みが１秒間に３０回〜６０回行われることによって、アクティブマトリクス型半導体表示装置の画面表示が行われている。
【００３９】
ここで、本願発明の駆動方法に用いられる変調クロック信号について説明する。基準クロック信号が一定の周波数で動作するのに対して、変調クロック信号はある一定の周期でクロック信号の周波数が変化（シフト）しているクロックを言う。つまり、変調クロック信号とは周波数変調されているクロック信号を言う。なお、変調クロック信号については、文献" Ｆｒｅｑｕｅｎｃｙ ｍｏｄｕｌａｔｉｏｎ ｏｆ Ｓｙｓｔｅｍ Ｃｌｏｃｋｓ ｆｏｒ ＥＭＩ Ｒｅｄｕｃｔｉｏｎ" （Ｈｅｗｌｅｔｔ−Ｐａｃｋａｒｄ Ｊｏｕｒｎａｌ、Ａｕｇｕｓｔ １９９７、Ｐ１０１〜Ｐ１０６）に詳しい。但し、上述の文献においては、集積回路の分野において、変調クロック信号を用いることによってクロック信号のＥＭＩ（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ ｉｎｔｅｒｆｅｒｅｎｃｅ；電磁障害）を低減することが記載されているだけである。
【００４０】
なお、本願発明の駆動方法には、基準となる基準クロック信号を周波数変調して得られる如何なる変調クロック信号をも用いることができる。従って、上述の文献等の方法以外の如何なる方法による変調クロック信号をも用いることができる。
【００４１】
次に、ある一定の周期で周波数変調された変調クロック信号を用いて本願発明の駆動方法を説明する。まず図４を参照する。図４（Ａ）には、基準クロック信号とある一定の周期で周波数変調された変調クロック信号とが示されている。ここでは、変調クロック信号の周波数の変化を時間軸におけるパルスの立ち上がり時または立ち下がり時の変位として説明する。まず、基準クロック信号のパルスのホールド期間ＴH （パルスの立ち上がり時から立ち下がり時までの期間またはパルスの立ち下がり時から立ち上がり時までの期間）を５等分して考え、このホールド期間ＴH を５等分した期間をｔとする（ＴH ＝５ｔ）。そして、基準クロック信号のパルスを基準として、パルスの立ち上がり時およひ立ち下がり時の時間的な変位を考える。ここで挙げる例においては、パルスの立ち上がり時または立ち下がり時の時間的な変位は、図４（Ｂ）に示す様に、基準クロックパルスの立ち上がり時または立ち下がり時を基準として、０→＋ｔ→−ｔ→０→＋２ｔ→０→−２ｔ→０→＋ｔ→−ｔ→０→＋ｔ→・・・と変化している。ここで「＋ｔ」とは時間ｔだけ進んで変位することを表し、「０」とは変位しないことを表し、また「−ｔ」とは時間ｔだけ遅れて変位することを表している。これらの時間的な変位は図４（Ｃ）に示されるガウス型のヒストグラムに従っている。このようにして、ここで挙げた変調クロック信号は基準クロック信号のパルスの立ち上がり時および立ち下がり時を基準として、時間±２ｔまたは±ｔだけ変位することによって得られる。また、変調クロック信号の１周期は５パルスである。
【００４２】
この変調クロック信号は、基準クロック信号の周波数を１００％とすると、約＋６７％〜約−２９％の周波数シフトが生じている。
【００４３】
次に図３および図２３を参照する。図３および図２３には、本願発明の駆動方法の変調クロック信号による各ラインのビデオ信号のサンプリングおよびラインＬ''１〜Ｌ''１４による画面表示が示されている。図３では、前述の図４で説明した変調クロック信号を用いた。また各ラインのビデオ信号は前述の図１に示すものを用いた。なおリファレンスの為、基準クロック信号も図中に示されている。なお、図３と図２３とは同じ図であるが、画面表示の各画素の濃淡が説明の便宜上図２３では除去されている。
【００４４】
各ラインのビデオ信号ｓｉｇ．１〜ｓｉｇ．１４は、変調クロック信号のパルスの立ち上がり時および立ち下がり時にサンプリングされ、対応する画素に画像情報として書き込まれる。
【００４５】
まず、１フレーム目には、各ラインのビデオ信号ｓｉｇ．１〜ｓｉｇ．１４は変調クロック信号１のパルスタイミングでサンプリングされ、対応する画素に画像情報が書き込まれる。次に、２フレーム目には、各ラインのビデオ信号ｓｉｇ．１〜ｓｉｇ．１４は変調クロック信号２のパルスタイミングでサンプリングされ、対応する画素に画像情報が書き込まれる。変調クロック信号１と変調クロック信号２は、１／１０周期だけずれている。さらに、３フレーム目には、各ラインのビデオ信号ｓｉｇ．１〜ｓｉｇ．１４は変調クロック信号３のパルスタイミングでサンプリングされ、対応する画素に画像情報が書き込まれる。なお変調クロック信号２と変調クロック信号３は、１／１０周期だけずれている。このようにして、１〜１０フレーム目までのビデオ信号のサンプリングおよび対応する画素への画像情報の書き込みが順に行われる。
【００４６】
１０フレーム分の画像情報が書き込まれた時の画面表示が図３の下部に、ラインＬ''１〜Ｌ''１４の表示として示されている。なお、図３および図２３の各画素には、それぞれ１、２、３、７、９および１０という数字が記載されている。これらの数字は、１０フレーム書き込まれる間に、その画素には何回画像情報が書き込まれたか（例えば、１ならば１回、７ならば７回、１０ならば１０回）が示されている。この画面表示例から理解される様に、本願発明の変調クロック信号を用いた駆動方法においては、従来の基準クロックを用いた駆動方法と比較して、画像の輪郭部では、１０フレームのうち画像情報が書き込まれないフレームが存在する。よって、このことが濃淡情報として画素で表現されることになる。このように画像の輪郭部に濃淡情報を有する画像は、上述の視覚のＭａｃｈ現象およびＣｒａｉｋ−Ｏ' Ｂｒｉｅｎ現象によって、観測者には表示の見え方として解像度が上がったように見える。
【００４７】
なお、変調クロック信号の周波数変調の周期および周波数シフトの量などは、任意に設定したものを用いることができる。例えば、周波数シフトの量が時間軸に対して正弦波的または三角波的に変化する変調クロック信号や、周波数シフトの量が時間軸に対して全くランダムに変化する変調クロック信号なども用いることができる。
【００４８】
【実施例】
【００４９】
ここで、以下の実施例をもって本願発明の駆動方法およびその駆動方法を用いた半導体装置の具体例について説明する。ただし、本願発明は、以下の実施例に限定されるわけではない。
【００５０】
（実施例１）
【００５１】
本実施例においては、本願発明の半導体表示装置の駆動方法を用いることのできる半導体表示装置として、アクティブマトリクス型液晶表示装置を例にとって説明する。
【００５２】
図５を参照する。図５には、本実施例のアクティブマトリクス型液晶表示装置の概略構成図が示されている。５０１はソース信号線側駆動回路であり、変調クロック、スタートパルス等が入力される。５０２はゲイト信号線側駆動回路であり、固定クロック、スタートパルス等が入力される。本願明細書では、固定クロックとは、基準クロック信号を基にして一定の周波数で動作するクロック信号を言う。５０３はアクティブマトリクス回路であり、ゲイト信号線５０７およびソース信号線５０８の交点のそれぞれにマトリクス状に配置された画素を有する。それぞれの画素は薄膜トランジスタ５０４を有する。また、薄膜トランジスタのドレイン電極には画素電極（図示せず）および補助容量５０６が接続されている。また、５０５はアクティブマトリクス回路と対向基板（図示せず）との間に挟持された液晶である。また、５０９はビデオ信号線であり、外部からビデオ信号が入力される。なお、本実施例のアクティブマトリクス型液晶表示装置は、横１２８０×縦１０２４画素を有しており、ハイビジョンに対応している。
【００５３】
次に図６を参照する。図６には、本実施例のアクティブマトリクス型液晶表示装置のソース信号線側駆動回路の回路構成図が示されている。６００はシフトレジスタ回路である。シフトレジスタ回路６００は、インバータ６０１、クロックドインバータ６０２およびＮＡＮＤ回路６０３等を有する。なお、図６においては、クロックドインバータを動作させるためのクロック信号は１つしか入力されていないように図示されているが、実際の回路構成においては、前記クロック信号の反転信号も入力されるようになっている。６０４はレベルシフタ回路であり、６０５はアナログスイッチ回路である。レベルシフタ回路６０４の回路構成は図７に示される。
【００５４】
ソース信号線側駆動回路５０１には、変調クロック信号（ｍ−ＣＬＫ）、変調クロック信号の反転信号（ｍ−ＣＬＫｂ）、スタートパルス（ＳＰ）、および左右走査切り替え信号（ＳＬ／Ｒ）が入力される。
【００５５】
外部から入力される変調クロック信号、変調クロックの反転信号、スタートパルス（ＳＰ）および左右走査切り替え信号によってシフトレジスタ回路が動作し、左右走査切り替え信号がＳＬ／ＲにＨｉが入力される時、ビデオ信号をサンプリングする信号が、左から右に向かって順にＮＡＮＤ回路から出力される。本実施例のソース信号線側駆動回路によると、上述の発明の実施の形態で説明したように、変調クロックパルスの立ち上がり時および立ち下がり時にビデオ信号をサンプリングする信号が順に出力される。ビデオ信号をサンプリングする信号は、レベルシフタ回路によってその電圧レベルが高電圧側にシフトし、アナログスイッチ６０５に入力される。アナログスイッチ６０５は、前記サンプリング信号の入力によって、ビデオ信号線から供給されるビデオ信号をサンプリングし、ソース信号線（Ｓ１〜Ｓ４〜Ｓ１２８０（図示せず））に供給する。ソース信号線に供給されたビデオ信号は、対応する画素の薄膜トランジスタにビデオ信号を供給する。
【００５６】
なお、変調クロックを得る為のモジュールとしては、ＩＣ ＷＯＲＫＳ社製のＷ４２Ｃ３１−０９等が挙げられる。
【００５７】
ここで、本実施例のアクティブマトリクス型液晶表示装置のゲイト信号線側駆動回路の回路構成についても説明する。図８を参照する。８００はシフトレジスタ回路である。シフトレジスタ回路８００は、インバータ回路、クロックドインバータ回路およびＮＡＮＤ回路等を有する。レベルシフタ回路の回路構成は図７に示される回路と同様である。
【００５８】
外部から入力されるクロック信号およびスタートパルスによってシフトレジスタ回路が動作し、ゲイト信号線を選択するための信号が、左から右に向かって順にＮＡＮＤ回路から出力される。
【００５９】
ここで、本実施例で説明したアクティブマトリクス型液晶表示装置の作製方法例を以下に説明する。本実施例では、絶縁表面を有する基板上に複数のＴＦＴを形成し、画素マトリクス回路、駆動回路、およびロジック回路等をモノリシックに構成する例を図９〜図１２に示す。なお、本実施例では、画素マトリクス回路の１つの画素と、他の回路（駆動回路、ロジック回路等）の基本回路であるＣＭＯＳ回路とが同時に形成される様子を示す。また、本実施例では、ＣＭＯＳ回路においてはＰチャネル型ＴＦＴとＮチャネル型ＴＦＴとがそれぞれ１つのゲイト電極を備えている場合について、その作製工程を説明するが、ダブルゲイト型やトリプルゲイト型のような複数のゲイト電極を備えたＴＦＴによるＣＭＯＳ回路をも同様に作製することができる。また、本実施例では、画素ＴＦＴにおいてはダブルゲイトのＮチャネル型ＴＦＴが用いられているが、シングルゲイト、トリプルゲイト等のＴＦＴも用いることができる。
【００６０】
図９（Ａ）を参照する。まず、絶縁表面を有する基板として石英基板９０１を準備する。石英基板の代わりに熱酸化膜を形成したシリコン基板を用いることもできる。石英基板上に一旦非晶質シリコン膜を形成し、それを完全に熱酸化して絶縁膜とする様な方法をとっても良い。さらに、絶縁膜として窒化珪素膜を形成した石英基板、セラミックス基板またはシリコン基板を用いても良い。次に、下地膜９０１を形成する。本実施例では、下地膜９０１には酸化シリコン（ＳｉＯ2 ）が用いられた。次に、非晶質シリコン膜９０３を形成する。非晶質シリコン膜９０３は、最終的な膜厚（熱酸化後の膜減りを考慮した膜厚）が１０〜７５ｎｍ（好ましくは１５〜４５ｎｍ）となる様に調節する。
【００６１】
なお、非晶質シリコン膜９０３の成膜に際して膜中の不純物濃度の管理を徹底的に行うことが重要である。本実施例の場合、非晶質シリコン膜９０３中では、後の結晶化を阻害する不純物であるＣ（炭素）およびＮ（窒素）の濃度はいずれも５×１０18ａｔｏｍｓ／ｃｍ3 未満（代表的には５×１０17ａｔｏｍｓ／ｃｍ3 以下、好ましくは２×１０17ａｔｏｍｓ／ｃｍ3 以下）、Ｏ（酸素）は１．５×１０19ａｔｏｍｓ／ｃｍ3 未満（代表的には１×１０18ａｔｏｍｓ／ｃｍ3 以下、好ましくは５×１０17ａｔｏｍｓ／ｃｍ3 以下）となる様に管理する。なぜならば各不純物がこれ以上の濃度で存在すると、後の結晶化の際に悪影響を及ぼし、結晶化後の膜質を低下させる原因となるからである。本明細書中において膜中の上記の不純物元素濃度は、ＳＩＭＳ（質量２次イオン分析）の測定結果における最小値で定義される。
【００６２】
上記構成を得るため、本実施例で用いる減圧熱ＣＶＤ炉は定期的にドライクリーニングを行い、成膜室の清浄化を図っておくことが望ましい。ドライクリーニングは、２００〜４００℃程度に加熱した炉内に１００〜３００ｓｃｃｍのＣｌＦ3 （フッ化塩素）ガスを流し、熱分解によって生成したフッ素によって成膜室のクリーニングを行えば良い。
【００６３】
なお、本出願人の知見によれば炉内温度３００℃とし、ＣｌＦ3 ガスの流量を３００ｓｃｃｍとした場合、約２μｍ厚の付着物（主にシリコンを主成分する）を４時間で完全に除去することができる。
【００６４】
また、非晶質シリコン膜９０３中の水素濃度も非常に重要なパラメータであり、水素含有量を低く抑えた方が結晶性の良い膜が得られる様である。そのため、非晶質シリコン膜９０３の成膜は減圧熱ＣＶＤ法であることが好ましい。なお、成膜条件を最適化することでプラズマＣＶＤ法を用いることも可能である。
【００６５】
次に、非晶質シリコン膜９０３の結晶化工程を行う。結晶化の手段としては特開平７−１３０６５２号公報記載の技術を用いる。同公報の実施例１および実施例２のどちらの手段でも良いが、本実施例では、同公報の実施例２に記載した技術内容（特開平８−７８３２９号公報に詳しい）を利用するのが好ましい。
【００６６】
特開平８−７８３２９号公報記載の技術は、まず触媒元素の添加領域を選択するマスク絶縁膜９０４を１５０ｎｍに形成する。マスク絶縁膜９０４は触媒元素を添加するために複数箇所の開口部を有している。この開口部の位置によって結晶領域の位置を決定することができる（図９（Ｂ））。
【００６７】
そして、非晶質シリコン膜９０３の結晶化を助長する触媒元素としてニッケル（Ｎｉ）を含有した溶液（Ｎｉ酢酸塩エタノール溶液）９０５をスピンコート法により塗布する。なお、触媒元素としてはニッケル以外にも、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、ゲルマニウム（Ｇｅ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）等を用いることができる（図９（Ｂ））。
【００６８】
また、上記触媒元素の添加工程は、レジストマスクを利用したイオン注入法またはプラズマドーピング法を用いることもできる。この場合、添加領域の占有面積の低減、後述する横成長領域の成長距離の制御が容易となるので、微細化した回路を構成する際に有効な技術となる。
【００６９】
触媒元素の添加工程が終了したら、次に、４５０℃で１時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気中において５００〜９６０℃（代表的には５５０〜６５０℃）の温度で４〜２４時間の加熱処理を加えて非晶質シリコン膜９０３の結晶化を行う。本実施例では窒素雰囲気で５７０℃で１４時間の加熱処理を行う。
【００７０】
この時、非晶質シリコン膜９０３の結晶化は、ニッケルを添加した領域９０６で発生した核から優先的に進行し、基板９０１の基板面に対してほぼ平行に成長した多結晶シリコン膜からなる結晶領域９０７が形成される。この結晶領域９０７を横成長領域と呼ぶ。横成長領域は比較的揃った状態で個々の結晶が集合しているため、全体的な結晶性に優れるという利点がある。
【００７１】
なお、マスク絶縁膜９０４を用いずに、Ｎｉ酢酸溶液を非晶質シリコン膜の前面に塗布し結晶化させることもできる。
【００７２】
図９（Ｄ）を参照する。次に、触媒元素のゲッタリングプロセスを行う。まず、リンイオンのドーピングを選択的に行う。マスク絶縁膜９０４が形成された状態で、リンのドーピングを行う。すると、多結晶シリコン膜のマスク絶縁膜９０４で覆われていない部分９０８のみに、リンがドーピングされる（これらの領域をリン添加領域９０８と呼ぶ）。このとき、ドーピングの加速電圧と、酸化膜で成るマスクの厚さを最適化し、リンがマスク絶縁膜９０４を突き抜けないようにする。このマスク絶縁膜９０４は、必ずしも酸化膜でなくてもよいが、酸化膜は活性層に直接触れても汚染の原因にならないので都合がよい。
【００７３】
リンのドーズ量は、１×１０14から１×１０15ｉｏｎｓ／ｃｍ2 程度とすると良い。本実施例では、５×１０14ｉｏｎｓ／ｃｍ2 のドーズをイオンドーピング装置を用いて行った。
【００７４】
なお、イオンドープの際の加速電圧は１０ｋｅＶとした。１０ｋｅＶの加速電圧であれば、リンは１５０ｎｍのマスク絶縁膜をほとんど通過することができない。
【００７５】
図９（Ｅ）を参照する。次に、６００℃の窒素雰囲気にて１〜１２時間（本実施例では１２時間）熱アニールし、ニッケル元素のゲッタリングを行った。こうすることによって、図９（Ｅ）において矢印で示されるように、ニッケルがリンに吸い寄せられることになる。６００度の温度のもとでは、リン原子は膜中をほとんど動かないが、ニッケル原子は数１００μｍ程度またはそれ以上の距離を移動することができる。このことからリンがニッケルのゲッタリングに最も適した元素の１つであることが理解できる。
【００７６】
次に図１０（Ａ）を参照し、多結晶シリコン膜をパターニングする工程を説明する。このとき、リンの添加領域９０８、すなわちニッケルがゲッタリングされた領域が残らないようにする。このようにして、ニッケル元素をほとんど含まない多結晶シリコン膜の活性層９０９〜９１１が得られた。得られた多結晶シリコン膜の活性層９０９〜９１１が後にＴＦＴの活性層となる。
【００７７】
図１０（Ｂ）を参照する。活性層９０９〜９１１を形成したら、その上にシリコンを含む絶縁膜でなるゲイト絶縁膜９１２を７０ｎｍに成膜する。そして、酸化性雰囲気において、８００〜１１００℃（好ましくは９５０〜１０５０℃）で加熱処理を行い、活性層９０９〜９１１とゲイト絶縁膜９１２の界面に熱酸化膜（図示せず）を形成する。
【００７８】
なお、触媒元素をゲッタリングするための加熱処理（触媒元素のゲッタリングプロセス）を、この段階で行っても良い。その場合、加熱処理は処理雰囲気中にハロゲン元素を含ませ、ハロゲン元素による触媒元素のゲッタリング効果を利用する。なお、ハロゲン元素によるゲッタリング効果を十分に得るためには、上記加熱処理を７００℃を超える温度で行なうことが好ましい。この温度以下では処理雰囲気中のハロゲン化合物の分解が困難となり、ゲッタリング効果が得られなくなる恐れがある。また、この場合ハロゲン元素を含むガスとして、代表的にはＨＣｌ、ＨＦ、ＮＦ3 、ＨＢｒ、Ｃｌ2 、ＣｌＦ3 、ＢＣｌ2 、Ｆ2 、Ｂｒ2 等のハロゲンを含む化合物から選ばれた一種または複数種のものを用いることができる。この工程においては、例えばＨＣｌを用いた場合、活性層中のニッケルが塩素の作用によりゲッタリングされ、揮発性の塩化ニッケルとなって大気中へ離脱して除去されると考えられる。また、ハロゲン元素を用いて触媒元素のゲッタリングプロセスを行う場合、触媒元素のゲッタリングプロセスを、マスク絶縁膜９０４を除去した後、活性層をパターンニングする前に行なってもよい。また、触媒元素のゲッタリングプロセスを、活性層をパターンニングした後に行なってもよい。また、いずれのゲッタリングプロセスを組み合わせて行なってもよい。
【００７９】
次に、図示しないアルミニウムを主成分とする金属膜を成膜し、パターニングによって後のゲイト電極の原型を形成する。本実施例では２ｗｔ％のスカンジウムを含有したアルミニウム膜を用いる。
【００８０】
また、導電性を付与するための不純物を添加した多結晶シリコン膜によってゲイト電極を形成しても良い。
【００８１】
次に、特開平７−１３５３１８号公報記載の技術により多孔性陽極酸化膜９１３〜９２０、無孔性陽極酸化膜９２１〜９２４およびゲイト電極９２５〜９２８を形成する（図１０（Ｂ））。
【００８２】
こうして図１０（Ｂ）の状態が得られたら、次にゲイト電極９２５〜９２８および多孔性陽極酸化膜９１３〜９２０をマスクとしてゲイト絶縁膜９１２をエッチングする。そして、多孔性陽極酸化膜９１３〜９２０を除去し、図１０（Ｃ）の状態を得る。なお、図１０（Ｃ）において９２９〜９３１で示されるのは加工後のゲイト絶縁膜である。
【００８３】
図１１（Ａ）を参照する。次に、一導電性を付与する不純物元素の添加工程を行う。不純物元素としてはＮチャネル型ならばＰ（リン）またはＡｓ（砒素）、Ｐ型ならばＢ（ボロン）またはＧａ（ガリウム）を用いれば良い。
【００８４】
本実施例では、Ｎチャネル型およびＰチャネル型のＴＦＴを形成するための不純物添加をそれぞれ２回の工程に分けて行う。
【００８５】
最初に、Ｎチャネル型のＴＦＴを形成するための不純物添加を行う。まず、１回目の不純物添加（本実施例ではＰ（リン）を用いる）を高加速電圧８０ｋｅＶ程度で行い、 ｎ- 領域を形成する。このｎ- 領域は、Ｐイオン濃度が１×１０18ａｔｏｍｓ／ｃｍ3 〜１×１０19ａｔｏｍｓ／ｃｍ3 となるように調節する。
【００８６】
さらに、２回目の不純物添加を低加速電圧１０ｋｅＶ程度で行い、ｎ+ 領域を形成する。この時は、 加速電圧が低いので、ゲイト絶縁膜がマスクとして機能する。また、このｎ+ 領域は、シート抵抗が５００Ω以下（好ましくは３００Ω以下）となるように調節する。
【００８７】
以上の工程を経て、ＣＭＯＳ回路を構成するＮチャネル型ＴＦＴのソース領域およびドレイン領域９３２および９３３、低濃度不純物領域９３６、チャネル形成領域９３９が形成される。また、画素ＴＦＴを構成するＮチャネル型ＴＦＴのソース領域およびドレイン領域９３４および９３５、低濃度不純物領域９３７、チャネル形成領域９４０および９１４が確定する（図１１（Ａ））。
【００８８】
なお、図１１（Ａ）に示す状態ではＣＭＯＳ回路を構成するＰチャネル型ＴＦＴの活性層は、Ｎチャネル型ＴＦＴの活性層と同じ構成となっている。
【００８９】
次に、図１１（Ｂ）に示すように、Ｎチャネル型ＴＦＴを覆ってレジストマスク９４２を設け、Ｐ型を付与する不純物イオン（本実施例ではボロンを用いる）の添加を行う。
【００９０】
この工程も前述の不純物添加工程と同様に２回に分けて行うが、Ｎチャネル型をＰチャネル型に反転させる必要があるため、前述のＰイオンの添加濃度の数倍程度の濃度のＢ（ボロン）イオンを添加する。
【００９１】
こうしてＣＭＯＳ回路を構成するＰチャネル型ＴＦＴのソース領域およびドレイン領域９４３および９４４、低濃度不純物領域９４５、チャネル形成領域９４６が形成される（図１１（Ｂ））。
【００９２】
また、導電性を付与するための不純物を添加した多結晶シリコン膜によってゲイト電極を形成した場合は、低濃度不純物の形成には公知のサイドウォール構造を用いれば良い。
【００９３】
次に、ファーネスアニール、レーザーアニール、ランプアニール等の組み合わせによって不純物イオンの活性化を行う。それと同時に添加工程で受けた活性層の損傷も修復される。
【００９４】
図１１（Ｃ）を参照する。次に、第１層間絶縁膜９４７として酸化シリコン膜と窒化シリコン膜との積層膜を形成し、コンタクトホールを形成した後、ソース電極およびドレイン電極９４８〜９５２を形成する。なお、第１層間絶縁膜９４７として有機性樹脂膜を用いることもできる。
【００９５】
図１２を参照する。次に、有機性樹脂膜からなる第２層間絶縁膜９５３を０．５〜３μｍの厚さに形成する。有機性樹脂膜としては、ポリイミド、アクリル、ポリイミドアミド等が用いられる。有機性樹脂膜の利点は、成膜方法が簡単である点、容易に膜厚を厚くできる点、比誘電率が低いので寄生容量を低減できる点、平坦性に優れている点などが挙げられる。なお、上述した以外の有機性樹脂膜を用いることもできる。
【００９６】
次に、第２層間絶縁膜９５３の一部をエッチングし、画素ＴＦＴのドレイン電極９５２の上部に第２層間絶縁膜を挟んでブラックマトリクス９５４を形成する。本実施例では、ブラックマトリクス９５４にはＴｉ（チタン）が用いられた。なお、本実施例では、画素ＴＦＴとブラックマスクとの間で補助容量が形成される。
【００９７】
次に、第２層間絶縁膜９５３にコンタクトホールを形成し、画素電極９５６を１２０ｎｍの厚さに形成する。なお、本実施例は透過型のアクティブマトリクス液晶表示装置の例であるため、画素電極９５６を構成する導電膜としてＩＴＯ等の透明導電膜を用いる。
【００９８】
次に、基板全体を３５０℃の水素雰囲気で１〜２時間加熱し、素子全体の水素化を行うことで膜中（特に活性層中）のダングリングボンド（不対結合手）を補償する。以上の工程を経て同一基板上にＣＭＯＳ回路および画素マトリクス回路を有するアクティブマトリクス基板が完成する。
【００９９】
次に、上記の工程によって作製されたアクティブマトリクス基板をもとに、アクティブマトリクス型液晶表示装置を作製する工程を説明する。
【０１００】
図１２（Ｂ）の状態のアクティブマトリクス基板に配向膜９５７を形成する。本実施例では、配向膜９５７にはポリイミドを用いた。次に、対向基板を用意する。対向基板は、ガラス基板９５８、透明導電膜から成る対向電極９５９、配向膜９６０とで構成される。
【０１０１】
なお、本実施例では、配向膜にはポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施した。なお、本実施例では、配向膜に比較的大きなプレチル角を持つようなポリイミドを用いた。
【０１０２】
次に、 上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、シール材やスペーサ（共に図示せず）などを介して貼り合わせる。その後、両基板の間に液晶９６１を注入し、封止剤（図示せず）によって完全に封止する。本実施例では、液晶９６１にネマチック液晶を用いた。
【０１０３】
よって、図１２（Ｃ）に示すような透過型のアクティブマトリクス型液晶表示装置が完成する。
【０１０４】
なお、本実施例で説明した非晶質シリコン膜の結晶化の方法の代わりに、レーザー光（代表的にはエキシマレーザー光）によって、非晶質シリコン膜の結晶化を行ってもよい。
【０１０５】
（実施例２）
【０１０６】
本実施例では、本願発明の駆動方法を実現することができるアクティブマトリクス型液晶表示装置の例として、逆スタガ型のＴＦＴを用いた例を示す。
【０１０７】
図１３を参照する。図１３には、本実施例のアクティブマトリクス型液晶表示装置を構成する逆スタガ型のＮチャネル型ＴＦＴの断面図が示されている。なお、図１３には、１つのＮチャネル型ＴＦＴしか図示しないが、実施例１のように、Ｐチャネル型ＴＦＴとＮチャネル型ＴＦＴとによってＣＭＯＳ回路を構成することもできるのは言うまでもない。また、同様の構成により画素ＴＦＴを構成できることも言うまでもない。
【０１０８】
１３０１は基板であり、実施例１で説明したようなものが用いられる。１３０２は酸化シリコン膜である。１３０３はゲイト電極である。１３０４はゲイト絶縁膜である。１３０５、１３０６、１３０７および１３０８は、多結晶シリコン膜から成る活性層である。この活性層の作製にあたっては、実施例１で説明した非晶質シリコン膜の多結晶化と同様の方法が用いられた。またレーザー光（好ましくは線状レーザー光または面状レーザー光）によって、非晶質シリコン膜を結晶化させる方法をとっても良い。なお、１３０５はソース領域、１３０６はドレイン領域、１３０７は低濃度不純物領域（ＬＤＤ領域）、１３０８はチャネル形成領域である。１３０９はチャネル保護膜であり、１３１０は層間絶縁膜である。１３１１および１３１２はそれぞれ、ソース電極、ドレイン電極である。
【０１０９】
（実施例３）
【０１１０】
本実施例では、実施例３とは構成が異なる逆スタガ型のＴＦＴによってアクティブマトリクス型液晶表示装置が構成された場合について説明する。
【０１１１】
図１４を参照する。図１４には、本実施例のアクティブマトリクス型液晶表示装置を構成する逆スタガ型のＮチャネル型ＴＦＴの断面図が示されている。ここでも、１つのＮチャネル型ＴＦＴしか図示しないが、実施例１のように、Ｐチャネル型ＴＦＴとＮチャネル型ＴＦＴとによってＣＭＯＳ回路を構成することもできるのは言うまでもない。また、同様の構成により画素ＴＦＴを構成できることも言うまでもない。
【０１１２】
１４０１は基板であり、実施例１で説明したようなものが用いられる。１４０２は酸化シリコン膜である。１４０３はゲイト電極である。１４０４はベンゾジクロブテン（ＢＣＢ）膜であり、その上面が平坦化される。１４０５は窒化シリコン膜である。ＢＣＢ膜と窒化シリコン膜とでゲイト絶縁膜を構成する。１４０６、１４０７、１４０８および１４０９は、多結晶シリコン膜から成る活性層である。この活性層の作製にあたっては、実施例１で説明した非晶質シリコン膜の多結晶化と同様の方法が用いられた。またレーザー光（好ましくは線状レーザー光または面状レーザー光）によって、非晶質シリコン膜を結晶化させる方法をとっても良い。なお、１４０６はソース領域、１４０７はドレイン領域、１４０８は低濃度不純物領域（ＬＤＤ領域）、１４０９はチャネル形成領域である。１４１０はチャネル保護膜であり、１４１１は層間絶縁膜である。１４１２および１４１３はそれぞれ、ソース電極、ドレイン電極である。
【０１１３】
本実施例によると、ＢＣＢ膜と窒化シリコン膜とで構成されるゲイト絶縁膜が平坦化されているので、その上に成膜される非晶質シリコン膜も平坦なものになる。よって、非晶質シリコン膜を多結晶化する際に、従来の逆スタガ型のＴＦＴよりも均一な多結晶シリコン膜を得ることができる。
【０１１４】
（実施例４）
【０１１５】
本実施例では、ＳＸＧＡ（１２８０×１０２４画素）の高解像度規格に対応したアクティブマトリクス型液晶表示装置に、ＶＧＡ（６４０×４８０画素）やＳＶＧＡ（８００×６００画素）等の低解像度規格に対応した画像信号を表示するフォーマット変換のための駆動方法について説明する。図１７には、本実施例で行う表示の概念図が示されている。なお、本願発明の駆動方法によると、ＳＸＧＡ以外の高解像度規格に対応したアクティブマトリクス型液晶表示装置にも、その解像度規格よりも低い解像度規格に対応した画像信号を表示することができる。
【０１１６】
例として、ＳＸＧＡ（１２８０×１０２４画素）のアクティブマトリクス型液晶表示装置に、ＶＧＡ（６４０×４８０画素）に対応した画像信号を表示する場合を考える。本実施例の駆動方法においては、変調クロック信号をソース信号線側駆動回路だけでなく、ゲイト信号線側駆動回路にも供給する。図１８に、本実施例のアクティブマトリクス型液晶表示装置の概略構成図を示す。１８０１はソース信号線側駆動回路であり、変調クロック信号、スタートパルス等が入力される。１８０２はゲイト信号線側駆動回路であり、変調クロック信号、スタートパルス等が入力される。１８０３はアクティブマトリクス回路であり、ゲイト信号線１８０７およびソース信号線１８０８の交点のそれぞれにマトリクス状に配置された画素を有する。それぞれの画素は薄膜トランジスタ１８０４を有する。また、薄膜トランジスタのドレイン電極には画素電極（図示せず）および補助容量１８０６が接続されている。また、１８０５はアクティブマトリクス回路と対向基板（図示せず）との間に挟持された液晶である。また、１８０９はビデオ信号線であり、外部からビデオ信号が入力される。
【０１１７】
図１９を参照する。図１９には、本実施例に示す本願発明の駆動方法によるアクティブマトリクス型液晶表示装置の画面表示をフレームごとに順に示したものである。本実施例では、水平方向の画像のサイズを変換するためにソース信号線側駆動回路に入力される変調クロック信号の周波数を１／２に低くすることによって行う（周波数伸長）。また、ゲイト信号線側駆動回路においては、入力される変調クロック信号の周波数を１／２とし、２ライン同時選択し、垂直方向の画面のサイズを変換するとともに、変調クロック信号の周波数のシフトによって、ある確率で３ライン同時選択も行う。こうすることによって、周波数を低くするだけでは完全に行うことのできない画面サイズの変換を完全に行うことができる。
【０１１８】
図１９に示すように、１フレーム目、２フレーム目、・・・、ｎフレーム目において、それぞれ３ライン同時書き込みのタイミングが異なっている。この３ライン同時書き込みのタイミングを変調クロック信号の周波数のシフトによって制御することによって、完全なフォーマット変換（例えばアスペクト比４：３からアスペクト比１６：９）が実現される。
【０１１９】
また、ソース信号線側駆動回路およびゲイト信号線側駆動回路に変調クロックを入力し、画面のフォーマット変換を行う場合には、画面の中央部の画像の書き込みには固定クロックを用い、画面の中央部から端部に行くに連れて周波数伸長により、または変調クロックにより画像のサイズを変換してもよい。
【０１２０】
（実施例５）
【０１２１】
本実施例では、デジタル駆動回路を有するアクティブマトリクス型液晶表示装置に変調クロック信号を用いた場合について説明する。本実施例のアクティブマトリクス型液晶表示装置においては、外部から供給されるハイビジョン信号やＮＴＳＣ信号等のアナログ画像信号はＡ／Ｄ変換（アナログ／デジタル変換）されデジタル画像信号化される。このＡ／Ｄ変換の際のアナログ画像信号のサンプリングを変調クロック信号を用いることによって行う。デジタル画像信号は、ガンマ補正やアパーチャーコントロール等のデジタル信号処理が施され、固定クロックによってＤ／Ａ変換（デジタル／アナログ変換）され、改良アナログ画像信号に変換される。改良アナログ画像信号は、対応する画素に書き込まれる。こうすることによって、画像信号のデジタル信号処理を行うことができ、かつ上述の発明の実施の形態や実施例で説明したように、観測者には見かけ上解像度が上がったように観測される。
【０１２２】
また、本実施例のもう一つの駆動方法としては以下の様な方法がある。外部から供給されるハイビジョン信号やＮＴＳＣ信号等のアナログ画像信号が固定クロック信号によるサンプリングタイミングでＡ／Ｄ変換されデジタル画像信号化される。デジタル画像信号は、ガンマ補正やアパーチャーコントロール等のデジタル信号処理が施され、変調クロックによってＤ／Ａ変換され、改良アナログ画像信号に変換される。改良アナログ画像信号は、対応する画素に書き込まれる。こうすることによって、画像信号のデジタル信号処理を行うことができ、かつ上述の発明の実施の形態や実施例で説明したように、観測者には見かけ上解像度が上がったように観測される。また、この駆動方法において、Ａ／Ｄ変換時のサンプリングを変調クロック信号によって行っても良い。
【０１２３】
（実施例６）
【０１２４】
本実施例においては、本願発明の変調クロック信号による駆動方法をパッシブマトリクス型液晶表示装置に用いた場合について説明する。
【０１２５】
図２２を参照する。図２２には、本実施例におけるパッシブマトリクス型液晶表示装置の概略構成図が示されている。２２０１は信号電極駆動回路であり、外部からビデオ信号および変調クロック信号が入力される。２２０２は走査電極駆動回路であり、外部から固定クロック信号が入力される。２２０３はパッシブマトリクス回路であり、帯状の信号電極２２０６および帯状の走査電極２２０５が互いに直角をなすようにマトリクス電極構造を有しており、これらの電極の間に液晶２２０４が挟まれている。
【０１２６】
信号電極駆動回路には変調クロック信号が入力され、発明の実施の形態で述べたように、変調クロック信号によってビデオ信号がサンプリングされＡ／Ｄ変換され、デジタル画像信号がビデオメモリに一時的に記憶される。その後、デジタル信号処理が施されても良い。そして、デジタル画像信号が、固定クロック信号によってＤ／Ａ変換され、対応する信号電極２２０６に画像情報が書き込まれる。また、走査電極には固定クロック信号が入力され、走査電極２２０５に走査信号を供給する。
【０１２７】
本実施例のパッシブマトリクス型液晶表示装置においても、画像の輪郭部に濃淡情報を有しているので、上述の実施例のアクティブマトリクス型液晶表示装置において得られる効果と同等の効果を得ることができる。
【０１２８】
なお、本実施例のパッシブマトリクス型液晶表示装置においても、上記実施例４で説明した変調クロックを用いたフォーマット変換方法を実行することができる。この場合、走査電極駆動回路にも変調クロックを入力する。
【０１２９】
（実施例７）
【０１３０】
上記実施例のアクティブマトリクス型液晶表示装置またはパッシブマトリクス型液晶表示装置においては、ネマチック液晶を用いたＴＮモードが表示モードとして用いられているが、他の表示モードをも用いることができる。
【０１３１】
さらに、応答速度の速い無しきい値反強誘電性液晶または強誘電性液晶を用いて、アクティブマトリクス型液晶表示装置を構成してもよい。
【０１３２】
例えば、1998, SID, "Characteristics and Driving Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability" by H. Furue et al.や、1997, SID DIGEST, 841, "A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time" by T. Yoshida et al.や、1996, J. Mater. Chem. 6(4), 671-673, "Thresholdless antiferroelectricity in liquid crystals and its application to displays" by S. Inui et al.や、米国特許第5594569 号に開示された液晶を用いることが可能である。
【０１３３】
ある温度域において反強誘電相を示す液晶を反強誘電性液晶という。反強誘電性液晶を有する混合液晶には、電場に対して透過率が連続的に変化する電気光学応答特性を示す、無しきい値反強誘電性混合液晶と呼ばれるものがある。この無しきい値反強誘電性混合液晶は、Ｖ字型の電気光学応答特性を示すものがあり、その駆動電圧が約±２．５Ｖ程度（セル厚約１μｍ〜２μｍ）のものも見出されている。
【０１３４】
ここで、Ｖ字型の電気光学応答を示す無しきい値反強誘電性混合液晶の印加電圧に対する光透過率の特性を示す例を図２９に示す。図２９に示すグラフの縦軸は透過率（任意単位）、横軸は印加電圧である。なお、アクティブマトリクス型液晶表示装置の入射側の偏光板の透過軸は、アクティブマトリクス型液晶表示装置のラビング方向にほぼ一致する無しきい値反強誘電性混合液晶のスメクティック層の法線方向とほぼ平行に設定されている。また、出射側の偏光板の透過軸は、入射側の偏光板の透過軸に対してほぼ直角（クロスニコル）に設定されている。
【０１３５】
図２９に示されるように、このような無しきい値反強誘電性混合液晶を用いると、低電圧駆動かつ階調表示が可能となることがわかる。
【０１３６】
このような低電圧駆動の無しきい値反強誘電性混合液晶を本願発明の駆動回路を有するアクティブマトリクス型液晶表示装置に用いた場合には、画像信号のサンプリング回路の電源電圧を、例えば、５Ｖ〜８Ｖ程度に抑えることが可能となる。よって、ドライバの動作電源電圧を下げることができ、アクティブマトリクス型液晶表示装置の低消費電力化および高信頼性が実現できる。
【０１３７】
よって、このような低電圧駆動の無しきい値反強誘電性混合液晶を用いることは、比較的ＬＤＤ領域（低濃度不純物領域）の幅が小さなＴＦＴ（例えば、０ｎｍ〜５００ｎｍまたは０ｎｍ〜２００ｎｍ）を用いる場合においても有効である。
【０１３８】
また、一般に、無しきい値反強誘電性混合液晶は自発分極が大きく、液晶自体の誘電率が高い。このため、無しきい値反強誘電性混合液晶をアクティブマトリクス型液晶表示装置に用いる場合には、画素に比較的大きな保持容量が必要となってくる。よって、自発分極が小さな無しきい値反強誘電性混合液晶を用いるのが好ましい。
【０１３９】
なお、このような無しきい値反強誘電性混合液晶を用いることによって低電圧駆動が実現されるので、アクティブマトリクス型液晶表示装置の低消費電力が実現される。
【０１４０】
なお、図２９に示すような電気光学特性を有する液晶であれば、いかなるものも本願発明の駆動回路を用いたアクティブマトリクス型液晶表示装置の表示媒体として用いることができる。
【０１４１】
また、本願発明の駆動回路を用いたアクティブマトリクス型半導体表示装置には、印加電圧に応答して光学的特性が変調され得るその他のいかなる表示媒体を用いてもよい。例えば、エレクトロルミネセンス素子などを用いても良い。
【０１４２】
また、アクティブマトリクス型液晶表示装置のアクティブマトリクス回路に用いられるアクティブ素子には、ＴＦＴの他ＭＩＭ素子等が用いられても良い。
【０１４３】
（実施例８）
【０１４４】
本願発明の駆動回路を用いたアクティブマトリクス型半導体表示装置またはパッシブマトリクス型半導体表示装置には様々な用途がある。本実施例では、本願発明の駆動回路を用いたアクティブマトリクス型半導体表示装置またはパッシブマトリクス型半導体表示装置（半導体表示装置と呼ぶ）を組み込んだ半導体装置について説明する。
【０１４５】
このような半導体装置には、ビデオカメラ、スチルカメラ、プロジェクター、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話など）などが挙げられる。それらの一例を図１５、図１６および図３０に示す。
【０１４６】
図１５（Ａ）はフロント型プロジェクタ−であり、本体１５０１、半導体表示装置１５０２（代表的には液晶表示装置）、光源１５０３、光学系１５０４、スクリーン１５０５で構成されている。なお、図１５（Ａ）には、半導体表示装置を１つ組み込んだフロントプロジェクターが示されているが、半導体表示装置を３個（Ｒ、Ｇ、Ｂの光にそれぞれ対応させる）組み込んことによって、より高解像度・高精細のフロント型プロジェクタを実現することができる。
【０１４７】
図１５（Ｂ）はリア型プロジェクターであり、１５０６は本体、１５０７は液晶表示装置であり、１５０８は光源であり、１５０９はリフレクター、１５１０はスクリーンである。なお、図１５（Ｂ）には、半導体表示装置を３個（Ｒ、Ｇ、Ｂの光にそれぞれ対応させる）組み込んだリア型プロジェクタが示されている。
【０１４８】
図１６（Ａ）は携帯電話であり、本体１６０１、音声出力部１６０２、音声入力部１６０３、半導体表示装置１６０４、操作スイッチ１６０５、アンテナ１６０６で構成される。
【０１４９】
図１６（Ｂ）はビデオカメラであり、本体１６０７、半導体表示装置１６０８、音声入力部１６０９、操作スイッチ１６１０、バッテリー１６１１、受像部１６１２で構成される。
【０１５０】
図１６（Ｃ）はモバイルコンピュータであり、本体１６１３、カメラ部１６１４、受像部１６１５、操作スイッチ１６１６、半導体表示装置１６１７で構成される。
【０１５１】
図１６（Ｄ）はヘッドマウントディスプレイであり、本体１６１８、半導体表示装置１６１９、バンド部１６２０で構成される。
【０１５２】
図１６（Ｅ）は片眼のヘッドマウントディスプレイであり、半導体表示装置１６２１、バンド部１６２２で構成される。
【０１５３】
図３０（Ａ）はパーソナルコンピュータであり、本体１７０１、画像入力部１７０２、半導体表示装置１７０３、キーボード１７０４で構成される。
【０１５４】
図３０（Ｂ）はゴーグル型ディスプレイであり、本体１７０５、半導体表示装置１７０６、アーム部１７０７で構成される。
【０１５５】
図３０（Ｃ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体１７０８、半導体表示装置１７０９、スピーカ部１７１０、記録媒体１７１１、操作スイッチ１７１２で構成される。
【０１５６】
図３０（Ｄ）はデジタルカメラであり、本体１７１３、半導体表示装置１７１４、接眼部１７１５、操作スイッチ１７１６、受像部（図示しない）で構成される。
【０１５７】
図３１（Ａ）はフロント型プロジェクターであり、本発明の半導体表示装置が組み込まれた光学エンジン２６０１、スクリーン２６０２で構成される。
【０１５８】
図３１（Ｂ）はリア型プロジェクターであり、本体２７０１、本発明の半導体表示装置が組み込まれた光学エンジン２７０２、ミラー２７０３、スクリーン２７０４で構成される。
【０１５９】
なお、図３１（Ｃ）は、図３１（Ａ）及び図３１（Ｂ）中における表示装置２６０１、２７０２の構造の一例を示した図である。表示装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図３１（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１６０】
また、図３１（Ｄ）は、図３１（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図３１（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１６１】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜７のどのような組み合わせからなる構成を用いても実現することができる。
【０１６２】
（実施例９）
【０１６３】
本実施例においては、上述の実施例１において説明したアクティブマトリクス型液晶表示装置とは別の作製方法の例について説明する。なお、本実施例のアクティブマトリクス型液晶表示装置は、実施例１〜８のアクティブマトリクス型液晶表示装置として用いられ得る。
【０１６４】
図２４を参照する。まず、ガラス基板５００１上に酸化シリコン膜５００２でなる下地膜を２００nm厚に形成した。下地膜は窒化シリコン膜を積層しても良いし、窒化シリコン膜のみであっても良い。
【０１６５】
次に、酸化シリコン膜５００２上に３０nm厚のアモルファスシリコン膜（非晶質シリコン膜）をプラズマＣＶＤ法により形成し、脱水素処理後、エキシマレーザーアニールを行ってポリシリコン膜（結晶質シリコン膜または多結晶シリコン膜）を形成した。
【０１６６】
この結晶化工程は公知のレーザー結晶化技術または熱結晶化技術を用いれば良い。本実施例ではパルス発振型のKrFエキシマレーザーを線状に加工してアモルファスシリコン膜の結晶化を行った。
【０１６７】
なお、本実施例では初期膜をアモルファスシリコン膜としてレーザーアニールで結晶化してポリシリコン膜を得たが、初期膜として微結晶シリコン膜を用いても構わないし、直接ポリシリコン膜を成膜しても良い。勿論、成膜したポリシリコン膜にレーザーアニールを行っても良い。また、レーザーアニールの代わりにファーネスアニールを行っても良い。
【０１６８】
こうして形成された結晶質シリコン膜をパターニングして島状のシリコン層からなる活性層５００３、５００４を形成した。
【０１６９】
次に、活性層５００３、５００４を覆って酸化シリコン膜でなるゲート絶縁膜５００５を形成し、その上にタンタルと窒化タンタルの積層構造でなるゲート配線（ゲート電極を含む）５００６、５００７を形成した（図２４（Ａ））。
【０１７０】
ゲート絶縁膜５００５の膜厚は１００nmとした。勿論、酸化シリコン膜以外に酸化シリコン膜と窒化シリコン膜との積層構造や酸化窒化シリコン膜を用いても構わない。また、ゲート配線５００６、５００７は他の金属を用いることもできるが、後の工程においてシリコンとのエッチング選択比の高い材料が望ましい。
【０１７１】
こうして図２４（Ａ）の状態が得られたら、１回目のリンドープ工程（リンの添加工程）を行った。ここではゲート絶縁膜５００５を通して添加するため、加速電圧は８０KeVと高めに設定した。また、こうして形成された第１不純物領域５００８、５００９は長さ（幅）が０．５μm、リン濃度が１×１０17atoms/cm3となるようにドーズ量を調節した。この時のリン濃度を（n−）で表すことにする。なお、リンの代わりに砒素を用いても良かった。
【０１７２】
また、第１不純物領域５００８、５００９はゲート配線５００６、５００７をマスクとして自己整合的に形成された。この時、ゲート配線５００６、５００７の直下には真性な結晶質シリコン層が残り、チャネル形成領域５０１０、５０１１が形成された。ただし、実際には多少ゲート配線の内側に回り込んで添加される分もあるため、ゲート配線５００６、５００７と第１不純物領域５００８、５００９とがオーバーラップするような構造となった（図２４（Ｂ））。
【０１７３】
次に、ゲート配線５００６、５００７を覆うようにして０．１〜１μm（代表的には０．２〜０．３μm）の厚さの非晶質シリコン層を形成し、異方性エッチングを行うことによりサイドウォール５０１２、５０１３を形成した。サイドウォール５０１２、５０１３の幅（ゲート配線の側壁からみた厚さ）は０．２μmとした（図２４（Ｃ））。
【０１７４】
なお、本実施例では非晶質シリコン層として不純物を何も添加しないものを用いるため、真性なシリコン層でなるサイドウォールが形成された。
【０１７５】
図２４（Ｃ）の状態が得られたら、２回目のリンドープ工程を行った。この場合も１回目と同様に加速電圧を８０KeVとした。また、今回形成された第２不純物領域５０１４、５０１５にはリンが１×１０18atoms/cm3の濃度で含まれるようにドーズ量を調節した。この時のリン濃度を（n）で表すことにする。
【０１７６】
なお、図２４（Ｄ）に示すリンドープ工程ではサイドウォール５０１２、５０１３の真下のみに第１不純物領域５００８、５００９が残る。この第１不純物領域５００８および５００９は１stＬＤＤ領域として機能することになる。
【０１７７】
また、図２４（Ｄ）の工程ではサイドウォール５０１２、５０１３にもリンが添加された。実際には加速電圧が高いためリンの濃度プロファイルのテール（裾）がサイドウォール内部に及ぶような状態でリンが分布していた。このリンでサイドウォールの抵抗成分を調節することもできる反面、リンの濃度分布が極端にばらつくと第２不純物領域５０１４に印加されるゲート電圧が素子毎に変動する要因ともなりかねないのでドーピング時は精密な制御が必要である。
【０１７８】
次に、ＮＴＦＴの一部を覆うレジストマスク５０１６とＰＴＦＴの全部を覆うレジストマスク５０１７を形成した。そして、この状態でゲート絶縁膜５００５をドライエッチングして加工されたゲート絶縁膜５０１８を形成した（図２４（Ｅ））。
【０１７９】
この時、ゲート絶縁膜５０１８がサイドウォール５０１２よりも外側に突出している部分の長さ（ゲート絶縁膜５０１８が第２不純物領域５０１４に接している部分の長さ）が、第２不純物領域５０１４の長さ（幅）を決定した。従って、レジストマスク５０１６のマスク合わせは精度良く行うことが必要であった。
【０１８０】
図２４（Ｅ）の状態が得られたら、３回目のリンドープ工程を行った。今回は露出した活性層にリンを添加することになるため、加速電圧を１０KeVと低めに設定した。なお、こうして形成された第３不純物領域５０１９にはリンが５×１０20atoms/cm3の濃度で含まれるようにドーズ量を調節した。この時のリン濃度を（n＋）で表すことにする（図２５（Ａ））。
【０１８１】
この工程ではレジストマスク５０１６および５０１７によって遮蔽された部分にはリンが添加されないため、その部分には第２不純物領域５０１４および５０１５がそのまま残る。従って、第２不純物領域５０１４が画定した。また同時に、第３不純物領域５０１９が画定した。
【０１８２】
この第２不純物領域５０１４は２ndＬＤＤ領域として機能し、第３不純物領域５０１９はソース領域又はドレイン領域として機能することになる。
【０１８３】
次に、レジストマスク５０１６、５０１７を除去し、新たにＮＴＦＴ全部を覆うレジストマスク５０２１を形成した。そして、まずＰＴＦＴのサイドウォール５０１３を除去し、さらにゲート絶縁膜５００５をドライエッチングしてゲート配線５００７と同形状のゲート絶縁膜５０２２を形成した（図２５（Ｂ））。
【０１８４】
図２５（Ｂ）の状態が得られたら、ボロンドープ工程（ボロンの添加工程）を行った。ここでは加速電圧を１０KeVとし、形成された第４不純物領域５０２３に３×１０20atoms/cm3の濃度でボロンが含まれるようにドーズ量を調節した。この時のボロン濃度を（ｐ＋＋）で表すことにする（図２５（Ｃ））。
【０１８５】
この時、ボロンもゲート配線５００７の内側に回り込んで添加されたため、チャネル形成領域５０１１はゲート配線５００７の内側に形成された。また、この工程ではＰＴＦＴ側に形成されていた第１不純物領域５００９及び第２不純物領域５０１５をボロンで反転させてＰ型にしている。従って、実際にはもともと第１不純物領域だった部分と第２不純物領域だった部分とで抵抗値が変化するが、十分高い濃度でボロンを添加しているので問題とはならない。
【０１８６】
こうすることで第４不純物領域５０２３が画定する。第４不純物領域５０２３はゲート配線５００７をマスクとして完全に自己整合的に形成され、ソース領域又はドレイン領域として機能する。本実施例ではＰＴＦＴに対してＬＤＤ領域もオフセット領域も形成していないが、ＰＴＦＴはもともと信頼性が高いので問題はなく、却ってＬＤＤ領域等を設けない方がオン電流を稼ぐことができるので都合が良い場合もある。
【０１８７】
こうして最終的には図２５（Ｃ）に示すように、ＮＴＦＴの活性層にはチャネル形成領域、第１不純物領域、第２不純物領域及び第３不純物領域が形成され、ＰＴＦＴの活性層にはチャネル形成領域及び第４不純物領域のみが形成される。
【０１８８】
そのようにして図２５（Ｃ）の状態が得られたら、第１層間絶縁膜５０２４を１μmの厚さに形成した。第１層間絶縁膜５０２４としては酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、有機樹脂膜またはそれらの積層膜を用いることができる。本実施例ではアクリル樹脂膜を採用した。
【０１８９】
第１層間絶縁膜５０２４を形成したら、金属材料でなるソース配線５０２５、５０２６及びドレイン配線５０２７を形成した。本実施例ではチタンを含むアルミニウム膜をチタンで挟み込んだ構造の三層配線を用いた。
【０１９０】
また、第１層間絶縁膜５０２４としてＢＣＢ（ベンゾシクロブテン）と呼ばれる樹脂膜を用いた場合、平坦性が高まると同時に、配線材料として銅を用いることが可能となる。銅は配線抵抗が低いため、配線材料として非常に有効である。
【０１９１】
こうしてソース配線及びドレイン配線を形成したら、パッシベーション膜として５０nm厚の窒化シリコン膜５０２８を形成した。さらにその上には保護膜として第２層間絶縁膜５０２９を形成した。この第２層間絶縁膜５０２９としては前記第１層間絶縁膜５０２４と同様の材料を用いることが可能である。本実施例では５０nm厚の酸化シリコン膜上にアクリル樹脂膜を積層した構造を採用した。
【０１９２】
以上のような工程を経て、図２５（Ｄ）に示すような構造のＣＭＯＳ回路が完成した。本実施例によって形成されたＣＭＯＳ回路は、ＮＴＦＴが優れた信頼性を有するため、回路全体として信頼性が大幅に控向上した。また、本実施例のような構造とすると、ＮＴＦＴとＰＴＦＴとの特性バランス（電気特性のバランス）が優れたものとなった。
【０１９３】
なお、同様にして画素ＴＦＴもＮＴＦＴによって構成され得る。
【０１９４】
図２５（Ｄ）の状態が得られたら、コンタクトホールを開口し、画素ＴＦＴのドレイン電極に接続した画素電極を形成する。そして、第３層間膜を形成し、配向膜を形成する。また、必要に応じてブラックマトリクスを形成してもよい。
【０１９５】
次に、対向基板を用意する。対向基板は、ガラス基板、透明導電膜から成る対向電極、配向膜とで構成される。
【０１９６】
なお、本実施例では、配向膜にはポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施した。なお、本実施例では、配向膜に比較的大きなプレチル角を持つようなポリイミドを用いた。
【０１９７】
次に、上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、シール材やスペーサなどを介して貼り合わせる。その後、両基板の間に液晶を注入し、封止剤によって完全に封止する。本実施例では、液晶にネマチック液晶を用いた。
【０１９８】
よって、透過型のアクティブマトリクス型液晶表示装置が完成する。
【０１９９】
（実施例１０）
【０２００】
本実施例では、実施例９において活性層となる結晶質半導体膜を、触媒元素を用いた熱結晶化法により形成する例を示す。触媒元素を用いる場合、本出願人による特開平７−１３０６５２号公報、特開平８−７８３２９号公報に記載された技術を用いることが好ましい。
【０２０１】
ここで特開平７−１３０６５２号公報の技術を本願発明に適用する場合の例を図２６に示す。まずシリコン基板６００１上に熱酸化法により酸化シリコン膜６００２を設け、その上にアモルファスシリコン膜６００３を形成した。さらに、重量換算で１０ppmのニッケルを含む酢酸ニッケル塩溶液を塗布してニッケル含有層６００４を形成した（図２６（Ａ））。
【０２０２】
次に、５００℃１時間の水素だし工程の後、５００〜６５０℃で４〜１２時間（本実施例では５５０℃８時間）の熱処理を行い、ポリシリコン膜６００５を形成した。こうして得られたポリシリコン膜６００５は非常に優れた結晶性を有した（図２６（Ｂ））。
【０２０３】
あとはポリシリコン膜６００５をパターニングして活性層とし、実施例９と同様の工程を経てＴＦＴを作製した。
【０２０４】
なお、上記二つの技術においては、ニッケル（Ni）以外にも、ゲルマニウム（Ge）、鉄（Fe）、パラジウム（Pd）、錫（Sn）、鉛（Pb）、コバルト（Co）、白金（Pt）、銅（Cu）、金（Au）といった元素を用いても良い。
【０２０５】
（実施例１１）
【０２０６】
本実施例においては、上述の実施例１または実施例９において説明したアクティブマトリクス型液晶表示装置とは別の作製方法の例について説明する。なお、本実施例のアクティブマトリクス型液晶表示装置は、実施例１〜８のアクティブマトリクス型液晶表示装置として用いられ得る。
【０２０７】
図２７および図２８を参照する。まず基板７００１には、例えばコーニング社の１７３７ガラス基板に代表される無アルカリガラス基板を用いた。そして、基板７００１のＴＦＴが形成される表面に、酸化珪素で成る下地膜７００２を２００ｎｍの厚さに形成した。下地膜７００２は、さらに窒化珪素膜を積層させても良いし、窒化珪素膜のみであっても良い。
【０２０８】
次に、この下地膜７００２の上に５０ｎｍの厚さで、非晶質珪素膜をプラズマＣＶＤ法で形成した。非晶質珪素膜の含有水素量にもよるが、好ましくは４００〜５００℃に加熱して脱水素処理を行い、非晶質珪素膜の含有水素量を５atm％以下として、結晶化の工程を行って結晶性珪素膜とした。
【０２０９】
この結晶化の工程は、公知のレーザー結晶化技術または熱結晶化の技術を用いれば良い。本実施例では、パルス発振型のＫｒＦエキシマレーザー光を線状に集光して非晶質珪素膜に照射して、結晶性珪素膜とした。なお、この結晶化の工程は、上述の実施例１または実施例１０で説明した方法を用いても良い。
【０２１０】
尚、本実施例では初期膜を非晶質珪素膜として用いたが、初期膜として微結晶珪素膜を用いても構わないし、直接結晶性珪素膜を成膜しても良い。
【０２１１】
こうして形成された結晶性珪素膜をパターニングして、島状の半導体層７００３、７００４、７００５を形成した。
【０２１２】
次に、半導体層７００３、７００４、７００５を覆って、酸化珪素または窒化珪素を主成分とするゲート絶縁膜７００６を形成した。ここではプラズマＣＶＤ法で窒化酸化珪素膜を１００ｎｍの厚さに形成した。そして、図２７では説明しないが、ゲート絶縁膜７００６の表面に第１のゲート電極を構成する、第１の導電膜としてタンタル（Ｔａ）を１０〜２００ｎｍ、例えば５０ｎｍさらに第２の導電膜としてアルミニウム（Ａｌ）を１００〜１０００ｎｍ、例えば２００ｎｍの厚さでスパッタ法で形成した。そして、公知のパターニング技術により、第１のゲート電極を構成する第１の導電膜７００７、７００８、７００９、７０１０と、第２の導電膜の７０１２、７０１３、７０１４、７０１５が形成された。
【０２１３】
第１のゲート電極を構成する第２の導電膜として、アルミニウムを用いる場合には、純アルミニウムを用いても良いし、チタン、珪素、スカンジウムから選ばれた元素が０．１〜５atm％添加されたアルミニウム合金を用いても良い。また銅を用いる場合には、図示しないが、ゲート絶縁膜７００６の表面に窒化珪素膜を設けておくと好ましい。
【０２１４】
また、図２７では画素マトリクス回路を構成するｎチャネル型ＴＦＴのドレイン側に付加容量部を設ける構造となっている。このとき、第１のゲート電極と同じ材料で付加容量部の配線電極７０１１、７０１６が形成される。
【０２１５】
こうして図２７（Ａ）に示す構造が形成されたら、１回目のｎ型不純物を添加する工程を行った。結晶性半導体材料に対してｎ型を付与する不純物元素としては、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）などが知られているが、ここでは、リンを用い、フォスフィン（ＰＨ3）を用いたイオンドープ法で行った。この工程では、ゲート絶縁膜７００６を通してその下の半導体層にリンを添加するために、加速電圧は８０ｋｅＶと高めに設定した。また、こうして形成された不純物領域は、後に示すｎチャネル型ＴＦＴの第１の不純物領域７０３４、７０４２を形成するもので、ＬＤＤ領域として機能するものである。従ってこの領域のリンの濃度は、１×１０16〜１×１０19atms/cm3の範囲にするのが好ましく、ここでは１×１０18atms/cm3とした。
【０２１６】
半導体層中に添加された前記不純物元素は、レーザーアニール法や、熱処理により活性化させる必要があった。この工程は、ソース・ドレイン領域を形成する不純物添加の工程のあと実施しても良いが、この段階でレーザーアニール法により活性化させることは効果的であった。
【０２１７】
この工程で、第１のゲート電極を構成する第１の導電膜７００７、７００８、７００９、７０１０と第２の導電膜７０１２、７０１３、７０１４、７０１５はリンの添加に対してマスクとして機能した。その結果ゲート絶縁膜を介して存在する半導体層の第１のゲート電極の真下の領域には、まったく、あるいは殆どリンが添加されなかった。そして、図２７（Ｂ）に示すように、リンが添加された低濃度不純物領域７０１７、７０１８、７０１９、７０２０、７０２１、７０２２、７０２３が形成された。
【０２１８】
次にフォトレジスト膜をマスクとして、ｎチャネル型ＴＦＴを形成する領域をレジストマスク７０２４、７０２５で覆って、ｐチャネル型ＴＦＴが形成される領域のみに、ｐ型を付与する不純物添加の工程を行った。ｐ型を付与する不純物元素としては、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、が知られているが、ここではボロンをその不純物元素として、イオンドープ法でジボラン（Ｂ2Ｈ6）を用いて添加した。ここでも加速電圧を８０ｋｅＶとして、２×１０20atms/cm3の濃度にボロンを添加した。そして、図２７（Ｃ）に示すようにボロンが高濃度に添加された領域７０２６、７０２７が形成された。この領域は後にｐチャネル型ＴＦＴのソース・ドレイン領域となる。
【０２１９】
そして、レジストマスク７０２４、７０２５を除去した後、第２のゲート電極を形成する工程を行った。ここでは、第２のゲート電極の材料にタンタル（Ｔａ）を用い、１００〜１０００ｎｍ、例えば２００ｎｍの厚さに形成した。そして、公知の技術によりパターニングを行い、第２のゲート電極７０２８、７０２９、７０３０、７０３１が形成された。この時、第２のゲート電極の長さは５μｍとなるようにパターニングした。結果として、第２のゲート電極は、第１のゲート電極の両側にそれぞれ１．５μｍの長さでゲート絶縁膜と接する領域が形成された。
【０２２０】
また、画素マトリクス回路を構成するｎチャネル型ＴＦＴのドレイン側に保持容量部が設けられるが、この保持容量部の電極７０３２は第２のゲート電極と同時に形成された。
【０２２１】
そして、第２のゲート電極７０２８、７０２９、７０３０、７０３１をマスクとして、２回目のｎ型を付与する不純物元素を添加する工程を行った。ここでは同様に、フォスフィン（ＰＨ3）を用いたイオンドープ法で行った。この工程でも、ゲート絶縁膜７００６を通してその下の半導体層にリンを添加するために、加速電圧は８０ｋｅＶと高めに設定した。そして、ここでリンが添加される領域は、ｎチャネル型ＴＦＴでソース領域７０３５、７０４３、及びドレイン領域７０３６、７０４７として機能させるため、この領域のリンの濃度は、１×１０19〜１×１０21atms/cm3とするのが好ましく、ここでは１×１０20atms/cm3とした。
【０２２２】
また、ここで図示はしないが、ソース領域７０３５、７０４３、及びドレイン領域７０３６、７０４７を覆うゲート絶縁膜を除去して、その領域の半導体層を露出させ、直接リンを添加しても良い。この工程を加えると、イオンドープ法の加速電圧を１０ｋｅＶまで下げることができ、また、効率良くリンを添加することができた。
【０２２３】
また、ｐチャネル型ＴＦＴのソース領域７０３９とドレイン領域７０４０にも同じ濃度でリンが添加されるが、前の工程でその２倍の濃度でボロンが添加されているため、導電型は反転せず、ｐチャネル型ＴＦＴの動作上何ら問題はなかった。
【０２２４】
それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素は、このままでは活性化せず有効に作用しないので、活性化の工程を行う必要があった。この工程は、電気加熱炉を用いた熱アニール法や、前述のエキシマレーザーを用いたレーザーアニール法や、ハロゲンランプを用いたラピットサーマルアニール法（ＲＴＡ法）で行うことができた。
【０２２５】
熱アニール法では、窒素雰囲気中において５５０℃、２時間の加熱処理をして活性化を行った。本実施例では、第１のゲート電極を構成する第２の導電膜にアルミニウムを用いたが、タンタルで形成された第１の導電膜と大２のゲート電極がアルミニウムを覆って形成されているため、タンタルがブロッキング層として機能して、アルミニウム原子が他の領域に拡散することを防ぐことができた。また、レーザーアニール法では、パルス発振型のＫｒＦエキシマレーザー光を線状に集光して照射することにより活性化が行われた。また、レーザーアニール法を実施した後に熱アニール法を実施すると、さらに良い結果が得られた。またこの工程は、イオンドーピングによって結晶性が破壊された領域をアニールする効果も兼ね備えていて、その領域の結晶性を改善することもできた。
【０２２６】
以上までの工程で、ゲート電極を第１のゲート電極と、その第１のゲート電極を覆って第２のゲート電極を設けられ、ｎチャネル型ＴＦＴでは、第２のゲート電極の両側にソース領域とドレイン領域が形成された。また、ゲート絶縁膜を介して半導体層に設けられた第１の不純物領域と、第２のゲート電極がゲート絶縁膜に接している領域とが、重なって設けられた構造が自己整合的に形成された。一方、ｐチャネル型ＴＦＴでは、ソース領域とドレイン領域の一部が第２のゲート電極とオーバーラップして形成されているが、実使用上何ら問題はなかった。
【０２２７】
図２７（Ｄ）の状態が得られたら、第１の層間絶縁膜７０４９を１０００ｎｍの厚さに形成した。第１の層間絶縁膜７０４９としては、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、有機樹脂膜、およびそれらの積層膜をもちいることができる。本実施例では、図示しないが、最初に窒化珪素膜を５０ｎｍ形成し、さらに酸化珪素膜を９５０ｎｍ形成した２層構造とした。
【０２２８】
第１の層間絶縁膜７０４９はその後、パターニングでそれぞれのＴＦＴのソース領域と、ドレイン領域にコンタクトホールが形成された。そして、ソース電極７０５０、７０５２、７０５３とドレイン電極７０５１、７０５４が形成した。図示していないが、本実施例ではこの電極を、チタン膜を１００ｎｍ、チタンを含むアルミニウム膜３００ｎｍ、チタン膜１５０ｎｍをスパッタ法で連続して形成した３層構造の膜を、パターニングして形成した。
【０２２９】
こうして図２７（Ｅ）に示すように、基板７００１上にＣＭＯＳ回路と、アクティブマトリクス回路が形成された。また、アクティブマトリクス回路のｎチャネル型ＴＦＴのドレイン側には、付加容量部が同時に形成された。以上のようにして、アクティブマトリクス基板が作製された。
【０２３０】
次に、図２８を用いて、以上の工程によって同一の基板に作製されたＣＭＯＳ回路と、アクティブマトリクス回路をもとに、アクティブマトリクス型液晶表示装置を作製する工程を説明する。最初に、図２７（Ｅ）の状態の基板に対して、ソース電極７０５０、７０５２、７０５３とドレイン電極７０５１、７０５４と、第１の層間絶縁膜７０４５を覆ってパッシベーション膜７０５５を形成した。パッシベーション膜７０５５は、窒化珪素膜で５０ｎｍの厚さで形成した。さらに、有機樹脂からなる第２の層間絶縁膜７０５６を約１０００ｎｍの厚さに形成した。有機樹脂膜としては、ポリイミド、アクリル、ポリイミドアミド等を使用することができる。有機性樹脂膜を用いることの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の有機性樹脂膜を用いることもできる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成した。
【０２３１】
次に、第２の層間絶縁膜７０５６の画素領域の一部に、遮光層７０５７を形成した。遮光層７０５７は金属膜や顔料を含ませた有機樹脂膜で形成すれば良いものである。ここでは、チタンをスパッタ法で形成した。
【０２３２】
遮光膜７０５７を形成したら、第３の層間絶縁膜７０５８を形成する。この第３の層間絶縁膜７０５８は、第２の層間絶縁膜７０５６と同様に、有機樹脂膜を用いて形成すると良い。そして、第２の層間絶縁膜７０５６と第３の層間絶縁膜７０５８とにドレイン電極７０５４に達するコンタクトホールを形成し、画素電極７０５９を形成した。画素電極７０５９は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウム・スズ（ＩＴＯ）膜を１００ｎｍの厚さにスパッタ法で形成し、画素電極７０５５を形成した。
【０２３３】
図２８（Ａ）の状態が形成されたら、配向膜７０６０を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。対向側の基板７０７１には、対向電極７０７２と、配向膜７０７３とを形成した。配向膜は形成された後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って平行配向するようにした。
【０２３４】
上記の工程を経て、アクティブマトリクス回路と、ＣＭＯＳ回路が形成された基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ（共に図示せず）などを介して貼りあわせる。その後、両基板の間に液晶材料７０７４を注入し、封止剤（図示せず）によって完全に封止した。よって図２８（Ｂ）に示すアクティブマトリクス型液晶表示装置が完成した。
【０２３５】
【発明の効果】
【０２３６】
本願発明の駆動方法によると、一定周期で周波数変調された変調クロック信号をアクティブマトリクス型半導体表示装置またはパッシブマトリクス型半導体表示装置の駆動回路に供給することにより、この変調クロック信号に基づいてサンプリングされるビデオ信号のサンプリング近傍の信号情報（エッジの有無、近さ）を半導体表示装置の該当する画素に濃淡情報として書き込むことができる。この本願発明の駆動方法によると、視覚のＭａｃｈ現象およびＣｒａｉｋ−Ｏ' Ｂｒｉｅｎ現象によって、結果的に表示の見え方として解像度が上がったように見える。って、従来の駆動方法によるアクティブマトリクス型半導体表示装置およびパッシブマトリクス型半導体表示装置よりも、それぞれ実質的に解像度が向上し、良好な画像を提供することができる。
【０２３７】
また、本願発明の駆動方法によると、高解像度規格に対応したアクティブマトリクス型半導体表示装置に、低解像度規格の信号に対応した画像信号を良好に表示することができる。
【図面の簡単な説明】
【図１】 源画像に基づくビデオ信号の波形を示した図である。
【図２】 ビデオ信号を基準クロックによる駆動方法によってサンプリングした場合のアクティブマトリクス型半導体表示装置の画面表示例である。
【図３】 ビデオ信号を本願発明の変調クロックによる駆動方法によってサンプリングした場合のアクティブマトリクス型半導体表示装置の画面表示例である。
【図４】 変調クロックを説明する図である。
【図５】 実施例１によるアクティブマトリクス型液晶表示装置の概略構成図である。
【図６】 実施例１によるアクティブマトリクス型液晶表示装置のソース信号線側駆動回路の回路図である。
【図７】 実施例１によるアクティブマトリクス型液晶表示装置のソース信号線側駆動回路およびゲイト信号線側駆動回路に用いられるレベルシフタの回路図である。
【図８】 実施例１によるアクティブマトリクス型液晶表示装置のゲイト信号線側駆動回路の回路図である。
【図９】 実施例１によるアクティブマトリクス型液晶表示装置の作製工程例を示す図である。
【図１０】 実施例１によるアクティブマトリクス型液晶表示装置の作製工程例を示す図である。
【図１１】 実施例１によるアクティブマトリクス型液晶表示装置の作製工程例を示す図である。
【図１２】 実施例１によるアクティブマトリクス型液晶表示装置の作製工程例を示す図である。
【図１３】 実施例２によるアクティブマトリクス型液晶表示装置を構成する逆スタガ型のＴＦＴの断面図である。
【図１４】 実施例３によるアクティブマトリクス型液晶表示装置を構成する逆スタガ型のＴＦＴの断面図である。
【図１５】 本願発明の駆動方法を用いたアクティブマトリクス型液晶表示装置をフロント型プロジェクターおよびリア型プロジェクターに組み込んだ例である。
【図１６】 本願発明の駆動方法を用いたアクティブマトリクス型液晶表示装置を組み込んだ半導体装置の例である。
【図１７】 高解像度に対応したアクティブマトリクス型半導体表示装置に低解像度の映像を表示する概念図である。
【図１８】 実施例４によるアクティブマトリクス型液晶表示装置の概略構成図である。
【図１９】 実施例４によるアクティブマトリクス型液晶表示装置の表示例である。
【図２０】 ＣＲＴによる解像度測定用のチャートの映像の写真図である。
【図２１】 従来のアクティブマトリクス型液晶表示装置を組み込んだリア型プロジェクターによる解像度測定用のチャートの映像の写真図である。
【図２２】 実施例６によるパッシブマトリクス型液晶表示装置の概略構成図である。
【図２３】 ビデオ信号を本願発明の変調クロックによる駆動方法によってサンプリングした場合のアクティブマトリクス型半導体表示装置の画面表示例である。
【図２４】 実施例９によるアクティブマトリクス型液晶表示装置の作製工程例を示す図である。
【図２５】 実施例９によるアクティブマトリクス型液晶表示装置の作製工程例を示す図である。
【図２６】 実施例１０によるアクティブマトリクス型液晶表示装置の作製工程例を示す図である。
【図２７】 実施例１１によるアクティブマトリクス型液晶表示装置の作製工程例を示す図である。
【図２８】 実施例１１によるアクティブマトリクス型液晶表示装置の作製工程例を示す図である。
【図２９】 無しきい値反強誘電性混合液晶の印加電圧−透過率特性を示すグラフである。
【図３０】 本願発明の駆動方法を用いたアクティブマトリクス型液晶表示装置を組み込んだ半導体装置の例である。
【図３１】 本願発明の駆動方法を用いたアクティブマトリクス型液晶表示装置を組み込んだ半導体装置の例である。
【符号の説明】
５０１ ソース信号線側駆動回路
５０２ ゲイト信号線側駆動回路
５０３ アクティブマトリクス回路
５０４ 薄膜トランジスタ（ＴＦＴ）
５０５ 液晶
５０６ 補助容量
５０７ ゲイト信号線
５０８ ソース信号線
【発明の属する技術分野】
【０００２】
本願発明は、表示装置の駆動方法およびその駆動方法を用いた表示装置に関する。本願発明は、特に、絶縁基板上に作製される薄膜トランジスタ（ＴＦＴ）を有するアクティブマトリクス型半導体表示装置の駆動方法に関する。また、その駆動方法を用いたアクティブマトリクス型半導体表示装置に関する。アクティブマトリクス型半導体表示装置の中でも、特に、アクティブマトリクス型液晶表示装置に関する。また、本願発明は、パッシブマトリクス型液晶表示装置にも応用できる。
【０００３】
【従来の技術】
【０００４】
最近安価なガラス基板上に半導体薄膜を形成し、薄膜トランジスタ（ＴＦＴ）を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型液晶表示装置（液晶パネル）の需要が高まってきたことによる。
【０００５】
アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数十〜数百万個もの画素領域にそれぞれ画素ＴＦＴが配置され（この回路をアクティブマトリクス回路という）、各画素領域にある画素電極に出入りする電荷を画素ＴＦＴのスイッチング機能により制御するものである。
【０００６】
従来アクティブマトリクス回路には、ガラス基板上に形成されたアモルファスシリコンを用いた薄膜トランジスタが用いられる。
【０００７】
最近、石英基板を用いることによって石英基板上に形成された多結晶シリコン膜を用いた薄膜トランジスタを有するアクティブマトリクス型液晶表示装置が実現されている。この場合、画素ＴＦＴを駆動する周辺駆動回路も、アクティブマトリクス回路と同一基板上に作製することができる。
【０００８】
また、レーザーアニール等の技術を利用することにより、ガラス基板上に多結晶シリコン膜を形成し、薄膜トランジスタを作製する技術も知られている。この技術を利用すると、同一ガラス基板上にアクティブマトリクス回路と周辺駆動回路とを集積化することができる。
【０００９】
【発明が解決しようとする課題】
【００１０】
近年、アクティブマトリクス型液晶表示装置がパーソナルコンピュータの表示装置として多用されてきている。しかも、ノート型のパーソナルコンピュータに用いられるだけでなく、デスクトップ型のパーソナルコンピュータにも大画面のアクティブマトリクス型液晶表示装置が用いられるようになってきた。
【００１１】
また、小型で高精細・高解像度・高画質なアクティブマトリクス型液晶表示装置を用いたプロジェクター装置が注目を浴びてきている。中でも、より高解像度の映像が表示できるハイビジョン用プロジェクター装置が注目を浴びてきている。
【００１２】
従来より、上述したパーソナルコンピュータやプロジェクター装置にはＣＲＴが用いられている。しかし、ＣＲＴを用いた場合には、画面のサイズおよび解像度の要求に従って、消費電力、装置の体積、重量などの問題が大きくなってきた。そこで、上述のアクティブマトリクス型液晶表示装置は、従来主として用いられてきたＣＲＴにとって替わるものとされてきた。しかし、従来のアクティブマトリクス型液晶表示装置では、同等の解像度の表示を行った場合においても、ＣＲＴと比較して水平解像度が悪いという点が指摘されてきた。
【００１３】
ここで、ＣＲＴの解像度測定用チャートの映像を図２０に示す。一方、図２１に従来のアクティブマトリクス型液晶表示装置を用いたリア型プロジェクター装置の解像度測定用のチャートの映像を示す。ＣＲＴおよびアクティブマトリクス型液晶表示装置とも、解像度はＳＸＧＡ（１２４０×１０２４画素）のものを用いた。両者の映像を比較すると、図２１に示されている従来のアクティブマトリクス型液晶表示装置を用いたリア型プロジェクター装置の映像は、図２０に示されるＣＲＴの映像に比べて、水平解像度が悪くなっていることがわかる（矢印で示す箇所）。
【００１４】
このように、従来のアクティブマトリクス型液晶表示装置では、同規格のＣＲＴと比較して水平解像度が悪くなってしまい、ＣＲＴの様な高画質な映像を再現することが難しい。
【００１５】
また、パッシブマトリクス型液晶表示装置は、アクティブマトリクス型液晶表示装置に比べて画質が劣るとされているが、パッシブマトリクス型液晶表示装置は、構造が簡単で安価であるという点で、種々の分野で需要が有る。しかし、現在のパッシブマトリクス型液晶表示装置は、アクティブマトリクス型液晶表示装置と張り合えるだけの画質を達成することはできていない。
【００１６】
そこで、本願発明は、上述した問題を鑑みてなされたものであり、新規な駆動方法を用いることによってアクティブマトリクス型半導体表示装置の水平解像度の向上を実現することを目的とする。また、新規な駆動方法をパッシブマトリクスに用いることによって、パッシブマトリクス型液晶表示装置の画質の向上を実現することを目的とする。
【００１７】
【課題を解決するための手段】
【００１８】
本願発明によると、基準クロック信号が一定周期で周波数変調された変調クロック信号をアクティブマトリクス型半導体表示装置の駆動回路またはパッシブマトリクス型半導体表示装置の駆動回路に供給することにより、この変調クロック信号に基づいてサンプリングされるビデオ信号（画像信号）のサンプリング近傍の信号情報（エッジの有無、近さ）を半導体表示装置の該当する画素に濃淡情報として書き込むことができる。この本願発明の駆動方法は、このような濃淡情報によって、結果的に表示の見え方として解像度が上がったように見える現象（視覚のＭａｃｈ現象およびＣｒａｉｋ−Ｏ' Ｂｒｉｅｎ現象）を利用するものである。
【００１９】
以下に、本願発明の半導体表示装置の駆動方法およびその駆動方法を用いた半導体表示装置の構成について記載する。
【００２０】
本願発明の半導体表示装置の駆動方法の一は、
基準クロック信号を周波数変調し変調クロック信号を得るステップと、
前記変調クロック信号に基づいて画像信号をサンプリングするステップと、
サンプリングされた前記画像信号を対応する画素に供給し画像を得るステップと、
を有している。
【００２１】
本願発明の半導体表示装置の駆動方法の一は、
基準クロック信号を周波数変調し変調クロック信号を得るステップと、
前記変調クロック信号に基づいてアナログ画像信号をサンプリングしＡ／Ｄ変換しデジタル画像信号を得るステップと、
前記デジタル画像信号をデジタル信号処理した後、前記基準クロック信号に基づいてＤ／Ａ変換し改良アナログ画像信号を得るステップと、
前記改良アナログ画像信号を対応する画素に供給し画像を得るステップと、
を有している。
【００２２】
本願発明の半導体表示装置の駆動方法の一は、
基準クロック信号を周波数変調し変調クロック信号を得るステップと、
前記基準クロック信号に基づいてアナログ画像信号をサンプリングしＡ／Ｄ変換しデジタル画像信号を得るステップと、
前記デジタル画像信号をデジタル信号処理した後、前記変調クロック信号に基づいてＤ／Ａ変換し改良アナログ画像信号を得るステップと、
前記改良アナログ画像信号を対応する画素に供給し画像を得るステップと、
を有している。
【００２３】
本願発明の半導体表示装置の駆動方法の一によると、
前記変調クロック信号は、前記基準クロック信号の周波数をガウス型のヒストグラムに基づいてシフトさせることによって得られる様にしても良い。
【００２４】
本願発明の半導体表示装置の駆動方法の一によると、
前記変調クロック信号は、前記基準クロック信号の周波数をランダムにシフトさせることによって得られる様にしても良い。
【００２５】
本願発明の半導体表示装置の駆動方法の一によると、
前記変調クロック信号は、前記基準クロック信号の周波数を正弦波的にシフトさせることによって得られる様にしても良い。
【００２６】
本願発明の半導体表示装置の駆動方法の一によると、
前記変調クロック信号は、前記基準クロック信号の周波数を三角波的にシフトさせることによって得られる様にしても良い。
【００２７】
本願発明の半導体表示装置の一は、
マトリクス状に配置された複数の薄膜トランジスタを有するアクティブマトリクス回路と、
前記アクティブマトリクス回路を駆動するソース信号線側駆動回路およびゲイト信号線側駆動回路と、
を有する半導体表示装置であって、
前記ソース信号線駆動回路には、基準クロック信号が周波数変調された変調クロック信号が入力され、前記ゲイト信号線側駆動回路には、固定クロック信号が入力されることを特徴としている。
【００２８】
本願発明の半導体表示装置の一は、
マトリクス状に配置された複数の薄膜トランジスタを有するアクティブマトリクス回路と、
前記アクティブマトリクス回路を駆動するソース信号線側駆動回路およびゲイト信号線側駆動回路と、
を有する半導体表示装置であって、
前記ソース信号線駆動回路には、基準クロック信号が周波数変調された変調クロック信号が入力され、前記ゲイト信号線側駆動回路には、前記変調クロック信号とは周波数のシフト量または周波数の変調方法が異なる変調クロック信号が入力されることを特徴としている。
【００２９】
本願発明の半導体表示装置の一は、
パッシブマトリクス回路を有する半導体表示装置であって、
前記パッシブマトリクス回路の信号電極には、基準クロック信号が周波数変調された変調クロック信号に基づいてサンプリングされた画像信号が入力され、
前記パッシブマトリクス回路の走査電極には、固定クロック信号が入力されることを特徴としている。
【００３０】
本願発明の半導体表示装置の一は、
パッシブマトリクス回路を有する半導体表示装置であって、
前記パッシブマトリクス回路の信号電極には、基準クロック信号が周波数変調された変調クロック信号に基づいてサンプリングされた画像信号が入力され、
前記パッシブマトリクス回路の走査電極には、前記変調クロック信号とは周波数のシフト量または周波数の変調方法が異なる変調クロック信号が入力されることを特徴としている。
【００３１】
本願発明の半導体表示装置の一によると、
前記変調クロック信号は、前記基準クロック信号の周波数をガウス型のヒストグラムに基づいてシフトさせることによって得られる様にしても良い。
【００３２】
本願発明の半導体表示装置の一によると、
前記変調クロック信号は、前記基準クロック信号の周波数をランダムにシフトさせることによって得られる様にしても良い。
【００３３】
本願発明の半導体表示装置の一によると、
前記変調クロック信号は、前記基準クロック信号の周波数を正弦波的にシフトさせることによって得られる様にしても良い。
【００３４】
本願発明の半導体表示装置の一によると、
前記変調クロック信号は、前記基準クロック信号の周波数を三角波的にシフトさせることによって得られる様にしても良い。
【００３５】
【発明の実施の形態】
【００３６】
本願発明の駆動方法を順を追って説明する。まず図１を参照する。図１には、本願発明を説明するための源画像のビデオ信号への変換の様子が示されている。「Ａ」という源画像がラインＬ１〜Ｌ１４でビデオ信号化されている。なお図１では、「Ａ」という源画像は白色のバックグラウンドに黒色で示されており、源画像「Ａ」は濃淡がなく一様な明るさを有するものであるとする。源画像のラインＬ１〜Ｌ１４のそれぞれに対応したビデオ信号は、ｓｉｇ．１〜ｓｉｇ．１４で示される。
【００３７】
次に図２を参照する。図２には、源画像「Ａ」に基づく各ラインのビデオ信号ｓｉｇ．１〜ｓｉｇ．１４を従来の基準クロック信号によってサンプリングし、アクティブマトリクス型半導体表示装置の画面に表示した様子を示している。なお、ビデオ信号から引き出されている破線と画面表示の各ラインＬ' １〜Ｌ' １４を示す破線との交点をほぼ中心として示されている□が、アクティブマトリクス型半導体表示装置の各画素であるとする。
【００３８】
各ラインビデオ信号は、基準クロック信号によってサンプリングされる。ここでは、ビデオ信号は基準クロック信号のパルスの立ち上がり時と立ち下がり時にサンプリングされる。サンプリングされたビデオ信号によって半導体表示装置の各画素に画像情報が書き込まれ、画面全体として映像が表示される。画面表示において、黒表示されている画素が画像情報が書き込まれた画素である。このように、アクティブマトリクス型半導体表示装置においては、画素に書き込まれた画像情報の集合として画像が得られる。一般に、このような画像情報の書き込みが１秒間に３０回〜６０回行われることによって、アクティブマトリクス型半導体表示装置の画面表示が行われている。
【００３９】
ここで、本願発明の駆動方法に用いられる変調クロック信号について説明する。基準クロック信号が一定の周波数で動作するのに対して、変調クロック信号はある一定の周期でクロック信号の周波数が変化（シフト）しているクロックを言う。つまり、変調クロック信号とは周波数変調されているクロック信号を言う。なお、変調クロック信号については、文献" Ｆｒｅｑｕｅｎｃｙ ｍｏｄｕｌａｔｉｏｎ ｏｆ Ｓｙｓｔｅｍ Ｃｌｏｃｋｓ ｆｏｒ ＥＭＩ Ｒｅｄｕｃｔｉｏｎ" （Ｈｅｗｌｅｔｔ−Ｐａｃｋａｒｄ Ｊｏｕｒｎａｌ、Ａｕｇｕｓｔ １９９７、Ｐ１０１〜Ｐ１０６）に詳しい。但し、上述の文献においては、集積回路の分野において、変調クロック信号を用いることによってクロック信号のＥＭＩ（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ ｉｎｔｅｒｆｅｒｅｎｃｅ；電磁障害）を低減することが記載されているだけである。
【００４０】
なお、本願発明の駆動方法には、基準となる基準クロック信号を周波数変調して得られる如何なる変調クロック信号をも用いることができる。従って、上述の文献等の方法以外の如何なる方法による変調クロック信号をも用いることができる。
【００４１】
次に、ある一定の周期で周波数変調された変調クロック信号を用いて本願発明の駆動方法を説明する。まず図４を参照する。図４（Ａ）には、基準クロック信号とある一定の周期で周波数変調された変調クロック信号とが示されている。ここでは、変調クロック信号の周波数の変化を時間軸におけるパルスの立ち上がり時または立ち下がり時の変位として説明する。まず、基準クロック信号のパルスのホールド期間ＴH （パルスの立ち上がり時から立ち下がり時までの期間またはパルスの立ち下がり時から立ち上がり時までの期間）を５等分して考え、このホールド期間ＴH を５等分した期間をｔとする（ＴH ＝５ｔ）。そして、基準クロック信号のパルスを基準として、パルスの立ち上がり時およひ立ち下がり時の時間的な変位を考える。ここで挙げる例においては、パルスの立ち上がり時または立ち下がり時の時間的な変位は、図４（Ｂ）に示す様に、基準クロックパルスの立ち上がり時または立ち下がり時を基準として、０→＋ｔ→−ｔ→０→＋２ｔ→０→−２ｔ→０→＋ｔ→−ｔ→０→＋ｔ→・・・と変化している。ここで「＋ｔ」とは時間ｔだけ進んで変位することを表し、「０」とは変位しないことを表し、また「−ｔ」とは時間ｔだけ遅れて変位することを表している。これらの時間的な変位は図４（Ｃ）に示されるガウス型のヒストグラムに従っている。このようにして、ここで挙げた変調クロック信号は基準クロック信号のパルスの立ち上がり時および立ち下がり時を基準として、時間±２ｔまたは±ｔだけ変位することによって得られる。また、変調クロック信号の１周期は５パルスである。
【００４２】
この変調クロック信号は、基準クロック信号の周波数を１００％とすると、約＋６７％〜約−２９％の周波数シフトが生じている。
【００４３】
次に図３および図２３を参照する。図３および図２３には、本願発明の駆動方法の変調クロック信号による各ラインのビデオ信号のサンプリングおよびラインＬ''１〜Ｌ''１４による画面表示が示されている。図３では、前述の図４で説明した変調クロック信号を用いた。また各ラインのビデオ信号は前述の図１に示すものを用いた。なおリファレンスの為、基準クロック信号も図中に示されている。なお、図３と図２３とは同じ図であるが、画面表示の各画素の濃淡が説明の便宜上図２３では除去されている。
【００４４】
各ラインのビデオ信号ｓｉｇ．１〜ｓｉｇ．１４は、変調クロック信号のパルスの立ち上がり時および立ち下がり時にサンプリングされ、対応する画素に画像情報として書き込まれる。
【００４５】
まず、１フレーム目には、各ラインのビデオ信号ｓｉｇ．１〜ｓｉｇ．１４は変調クロック信号１のパルスタイミングでサンプリングされ、対応する画素に画像情報が書き込まれる。次に、２フレーム目には、各ラインのビデオ信号ｓｉｇ．１〜ｓｉｇ．１４は変調クロック信号２のパルスタイミングでサンプリングされ、対応する画素に画像情報が書き込まれる。変調クロック信号１と変調クロック信号２は、１／１０周期だけずれている。さらに、３フレーム目には、各ラインのビデオ信号ｓｉｇ．１〜ｓｉｇ．１４は変調クロック信号３のパルスタイミングでサンプリングされ、対応する画素に画像情報が書き込まれる。なお変調クロック信号２と変調クロック信号３は、１／１０周期だけずれている。このようにして、１〜１０フレーム目までのビデオ信号のサンプリングおよび対応する画素への画像情報の書き込みが順に行われる。
【００４６】
１０フレーム分の画像情報が書き込まれた時の画面表示が図３の下部に、ラインＬ''１〜Ｌ''１４の表示として示されている。なお、図３および図２３の各画素には、それぞれ１、２、３、７、９および１０という数字が記載されている。これらの数字は、１０フレーム書き込まれる間に、その画素には何回画像情報が書き込まれたか（例えば、１ならば１回、７ならば７回、１０ならば１０回）が示されている。この画面表示例から理解される様に、本願発明の変調クロック信号を用いた駆動方法においては、従来の基準クロックを用いた駆動方法と比較して、画像の輪郭部では、１０フレームのうち画像情報が書き込まれないフレームが存在する。よって、このことが濃淡情報として画素で表現されることになる。このように画像の輪郭部に濃淡情報を有する画像は、上述の視覚のＭａｃｈ現象およびＣｒａｉｋ−Ｏ' Ｂｒｉｅｎ現象によって、観測者には表示の見え方として解像度が上がったように見える。
【００４７】
なお、変調クロック信号の周波数変調の周期および周波数シフトの量などは、任意に設定したものを用いることができる。例えば、周波数シフトの量が時間軸に対して正弦波的または三角波的に変化する変調クロック信号や、周波数シフトの量が時間軸に対して全くランダムに変化する変調クロック信号なども用いることができる。
【００４８】
【実施例】
【００４９】
ここで、以下の実施例をもって本願発明の駆動方法およびその駆動方法を用いた半導体装置の具体例について説明する。ただし、本願発明は、以下の実施例に限定されるわけではない。
【００５０】
（実施例１）
【００５１】
本実施例においては、本願発明の半導体表示装置の駆動方法を用いることのできる半導体表示装置として、アクティブマトリクス型液晶表示装置を例にとって説明する。
【００５２】
図５を参照する。図５には、本実施例のアクティブマトリクス型液晶表示装置の概略構成図が示されている。５０１はソース信号線側駆動回路であり、変調クロック、スタートパルス等が入力される。５０２はゲイト信号線側駆動回路であり、固定クロック、スタートパルス等が入力される。本願明細書では、固定クロックとは、基準クロック信号を基にして一定の周波数で動作するクロック信号を言う。５０３はアクティブマトリクス回路であり、ゲイト信号線５０７およびソース信号線５０８の交点のそれぞれにマトリクス状に配置された画素を有する。それぞれの画素は薄膜トランジスタ５０４を有する。また、薄膜トランジスタのドレイン電極には画素電極（図示せず）および補助容量５０６が接続されている。また、５０５はアクティブマトリクス回路と対向基板（図示せず）との間に挟持された液晶である。また、５０９はビデオ信号線であり、外部からビデオ信号が入力される。なお、本実施例のアクティブマトリクス型液晶表示装置は、横１２８０×縦１０２４画素を有しており、ハイビジョンに対応している。
【００５３】
次に図６を参照する。図６には、本実施例のアクティブマトリクス型液晶表示装置のソース信号線側駆動回路の回路構成図が示されている。６００はシフトレジスタ回路である。シフトレジスタ回路６００は、インバータ６０１、クロックドインバータ６０２およびＮＡＮＤ回路６０３等を有する。なお、図６においては、クロックドインバータを動作させるためのクロック信号は１つしか入力されていないように図示されているが、実際の回路構成においては、前記クロック信号の反転信号も入力されるようになっている。６０４はレベルシフタ回路であり、６０５はアナログスイッチ回路である。レベルシフタ回路６０４の回路構成は図７に示される。
【００５４】
ソース信号線側駆動回路５０１には、変調クロック信号（ｍ−ＣＬＫ）、変調クロック信号の反転信号（ｍ−ＣＬＫｂ）、スタートパルス（ＳＰ）、および左右走査切り替え信号（ＳＬ／Ｒ）が入力される。
【００５５】
外部から入力される変調クロック信号、変調クロックの反転信号、スタートパルス（ＳＰ）および左右走査切り替え信号によってシフトレジスタ回路が動作し、左右走査切り替え信号がＳＬ／ＲにＨｉが入力される時、ビデオ信号をサンプリングする信号が、左から右に向かって順にＮＡＮＤ回路から出力される。本実施例のソース信号線側駆動回路によると、上述の発明の実施の形態で説明したように、変調クロックパルスの立ち上がり時および立ち下がり時にビデオ信号をサンプリングする信号が順に出力される。ビデオ信号をサンプリングする信号は、レベルシフタ回路によってその電圧レベルが高電圧側にシフトし、アナログスイッチ６０５に入力される。アナログスイッチ６０５は、前記サンプリング信号の入力によって、ビデオ信号線から供給されるビデオ信号をサンプリングし、ソース信号線（Ｓ１〜Ｓ４〜Ｓ１２８０（図示せず））に供給する。ソース信号線に供給されたビデオ信号は、対応する画素の薄膜トランジスタにビデオ信号を供給する。
【００５６】
なお、変調クロックを得る為のモジュールとしては、ＩＣ ＷＯＲＫＳ社製のＷ４２Ｃ３１−０９等が挙げられる。
【００５７】
ここで、本実施例のアクティブマトリクス型液晶表示装置のゲイト信号線側駆動回路の回路構成についても説明する。図８を参照する。８００はシフトレジスタ回路である。シフトレジスタ回路８００は、インバータ回路、クロックドインバータ回路およびＮＡＮＤ回路等を有する。レベルシフタ回路の回路構成は図７に示される回路と同様である。
【００５８】
外部から入力されるクロック信号およびスタートパルスによってシフトレジスタ回路が動作し、ゲイト信号線を選択するための信号が、左から右に向かって順にＮＡＮＤ回路から出力される。
【００５９】
ここで、本実施例で説明したアクティブマトリクス型液晶表示装置の作製方法例を以下に説明する。本実施例では、絶縁表面を有する基板上に複数のＴＦＴを形成し、画素マトリクス回路、駆動回路、およびロジック回路等をモノリシックに構成する例を図９〜図１２に示す。なお、本実施例では、画素マトリクス回路の１つの画素と、他の回路（駆動回路、ロジック回路等）の基本回路であるＣＭＯＳ回路とが同時に形成される様子を示す。また、本実施例では、ＣＭＯＳ回路においてはＰチャネル型ＴＦＴとＮチャネル型ＴＦＴとがそれぞれ１つのゲイト電極を備えている場合について、その作製工程を説明するが、ダブルゲイト型やトリプルゲイト型のような複数のゲイト電極を備えたＴＦＴによるＣＭＯＳ回路をも同様に作製することができる。また、本実施例では、画素ＴＦＴにおいてはダブルゲイトのＮチャネル型ＴＦＴが用いられているが、シングルゲイト、トリプルゲイト等のＴＦＴも用いることができる。
【００６０】
図９（Ａ）を参照する。まず、絶縁表面を有する基板として石英基板９０１を準備する。石英基板の代わりに熱酸化膜を形成したシリコン基板を用いることもできる。石英基板上に一旦非晶質シリコン膜を形成し、それを完全に熱酸化して絶縁膜とする様な方法をとっても良い。さらに、絶縁膜として窒化珪素膜を形成した石英基板、セラミックス基板またはシリコン基板を用いても良い。次に、下地膜９０１を形成する。本実施例では、下地膜９０１には酸化シリコン（ＳｉＯ2 ）が用いられた。次に、非晶質シリコン膜９０３を形成する。非晶質シリコン膜９０３は、最終的な膜厚（熱酸化後の膜減りを考慮した膜厚）が１０〜７５ｎｍ（好ましくは１５〜４５ｎｍ）となる様に調節する。
【００６１】
なお、非晶質シリコン膜９０３の成膜に際して膜中の不純物濃度の管理を徹底的に行うことが重要である。本実施例の場合、非晶質シリコン膜９０３中では、後の結晶化を阻害する不純物であるＣ（炭素）およびＮ（窒素）の濃度はいずれも５×１０18ａｔｏｍｓ／ｃｍ3 未満（代表的には５×１０17ａｔｏｍｓ／ｃｍ3 以下、好ましくは２×１０17ａｔｏｍｓ／ｃｍ3 以下）、Ｏ（酸素）は１．５×１０19ａｔｏｍｓ／ｃｍ3 未満（代表的には１×１０18ａｔｏｍｓ／ｃｍ3 以下、好ましくは５×１０17ａｔｏｍｓ／ｃｍ3 以下）となる様に管理する。なぜならば各不純物がこれ以上の濃度で存在すると、後の結晶化の際に悪影響を及ぼし、結晶化後の膜質を低下させる原因となるからである。本明細書中において膜中の上記の不純物元素濃度は、ＳＩＭＳ（質量２次イオン分析）の測定結果における最小値で定義される。
【００６２】
上記構成を得るため、本実施例で用いる減圧熱ＣＶＤ炉は定期的にドライクリーニングを行い、成膜室の清浄化を図っておくことが望ましい。ドライクリーニングは、２００〜４００℃程度に加熱した炉内に１００〜３００ｓｃｃｍのＣｌＦ3 （フッ化塩素）ガスを流し、熱分解によって生成したフッ素によって成膜室のクリーニングを行えば良い。
【００６３】
なお、本出願人の知見によれば炉内温度３００℃とし、ＣｌＦ3 ガスの流量を３００ｓｃｃｍとした場合、約２μｍ厚の付着物（主にシリコンを主成分する）を４時間で完全に除去することができる。
【００６４】
また、非晶質シリコン膜９０３中の水素濃度も非常に重要なパラメータであり、水素含有量を低く抑えた方が結晶性の良い膜が得られる様である。そのため、非晶質シリコン膜９０３の成膜は減圧熱ＣＶＤ法であることが好ましい。なお、成膜条件を最適化することでプラズマＣＶＤ法を用いることも可能である。
【００６５】
次に、非晶質シリコン膜９０３の結晶化工程を行う。結晶化の手段としては特開平７−１３０６５２号公報記載の技術を用いる。同公報の実施例１および実施例２のどちらの手段でも良いが、本実施例では、同公報の実施例２に記載した技術内容（特開平８−７８３２９号公報に詳しい）を利用するのが好ましい。
【００６６】
特開平８−７８３２９号公報記載の技術は、まず触媒元素の添加領域を選択するマスク絶縁膜９０４を１５０ｎｍに形成する。マスク絶縁膜９０４は触媒元素を添加するために複数箇所の開口部を有している。この開口部の位置によって結晶領域の位置を決定することができる（図９（Ｂ））。
【００６７】
そして、非晶質シリコン膜９０３の結晶化を助長する触媒元素としてニッケル（Ｎｉ）を含有した溶液（Ｎｉ酢酸塩エタノール溶液）９０５をスピンコート法により塗布する。なお、触媒元素としてはニッケル以外にも、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、ゲルマニウム（Ｇｅ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）等を用いることができる（図９（Ｂ））。
【００６８】
また、上記触媒元素の添加工程は、レジストマスクを利用したイオン注入法またはプラズマドーピング法を用いることもできる。この場合、添加領域の占有面積の低減、後述する横成長領域の成長距離の制御が容易となるので、微細化した回路を構成する際に有効な技術となる。
【００６９】
触媒元素の添加工程が終了したら、次に、４５０℃で１時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気中において５００〜９６０℃（代表的には５５０〜６５０℃）の温度で４〜２４時間の加熱処理を加えて非晶質シリコン膜９０３の結晶化を行う。本実施例では窒素雰囲気で５７０℃で１４時間の加熱処理を行う。
【００７０】
この時、非晶質シリコン膜９０３の結晶化は、ニッケルを添加した領域９０６で発生した核から優先的に進行し、基板９０１の基板面に対してほぼ平行に成長した多結晶シリコン膜からなる結晶領域９０７が形成される。この結晶領域９０７を横成長領域と呼ぶ。横成長領域は比較的揃った状態で個々の結晶が集合しているため、全体的な結晶性に優れるという利点がある。
【００７１】
なお、マスク絶縁膜９０４を用いずに、Ｎｉ酢酸溶液を非晶質シリコン膜の前面に塗布し結晶化させることもできる。
【００７２】
図９（Ｄ）を参照する。次に、触媒元素のゲッタリングプロセスを行う。まず、リンイオンのドーピングを選択的に行う。マスク絶縁膜９０４が形成された状態で、リンのドーピングを行う。すると、多結晶シリコン膜のマスク絶縁膜９０４で覆われていない部分９０８のみに、リンがドーピングされる（これらの領域をリン添加領域９０８と呼ぶ）。このとき、ドーピングの加速電圧と、酸化膜で成るマスクの厚さを最適化し、リンがマスク絶縁膜９０４を突き抜けないようにする。このマスク絶縁膜９０４は、必ずしも酸化膜でなくてもよいが、酸化膜は活性層に直接触れても汚染の原因にならないので都合がよい。
【００７３】
リンのドーズ量は、１×１０14から１×１０15ｉｏｎｓ／ｃｍ2 程度とすると良い。本実施例では、５×１０14ｉｏｎｓ／ｃｍ2 のドーズをイオンドーピング装置を用いて行った。
【００７４】
なお、イオンドープの際の加速電圧は１０ｋｅＶとした。１０ｋｅＶの加速電圧であれば、リンは１５０ｎｍのマスク絶縁膜をほとんど通過することができない。
【００７５】
図９（Ｅ）を参照する。次に、６００℃の窒素雰囲気にて１〜１２時間（本実施例では１２時間）熱アニールし、ニッケル元素のゲッタリングを行った。こうすることによって、図９（Ｅ）において矢印で示されるように、ニッケルがリンに吸い寄せられることになる。６００度の温度のもとでは、リン原子は膜中をほとんど動かないが、ニッケル原子は数１００μｍ程度またはそれ以上の距離を移動することができる。このことからリンがニッケルのゲッタリングに最も適した元素の１つであることが理解できる。
【００７６】
次に図１０（Ａ）を参照し、多結晶シリコン膜をパターニングする工程を説明する。このとき、リンの添加領域９０８、すなわちニッケルがゲッタリングされた領域が残らないようにする。このようにして、ニッケル元素をほとんど含まない多結晶シリコン膜の活性層９０９〜９１１が得られた。得られた多結晶シリコン膜の活性層９０９〜９１１が後にＴＦＴの活性層となる。
【００７７】
図１０（Ｂ）を参照する。活性層９０９〜９１１を形成したら、その上にシリコンを含む絶縁膜でなるゲイト絶縁膜９１２を７０ｎｍに成膜する。そして、酸化性雰囲気において、８００〜１１００℃（好ましくは９５０〜１０５０℃）で加熱処理を行い、活性層９０９〜９１１とゲイト絶縁膜９１２の界面に熱酸化膜（図示せず）を形成する。
【００７８】
なお、触媒元素をゲッタリングするための加熱処理（触媒元素のゲッタリングプロセス）を、この段階で行っても良い。その場合、加熱処理は処理雰囲気中にハロゲン元素を含ませ、ハロゲン元素による触媒元素のゲッタリング効果を利用する。なお、ハロゲン元素によるゲッタリング効果を十分に得るためには、上記加熱処理を７００℃を超える温度で行なうことが好ましい。この温度以下では処理雰囲気中のハロゲン化合物の分解が困難となり、ゲッタリング効果が得られなくなる恐れがある。また、この場合ハロゲン元素を含むガスとして、代表的にはＨＣｌ、ＨＦ、ＮＦ3 、ＨＢｒ、Ｃｌ2 、ＣｌＦ3 、ＢＣｌ2 、Ｆ2 、Ｂｒ2 等のハロゲンを含む化合物から選ばれた一種または複数種のものを用いることができる。この工程においては、例えばＨＣｌを用いた場合、活性層中のニッケルが塩素の作用によりゲッタリングされ、揮発性の塩化ニッケルとなって大気中へ離脱して除去されると考えられる。また、ハロゲン元素を用いて触媒元素のゲッタリングプロセスを行う場合、触媒元素のゲッタリングプロセスを、マスク絶縁膜９０４を除去した後、活性層をパターンニングする前に行なってもよい。また、触媒元素のゲッタリングプロセスを、活性層をパターンニングした後に行なってもよい。また、いずれのゲッタリングプロセスを組み合わせて行なってもよい。
【００７９】
次に、図示しないアルミニウムを主成分とする金属膜を成膜し、パターニングによって後のゲイト電極の原型を形成する。本実施例では２ｗｔ％のスカンジウムを含有したアルミニウム膜を用いる。
【００８０】
また、導電性を付与するための不純物を添加した多結晶シリコン膜によってゲイト電極を形成しても良い。
【００８１】
次に、特開平７−１３５３１８号公報記載の技術により多孔性陽極酸化膜９１３〜９２０、無孔性陽極酸化膜９２１〜９２４およびゲイト電極９２５〜９２８を形成する（図１０（Ｂ））。
【００８２】
こうして図１０（Ｂ）の状態が得られたら、次にゲイト電極９２５〜９２８および多孔性陽極酸化膜９１３〜９２０をマスクとしてゲイト絶縁膜９１２をエッチングする。そして、多孔性陽極酸化膜９１３〜９２０を除去し、図１０（Ｃ）の状態を得る。なお、図１０（Ｃ）において９２９〜９３１で示されるのは加工後のゲイト絶縁膜である。
【００８３】
図１１（Ａ）を参照する。次に、一導電性を付与する不純物元素の添加工程を行う。不純物元素としてはＮチャネル型ならばＰ（リン）またはＡｓ（砒素）、Ｐ型ならばＢ（ボロン）またはＧａ（ガリウム）を用いれば良い。
【００８４】
本実施例では、Ｎチャネル型およびＰチャネル型のＴＦＴを形成するための不純物添加をそれぞれ２回の工程に分けて行う。
【００８５】
最初に、Ｎチャネル型のＴＦＴを形成するための不純物添加を行う。まず、１回目の不純物添加（本実施例ではＰ（リン）を用いる）を高加速電圧８０ｋｅＶ程度で行い、 ｎ- 領域を形成する。このｎ- 領域は、Ｐイオン濃度が１×１０18ａｔｏｍｓ／ｃｍ3 〜１×１０19ａｔｏｍｓ／ｃｍ3 となるように調節する。
【００８６】
さらに、２回目の不純物添加を低加速電圧１０ｋｅＶ程度で行い、ｎ+ 領域を形成する。この時は、 加速電圧が低いので、ゲイト絶縁膜がマスクとして機能する。また、このｎ+ 領域は、シート抵抗が５００Ω以下（好ましくは３００Ω以下）となるように調節する。
【００８７】
以上の工程を経て、ＣＭＯＳ回路を構成するＮチャネル型ＴＦＴのソース領域およびドレイン領域９３２および９３３、低濃度不純物領域９３６、チャネル形成領域９３９が形成される。また、画素ＴＦＴを構成するＮチャネル型ＴＦＴのソース領域およびドレイン領域９３４および９３５、低濃度不純物領域９３７、チャネル形成領域９４０および９１４が確定する（図１１（Ａ））。
【００８８】
なお、図１１（Ａ）に示す状態ではＣＭＯＳ回路を構成するＰチャネル型ＴＦＴの活性層は、Ｎチャネル型ＴＦＴの活性層と同じ構成となっている。
【００８９】
次に、図１１（Ｂ）に示すように、Ｎチャネル型ＴＦＴを覆ってレジストマスク９４２を設け、Ｐ型を付与する不純物イオン（本実施例ではボロンを用いる）の添加を行う。
【００９０】
この工程も前述の不純物添加工程と同様に２回に分けて行うが、Ｎチャネル型をＰチャネル型に反転させる必要があるため、前述のＰイオンの添加濃度の数倍程度の濃度のＢ（ボロン）イオンを添加する。
【００９１】
こうしてＣＭＯＳ回路を構成するＰチャネル型ＴＦＴのソース領域およびドレイン領域９４３および９４４、低濃度不純物領域９４５、チャネル形成領域９４６が形成される（図１１（Ｂ））。
【００９２】
また、導電性を付与するための不純物を添加した多結晶シリコン膜によってゲイト電極を形成した場合は、低濃度不純物の形成には公知のサイドウォール構造を用いれば良い。
【００９３】
次に、ファーネスアニール、レーザーアニール、ランプアニール等の組み合わせによって不純物イオンの活性化を行う。それと同時に添加工程で受けた活性層の損傷も修復される。
【００９４】
図１１（Ｃ）を参照する。次に、第１層間絶縁膜９４７として酸化シリコン膜と窒化シリコン膜との積層膜を形成し、コンタクトホールを形成した後、ソース電極およびドレイン電極９４８〜９５２を形成する。なお、第１層間絶縁膜９４７として有機性樹脂膜を用いることもできる。
【００９５】
図１２を参照する。次に、有機性樹脂膜からなる第２層間絶縁膜９５３を０．５〜３μｍの厚さに形成する。有機性樹脂膜としては、ポリイミド、アクリル、ポリイミドアミド等が用いられる。有機性樹脂膜の利点は、成膜方法が簡単である点、容易に膜厚を厚くできる点、比誘電率が低いので寄生容量を低減できる点、平坦性に優れている点などが挙げられる。なお、上述した以外の有機性樹脂膜を用いることもできる。
【００９６】
次に、第２層間絶縁膜９５３の一部をエッチングし、画素ＴＦＴのドレイン電極９５２の上部に第２層間絶縁膜を挟んでブラックマトリクス９５４を形成する。本実施例では、ブラックマトリクス９５４にはＴｉ（チタン）が用いられた。なお、本実施例では、画素ＴＦＴとブラックマスクとの間で補助容量が形成される。
【００９７】
次に、第２層間絶縁膜９５３にコンタクトホールを形成し、画素電極９５６を１２０ｎｍの厚さに形成する。なお、本実施例は透過型のアクティブマトリクス液晶表示装置の例であるため、画素電極９５６を構成する導電膜としてＩＴＯ等の透明導電膜を用いる。
【００９８】
次に、基板全体を３５０℃の水素雰囲気で１〜２時間加熱し、素子全体の水素化を行うことで膜中（特に活性層中）のダングリングボンド（不対結合手）を補償する。以上の工程を経て同一基板上にＣＭＯＳ回路および画素マトリクス回路を有するアクティブマトリクス基板が完成する。
【００９９】
次に、上記の工程によって作製されたアクティブマトリクス基板をもとに、アクティブマトリクス型液晶表示装置を作製する工程を説明する。
【０１００】
図１２（Ｂ）の状態のアクティブマトリクス基板に配向膜９５７を形成する。本実施例では、配向膜９５７にはポリイミドを用いた。次に、対向基板を用意する。対向基板は、ガラス基板９５８、透明導電膜から成る対向電極９５９、配向膜９６０とで構成される。
【０１０１】
なお、本実施例では、配向膜にはポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施した。なお、本実施例では、配向膜に比較的大きなプレチル角を持つようなポリイミドを用いた。
【０１０２】
次に、 上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、シール材やスペーサ（共に図示せず）などを介して貼り合わせる。その後、両基板の間に液晶９６１を注入し、封止剤（図示せず）によって完全に封止する。本実施例では、液晶９６１にネマチック液晶を用いた。
【０１０３】
よって、図１２（Ｃ）に示すような透過型のアクティブマトリクス型液晶表示装置が完成する。
【０１０４】
なお、本実施例で説明した非晶質シリコン膜の結晶化の方法の代わりに、レーザー光（代表的にはエキシマレーザー光）によって、非晶質シリコン膜の結晶化を行ってもよい。
【０１０５】
（実施例２）
【０１０６】
本実施例では、本願発明の駆動方法を実現することができるアクティブマトリクス型液晶表示装置の例として、逆スタガ型のＴＦＴを用いた例を示す。
【０１０７】
図１３を参照する。図１３には、本実施例のアクティブマトリクス型液晶表示装置を構成する逆スタガ型のＮチャネル型ＴＦＴの断面図が示されている。なお、図１３には、１つのＮチャネル型ＴＦＴしか図示しないが、実施例１のように、Ｐチャネル型ＴＦＴとＮチャネル型ＴＦＴとによってＣＭＯＳ回路を構成することもできるのは言うまでもない。また、同様の構成により画素ＴＦＴを構成できることも言うまでもない。
【０１０８】
１３０１は基板であり、実施例１で説明したようなものが用いられる。１３０２は酸化シリコン膜である。１３０３はゲイト電極である。１３０４はゲイト絶縁膜である。１３０５、１３０６、１３０７および１３０８は、多結晶シリコン膜から成る活性層である。この活性層の作製にあたっては、実施例１で説明した非晶質シリコン膜の多結晶化と同様の方法が用いられた。またレーザー光（好ましくは線状レーザー光または面状レーザー光）によって、非晶質シリコン膜を結晶化させる方法をとっても良い。なお、１３０５はソース領域、１３０６はドレイン領域、１３０７は低濃度不純物領域（ＬＤＤ領域）、１３０８はチャネル形成領域である。１３０９はチャネル保護膜であり、１３１０は層間絶縁膜である。１３１１および１３１２はそれぞれ、ソース電極、ドレイン電極である。
【０１０９】
（実施例３）
【０１１０】
本実施例では、実施例３とは構成が異なる逆スタガ型のＴＦＴによってアクティブマトリクス型液晶表示装置が構成された場合について説明する。
【０１１１】
図１４を参照する。図１４には、本実施例のアクティブマトリクス型液晶表示装置を構成する逆スタガ型のＮチャネル型ＴＦＴの断面図が示されている。ここでも、１つのＮチャネル型ＴＦＴしか図示しないが、実施例１のように、Ｐチャネル型ＴＦＴとＮチャネル型ＴＦＴとによってＣＭＯＳ回路を構成することもできるのは言うまでもない。また、同様の構成により画素ＴＦＴを構成できることも言うまでもない。
【０１１２】
１４０１は基板であり、実施例１で説明したようなものが用いられる。１４０２は酸化シリコン膜である。１４０３はゲイト電極である。１４０４はベンゾジクロブテン（ＢＣＢ）膜であり、その上面が平坦化される。１４０５は窒化シリコン膜である。ＢＣＢ膜と窒化シリコン膜とでゲイト絶縁膜を構成する。１４０６、１４０７、１４０８および１４０９は、多結晶シリコン膜から成る活性層である。この活性層の作製にあたっては、実施例１で説明した非晶質シリコン膜の多結晶化と同様の方法が用いられた。またレーザー光（好ましくは線状レーザー光または面状レーザー光）によって、非晶質シリコン膜を結晶化させる方法をとっても良い。なお、１４０６はソース領域、１４０７はドレイン領域、１４０８は低濃度不純物領域（ＬＤＤ領域）、１４０９はチャネル形成領域である。１４１０はチャネル保護膜であり、１４１１は層間絶縁膜である。１４１２および１４１３はそれぞれ、ソース電極、ドレイン電極である。
【０１１３】
本実施例によると、ＢＣＢ膜と窒化シリコン膜とで構成されるゲイト絶縁膜が平坦化されているので、その上に成膜される非晶質シリコン膜も平坦なものになる。よって、非晶質シリコン膜を多結晶化する際に、従来の逆スタガ型のＴＦＴよりも均一な多結晶シリコン膜を得ることができる。
【０１１４】
（実施例４）
【０１１５】
本実施例では、ＳＸＧＡ（１２８０×１０２４画素）の高解像度規格に対応したアクティブマトリクス型液晶表示装置に、ＶＧＡ（６４０×４８０画素）やＳＶＧＡ（８００×６００画素）等の低解像度規格に対応した画像信号を表示するフォーマット変換のための駆動方法について説明する。図１７には、本実施例で行う表示の概念図が示されている。なお、本願発明の駆動方法によると、ＳＸＧＡ以外の高解像度規格に対応したアクティブマトリクス型液晶表示装置にも、その解像度規格よりも低い解像度規格に対応した画像信号を表示することができる。
【０１１６】
例として、ＳＸＧＡ（１２８０×１０２４画素）のアクティブマトリクス型液晶表示装置に、ＶＧＡ（６４０×４８０画素）に対応した画像信号を表示する場合を考える。本実施例の駆動方法においては、変調クロック信号をソース信号線側駆動回路だけでなく、ゲイト信号線側駆動回路にも供給する。図１８に、本実施例のアクティブマトリクス型液晶表示装置の概略構成図を示す。１８０１はソース信号線側駆動回路であり、変調クロック信号、スタートパルス等が入力される。１８０２はゲイト信号線側駆動回路であり、変調クロック信号、スタートパルス等が入力される。１８０３はアクティブマトリクス回路であり、ゲイト信号線１８０７およびソース信号線１８０８の交点のそれぞれにマトリクス状に配置された画素を有する。それぞれの画素は薄膜トランジスタ１８０４を有する。また、薄膜トランジスタのドレイン電極には画素電極（図示せず）および補助容量１８０６が接続されている。また、１８０５はアクティブマトリクス回路と対向基板（図示せず）との間に挟持された液晶である。また、１８０９はビデオ信号線であり、外部からビデオ信号が入力される。
【０１１７】
図１９を参照する。図１９には、本実施例に示す本願発明の駆動方法によるアクティブマトリクス型液晶表示装置の画面表示をフレームごとに順に示したものである。本実施例では、水平方向の画像のサイズを変換するためにソース信号線側駆動回路に入力される変調クロック信号の周波数を１／２に低くすることによって行う（周波数伸長）。また、ゲイト信号線側駆動回路においては、入力される変調クロック信号の周波数を１／２とし、２ライン同時選択し、垂直方向の画面のサイズを変換するとともに、変調クロック信号の周波数のシフトによって、ある確率で３ライン同時選択も行う。こうすることによって、周波数を低くするだけでは完全に行うことのできない画面サイズの変換を完全に行うことができる。
【０１１８】
図１９に示すように、１フレーム目、２フレーム目、・・・、ｎフレーム目において、それぞれ３ライン同時書き込みのタイミングが異なっている。この３ライン同時書き込みのタイミングを変調クロック信号の周波数のシフトによって制御することによって、完全なフォーマット変換（例えばアスペクト比４：３からアスペクト比１６：９）が実現される。
【０１１９】
また、ソース信号線側駆動回路およびゲイト信号線側駆動回路に変調クロックを入力し、画面のフォーマット変換を行う場合には、画面の中央部の画像の書き込みには固定クロックを用い、画面の中央部から端部に行くに連れて周波数伸長により、または変調クロックにより画像のサイズを変換してもよい。
【０１２０】
（実施例５）
【０１２１】
本実施例では、デジタル駆動回路を有するアクティブマトリクス型液晶表示装置に変調クロック信号を用いた場合について説明する。本実施例のアクティブマトリクス型液晶表示装置においては、外部から供給されるハイビジョン信号やＮＴＳＣ信号等のアナログ画像信号はＡ／Ｄ変換（アナログ／デジタル変換）されデジタル画像信号化される。このＡ／Ｄ変換の際のアナログ画像信号のサンプリングを変調クロック信号を用いることによって行う。デジタル画像信号は、ガンマ補正やアパーチャーコントロール等のデジタル信号処理が施され、固定クロックによってＤ／Ａ変換（デジタル／アナログ変換）され、改良アナログ画像信号に変換される。改良アナログ画像信号は、対応する画素に書き込まれる。こうすることによって、画像信号のデジタル信号処理を行うことができ、かつ上述の発明の実施の形態や実施例で説明したように、観測者には見かけ上解像度が上がったように観測される。
【０１２２】
また、本実施例のもう一つの駆動方法としては以下の様な方法がある。外部から供給されるハイビジョン信号やＮＴＳＣ信号等のアナログ画像信号が固定クロック信号によるサンプリングタイミングでＡ／Ｄ変換されデジタル画像信号化される。デジタル画像信号は、ガンマ補正やアパーチャーコントロール等のデジタル信号処理が施され、変調クロックによってＤ／Ａ変換され、改良アナログ画像信号に変換される。改良アナログ画像信号は、対応する画素に書き込まれる。こうすることによって、画像信号のデジタル信号処理を行うことができ、かつ上述の発明の実施の形態や実施例で説明したように、観測者には見かけ上解像度が上がったように観測される。また、この駆動方法において、Ａ／Ｄ変換時のサンプリングを変調クロック信号によって行っても良い。
【０１２３】
（実施例６）
【０１２４】
本実施例においては、本願発明の変調クロック信号による駆動方法をパッシブマトリクス型液晶表示装置に用いた場合について説明する。
【０１２５】
図２２を参照する。図２２には、本実施例におけるパッシブマトリクス型液晶表示装置の概略構成図が示されている。２２０１は信号電極駆動回路であり、外部からビデオ信号および変調クロック信号が入力される。２２０２は走査電極駆動回路であり、外部から固定クロック信号が入力される。２２０３はパッシブマトリクス回路であり、帯状の信号電極２２０６および帯状の走査電極２２０５が互いに直角をなすようにマトリクス電極構造を有しており、これらの電極の間に液晶２２０４が挟まれている。
【０１２６】
信号電極駆動回路には変調クロック信号が入力され、発明の実施の形態で述べたように、変調クロック信号によってビデオ信号がサンプリングされＡ／Ｄ変換され、デジタル画像信号がビデオメモリに一時的に記憶される。その後、デジタル信号処理が施されても良い。そして、デジタル画像信号が、固定クロック信号によってＤ／Ａ変換され、対応する信号電極２２０６に画像情報が書き込まれる。また、走査電極には固定クロック信号が入力され、走査電極２２０５に走査信号を供給する。
【０１２７】
本実施例のパッシブマトリクス型液晶表示装置においても、画像の輪郭部に濃淡情報を有しているので、上述の実施例のアクティブマトリクス型液晶表示装置において得られる効果と同等の効果を得ることができる。
【０１２８】
なお、本実施例のパッシブマトリクス型液晶表示装置においても、上記実施例４で説明した変調クロックを用いたフォーマット変換方法を実行することができる。この場合、走査電極駆動回路にも変調クロックを入力する。
【０１２９】
（実施例７）
【０１３０】
上記実施例のアクティブマトリクス型液晶表示装置またはパッシブマトリクス型液晶表示装置においては、ネマチック液晶を用いたＴＮモードが表示モードとして用いられているが、他の表示モードをも用いることができる。
【０１３１】
さらに、応答速度の速い無しきい値反強誘電性液晶または強誘電性液晶を用いて、アクティブマトリクス型液晶表示装置を構成してもよい。
【０１３２】
例えば、1998, SID, "Characteristics and Driving Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability" by H. Furue et al.や、1997, SID DIGEST, 841, "A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time" by T. Yoshida et al.や、1996, J. Mater. Chem. 6(4), 671-673, "Thresholdless antiferroelectricity in liquid crystals and its application to displays" by S. Inui et al.や、米国特許第5594569 号に開示された液晶を用いることが可能である。
【０１３３】
ある温度域において反強誘電相を示す液晶を反強誘電性液晶という。反強誘電性液晶を有する混合液晶には、電場に対して透過率が連続的に変化する電気光学応答特性を示す、無しきい値反強誘電性混合液晶と呼ばれるものがある。この無しきい値反強誘電性混合液晶は、Ｖ字型の電気光学応答特性を示すものがあり、その駆動電圧が約±２．５Ｖ程度（セル厚約１μｍ〜２μｍ）のものも見出されている。
【０１３４】
ここで、Ｖ字型の電気光学応答を示す無しきい値反強誘電性混合液晶の印加電圧に対する光透過率の特性を示す例を図２９に示す。図２９に示すグラフの縦軸は透過率（任意単位）、横軸は印加電圧である。なお、アクティブマトリクス型液晶表示装置の入射側の偏光板の透過軸は、アクティブマトリクス型液晶表示装置のラビング方向にほぼ一致する無しきい値反強誘電性混合液晶のスメクティック層の法線方向とほぼ平行に設定されている。また、出射側の偏光板の透過軸は、入射側の偏光板の透過軸に対してほぼ直角（クロスニコル）に設定されている。
【０１３５】
図２９に示されるように、このような無しきい値反強誘電性混合液晶を用いると、低電圧駆動かつ階調表示が可能となることがわかる。
【０１３６】
このような低電圧駆動の無しきい値反強誘電性混合液晶を本願発明の駆動回路を有するアクティブマトリクス型液晶表示装置に用いた場合には、画像信号のサンプリング回路の電源電圧を、例えば、５Ｖ〜８Ｖ程度に抑えることが可能となる。よって、ドライバの動作電源電圧を下げることができ、アクティブマトリクス型液晶表示装置の低消費電力化および高信頼性が実現できる。
【０１３７】
よって、このような低電圧駆動の無しきい値反強誘電性混合液晶を用いることは、比較的ＬＤＤ領域（低濃度不純物領域）の幅が小さなＴＦＴ（例えば、０ｎｍ〜５００ｎｍまたは０ｎｍ〜２００ｎｍ）を用いる場合においても有効である。
【０１３８】
また、一般に、無しきい値反強誘電性混合液晶は自発分極が大きく、液晶自体の誘電率が高い。このため、無しきい値反強誘電性混合液晶をアクティブマトリクス型液晶表示装置に用いる場合には、画素に比較的大きな保持容量が必要となってくる。よって、自発分極が小さな無しきい値反強誘電性混合液晶を用いるのが好ましい。
【０１３９】
なお、このような無しきい値反強誘電性混合液晶を用いることによって低電圧駆動が実現されるので、アクティブマトリクス型液晶表示装置の低消費電力が実現される。
【０１４０】
なお、図２９に示すような電気光学特性を有する液晶であれば、いかなるものも本願発明の駆動回路を用いたアクティブマトリクス型液晶表示装置の表示媒体として用いることができる。
【０１４１】
また、本願発明の駆動回路を用いたアクティブマトリクス型半導体表示装置には、印加電圧に応答して光学的特性が変調され得るその他のいかなる表示媒体を用いてもよい。例えば、エレクトロルミネセンス素子などを用いても良い。
【０１４２】
また、アクティブマトリクス型液晶表示装置のアクティブマトリクス回路に用いられるアクティブ素子には、ＴＦＴの他ＭＩＭ素子等が用いられても良い。
【０１４３】
（実施例８）
【０１４４】
本願発明の駆動回路を用いたアクティブマトリクス型半導体表示装置またはパッシブマトリクス型半導体表示装置には様々な用途がある。本実施例では、本願発明の駆動回路を用いたアクティブマトリクス型半導体表示装置またはパッシブマトリクス型半導体表示装置（半導体表示装置と呼ぶ）を組み込んだ半導体装置について説明する。
【０１４５】
このような半導体装置には、ビデオカメラ、スチルカメラ、プロジェクター、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話など）などが挙げられる。それらの一例を図１５、図１６および図３０に示す。
【０１４６】
図１５（Ａ）はフロント型プロジェクタ−であり、本体１５０１、半導体表示装置１５０２（代表的には液晶表示装置）、光源１５０３、光学系１５０４、スクリーン１５０５で構成されている。なお、図１５（Ａ）には、半導体表示装置を１つ組み込んだフロントプロジェクターが示されているが、半導体表示装置を３個（Ｒ、Ｇ、Ｂの光にそれぞれ対応させる）組み込んことによって、より高解像度・高精細のフロント型プロジェクタを実現することができる。
【０１４７】
図１５（Ｂ）はリア型プロジェクターであり、１５０６は本体、１５０７は液晶表示装置であり、１５０８は光源であり、１５０９はリフレクター、１５１０はスクリーンである。なお、図１５（Ｂ）には、半導体表示装置を３個（Ｒ、Ｇ、Ｂの光にそれぞれ対応させる）組み込んだリア型プロジェクタが示されている。
【０１４８】
図１６（Ａ）は携帯電話であり、本体１６０１、音声出力部１６０２、音声入力部１６０３、半導体表示装置１６０４、操作スイッチ１６０５、アンテナ１６０６で構成される。
【０１４９】
図１６（Ｂ）はビデオカメラであり、本体１６０７、半導体表示装置１６０８、音声入力部１６０９、操作スイッチ１６１０、バッテリー１６１１、受像部１６１２で構成される。
【０１５０】
図１６（Ｃ）はモバイルコンピュータであり、本体１６１３、カメラ部１６１４、受像部１６１５、操作スイッチ１６１６、半導体表示装置１６１７で構成される。
【０１５１】
図１６（Ｄ）はヘッドマウントディスプレイであり、本体１６１８、半導体表示装置１６１９、バンド部１６２０で構成される。
【０１５２】
図１６（Ｅ）は片眼のヘッドマウントディスプレイであり、半導体表示装置１６２１、バンド部１６２２で構成される。
【０１５３】
図３０（Ａ）はパーソナルコンピュータであり、本体１７０１、画像入力部１７０２、半導体表示装置１７０３、キーボード１７０４で構成される。
【０１５４】
図３０（Ｂ）はゴーグル型ディスプレイであり、本体１７０５、半導体表示装置１７０６、アーム部１７０７で構成される。
【０１５５】
図３０（Ｃ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体１７０８、半導体表示装置１７０９、スピーカ部１７１０、記録媒体１７１１、操作スイッチ１７１２で構成される。
【０１５６】
図３０（Ｄ）はデジタルカメラであり、本体１７１３、半導体表示装置１７１４、接眼部１７１５、操作スイッチ１７１６、受像部（図示しない）で構成される。
【０１５７】
図３１（Ａ）はフロント型プロジェクターであり、本発明の半導体表示装置が組み込まれた光学エンジン２６０１、スクリーン２６０２で構成される。
【０１５８】
図３１（Ｂ）はリア型プロジェクターであり、本体２７０１、本発明の半導体表示装置が組み込まれた光学エンジン２７０２、ミラー２７０３、スクリーン２７０４で構成される。
【０１５９】
なお、図３１（Ｃ）は、図３１（Ａ）及び図３１（Ｂ）中における表示装置２６０１、２７０２の構造の一例を示した図である。表示装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図３１（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１６０】
また、図３１（Ｄ）は、図３１（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図３１（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１６１】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜７のどのような組み合わせからなる構成を用いても実現することができる。
【０１６２】
（実施例９）
【０１６３】
本実施例においては、上述の実施例１において説明したアクティブマトリクス型液晶表示装置とは別の作製方法の例について説明する。なお、本実施例のアクティブマトリクス型液晶表示装置は、実施例１〜８のアクティブマトリクス型液晶表示装置として用いられ得る。
【０１６４】
図２４を参照する。まず、ガラス基板５００１上に酸化シリコン膜５００２でなる下地膜を２００nm厚に形成した。下地膜は窒化シリコン膜を積層しても良いし、窒化シリコン膜のみであっても良い。
【０１６５】
次に、酸化シリコン膜５００２上に３０nm厚のアモルファスシリコン膜（非晶質シリコン膜）をプラズマＣＶＤ法により形成し、脱水素処理後、エキシマレーザーアニールを行ってポリシリコン膜（結晶質シリコン膜または多結晶シリコン膜）を形成した。
【０１６６】
この結晶化工程は公知のレーザー結晶化技術または熱結晶化技術を用いれば良い。本実施例ではパルス発振型のKrFエキシマレーザーを線状に加工してアモルファスシリコン膜の結晶化を行った。
【０１６７】
なお、本実施例では初期膜をアモルファスシリコン膜としてレーザーアニールで結晶化してポリシリコン膜を得たが、初期膜として微結晶シリコン膜を用いても構わないし、直接ポリシリコン膜を成膜しても良い。勿論、成膜したポリシリコン膜にレーザーアニールを行っても良い。また、レーザーアニールの代わりにファーネスアニールを行っても良い。
【０１６８】
こうして形成された結晶質シリコン膜をパターニングして島状のシリコン層からなる活性層５００３、５００４を形成した。
【０１６９】
次に、活性層５００３、５００４を覆って酸化シリコン膜でなるゲート絶縁膜５００５を形成し、その上にタンタルと窒化タンタルの積層構造でなるゲート配線（ゲート電極を含む）５００６、５００７を形成した（図２４（Ａ））。
【０１７０】
ゲート絶縁膜５００５の膜厚は１００nmとした。勿論、酸化シリコン膜以外に酸化シリコン膜と窒化シリコン膜との積層構造や酸化窒化シリコン膜を用いても構わない。また、ゲート配線５００６、５００７は他の金属を用いることもできるが、後の工程においてシリコンとのエッチング選択比の高い材料が望ましい。
【０１７１】
こうして図２４（Ａ）の状態が得られたら、１回目のリンドープ工程（リンの添加工程）を行った。ここではゲート絶縁膜５００５を通して添加するため、加速電圧は８０KeVと高めに設定した。また、こうして形成された第１不純物領域５００８、５００９は長さ（幅）が０．５μm、リン濃度が１×１０17atoms/cm3となるようにドーズ量を調節した。この時のリン濃度を（n−）で表すことにする。なお、リンの代わりに砒素を用いても良かった。
【０１７２】
また、第１不純物領域５００８、５００９はゲート配線５００６、５００７をマスクとして自己整合的に形成された。この時、ゲート配線５００６、５００７の直下には真性な結晶質シリコン層が残り、チャネル形成領域５０１０、５０１１が形成された。ただし、実際には多少ゲート配線の内側に回り込んで添加される分もあるため、ゲート配線５００６、５００７と第１不純物領域５００８、５００９とがオーバーラップするような構造となった（図２４（Ｂ））。
【０１７３】
次に、ゲート配線５００６、５００７を覆うようにして０．１〜１μm（代表的には０．２〜０．３μm）の厚さの非晶質シリコン層を形成し、異方性エッチングを行うことによりサイドウォール５０１２、５０１３を形成した。サイドウォール５０１２、５０１３の幅（ゲート配線の側壁からみた厚さ）は０．２μmとした（図２４（Ｃ））。
【０１７４】
なお、本実施例では非晶質シリコン層として不純物を何も添加しないものを用いるため、真性なシリコン層でなるサイドウォールが形成された。
【０１７５】
図２４（Ｃ）の状態が得られたら、２回目のリンドープ工程を行った。この場合も１回目と同様に加速電圧を８０KeVとした。また、今回形成された第２不純物領域５０１４、５０１５にはリンが１×１０18atoms/cm3の濃度で含まれるようにドーズ量を調節した。この時のリン濃度を（n）で表すことにする。
【０１７６】
なお、図２４（Ｄ）に示すリンドープ工程ではサイドウォール５０１２、５０１３の真下のみに第１不純物領域５００８、５００９が残る。この第１不純物領域５００８および５００９は１stＬＤＤ領域として機能することになる。
【０１７７】
また、図２４（Ｄ）の工程ではサイドウォール５０１２、５０１３にもリンが添加された。実際には加速電圧が高いためリンの濃度プロファイルのテール（裾）がサイドウォール内部に及ぶような状態でリンが分布していた。このリンでサイドウォールの抵抗成分を調節することもできる反面、リンの濃度分布が極端にばらつくと第２不純物領域５０１４に印加されるゲート電圧が素子毎に変動する要因ともなりかねないのでドーピング時は精密な制御が必要である。
【０１７８】
次に、ＮＴＦＴの一部を覆うレジストマスク５０１６とＰＴＦＴの全部を覆うレジストマスク５０１７を形成した。そして、この状態でゲート絶縁膜５００５をドライエッチングして加工されたゲート絶縁膜５０１８を形成した（図２４（Ｅ））。
【０１７９】
この時、ゲート絶縁膜５０１８がサイドウォール５０１２よりも外側に突出している部分の長さ（ゲート絶縁膜５０１８が第２不純物領域５０１４に接している部分の長さ）が、第２不純物領域５０１４の長さ（幅）を決定した。従って、レジストマスク５０１６のマスク合わせは精度良く行うことが必要であった。
【０１８０】
図２４（Ｅ）の状態が得られたら、３回目のリンドープ工程を行った。今回は露出した活性層にリンを添加することになるため、加速電圧を１０KeVと低めに設定した。なお、こうして形成された第３不純物領域５０１９にはリンが５×１０20atoms/cm3の濃度で含まれるようにドーズ量を調節した。この時のリン濃度を（n＋）で表すことにする（図２５（Ａ））。
【０１８１】
この工程ではレジストマスク５０１６および５０１７によって遮蔽された部分にはリンが添加されないため、その部分には第２不純物領域５０１４および５０１５がそのまま残る。従って、第２不純物領域５０１４が画定した。また同時に、第３不純物領域５０１９が画定した。
【０１８２】
この第２不純物領域５０１４は２ndＬＤＤ領域として機能し、第３不純物領域５０１９はソース領域又はドレイン領域として機能することになる。
【０１８３】
次に、レジストマスク５０１６、５０１７を除去し、新たにＮＴＦＴ全部を覆うレジストマスク５０２１を形成した。そして、まずＰＴＦＴのサイドウォール５０１３を除去し、さらにゲート絶縁膜５００５をドライエッチングしてゲート配線５００７と同形状のゲート絶縁膜５０２２を形成した（図２５（Ｂ））。
【０１８４】
図２５（Ｂ）の状態が得られたら、ボロンドープ工程（ボロンの添加工程）を行った。ここでは加速電圧を１０KeVとし、形成された第４不純物領域５０２３に３×１０20atoms/cm3の濃度でボロンが含まれるようにドーズ量を調節した。この時のボロン濃度を（ｐ＋＋）で表すことにする（図２５（Ｃ））。
【０１８５】
この時、ボロンもゲート配線５００７の内側に回り込んで添加されたため、チャネル形成領域５０１１はゲート配線５００７の内側に形成された。また、この工程ではＰＴＦＴ側に形成されていた第１不純物領域５００９及び第２不純物領域５０１５をボロンで反転させてＰ型にしている。従って、実際にはもともと第１不純物領域だった部分と第２不純物領域だった部分とで抵抗値が変化するが、十分高い濃度でボロンを添加しているので問題とはならない。
【０１８６】
こうすることで第４不純物領域５０２３が画定する。第４不純物領域５０２３はゲート配線５００７をマスクとして完全に自己整合的に形成され、ソース領域又はドレイン領域として機能する。本実施例ではＰＴＦＴに対してＬＤＤ領域もオフセット領域も形成していないが、ＰＴＦＴはもともと信頼性が高いので問題はなく、却ってＬＤＤ領域等を設けない方がオン電流を稼ぐことができるので都合が良い場合もある。
【０１８７】
こうして最終的には図２５（Ｃ）に示すように、ＮＴＦＴの活性層にはチャネル形成領域、第１不純物領域、第２不純物領域及び第３不純物領域が形成され、ＰＴＦＴの活性層にはチャネル形成領域及び第４不純物領域のみが形成される。
【０１８８】
そのようにして図２５（Ｃ）の状態が得られたら、第１層間絶縁膜５０２４を１μmの厚さに形成した。第１層間絶縁膜５０２４としては酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、有機樹脂膜またはそれらの積層膜を用いることができる。本実施例ではアクリル樹脂膜を採用した。
【０１８９】
第１層間絶縁膜５０２４を形成したら、金属材料でなるソース配線５０２５、５０２６及びドレイン配線５０２７を形成した。本実施例ではチタンを含むアルミニウム膜をチタンで挟み込んだ構造の三層配線を用いた。
【０１９０】
また、第１層間絶縁膜５０２４としてＢＣＢ（ベンゾシクロブテン）と呼ばれる樹脂膜を用いた場合、平坦性が高まると同時に、配線材料として銅を用いることが可能となる。銅は配線抵抗が低いため、配線材料として非常に有効である。
【０１９１】
こうしてソース配線及びドレイン配線を形成したら、パッシベーション膜として５０nm厚の窒化シリコン膜５０２８を形成した。さらにその上には保護膜として第２層間絶縁膜５０２９を形成した。この第２層間絶縁膜５０２９としては前記第１層間絶縁膜５０２４と同様の材料を用いることが可能である。本実施例では５０nm厚の酸化シリコン膜上にアクリル樹脂膜を積層した構造を採用した。
【０１９２】
以上のような工程を経て、図２５（Ｄ）に示すような構造のＣＭＯＳ回路が完成した。本実施例によって形成されたＣＭＯＳ回路は、ＮＴＦＴが優れた信頼性を有するため、回路全体として信頼性が大幅に控向上した。また、本実施例のような構造とすると、ＮＴＦＴとＰＴＦＴとの特性バランス（電気特性のバランス）が優れたものとなった。
【０１９３】
なお、同様にして画素ＴＦＴもＮＴＦＴによって構成され得る。
【０１９４】
図２５（Ｄ）の状態が得られたら、コンタクトホールを開口し、画素ＴＦＴのドレイン電極に接続した画素電極を形成する。そして、第３層間膜を形成し、配向膜を形成する。また、必要に応じてブラックマトリクスを形成してもよい。
【０１９５】
次に、対向基板を用意する。対向基板は、ガラス基板、透明導電膜から成る対向電極、配向膜とで構成される。
【０１９６】
なお、本実施例では、配向膜にはポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施した。なお、本実施例では、配向膜に比較的大きなプレチル角を持つようなポリイミドを用いた。
【０１９７】
次に、上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、シール材やスペーサなどを介して貼り合わせる。その後、両基板の間に液晶を注入し、封止剤によって完全に封止する。本実施例では、液晶にネマチック液晶を用いた。
【０１９８】
よって、透過型のアクティブマトリクス型液晶表示装置が完成する。
【０１９９】
（実施例１０）
【０２００】
本実施例では、実施例９において活性層となる結晶質半導体膜を、触媒元素を用いた熱結晶化法により形成する例を示す。触媒元素を用いる場合、本出願人による特開平７−１３０６５２号公報、特開平８−７８３２９号公報に記載された技術を用いることが好ましい。
【０２０１】
ここで特開平７−１３０６５２号公報の技術を本願発明に適用する場合の例を図２６に示す。まずシリコン基板６００１上に熱酸化法により酸化シリコン膜６００２を設け、その上にアモルファスシリコン膜６００３を形成した。さらに、重量換算で１０ppmのニッケルを含む酢酸ニッケル塩溶液を塗布してニッケル含有層６００４を形成した（図２６（Ａ））。
【０２０２】
次に、５００℃１時間の水素だし工程の後、５００〜６５０℃で４〜１２時間（本実施例では５５０℃８時間）の熱処理を行い、ポリシリコン膜６００５を形成した。こうして得られたポリシリコン膜６００５は非常に優れた結晶性を有した（図２６（Ｂ））。
【０２０３】
あとはポリシリコン膜６００５をパターニングして活性層とし、実施例９と同様の工程を経てＴＦＴを作製した。
【０２０４】
なお、上記二つの技術においては、ニッケル（Ni）以外にも、ゲルマニウム（Ge）、鉄（Fe）、パラジウム（Pd）、錫（Sn）、鉛（Pb）、コバルト（Co）、白金（Pt）、銅（Cu）、金（Au）といった元素を用いても良い。
【０２０５】
（実施例１１）
【０２０６】
本実施例においては、上述の実施例１または実施例９において説明したアクティブマトリクス型液晶表示装置とは別の作製方法の例について説明する。なお、本実施例のアクティブマトリクス型液晶表示装置は、実施例１〜８のアクティブマトリクス型液晶表示装置として用いられ得る。
【０２０７】
図２７および図２８を参照する。まず基板７００１には、例えばコーニング社の１７３７ガラス基板に代表される無アルカリガラス基板を用いた。そして、基板７００１のＴＦＴが形成される表面に、酸化珪素で成る下地膜７００２を２００ｎｍの厚さに形成した。下地膜７００２は、さらに窒化珪素膜を積層させても良いし、窒化珪素膜のみであっても良い。
【０２０８】
次に、この下地膜７００２の上に５０ｎｍの厚さで、非晶質珪素膜をプラズマＣＶＤ法で形成した。非晶質珪素膜の含有水素量にもよるが、好ましくは４００〜５００℃に加熱して脱水素処理を行い、非晶質珪素膜の含有水素量を５atm％以下として、結晶化の工程を行って結晶性珪素膜とした。
【０２０９】
この結晶化の工程は、公知のレーザー結晶化技術または熱結晶化の技術を用いれば良い。本実施例では、パルス発振型のＫｒＦエキシマレーザー光を線状に集光して非晶質珪素膜に照射して、結晶性珪素膜とした。なお、この結晶化の工程は、上述の実施例１または実施例１０で説明した方法を用いても良い。
【０２１０】
尚、本実施例では初期膜を非晶質珪素膜として用いたが、初期膜として微結晶珪素膜を用いても構わないし、直接結晶性珪素膜を成膜しても良い。
【０２１１】
こうして形成された結晶性珪素膜をパターニングして、島状の半導体層７００３、７００４、７００５を形成した。
【０２１２】
次に、半導体層７００３、７００４、７００５を覆って、酸化珪素または窒化珪素を主成分とするゲート絶縁膜７００６を形成した。ここではプラズマＣＶＤ法で窒化酸化珪素膜を１００ｎｍの厚さに形成した。そして、図２７では説明しないが、ゲート絶縁膜７００６の表面に第１のゲート電極を構成する、第１の導電膜としてタンタル（Ｔａ）を１０〜２００ｎｍ、例えば５０ｎｍさらに第２の導電膜としてアルミニウム（Ａｌ）を１００〜１０００ｎｍ、例えば２００ｎｍの厚さでスパッタ法で形成した。そして、公知のパターニング技術により、第１のゲート電極を構成する第１の導電膜７００７、７００８、７００９、７０１０と、第２の導電膜の７０１２、７０１３、７０１４、７０１５が形成された。
【０２１３】
第１のゲート電極を構成する第２の導電膜として、アルミニウムを用いる場合には、純アルミニウムを用いても良いし、チタン、珪素、スカンジウムから選ばれた元素が０．１〜５atm％添加されたアルミニウム合金を用いても良い。また銅を用いる場合には、図示しないが、ゲート絶縁膜７００６の表面に窒化珪素膜を設けておくと好ましい。
【０２１４】
また、図２７では画素マトリクス回路を構成するｎチャネル型ＴＦＴのドレイン側に付加容量部を設ける構造となっている。このとき、第１のゲート電極と同じ材料で付加容量部の配線電極７０１１、７０１６が形成される。
【０２１５】
こうして図２７（Ａ）に示す構造が形成されたら、１回目のｎ型不純物を添加する工程を行った。結晶性半導体材料に対してｎ型を付与する不純物元素としては、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）などが知られているが、ここでは、リンを用い、フォスフィン（ＰＨ3）を用いたイオンドープ法で行った。この工程では、ゲート絶縁膜７００６を通してその下の半導体層にリンを添加するために、加速電圧は８０ｋｅＶと高めに設定した。また、こうして形成された不純物領域は、後に示すｎチャネル型ＴＦＴの第１の不純物領域７０３４、７０４２を形成するもので、ＬＤＤ領域として機能するものである。従ってこの領域のリンの濃度は、１×１０16〜１×１０19atms/cm3の範囲にするのが好ましく、ここでは１×１０18atms/cm3とした。
【０２１６】
半導体層中に添加された前記不純物元素は、レーザーアニール法や、熱処理により活性化させる必要があった。この工程は、ソース・ドレイン領域を形成する不純物添加の工程のあと実施しても良いが、この段階でレーザーアニール法により活性化させることは効果的であった。
【０２１７】
この工程で、第１のゲート電極を構成する第１の導電膜７００７、７００８、７００９、７０１０と第２の導電膜７０１２、７０１３、７０１４、７０１５はリンの添加に対してマスクとして機能した。その結果ゲート絶縁膜を介して存在する半導体層の第１のゲート電極の真下の領域には、まったく、あるいは殆どリンが添加されなかった。そして、図２７（Ｂ）に示すように、リンが添加された低濃度不純物領域７０１７、７０１８、７０１９、７０２０、７０２１、７０２２、７０２３が形成された。
【０２１８】
次にフォトレジスト膜をマスクとして、ｎチャネル型ＴＦＴを形成する領域をレジストマスク７０２４、７０２５で覆って、ｐチャネル型ＴＦＴが形成される領域のみに、ｐ型を付与する不純物添加の工程を行った。ｐ型を付与する不純物元素としては、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、が知られているが、ここではボロンをその不純物元素として、イオンドープ法でジボラン（Ｂ2Ｈ6）を用いて添加した。ここでも加速電圧を８０ｋｅＶとして、２×１０20atms/cm3の濃度にボロンを添加した。そして、図２７（Ｃ）に示すようにボロンが高濃度に添加された領域７０２６、７０２７が形成された。この領域は後にｐチャネル型ＴＦＴのソース・ドレイン領域となる。
【０２１９】
そして、レジストマスク７０２４、７０２５を除去した後、第２のゲート電極を形成する工程を行った。ここでは、第２のゲート電極の材料にタンタル（Ｔａ）を用い、１００〜１０００ｎｍ、例えば２００ｎｍの厚さに形成した。そして、公知の技術によりパターニングを行い、第２のゲート電極７０２８、７０２９、７０３０、７０３１が形成された。この時、第２のゲート電極の長さは５μｍとなるようにパターニングした。結果として、第２のゲート電極は、第１のゲート電極の両側にそれぞれ１．５μｍの長さでゲート絶縁膜と接する領域が形成された。
【０２２０】
また、画素マトリクス回路を構成するｎチャネル型ＴＦＴのドレイン側に保持容量部が設けられるが、この保持容量部の電極７０３２は第２のゲート電極と同時に形成された。
【０２２１】
そして、第２のゲート電極７０２８、７０２９、７０３０、７０３１をマスクとして、２回目のｎ型を付与する不純物元素を添加する工程を行った。ここでは同様に、フォスフィン（ＰＨ3）を用いたイオンドープ法で行った。この工程でも、ゲート絶縁膜７００６を通してその下の半導体層にリンを添加するために、加速電圧は８０ｋｅＶと高めに設定した。そして、ここでリンが添加される領域は、ｎチャネル型ＴＦＴでソース領域７０３５、７０４３、及びドレイン領域７０３６、７０４７として機能させるため、この領域のリンの濃度は、１×１０19〜１×１０21atms/cm3とするのが好ましく、ここでは１×１０20atms/cm3とした。
【０２２２】
また、ここで図示はしないが、ソース領域７０３５、７０４３、及びドレイン領域７０３６、７０４７を覆うゲート絶縁膜を除去して、その領域の半導体層を露出させ、直接リンを添加しても良い。この工程を加えると、イオンドープ法の加速電圧を１０ｋｅＶまで下げることができ、また、効率良くリンを添加することができた。
【０２２３】
また、ｐチャネル型ＴＦＴのソース領域７０３９とドレイン領域７０４０にも同じ濃度でリンが添加されるが、前の工程でその２倍の濃度でボロンが添加されているため、導電型は反転せず、ｐチャネル型ＴＦＴの動作上何ら問題はなかった。
【０２２４】
それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素は、このままでは活性化せず有効に作用しないので、活性化の工程を行う必要があった。この工程は、電気加熱炉を用いた熱アニール法や、前述のエキシマレーザーを用いたレーザーアニール法や、ハロゲンランプを用いたラピットサーマルアニール法（ＲＴＡ法）で行うことができた。
【０２２５】
熱アニール法では、窒素雰囲気中において５５０℃、２時間の加熱処理をして活性化を行った。本実施例では、第１のゲート電極を構成する第２の導電膜にアルミニウムを用いたが、タンタルで形成された第１の導電膜と大２のゲート電極がアルミニウムを覆って形成されているため、タンタルがブロッキング層として機能して、アルミニウム原子が他の領域に拡散することを防ぐことができた。また、レーザーアニール法では、パルス発振型のＫｒＦエキシマレーザー光を線状に集光して照射することにより活性化が行われた。また、レーザーアニール法を実施した後に熱アニール法を実施すると、さらに良い結果が得られた。またこの工程は、イオンドーピングによって結晶性が破壊された領域をアニールする効果も兼ね備えていて、その領域の結晶性を改善することもできた。
【０２２６】
以上までの工程で、ゲート電極を第１のゲート電極と、その第１のゲート電極を覆って第２のゲート電極を設けられ、ｎチャネル型ＴＦＴでは、第２のゲート電極の両側にソース領域とドレイン領域が形成された。また、ゲート絶縁膜を介して半導体層に設けられた第１の不純物領域と、第２のゲート電極がゲート絶縁膜に接している領域とが、重なって設けられた構造が自己整合的に形成された。一方、ｐチャネル型ＴＦＴでは、ソース領域とドレイン領域の一部が第２のゲート電極とオーバーラップして形成されているが、実使用上何ら問題はなかった。
【０２２７】
図２７（Ｄ）の状態が得られたら、第１の層間絶縁膜７０４９を１０００ｎｍの厚さに形成した。第１の層間絶縁膜７０４９としては、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、有機樹脂膜、およびそれらの積層膜をもちいることができる。本実施例では、図示しないが、最初に窒化珪素膜を５０ｎｍ形成し、さらに酸化珪素膜を９５０ｎｍ形成した２層構造とした。
【０２２８】
第１の層間絶縁膜７０４９はその後、パターニングでそれぞれのＴＦＴのソース領域と、ドレイン領域にコンタクトホールが形成された。そして、ソース電極７０５０、７０５２、７０５３とドレイン電極７０５１、７０５４が形成した。図示していないが、本実施例ではこの電極を、チタン膜を１００ｎｍ、チタンを含むアルミニウム膜３００ｎｍ、チタン膜１５０ｎｍをスパッタ法で連続して形成した３層構造の膜を、パターニングして形成した。
【０２２９】
こうして図２７（Ｅ）に示すように、基板７００１上にＣＭＯＳ回路と、アクティブマトリクス回路が形成された。また、アクティブマトリクス回路のｎチャネル型ＴＦＴのドレイン側には、付加容量部が同時に形成された。以上のようにして、アクティブマトリクス基板が作製された。
【０２３０】
次に、図２８を用いて、以上の工程によって同一の基板に作製されたＣＭＯＳ回路と、アクティブマトリクス回路をもとに、アクティブマトリクス型液晶表示装置を作製する工程を説明する。最初に、図２７（Ｅ）の状態の基板に対して、ソース電極７０５０、７０５２、７０５３とドレイン電極７０５１、７０５４と、第１の層間絶縁膜７０４５を覆ってパッシベーション膜７０５５を形成した。パッシベーション膜７０５５は、窒化珪素膜で５０ｎｍの厚さで形成した。さらに、有機樹脂からなる第２の層間絶縁膜７０５６を約１０００ｎｍの厚さに形成した。有機樹脂膜としては、ポリイミド、アクリル、ポリイミドアミド等を使用することができる。有機性樹脂膜を用いることの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の有機性樹脂膜を用いることもできる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成した。
【０２３１】
次に、第２の層間絶縁膜７０５６の画素領域の一部に、遮光層７０５７を形成した。遮光層７０５７は金属膜や顔料を含ませた有機樹脂膜で形成すれば良いものである。ここでは、チタンをスパッタ法で形成した。
【０２３２】
遮光膜７０５７を形成したら、第３の層間絶縁膜７０５８を形成する。この第３の層間絶縁膜７０５８は、第２の層間絶縁膜７０５６と同様に、有機樹脂膜を用いて形成すると良い。そして、第２の層間絶縁膜７０５６と第３の層間絶縁膜７０５８とにドレイン電極７０５４に達するコンタクトホールを形成し、画素電極７０５９を形成した。画素電極７０５９は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウム・スズ（ＩＴＯ）膜を１００ｎｍの厚さにスパッタ法で形成し、画素電極７０５５を形成した。
【０２３３】
図２８（Ａ）の状態が形成されたら、配向膜７０６０を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。対向側の基板７０７１には、対向電極７０７２と、配向膜７０７３とを形成した。配向膜は形成された後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って平行配向するようにした。
【０２３４】
上記の工程を経て、アクティブマトリクス回路と、ＣＭＯＳ回路が形成された基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ（共に図示せず）などを介して貼りあわせる。その後、両基板の間に液晶材料７０７４を注入し、封止剤（図示せず）によって完全に封止した。よって図２８（Ｂ）に示すアクティブマトリクス型液晶表示装置が完成した。
【０２３５】
【発明の効果】
【０２３６】
本願発明の駆動方法によると、一定周期で周波数変調された変調クロック信号をアクティブマトリクス型半導体表示装置またはパッシブマトリクス型半導体表示装置の駆動回路に供給することにより、この変調クロック信号に基づいてサンプリングされるビデオ信号のサンプリング近傍の信号情報（エッジの有無、近さ）を半導体表示装置の該当する画素に濃淡情報として書き込むことができる。この本願発明の駆動方法によると、視覚のＭａｃｈ現象およびＣｒａｉｋ−Ｏ' Ｂｒｉｅｎ現象によって、結果的に表示の見え方として解像度が上がったように見える。って、従来の駆動方法によるアクティブマトリクス型半導体表示装置およびパッシブマトリクス型半導体表示装置よりも、それぞれ実質的に解像度が向上し、良好な画像を提供することができる。
【０２３７】
また、本願発明の駆動方法によると、高解像度規格に対応したアクティブマトリクス型半導体表示装置に、低解像度規格の信号に対応した画像信号を良好に表示することができる。
【図面の簡単な説明】
【図１】 源画像に基づくビデオ信号の波形を示した図である。
【図２】 ビデオ信号を基準クロックによる駆動方法によってサンプリングした場合のアクティブマトリクス型半導体表示装置の画面表示例である。
【図３】 ビデオ信号を本願発明の変調クロックによる駆動方法によってサンプリングした場合のアクティブマトリクス型半導体表示装置の画面表示例である。
【図４】 変調クロックを説明する図である。
【図５】 実施例１によるアクティブマトリクス型液晶表示装置の概略構成図である。
【図６】 実施例１によるアクティブマトリクス型液晶表示装置のソース信号線側駆動回路の回路図である。
【図７】 実施例１によるアクティブマトリクス型液晶表示装置のソース信号線側駆動回路およびゲイト信号線側駆動回路に用いられるレベルシフタの回路図である。
【図８】 実施例１によるアクティブマトリクス型液晶表示装置のゲイト信号線側駆動回路の回路図である。
【図９】 実施例１によるアクティブマトリクス型液晶表示装置の作製工程例を示す図である。
【図１０】 実施例１によるアクティブマトリクス型液晶表示装置の作製工程例を示す図である。
【図１１】 実施例１によるアクティブマトリクス型液晶表示装置の作製工程例を示す図である。
【図１２】 実施例１によるアクティブマトリクス型液晶表示装置の作製工程例を示す図である。
【図１３】 実施例２によるアクティブマトリクス型液晶表示装置を構成する逆スタガ型のＴＦＴの断面図である。
【図１４】 実施例３によるアクティブマトリクス型液晶表示装置を構成する逆スタガ型のＴＦＴの断面図である。
【図１５】 本願発明の駆動方法を用いたアクティブマトリクス型液晶表示装置をフロント型プロジェクターおよびリア型プロジェクターに組み込んだ例である。
【図１６】 本願発明の駆動方法を用いたアクティブマトリクス型液晶表示装置を組み込んだ半導体装置の例である。
【図１７】 高解像度に対応したアクティブマトリクス型半導体表示装置に低解像度の映像を表示する概念図である。
【図１８】 実施例４によるアクティブマトリクス型液晶表示装置の概略構成図である。
【図１９】 実施例４によるアクティブマトリクス型液晶表示装置の表示例である。
【図２０】 ＣＲＴによる解像度測定用のチャートの映像の写真図である。
【図２１】 従来のアクティブマトリクス型液晶表示装置を組み込んだリア型プロジェクターによる解像度測定用のチャートの映像の写真図である。
【図２２】 実施例６によるパッシブマトリクス型液晶表示装置の概略構成図である。
【図２３】 ビデオ信号を本願発明の変調クロックによる駆動方法によってサンプリングした場合のアクティブマトリクス型半導体表示装置の画面表示例である。
【図２４】 実施例９によるアクティブマトリクス型液晶表示装置の作製工程例を示す図である。
【図２５】 実施例９によるアクティブマトリクス型液晶表示装置の作製工程例を示す図である。
【図２６】 実施例１０によるアクティブマトリクス型液晶表示装置の作製工程例を示す図である。
【図２７】 実施例１１によるアクティブマトリクス型液晶表示装置の作製工程例を示す図である。
【図２８】 実施例１１によるアクティブマトリクス型液晶表示装置の作製工程例を示す図である。
【図２９】 無しきい値反強誘電性混合液晶の印加電圧−透過率特性を示すグラフである。
【図３０】 本願発明の駆動方法を用いたアクティブマトリクス型液晶表示装置を組み込んだ半導体装置の例である。
【図３１】 本願発明の駆動方法を用いたアクティブマトリクス型液晶表示装置を組み込んだ半導体装置の例である。
【符号の説明】
５０１ ソース信号線側駆動回路
５０２ ゲイト信号線側駆動回路
５０３ アクティブマトリクス回路
５０４ 薄膜トランジスタ（ＴＦＴ）
５０５ 液晶
５０６ 補助容量
５０７ ゲイト信号線
５０８ ソース信号線
Claims (13)
- 基準クロック信号を周波数変調して、基準クロック信号のパルスを基準としたときのパルスの立ち上がり時又は立ち下がり時の時間的な変位量が一定の周期を有する変調クロック信号を生成し、
前記変調クロック信号に基づいて第１のアナログ画像信号をサンプリングしＡ／Ｄ変換してデジタル画像信号を生成し、
前記デジタル画像信号をデジタル信号処理した後、前記基準クロック信号に基づいてＤ／Ａ変換して第２のアナログ画像信号を生成し、
前記第２のアナログ画像信号を対応する画素に供給することを特徴とする半導体表示装置の駆動方法。 - 基準クロック信号を周波数変調して、基準クロック信号のパルスを基準としたときのパルスの立ち上がり時又は立ち下がり時の時間的な変位量が一定の周期を有する変調クロック信号を生成し、
前記基準クロック信号に基づいて第１のアナログ画像信号をサンプリングしＡ／Ｄ変換してデジタル画像信号を生成し、
前記デジタル画像信号をデジタル処理した後、前記変調クロック信号に基づいてＤ／Ａ変換して第２のアナログ画像信号を生成し、
前記第２のアナログ画像信号を対応する画素に供給することを特徴とする半導体表示装置の駆動方法。 - 基準クロック信号を周波数変調して、基準クロック信号のパルスを基準としたときのパルスの立ち上がり時又は立ち下がり時の時間的な変位量が一定の周期を有する変調クロック信号を生成し、
前記変調クロック信号に基づいて第１のアナログ画像信号をサンプリングしＡ／Ｄ変換してデジタル画像信号を生成し、
前記デジタル画像信号をデジタル処理した後、前記変調クロック信号に基づいてＤ／Ａ変換して第２のアナログ画像信号を生成し、
前記第２のアナログ画像信号を対応する画素に供給することを特徴とする半導体表示装置の駆動方法。 - 基準クロック信号を周波数変調して、基準クロック信号のパルスを基準としたときのパルスの立ち上がり時又は立ち下がり時の時間的な変位量が一定の周期を有する第１の変調クロック信号と第２の変調クロック信号を生成し、
前記第１の変調クロック信号と前記第２の変調クロック信号とでは周波数のシフト量または周波数の変調方法が異なり、
ソース信号線側駆動回路が前記第１の変調クロック信号に基づいて画像信号をサンプリングし、サンプリングされた前記画像信号を複数のソース信号線に出力し、且つゲート信号線側駆動回路が第２の変調クロック信号に基づいて複数のゲイト信号線を選択することによって、サンプリングされた前記画像信号を対応する画素に供給することを特徴とする半導体表示装置の駆動方法。 - 基準クロック信号を周波数変調して、基準クロック信号のパルスを基準としたときのパルスの立ち上がり時又は立ち下がり時の時間的な変位量が一定の周期を有する第１の変調クロック信号と第２の変調クロック信号を生成し、
前記第１の変調クロック信号と前記第２の変調クロック信号とでは周波数のシフト量または周波数の変調方法が異なり、
信号電極駆動回路が前記第１の変調クロック信号に基づいて画像信号をサンプリングし、サンプリングされた前記画像信号を複数の信号電極に出力し、且つ走査電極駆動回路が第２の変調クロック信号に基づいて複数の走査電極を選択することによって、サンプリングされた前記画像信号を対応する画素に供給することを特徴とする半導体表示装置の駆動方法。 - 請求項１乃至３のいずれか一項において、
前記変調クロック信号は、前記基準クロック信号の周波数をガウス型のヒストグラムに基づいてシフトさせることによって生成されることを特徴とする半導体表示装置の駆動方法。 - 請求項１乃至３のいずれか一項において、
前記変調クロック信号は、前記基準クロック信号の周波数をランダムにシフトさせることによって生成されることを特徴とする半導体表示装置の駆動方法。 - 請求項１乃至３のいずれか一項において、
前記変調クロック信号は、前記基準クロック信号の周波数を正弦波的にシフトさせることによって生成されることを特徴とする半導体表示装置の駆動方法。 - 請求項１乃至３のいずれか一項において、
前記変調クロック信号は、前記基準クロック信号の周波数を三角波的にシフトさせることによって生成されることを特徴とする半導体表示装置の駆動方法。 - 請求項４または５において、
前記第１及び第２の変調クロック信号は、前記基準クロック信号の周波数をガウス型のヒストグラムに基づいてシフトさせることによって生成されることを特徴とする半導体表示装置の駆動方法。 - 請求項４または５において、
前記第１及び第２の変調クロック信号は、前記基準クロック信号の周波数をランダムにシフトさせることによって生成されることを特徴とする半導体表示装置の駆動方法。 - 請求項４または５において、
前記第１及び第２の変調クロック信号は、前記基準クロック信号の周波数を正弦波的にシフトさせることによって生成されることを特徴とする半導体表示装置の駆動方法。 - 請求項４または５において、
前記第１及び第２の変調クロック信号は、前記基準クロック信号の周波数を三角波的にシフトさせることによって生成されることを特徴とする半導体表示装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24524899A JP4476391B2 (ja) | 1998-08-31 | 1999-08-31 | 半導体表示装置の駆動方法 |
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24641798 | 1998-08-31 | ||
| JP32739998 | 1998-11-18 | ||
| JP10-327399 | 1999-03-31 | ||
| JP11-91888 | 1999-03-31 | ||
| JP9188899 | 1999-03-31 | ||
| JP10-246417 | 1999-03-31 | ||
| JP24524899A JP4476391B2 (ja) | 1998-08-31 | 1999-08-31 | 半導体表示装置の駆動方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000347218A JP2000347218A (ja) | 2000-12-15 |
| JP2000347218A5 JP2000347218A5 (ja) | 2006-10-05 |
| JP4476391B2 true JP4476391B2 (ja) | 2010-06-09 |
Family
ID=27467958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24524899A Expired - Fee Related JP4476391B2 (ja) | 1998-08-31 | 1999-08-31 | 半導体表示装置の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4476391B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10916189B2 (en) | 2018-06-22 | 2021-02-09 | Lg Display Co., Ltd. | Scan driver and display device using the same |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7570245B2 (en) | 2002-09-06 | 2009-08-04 | Nxp B.V. | Control unit and method for reducing interference patterns in the display of an image on a screen |
| KR100465512B1 (ko) * | 2002-11-18 | 2005-01-13 | 주식회사 엘리아테크 | 클럭 변조를 이용한 유기전계발광 표시패널의 계조 확장표현장치 |
| JP2012142457A (ja) * | 2010-12-29 | 2012-07-26 | Ryutaro Mori | 巻線装置及びその製造方法 |
-
1999
- 1999-08-31 JP JP24524899A patent/JP4476391B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10916189B2 (en) | 2018-06-22 | 2021-02-09 | Lg Display Co., Ltd. | Scan driver and display device using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000347218A (ja) | 2000-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7782315B2 (en) | Display device and method of driving the same | |
| JP5292451B2 (ja) | 半導体表示装置 | |
| JP4940288B2 (ja) | 液晶表示装置、装置 | |
| JP3844613B2 (ja) | 薄膜トランジスタ回路およびそれを用いた表示装置 | |
| JP4198477B2 (ja) | 液晶表示装置の駆動回路および液晶表示装置 | |
| KR100806531B1 (ko) | 반도체 디바이스 및 그 구동 방법 | |
| JP2001051292A (ja) | 半導体装置および半導体表示装置 | |
| US20090295704A1 (en) | Shift Register Circuit, Driving Circuit of Display Device, and Display Device Using the Driving Circuit | |
| JP5051942B2 (ja) | 半導体装置 | |
| JP2000199886A (ja) | フィ―ルドシ―ケンシャル液晶表示装置およびその駆動方法ならびにヘッドマウントディスプレイ | |
| JP4176385B2 (ja) | 画像表示装置 | |
| JP4476391B2 (ja) | 半導体表示装置の駆動方法 | |
| JP4059969B2 (ja) | 表示装置およびその駆動方法 | |
| JP4674939B2 (ja) | 駆動回路、表示装置、電子機器 | |
| JP4459332B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2001296843A (ja) | 半導体表示装置及び半導体表示装置の駆動方法 | |
| JP2001092426A (ja) | 表示装置 | |
| JP4298338B2 (ja) | 液晶表示装置、液晶表示装置の駆動方法及びそれを用いた電子機器 | |
| JP2000004130A (ja) | 薄膜トランジスタ回路およびそれを用いた半導体表示装置 | |
| JP2003309456A (ja) | 薄膜トランジスタ回路およびそれを用いた半導体表示装置 | |
| JP2005129962A (ja) | 液晶表示装置、携帯情報端末、ビデオカメラ、コンピュータ、ヘッドマウントディスプレイ、ディスプレイ、プレーヤー及びデジタルカメラ | |
| JP2007058230A (ja) | アクティブマトリクス型表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060821 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060821 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090724 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100309 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100310 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |