JP2001296843A - 半導体表示装置及び半導体表示装置の駆動方法 - Google Patents

Abstract

(57)【要約】 【課題】 ちらつき、縦縞及び横縞が見えにくい半導体
表示装置及びその駆動方法を提供する。 【解決手段】 複数の画素電極に入力される表示信号
は、対向電極の電位を基準として正又は負の極性を有し
ており、正の極性を有する表示信号が入力される画素電
極と、負の極性を有する表示信号が入力される画素電極
とは、フレーム期間ごとに異なっていることを特徴とす
る半導体表示装置の駆動方法。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶等の表示媒体
を用いた半導体表示装置に好適な駆動方法及び、上記駆
動方法を用いて表示を行う半導体表示装置に関する。特
に本発明は、アクティブマトリクス型液晶表示装置の駆
動方法及び、上記駆動方法を用いて表示を行うアクティ
ブマトリクス型液晶表示装置に関する。

【０００２】

【従来の技術】近年、絶縁性基板上に半導体薄膜を用い
て形成された素子、例えば薄膜トランジスタ（ＴＦＴ）
を作製する技術が急速に発達している。その理由は、半
導体表示装置（代表的には、アクティブマトリクス型液
晶表示装置）の需要が高まってきたことによる。

【０００３】アクティブマトリクス型液晶表示装置は、
マトリクス状に配置された数十〜数百万個もの画素にか
かる電荷を、ＴＦＴで構成された画素のスイッチング素
子（画素ＴＦＴ）により制御して、画像を表示するもの
である。

【０００４】なお、本明細書中における画素とは、スイ
ッチング素子と、前記スイッチング素子に接続された画
素電極と、対向電極と、前記画素電極と対向電極の間に
設けられた液晶とで主に構成されている。

【０００５】以下に図２０を用いて、アクティブマトリ
クス型液晶表示装置の表示動作の一般的な例について、
簡略に説明する。図２０（Ａ）は、液晶パネルの上面図
であり、図２０（Ｂ）は画素の配置を示した図である。

【０００６】ソース信号線駆動回路７０１とソース信号
線Ｓ１〜Ｓ６とが接続されている。またゲート信号線駆
動回路７０２とゲート信号線Ｇ１〜Ｇ４とが接続されて
いる。そしてソース信号線Ｓ１〜Ｓ６とゲート信号線Ｇ
１〜Ｇ４とで囲まれている部分に画素７０３が複数設け
られている。画素７０３には画素ＴＦＴ７０４と画素電
極７０５とが設けられている。なおソース信号線とゲー
ト信号線の数はこの値に限定されない。

【０００７】ソース信号線駆動回路７０１内のシフトレ
ジスタ等（図示しない）からの信号に従って、ソース信
号線Ｓ１に表示信号が入力される。またゲート信号線駆
動回路７０２からゲート信号線Ｇ１に入力される選択信
号によってゲート信号線Ｇ１が選択され、ゲート信号線
Ｇ１とソース信号線Ｓ１とが交差している部分の画素
（１、１）の画素ＴＦＴ７０４がオンの状態になる。そ
してソース信号線Ｓ１に入力された表示信号が、画素Ｔ
ＦＴ７０４を介して画素（１、１）の画素電極７０５に
入力される。この入力された表示信号の電位により液晶
を駆動し、透過光量を制御して、画素（１、１）に画像
の一部（画素（１、１）に相当する画像）が表示され
る。

【０００８】次に、画素（１、１）に画像の一部が表示
された状態を保持容量（図示せず）等で保持したまま、
次の瞬間には、ソース信号線駆動回路７０１内のシフト
レジスタ等（図示しない）からの信号に従って、ソース
信号線Ｓ２に表示信号が入力される。なお保持容量と
は、画素ＴＦＴ７０４のゲート電極に入力された表示信
号の電位を一定の期間保持するための容量である。

【０００９】ゲート信号線Ｇ１は選択されたままであ
り、ゲート信号線Ｇ１とソース信号線Ｓ２とが交差して
いる部分の画素（１、２）の画素ＴＦＴ７０４はオンの
状態である。そしてソース信号線Ｓ２に入力された表示
信号が、画素ＴＦＴ７０４を介して画素（１、２）の画
素電極７０５に入力される。この入力された表示信号の
電位により液晶を駆動し、透過光量を制御して、画素
（１、１）と同様に、画素（１、２）に画像の一部（画
素（１、２）に相当する画像）が表示される。

【００１０】このような表示動作を順次行い、ゲート信
号線Ｇ１に接続されている全ての画素（１、１）（１、
２）（１、３）（１、４）（１、５）（１、６）に画像
の一部を次々と表示する。この間、ゲート信号線Ｇ１に
入力されている選択信号によって、ゲート信号線Ｇ１は
選択され続けている。

【００１１】ゲート信号線Ｇ１に接続されている画素の
全てに表示信号が入力されると、ゲート信号線Ｇ１は選
択されなくなる。引き続いて、ゲート信号線Ｇ２に入力
される選択信号によって、ゲート信号線Ｇ２が選択され
る。そしてゲート信号線Ｇ２に接続されている全ての画
素（２、１）（２、２）（２、３）（２、４）（２、
５）（２、６）に画像の一部を次々と表示する。この
間、ゲート信号線Ｇ２は選択され続けている。

【００１２】上述した動作を全てのゲート信号線におい
て順次繰り返すことにより、画素部７０６に一つの画像
を表示する。この一つの画像が表示される期間を１フレ
ーム期間と呼ぶ。画素部７０６に一つの画像が表示され
る期間と、垂直帰線期間とを合わせてフレーム期間とし
ても良い。そして全ての画素は、再び各画素の画素ＴＦ
Ｔがオンの状態になるまで、画像が表示された状態を保
持容量（図示せず）等で保持している。

【００１３】

【発明が解決しようとする課題】通常スイッチング素子
としてＴＦＴ等を用いた液晶パネルでは、液晶の劣化を
防ぐために、各画素へ入力する信号の電位の極性を、対
向電極の電位（共通電位）を基準として反転（交流化駆
動）させる。交流化駆動の方法としては、フレーム反転
駆動、ソースライン反転駆動、ゲートライン反転駆動、
ドット反転駆動が挙げられる。以下に、各駆動方法につ
いて説明する。

【００１４】図２１（Ａ）にフレーム反転駆動において
各画素に入力される表示信号の極性のパターン（以下、
単に極性パターンと呼ぶ）を示す。なお、本明細書中の
極性パターンを示した図〔図２１、図２、図４、図５、
図６、図７〕では、共通電位を基準として、画素に入力
される表示信号の電位が正である場合は「＋」で図示
し、負である場合は「−」で示している。また図２１に
示した極性パターンは、図２０（Ｂ）に示した画素の配
置と対応している。

【００１５】なお本明細書において、正の極性を有する
表示信号とは、共通電位よりも高い電位を有する表示信
号を意味する。また負の極性を有する表示信号とは、共
通電位よりも低い電位を有する表示信号を意味する。

【００１６】加えて走査方式には、１画面（１フレー
ム）において、奇数番目のゲート信号線と偶数番目のゲ
ート信号線とで２回（２フィールド）に分けて走査する
インターレス走査と、奇数番目と偶数番目のゲート信号
線を分け隔てなく順番に走査するノンインターレス走査
とがあるが、ここでは主にノンインターレス走査を用い
た例で説明する。

【００１７】フレーム反転駆動の特徴は、任意の１フレ
ーム期間内で、全ての画素に同一の極性の表示信号が入
力され（極性パターン）、そして次の１フレーム期間
では、全ての画素に入力される表示信号の極性を反転さ
せて表示を行っている（極性パターン）点である。即
ち、極性パターンのみに注目すると２種類の極性パター
ン（極性パターンと極性パターン）が、１フレーム
期間ごとに繰り返し表示される駆動方法である。

【００１８】次にソースライン反転駆動について説明す
る。図２１（Ｂ）にソースライン反転駆動における画素
の極性パターンを示す。

【００１９】図２１（Ｂ）で示したように、ソースライ
ン反転駆動の特徴は、任意の１フレーム期間において、
同じソース信号線に接続されている全ての画素に同じ極
性の表示信号が入力されており、隣り合うソース信号線
に接続されている画素どうしで逆の極性の表示信号が入
力されていることである。

【００２０】なお本明細書において、ソース信号線に接
続されている画素とは、ソース信号線にそのソース領域
又はドレイン領域が接続されている画素ＴＦＴを有する
画素のことを示している。

【００２１】そして次の１フレーム期間において、各ソ
ース信号線には、直前の１フレーム期間において入力さ
れた表示信号とは逆の極性を有する表示信号が入力され
る。よって、任意の１フレーム期間における極性パター
ンが極性パターンだったとすると、次の１フレーム期
間における極性パターンは極性パターンとなる。

【００２２】次に、ゲートライン反転駆動について説明
する。ゲートライン反転駆動における極性パターンを図
２１（Ｃ）に示す。

【００２３】図２１（Ｃ）で示したように、ゲートライ
ン反転駆動の特徴は、任意の１フレーム期間において、
同じゲート信号線に接続されている全ての画素に同じ極
性の表示信号が入力されており、隣り合うゲート信号線
に接続されている画素どうしで逆の極性の表示信号が入
力されていることである。

【００２４】なお本明細書において、ゲート信号線に接
続されている画素とは、ゲート信号線にそのゲート電極
が接続されている画素ＴＦＴを有する画素のことを示し
ている。

【００２５】そして次の１フレーム期間において、各ゲ
ート信号線に接続された画素には、直前の１フレーム期
間において入力された表示信号とは逆の極性を有する表
示信号が入力される。よって、任意の１フレーム期間に
おける極性パターンが極性パターンだったとすると、
次の１フレーム期間における極性パターンは極性パター
ンとなる。

【００２６】即ち、上記ソースライン反転駆動と同様
に、２種類の極性パターン（極性パターンと極性パタ
ーン）が、１フレーム期間ごとに繰り返し表示される
駆動方法である。

【００２７】次にドット反転駆動について説明する。ド
ット反転駆動における極性パターンを図２１（Ｄ）に示
す。

【００２８】図２１（Ｄ）に示したように、ドット反転
駆動とは、画素に入力する表示信号の極性を隣接する全
ての画素どうしで反転させる駆動方法である。そして任
意の１フレーム期間において、各画素に、直前の１フレ
ーム期間において入力された表示信号とは逆の極性を有
する表示信号が入力される。よって、任意の１フレーム
期間における極性パターンが極性パターンだったとす
ると、次の１フレーム期間における極性パターンは極性
パターンとなる。つまり２種類の極性パターンが、１
フレーム期間ごとに繰り返し表示される駆動方法であ
る。

【００２９】上述した交流化駆動は、液晶の劣化を防ぐ
には有用な方法である。しかし上述した交流化駆動を用
いると、画面がちらついたり、縦縞または横縞が視認さ
れたりすることがあった。

【００３０】これは各画素において同じ階調表示を行お
うとしても、入力される表示信号の極性が正の時の表示
と負の時の表示とで、画面の明るさが微妙に異なってし
まうためだと考えられる。この現象について、以下、フ
レーム反転駆動を例にとって詳しく説明する。

【００３１】図２０に示したアクティブマトリクス型液
晶表示装置をフレーム反転駆動させたときのタイミング
チャートを図２２に示した。なお図２２は、アクティブ
マトリクス型液晶表示装置がノーマリーブラックなら白
表示、ノーマリーホワイトなら黒表示させた場合のタイ
ミングチャートである。１つのゲート信号線に選択信号
が入力されている期間を１ライン期間、全てのゲート信
号線に選択信号が入力されて１つの画像が表示されるま
での期間を１フレーム期間とする。

【００３２】ソース信号線Ｓ１とゲート信号線Ｇ１にそ
れぞれ表示信号と選択信号とが入力されると、ソース信
号線Ｓ１とゲート信号線Ｇ１との交差している部分に設
けられた画素（１、１）に、正の極性の表示信号が入力
される。なお本明細書において、表示信号が画素に入力
されるとは、表示信号が画素ＴＦＴを介して画素電極に
入力されることを意味する。そして画素（１、１）にお
いて、入力された表示信号によって画素電極に与えられ
た電位は、理想的には保持容量等によって１フレーム期
間中保持され続ける。

【００３３】しかし実際には、１ライン期間が終了する
時、ゲート信号線Ｇ１の電位が画素ＴＦＴをオフさせる
電位にシフトすると、画素電極の電位もゲート信号線Ｇ
１の電位がシフトする方向にΔＶだけ引き込まれること
がある。この現象をフィールドスルーと呼び、またΔＶ
を突き抜け電圧と呼ぶ。

【００３４】ΔＶは以下に示す式で与えられる。

【００３５】

【式１】 ΔＶ＝Ｖ×Ｃｇｄ／（Ｃｇｄ＋Ｃｌｃ＋Ｃｓ）

【００３６】なお、Ｖはゲート電極の電位の振幅、Ｃｇ
ｄは画素ＴＦＴのゲート電極とドレイン領域の間の容
量、Ｃｌｃは画素電極と対向電極の間の液晶の容量、Ｃ
ｓは保持容量の容量である。

【００３７】図２２に示すタイミングチャートにおい
て、画素（１、１）における実際の画素電極の電位を実
線で、フィールドスルーを考慮しない理想的な画素電極
の電位を点線で示す。第１フレーム期間において、正の
極性の表示信号が画素（１、１）に入力される。図２２
に示した第１フレーム期間の場合、第１ライン期間が終
了すると同時にゲート信号線の電位が負の方向に変化
し、そして画素（１、１）の画素電極の電位も、実際は
突き貫け電圧の分だけ負の方向に変化する。なお、図２
２では、第１フレーム期間における突き貫け電圧をΔＶ
１として示す。

【００３８】次に第２フレーム期間の第１ライン期間に
おいて、第１フレーム期間の第１ライン期間とは逆の極
性である負の極性の表示信号が、画素（１、１）に入力
される。そして第２フレーム期間における第１ライン期
間が終了する時、ゲート信号線Ｇ１の電位が負の方向に
変化する。そして同時に画素（１、１）の画素電極の電
位も、実際は突き貫け電圧の分だけ負の方向に変化す
る。なお、図２２では、第２フレーム期間における突き
貫け電圧をΔＶ２として示す。

【００３９】図２２において、第１フレーム期間の第１
ライン期間終了後における駆動電圧をＶ１、第２フレー
ム期間の第１ライン期間終了後における駆動電圧をＶ２
として示す。なお本明細書において駆動電圧とは、画素
電極の電位と共通電位との電位差を意味する。

【００４０】駆動電圧Ｖ１と駆動電圧Ｖ２は、ΔＶ１＋
ΔＶ２の電圧差を有することになる。このため第１フレ
ーム期間と第２フレーム期間とでは、画素（１、１）に
おける画面の明るさが異なる。

【００４１】そこで駆動電圧Ｖ１と駆動電圧Ｖ２の値が
同じになるように、共通電位の値を低くする方法も考え
られる。

【００４２】しかし、画素ＴＦＴのゲート電極とドレイ
ン領域の間の容量Ｃｇｄは、正の極性を有する表示信号
を画素に入力したときと、負の極性を有する表示信号を
画素に入力したときとでは、その値が異なる。さらに画
素電極と対向電極の間の液晶の容量Ｃｌｃも、画素に入
力される表示信号の電位によって変動する。そのため、
Ｃｇｄと、Ｃｌｃの値が各フレーム期間によって異なる
ために、突き貫け電圧ΔＶの値も各フレーム期間によっ
て異なる。よって、たとえ共通電位の値を変化させて
も、フレーム期間によって、画素（１、１）における駆
動電圧が異なってしまい、結果的に画面の明るさが異な
ってしまう。

【００４３】そしてこれは画素（１、１）に限らず全て
の画素において起こりうる現象で、画素に入力される表
示信号の極性によって、画素の明るさが異なりうる。

【００４４】よってフレーム反転駆動では、第１フレー
ム期間で表示された画像と第２フレーム期間で表示され
た画像の明るさが異なり、観察者にチラツキとして視認
されてしまう。特に、中間階調表示において顕著にチラ
ツキが確認された。

【００４５】ソースライン反転駆動、ゲートライン反転
駆動、ドット反転駆動の場合も同様に、正の極性の表示
信号が入力された画素と、負の極性の表示信号が入力さ
れた画素とでは、表示の明るさが異なる。

【００４６】そのため、ソースライン反転駆動では縦縞
が、ゲートライン反転駆動では横縞が画面に表示され
た。またドット反転駆動では、画面に表示される画像に
よって、縦縞が現れたり横縞が現れたりした。

【００４７】交流化駆動によって画面がちらついて見え
たり、縦縞または横縞が視認されたりするのを防ぐため
には、フレーム周波数を高くすることが効果的だと考え
られる。しかしフレーム周波数を高くするためには、駆
動回路、特にソース信号線駆動回路の駆動周波数を高く
する必要があった。そしてソース信号線駆動回路の駆動
周波数を高くしてゆくと、ソース信号線駆動回路が有す
るＴＦＴの動作速度がソース信号線駆動回路の駆動周波
数に対応しきれなくなり、動作が不可能か、または信頼
性の上で難が出てくる可能性があった。

【００４８】そこで本発明は上述したことに鑑み、観察
者にチラツキや縦縞及び横縞が視認されにくく、鮮明で
高精細な画像の表示ができる半導体表示装置の駆動方
法、及び該駆動方法を用いた半導体表示装置を提供する
ことを目的とする。

【００４９】

【課題を解決するための手段】本発明者は、交流駆動を
行う際に観察者にチラツキや縦縞及び横縞が視認される
のは、画素部が有する複数の画素のうち、互いに同じ極
性を有する表示信号が入力される画素が、全てのフレー
ム期間において常に同じためだと考えた。詳しく説明す
ると、あるフレーム期間において、入力された表示信号
の極性が互いに同じである画素には、他のフレーム期間
においても互いに同じ極性の表示信号が入力されるため
だと考えた。

【００５０】そこで本発明では、半導体表示装置を交流
化駆動させる際に、同じ極性の表示信号が入力される画
素が、全てのフレーム期間において常に同じであること
がないようにした。言い換えると、ある一定の期間ごと
に同じ極性の表示信号を入力する画素を、チラツキや縦
縞及び横縞が視認されにくくなる程度に不規則に変化さ
せた。なお同じ極性の表示信号を入力する画素は、画像
にチラツキや縦縞及び横縞が視認されにくくなる程度に
不規則に変化させれば良く、ある一定の規則性を有して
変化させても良い。

【００５１】そしてある期間内において、各画素に正の
極性の表示信号が入力される期間と、負の極性の表示信
号が入力される期間とが等しくなるようにする。

【００５２】上記構成を用いることで、交流化駆動を行
う際に駆動回路の周波数を抑えつつ、観察者に視認され
ていた画面上のチラツキ、縦縞及び横縞を抑えることが
できた。そしてなおかつ交流化駆動によって液晶の劣化
を抑えることができる。

【００５３】以下に、本発明の構成を示す。

【００５４】本発明は上記構成によって、複数の画素Ｔ
ＦＴ及び複数の画素電極を含む複数の画素と、対向電極
と、前記複数の画素電極と前記対向電極の間に設けられ
た液晶とを有する半導体表示装置の駆動方法において、
前記複数の画素ＴＦＴを介して、前記複数の画素電極に
表示信号が入力されており、前記複数の画素電極に入力
される表示信号は、前記対向電極の電位を基準として正
又は負の極性を有しており、前記正の極性を有する表示
信号が入力される画素電極と、前記負の極性を有する表
示信号が入力される画素電極とは、フレーム期間ごとに
異なっていることを特徴とする半導体表示装置の駆動方
法が提供される。

【００５５】本発明は上記構成によって、複数の画素Ｔ
ＦＴ及び複数の画素電極を含む複数の画素と、複数のソ
ース信号線と、複数のゲート信号線と、対向電極と、前
記複数の画素電極と前記対向電極の間に設けられた液晶
とを有する半導体表示装置の駆動方法において、前記複
数のゲート信号線に入力される選択信号によって、前記
複数の画素ＴＦＴのスイッチングが制御され、前記複数
のソース信号線に入力される表示信号は、前記複数の画
素ＴＦＴを介して、前記複数の画素電極に入力され、前
記複数の画素電極に入力される表示信号は、前記対向電
極の電位を基準として正又は負の極性を有しており、前
記正の極性を有する表示信号が入力される画素電極と、
前記負の極性を有する表示信号が入力される画素電極と
は、フレーム期間ごとに異なっていることを特徴とする
半導体表示装置の駆動方法が提供される。

【００５６】本発明は上記構成によって、複数の画素Ｔ
ＦＴ及び複数の画素電極を含む複数の画素と、複数のソ
ース信号線と、複数のゲート信号線と、対向電極と、前
記複数の画素電極と前記対向電極の間に設けられた液晶
とを有する半導体表示装置の駆動方法において、前記複
数のゲート信号線に入力される選択信号によって、前記
複数の画素ＴＦＴのスイッチングが制御され、前記複数
のソース信号線に入力される表示信号は、前記複数の画
素ＴＦＴを介して前記複数の画素電極に入力され、前記
複数の画素電極に入力される表示信号は、前記対向電極
の電位を基準として正又は負の極性を有しており、前記
複数のソース信号線のそれぞれに入力される表示信号
は、各フレーム期間中、前記対向電極の電位を基準とし
て常に同じ極性を有しており、前記正の極性を有する表
示信号が入力される画素電極と、前記負の極性を有する
表示信号が入力される画素電極とは、フレーム期間ごと
に異なっていることを特徴とする半導体表示装置の駆動
方法が提供される。

【００５７】本発明は上記構成によって、複数の画素Ｔ
ＦＴ及び複数の画素電極を含む複数の画素と、複数のソ
ース信号線と、複数のゲート信号線と、対向電極と、前
記複数の画素電極と前記対向電極の間に設けられた液晶
とを有する半導体表示装置の駆動方法において、前記複
数のゲート信号線に入力される選択信号によって、前記
複数の画素ＴＦＴのスイッチングが制御され、前記複数
のソース信号線に入力される表示信号は、前記複数の画
素ＴＦＴを介して前記複数の画素電極に入力され、前記
複数の画素電極に入力される表示信号は、前記対向電極
の電位を基準として正又は負の極性を有しており、前記
複数のソース信号線に入力される全ての表示信号の極性
は、１ライン期間中、前記対向電極の電位を基準として
同じ極性を有しており、前記正の極性を有する表示信号
が入力される画素電極と、前記負の極性を有する表示信
号が入力される画素電極とは、フレーム期間ごとに異な
っていることを特徴とする半導体表示装置の駆動方法が
提供される。

【００５８】本発明は上記構成によって、ソース信号線
駆動回路と、ゲート信号線駆動回路と、複数のソース信
号線と、複数のゲート信号線と、画素部と、表示信号生
成部とを有する半導体表示装置であって、前記画素部
は、複数の画素ＴＦＴ及び複数の画素電極を含む複数の
画素を有しており、前記表示信号生成部は、制御部と、
極性データ信号生成部と、交流化信号生成部と、表示信
号選択部と、＋側表示信号生成部と、−側表示信号生成
部とを有しており、前記制御部は、前記極性データ信号
生成部、前記交流化信号生成部、前記ソース信号線駆動
回路及び前記ゲート信号線駆動回路の駆動を制御し、前
記極性データ信号生成部は極性データを有する極性デー
タ信号を前記交流化信号生成部に入力し、前記交流化信
号生成部は、前記極性データ信号にしたがって交流化信
号を生成して前記表示信号選択部に入力し、前記＋側表
示信号生成部と前記−側表示信号生成部において、正の
極性を有する映像信号と負の極性を有する映像信号とが
それぞれ生成されて前記表示信号選択部に入力され、前
記表示信号選択部において、前記正の極性を有する映像
信号と前記負の極性を有する映像信号と前記交流化信号
とから、表示信号が生成され前記ソース信号線駆動回路
に入力され、前記ソース信号線駆動回路に入力された前
記表示信号は、サンプリングされて前記複数のソース信
号線に入力され、前記複数のゲート信号線に入力される
選択信号によって、前記複数の画素ＴＦＴのスイッチン
グが制御され、前記複数のソース信号線に入力される前
記表示信号は、前記複数の画素ＴＦＴを介して、前記複
数の画素電極に入力され、前記複数の画素電極に入力さ
れる表示信号は、前記対向電極の電位を基準として正又
は負の極性を有しており、前記正の極性を有する表示信
号が入力される画素電極と、前記負の極性を有する表示
信号が入力される画素電極とは、フレーム期間ごとに異
なっていることを特徴とする半導体表示装置が提供され
る。

【００５９】本発明は上記構成によって、ソース信号線
駆動回路と、ゲート信号線駆動回路と、複数のソース信
号線と、複数のゲート信号線と、画素部と、階調電圧制
御部と、階調電圧電源とを有する半導体表示装置であっ
て、前記ソース信号線駆動回路はＤ／Ａ変換回路を有し
ており、前記画素部は、複数の画素ＴＦＴ及び複数の画
素電極を含む複数の画素を有しており、前記階調電圧制
御部は、制御部と、極性データ信号生成部と、交流化信
号生成部とを有しており、前記制御部は、前記極性デー
タ信号生成部、前記交流化信号生成部、前記ソース信号
線駆動回路及び前記ゲート信号線駆動回路の駆動を制御
し、前記極性データ信号生成部は極性データを有する極
性データ信号を前記交流化信号生成部に入力し、前記交
流化信号生成部は、前記極性データ信号にしたがって交
流化信号を生成して前記階調電圧電源に入力し、前記交
流化信号によって、前記階調電圧電源から前記Ｄ／Ａ変
換回路に入力される階調電圧が制御され、前記Ｄ／Ａ変
換回路から出力された表示信号は、サンプリングされて
前記複数のソース信号線に入力され、前記複数のゲート
信号線に入力される選択信号によって、前記複数の画素
ＴＦＴのスイッチングが制御され、前記複数のソース信
号線に入力される前記表示信号は、前記複数の画素ＴＦ
Ｔを介して、前記複数の画素電極に入力され、前記複数
の画素電極に入力される表示信号は、前記対向電極の電
位を基準として正又は負の極性を有しており、前記正の
極性を有する表示信号が入力される画素電極と、前記負
の極性を有する表示信号が入力される画素電極とは、フ
レーム期間ごとに異なっていることを特徴とする半導体
表示装置が提供される。

【００６０】本発明は上記構成によって、ソース信号線
駆動回路と、ゲート信号線駆動回路と、複数のソース信
号線と、複数のゲート信号線と、画素部と、表示信号生
成部とを有する半導体表示装置であって、前記画素部
は、複数の画素ＴＦＴ及び複数の画素電極を含む複数の
画素を有しており、前記表示信号生成部は、制御部と、
アドレスカウンタと、極性データ信号生成部と、メモリ
と、交流化信号生成部と、表示信号選択部と、＋側表示
信号生成部と、−側表示信号生成部とを有しており、前
記制御部は、前記アドレスカウンタ、前記交流化信号生
成部、前記ソース信号線駆動回路及び前記ゲート信号線
駆動回路の駆動を制御し、前記アドレスカウンタから出
力されるカウンタ信号によって、前記メモリのアドレス
が指定され、前記極性データ信号生成部は前記アドレス
に記憶されている極性データを、極性データ信号として
前記交流化信号生成部に入力し、前記交流化信号生成部
は、前記極性データ信号にしたがって交流化信号を生成
して前記表示信号選択部に入力し、前記＋側表示信号生
成部と前記−側表示信号生成部において、正の極性を有
する映像信号と負の極性を有する映像信号とがそれぞれ
生成されて前記表示信号選択部に入力され、前記表示信
号選択部において、前記正の極性を有する映像信号と前
記負の極性を有する映像信号と前記交流化信号とから、
表示信号が生成され前記ソース信号線駆動回路に入力さ
れ、前記ソース信号線駆動回路に入力された前記表示信
号は、サンプリングされて前記複数のソース信号線に入
力され、前記複数のゲート信号線に入力される選択信号
によって、前記複数の画素ＴＦＴのスイッチングが制御
され、前記複数のソース信号線に入力される前記表示信
号は、前記複数の画素ＴＦＴを介して、前記複数の画素
電極に入力され、前記複数の画素電極に入力される表示
信号は、前記対向電極の電位を基準として正又は負の極
性を有しており、前記正の極性を有する表示信号が入力
される画素電極と、前記負の極性を有する表示信号が入
力される画素電極とは、フレーム期間ごとに異なってい
ることを特徴とする半導体表示装置が提供される。

【００６１】本発明は上記構成によって、ソース信号線
駆動回路と、ゲート信号線駆動回路と、複数のソース信
号線と、複数のゲート信号線と、画素部と、階調電圧制
御部と、階調電圧電源とを有する半導体表示装置であっ
て、前記ソース信号線駆動回路はＤ／Ａ変換回路を有し
ており、前記画素部は、複数の画素ＴＦＴ及び複数の画
素電極を含む複数の画素を有しており、前記階調電圧制
御部は、制御部と、アドレスカウンタと、極性データ信
号生成部と、メモリと、交流化信号生成部とを有してお
り、前記制御部は、前記アドレスカウンタ、前記交流化
信号生成部、前記ソース信号線駆動回路及び前記ゲート
信号線駆動回路の駆動を制御し、前記アドレスカウンタ
から出力されるカウンタ信号によって、前記メモリのア
ドレスが指定され、前記極性データ信号生成部は前記ア
ドレスに記憶されている極性データを、極性データ信号
として前記交流化信号生成部に入力し、前記交流化信号
生成部は、前記極性データ信号にしたがって交流化信号
を生成して前記階調電圧電源に入力し、前記交流化信号
によって、前記階調電圧電源から前記Ｄ／Ａ変換回路に
入力される階調電圧が制御され、前記Ｄ／Ａ変換回路か
ら出力された表示信号は、サンプリングされて前記複数
のソース信号線に入力され、前記複数のゲート信号線に
入力される選択信号によって、前記複数の画素ＴＦＴの
スイッチングが制御され、前記複数のソース信号線に入
力される前記表示信号は、前記複数の画素ＴＦＴを介し
て、前記複数の画素電極に入力され、前記複数の画素電
極に入力される表示信号は、前記対向電極の電位を基準
として正又は負の極性を有しており、前記正の極性を有
する表示信号が入力される画素電極と、前記負の極性を
有する表示信号が入力される画素電極とは、フレーム期
間ごとに異なっていることを特徴とする半導体表示装置
が提供される。

【００６２】本発明は上記構成において、前記正の極性
を有する表示信号が入力される画素電極と、前記負の極
性を有する表示信号が入力される画素電極とが、フレー
ム期間ごとにランダムに異なっていることを特徴として
いても良い。

【００６３】本発明は上記構成において、隣り合う２つ
のフレーム期間において、全ての前記画素電極に入力さ
れる表示信号の極性が反転していることを特徴としてい
ても良い。

【００６４】前記極性データとは、全ての画素に入力さ
れる表示信号の極性についての情報である。

【００６５】

【発明の実施の形態】以下に、本発明の駆動方法につい
て説明する。

【００６６】図１に、本発明の駆動方法が用いられるア
クティブマトリクス型液晶表示装置の画素部の構成を示
す。図１（Ａ）は、画素部の回路図であり、図１（Ｂ）
は画素の配置を示した図である。

【００６７】１０１は画素部を示している。ソース信号
線駆動回路（図示せず）に接続されたソース信号線Ｓ１
〜Ｓｘと、ゲート信号線駆動回路（図示せず）に接続さ
れたゲート信号線Ｇ１〜Ｇｙとが画素部１０１に設けら
れている。そして画素部１０１において、ソース信号線
Ｓ１〜Ｓｘとゲート信号線Ｇ１〜Ｇｙとで囲まれている
部分に画素１０２が設けられている。そして画素１０２
には画素ＴＦＴ１０３と画素電極１０４とが設けられて
いる。

【００６８】ゲート信号線駆動回路からゲート信号線Ｇ
１〜Ｇｙに選択信号が入力され、前記選択信号によって
前記画素ＴＦＴのスイッチングが制御されている。なお
本明細書においてＴＦＴのスイッチングを制御するとい
うのは、ＴＦＴをオンの状態にするかオフの状態にする
かを選択することを意味する。

【００６９】ゲート信号線駆動回路からゲート信号線Ｇ
１に入力される選択信号によってゲート信号線Ｇ１が選
択され、ゲート信号線Ｇ１とソース信号線Ｓ１とが交差
している部分の画素（１、１）、（１、２）、…、
（１、ｘ）の画素ＴＦＴ１０３をオンの状態にする。

【００７０】またソース信号線駆動回路内のシフトレジ
スタ等（図示しない）からの信号に従って、ソース信号
線Ｓ１〜Ｓｘに、順に又は同時に表示信号が入力され
る。そしてソース信号線Ｓ１〜Ｓｘに入力された表示信
号が、画素ＴＦＴ１０３を介して画素（１、１）、
（１、２）、…、（１、ｘ）の画素電極１０４に入力さ
れる。この入力された表示信号の電位により液晶を駆動
し、透過光量を制御して、画素（１、１）、（１、
２）、…、（１、ｘ）に画像の一部（画素（１、１）、
（１、２）、…、（１、ｘ）に相当する画像）が表示さ
れる。

【００７１】ゲート信号線Ｇ１に接続されている画素の
全てに表示信号が入力されると、ゲート信号線Ｇ１は選
択されなくなる。引き続いて、画素（１、１）、（１、
２）、…、（１、ｘ）に画像の一部が表示された状態を
保持容量（図示せず）等で保持したまま、ゲート信号線
Ｇ２に入力される選択信号によって、ゲート信号線Ｇ２
が選択される。なお保持容量とは、画素ＴＦＴ１０３の
ゲート電極に入力された表示信号の電位を一定の期間保
持するための容量である。そしてゲート信号線Ｇ２に接
続されている全ての画素（２、１）（２、２）、…、
（２、ｘ）に、同様に画像の一部を次々と表示する。こ
の間、ゲート信号線Ｇ２は選択され続けている。

【００７２】上述した動作を全てのゲート信号線におい
て順次繰り返すことにより、画素部１０１に一つの画像
を表示する。この一つの画像が表示される期間を１フレ
ーム期間と呼ぶ。画素部１０１に一つの画像が表示され
る期間と、垂直帰線期間とを合わせてフレーム期間とし
ても良い。そして全ての画素は、再び各画素の画素ＴＦ
Ｔがオンの状態になるまで、画像が表示された状態を保
持容量（図示せず）等で保持している。

【００７３】本発明では、互いに同じ極性の表示信号が
入力される画素が、全てのフレーム期間において常に固
定されることがないようにした。言い換えると、同じ極
性の表示信号が入力される画素を、チラツキや縦縞及び
横縞が視認されにくくなる程度にある一定の期間ごとに
変化させた。なお同じ極性の表示信号が入力される画素
は、画像にチラツキや縦縞及び横縞が視認されにくくな
る程度に不規則に変化させれば良く、ランダムに変化さ
せても、ある一定の規則性を有して変化させても良い。

【００７４】なお上述した駆動方法は、ノンインターレ
ス走査を用いた例で説明しているが、本発明の走査方式
はこれに限定されない。走査方式はインターレス走査で
あっても良い。

【００７５】以下に本発明の駆動方法についてより詳し
く説明する。

【００７６】（実施の形態１）図２に本発明の交流駆動
における各画素の極性パターンを示す。なお説明を簡単
にするために、ソース信号線Ｓ１〜Ｓｘのうち、任意の
隣り合う１５本のソース信号線Ｓｐ、Ｓ（ｐ＋１）、Ｓ
（ｐ＋２）、…、Ｓ（ｐ＋１４）に接続されている画素
についてのみ極性パターンを示す。また本実施の形態で
は、各ソース信号線に接続された画素を区切らずに、１
つの矩形で示した。また図３は、図２で示した本実施の
形態の交流駆動において、アクティブマトリクス型液晶
表示装置がノーマリーブラックなら白表示、ノーマリー
ホワイトなら黒表示させた場合に、各ソース信号線に入
力される表示信号の電位を示した図である。

【００７７】第１のフレーム期間において、ソース信号
線Ｓｐ、Ｓ（ｐ＋１）、Ｓ（ｐ＋２）、…、Ｓ（ｐ＋１
４）に接続されている画素に入力される表示信号の極性
は、それぞれ正、正、負、負、正、負、負、正、負、
正、負、正、正、負、正となっている。つまり正の極性
の表示信号は、ソース信号線Ｓｐ、Ｓ（ｐ＋１）、Ｓ
（ｐ＋４）、Ｓ（ｐ＋７）、Ｓ（ｐ＋９）、Ｓ（ｐ＋１
１）、Ｓ（ｐ＋１２）、Ｓ（ｐ＋１４）に接続されてい
る画素に入力されている。また負の極性の表示信号は、
ソース信号線Ｓ（ｐ＋２）、Ｓ（ｐ＋３）、Ｓ（ｐ＋
５）、Ｓ（ｐ＋６）、Ｓ（ｐ＋８）、Ｓ（ｐ＋１０）、
Ｓ（ｐ＋１３）に接続されている画素に入力されてい
る。

【００７８】第２のフレーム期間において、ソース信号
線Ｓｐ、Ｓ（ｐ＋１）、Ｓ（ｐ＋２）、…、Ｓ（ｐ＋１
４）に接続されている画素に入力される表示信号の極性
は、それぞれ負、正、正、正、負、正、正、負、正、
負、正、負、負、正、負となっている。つまり正の極性
の表示信号は、ソース信号線Ｓ（ｐ＋１）、Ｓ（ｐ＋
２）、Ｓ（ｐ＋３）、Ｓ（ｐ＋５）、Ｓ（ｐ＋６）、Ｓ
（ｐ＋８）、Ｓ（ｐ＋１０）、Ｓ（ｐ＋１３）に接続さ
れている画素に入力されている。また負の極性の表示信
号は、ソース信号線Ｓｐ、Ｓ（ｐ＋４）、Ｓ（ｐ＋
７）、Ｓ（ｐ＋９）、Ｓ（ｐ＋１１）、Ｓ（ｐ＋１
２）、Ｓ（ｐ＋１４）に接続されている画素に入力され
ている。

【００７９】第３のフレーム期間において、ソース信号
線Ｓｐ、Ｓ（ｐ＋１）、Ｓ（ｐ＋２）、…、Ｓ（ｐ＋１
４）に接続されている画素に入力される表示信号の極性
は、それぞれ正、正、負、正、負、正、負、負、正、
負、正、負、正、負、負となっている。つまり正の極性
の表示信号は、ソース信号線Ｓｐ、Ｓ（ｐ＋１）、Ｓ
（ｐ＋３）、Ｓ（ｐ＋５）、Ｓ（ｐ＋８）、Ｓ（ｐ＋１
０）、Ｓ（ｐ＋１２）に接続されている画素に入力され
ている。また負の極性の表示信号は、ソース信号線Ｓ
（ｐ＋２）、Ｓ（ｐ＋４）、Ｓ（ｐ＋６）、Ｓ（ｐ＋
７）、Ｓ（ｐ＋９）、Ｓ（ｐ＋１１）、Ｓ（ｐ＋１
３）、Ｓ（ｐ＋１４）に接続されている画素に入力され
ている。

【００８０】第４のフレーム期間において、ソース信号
線Ｓｐ、Ｓ（ｐ＋１）、Ｓ（ｐ＋２）、…、Ｓ（ｐ＋１
４）に接続されている画素に入力される表示信号の極性
は、それぞれ負、正、負、正、正、負、負、正、正、
負、負、正、正、負、正となっている。つまり正の極性
の表示信号は、ソース信号線Ｓ（ｐ＋１）、Ｓ（ｐ＋
３）、Ｓ（ｐ＋４）、Ｓ（ｐ＋７）、Ｓ（ｐ＋８）、Ｓ
（ｐ＋１１）、Ｓ（ｐ＋１２）、Ｓ（ｐ＋１４）に接続
されている画素に入力されている。また負の極性の表示
信号は、ソース信号線Ｓｐ、Ｓ（ｐ＋２）、Ｓ（ｐ＋
５）、Ｓ（ｐ＋６）、Ｓ（ｐ＋９）、Ｓ（ｐ＋１０）、
Ｓ（ｐ＋１３）に接続されている画素に入力されてい
る。

【００８１】第５のフレーム期間において、ソース信号
線Ｓｐ、Ｓ（ｐ＋１）、Ｓ（ｐ＋２）、…、Ｓ（ｐ＋１
４）に接続されている画素に入力される表示信号の極性
は、それぞれ負、正、負、負、負、正、負、正、負、
正、負、負、正、正、正となっている。つまり正の極性
の表示信号は、ソース信号線Ｓ（ｐ＋１）、Ｓ（ｐ＋
５）、Ｓ（ｐ＋７）、Ｓ（ｐ＋９）、Ｓ（ｐ＋１２）、
Ｓ（ｐ＋１３）、Ｓ（ｐ＋１４）に接続されている画素
に入力されている。また負の極性の表示信号は、ソース
信号線Ｓｐ、Ｓ（ｐ＋２）、Ｓ（ｐ＋３）、Ｓ（ｐ＋
４）、Ｓ（ｐ＋６）、Ｓ（ｐ＋８）、Ｓ（ｐ＋１０）、
Ｓ（ｐ＋１１）に接続されている画素に入力されてい
る。

【００８２】このように、本実施の形態では、同じソー
ス信号線に接続されている画素には、同じ極性の表示信
号が入力されている。そして正の極性の表示信号が入力
される画素と、負の極性の表示信号が入力される画素と
が、フレーム期間ごとにランダムに変化している。

【００８３】なお本実施の形態では第５のフレーム期間
までしか説明しなかったが、第５のフレーム期間以降に
出現するフレーム期間においても同様に、同じソース信
号線に接続されている画素には、同じ極性の表示信号が
入力される。そして正の極性の表示信号が入力される画
素と、負の極性の表示信号が入力される画素とが、フレ
ーム期間ごとにランダムに変化する。

【００８４】上記構成を用いることで、交流化駆動を行
う際に駆動回路の周波数を抑えつつ、観察者に視認され
ていた画面上のチラツキ、縦縞及び横縞を抑えることが
できる。

【００８５】また上記構成によって、各画素おける正の
極性の表示信号が入力される期間と、負の極性の表示信
号が入力される期間とがほぼ等しくなるので、液晶の劣
化を抑えることができる。

【００８６】（実施の形態２）本実施の形態では、本発
明の駆動方法の、実施の形態１で示したものとは異なる
例について説明する。

【００８７】図４に本発明の交流駆動における各画素の
極性パターンを示す。なお説明を簡単にするために、ソ
ース信号線Ｓ１〜Ｓｘのうち、任意の隣り合う１５本の
ソース信号線Ｓｐ、Ｓ（ｐ＋１）、Ｓ（ｐ＋２）、…、
Ｓ（ｐ＋１４）に接続されている画素についてのみ極性
パターンを示す。また本実施の形態では、各ソース信号
線に接続された画素を区切らずに、１つの矩形で示し
た。

【００８８】第１のフレーム期間において、ソース信号
線Ｓｐ、Ｓ（ｐ＋１）、Ｓ（ｐ＋２）、…、Ｓ（ｐ＋１
４）に接続されている画素に入力される表示信号の極性
は、それぞれ正、負、正、正、負、正、負、正、負、
負、正、負、負、正、正となっている。つまり正の極性
の表示信号は、ソース信号線Ｓｐ、Ｓ（ｐ＋２）、Ｓ
（ｐ＋３）、Ｓ（ｐ＋５）、Ｓ（ｐ＋７）、Ｓ（ｐ＋１
０）、Ｓ（ｐ＋１３）、Ｓ（ｐ＋１４）に接続されてい
る画素に入力されている。また負の極性の表示信号は、
ソース信号線Ｓ（ｐ＋１）、Ｓ（ｐ＋４）、Ｓ（ｐ＋
６）、Ｓ（ｐ＋８）、Ｓ（ｐ＋９）、Ｓ（ｐ＋１１）、
Ｓ（ｐ＋１２）に接続されている画素に入力されてい
る。

【００８９】第２のフレーム期間において、ソース信号
線Ｓｐ、Ｓ（ｐ＋１）、Ｓ（ｐ＋２）、…、Ｓ（ｐ＋１
４）に接続されている画素に入力される表示信号の極性
は、それぞれ第１のフレーム期間の場合と逆であり、
負、正、負、負、正、負、正、負、正、正、負、正、
正、負、負となっている。つまり正の極性の表示信号
は、ソース信号線Ｓ（ｐ＋１）、Ｓ（ｐ＋４）、Ｓ（ｐ
＋６）、Ｓ（ｐ＋８）、Ｓ（ｐ＋９）、Ｓ（ｐ＋１
１）、Ｓ（ｐ＋１２）に接続されている画素に入力され
ている。また負の極性の表示信号は、ソース信号線Ｓ
ｐ、Ｓ（ｐ＋２）、Ｓ（ｐ＋３）、Ｓ（ｐ＋５）、Ｓ
（ｐ＋７）、Ｓ（ｐ＋１０）、Ｓ（ｐ＋１３）、Ｓ（ｐ
＋１４）に接続されている画素に入力されている。

【００９０】第３のフレーム期間において、ソース信号
線Ｓｐ、Ｓ（ｐ＋１）、Ｓ（ｐ＋２）、…、Ｓ（ｐ＋１
４）に接続されている画素に入力される表示信号の極性
は、それぞれ負、正、正、負、負、正、負、正、負、
正、正、正、負、負、正となっている。つまり正の極性
の表示信号は、ソース信号線Ｓ（ｐ＋１）、Ｓ（ｐ＋
２）、Ｓ（ｐ＋５）、Ｓ（ｐ＋７）、Ｓ（ｐ＋９）、Ｓ
（ｐ＋１０）、Ｓ（ｐ＋１１）、Ｓ（ｐ＋１４）に接続
されている画素に入力されている。また負の極性の表示
信号は、ソース信号線Ｓｐ、Ｓ（ｐ＋３）、Ｓ（ｐ＋
４）、Ｓ（ｐ＋６）、Ｓ（ｐ＋８）、Ｓ（ｐ＋１２）、
Ｓ（ｐ＋１３）に接続されている画素に入力されてい
る。

【００９１】第４のフレーム期間において、ソース信号
線Ｓｐ、Ｓ（ｐ＋１）、Ｓ（ｐ＋２）、…、Ｓ（ｐ＋１
４）に接続されている画素に入力される表示信号の極性
は、それぞれ第３のフレーム期間の場合と逆であり、
正、負、負、正、正、負、正、負、正、負、負、負、
正、正、負となっている。つまり正の極性の表示信号
は、ソース信号線Ｓｐ、Ｓ（ｐ＋３）、Ｓ（ｐ＋４）、
Ｓ（ｐ＋６）、Ｓ（ｐ＋８）、Ｓ（ｐ＋１２）、Ｓ（ｐ
＋１３）に接続されている画素に入力されている。また
負の極性の表示信号は、ソース信号線Ｓ（ｐ＋１）、Ｓ
（ｐ＋２）、Ｓ（ｐ＋５）、Ｓ（ｐ＋７）、Ｓ（ｐ＋
９）、Ｓ（ｐ＋１０）、Ｓ（ｐ＋１１）、Ｓ（ｐ＋１
４）に接続されている画素に入力されている。

【００９２】第５のフレーム期間において、ソース信号
線Ｓｐ、Ｓ（ｐ＋１）、Ｓ（ｐ＋２）、…、Ｓ（ｐ＋１
４）に接続されている画素に入力される表示信号の極性
は、それぞれ負、正、負、正、負、正、負、正、正、
負、負、正、負、正、負となっている。つまり正の極性
の表示信号は、ソース信号線Ｓ（ｐ＋１）、Ｓ（ｐ＋
３）、Ｓ（ｐ＋５）、Ｓ（ｐ＋７）、Ｓ（ｐ＋８）、Ｓ
（ｐ＋１１）、Ｓ（ｐ＋１３）に接続されている画素に
入力されている。また負の極性の表示信号は、ソース信
号線Ｓｐ、Ｓ（ｐ＋２）、Ｓ（ｐ＋４）、Ｓ（ｐ＋
６）、Ｓ（ｐ＋９）、Ｓ（ｐ＋１０）、Ｓ（ｐ＋１
２）、Ｓ（ｐ＋１４）に接続されている画素に入力され
ている。

【００９３】なお本実施の形態では第５のフレーム期間
までしか説明しなかいが、第６のフレーム期間におい
て、ソース信号線Ｓｐ、Ｓ（ｐ＋１）、Ｓ（ｐ＋２）、
…、Ｓ（ｐ＋１４）に接続されている画素に入力される
表示信号の極性は、それぞれ第５のフレーム期間の場合
の逆である。

【００９４】このように、本実施の形態では、同じソー
ス信号線に接続されている画素には、互いに同じ極性の
表示信号が入力されている。そして、隣り合う２つのフ
レーム期間のうち、後に出現するフレーム期間において
各画素に入力される表示信号の極性は、前に出現するフ
レーム期間において各画素に入力される表示信号の極性
の逆である。つまり、隣り合う２つのフレーム期間は、
互いにその極性パターンが反転している。そしてさら
に、正の極性の表示信号が入力される画素と、負の極性
の表示信号が入力される画素とが、２フレーム期間ごと
にランダムに変化している。

【００９５】また第６のフレーム期間以降に出現するフ
レーム期間においても同様に、同じソース信号線に接続
されている画素には、互いに同じ極性の表示信号が入力
される。また正の極性の表示信号が入力される画素と、
負の極性の表示信号が入力される画素とが、２フレーム
期間ごとにランダムに変化する。そして隣り合う２つの
フレーム期間は、互いにその極性パターンが反転する。

【００９６】上記構成を用いることで、交流化駆動を行
う際に駆動回路の周波数を抑えつつ、観察者に視認され
ていた画面上のチラツキ、縦縞及び横縞を抑えることが
できる。

【００９７】また上記構成によって、各画素おける正の
極性の表示信号が入力される期間と、負の極性の表示信
号が入力される期間とがほぼ等しくなるので、液晶の劣
化を抑えることができる。

【００９８】（実施の形態３）本実施の形態では、本発
明の駆動方法の、実施の形態１及び２で示したものとは
異なる例について説明する。

【００９９】図５に本発明の交流駆動における各画素の
極性パターンを示す。なお説明を簡単にするために、ソ
ース信号線Ｓ１〜Ｓｘのうち、任意の隣り合う１５本の
ソース信号線Ｓｐ、Ｓ（ｐ＋１）、Ｓ（ｐ＋２）、…、
Ｓ（ｐ＋１４）に接続されている画素についてのみ極性
パターンを示す。また本実施の形態では、各ソース信号
線に接続された画素を区切らずに、１つの矩形で示し
た。

【０１００】第１のフレーム期間において、ソース信号
線Ｓｐ、Ｓ（ｐ＋１）、Ｓ（ｐ＋２）、…、Ｓ（ｐ＋１
４）に接続されている画素に入力される表示信号の極性
は、ソース信号線１つごとに反転しており、それぞれ
正、負、正、負、正、負、正、負、正、負、正、負、
正、負、正となっている。つまり正の極性の表示信号
は、ソース信号線Ｓｐ、Ｓ（ｐ＋２）、Ｓ（ｐ＋４）、
Ｓ（ｐ＋６）、Ｓ（ｐ＋８）、Ｓ（ｐ＋１０）、Ｓ（ｐ
＋１２）、Ｓ（ｐ＋１４）に接続されている画素に入力
されている。また負の極性の表示信号は、ソース信号線
Ｓ（ｐ＋１）、Ｓ（ｐ＋３）、Ｓ（ｐ＋５）、Ｓ（ｐ＋
７）、Ｓ（ｐ＋９）、Ｓ（ｐ＋１１）、Ｓ（ｐ＋１３）
に接続されている画素に入力されている。

【０１０１】第２のフレーム期間において、ソース信号
線Ｓｐ、Ｓ（ｐ＋１）、Ｓ（ｐ＋２）、…、Ｓ（ｐ＋１
４）に接続されている画素に入力される表示信号の極性
は、ソース信号線３つごとに反転しており、それぞれ
負、負、負、正、正、正、負、負、負、正、正、正、
負、負、負となっている。つまり正の極性の表示信号
は、ソース信号線Ｓ（ｐ＋３）、Ｓ（ｐ＋４）、Ｓ（ｐ
＋５）、Ｓ（ｐ＋９）、Ｓ（ｐ＋１０）、Ｓ（ｐ＋１
１）に接続されている画素に入力されている。また負の
極性の表示信号は、ソース信号線Ｓｐ、Ｓ（ｐ＋１）、
Ｓ（ｐ＋２）、Ｓ（ｐ＋６）、Ｓ（ｐ＋７）、Ｓ（ｐ＋
８）、Ｓ（ｐ＋１２）、Ｓ（ｐ＋１３）、Ｓ（ｐ＋１
４）に接続されている画素に入力されている。

【０１０２】第３のフレーム期間において、ソース信号
線Ｓｐ、Ｓ（ｐ＋１）、Ｓ（ｐ＋２）、…、Ｓ（ｐ＋１
４）に接続されている画素に入力される表示信号の極性
は、ソース信号線２つごとに反転しており、それぞれ
正、正、負、負、正、正、負、負、正、正、負、負、
正、正、負となっている。つまり正の極性の表示信号
は、ソース信号線Ｓｐ、Ｓ（ｐ＋１）、Ｓ（ｐ＋４）、
Ｓ（ｐ＋５）、Ｓ（ｐ＋８）、Ｓ（ｐ＋９）、Ｓ（ｐ＋
１２）、Ｓ（ｐ＋１３）に接続されている画素に入力さ
れている。また負の極性の表示信号は、ソース信号線Ｓ
（ｐ＋２）、Ｓ（ｐ＋３）、Ｓ（ｐ＋６）、Ｓ（ｐ＋
７）、Ｓ（ｐ＋１０）、Ｓ（ｐ＋１１）、Ｓ（ｐ＋１
４）に接続されている画素に入力されている。

【０１０３】第４のフレーム期間において、ソース信号
線Ｓｐ、Ｓ（ｐ＋１）、Ｓ（ｐ＋２）、…、Ｓ（ｐ＋１
４）に接続されている画素に入力される表示信号の極性
は、ソース信号線３つごとに反転しており、それぞれ
負、負、負、正、正、正、負、負、負、正、正、正、
負、負、負となっている。つまり正の極性の表示信号
は、ソース信号線Ｓ（ｐ＋３）、Ｓ（ｐ＋４）、Ｓ（ｐ
＋５）、Ｓ（ｐ＋９）、Ｓ（ｐ＋１０）、Ｓ（ｐ＋１
１）に接続されている画素に入力されている。また負の
極性の表示信号は、ソース信号線Ｓｐ、Ｓ（ｐ＋１）、
Ｓ（ｐ＋２）、Ｓ（ｐ＋６）、Ｓ（ｐ＋７）、Ｓ（ｐ＋
８）、Ｓ（ｐ＋１２）、Ｓ（ｐ＋１３）、Ｓ（ｐ＋１
４）に接続されている画素に入力されている。

【０１０４】第５のフレーム期間において、ソース信号
線Ｓｐ、Ｓ（ｐ＋１）、Ｓ（ｐ＋２）、…、Ｓ（ｐ＋１
４）に接続されている画素に入力される表示信号の極性
は、ソース信号線１つごとに反転しており、それぞれ
負、正、負、正、負、正、負、正、負、正、負、正、
負、正、負となっている。つまり正の極性の表示信号
は、ソース信号線Ｓ（ｐ＋１）、Ｓ（ｐ＋３）、Ｓ（ｐ
＋５）、Ｓ（ｐ＋７）、Ｓ（ｐ＋９）、Ｓ（ｐ＋１
１）、Ｓ（ｐ＋１３）に接続されている画素に入力され
ている。また負の極性の表示信号は、ソース信号線Ｓ
ｐ、Ｓ（ｐ＋２）、Ｓ（ｐ＋４）、Ｓ（ｐ＋６）、Ｓ
（ｐ＋８）、Ｓ（ｐ＋１０）、Ｓ（ｐ＋１２）、Ｓ（ｐ
＋１４）に接続されている画素に入力されている。

【０１０５】このように、本実施の形態では、同じソー
ス信号線に接続されている画素には、互いに同じ極性の
表示信号が入力されている。そして各フレーム期間にお
いて、任意の数のソース信号線ごとに同じ極性の表示信
号が入力されており、その結果、該ソース信号線に接続
されている画素に同じ極性の表示信号が入力されてい
る。そしてさらに、正の極性の表示信号が入力される画
素と、負の極性の表示信号が入力される画素とが、フレ
ーム期間ごとにランダムに変化している。

【０１０６】なお、本実施の形態では、同じ極性の表示
信号が入力されているソース信号線が１、２又は３つご
とに存在している。しかし本発明はこれに限られない。
画面上のチラツキ、縦縞及び横縞を、従来例に比べて観
察者に視認されにくくすることができ、各画素おける正
の極性の表示信号が入力される期間と、負の極性の表示
信号が入力される期間とがほぼ等しくなるのであれば、
本発明は上記数に限定されない。

【０１０７】なお本実施の形態では第５のフレーム期間
までしか説明しなかったが、第５のフレーム期間以降に
出現するフレーム期間においても同様に、同じソース信
号線に接続されている画素には、互いに同じ極性の表示
信号が入力されている。そして各フレーム期間におい
て、任意の数のソース信号線ごとに同じ極性の表示信号
が入力されており、その結果、該ソース信号線に接続さ
れている画素に同じ極性の表示信号が入力されている。
そしてさらに、正の極性の表示信号が入力される画素
と、負の極性の表示信号が入力される画素とが、フレー
ム期間ごとにランダムに変化している。

【０１０８】上記構成を用いることで、交流化駆動を行
う際に駆動回路の周波数を抑えつつ、観察者に視認され
ていた画面上のチラツキ、縦縞及び横縞を抑えることが
できる。

【０１０９】また上記構成によって、各画素おける正の
極性の表示信号が入力される期間と、負の極性の表示信
号が入力される期間とがほぼ等しくなるので、液晶の劣
化を抑えることができる。

【０１１０】（実施の形態４）本実施の形態では、本発
明の駆動方法の、実施の形態１〜３で示したものとは異
なる例について説明する。

【０１１１】図６に本発明の交流駆動における各画素の
極性パターンを示す。なお説明を簡単にするために、ゲ
ート信号線Ｇ１〜Ｇｙのうち任意の隣り合う１１本のゲ
ート信号線Ｇｑ、Ｇ（ｑ＋１）、Ｇ（ｑ＋２）、…、Ｇ
（ｑ＋１０）に接続されている画素についてのみ極性パ
ターンを示す。また本実施の形態では、各ゲート信号線
に接続された画素を区切らずに、１つの矩形で示した。

【０１１２】第１のフレーム期間において、ゲート信号
線Ｇｑ、Ｇ（ｑ＋１）、Ｇ（ｑ＋２）、…、Ｇ（ｑ＋１
０）に接続されている画素に入力される表示信号の極性
は、それぞれ正、正、負、負、正、負、負、正、負、
正、負となっている。つまり正の極性の表示信号は、ゲ
ート信号線Ｇｑ、Ｇ（ｑ＋１）、Ｇ（ｑ＋４）、Ｇ（ｑ
＋７）、Ｇ（ｑ＋９）に接続されている画素に入力され
ている。また負の極性の表示信号は、ゲート信号線Ｇ
（ｑ＋２）、Ｇ（ｑ＋３）、Ｇ（ｑ＋５）、Ｇ（ｑ＋
６）、Ｇ（ｑ＋８）、Ｇ（ｑ＋１０）に接続されている
画素に入力されている。

【０１１３】第２のフレーム期間において、ゲート信号
線Ｇｑ、Ｇ（ｑ＋１）、Ｇ（ｑ＋２）、…、Ｇ（ｑ＋１
０）に接続されている画素に入力される表示信号の極性
は、それぞれ負、負、正、負、負、負、正、正、負、
正、正となっている。つまり正の極性の表示信号は、ゲ
ート信号線Ｇ（ｑ＋２）、Ｇ（ｑ＋６）、Ｇ（ｑ＋
７）、Ｇ（ｑ＋９）、Ｇ（ｑ＋１０）に接続されている
画素に入力されている。また負の極性の表示信号は、ゲ
ート信号線Ｇｑ、Ｇ（ｑ＋１）、Ｇ（ｑ＋３）、Ｇ（ｑ
＋４）、Ｇ（ｑ＋５）、Ｇ（ｑ＋８）に接続されている
画素に入力されている。

【０１１４】第３のフレーム期間において、ゲート信号
線Ｇｑ、Ｇ（ｑ＋１）、Ｇ（ｑ＋２）、…、Ｇ（ｑ＋１
０）に接続されている画素に入力される表示信号の極性
は、それぞれ負、負、正、負、正、正、負、正、負、
正、負となっている。つまり正の極性の表示信号は、ゲ
ート信号線Ｇ（ｑ＋２）、Ｇ（ｑ＋４）、Ｇ（ｑ＋
５）、Ｇ（ｑ＋７）、Ｇ（ｑ＋９）に接続されている画
素に入力されている。また負の極性の表示信号は、ゲー
ト信号線Ｇｑ、Ｇ（ｑ＋１）、Ｇ（ｑ＋３）、Ｇ（ｑ＋
６）、Ｇ（ｑ＋８）、Ｇ（ｑ＋１０）に接続されている
画素に入力されている。

【０１１５】第４のフレーム期間において、ゲート信号
線Ｇｑ、Ｇ（ｑ＋１）、Ｇ（ｑ＋２）、…、Ｇ（ｑ＋１
０）に接続されている画素に入力される表示信号の極性
は、それぞれ負、正、負、正、負、負、負、正、正、
正、負となっている。つまり正の極性の表示信号は、ゲ
ート信号線Ｇ（ｑ＋１）、Ｇ（ｑ＋３）、Ｇ（ｑ＋
７）、Ｇ（ｑ＋８）、Ｇ（ｑ＋９）に接続されている画
素に入力されている。また負の極性の表示信号は、ゲー
ト信号線Ｇｑ、Ｇ（ｑ＋２）、Ｇ（ｑ＋４）、Ｇ（ｑ＋
５）、Ｇ（ｑ＋６）、Ｇ（ｑ＋１０）に接続されている
画素に入力されている。

【０１１６】第５のフレーム期間において、ゲート信号
線Ｇｑ、Ｇ（ｑ＋１）、Ｇ（ｑ＋２）、…、Ｇ（ｑ＋１
０）に接続されている画素に入力される表示信号の極性
は、それぞれ正、正、負、負、正、負、負、正、負、
正、正となっている。つまり正の極性の表示信号は、ゲ
ート信号線Ｇｑ、Ｇ（ｑ＋１）、Ｇ（ｑ＋４）、Ｇ（ｑ
＋７）、Ｇ（ｑ＋９）、Ｇ（ｑ＋１０）に接続されてい
る画素に入力されている。また負の極性の表示信号は、
ゲート信号線Ｇ（ｑ＋２）、Ｇ（ｑ＋３）、Ｇ（ｑ＋
５）、Ｇ（ｑ＋６）、Ｇ（ｑ＋８）に接続されている画
素に入力されている。

【０１１７】このように、本実施の形態では、同じゲー
ト信号線に接続されている画素には、互いに同じ極性の
表示信号が入力されている。そして正の極性の表示信号
が入力される画素と、負の極性の表示信号が入力される
画素とが、フレーム期間ごとにランダムに変化してい
る。

【０１１８】なお本実施の形態では第５のフレーム期間
までしか説明しなかったが、第５のフレーム期間以降に
出現するフレーム期間においても同様に、同じゲート信
号線に接続されている画素には、同じ極性の表示信号が
入力される。そして正の極性の表示信号が入力される画
素と、負の極性の表示信号が入力される画素とが、フレ
ーム期間ごとにランダムに変化する。

【０１１９】上記構成を用いることで、交流化駆動を行
う際に駆動回路の周波数を抑えつつ、観察者に視認され
ていた画面上のチラツキ、縦縞及び横縞を抑えることが
できる。

【０１２０】また上記構成によって、各画素おける正の
極性の表示信号が入力される期間と、負の極性の表示信
号が入力される期間とがほぼ等しくなるので、液晶の劣
化を抑えることができる。

【０１２１】（実施の形態５）本実施の形態では、本発
明の駆動方法の、実施の形態１〜４で示したものとは異
なる例について説明する。

【０１２２】本実施の形態では、極性パターンを図に示
さないが、同じゲート信号線に接続されている画素には
互いに同じ極性の表示信号が入力される。そして、隣り
合う２つのフレーム期間のうち、後に出現するフレーム
期間において各画素に入力される表示信号の極性は、前
に出現するフレーム期間において各画素に入力される表
示信号の極性の逆である。つまり、隣り合う２つのフレ
ーム期間は、互いにその極性パターンが反転している。
そしてさらに、正の極性の表示信号が入力される画素
と、負の極性の表示信号が入力される画素とが、２フレ
ーム期間ごとにランダムに変化する。

【０１２３】上記構成を用いることで、交流化駆動を行
う際に駆動回路の周波数を抑えつつ、観察者に視認され
ていた画面上のチラツキ、縦縞及び横縞を抑えることが
できる。

【０１２４】また上記構成によって、各画素おける正の
極性の表示信号が入力される期間と、負の極性の表示信
号が入力される期間とがほぼ等しくなるので、液晶の劣
化を抑えることができる。

【０１２５】（実施の形態６）本実施の形態では、本発
明の駆動方法の、実施の形態１〜５で示したものとは異
なる例について説明する。

【０１２６】本実施の形態では、極性パターンを図に示
さないが、同じゲート信号線に接続されている画素に
は、互いに同じ極性の表示信号が入力されている。そし
て各フレーム期間において、同じ極性の表示信号が入力
されている画素が接続されているゲート信号線は、任意
の数のごとに存在している。このゲート信号線の任意の
数は、画面上のチラツキ、縦縞及び横縞を、従来例に比
べて観察者に視認されにくくすることができ、各画素お
ける正の極性の表示信号が入力される期間と、負の極性
の表示信号が入力される期間とがほぼ等しくなるのであ
れば、どのような数値であっても良い。

【０１２７】そしてさらに、正の極性の表示信号が入力
される画素と、負の極性の表示信号が入力される画素と
が、フレーム期間ごとにランダムに変化している。

【０１２８】上記構成を用いることで、交流化駆動を行
う際に駆動回路の周波数を抑えつつ、観察者に視認され
ていた画面上のチラツキ、縦縞及び横縞を抑えることが
できる。

【０１２９】また上記構成によって、各画素おける正の
極性の表示信号が入力される期間と、負の極性の表示信
号が入力される期間とがほぼ等しくなるので、液晶の劣
化を抑えることができる。

【０１３０】（実施の形態７）本実施の形態では、本発
明の駆動方法の、実施の形態１〜６で示したものとは異
なる例について説明する。

【０１３１】図７に本発明の交流駆動における各画素の
極性パターンを示す。なお説明を簡単にするために、ソ
ース信号線Ｓ１〜Ｓｘのうち隣り合う１３本のソース信
号線Ｓｐ、Ｓ（ｐ＋１）、Ｓ（ｐ＋２）、…、Ｓ（ｐ＋
１２）、及びゲート信号線Ｇ１〜Ｇｙのうち隣り合う１
１本のゲート信号線Ｇｑ、Ｇ（ｑ＋１）、Ｇ（ｑ＋
２）、…、Ｇ（ｑ＋１０）に接続されている画素につい
てのみ極性パターンを示す。

【０１３２】図７に示したとおり、正の極性の表示信号
が入力される画素の存在する位置と、負の極性の表示信
号が入力される画素の存在する位置とは、フレーム期間
ごとに異なる。

【０１３３】なお図７では、正又は負の極性の表示信号
が入力される画素の存在する位置が、フレーム期間ごと
にランダムになっているが、本発明はこの構成に限定さ
れない。観察者に視認されていた画面上のチラツキ、縦
縞及び横縞を、従来例に比べて抑えることができ、また
液晶の劣化を抑えることができる構成であれば、正又は
負の極性の表示信号が入力される画素の存在する位置
は、ある規則性を有していても良い。

【０１３４】上記構成を用いることで、交流化駆動を行
う際に駆動回路の周波数を抑えつつ、観察者に視認され
ていた画面上のチラツキ、縦縞及び横縞を抑えることが
できる。

【０１３５】また上記構成によって、各画素おける正の
極性の表示信号が入力される期間と、負の極性の表示信
号が入力される期間とがほぼ等しくなるので、液晶の劣
化を抑えることができる。

【０１３６】なお実施の形態１〜７は、画素をストライ
プ状に配置した場合について説明しているが、本発明は
これに限定されない。本発明は画素をストライプ状に配
置した場合だけではなく、画素をデルタ配置させたとき
にも適用可能である。なおデルタ配置とは、任意の隣接
する３つの画素の中心により形成される三角形の内角が
直角にはならない、画素の配置を意味する。

【０１３７】また実施の形態では液晶ディスプレイを交
流化駆動させた場合について説明したが、本発明はこれ
に限定されない。本発明の駆動方法を液晶パネル以外の
電子ディスプレイ、例えばＥＬディスプレイに適用させ
ることは十分可能である。ＥＬディスプレイを交流化駆
動することによって、ＥＬディスプレイが有するＥＬ材
料の劣化速度を抑えることができる。

【０１３８】

【実施例】以下に、本発明の実施例を説明する。

【０１３９】（実施例１）本実施例では、本発明の半導
体表示装置が有する表示信号を生成する表示信号生成部
について、図８を用いて説明する。なお本実施例はアナ
ログ方式で駆動する半導体表示装置の例について説明す
る。

【０１４０】表示信号生成部２００は、制御部２０１、
極性データ信号生成部２０３、交流化信号生成部２０
５、表示信号選択部２０６、＋側表示信号生成部２０
７、−側表示信号生成部２０８を有している。

【０１４１】制御部２０１の外部から制御部２０１に入
力される外部タイミング信号によって、制御部２０１に
おいてパネル制御信号と、アドレスカウンタコントロー
ル信号と、コントロール信号とが生成される。パネル制
御信号とはソース信号線駆動回路とゲート信号線駆動回
路とに入力される、クロック信号（ＣＬＫ）、スタート
パルス信号（ＳＰ）等の信号である。

【０１４２】アドレスカウンタコントロール信号とコン
トロール信号は、制御部２０１から極性データ信号生成
部２０３と交流化信号生成部２０５にそれぞれ入力され
る。

【０１４３】極性データ信号生成部２０３は極性データ
信号を生成する部分である。そして極性データ信号と
は、全ての画素に入力される表示信号の極性についての
情報（極性データ）を有している。

【０１４４】本実施例では、極性データ信号生成部２０
３にアドレスカウンタ２０２とメモリ２０４とが設けら
れている。なお本実施例は上記構成に限定されない。極
性データ信号生成部は、全ての画素に入力される表示信
号の極性についての情報（極性データ）を有する極性信
号を生成することができるならば、どの様な構成を有し
ていても良い。

【０１４５】極性データ信号生成部２０３に入力された
アドレスカウンタコントロール信号は、アドレスカウン
タ２０２に入力される。アドレスカウンタ２０２は、入
力されたアドレスカウンタコントロール信号によって駆
動し、カウンタ信号を生成する。カウンタ信号は、メモ
リ２０４のアドレスを指定するカウンタ値を情報として
有している。メモリ２０４には、全ての画素に入力され
る表示信号の極性についての情報（極性データ）がｍ通
り記憶されている。このｍ通りの極性データは、メモリ
２０４のアドレスの０番地から（ｍ−１）番地に記憶さ
れている。生成したカウンタ信号のカウンタ値によって
メモリ２０４のアドレスが指定される。例えばカウンタ
値が０だとメモリ回路２０４のアドレスの０番地が指定
され、カウンタ値が１だと１番地が、カウンタ値が２だ
と２番地が、カウンタ値が（ｍ−１）だと（ｍ−１）番
地がそれぞれ指定される。

【０１４６】なおカウンタ値は、０から（ｍ−１）まで
の値を一通りとったら、再び０から（ｍ−１）までの値
をとっていく。つまりメモリ回路２０４のアドレスが０
番地から（ｍ−１）番地まで一通り指定されたら、再び
０番地から（ｍ−１）番地までの指定が開始される。カ
ウンタ値がとる値に特に順番はなく、０から（ｍ−１）
までの値を順にとっても良いし、ランダムにとっても良
い。

【０１４７】極性データの数ｍは２より大きく、観察者
に視認されていた画面上のチラツキ、縦縞及び横縞を従
来例に比べて抑えることができる大きさであれば良い。
極性データの数ｍは、大きければ大きいほど観察者に視
認されていた画面上のチラツキ、縦縞及び横縞をより抑
えることができる。

【０１４８】メモリ２０４のアドレスに記憶されている
極性データがカウンタ信号によって指定されると、該極
性データを情報として有する極性データ信号が、極性デ
ータ信号生成部２０３において生成される。生成された
極性データ信号は交流化信号生成部２０５に入力され
る。

【０１４９】交流化信号生成部２０５は、制御部２０１
から入力されたコントロール信号で駆動し、入力された
極性データ信号から交流化信号を生成する。交流化信号
は、各画素に入力される表示信号の極性を情報として有
しており、その波形は交流波形である。生成された交流
化信号は表示信号選択部２０６に入力される。

【０１５０】一方、＋側表示信号生成部２０７と−側表
示信号生成部２０８の外部から、映像信号が＋側表示信
号生成部２０７と−側表示信号生成部２０８に入力され
る。＋側表示信号生成部２０７において、入力された映
像信号は部分的にその極性が反転され、常に正の極性を
有する映像信号（プラス映像信号）に変換される。また
−側表示信号生成部２０７において、入力された映像信
号は部分的にその極性が反転され、常に負の極性を有す
る映像信号（マイナス映像信号）に変換される。

【０１５１】プラス映像信号とマイナス映像信号はそれ
ぞれ表示信号選択部２０６に入力される。

【０１５２】表示信号選択部２０６に入力された交流化
信号の極性に従って、プラス映像信号又はマイナス映像
信号が選択されてサンプリングされる。例えば交流化信
号の極性が正の時にプラス映像信号がサンプリングさ
れ、交流化信号の極性が負の時にマイナス映像信号がサ
ンプリングされる。プラス映像信号とマイナス映像信号
はサンプリングされて、表示信号としてソース信号線駆
動回路に入力される。

【０１５３】本実施例では交流化信号の極性が正の時に
プラス映像信号が、交流化信号の極性が負の時にマイナ
ス映像信号がサンプリングされる例について示したが、
本発明はこの構成に限定されない。交流化信号の極性が
正の時にマイナス映像信号が、交流化信号の極性が負の
時にプラス映像信号がサンプリングされる構成であって
も良い。

【０１５４】ソース信号線駆動回路に入力された表示信
号は、ソース信号線駆動回路においてサンプリングさ
れ、各ソース信号線に入力される。

【０１５５】上記構成によって、実施の形態において示
したような本発明の駆動方法が実現される。

【０１５６】なお本実施の形態では、表示信号を形成す
るための図８で示した表示信号生成部２００を外付けの
回路としてＩＣチップ（単結晶シリコン上に形成された
ＭＯＳＦＥＴで構成される半導体回路）上に設けてい
る。そして表示信号生成部２００は、ＦＰＣ（フレキシ
ブル・プリント・サーキット）を介してアクティブマト
リクス基板上に設けられたソース信号線駆動回路及びゲ
ート信号線駆動回路と接続している。ただし、本発明は
上記構成に限られず、上記表示信号生成部と一緒にソー
ス信号線駆動回路もＩＣチップ上に設ける構成としても
良い。または上記表示信号生成部の一部、または全てを
アクティブマトリクス基板上に設けても良い。

【０１５７】（実施例２）本実施例では、アナログ方式
で駆動する本発明の半導体表示装置について説明する。
図９にアナログ方式で駆動する本発明の半導体表示装置
の一例を、ブロック図で示す。

【０１５８】３０１はソース信号線駆動回路、３０２は
ゲート信号線駆動回路、３０３は画素部を示している。
本実施例ではソース信号線駆動回路とゲート信号線駆動
回路とを１つづつ設けたが、本発明はこの構成に限定さ
れない。ソース信号線駆動回路を２つ設けても良いし、
ゲート信号線駆動回路を２つ設けても良い。

【０１５９】ソース信号線駆動回路３０１は、シフトレ
ジスタ３０１＿１、レベルシフト３０１＿２、サンプリ
ング回路３０１＿３を有している。なおレベルシフト３
０１＿２は必要に応じて用いればよく、必ずしも用いな
くとも良い。また本実施例においてレベルシフト３０１
＿２はシフトレジスタ３０１＿１とサンプリング回路３
０１＿３との間に設ける構成としたが、本発明はこの構
成に限定されない。シフトレジスタ３０１＿１の中にレ
ベルシフト３０１＿２が組み込まれている構成にしても
良い。

【０１６０】画素部３０３では、ソース信号線駆動回路
３０１に接続された複数のソース信号線３０４と、ゲー
ト信号線駆動回路３０２に接続された複数のゲート信号
線３０６とが交差している。そのソース信号線３０４の
１つとゲート信号線３０６の１つとに囲まれた領域に、
画素３０５の薄膜トランジスタ（画素ＴＦＴ）３０７
と、対向電極と画素電極の間に液晶を挟んだ液晶セル３
０８と、保持容量３０９とが設けられている。なお本実
施例では保持容量３０９を設けた構成を示すが、保持容
量３０９は必ずしも設ける必要はない。

【０１６１】またゲート信号線駆動回路３０２は、シフ
トレジスタ、バッファ（いずれも図示せず）を有してい
る。また、レベルシフトを有していても良い。

【０１６２】パネル制御信号であるクロック信号（ＣＬ
Ｋ）、スタートパルス信号（ＳＰ）がシフトレジスタ３
０１＿１に入力される。シフトレジスタ３０１＿１から
表示信号をサンプリングするためのサンプリング信号が
出力される。出力されたサンプリング信号はレベルシフ
ト３０１＿２に入力され、その電位の振幅が大きくなっ
て出力される。

【０１６３】レベルシフト３０１＿２から出力されたサ
ンプリング信号は、サンプリング回路３０１＿３に入力
される。そして同時に、表示信号線を介して表示信号が
サンプリング回路３０１＿３に入力される。

【０１６４】サンプリング回路３０１＿３において、入
力された表示信号がサンプリング信号によってそれぞれ
サンプリングされ、ソース信号線３０４に入力される。

【０１６５】画素ＴＦＴ３０７は、ゲート信号線駆動回
路３０２からゲート信号線３０６を介して入力される選
択信号によってオンの状態になる。サンプリングされて
ソース信号線３０４に入力された表示信号は、オンの状
態の画素ＴＦＴ３０７を介して所定の画素３０５の画素
電極に入力される。

【０１６６】この入力された表示信号の電位により液晶
が駆動し、透過光量を制御して、画素３０５に画像の一
部（各画素に相当する画像）が表示される。

【０１６７】本実施例の構成は、実施例１の構成と自由
に組み合わせて実施することが可能である。

【０１６８】（実施例３）本実施例では、実施例２で示
したソース信号線駆動回路の詳しい回路構成について説
明する。なお実施例２で示したソース信号線駆動回路
は、本実施例で示す構成に限定されない。

【０１６９】図１０に本実施例のソース信号線駆動回路
の回路図を示す。３０１＿１はシフトレジスタ、３０１
＿２はレベルシフト、３０１＿３はサンプリング回路を
示している。

【０１７０】クロック信号ＣＬＫ、スタートパルス信号
ＳＰ、駆動方向切り替え信号ＳＬ／Ｒは、それぞれ図に
示した配線からシフトレジスタ３０１＿１に入力され
る。表示信号は表示信号線３１０を介してサンプリング
回路３０１＿３に入力される。本実施例では４分割で分
割駆動した場合の例を示す。よって、表示信号線３１０
は４本存在する。しかし本実施例はこの構成に限定され
ず、分割数は任意に定めることができる。

【０１７１】各表示信号線３１０に入力された表示信号
は、サンプリング回路３０１＿３において、レベルシフ
ト３０１＿２から入力されるサンプリング信号によって
サンプリングされる。具体的には、表示信号はサンプリ
ング回路３０１＿３が有するアナログスイッチ３１１に
おいてサンプリングされ、それぞれ対応するソース信号
線３０４＿１〜３０４＿４に同時に入力される。

【０１７２】上記動作を繰り返すことによって、全ての
ソース信号線に表示信号が入力される。

【０１７３】図１１（Ａ）にアナログスイッチ３１１の
等価回路図を示す。アナログスイッチ３１１はｎチャネ
ル型ＴＦＴとｐチャネル型ＴＦＴとを有している。表示
信号が図に示す配線からＶｉｎに入力される。そしてレ
ベルシフト３０１＿２から出力されたサンプリング信号
と該サンプリング信号とは逆の極性を有する信号が、そ
れぞれＩＮまたはＩＮｂから入力される。このサンプリ
ング信号によって表示信号がサンプリングされ、サンプ
リングされた表示信号がアナログスイッチのＶｏｕｔか
ら出力される。

【０１７４】図１１（Ｂ）にレベルシフト３０１＿２の
等価回路図を示す。シフトレジスタ３０１＿１から出力
されたサンプリング信号と該サンプリング信号とは逆の
極性を有する信号が、それぞれＶｉｎまたはＶｉｎｂか
ら入力される。また、Ｖｄｄｈはプラスの電圧、Ｖｓｓ
はマイナスの電圧の印加を示している。レベルシフト３
０１＿２は、Ｖｉｎに入力された信号を高電圧化し反転
させた信号が、Ｖｏｕｔｂから出力されるように設計さ
れている。つまり、ＶｉｎにＨｉが入力されるとＶｏｕ
ｔｂからＶｓｓ相当の信号が、Ｌｏが入力されるとＶｏ
ｕｔからＶｄｄｈ相当の信号が出力される。

【０１７５】なお、アナログスイッチとレベルシフト
は、図１１に示した構成に限定されない。

【０１７６】また本実施例の構成は、実施例１または２
の構成と自由に組み合わせて実施することが可能であ
る。

【０１７７】（実施例４）本実施例では、デジタル方式
で駆動する本発明の半導体表示装置について説明する。

【０１７８】図１２にデジタル方式で駆動する本発明の
半導体表示装置のブロック図を示す。ここでは、４ビッ
トのデジタル駆動方式の半導体表示装置を例にとってい
る。

【０１７９】デジタル駆動方式の半導体表示装置は、図
１２に示すように、ソース信号線駆動回路４１２、ゲー
ト信号線駆動回路４０９及び画素部４１３が設けられて
いる。

【０１８０】ソース信号線駆動回路４１２は、シフトレ
ジスタ４０１、複数のラッチ１（ＬＡＴ１）４０３、複
数のラッチ２（ＬＡＴ２）４０４及びＤ／Ａ変換回路４
０６が設けられている。そして外部から入力される表示
信号（本実施例の場合、デジタルの表示信号）のアドレ
ス線４０２（ａ〜ｄ）がラッチ１（ＬＡＴ１）４０３に
接続されている。またラッチパルス線４０５がラッチ２
（ＬＡＴ２）４０４に接続されている。また階調電圧線
４０７が複数のＤ／Ａ変換回路４０６に接続されてい
る。

【０１８１】なお本実施例では、ラッチ１ ４０３およ
びラッチ２ ４０４（ＬＡＴ１およびＬＡＴ２）は、そ
れぞれ４個のラッチが便宜上一まとめに示されている。

【０１８２】そしてソース信号線駆動回路４１２のＤ／
Ａ変換回路４０６に接続されたソース信号線４０８と、
ゲート信号線駆動回路４０９に接続されたゲート信号線
４１０が画素部４１３に設けられている。

【０１８３】画素部４１３において、ソース信号線４０
８と、ゲート信号線４１０とが交差した部分に画素４１
５が設けられており、画素４１５は画素ＴＦＴ４１１及
び液晶セル４１４を有している。

【０１８４】シフトレジスタ４０１からのタイミング信
号により、アドレス線４０２（ａ〜ｄ）に供給されたデ
ジタルの表示信号が、全てのＬＡＴ１ ４０３に順次書
き込まれる。なお、本明細書において、全てのＬＡＴ１
４０３をＬＡＴ１群と総称する。

【０１８５】ＬＡＴ１群へのデジタルの表示信号の書き
込みが一通り終了するまでの期間は、１ライン期間と呼
ばれる。すなわち、一番左側のＬＡＴ１へのデジタルの
表示信号の書き込みが開始されてから、一番右側のＬＡ
Ｔ１へのデジタルの表示信号の書き込みが終了する時点
までの期間が１ライン期間である。なお、ＬＡＴ１群へ
のデジタルの表示信号の書き込みが一通り終了するまで
の期間と、水平帰線期間とを合わせて、１つのライン期
間としても良い。

【０１８６】ＬＡＴ１群に対するデジタルの表示信号の
書き込みが終了した後、ＬＡＴ１群に書き込まれたデジ
タルの表示信号は、ラッチパルス線４０５に入力される
ラッチシグナルによって、全てのＬＡＴ２ ４０４に一
斉に伝送され、書き込まれる。なお、本明細書におい
て、全てのＬＡＴ２をＬＡＴ２群と総称する。

【０１８７】デジタルの表示信号をＬＡＴ２群に伝送し
た後、２順目のライン期間が開始される。よって、シフ
トレジスタ４０１からのタイミング信号により、再びＬ
ＡＴ１群に、アドレス線４０２（ａ〜ｄ）に供給される
デジタルの表示信号の書き込みが順次行なわれる。

【０１８８】この２順目の１ライン期間の開始に合わせ
て、ＬＡＴ２群に書き込まれたデジタルの表示信号がＤ
／Ａ変換回路４０６に一斉に入力される。そして入力さ
れたデジタルの表示信号は、Ｄ／Ａ変換回路４０６にお
いて、そのデジタルの表示信号の有する画像情報に応じ
た電圧を有するアナログの表示信号に変換され、ソース
信号線４０８に入力される。

【０１８９】ゲート信号線駆動回路４０９から出力され
る選択信号によって、対応する画素ＴＦＴ４１１のスイ
ッチングが行われ、ソース信号線４０８に入力されるア
ナログの表示信号によって液晶分子が駆動される。

【０１９０】本実施例では、階調電圧線４０７に入力さ
れる階調電圧の値を各フレーム期間ごとに変化させるこ
とで、Ｄ／Ａ変換回路４０６から出力されるアナログの
表示信号の極性を変化させる。階調電圧線は階調電圧電
源においてその電圧が定められる。以下に階調電圧電源
の詳しい駆動について説明する。

【０１９１】図２３に階調電圧制御部４２０と階調電圧
電源４２６を示す。階調電圧制御部４２０は、制御部４
２１、極性データ信号生成部４２３、交流化信号生成部
４２５を有している。

【０１９２】制御部４２１の外部から制御部４２１に入
力される外部タイミング信号によって、制御部４２１に
おいてパネル制御信号と、アドレスカウンタコントロー
ル信号と、コントロール信号とが生成される。パネル制
御信号とはソース信号線駆動回路とゲート信号線駆動回
路とに入力される、クロック信号（ＣＬＫ）、スタート
パルス信号（ＳＰ）等の信号である。

【０１９３】アドレスカウンタコントロール信号とコン
トロール信号は、制御部４２１からアドレスカウンタ４
２２と交流化信号生成部４２５にそれぞれ入力される。

【０１９４】極性データ信号生成部４２３は極性データ
信号を生成する部分である。そして極性データ信号と
は、全ての画素に入力される表示信号の極性についての
情報（極性データ）を有している。

【０１９５】本実施例では、極性データ信号生成部４２
３にアドレスカウンタ４２２とメモリ４２４とが設けら
れている。なお本実施例は上記構成に限定されない。極
性データ信号生成部は、全ての画素に入力される表示信
号の極性についての情報（極性データ）を有する極性信
号を生成することができるならば、どの様な構成を有し
ていても良い。

【０１９６】極性データ信号生成部４２３に入力された
アドレスカウンタコントロール信号は、アドレスカウン
タ４２２に入力される。アドレスカウンタ４２２は、入
力されたアドレスカウンタコントロール信号によって駆
動し、カウンタ信号を生成する。カウンタ信号は、メモ
リ４２４のアドレスを指定するカウンタ値を情報として
有している。メモリ４２４には、全ての画素に入力され
る表示信号の極性についての情報（極性データ）がｍ通
り記憶されている。

【０１９７】このｍ通りの極性データは、メモリ４２４
のアドレスの０番地から（ｍ−１）番地に記憶されてい
る。生成したカウンタ信号のカウンタ値によってメモリ
４２４のアドレスが指定される。例えばカウンタ値が０
だとメモリ回路４２４のアドレスの０番地が指定され、
カウンタ値が１だと１番地が、カウンタ値が２だと２番
地が、カウンタ値が（ｍ−１）だと（ｍ−１）番地がそ
れぞれ指定される。

【０１９８】なおカウンタ値は、０から（ｍ−１）まで
の値を一通りとったら、再び０から（ｍ−１）までの値
をとっていく。つまりメモリ回路４２４のアドレスが０
番地から（ｍ−１）番地まで一通り指定されたら、再び
０番地から（ｍ−１）番地までの指定が開始される。カ
ウンタ値がとる値に特に順番はなく、０から（ｍ−１）
までの値を順にとっても良いし、ランダムにとっても良
い。

【０１９９】極性データの数ｍは２より大きく、観察者
に視認されていた画面上のチラツキ、縦縞及び横縞を従
来例に比べて抑えることができる大きさであれば良い。
極性データの数ｍは、大きければ大きいほど観察者に視
認されていた画面上のチラツキ、縦縞及び横縞をより抑
えることができる。

【０２００】メモリ４２４のアドレスに記憶されている
極性データがカウンタ信号によって指定されると、該極
性データを情報として有する極性データ信号が、極性デ
ータ信号生成部４２３において生成される。生成された
極性データ信号は交流化信号生成部４２５に入力され
る。

【０２０１】交流化信号生成部４２５は、制御部４２１
から入力されたコントロール信号で駆動し、入力された
極性データ信号から交流化信号を生成する。交流化信号
は、各画素に入力される表示信号の極性を情報として有
しており、その波形は交流波形である。生成された交流
化信号は階調電圧電源４２６に入力される。

【０２０２】階調電圧電源４２６において交流化信号が
入力されると、交流化信号が有する各画素に入力される
表示信号の極性の情報に従って階調電圧線４０７に入力
される階調電圧の値を制御する。階調電圧の値が制御さ
れることでＤ／Ａ変換回路４０６から出力されるアナロ
グの表示信号の極性が制御される。

【０２０３】Ｄ／Ａ変換回路４０６から出力されるアナ
ログの表示信号は、各ソース信号線に入力される。

【０２０４】上記構成によって、実施の形態において示
したような本発明の駆動方法が実現される。

【０２０５】なお本実施の形態では、表示信号を形成す
るための図２３で示した階調電圧制御部４２０及び階調
電圧電源４２６を外付けの回路としてＩＣチップ（単結
晶シリコン上に形成されたＭＯＳＦＥＴで構成される半
導体回路）上に設けている。そして階調電圧制御部４２
０及び階調電圧電源４２６は、ＦＰＣ（フレキシブル・
プリント・サーキット）を介してアクティブマトリクス
基板上に設けられたソース信号線駆動回路及びゲート信
号線駆動回路と接続している。ただし、本発明は上記構
成に限られず、上記階調電圧制御部４２０及び階調電圧
電源４２６と一緒にソース信号線駆動回路もＩＣチップ
上に設ける構成としても良い。または上記階調電圧制御
部４２０の一部、または全てをアクティブマトリクス基
板上に設けても良い。または上記階調電圧電源４２６の
一部、または全てをアクティブマトリクス基板上に設け
ても良い。

【０２０６】（実施例５）本発明の半導体表示装置の１
つである液晶表示装置の作成方法の一例について、図１
３〜図１６を用いて説明する。ここでは、画素部の画素
ＴＦＴおよび保持容量と、画素部の周辺に設けられるソ
ース信号線駆動回路及びゲート信号線駆動回路のＴＦＴ
を同時に作製する方法について、工程に従って詳細に説
明する。

【０２０７】図１３（Ａ）において、基板５０１にはコ
ーニング社の＃７０５９ガラスや＃１７３７ガラスなど
に代表されるバリウムホウケイ酸ガラスやアルミノホウ
ケイ酸ガラスなどのガラス基板や石英基板などを用い
る。ガラス基板を用いる場合には、ガラス歪み点よりも
１０〜２０℃程度低い温度であらかじめ熱処理しておい
ても良い。そして、基板５０１のＴＦＴを形成する表面
に、基板５０１からの不純物拡散を防ぐために、酸化シ
リコン膜、窒化シリコン膜または酸化窒化シリコン膜な
どの絶縁膜から成る下地膜５０２を形成する。例えば、
プラズマＣＶＤ法でＳｉＨ₄、ＮＨ₃、Ｎ₂Ｏから作製さ
れる酸化窒化シリコン膜５０２ａを１０〜２００nm（好
ましくは５０〜１００nm）、同様にＳｉＨ₄、Ｎ₂Ｏから
作製される酸化窒化水素化シリコン膜５０２ｂを５０〜
２００nm（好ましくは１００〜１５０nm）の厚さに積層
して形成する。ここでは下地膜５０２を２層構造として
示したが、前記絶縁膜の単層膜または２層以上積層させ
て形成しても良い。

【０２０８】酸化窒化シリコン膜５０２ａは平行平板型
のプラズマＣＶＤ法を用いて形成する。酸化窒化シリコ
ン膜５０２ａは、ＳｉＨ₄を１０SCCM、ＮＨ₃を１００SC
CM、Ｎ₂Ｏを２０SCCMとして反応室に導入し、基板温度
３２５℃、反応圧力４０Pa、放電電力密度０．４１W/cm
²、放電周波数６０MHzとした。一方、酸化窒化水素化シ
リコン膜５０２ｂは、ＳｉＨ₄を５SCCM、Ｎ₂Ｏを１２０
SCCM、Ｈ₂を１２５SCCMとして反応室に導入し、基板温
度４００℃、反応圧力２０Pa、放電電力密度０．４１W/
cm²、放電周波数６０MHzの条件下で形成した。これらの
膜は、基板温度を変化させ、反応ガスの切り替えのみで
連続して形成することができる。

【０２０９】このようにして作製した酸化窒化シリコン
膜５０２ａは、密度が９．２８×１０²²/cm³であり、フ
ッ化水素アンモニウム（ＮＨ₄ＨＦ₂）を７．１３％とフ
ッ化アンモニウム（ＮＨ₄Ｆ）を１５．４％含む混合溶
液（ステラケミファ社製、商品名ＬＡＬ５００）の２０
℃におけるエッチング速度が約６３nm/minと遅く、緻密
で硬い膜である。このような膜を下地膜に用いると、こ
の上に形成する半導体層にガラス基板からのアルカリ金
属元素が拡散するのを防ぐのに有効である。

【０２１０】次に、２５〜８０nm（好ましくは３０〜６
０nm）の厚さで非晶質構造を有する非晶質半導体層５０
３ａを、プラズマＣＶＤ法やスパッタ法などの方法で形
成する。非晶質構造を有する半導体膜には、非晶質半導
体層や微結晶半導体膜があり、非晶質シリコンゲルマニ
ウム膜などの非晶質構造を有する化合物半導体膜を適用
しても良い。プラズマＣＶＤ法で非晶質半導体層５０３
ａとして非晶質シリコン膜を形成する場合には、下地膜
５０２と非晶質半導体層５０３ａとは両者を連続形成す
ることも可能である。例えば、前述のように酸化窒化シ
リコン膜５０２ａと酸化窒化水素化シリコン膜５０２ｂ
をプラズマＣＶＤ法で連続して成膜後、反応ガスをＳｉ
Ｈ₄、Ｎ₂Ｏ、Ｈ₂からＳｉＨ₄とＨ₂或いはＳｉＨ₄のみに
切り替えれば、一旦大気雰囲気に晒すことなく連続形成
できる。その結果、酸化窒化水素化シリコン膜５０２ｂ
の表面の汚染を防ぐことが可能となり、作製するＴＦＴ
の特性バラツキやしきい値電圧の変動を低減させること
ができる。

【０２１１】そして、結晶化の工程を行い非晶質半導体
層５０３ａから結晶質半導体層５０３ｂを作製する。そ
の方法としてレーザーアニール法や熱アニール法（固相
成長法）、またはラピットサーマルアニール法（ＲＴＡ
法）を適用することができる。前述のようなガラス基板
や耐熱性の劣るプラスチック基板を用いる場合には、特
にレーザーアニール法を適用することが好ましい。ＲＴ
Ａ法では、赤外線ランプ、ハロゲンランプ、メタルハラ
イドランプ、キセノンランプなどを光源に用いる。或い
は特開平７−１３０６５２号公報で開示された技術に従
って、触媒元素を用いる結晶化法で結晶質半導体層５０
３ｂを形成することもできる。結晶化の工程ではまず、
非晶質半導体層が含有する水素を放出させておくことが
好ましく、４００〜５００℃で１時間程度の熱処理を行
い含有する水素量を５atom％以下にしてから結晶化させ
ると膜表面の荒れを防ぐことができるので良い。

【０２１２】また、プラズマＣＶＤ法で非晶質シリコン
膜の形成工程において、反応ガスにＳｉＨ₄とアルゴン
（Ａｒ）を用い、成膜時の基板温度を４００〜４５０℃
として形成すると、非晶質シリコン膜の含有水素濃度を
５atomic%以下にすることもできる。このような場合に
おいて水素を放出させるための熱処理は不要となる。

【０２１３】結晶化をレーザーアニール法にて行う場合
には、パルス発振型または連続発振型のエキシマレーザ
ーやアルゴンレーザーをその光源とする。パルス発振型
のエキシマレーザーを用いる場合には、レーザー光を線
状に加工してレーザーアニールを行う。レーザーアニー
ル条件は実施者が適宣選択するものであるが、例えば、
レーザーパルス発振周波数３０Ｈｚとし、レーザーエネ
ルギー密度を１００〜５００mJ/cm²(代表的には３００
〜４００mJ/cm²)とする。そして線状ビームを基板全面
に渡って照射し、この時の線状ビームの重ね合わせ率
（オーバーラップ率）を８０〜９８％として行う。この
ようにして図１３（Ｂ）に示すように結晶質半導体層５
０３ｂを得ることができる。

【０２１４】そして、結晶質半導体層５０３ｂ上に第１
のフォトマスク（ＰＭ１）を用い、フォトリソグラフィ
ーの技術を用いてレジストパターンを形成し、ドライエ
ッチングによって結晶質半導体層を島状に分割し、図１
３（Ｃ）に示すように島状半導体層５０４〜５０８を形
成する。結晶質シリコン膜のドライエッチングにはＣＦ
₄とＯ₂の混合ガスを用いる。

【０２１５】このような島状半導体層に対し、ＴＦＴの
しきい値電圧（Ｖth）を制御する目的でｐ型を付与する
不純物元素を１×１０¹⁶〜５×１０¹⁷atoms/cm³程度の
濃度で島状半導体層の全面に添加しても良い。半導体に
対してｐ型を付与する不純物元素には、ホウ素（Ｂ）、
アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律表
第１３族の元素が知られている。その方法として、イオ
ン注入法やイオンドープ法（或いはイオンシャワードー
ピング法）を用いることができるが、大面積基板を処理
するにはイオンドープ法が適している。イオンドープ法
ではジボラン（Ｂ₂Ｈ₆）をソースガスとして用いホウ素
（Ｂ）を添加する。このような不純物元素の注入は必ず
しも必要でなく省略しても差し支えないが、特にｎチャ
ネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるた
めに好適に用いる手法である。

【０２１６】ゲート絶縁膜５０９はプラズマＣＶＤ法ま
たはスパッタ法を用い、膜厚を４０〜１５０nmとしてシ
リコンを含む絶縁膜で形成する。本実施例では、１２０
nmの厚さで酸化窒化シリコン膜から形成する。また、Ｓ
ｉＨ₄とＮ₂ＯにＯ₂を添加させて作製された酸化窒化シ
リコン膜は、膜中の固定電荷密度が低減されているので
この用途に対して好ましい材料となる。また、ＳｉＨ₄
とＮ₂ＯとＨ₂とから作製する酸化窒化シリコン膜はゲー
ト絶縁膜の界面欠陥密度を低減できるので好ましい。勿
論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限
定されるものでなく、他のシリコンを含む絶縁膜を単層
または積層構造として用いても良い。例えば、酸化シリ
コン膜を用いる場合には、プラズマＣＶＤ法で、ＴＥＯ
Ｓ（Tetraethyl Orthosilicate）とＯ₂とを混合し、反
応圧力４０Pa、基板温度３００〜４００℃とし、高周波
（１３．５６MHz）電力密度０．５〜０．８W/cm²で放電
させて形成することができる。このようにして作製され
た酸化シリコン膜は、その後４００〜５００℃の熱アニ
ールによりゲート絶縁膜として良好な特性を得ることが
できる。（図１３（Ｃ））

【０２１７】そして、図１３（Ｄ）に示すように、第１
の形状のゲート絶縁膜５０９上にゲート電極を形成する
ための耐熱性導電層５１１を２００〜４００nm（好まし
くは２５０〜３５０nm）の厚さで形成する。耐熱性導電
層５１１は単層で形成しても良いし、必要に応じて二層
あるいは三層といった複数の層から成る積層構造として
も良い。耐熱性導電層にはＴａ、Ｔｉ、Ｗから選ばれた
元素、または前記元素を成分とする合金か、前記元素を
組み合わせた合金膜が含まれる。これらの耐熱性導電層
はスパッタ法やＣＶＤ法で形成されるものであり、低抵
抗化を図るために含有する不純物濃度を低減させること
が好ましく、特に酸素濃度に関しては３０ｐｐｍ以下と
すると良い。本実施例ではＷ膜を３００nmの厚さで形成
する。Ｗ膜はＷをターゲットとしてスパッタ法で形成し
ても良いし、６フッ化タングステン（ＷＦ₆）を用いて
熱ＣＶＤ法で形成することもできる。いずれにしてもゲ
ート電極として使用するためには低抵抗化を図る必要が
あり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望
ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を
図ることができるが、Ｗ中に酸素などの不純物元素が多
い場合には結晶化が阻害され高抵抗化する。このことよ
り、スパッタ法による場合、純度９９．９９９９％のＷ
ターゲットを用い、さらに成膜時に気相中からの不純物
の混入がないように十分配慮してＷ膜を形成することに
より、抵抗率９〜２０μΩｃｍを実現することができ
る。

【０２１８】一方、耐熱性導電層５１１にＴａ膜を用い
る場合には、同様にスパッタ法で形成することが可能で
ある。Ｔａ膜はスパッタガスにＡｒを用いる。また、ス
パッタ時のガス中に適量のＸｅやＫｒを加えておくと、
形成する膜の内部応力を緩和して膜の剥離を防止するこ
とができる。α相のＴａ膜の抵抗率は２０μΩcm程度で
ありゲート電極に使用することができるが、β相のＴａ
膜の抵抗率は１８０μΩcm程度でありゲート電極とする
には不向きであった。ＴａＮ膜はα相に近い結晶構造を
持つので、Ｔａ膜の下地にＴａＮ膜を形成すればα相の
Ｔａ膜が容易に得られる。また、図示しないが、耐熱性
導電層５１１の下に２〜２０nm程度の厚さでリン（Ｐ）
をドープしたシリコン膜を形成しておくことは有効であ
る。これにより、その上に形成される導電膜の密着性向
上と酸化防止を図ると同時に、耐熱性導電層５１１が微
量に含有するアルカリ金属元素が第１の形状のゲート絶
縁膜５０９に拡散するのを防ぐことができる。いずれに
しても、耐熱性導電層５１１は抵抗率を１０〜５０μΩ
cmの範囲ですることが好ましい。

【０２１９】次に、第２のフォトマスク（ＰＭ２）を用
い、フォトリソグラフィーの技術を使用してレジストに
よるマスク５１２〜５１７を形成する。そして、第１の
エッチング処理を行う。本実施例ではＩＣＰエッチング
装置を用い、エッチング用ガスにＣｌ₂とＣＦ₄を用い、
１Paの圧力で３．２W/cm²のＲＦ（13.56MHz）電力を投
入してプラズマを形成して行う。基板側（試料ステー
ジ）にも２２４mW/cm²のＲＦ（13.56MHz）電力を投入
し、これにより実質的に負の自己バイアス電圧が印加さ
れる。この条件でＷ膜のエッチング速度は約１００nm/m
inである。第１のエッチング処理はこのエッチング速度
を基にＷ膜がちょうどエッチングされる時間を推定し、
それよりもエッチング時間を２０％増加させた時間をエ
ッチング時間とした。

【０２２０】第１のエッチング処理により第１のテーパ
ー形状を有する導電層５１８〜５２３が形成される。導
電層５１８〜５２３のテーパー部の角度は１５〜３０°
となるように形成される。残渣を残すことなくエッチン
グするためには、１０〜２０％程度の割合でエッチング
時間を増加させるオーバーエッチングを施すものとす
る。Ｗ膜に対する酸化窒化シリコン膜（第１の形状のゲ
ート絶縁膜５０９）の選択比は２〜４（代表的には３）
であるので、オーバーエッチング処理により、酸化窒化
シリコン膜が露出した面は２０〜５０nm程度エッチング
され第１のテーパー形状を有する導電層５１８〜５２３
の端部近傍にテーパー形状が形成された第２の形状のゲ
ート絶縁膜５８０が形成される。

【０２２１】そして、第１のドーピング処理を行い一導
電型の不純物元素を島状半導体層に添加する。ここで
は、ｎ型を付与する不純物元素添加の工程を行う。第１
の形状の導電層を形成したマスク５１２〜５１７をその
まま残し、第１のテーパー形状を有する導電層５１８〜
５２３をマスクとして自己整合的にｎ型を付与する不純
物元素をイオンドープ法で添加する。ｎ型を付与する不
純物元素をゲート電極の端部におけるテーパー部と第２
の形状のゲート絶縁膜５８０とを通して、その下に位置
する半導体層に達するように添加するためにドーズ量を
１×１０¹³〜５×１０¹⁴atoms/cm²とし、加速電圧を８
０〜１６０ｋｅＶとして行う。ｎ型を付与する不純物元
素として１５族に属する元素、典型的にはリン（Ｐ）ま
たは砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用
いた。このようなイオンドープ法により第１の不純物領
域５２４〜５２８には１×１０²⁰〜１×１０²¹atomic/c
m³の濃度範囲でｎ型を付与する不純物元素が添加され、
テーパー部の下方に形成される第２の不純物領域（Ａ）
５２９〜５３３には同領域内で必ずしも均一ではないが
１×１０¹⁷〜１×１０²⁰atomic/cm³の濃度範囲でｎ型を
付与する不純物元素が添加される。（図１４（Ａ））

【０２２２】この工程において、第２の不純物領域
（Ａ）５２９〜５３３において、少なくとも第１の形状
の導電層５１８〜５２３と重なった部分に含まれるｎ型
を付与する不純物元素の濃度変化は、テーパー部の膜厚
変化を反映する。即ち、第２の不純物領域（Ａ）５２９
〜５３３へ添加されるリン（Ｐ）の濃度は、第１の形状
の導電層５１８〜５２３に重なる領域において、該導電
層の端部から内側に向かって徐々に濃度が低くなる。こ
れはテーパー部の膜厚の差によって、半導体層に達する
リン（Ｐ）の濃度が変化するためである。

【０２２３】次に、図１４（Ｂ）に示すように第２のエ
ッチング処理を行う。エッチング処理も同様にＩＣＰエ
ッチング装置により行い、エッチングガスにＣＦ₄とＣ
ｌ₂の混合ガスを用い、ＲＦ電力３．２W/cm²(13.56MH
z)、バイアス電力４５mW/cm²(13.56MHz)、圧力１．０Ｐ
ａでエッチングを行う。この条件で形成される第２の形
状を有する導電層５４０〜５４５が形成される。その端
部にはテーパー部が形成され、該端部から内側にむかっ
て徐々に厚さが増加するテーパー形状となる。第１のエ
ッチング処理と比較して基板側に印加するバイアス電力
を低くした分等方性エッチングの割合が多くなり、テー
パー部の角度は３０〜６０°となる。マスク５１２〜５
１７はエッチングされて端部が削れ、マスク５３４〜５
３９となる。また、第２の形状のゲート絶縁膜５８０の
表面が４０nm程度エッチングされ、新たに第３の形状の
ゲート絶縁膜５７０が形成される。

【０２２４】そして、第１のドーピング処理よりもドー
ズ量を下げ高加速電圧の条件でｎ型を付与する不純物元
素をドーピングする。例えば、加速電圧を７０〜１２０
ｋｅＶとし、１×１０¹³/cm²のドーズ量で行い、第２の
形状を有する導電層５４０〜５４５と重なる領域の不純
物濃度を１×１０¹⁶〜１×１０¹⁸atoms/cm³となるよう
にする。このようにして、第２の不純物領域（Ｂ）５４
６〜５５０を形成する。

【０２２５】そして、ｐチャネル型ＴＦＴを形成する島
状半導体層５０４、５０６に一導電型とは逆の導電型の
不純物領域５５６、５５７を形成する。この場合も第２
の形状の導電層５４０、５４２をマスクとしてｐ型を付
与する不純物元素を添加し、自己整合的に不純物領域を
形成する。このとき、ｎチャネル型ＴＦＴを形成する島
状半導体層５０５、５０７、５０８は、第３のフォトマ
スク（ＰＭ３）を用いてレジストのマスク５５１〜５５
３を形成し全面を被覆しておく。ここで形成される不純
物領域５５６、５５７はジボラン（Ｂ₂Ｈ₆）を用いたイ
オンドープ法で形成する。不純物領域５５６、５５７の
ｐ型を付与する不純物元素の濃度は、２×１０²⁰〜２×
１０²¹atoms/cm³となるようにする。

【０２２６】しかしながら、この不純物領域５５６、５
５７は詳細にはｎ型を付与する不純物元素を含有する３
つの領域に分けて見ることができる。第３の不純物領域
５５６ａ、５５７ａは１×１０²⁰〜１×１０²¹atoms/cm
³の濃度でｎ型を付与する不純物元素を含み、第４の不
純物領域（Ａ）５５６ｂ、５５７ｂは１×１０¹⁷〜１×
１０²⁰atoms／cm³⁶の濃度でｎ型を付与する不純物元素
を含み、第４の不純物領域（Ｂ）５５６ｃ、５５７ｃは
１×１０¹⁶〜５×１０¹⁸atoms/cm³の濃度でｎ型を付与
する不純物元素を含んでいる。しかし、これらの不純物
領域５５６ｂ、５５６ｃ、５５７ｂ、５５７ｃのｐ型を
付与する不純物元素の濃度を１×１０¹⁹atoms／cm³以上
となるようにし、第３の不純物領域５５６ａ、５５７ａ
においては、ｐ型を付与する不純物元素の濃度をｎ型を
付与する不純物元素の濃度の１．５から３倍となるよう
にすることにより、第３の不純物領域でｐチャネル型Ｔ
ＦＴのソース領域およびドレイン領域として機能するた
めに何ら問題は生じない。また、第４の不純物領域
（Ｂ）５５６ｃ、５５７ｃは一部が第２のテーパー形状
を有する導電層５４０または５４２と一部が重なって形
成される。

【０２２７】その後、図１５（Ａ）に示すように、第２
の形状を有する導電層５４０〜５４５およびゲート絶縁
膜５７０上に第１の層間絶縁膜５５８を形成する。第１
の層間絶縁膜５５８は酸化シリコン膜、酸化窒化シリコ
ン膜、窒化シリコン膜、またはこれらを組み合わせた積
層膜で形成すれば良い。いずれにしても第１の層間絶縁
膜５５８は無機絶縁物材料から形成する。第１の層間絶
縁膜５５８の膜厚は１００〜２００nmとする。第１の層
間絶縁膜５５８として酸化シリコン膜を用いる場合に
は、プラズマＣＶＤ法でＴＥＯＳとＯ₂とを混合し、反
応圧力４０Pa、基板温度３００〜４００℃とし、高周波
（１３．５６MHz）電力密度０．５〜０．８W/cm²で放電
させて形成することができる。また、第１の層間絶縁膜
５５８として酸化窒化シリコン膜を用いる場合には、プ
ラズマＣＶＤ法でＳｉＨ₄、Ｎ₂Ｏ、ＮＨ₃から作製され
る酸化窒化シリコン膜、またはＳｉＨ₄、Ｎ₂Ｏから作製
される酸化窒化シリコン膜で形成すれば良い。この場合
の作製条件は反応圧力２０〜２００Pa、基板温度３００
〜４００℃とし、高周波（６０MHz）電力密度０．１〜
１．０W/cm²で形成することができる。また、第１の層
間絶縁膜５５８としてＳｉＨ₄、Ｎ₂Ｏ、Ｈ₂から作製さ
れる酸化窒化水素化シリコン膜を適用しても良い。窒化
シリコン膜も同様にプラズマＣＶＤ法でＳｉＨ₄、ＮＨ₃
から作製することが可能である。

【０２２８】そして、それぞれの濃度で添加されたｎ型
またはｐ型を付与する不純物元素を活性化する工程を行
う。この工程はファーネスアニール炉を用いる熱アニー
ル法で行う。その他に、レーザーアニール法、またはラ
ピッドサーマルアニール法（ＲＴＡ法）を適用すること
ができる。熱アニール法では酸素濃度が１ｐｐｍ以下、
好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜
７００℃、代表的には５００〜６００℃で行うものであ
り、本実施例では５５０℃で４時間の熱処理を行った。
また、基板５０１に耐熱温度が低いプラスチック基板を
用いる場合にはレーザーアニール法を適用することが好
ましい。

【０２２９】活性化の工程に続いて、雰囲気ガスを変化
させ、３〜１００％の水素を含む雰囲気中で、３００〜
４５０℃で１〜１２時間の熱処理を行い、島状半導体層
を水素化する工程を行う。この工程は熱的に励起された
水素により島状半導体層にある１０¹⁶〜１０¹⁸/cm³のダ
ングリングボンドを終端する工程である。水素化の他の
手段として、プラズマ水素化（プラズマにより励起され
た水素を用いる）を行っても良い。いずれにしても、島
状半導体層５０４〜５０８中の欠陥密度を１０ ¹⁶/cm³以
下とすることが望ましく、そのために水素を０．０１〜
０．１atomic％程度付与すれば良い。

【０２３０】そして、有機絶縁物材料からなる第２の層
間絶縁膜５５９を１．０〜２．０μｍの平均膜厚で形成
する。有機樹脂材料としては、ポリイミド、アクリル、
ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロ
ブテン）等を使用することができる。例えば、基板に塗
布後、熱重合するタイプのポリイミドを用いる場合に
は、クリーンオーブンで３００℃で焼成して形成する。
また、アクリルを用いる場合には、２液性のものを用
い、主材と硬化剤を混合した後、スピナーを用いて基板
全面に塗布した後、ホットプレートで８０℃で６０秒の
予備加熱を行い、さらにクリーンオーブンで２５０℃で
６０分焼成して形成することができる。

【０２３１】このように、第２の層間絶縁膜５５９を有
機絶縁物材料で形成することにより、表面を良好に平坦
化させることができる。また、有機樹脂材料は一般に誘
電率が低いので、寄生容量を低減できる。しかし、吸湿
性があり保護膜としては適さないので、本実施例のよう
に、第１の層間絶縁膜５５８として形成した酸化シリコ
ン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み
合わせて用いると良い。

【０２３２】その後、第４のフォトマスク（ＰＭ４）を
用い、所定のパターンのレジストマスクを形成し、それ
ぞれの島状半導体層に形成されソース領域またはドレイ
ン領域とする不純物領域に達するコンタクトホールを形
成する。コンタクトホールはドライエッチング法で形成
する。この場合、エッチングガスにＣＦ₄、Ｏ₂、Ｈｅの
混合ガスを用い有機樹脂材料から成る第２の層間絶縁膜
５５９をまずエッチングし、その後、続いてエッチング
ガスをＣＦ₄、Ｏ₂として第１の層間絶縁膜５５８をエッ
チングする。さらに、島状半導体層との選択比を高める
ために、エッチングガスをＣＨＦ₃に切り替えて第３の
形状のゲート絶縁膜５７０をエッチングすることにより
コンタクトホールを形成することができる。

【０２３３】そして、導電性の金属膜をスパッタ法や真
空蒸着法で形成し、第５のフォトマスク（ＰＭ５）によ
りレジストマスクパターンを形成し、エッチングによっ
てソース線５６０〜５６４とドレイン線５６５〜５６８
を形成する。画素電極５６９はドレイン線と一緒に形成
される。画素電極５７１は隣の画素に帰属する画素電極
を表している。図示していないが、本実施例ではこの配
線を、Ｔｉ膜を５０〜１５０nmの厚さで形成し、島状半
導体層のソースまたはドレイン領域を形成する不純物領
域とコンタクトを形成し、そのＴｉ膜上に重ねてアルミ
ニウム（Ａｌ）を３００〜４００nmの厚さで形成し、さ
らにその上に透明導電膜を８０〜１２０nmの厚さで形成
した。透明導電膜には酸化インジウム酸化亜鉛合金（Ｉ
ｎ₂Ｏ₃―ＺｎＯ）、酸化亜鉛（ＺｎＯ）も適した材料で
あり、さらに可視光の透過率や導電率を高めるためにガ
リウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）な
どを好適に用いることができる。

【０２３４】こうして５枚のフォトマスクにより、同一
の基板上に、駆動回路（ソース信号線駆動回路及びゲー
ト信号線駆動回路）のＴＦＴと、画素部の画素ＴＦＴと
を有した基板を完成させることができる。駆動回路には
第１のｐチャネル型ＴＦＴ６００、第１のｎチャネル型
ＴＦＴ６０１、第２のｐチャネル型ＴＦＴ６０２、第２
のｎチャネル型ＴＦＴ６０３、画素部には画素ＴＦＴ６
０４、保持容量６０５が形成されている。本明細書では
便宜上このような基板をアクティブマトリクス基板と呼
ぶ。

【０２３５】第１のｐチャネル型ＴＦＴ６００には、第
２のテーパー形状を有する導電層がゲート電極６２０と
しての機能を有し、島状半導体層５０４にチャネル形成
領域６０６、ソース領域またはドレイン領域として機能
する第３の不純物領域６０７ａ、ゲート電極６２０と重
ならないＬＤＤ領域を形成する第４の不純物領域（Ａ）
６０７ｂ、一部がゲート電極６２０と重なるＬＤＤ領域
を形成する第４の不純物領域（Ｂ）６０７ｃを有する構
造となっている。

【０２３６】第１のｎチャネル型ＴＦＴ６０１には、第
２のテーパー形状を有する導電層がゲート電極６２１と
しての機能を有し、島状半導体層５０５にチャネル形成
領域６０８、ソース領域またはドレイン領域として機能
する第１の不純物領域６０９ａ、ゲート電極６２１と重
ならないＬＤＤ領域を形成する第２の不純物領域（Ａ）
６０９ｂ、一部がゲート電極６２１と重なるＬＤＤ領域
を形成する第２の不純物領域（Ｂ）６０９ｃを有する構
造となっている。チャネル長２〜７μｍに対して、第２
の不純物領域（Ｂ）６０９ｃがゲート電極６２１と重な
る部分の長さは０．１〜０．３μｍとする。このＬovの
長さはゲート電極６２１の厚さとテーパー部の角度から
制御する。ｎチャネル型ＴＦＴにおいてこのようなＬＤ
Ｄ領域を形成することにより、ドレイン領域近傍に発生
する高電界を緩和して、ホットキャリアの発生を防ぎ、
ＴＦＴの劣化を防止することができる。

【０２３７】駆動回路の第２のｐチャネル型ＴＦＴ６０
２は同様に、第２のテーパー形状を有する導電層がゲー
ト電極６２２としての機能を有し、島状半導体層５０６
にチャネル形成領域６１０、ソース領域またはドレイン
領域として機能する第３の不純物領域６１１ａ、ゲート
電極６２２と重ならないＬＤＤ領域を形成する第４の不
純物領域（Ａ）６１１ｂ、一部がゲート電極６２２と重
なるＬＤＤ領域を形成する第４の不純物領域（Ｂ）６１
１ｃを有する構造となっている。

【０２３８】駆動回路の第２のｎチャネル型ＴＦＴ６０
３には、第２のテーパー形状を有する導電層がゲート電
極６２３としての機能を有し、島状半導体層５０７にチ
ャネル形成領域６１２、ソース領域またはドレイン領域
として機能する第１の不純物領域６１３ａ、ゲート電極
６２３と重ならないＬＤＤ領域を形成する第２の不純物
領域（Ａ）６１３ｂ、一部がゲート電極６２３と重なる
ＬＤＤ領域を形成する第２の不純物領域（Ｂ）６１３ｃ
を有する構造となっている。第２のｎチャネル型ＴＦＴ
６０１と同様に第２の不純物領域（Ｂ）６１３ｃがゲー
ト電極６２３と重なる部分の長さは０．１〜０．３μｍ
とする。

【０２３９】駆動回路はシフトレジスタ、バッファ等の
ロジック回路やアナログスイッチで形成されるサンプリ
ング回路などを有している。図１５（Ｂ）ではこれらを
形成するＴＦＴを一対のソース・ドレイン間に一つのゲ
ート電極を設けたシングルゲートの構造で示したが、複
数のゲート電極を一対のソース・ドレイン間に設けたマ
ルチゲート構造としても差し支えない。

【０２４０】画素ＴＦＴ６０４には、第２のテーパー形
状を有する導電層がゲート電極６２４としての機能を有
し、島状半導体層５０８にチャネル形成領域６１４ａ、
６１４ｂ、ソース領域またはドレイン領域として機能す
る第１の不純物領域６１５ａ、６１７、ゲート電極６２
４と重ならないＬＤＤ領域を形成する第２の不純物領域
（Ａ）６１５ｂ、一部がゲート電極６２４と重なるＬＤ
Ｄ領域を形成する第２の不純物領域（Ｂ）６１５ｃを有
する構造となっている。第２の不純物領域（Ｂ）６１３
ｃがゲート電極６２４と重なる部分の長さは０．１〜
０．３μｍとする。また、第１の不純物領域６１７から
延在し、第２の不純物領域（Ａ）６１９ｂ、第２の不純
物領域（Ｂ）６１９ｃ、導電型を決定する不純物元素が
添加されていない領域６１８を有する半導体層と、第３
の形状を有するゲート絶縁膜と同層で形成される絶縁層
と、第２のテーパー形状を有する導電層から形成される
容量配線６２５から保持容量６０５が形成されている。

【０２４１】画素ＴＦＴ６０４のゲート電極６２４はゲ
ート絶縁膜５７０を介してその下の島状半導体層５０８
と交差し、さらに複数の島状半導体層に跨って延在して
ゲート信号線を兼ねている。保持容量６０５は、画素Ｔ
ＦＴ６０４のドレイン領域６２７から延在する半導体層
とゲート絶縁膜５７０を介して容量配線６２５が重なる
領域で形成されている。この構成において半導体層６１
８には、価電子制御を目的とした不純物元素は添加され
ていない。

【０２４２】以上の様な構成は、画素ＴＦＴおよび駆動
回路が要求する仕様に応じて各回路を構成するＴＦＴの
構造を最適化し、半導体表示装置の動作性能と信頼性を
向上させることを可能としている。さらにゲート電極
を、耐熱性を有する導電性材料で形成することによりＬ
ＤＤ領域やソース領域およびドレイン領域の活性化を容
易としている。さらに、ゲート電極にゲート絶縁膜を介
して重なるＬＤＤ領域を形成する際に、導電型を制御す
る目的で添加した不純物元素に濃度勾配を持たせてＬＤ
Ｄ領域を形成することで、特にドレイン領域近傍におけ
る電界緩和効果が高まることが期待できる。

【０２４３】アクティブマトリクス型の液晶表示装置の
場合、第１のｐチャネル型ＴＦＴ６００と第１のｎチャ
ネル型ＴＦＴ６０１は高速動作を重視するシフトレジス
タ、バッファ、レベルシフトなどを形成するのに用い
る。図１５（Ｂ）ではこれらの回路をロジック回路部と
して表している。第１のｎチャネル型ＴＦＴ６０１の第
２の不純物領域（Ｂ）６０９ｃはホットキャリア対策を
重視した構造となっている。さらに、耐圧を高め動作を
安定化させるために、ロジック回路部のＴＦＴを一対の
ソース・ドレイン間に２つのゲート電極を設けたダブル
ゲート構造にしても良い。ダブルゲート構造のＴＦＴは
本実施例の工程を用いて同様に作製できる。

【０２４４】また、アナログスイッチで構成するサンプ
リング回路には、ロジック回路部と同様な構成の第２の
ｐチャネル型ＴＦＴ６０２と第２のｎチャネル型ＴＦＴ
６０３を適用することができる。サンプリング回路はホ
ットキャリア対策と低オフ電流動作が重視されるので、
サンプリング回路部の第２のｐチャネル型ＴＦＴ６０２
を、一対のソース領域・ドレイン領域間に３つのゲート
電極を設けたトリプルゲート構造にしても良く、このよ
うなＴＦＴは本実施例の工程を用いて同様に作製でき
る。チャネル長は３〜７μｍとして、ゲート電極と重な
るＬＤＤ領域をＬovとしてそのチャネル長方向の長さは
０．１〜０．３μｍとする。

【０２４５】このように、ＴＦＴのゲート電極の構成を
シングルゲート構造とするか、複数のゲート電極を一対
のソース・ドレイン間に設けたマルチゲート構造とする
かは、回路の特性に応じて実施者が適宣選択すれば良
い。

【０２４６】次に、図１６（Ａ）に示すように、図１５
（Ｂ）の状態のアクティブマトリクス基板に柱状スペー
サから成るスペーサを形成する。スペーサは数μｍの粒
子を散布して設ける方法でも良いが、ここでは基板全面
に樹脂膜を形成した後これをパターニングして形成する
方法を採用した。このようなスペーサの材料に限定はな
いが、例えば、ＪＳＲ社製のＮＮ７００を用い、スピナ
ーで塗布した後、露光と現像処理によって所定のパター
ンに形成する。さらにクリーンオーブンなどを用いて、
１５０〜２００℃で加熱して硬化させる。このようにし
て作製されるスペーサは露光と現像処理の条件によって
形状を異ならせることができるが、好ましくは、スペー
サの形状は柱状で頂部が平坦な形状となるようにする
と、対向側の基板を合わせたときに液晶パネルとしての
機械的な強度を確保することができる。形状は円錐状、
角錐状など特別の限定はないが、例えば円錐状としたと
きに具体的には、高さを１．２〜５μｍとし、平均半径
を５〜７μｍ、平均半径と底部の半径との比を１対１．
５とする。このとき側面のテーパー角は±１５°以下と
する。

【０２４７】スペーサの配置は任意に決定すれば良い
が、好ましくは、図１６（Ａ）で示すように、画素部に
おいては画素電極５６９のコンタクト部６３１と重ねて
その部分を覆うように柱状スペーサ６５６を形成すると
良い。コンタクト部６３１は平坦性が損なわれこの部分
では液晶がうまく配向しなくなるので、このようにして
コンタクト部６３１にスペーサ用の樹脂を充填する形で
柱状スペーサ６５６を形成することでディスクリネーシ
ョンなどを防止することができる。また、駆動回路のＴ
ＦＴ上にもスペーサ６５５ａ〜６５５ｅを形成してお
く。このスペーサは駆動回路部の全面に渡って形成して
も良いし、図１６（Ａ）で示すようにソース線およびド
レイン線を覆うようにして設けても良い。

【０２４８】その後、配向膜６５７を形成する。通常液
晶表示素子の配向膜にはポリイミド樹脂を用いる。配向
膜を形成した後、ラビング処理を施して液晶分子がある
一定のプレチルト角を持って配向するようにした。画素
部に設けた柱状スペーサ６５６の端部からラビング方向
に対してラビングされない領域が２μｍ以下となるよう
にした。また、ラビング処理では静電気の発生がしばし
ば問題となるが、駆動回路のＴＦＴ上に形成したスペー
サ６５５ａ〜６５５ｅにより静電気からＴＦＴを保護す
る効果を得ることができる。また図には示さないが、配
向膜６５７を先に形成してから、スペーサ６５６、６５
５ａ〜６５５ｅを形成した構成としても良い。

【０２４９】対向側の対向基板６５１には、遮光膜６５
２、透明導電膜６５３および配向膜６５４を形成する。
遮光膜６５２はＴｉ膜、Ｃｒ膜、Ａｌ膜などを１５０〜
３００nmの厚さで形成する。そして、画素部と駆動回路
が形成されたアクティブマトリクス基板と対向基板とを
シール剤６５８で貼り合わせる。シール剤６５８にはフ
ィラー（図示せず）が混入されていて、このフィラーと
スペーサ６５６、６５５ａ〜６５５ｅによって均一な間
隔を持って２枚の基板が貼り合わせられる。その後、両
基板の間に液晶材料６５９を注入する。液晶材料には公
知の液晶材料を用いれば良い。例えば、ＴＮ液晶の他
に、電場に対して透過率が連続的に変化する電気光学応
答性を示す、無しきい値反強誘電性混合液晶を用いるこ
ともできる。この無しきい値反強誘電性混合液晶には、
Ｖ字型の電気光学応答特性を示すものもある。このよう
にして図１６（Ｂ）に示すアクティブマトリクス型液晶
表示装置が完成する。

【０２５０】本発明の半導体表示装置の作製方法は、本
実施例において説明した作製方法に限定されない。本発
明の半導体表示装置は公知の方法を用いて作成すること
が可能である。

【０２５１】なお本実施例は、実施例１〜４と自由に組
み合わせることが可能である。

【０２５２】（実施例６）本発明は様々な液晶パネルに
用いることができる。即ち、それら液晶パネル（アクテ
ィブマトリクス型液晶ディスプレイ）を表示媒体として
組み込んだ半導体表示装置（電子機器）全てに本発明を
実施できる。

【０２５３】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター（リア型またはフ
ロント型）、ヘッドマウントディスプレイ（ゴーグル型
ディスプレイ）、ゲーム機、カーナビゲーション、パー
ソナルコンピュータ、携帯情報端末（モバイルコンピュ
ータ、携帯電話または電子書籍等）などが挙げられる。
それらの一例を図１７に示す。

【０２５４】図１７（Ａ）はディスプレイであり、筐体
２００１、支持台２００２、表示部２００３等を含む。
本発明は表示部２００３に適用することができる。

【０２５５】図１７（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６で構成される。本発明を表示部２１０２に適用するこ
とができる。

【０２５６】図１７（Ｃ）は頭部取り付け型のディスプ
レイの一部（右片側）であり、本体２２０１、信号ケー
ブル２２０２、頭部固定バンド２２０３、スクリーン部
２２０４、光学系２２０５、表示部２２０６等を含む。
本発明は表示部２２０６に適用できる。

【０２５７】図１７（Ｄ）は記録媒体を備えた画像再生
装置（具体的にはＤＶＤ再生装置）であり、本体２３０
１、記録媒体（ＤＶＤ等）２３０２、操作スイッチ２３
０３、表示部（ａ）２３０４、表示部（ｂ）２３０５等
を含む。表示部（ａ）２３０４は主として画像情報を表
示し、表示部（ｂ）２３０５は主として文字情報を表示
するが、本発明の半導体表示装置はこれら表示部
（ａ）、（ｂ）２３０４、２３０５に用いることができ
る。なお、記録媒体を備えた画像再生装置には家庭用ゲ
ーム機器なども含まれる。

【０２５８】図１７（Ｅ）はパーソナルコンピュータで
あり、本体２４０１、映像入力部２４０２、表示部２４
０３、キーボード２４０４で構成される。本発明を映像
入力部２４０２、表示部２４０３に適用することができ
る。

【０２５９】図１７（Ｆ）はゴーグル型ディスプレイで
あり、本体２５０１、表示部２５０２、アーム部２５０
３で構成される。本発明は表示部２５０２に適用するこ
とができる。

【０２６０】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に適用することが可能であ
る。また、本実施例の電子機器は実施例１〜５のどのよ
うな組み合わせからなる構成を用いても実現することが
できる。

【０２６１】（実施例７）本発明はプロジェクター（リ
ア型またはフロント型）に適用することができる。それ
らの一例を図１８及び図１９に示す。

【０２６２】図１８（Ａ）はフロント型プロジェクター
であり、光源光学系及び表示装置７６０１、スクリーン
７６０２で構成される。本発明は表示装置７６０１に適
用することができる。

【０２６３】図１８（Ｂ）はリア型プロジェクターであ
り、本体７７０１、光源光学系及び表示装置７７０２、
ミラー７７０３、ミラー７７０４、スクリーン７７０５
で構成される。本発明は表示装置７７０２に適用するこ
とができる。

【０２６４】なお、図１８（Ｃ）は、図１８（Ａ）及び
図１８（Ｂ）中における光源光学系及び表示装置７６０
１、７７０２の構造の一例を示した図である。光源光学
系及び表示装置７６０１、７７０２は、光源光学系７８
０１、ミラー７８０２、７８０４〜７８０６、ダイクロ
イックミラー７８０３、光学系７８０７、表示装置７８
０８、位相差板７８０９、投射光学系７８１０で構成さ
れる。投射光学系７８１０は、投射レンズを備えた複数
の光学レンズで構成される。この構成は、表示装置７８
０８を三つ使用しているため三板式と呼ばれている。ま
た、図１８（Ｃ）中において矢印で示した光路に実施者
が適宜、光学レンズや、偏光機能を有するフィルムや、
位相差を調節するためのフィルム、ＩＲフィルム等を設
けてもよい。

【０２６５】また、図１８（Ｄ）は、図１８（Ｃ）中に
おける光源光学系７８０１の構造の一例を示した図であ
る。本実施例では、光源光学系７８０１は、リフレクタ
ー７８１１、光源７８１２、レンズアレイ７８１３、７
８１４、偏光変換素子７８１５、集光レンズ７８１６で
構成される。なお、図１８（Ｄ）に示した光源光学系は
一例であって、この構成に限定されない。例えば、光源
光学系に実施者が適宜、光学レンズや、偏光機能を有す
るフィルムや、位相差を調節するフィルム、ＩＲフィル
ム等を設けてもよい。

【０２６６】図１８（Ｃ）は三板式の例を示したが、図
１９（Ａ）は単板式の一例を示した図である。図１９
（Ａ）に示した光源光学系及び表示装置は、光源光学系
７９０１、表示装置７９０２、投射光学系７９０３、位
相差板７９０４で構成される。投射光学系７９０３は、
投射レンズを備えた複数の光学レンズで構成される。図
１９（Ａ）に示した光源光学系及び表示装置は図１８
（Ａ）及び図１８（Ｂ）中における光源光学系及び表示
装置７６０１、７７０２に適用できる。また、光源光学
系７９０１は図１８（Ｄ）に示した光源光学系を用いれ
ばよい。なお、表示装置７９０２にはカラーフィルター
（図示しない）が設けられており、表示映像をカラー化
している。

【０２６７】また、図１９（Ｂ）に示した光源光学系及
び表示装置は、図１９（Ａ）の応用例であり、カラーフ
ィルターを設ける代わりに、ＲＧＢの回転カラーフィル
ター円板７９０５を用いて表示映像をカラー化してい
る。図１９（Ｂ）に示した光源光学系及び表示装置は図
１８（Ａ）及び図１８（Ｂ）中における光源光学系及び
表示装置７６０１、７７０２に適用できる。

【０２６８】また、図１９（Ｃ）に示した光源光学系及
び表示装置は、カラーフィルターレス単板式と呼ばれて
いる。この方式は、表示装置７９１６にマイクロレンズ
アレイ７９１５を設け、ダイクロイックミラー（緑）７
９１２、ダイクロイックミラー（赤）７９１３、ダイク
ロイックミラー（青）７９１４を用いて表示映像をカラ
ー化している。投射光学系７９１７は、投射レンズを備
えた複数の光学レンズで構成される。図１９（Ｃ）に示
した光源光学系及び表示装置は図１８（Ａ）及び図１８
（Ｂ）中における光源光学系及び表示装置７６０１、７
７０２に適用できる。また、光源光学系７９１１として
は、光源の他に結合レンズ、コリメータレンズを用いた
光学系を用いればよい。

【０２６９】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に適用することが可能であ
る。また、本実施例の電子機器は実施例１〜５のどのよ
うな組み合わせからなる構成を用いても実現することが
できる。

【０２７０】

【発明の効果】本発明は上記構成によって、交流化駆動
を行う際に駆動回路の周波数を抑えつつ、観察者に視認
されていた画面上のチラツキ、縦縞及び横縞を抑えるこ
とができた。そしてなおかつ交流化駆動によって液晶の
劣化を抑えることができる。

【図面の簡単な説明】

【図１】 半導体表示装置の上面図、及び画素の配置を
示す図。

【図２】 本発明の駆動方法における画素の極性パター
ンを示す図。

【図３】 本発明の駆動方法における表示信号の電位を
示す図。

【図４】 本発明の駆動方法における画素の極性パター
ンを示す図。

【図５】 本発明の駆動方法における画素の極性パター
ンを示す図。

【図６】 本発明の駆動方法における画素の極性パター
ンを示す図。

【図７】 本発明の駆動方法における画素の極性パター
ンを示す図。

【図８】 本発明の半導体表示装置の表示信号を生成す
る表示信号生成部のブロック図。

【図９】 本発明の半導体表示装置の上面図。

【図１０】 ソース信号線駆動回路の回路図。

【図１１】 アナログスイッチ及びレベルシフトの等価
回路図。

【図１２】 本発明の半導体表示装置の上面図。

【図１３】 半導体表示装置の作製行程を示す図。

【図１４】 半導体表示装置の作製行程を示す図。

【図１５】 半導体表示装置の作製行程を示す図。

【図１６】 半導体表示装置の作製行程を示す図。

【図１７】 本発明を適用した電子機器の図。

【図１８】 本発明を適用したプロジェクターの図。

【図１９】 本発明を適用したプロジェクターの図。

【図２０】 アクティブマトリクス型液晶表示装置の上
面図、及び画素の配置を示す図。

【図２１】 交流化駆動における極性パターンを示す
図。

【図２２】 従来のフレーム反転駆動のタイミングチャ
ート図。

【図２３】 本発明の半導体表示装置の交流化信号を生
成する階調電圧制御部及び階調電圧電源のブロック図。

【符号の説明】

１０１ 画素部 １０２ 画素 １０３ 画素ＴＦＴ １０４ 画素電極 ２００ 表示信号生成部 ２０１ 制御部 ２０２ アドレスカウンタ ２０３ 極性データ信号生成部 ２０４ メモリ ２０５ 交流化信号生成部 ２０６ 表示信号選択部 ２０７ ＋側表示信号生成部 ２０８ −側表示信号生成部

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６４１ Ｇ０９Ｇ 3/20 ６４１Ｃ ６４２ ６４２Ａ

Claims (11)

【特許請求の範囲】
1. 【請求項１】複数の画素ＴＦＴ及び複数の画素電極を含
   む複数の画素と、対向電極と、前記複数の画素電極と前
   記対向電極の間に設けられた液晶とを有する半導体表示
   装置の駆動方法において、 前記複数の画素ＴＦＴを介して、前記複数の画素電極に
   表示信号が入力されており、 前記複数の画素電極に入力される表示信号は、前記対向
   電極の電位を基準とし て正又は負の極性を有しており、前記正の極性を有する
   表示信号が入力される画素電極と、前記負の極性を有す
   る表示信号が入力される画素電極とは、フレーム期間ご
   とに異なっていることを特徴とする半導体表示装置の駆
   動方法。
2. 【請求項２】複数の画素ＴＦＴ及び複数の画素電極を含
   む複数の画素と、複数のソース信号線と、複数のゲート
   信号線と、対向電極と、前記複数の画素電極と前記対向
   電極の間に設けられた液晶とを有する半導体表示装置の
   駆動方法において、 前記複数のゲート信号線に入力される選択信号によっ
   て、前記複数の画素ＴＦＴのスイッチングが制御され、 前記複数のソース信号線に入力される表示信号は、前記
   複数の画素ＴＦＴを介して、前記複数の画素電極に入力
   され、 前記複数の画素電極に入力される表示信号は、前記対向
   電極の電位を基準として正又は負の極性を有しており、 前記正の極性を有する表示信号が入力される画素電極
   と、前記負の極性を有する表示信号が入力される画素電
   極とは、フレーム期間ごとに異なっていることを特徴と
   する半導体表示装置の駆動方法。
3. 【請求項３】複数の画素ＴＦＴ及び複数の画素電極を含
   む複数の画素と、複数のソース信号線と、複数のゲート
   信号線と、対向電極と、前記複数の画素電極と前記対向
   電極の間に設けられた液晶とを有する半導体表示装置の
   駆動方法において、 前記複数のゲート信号線に入力される選択信号によっ
   て、前記複数の画素ＴＦＴのスイッチングが制御され、 前記複数のソース信号線に入力される表示信号は、前記
   複数の画素ＴＦＴを介して前記複数の画素電極に入力さ
   れ、 前記複数の画素電極に入力される表示信号は、前記対向
   電極の電位を基準として正又は負の極性を有しており、 前記複数のソース信号線のそれぞれに入力される表示信
   号は、各フレーム期間中、前記対向電極の電位を基準と
   して常に同じ極性を有しており、 前記正の極性を有する表示信号が入力される画素電極
   と、前記負の極性を有する表示信号が入力される画素電
   極とは、フレーム期間ごとに異なっていることを特徴と
   する半導体表示装置の駆動方法。
4. 【請求項４】複数の画素ＴＦＴ及び複数の画素電極を含
   む複数の画素と、複数のソース信号線と、複数のゲート
   信号線と、対向電極と、前記複数の画素電極と前記対向
   電極の間に設けられた液晶とを有する半導体表示装置の
   駆動方法において、 前記複数のゲート信号線に入力される選択信号によっ
   て、前記複数の画素ＴＦＴのスイッチングが制御され、 前記複数のソース信号線に入力される表示信号は、前記
   複数の画素ＴＦＴを介して前記複数の画素電極に入力さ
   れ、 前記複数の画素電極に入力される表示信号は、前記対向
   電極の電位を基準として正又は負の極性を有しており、 前記複数のソース信号線に入力される全ての表示信号の
   極性は、１ライン期間中、前記対向電極の電位を基準と
   して同じ極性を有しており、 前記正の極性を有する表示信号が入力される画素電極
   と、前記負の極性を有する表示信号が入力される画素電
   極とは、フレーム期間ごとに異なっていることを特徴と
   する半導体表示装置の駆動方法。
5. 【請求項５】請求項１乃至請求項４のいずれか１項にお
   いて、前記正の極性を有する表示信号が入力される画素
   電極と、前記負の極性を有する表示信号が入力される画
   素電極とは、フレーム期間ごとにランダムに異なってい
   ることを特徴とする半導体表示装置の駆動方法。
6. 【請求項６】請求項１乃至請求項４のいずれか１項にお
   いて、隣り合う２つのフレーム期間において、全ての前
   記画素電極に入力される表示信号の極性が反転している
   ことを特徴とする半導体表示装置の駆動方法。
7. 【請求項７】ソース信号線駆動回路と、ゲート信号線駆
   動回路と、複数のソース信号線と、 複数のゲート信号線と、画素部と、表示信号生成部とを
   有する半導体表示装置であって、 前記画素部は、複数の画素ＴＦＴ及び複数の画素電極を
   含む複数の画素を有しており、 前記表示信号生成部は、制御部と、極性データ信号生成
   部と、交流化信号生成部と、表示信号選択部と、＋側表
   示信号生成部と、−側表示信号生成部とを有しており、 前記制御部は、前記極性データ信号生成部、前記交流化
   信号生成部、前記ソース信号線駆動回路及び前記ゲート
   信号線駆動回路の駆動を制御し、 前記極性データ信号生成部は極性データを有する極性デ
   ータ信号を前記交流化信号生成部に入力し、 前記交流化信号生成部は、前記極性データ信号にしたが
   って交流化信号を生成して前記表示信号選択部に入力
   し、 前記＋側表示信号生成部と前記−側表示信号生成部にお
   いて、正の極性を有する映像信号と負の極性を有する映
   像信号とがそれぞれ生成されて前記表示信号選択部に入
   力され、 前記表示信号選択部において、前記正の極性を有する映
   像信号と前記負の極性を有する映像信号と前記交流化信
   号とから、表示信号が生成され前記ソース信号線駆動回
   路に入力され、 前記ソース信号線駆動回路に入力された前記表示信号
   は、サンプリングされて前記複数のソース信号線に入力
   され、 前記複数のゲート信号線に入力される選択信号によっ
   て、前記複数の画素ＴＦＴのスイッチングが制御され、 前記複数のソース信号線に入力される前記表示信号は、
   前記複数の画素ＴＦＴを介して、前記複数の画素電極に
   入力され、 前記複数の画素電極に入力される表示信号は、前記対向
   電極の電位を基準として正又は負の極性を有しており、 前記正の極性を有する表示信号が入力される画素電極
   と、前記負の極性を有する表示信号が入力される画素電
   極とは、フレーム期間ごとに異なっていることを特徴と
   する半導体表示装置。
8. 【請求項８】ソース信号線駆動回路と、ゲート信号線駆
   動回路と、複数のソース信号線と、複数のゲート信号線
   と、画素部と、階調電圧制御部と、階調電圧電源とを有
   する半導体表示装置であって、 前記ソース信号線駆動回路はＤ／Ａ変換回路を有してお
   り、 前記画素部は、複数の画素ＴＦＴ及び複数の画素電極を
   含む複数の画素を有しており、 前記階調電圧制御部は、制御部と、極性データ信号生成
   部と、交流化信号生成部とを有しており、 前記制御部は、前記極性データ信号生成部、前記交流化
   信号生成部、前記ソース信号線駆動回路及び前記ゲート
   信号線駆動回路の駆動を制御し、 前記極性データ信号生成部は極性データを有する極性デ
   ータ信号を前記交流化信号生成部に入力し、 前記交流化信号生成部は、前記極性データ信号にしたが
   って交流化信号を生成して前記階調電圧電源に入力し、 前記交流化信号によって、前記階調電圧電源から前記Ｄ
   ／Ａ変換回路に入力される階調電圧が制御され、 前記Ｄ／Ａ変換回路から出力された表示信号は、サンプ
   リングされて前記複数のソース信号線に入力され、 前記複数のゲート信号線に入力される選択信号によっ
   て、前記複数の画素ＴＦＴのスイッチングが制御され、 前記複数のソース信号線に入力される前記表示信号は、
   前記複数の画素ＴＦＴを介して、前記複数の画素電極に
   入力され、 前記複数の画素電極に入力される表示信号は、前記対向
   電極の電位を基準として正又は負の極性を有しており、 前記正の極性を有する表示信号が入力される画素電極
   と、前記負の極性を有する表示信号が入力される画素電
   極とは、フレーム期間ごとに異なっていることを特徴と
   する半導体表示装置。
9. 【請求項９】ソース信号線駆動回路と、ゲート信号線駆
   動回路と、複数のソース信号線と、 複数のゲート信号線と、画素部と、表示信号生成部とを
   有する半導体表示装置であって、 前記画素部は、複数の画素ＴＦＴ及び複数の画素電極を
   含む複数の画素を有しており、 前記表示信号生成部は、制御部と、アドレスカウンタ
   と、極性データ信号生成部と、メモリと、交流化信号生
   成部と、表示信号選択部と、＋側表示信号生成部と、−
   側表示信号生成部とを有しており、 前記制御部は、前記アドレスカウンタ、前記交流化信号
   生成部、前記ソース信号線駆動回路及び前記ゲート信号
   線駆動回路の駆動を制御し、 前記アドレスカウンタから出力されるカウンタ信号によ
   って、前記メモリのアドレスが指定され、 前記極性データ信号生成部は前記アドレスに記憶されて
   いる極性データを、極性データ信号として前記交流化信
   号生成部に入力し、 前記交流化信号生成部は、前記極性データ信号にしたが
   って交流化信号を生成して前記表示信号選択部に入力
   し、 前記＋側表示信号生成部と前記−側表示信号生成部にお
   いて、正の極性を有する映像信号と負の極性を有する映
   像信号とがそれぞれ生成されて前記表示信号選択部に入
   力され、 前記表示信号選択部において、前記正の極性を有する映
   像信号と前記負の極性を有する映像信号と前記交流化信
   号とから、表示信号が生成され前記ソース信号線駆動回
   路に入力され、 前記ソース信号線駆動回路に入力された前記表示信号
   は、サンプリングされて前記複数のソース信号線に入力
   され、 前記複数のゲート信号線に入力される選択信号によっ
   て、前記複数の画素ＴＦＴのスイッチングが制御され、 前記複数のソース信号線に入力される前記表示信号は、
   前記複数の画素ＴＦＴを介して、前記複数の画素電極に
   入力され、 前記複数の画素電極に入力される表示信号は、前記対向
   電極の電位を基準として正又は負の極性を有しており、 前記正の極性を有する表示信号が入力される画素電極
   と、前記負の極性を有する表示信号が入力される画素電
   極とは、フレーム期間ごとに異なっていることを特徴と
   する半導体表示装置。
10. 【請求項１０】ソース信号線駆動回路と、ゲート信号線
    駆動回路と、複数のソース信号線と、複数のゲート信号
    線と、画素部と、階調電圧制御部と、階調電圧電源とを
    有する半導体表示装置であって、 前記ソース信号線駆動回路はＤ／Ａ変換回路を有してお
    り、 前記画素部は、複数の画素ＴＦＴ及び複数の画素電極を
    含む複数の画素を有しており、 前記階調電圧制御部は、制御部と、アドレスカウンタ
    と、極性データ信号生成部と、メモリと、交流化信号生
    成部とを有しており、 前記制御部は、前記アドレスカウンタ、前記交流化信号
    生成部、前記ソース信号線駆動回路及び前記ゲート信号
    線駆動回路の駆動を制御し、 前記アドレスカウンタから出力されるカウンタ信号によ
    って、前記メモリのアドレスが指定され、 前記極性データ信号生成部は前記アドレスに記憶されて
    いる極性データを、極性データ信号として前記交流化信
    号生成部に入力し、 前記交流化信号生成部は、前記極性データ信号にしたが
    って交流化信号を生成して前記階調電圧電源に入力し、 前記交流化信号によって、前記階調電圧電源から前記Ｄ
    ／Ａ変換回路に入力される階調電圧が制御され、 前記Ｄ／Ａ変換回路から出力された表示信号は、サンプ
    リングされて前記複数のソース信号線に入力され、 前記複数のゲート信号線に入力される選択信号によっ
    て、前記複数の画素ＴＦＴのスイッチングが制御され、 前記複数のソース信号線に入力される前記表示信号は、
    前記複数の画素ＴＦＴを介して、前記複数の画素電極に
    入力され、 前記複数の画素電極に入力される表示信号は、前記対向
    電極の電位を基準として正又は負の極性を有しており、 前記正の極性を有する表示信号が入力される画素電極
    と、前記負の極性を有する表示信号が入力される画素電
    極とは、フレーム期間ごとに異なっていることを特徴と
    する半導体表示装置。
11. 【請求項１１】請求項７乃至請求項１０のいずれか１項
    において、前記極性データとは全ての画素に入力される
    表示信号の極性についての情報であることを特徴とする
    半導体表示装置。