JP2007058230A - アクティブマトリクス型表示装置 - Google Patents

Abstract

【課題】大画面、高解像度の表示装置を提供する。
【解決手段】絶縁表面を有する基板上に、複数の画素と、第１のソース線側ドライバと、第２のソース線側ドライバと、第１のラインメモリ及び第２のラインメモリを有する信号処理回路とを有するアクティブマトリクス型表示装置であって、第１のラインメモリ及び第２のラインメモリのそれぞれは、２ｍ個の画像信号を記憶する第１乃至第２ｍのメモリを有し、第１乃至第２ｍのメモリに画像信号が順に記憶される第１の動作と、第１乃至第ｍのメモリに記憶された画像信号が第１のソース線側ドライバへ出力されると同時に、第（ｍ＋１）乃至第２ｍのメモリに記憶された画像信号が第２のソース線側ドライバへ出力される第２の動作とが行われ、第１のラインメモリ及び第２のラインメモリのいずれか一方で第１の動作が行われる間に、他方では第２の動作が行われる。
【選択図】図４

Description

本発明は、大画面、高解像度の表示を行うアクティブマトリクス表示装置に関する。

最近安価なガラス基板上に半導体薄膜を形成した半導体装置、例えば薄膜トランジスタ（ＴＦＴ）を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型液晶表示装置（液晶パネル）の需要が高まってきたことによる。

アクティブマトリクス型液晶パネルは、マトリクス状に配置された数十〜数百万個もの画素領域にそれぞれＴＦＴが配置され、各画素電極に出入りする電荷をＴＦＴのスイッチング機能により制御するものである。

従来のアクティブマトリックス型液晶表示装置を図１に示す。従来のアクティブマトリックス型液晶表示装置は、図１に示すようにソース線側ドライバ１０１と、ゲート線側ドライバ１０２と、マトリクス状に配置された複数の画素ＴＦＴ１０３と、画像信号線１０４とを有している。

ソース線側ドライバおよびゲイト線側ドライバは、シフトレジスタやバッファ回路などを含み、近年アクティブマトリクス回路と同一基板上に一体形成される。

アクティブマトリクス回路には、ガラス基板上に形成されたアモルファスシリコンを利用した薄膜トランジスタが配置されている。

また、基板として石英を利用し、多結晶珪素膜でもって薄膜トランジスタを作製する構成も知られている。この場合、周辺駆動回路もアクティブマトリクス回路も石英基板上に形成される薄膜トランジスタでもって構成される。

また、レーザーアニール等の技術を利用することにより、ガラス基板上に結晶性珪素膜を用いた薄膜トランジスタを作製する技術も知られている。この技術を利用すると、ガラス基板にアクティブマトリクス回路と周辺駆動回路とを集積化することができる。

図１に示すような構成においては、ソース線側ドライバのシフトレジスタ回路（水平走査用のシフトレジスタ）からの信号により、画像信号線１０４に供給される画像信号が選択される。そして対応するソース信号線に所定の画像信号が供給される。

ソース信号線に供給された画像信号は、画素の薄膜トランジスタにより選択され、所定の画素電極に書き込まれる。

画素の薄膜トランジスタは、ゲイト線側ドライバのシフトレジスタ（垂直走査用のシフトレジスタ）からゲイト信号線を介して供給される選択信号により動作する。

この動作をソース線側ドライバのシフトレジスタからの信号と、ゲイト線側ドライバのシフトレジスタからの信号とにより、適当なタイミング設定で順次繰り返し行うことによって、マトリクス状に配置された各画素に順次情報が書き込まれる。

図２に、このような従来の駆動方法による各画素の走査の概略図を示す。２０１はソース線側ドライバ、２０２はゲイト線側ドライバ、２０３はマトリクス状に配置された複数の画素ＴＦＴが配置された画素領域を示す。２０４は画素ＴＦＴの走査方向を示す。

画素ＴＦＴは２０４の方向に順に走査され、１画面分の画像情報を書き込んだら、次の画面の画像情報の書き込みを行う。こうして画像の表示が次々に行われる。普通、この１画面分の情報の書き込みは、１秒間に３０回、あるいは６０回行われる。

近年、扱う情報量の急激な増加に伴い、表示容量の増大化および表示解像度の高精細化が図られてきた。ここで、一般に用いられているコンピュータの表示解像度の例を、画素数と規格名とによって下記に示す。

画素数（横×縦） ： 規格名
６４０×４００ ： ＥＧＡ
６４０×４８０ ： ＶＧＡ
８００×６００ ： ＳＶＧＡ
１０２４×７６８ ： ＸＧＡ
１２８０×１０２４ ： ＳＸＧＡ

また、最近では、パーソナルコンピュータの分野においても、ディスプレイ上で性格の異なる複数の表示を行うソフトウェアが普及しているため、ＶＧＡやＳＶＧＡ規格よりも、さらに表示解像度の高いＸＧＡやＳＸＧＡ規格に対応する表示装置へと移行してきている。

しかし、従来の構成による表示方式では、上記のような高表示解像度を実現するには次の様な課題があった。

従来の液晶電気光学装置は、（１）薄膜トランジスタの移動度が小さい、（２）液晶画素にデータを書き込むための時間がかかる、等の理由により、特に水平方向のサンプリングクロック周波数を高くすることができず、高速動作が困難であった。

特に、これらの現象は、表示画面が大きくなる（表示画素数が増える）ほど、多量の画像データを用いるため顕著であった。

さらに、上記の表示解像度の高い液晶表示装置が、パーソナルコンピュータにおけるデータ信号の表示以外にテレビジョン信号の表示にも用いられるようになってきた。

近年、ハイビジョンＴＶ（ＨＤＴＶ）やクリアビジョン（ＥＤＴＶ）などの様に美しい画質を表現するために、従来のテレビと比較すると一画面の画像データは数倍多くなってきている。また、大画面化により、見やすさの向上や、１つの表示装置に複数の画像を表示することが可能になるため、ますます大画面が必要になってくる。これらの実現のためにも、液晶表示装置の高速動作の実現が迫られている。

本発明のある実施態様によると、
マトリクス状に配置された複数の画素ＴＦＴと、
前記複数の画素ＴＦＴを駆動する複数のソース線側ドライバと、一つのゲイト線側ドライバと、画像信号供給源と、
前記画像信号供給源からの画像信号を記憶し、送出する記憶回路と、
前記記憶回路を制御するコントローラと、
を備えるアクティブマトリクス型表示装置であって、
前記憶回路は、対応する前記複数のソース線に前記画像信号を同時に送出するアクティブマトリクス型表示装置が提供される。このことによって、上記目的が達成される。

本発明のある実施態様によると、
マトリクス状に配置された複数の画素ＴＦＴと、
前記複数の画素ＴＦＴを駆動する２ｎ個（ｎは自然数）のソース線側ドライバと、一つのゲイト線側ドライバと、
画像信号供給源と、
前記画像信号供給源からの信号を記憶し、送出する記憶回路と、
前記記憶回路を制御するコントローラと、
を備えるアクティブマトリクス型表示装置であって、
前記記憶回路は、少なくとも２つの記憶領域を有しており、
前記少なくとも２つの記憶領域のうち、少なくとも１つの記憶領域が前記画像信号供給源からの画像信号を記憶する書き込みモードにある時は、他の記憶領域は記憶した前記画像信号を送出する読み出しモードにあり、
前記記憶領域が、それぞれ書き込みモードにある時は、前記画像信号を入力順に記憶し、前記記憶領域が、それぞれ読み出しモードにある時は、記憶された前記画像信号を前記複数のソース線の数だけ同時に送出し、対応する前記複数のソース線側ドライバを同時に駆動する、アクティブマトリクス型表示装置が提供される。このことによって、上記目的が達成される。

本発明のある実施態様によると、
マトリクス状に配置された複数の画素ＴＦＴと、
前記複数の画素ＴＦＴを駆動する２つのソース線側ドライバと、一つのゲイト線側ドライバと、画像信号供給源と、
第１および第２のラインメモリと、
前記第１および第２のラインメモリを制御するコントローラと、
を備えるアクティブマトリクス型表示装置であって、
前記第１および第２のラインメモリは、それぞれ第１および第２のメモリを有しており、前記第１および第２のラインメモリは、一方が前記画像信号供給源からの画像信号を記憶する書き込みモードにある時は、もう一方は記憶した前記画像信号を送出する読み出しモードにあり、前記第１および第２のラインメモリが、それぞれ書き込みモードにある時は、前記画像信号を前記第１のメモリと前記第２のメモリとにこの順序で記憶し、
前記第１および第２のラインメモリは、それぞれ読み出しモードにある時は、記憶された前記画像信号を前記第１のメモリと前記第２のメモリとから同時に送出し、前記２つのソース線側ドライバを同時に駆動する、アクティブマトリクス型表示装置が提供される。このことによって、上記目的が達成される。

本発明により、画像表示装置、特にアクティブマトリックス型の表示装置において、ソース線側ドライバの実質的な動作速度、クロック周波数等を変えなくとも、従来よりも高速な画像表示を可能とすることができ、大量の画像データを必要とする高解像度、大画面の高速な表示を、容易かつ安価に実現することができた。

図３に本実施例による液晶表示装置の概略構成図を示す。本実施例の液晶表示装置は２つのソース線側ドライバ３０１および３０２を備えており、それぞれソース線側ドライバＡ、ソース線ドライバＢとする。３０３はゲイト線側ドライバである。３０４は画素ＴＦＴであり、複数の画素ＴＦＴ３０４がマトリクス状に配置されて画素領域を形成している。なお本実施例の液晶表示装置は、２ｍ×ｎ個（ｍ、ｎは自然数）のＴＦＴが配置されている。また、それぞれの画素ＴＦＴは、それぞれ画素電極に接続され、画素電極と共通の対向電極との間には液晶が挟持されており、これらの構成要素によって画素が形成される。本実施例では、それぞれの画素には（０、０）、（０、１）、（ｍ、１）などの符号が付けられている。３０５は記憶回路としてのラインメモリであり、３０６はＬＣＤコントローラ、３０７は画像信号供給源である。

本実施例の液晶表示装置においては、画素領域にマトリクス状に配置された複数のＴＦＴは、２つのソース線側ドライバ３０１および３０２と１つのゲイト線側ドライバとによって駆動される。なお本実施例では、ソース線側ドライバＡ３０１は、画素（０、０）〜（ｍ−１、ｎ−１）の画素を駆動し、ソース線側ドライバＢ３０２は、画素（ｍ、０）〜（２ｍ−１、ｎ−１）の画素を駆動する。

図４に本実施例の液晶表示装置のブロック図を示す。画像信号供給源４０１は、ラインメモリ４０２および４０３にデジタル画像信号を供給する。タイミング信号発生回路４０４は、動作タイミングをとるための信号を発生し、画像信号供給源４０１、メモリ書き込み／読み出しアドレス制御回路４０５、ラインカウンタ４０８、およびフレームカウンタ４０９にその信号を供給する。ラインメモリ４０２および４０３は、それぞれ１ライン分のメモリを有している。本実施例では、ラインメモリ４０２は、２つのメモリ（メモリ１、メモリ２）から成る。また、ラインメモリ４０３は、２つのメモリ（メモリ３、メモリ４）から成る。メモリ読み出しデータ制御回路は、ラインメモリ４０２および４０３から供給される画像データを制御し、表示データ作成回路４０７へ送出する。表示データ作成回路４０７は、ラインカウンタ４０８およびフレームカウンタ４０９からの信号に従って、メモリ読み出しデータ制御回路４０６からの画像データをソース線側ドライバＡ４１０、およびソース線側ドライバＢに送出し、画素ＴＦＴのゲイト線の選択信号をゲイト信号線４１２に送出する。画素領域４１３の複数の画素は、ソース線側ドライバＡ、ソース線側ドライバＢ、およびゲイト線側ドライバＢから供給される信号によってスイッチングされる。

なお、本実施例では、タイミング信号発生回路４０４、メモリ書き込み／読み出しアドレス制御回路４０５、メモリ読み出しデータ制御回路４０６、表示データ作成回路４０７、ラインカウンタ４０８、フレームカウンタ４０９を含む制御回路をＬＣＤコントローラと呼ぶ。

次に、図５を参照する。図５には、本実施例のラインメモリ４０２および４０３が示されている。本実施例では、ラインメモリ４０２および４０３は、それぞれ２ｍ個のデータ（画像信号）を記憶することができる。１つのデータの大きさは４ビットとした。よって本実施例では、ラインメモリ４０２およびラインメモリ４０３の記憶容量は、４×２ｍ＝８ｍビットである。なお、ラインメモリ４０２は、２つのメモリ（メモリ１、メモリ２）に分割され、ラインメモリ４０３は、２つのメモリ（メモリ３、メモリ４）に分割される。

なお、１つのデータの大きさは、必要に応じて変えればよい。例えば、必要とする表示の階調に応じて変えればよい。

なお、本実施例では、２つのラインメモリを使用したが、複数のラインメモリを用いてもよい。また、ＦＩＦＯ（ファスト・イン・ファスト・アウト）のようなメモリを用いてもよい。

また、メモリには、ＤＲＡＭ、ＶＲＡＭ、ＳＲＡＭなどを用いてもよい。

図５（Ａ）および（Ｂ）を参照する。図５（Ａ）および（Ｂ）に示すように、ラインメモリ４０２および４０３は、一方が画像信号供給源４０１からの画像データを記憶している時、つまり書き込みモードにある時、もう一方はメモリ読み出しデータ制御回路４０６に画像データを送出するモード、つまり読み出しモードにある。このように、ラインメモリ４０２および４０３のように、異なるモードで動作することのできる記憶回路の領域を記憶領域と呼ぶ。

図５（Ａ）においては、ラインメモリ４０２は書き込みモードにある。ラインメモリ４０２を構成するメモリ１およびメモリ２にはアドレスが割り当てられる。メモリ１には、アドレスＡＤＤ０〜ＡＤＤｍ−１が割り当てられ、メモリ２には、ＡＤＤｍ〜ＡＤＤ２ｍ−１が割り当てられる。このアドレスの割り当ては、メモリ書き込み／読み出しアドレス制御回路によって行われる。

ラインメモリ４０２が書き込みモードにある時、メモリ書き込み／読み出しアドレス制御回路によってアドレスがＡＤＤ０〜ＡＤＤｍ−１まで順に指定され、画像信号供給源４０１から供給される一連の画像データｂ０〜ｂ２ｍ−１が、ＡＤＤ０〜ＡＤＤ２ｍ−１に順に書き込まれる。よって、画像データが、メモリ１、メモリ２の順に書き込まれる。

上述したように、ラインメモリ４０２が書き込みモードにある時、ラインメモリ４０３は読み出しモードにある。ラインメモリ４０３が読み出しモードにある時、ラインメモリ４０３を構成するメモリ３およびメモリ４にはアドレスＡＤＤ０〜ＡＤＤｍ−１が割り当てられる。このアドレスの割り当ては、メモリ書き込み／読み出しアドレス制御回路４０５によって行われる。

ラインメモリ４０３が読み出しモードにある時、メモリ書き込み／読み出しアドレス制御回路によってアドレスがＡＤＤ０〜ＡＤＤ２ｍ−１まで順に指定され、メモリ読み出しデータ制御回路に、アドレスＡＤＤ０〜ＡＤＤｍ−１に記憶されているデータａ０〜ａ２ｍ−１が順に読み出される。ただし、メモリ３とメモリ４とには、一連の同じアドレスが指定されているので、メモリ３に記憶されているデータａ０〜ａｍ−１と、メモリ４に記憶されているデータａｍ〜ａ２ｍ−１とが、アドレス指定の順に、同時に読み出されることになる。

なお、ラインメモリ４０２に画像信号が書き込まれるクロック周波数は、ラインメモリ４０３からメモリ読み出しデータ制御回路に読み出されるクロック周波数よりも高くなければならない。本実施例では、ラインメモリ４０２に画像信号が書き込まれるクロック周波数は、ラインメモリ４０３からメモリ読み出しデータ制御回路に読み出されるクロック周波数の２倍とした。

ラインメモリを構成するメモリ３およびメモリ４に記憶されているデータの全てが、メモリ読み出しデータ制御回路に送出された後、ラインメモリ４０２は読み出しモードになり、ラインメモリ４０３は書き込みモードになる。

図５（Ｂ）においては、ラインメモリ４０２は読み出しモードにある。ラインメモリ４０２を構成するメモリ１およびメモリ２にはアドレスが割り当てられる。メモリ１には、アドレスＡＤＤ０〜ＡＤＤｍ−１が割り当てられ、メモリ２には、ＡＤＤ０〜ＡＤＤｍ−１が割り当てられる。ラインメモリ４０２が読み出しモードにある時、メモリ読み出しデータ制御回路に、前述した動作によって記憶されたＡＤＤ０〜ＡＤＤｍ−１の信号ｂ０〜ｂ２ｍ−１が順に読み出される。ただし、メモリ１とメモリ２とには、一連の同じアドレスが指定されているので、メモリ１に記憶されている信号ｂ０〜ｂｍ−１と、メモリ２に記憶されている信号ｂｍ〜ｂ２ｍ−１とが、アドレス指定の順に、同時に読み出されることになる。

一方この時、ラインメモリ４０３は書き込みモードにある。ラインメモリ４０３が書き込みモードにある時、画像信号供給源４０１から供給される信号ｃ０〜ｃ２ｍ−１が、ＡＤＤ０〜ＡＤＤ２ｍ−１に順に書き込まれる。よって、画像信号が、メモリ３、メモリ４の順に書き込まれる。

上述したラインメモリ４０２および４０３の動作のタイミングチャートを図６に示す。図６にも示されるように、ラインメモリ４０２およびラインメモリ４０３は、一方が書き込みモードにある時は、も一方は読み出しモードにあることが理解される。そして、ラインメモリ４０２および４０３はいずれも、書き込みモードの動作と読み出しモードの動作とが交互に実行される。

ラインメモリ４０３を構成するメモリ３およびメモリ４からメモリ読み出しデータ制御回路４０６に読み出されたデータａ０〜ａｍ−１とａｍ〜ａ２ｍ−１とは、表示データ作成回路４０７に同時に供給される。表示データ作成回路４０７に供給されたデータａ０〜ａｍ−１とａｍ〜ａ２ｍ−１とは、それぞれソース線側ドライバＡとソース線側ドライバＢとに同時に供給される。

ラインカウンタ４０８は、ソース線側ドライバＡおよびソース線側ドライバＢに供給されるデータの数をカウントし、それぞれｍ個のデータを供給した時点で、ソース線側ドライバＡおよびソース線側ドライバＢにスタートパルスを送出する。

フレームカウンタ４０９は、ソース線側ドライバＡおよびソース線側ドライバＢにｍ個の信号がｎ回供給された時点で、ゲイト線側ドライバにスタートパルスを送出する。

ソース線側ドライバＡおよびソース線側ドライバＢに供給された信号は、順次画素ＴＦＴへ送出され、対応する画素ＴＦＴが順次点灯する。

本実施例の液晶表示装置の画素ＴＦＴの走査順序を図７に示す。図７において、９０５はソース線側ドライバＡ９０１が画素ＴＦＴを走査する方向および順序を示している。９０１はソース線側ドライバＢ９０２が画素ＴＦＴを走査する方向および順序を示している。

上述したように、本実施例によると、同一ゲイト信号線にある画素ＴＦＴがソース線側ドライバＡおよびソース線ドライバＢによって駆動される。従って、１ライン分の画素を走査する時間が、従来の駆動回路と比較して短くて済むことがわかる。

従って、動作速度の遅いＴＦＴを用いた場合でも、本実施例によると、大画面、高解像度の表示装置を駆動することができる。

また、ソース線側ドライバの実質的な動作速度、クロック周波数等を変えなくとも、従来よりも高速な画像表示を可能とすることができる。

なお、本実施例では、２つのラインメモリを用いて、２つのソース線側ドライバに画像データを同時に供給することで画像の高速表示を実現することができたが、２個のラインメモリ、あるいは同等の記憶回路を用いて、ラインメモリ、あるいは前記記憶回路をｎ個の記憶領域に分割し、ｎ個のソース線側ドライバにデータを同時に供給するようにしてもよい。この場合、ｎ個のソース線側ドライバのそれぞれには、スタートパルスを送出できるようにする。

この場合、読み出しモードにあるラインメモリ、あるいは記憶回路から読み出されたデータは、ｎ個のソース線側ドライバに同時に供給されていく。こうすることによって、画素領域をｎ個に分割して表示を行うことができるので、より高速に画像表示を行うことができる。

また上記の場合、ｎ個のソース線側ドライバにスタートパルスの入力を選択する回路を設けて、ラインメモリあるいは記憶回路の分割数の変更に応じてｎ個のソース線側ドライバにスタートパルスが入力することを制御することによって、画素領域の分割数を可変とすることができる。

本実施例では、実施例１で用いたＬＣＤコントローラおよびラインメモリを有する液晶表示装置の作製工程について説明する。

本実施例では絶縁表面を有する基板上に複数のＴＦＴを形成し、画素マトリクス回路とドライバ回路を含む周辺回路とをモノリシックに構成する例を図８〜図１２に示す。なお、本実施例ではＬＣＤコントローラ、ラインメモリ、およびドライバ等の周辺回路の例として、基本回路であるＣＭＯＳ回路を示す。なお、本実施例では、Ｐチャンネル型とがＮチャンネル型とがそれぞれ１つのゲイト電極を備えたＣＭＯＳ回路について、その作製工程を説明するが、ダブルゲイト型のような複数のゲイト電極を備えたＣＭＯＳ回路も同様に作製することができる。

図８を参照する。まず、絶縁表面を有する基板として石英基板８０１を準備する。石英基板の代わりに熱酸化膜を形成したシリコン基板を用いることもできる。また、石英基板上に一旦非晶質珪素膜を形成し、それを完全に熱酸化して絶縁膜とする様な方法をとっても良い。さらに、絶縁膜として窒化珪素膜を形成した石英基板、セラミックス基板またはシリコン基板を用いても良い。

８０２は非晶質珪素膜であり、最終的な膜厚（熱酸化後の膜減りを考慮した膜厚）が１０〜７５ｎｍ（好ましくは１５〜４５ｎｍ）となる様に調節する。なお、成膜に際して膜中の不純物濃度の管理を徹底的に行うことは重要である。

本実施例の場合、非晶質珪素膜８０２中において代表的な不純物であるＣ（炭素）、Ｎ（窒素）、Ｏ（酸素）、Ｓ（硫黄）の濃度はいずれも５×１０¹⁸ａｔｏｍｓ／ｃｍ³ 未満（好ましくは１×１０¹⁸ａｔｏｍｓ／ｃｍ³ 以下）と
なる様に管理している。各不純物がこれ以上の濃度で存在すると、結晶化の際に悪影響を及ぼし、結晶化後の膜質を低下させる原因となりうる。

なお、非晶質珪素膜８０２中の水素濃度も非常に重要なパラメータであり、水素含有量を低く抑えた方が結晶性の良い膜が得られる様である。そのため、非晶質珪素膜８０２の成膜は減圧熱ＣＶＤ法であることが好ましい。なお、成膜条件を最適化することでプラズマＣＶＤ法を用いることも可能である。

次に、非晶質珪素膜８０２の結晶化工程を行う。結晶化の手段としては特開平７−１３０６５２号公報記載の技術を用いる。同公報の実施例１および実施例２のどちらの手段でも良いが、本実施例では、同広報の実施例２に記載した技術内容（特開平８−７８３２９号公報に詳しい）を利用するのが好ましい。

特開平８−７８３２９号公報記載の技術は、まず触媒元素の添加領域を選択するマスク絶縁膜８０３を形成する。マスク絶縁膜８０３は触媒元素を添加するために複数箇所の開口部を有している。この開口部の位置によって結晶領域の位置を決定することができる。

そして、非晶質珪素膜の結晶化を助長する触媒元素としてニッケル（Ｎｉ）を含有した溶液をスピンコート法により塗布し、Ｎｉ含有層８０４を形成する。なお、触媒元素としてはニッケル以外にも、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）等を用いることができる（図８（Ａ））。

また、上記触媒元素の添加工程は、レジストマスクを利用したイオン注入法またはプラズマドーピング法を用いることもできる。この場合、添加領域の占有面積の低減、横成長領域の成長距離の制御が容易となるので、微細化した回路を構成する際に有効な技術となる。

次に、触媒元素の添加工程が終了したら、４５０℃で１時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気中において５００〜７００℃（代表的には５５０〜６５０℃）の温度で４〜２４時間の加熱処理を加えて非晶質珪素膜８０２の結晶化を行う。本実施例では窒素雰囲気で５７０℃で１４時間の加熱処理を行う。

この時、非晶質珪素膜８０２の結晶化はニッケルを添加した領域８０５および８０６で発生した核から優先的に進行し、基板８０１の基板面に対してほぼ平行に成長した結晶領域８０７および８０８が形成される。この結晶領域８０７および８０８を横成長領域と呼ぶ。横成長領域は比較的揃った状態で個々の結晶が集合しているため、全体的な結晶性に優れるという利点がある（図８（Ｂ））。

なお、上述の特開平７−１３０６５２号公報の実施例１に記載された技術を用いた場合も微視的には横成長領域と呼びうる領域が形成されている。しかしながら、核発生が面内において不均一に起こるので、結晶粒界の制御性の面で難がある。

結晶化のための加熱処理が終了したら、マスク絶縁膜８０３を除去してパターニングを行い、横成長領域８０７および８０８でなる島状半導体層（活性層）８０９、８１０、および８１１を形成する（図８（Ｃ））。

ここで８０９はＣＭＯＳ回路を構成するＮ型ＴＦＴの活性層、８１０はＣＭＯＳ回路を構成するＰ型ＴＦＴの活性層、８１１は画素マトリクス回路を構成するＮ型ＴＦＴ（画素ＴＦＴ）の活性層である。

活性層８０９、８１０、および８１１を形成したら、その上に珪素を含む絶縁膜でなるゲイト絶縁膜８１２を成膜する。

そして、次に図８（Ｄ）に示す様に触媒元素（ニッケル）を除去または低減するための加熱処理（触媒元素のゲッタリングプロセス）を行う。この加熱処理は処理雰囲気中にハロゲン元素を含ませ、ハロゲン元素による金属元素のゲッタリング効果を利用するものである。

なお、ハロゲン元素によるゲッタリング効果を十分に得るためには、上記加熱処理を７００℃を超える温度で行なうことが好ましい。この温度以下では処理雰囲気中のハロゲン化合物の分解が困難となり、ゲッタリング効果が得られなくなる恐れがある。

そのため本実施例ではこの加熱処理を７００℃を超える温度で行い、好ましくは８００〜１０００℃（代表的には９５０℃）とし、処理時間は０．１〜６ｈｒ、代表的には０．５〜１ｈｒとする。

なお、本実施例では酸素雰囲気中に対して塩化水素（ＨＣｌ）を０．５〜１０体積％（本実施例では３体積％）の濃度で含有させた雰囲気中において、９５０℃で、３０分の加熱処理を行う例を示す。ＨＣｌ濃度を上記濃度以上とすると、活性層８０９、８１０、および８１１の表面に膜厚程度の凹凸が生じてしまうため好ましくない。

また、ハロゲン元素を含む化合物してＨＣｌガスを用いる例を示したが、それ以外のガスとして、代表的にはＨＦ、ＮＦ₃ 、ＨＢｒ、Ｃｌ₂ 、ＣｌＦ₃ 、ＢＣｌ₃ 、Ｆ₂ 、Ｂｒ₂ 等のハロゲンを含む化合物から選ばれた一種または複数種のものを用いることが出来る。

この工程においては活性層８０９、８１０、および８１１中のニッケルが塩素の作用によりゲッタリングされ、揮発性の塩化ニッケルとなって大気中へ離脱して除去されると考えられる。そして、この工程により活性層８０９、８１０、および８１１中のニッケルの濃度は５×１０¹⁷ａｔｏｍｓ／ｃｍ³ 以下にまで低減される。

なお、５×１０¹⁷ａｔｏｍｓ／ｃｍ³ という値はＳＩＭＳ（質量二次イオン分析）の検出下限である。本発明者らが試作したＴＦＴを解析した結果、１×１０¹⁸ａｔｏｍｓ／ｃｍ³ 以下（好ましくは５×１０¹⁷ａｔｏｍｓ／ｃｍ³ 以下）ではＴＦＴ特性に対するニッケルの影響は確認されなかった。ただし本明細書中における不純物濃度は、ＳＩＭＳ分析の測定結果の最小値でもって定義される。

また、上記加熱処理により活性層８０９、８１０、および８１１とゲイト絶縁膜８１２の界面では熱酸化反応が進行し、熱酸化膜の分だけゲイト絶縁膜８１２の膜厚は増加する。この様にして熱酸化膜を形成すると、非常に界面準位の少ない半導体／絶縁膜界面を得ることができる。また、活性層端部における熱酸化膜の形成不良（エッジシニング）を防ぐ効果もある。

さらに、上記ハロゲン雰囲気における加熱処理を施した後に、窒素雰囲気中で９５０℃で１時間程度の加熱処理を行なうことで、ゲイト絶縁膜８１２の膜質の向上を図ることも有効である。

なお、ＳＩＭＳ分析により活性層８０９、８１０、および８１１中にはゲッタリング処理に使用したハロゲン元素が、１×１０¹⁵ａｔｏｍｓ／ｃｍ³ 〜１×１０²⁰ａｔｏｍｓ／ｃｍ³ の濃度で残存することも確認されている。また、その際活性層８０９、８１０、および８１１と加熱処理によって形成される熱酸化膜との間に前述のハロゲン元素が高濃度に分布することがＳＩＭＳ分析によって確かめられている。

また、他の元素についてもＳＩＭＳ分析を行った結果、代表的な不純物であるＣ（炭素）、Ｎ（窒素）、Ｏ（酸素）、Ｓ（硫黄）はいずれも５×１０¹⁸ａｔｏｍｓ／ｃｍ³ 未満（典型的には１×１０¹⁸ａｔｏｍｓ／ｃｍ³ 以下）であることが確認された。

次に、図示しないアルミニウムを主成分とする金属膜を成膜し、パターニングによって後のゲイト電極の原型８１３、８１４、および８１５を形成する。本実施例では２ｗｔ％のスカンジウムを含有したアルミニウム膜を用いる（図９（Ａ））。

次に、特開平７−１３５３１８号公報記載の技術により多孔性の陽極酸化膜８１６、８１７、および８１８、無孔性の陽極酸化膜８１９、８２０、および８２１、ゲイト電極８２２、８２３、および８２４を形成する（図９（Ｂ））。

こうして図９（Ｂ）の状態が得られたら、次にゲイト電極８２２、８２３、および８２４、多孔性の陽極酸化膜８１６、８１７、および８１８をマスクとしてゲイト絶縁膜８１２をエッチングする。そして、多孔性の陽極酸化膜８１６、８１７、および８１８を除去して図９（Ｃ）の状態を得る。なお、図９（Ｃ）において８２５、８２６、および８２７で示されるのは加工後のゲイト絶縁膜である。

次に、一導電性を付与する不純物元素の添加工程を行う。不純物元素としてはＮ型ならばＰ（リン）またはＡｓ（砒素）、Ｐ型ならばＢ（ボロン）を用いれば良い。

本実施例では、不純物添加を２回の工程に分けて行う。まず、１回目の不純物添加（本実施例ではＰ（リン）を用いる）を高加速電圧８０ｋｅＶ程度で行い、ｎ^- 領域を形成する。このｎ^- 領域は、Ｐイオン濃度が１×１０¹⁸ａｔｏｍｓ／ｃｍ³ 〜１×１０¹⁹ａｔｏｍｓ／ｃｍ³ となるように調節する。

さらに、２回目の不純物添加を低加速電圧１０ｋeＶ程度で行い、ｎ⁺ 領域を形成する。この時は、加速電圧が低いので、ゲイト絶縁膜がマスクとして機能する。また、このｎ⁺ 領域は、シート抵抗が５００Ω以下（好ましくは３００Ω以下）となるように調節する。

以上の工程を経て、ＣＭＯＳ回路を構成するＮ型ＴＦＴのソース領域８２８、ドレイン領域８２９、低濃度不純物領域８３０、チャネル形成領域８３１が形成される。また、画素ＴＦＴを構成するＮ型ＴＦＴのソース領域８３２、ドレイン領域８３３、低濃度不純物領域８３４、チャネル形成領域８３５が確定する（図９（Ｄ））。

なお、図９（Ｄ）に示す状態ではＣＭＯＳ回路を構成するＰ型ＴＦＴの活性層もＮ型ＴＦＴの活性層と同じ構成となっている。

次に、図１０（Ａ）に示すように、Ｎ型ＴＦＴを覆ってレジストマスク８３６を設け、Ｐ型を付与する不純物イオン（本実施例ではボロンを用いる）の添加を行う。

この工程も前述の不純物添加工程と同様に２回に分けて行うが、Ｎ型をＰ型に反転させる必要があるため、前述のＰイオンの添加濃度の数倍程度の濃度のＢ（ボロン）イオンを添加する。

こうしてＣＭＯＳ回路を構成するＰ型ＴＦＴのソース領域８３７、ドレイン領域８３８、低濃度不純物領域８３９、チャネル形成領域８４０が形成される（図１０（Ａ））。

以上の様にして活性層が完成したら、ファーネスアニール、レーザーアニール、ランプアニール等の組み合わせによって不純物イオンの活性化を行う。それと同時に添加工程で受けた活性層の損傷も修復される。

次に、層間絶縁膜８４１として酸化珪素膜と窒化珪素膜との積層膜を形成し、コンタクトホールを形成した後、ソース電極８４２、８４３、および８４４、ドレイン電極８４５、８４６を形成して図１０（Ｂ）に示す状態を得る。

次に、１０〜５０ｎｍの厚さの窒化珪素膜８４７、ブラックマスク８４８を形成する（図１０（Ｃ））。

図１０（Ｃ）の構成では、窒化珪素膜８４７を介して、ドレイン電極８４６とブラックマスク８４８との間で補助容量を形成する。

このように、図１０（Ｃ）の構成では、ブラックマスク８４８が補助容量の上部電極を兼ねる点が特徴である。

なお、図１０（Ｃ）に示すような構成では、広い面積を占めやすい補助容量をＴＦＴの上に形成することで開口率の低下を防ぐことが可能である。また、誘電率の高い窒化珪素膜を２５ｎｍ程度の厚さで利用できるので、少ない面積で非常に大きな容量を確保することが可能である。

次に、有機性樹脂膜でなる第２の層間絶縁膜８４９を０．５〜３μｍの厚さに形成する。そして、層間絶縁膜８４９上に導電膜を形成しパターニングすることにより画素電極８５０を形成する。本実施例は透過型の例であるため画素電極８５０を構成する導電膜としてＩＴＯ等の透明導電膜を用いる。

次に、基板全体を３５０℃の水素雰囲気で１〜２時間加熱し、素子全体の水素化を行うことで膜中（特に活性層中）のダングリングボンド（不対結合手）を補償する。以上の工程を経て同一基板上にＣＭＯＳ回路および画素マトリクス回路を作製することができる。

次に、図１１に示すように、上記の工程によって作製されたアクティブマトリクス基板をもとに、液晶パネルを作製する工程を説明する。

図１０（Ｃ）の状態のアクティブマトリクス基板に配向膜８５１を形成する。本実施例では、配向膜８５１には、ポリイミドを用いた。次に、対向基板を用意する。対向基板は、ガラス基板８５２、透明導電膜８５３、配向膜８５４とで構成される。

なお、本実施例では、配向膜には、液晶分子が基板に対して垂直に配向するようなポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施すことにより、液晶分子がある一定のプレチルト角を持って垂直配向するようにした。

なお、対向基板には必要に応じてブラックマスクやカラーフィルタなどが形成されるが、ここでは省略する。

次に、上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、シール材やスペーサ（図示せず）などを介して貼り合わせる。その後、両基板の間に液晶材料８５５を注入し、封止剤（図示せず）によって完全に封止する。よって、図１１に示すような透過型の液晶パネルが完成する。

なお、本実施例では、液晶パネルが、ＥＣＢ（電界制御複屈折）モードによって表示を行うようにした。そのため、１対の偏光板（図示せず）がクロスニコル（１対の偏光板が、それぞれの偏光軸を直交させるような状態）で、液晶パネルを挟持するように配置された。

よって、本実施例では、液晶パネルに電圧が印加されていないとき黒表示となる、ノーマリブラックモードで表示を行うことが理解される。

また、図１０（Ｃ）に示した様なアクティブマトリクス基板の外観を図１２に簡略化して示す。図１２において、１２０１は石英基板、１２０２は画素マトリクス回路、１２０３はソースドライバ回路、１２０４はゲイトドライバ回路、１２０５はＬＣＤコントローラおよびラインメモリを含むロジック回路である。

ロジック回路１２０５は広義的にはＴＦＴで構成される論理回路全てを含むが、ここでは従来から画素マトリクス回路、ドライバ回路と呼ばれている回路と区別するため、それ以外の信号処理回路（ＬＣＤコントローラ、ラインメモリ、その他のメモリ、Ｄ／Ａコンバータ、パルスジェネレータ等）を指す。

また、こうして形成された液晶パネルには外部端子としてＦＰＣ（Flexible Print Circuit）端子が取り付けられる。一般的に液晶モジュールと呼ばれるのはＦＰＣを取り付けた状態の液晶パネルである。

本実施例では、上記実施例１に示したようなＬＣＤコントローラおよびラインメモリを含む本発明の周辺回路一体型の液晶パネルを実施例２の方法で作製し、組み込んだ３板式のプロジェクタについて説明する。

図１３を参照する。１３０１は光源であり、１３０２、１３０３は、それぞれＲ（赤）とＧ（緑）との波長領域の光を選択的に反射するダイクロイックミラーである。１３０４、１３０５、および１３０６は、全反射ミラーであり、１３０７、１３０８、および１３０９は、それぞれＲ、Ｇ、Ｂに対応した透過型液晶パネルである。１３１０はダイクロイックプリズムであり、１３１１は投射レンズであり、１３１２はスクリーンである。

本実施例の３板式の液晶プロジェクタは、３枚の白黒表示の液晶パネル１３０７、１３０８、および１３０９にそれぞれ赤、青、緑の３原色に対応した画像を表示し、それに対応する３原色の光で上記液晶パネルを照明する。そして、得られた各原色成分の画像をダイクロイックプリズム１３１０により合成してスクリーン１３１２に投射する。従って、３板式の液晶プロジェクタは、表示性能（解像度、スクリーン照度、色純度）に優れている。

本実施例では、上記実施例１に示したようなＬＣＤコントローラおよびラインメモリを含む本発明の周辺回路一体型の液晶パネルを実施例２の方法で作製し、組み込んだ単板式のプロジェクタについて説明する。

本実施例の単板式の液晶プロジェクタの構成を図１４に示す。１４０１は光源、１４０２は集光レンズ、１４０３は液晶パネル、１４０４は投射レンズ、１４０５はスクリーンである。なお、液晶パネル１４０３にはカラーフィルタが取り付けられている。

なお、本実施例の単板式の液晶プロジェクタでは、カラーフィルタを用いて直視型の液晶表示装置と同じ方式によって、Ｒ、Ｇ、Ｂの各画素をそれぞれ駆動する方法で、得られた各画素に対応する光をスクリーンへ投射している。

なお、単板式の液晶プロジェクタは、実施例３の３枚式の液晶プロジェクタと比較して、光学部品が１／３で済むことから、価格やサイズなどにおいて優れている。しかし、３板式と従来の単板式とで同じ液晶パネルを用いた場合、３板式は１つの画素に３色を重ねているのに対して、単板式は１つの画素を一色の画素としてしか利用できないため、単板式は３枚式に比べて画質が劣る。しかも、上記の単板式の液晶プロジェクタは、光源からの白色光のうち不要な成分をカラーフィルタに吸収させることによって所望の色の画像を得ている。よって、液晶パネルに入射した白色光は、１／３しか透過せず、光の利用効率が比較的低い。

よって、実施例３の３板式のプロジェクタと本実施例の単板式のプロジェクタとがその用途に応じて使用され得る。

本実施例では、実施例３あるいは実施例４に示された液晶プロジェクタを、光学エンジンとしてセットに組み込んだプロジェクタ（プロジェクションＴＶ）について説明する。

図１５に、本実施例のプロジェクションＴＶの外観図を示す。本実施例のプロジェクションＴＶは、一般的に、リア型プロジェクタとも呼ばれるタイプである。なお、図１５（Ａ）は側面図であり、内部構造を簡略化して示されている。また、図１５（Ｂ）は、本実施例のプロジェクションＴＶを斜めから見た図である。

図１５（Ａ）および（Ｂ）において、１５０１は本体、１５０２は実施例３あるいは実施例４の液晶プロジェクタが組み込まれた光学エンジン、１５０３はリフレクター、１５０４はスクリーンである。実際には、その他の光学系が加わって複雑な構成となるが、本実施例では概略の構成のみを示すこととする。

なお、実施例３あるいは４の液晶パネルには、周辺駆動回路および論理回路とが画素領域とともに一体形成されている。よって、ＮＴＳＣ方式、ＰＡＬ方式、ディジタル方式の信号にも対応させることができる。

また、ビデオ信号がＸＧＡ、ＳＸＧＡ、ＵＸＧＡといった様に、異なる解像度に対応していても、論理回路等で不必要な箇所（画像非表示部）を黒表示するなどの工夫により解像度の低下を防ぎ、かつコントラストの高い映像を提供することができる。

本実施例では、実施例５とは異なる構成の液晶プロジェクタについて説明する。本実施例の液晶プロジェクタにも、実施例２の液晶パネルが用いられる。なお、本実施例で示す装置は、一般的にはフロント型プロジェクタと呼ばれているタイプである。

図１６に、本実施例のフロント型プロジェクタの構成図を示す。図１６において、１６０１はプロジェクタ本体、１６０２は投射レンズ、１６０３はスクリーンである。

プロジェクタ本体１６０１には、実施例３に示したプロジェクタを用いる。プロジェクタ本体１６０１から映像情報を含む光が供給され、投射レンズ１６０２によって、映像がスクリーン１６０３に投射される。

フロント型プロジェクタの最大の特徴は、映像が大画面スクリーンに映し出されることである。よって、会議やプレゼンテーション用のアプリケーションとしての需要が高い。なお、スクリーンには１００インチ型、２００インチ型といったものがよく用いられる。

なお、本実施例のフロント型プロジェクタにも、実施例３の３板式のプロジェクタと実施例４の単板式のプロジェクタとがその用途に応じて使用され得る。

本実施例では、本発明のＬＣＤコントローラおよびラインメモリを有する反強誘電性液晶を用いた液晶表示装置について説明する。

本実施例で用いた画素ＴＦＴ、ＬＣＤコントローラ、ラインメモリ、およびドライバＴＦＴを含むアクティブマトリクス基板の作製方法は、実施例２を引用する。

本実施例の液晶表示装置は、反強誘電性液晶が用いられている。反強誘電性液晶は、２つの配向状態を有し、画素ＴＦＴによって電圧が印加されると、第１あるいは第２の配向状態にある液晶分子が第２あるいは第１の安定な配向状態に選択的に変化する。この第１あるいは第２の安定な配向状態にある液晶分子の割合を、印加する電圧の大きさによって変化させることができる。したがって、印加電圧を制御することによって、中間調状態を制御することができる。

また、本実施例の反強誘電性液晶を用いた液晶表示装置は、ＴＮモードの液晶表示装置と比較して、応答速度が早く、周波数特性がよい。よって、良好な画像を表示することができる。

なお、本実施例の液晶パネルも、実施例３〜６の液晶プロジェクタに適用することができる。

上記実施例２〜７では、本発明のドライバ回路をＥＣＢ（電界制御複屈折）モードで表示を行う液晶パネルに用いたが、ＥＣＢモードのうちでもＩＰＳ（横電界）モードで表示を行う液晶パネルに用いてもよいし、ＴＮ（ツイストネマチック）やＳＴＮ（スーパーツイストネマチック）などのモードで表示を行う液晶パネルに用いてもよい。

また、上記実施例２〜７では、透過型の液晶パネルについて説明してきたが、ＬＣＤコントローラ、ラインメモリ、および複数のソース線側ドライバを含む周辺回路は、反射型の液晶パネルにも用いられるのは言うまでもない。

また、上記実施例２〜７では、表示媒体として液晶を用いる場合につて説明してきたが、本発明の駆動回路は、液晶と高分子との混合層、いわゆる高分子分散型液晶表示装置にも用いることができる。また、本発明の駆動回路は、印加電圧に応答して光学的特性が変調され得るその他のいかなる表示媒体を有する表示装置に用いてもよい。例えば、エレクトロルミネセンス素子などを表示媒体として用いてもよい。

従来の液晶表示装置の概略構成図である。 従来の液晶表示装置の画素の走査順序を示す図である。 本発明による液晶表示装置の概略構成図である。 本発明による液晶表示装置のブロック図である。 本発明による液晶表示装置のラインメモリを示す図である。 本発明による液晶表示装置のラインメモリの動作のタイミングチャートである。 本発明による液晶表示装置の画素の走査順序を示す図である。 本発明による液晶表示装置の作製工程を示す図である。 本発明による液晶表示装置の作製工程を示す図である。 本発明による液晶表示装置の作製工程を示す図である。 本発明による液晶表示装置の断面図である。 本発明による液晶表示装置のアクティブマトリクス基板の斜視図である。 本発明による液晶表示装置を備えた３板式プロジェクタの構成図である。 本発明による液晶表示装置を備えた単板式プロジェクタの構成図である。 本発明による液晶表示装置を備えたリアプロジェクタの構成図である。 本発明による液晶表示装置を備えたフロントプロジェクタの構成図である。

符号の説明

３０１、３０２、４１０、４１１ ソース線側ドライバ
３０３、４１２ ゲイト線側ドライバ
３０４ ＴＦＴ
３０５、４０２、４０３ ラインメモリ
３０６ ＬＣＤコントローラ
３０７、４０１ 画像信号供給源
４１３ 画素領域

Claims (6)

1. 絶縁表面を有する基板上に、２ｍ（ｍは自然数）列ｎ（ｎは自然数）行のマトリクス状に配置された複数の画素と、第１のソース線側ドライバと、第２のソース線側ドライバと、第１のラインメモリ及び第２のラインメモリを有する信号処理回路とを有し、
   前記第１のラインメモリ及び第２のラインメモリのそれぞれは、２ｍ個の画像信号を記憶する第１乃至第２ｍのメモリを有し、
   前記第１乃至第２ｍのメモリに画像信号が順に記憶される第１の動作と、
   前記第１乃至第ｍのメモリに記憶された画像信号が前記第１のソース線側ドライバへ出力されると同時に、前記第（ｍ＋１）乃至第２ｍのメモリに記憶された画像信号が前記第２のソース線側ドライバへ出力される第２の動作とが行われ、
   前記第１のラインメモリ及び前記第２のラインメモリのいずれか一方で前記第１の動作が行われる間に、他方では前記第２の動作が行われることを特徴とするアクティブマトリクス型表示装置。
2. 絶縁表面を有する基板上に、２ｍ（ｍは自然数）列ｎ（ｎは自然数）行のマトリクス状に配置された複数の画素と、第１のソース線側ドライバと、第２のソース線側ドライバと、第１のラインメモリ、第２のラインメモリ及びコントローラを有する信号処理回路とを有し、
   前記第１のラインメモリ及び第２のラインメモリのそれぞれは、２ｍ個の画像信号を記憶する第１乃至第２ｍのメモリを有し、
   前記コントローラはラインカウンタを有し、
   前記第１乃至第２ｍのメモリに画像信号が順に記憶される第１の動作と、
   前記ラインカウンタからの信号に従って、前記第１乃至第ｍのメモリから供給される画像信号が前記第１のソース線側ドライバへ出力されると同時に、前記第（ｍ＋１）乃至第２ｍのメモリから供給される画像信号が前記第２のソース線側ドライバへ出力される第２の動作とが行われ、
   前記第１のラインメモリ及び前記第２のラインメモリのいずれか一方で前記第１の動作が行われる間に、他方では前記第２の動作が行われることを特徴とするアクティブマトリクス型表示装置。
3. 絶縁表面を有する基板上に、２ｍ（ｍは自然数）列ｎ（ｎは自然数）行のマトリクス状に配置された複数の画素と、第１のソース線側ドライバと、第２のソース線側ドライバと、第１のラインメモリ、第２のラインメモリ及びコントローラを有する信号処理回路とを有し、
   前記第１のラインメモリ及び第２のラインメモリのそれぞれは、２ｍ個の画像信号を記憶する第１乃至第２ｍのメモリを有し、
   前記コントローラは制御回路を有し、
   前記第１乃至第２ｍのメモリに画像信号が順に記憶される第１の動作と、
   前記第１乃至第ｍのメモリから供給される画像信号が前記制御回路によって制御され、前記第１のソース線側ドライバへ出力されると同時に、前記第（ｍ＋１）乃至第２ｍのメモリから供給される画像信号が前記制御回路によって制御され、前記第２のソース線側ドライバへ出力される第２の動作とが行われ、
   前記第１のラインメモリ及び前記第２のラインメモリのいずれか一方で前記第１の動作が行われる間に、他方では前記第２の動作が行われることを特徴とするアクティブマトリクス型表示装置。
4. 請求項１乃至請求項３のいずれか一項において、
   前記第１のラインメモリ及び前記第２のラインメモリには、ＤＲＡＭ、ＶＲＡＭまたはＳＲＡＭを有することを特徴とするアクティブマトリクス型表示装置。
5. 請求項１乃至請求項４のいずれか一項において、
   前記画素は、表示媒体としてエレクトロルミネセンス素子を用いることを特徴とするアクティブマトリクス型表示装置。
6. 請求項１乃至請求項４のいずれか一項において、
   前記画素は、表示媒体として液晶素子を用いることを特徴とするアクティブマトリクス型表示装置。

Images