JP4459332B2 - アクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス型液晶表示装置 Download PDFInfo
- Publication number
- JP4459332B2 JP4459332B2 JP23793199A JP23793199A JP4459332B2 JP 4459332 B2 JP4459332 B2 JP 4459332B2 JP 23793199 A JP23793199 A JP 23793199A JP 23793199 A JP23793199 A JP 23793199A JP 4459332 B2 JP4459332 B2 JP 4459332B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- signal line
- display device
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の属する技術分野】
本発明は絶縁表面を有する基板上に薄膜トランジスタ(以下、TFTという)で構成された回路を有する液晶表示装置に関する。特に本発明はアクティブマトリクス型液晶表示装置に関する。
【0002】
【従来の技術】
【0003】
最近、安価なガラス基板上に薄膜トランジスタ(TFT)を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型液晶表示装置の需要が高まったことにある。アクティブマトリクス型液晶表示装置は、マトリクス状に設けられた数十〜数百万個もの各画素のそれぞれに薄膜トランジスタを配置し、各画素電極に出入りする電荷を薄膜トランジスタのスイッチング機能により制御するものである。
【0004】
各画素電極と対向電極との間には液晶が挟み込まれ、この構成により一種のコンデンサが形成されている。従って、薄膜トランジスタによりこのコンデンサへの電荷の出入りを制御することで液晶の電気光学的特性を変化させ、液晶パネルを透過する光を制御して画像表示を行うことができる。
【0005】
しかし、このような構成でなるコンデンサは、各画素電極に出入りする電荷を制御する薄膜トランジスタの電流のリークにより次第にその保持電圧が減少するため、液晶の電気光学特性が変化して画像表示のコントラストが悪化するという問題を持つ。
【0006】
そこで、液晶で構成されるコンデンサと並列に保持容量と呼ばれる別のコンデンサを設置し、リーク等で損失した電荷を液晶で構成されるコンデンサに供給する構成が一般的となっている。
【0007】
保持容量の構造は様々であるが、遮蔽膜と画素電極との間に誘電体を挟み込んだ構造が挙げられる。遮蔽膜とは、透過型液晶表示装置の画素領域において、薄膜トランジスタが光の照射によってリーク電流が大きくなるのを防止するための、遮光性を有する被膜である。
【0008】
図23に従来のアクティブマトリクス型液晶表示装置の概略図の一例を示す。ソース信号線駆動回路1001、ゲート信号線駆動回路1002、画素領域1003、画素TFT1004、画素電極と対向電極との間に液晶を挟んだ液晶セル1005、画素電極と遮蔽膜との間に誘電体を挟んで形成される保持容量1006、ソース信号線1007、ゲート信号線1008が図23に示されるように設けられている。
【0009】
また、画素領域1003では、ソース信号線駆動回路1001に接続されたソース信号線1007と、ゲート信号線駆動回路1002に接続されたゲート信号線1008とが交差している。そのソース信号線1007とゲート信号線1008に囲まれた領域、画素部1009に、画素領域の薄膜トランジスタ(画素TFT)1004と、液晶セル1005と、保持容量1006が設けられている。
【0010】
ソース信号線1007に入力された画像信号は、画素TFT1004により選択され、所定の画素電極に書き込まれる。ソース信号線駆動回路1001においてタイミング信号によりサンプリングされた画像信号が、ソース信号線1007に入力される。画素TFT1004は、ゲート信号線駆動回路1002からゲート信号線1008を介して入力される選択信号により動作する。
【0011】
保持容量1006を形成している画素電極は画素TFT1004のソース領域と接続されており、遮蔽膜はコモン線1011に接続されている。また液晶セルを形成している対向電極もコモン線1011に接続されている。コモン線1011は一定の電位(基準電位)の電源に接続されており、コモン線1011に接続されている遮蔽膜及び対向電極は基準電位に保たれている。
【0012】
【発明が解決しようとする課題】
【0013】
電源は基準電位に保たれているが、時としてノイズが発生することがあり、そのノイズはコモン線1011を通して遮蔽膜及び対向電極に伝わってしまう。ノイズが対向電極に伝わると液晶にノイズが印加され、表示画像に乱れが生じる。
【0014】
ノイズによる遮蔽膜及び対向電極の電位の変動(基準電位との差)ΔVは、画素電極と遮蔽膜との間に誘電体を挟んで形成される保持容量1006の容量値CHと、遮蔽膜及び対向電極にかかるノイズの電荷量Qによって、その値が決まる。しかし、電荷量Qは電源からのノイズによって固定されてしまうので、実際にはΔVの値は保持容量の容量値CHによって決定される。このCHの値が大きければ大きいほどΔVは小さくなり、遮蔽膜及び対向電極の電位をより一定に保つことが可能になる。よってより大きな容量値を持つ保持容量を形成することが望まれていた。
【0015】
しかし画素部に設けられる保持容量の容量値を大きくしようとすると、画素電極と遮蔽膜とが誘電体を挟んで重なる面積を大きくする必要があり、開口率が低下するため、その大きさには限界があった。
【0016】
本明細書で開示する発明は、上記問題点を解決して高画質な画像表示を行うことのできるアクティブマトリクス型液晶表示装置を実現する技術を提供することを目的とする。
【0017】
【課題を解決するための手段】
【0018】
対向電極に接続された第1の電極と、保持容量に接続された第2の電極との間に誘電体を設けたカップリング容量と呼ばれるコンデンサを形成する。第1の電極と第2の電極とは接続配線によって接続されている。また第1の電極及び第2の電極はコモン線に電気的に接続されている。
【0019】
遮蔽膜及び対向電極にかかるノイズの電荷量Qは固定されているので、遮蔽膜及び対向電極に接続されている全ての容量の容量値が大きければ大きいほど、ノイズによる遮蔽膜及び対向電極の電位の変動ΔVは小さくなる。遮蔽膜及び対向電極に接続されている全ての容量の容量値とは、本発明の場合、カップリング容量に電気的に接続している全ての保持容量の容量値の和である容量値CHにカップリング容量の容量値CKを加えたものになる。したがって、カップリング容量を設けないときと比較して、ノイズによる遮蔽膜及び対向電極の電位の変動ΔVを、開口率を低下させることなく小さく抑えることが可能になる。その結果、電源からのノイズが対向電極に伝わり液晶にノイズが印加されることによる表示画像の乱れを防ぐことができる。
【0020】
なお、第1の電極と第2の電極とは理想的には同電位になるので、カップリング容量には電荷が蓄えられない。しかし実際には、第1の電極と第2の電極とを接続している接続配線が配線抵抗Rを有している。そのため、第1の電極と第2の電極は全く同じ電位にはならない。
【0021】
カップリング容量のインピーダンスZ(Ω)は、
Z=1/(2πfCK)
で表される。なお、fは電源のノイズの周波数、CKはカップリング容量の容量値である。この式から、ノイズの周波数f、カップリング容量の容量値CKが大きければ大きいほど、カップリング容量のインピーダンスZが小さくなることがわかる。
【0022】
カップリング容量のインピーダンスZ(Ω)が配線抵抗Rよりも小さくなると、電源からのノイズが電荷としてよりカップリング容量に蓄えられる。そのためノイズが直接対向電極に伝わりずらくなる。よって、カップリング容量のインピーダンスZ(Ω)が配線抵抗Rよりも小さくなるような周波数のノイズに対して、カップリング容量は容量として特に有効である。
【0023】
なお、カップリング容量の容量値CKは、ノイズの周波数fと配線抵抗Rとの値によって決まる。カップリング容量のインピーダンスZが配線抵抗Rよりも小さくなると、よりノイズが直接対向電極に伝わりずらくなるので、
R>Z=1/(2πfCK)
を満たすように、用いる回路によってカップリング容量を適宜設計することは有効である。
【0024】
【発明の実施の形態】
【0025】
以下に本発明の液晶表示装置を実施の形態をもって説明する。
【0026】
(実施の形態1)
【0027】
本実施の形態では、遮蔽膜の一部を第1の電極としてカップリング容量を形成する例について説明する。
【0028】
本実施の形態のアクティブマトリクス型液晶表示装置の概略図を図1に示す。ソース信号線駆動回路101、ゲート信号線駆動回路102、画素領域103、画素領域の薄膜トランジスタ(画素TFT)104、画素電極と対向電極との間に液晶を挟んだ液晶セル105、画素電極と遮蔽膜との間に誘電体を挟んで形成される保持容量106、ソース信号線107、ゲート信号線108が図1に示すように設けられている。
【0029】
また、遮蔽膜の一部である第1の電極111がコモン線110及び液晶セル105の対向電極に接続されている。そして導電体の一部である第2の電極112がコモン線110及び保持容量106に接続されている。第1の電極111と第2の電極112との間に誘電体を挟み込んで、カップリング容量109が形成されている。また第1の電極111と第2の電極112とは接続配線115によって接続されている。なお本発明において接続配線とは、第1の電極と第2の電極とを電気的に接続しているもの全てを指す。
【0030】
画素領域103では、ソース信号線駆動回路101に接続されたソース信号線107と、ゲート信号線駆動回路102に接続されたゲート信号線108とが交差している。そのソース信号線107とゲート信号線108とに囲まれた部分、画素部114に、画素TFT104と、液晶セル105と、保持容量106とが設けられている。
【0031】
ソース信号線駆動回路101において、タイミング信号によりサンプリングされた画像信号が、ソース信号線107に入力される。ソース信号線107に入力された画像信号は、画素TFT104により選択され、所定の画素電極に書き込まれる。画素TFT104は、ゲート信号線駆動回路102からゲート信号線108を介して入力される選択信号により動作する。
【0032】
図24にカップリング容量の上面図及び断面図を示す。図24(A)はカップリング容量の上面図を示しており、遮蔽膜119の上に誘電体を挟んで導電体118が設けられている。遮蔽膜119と導電体118はコモン線110に接続されている。遮蔽膜119の上に誘電体を挟んで導電体118が設けられている部分、言い換えると遮蔽膜119と導電体118とが誘電体を挟んで重なっている部分にカップリング容量109が形成されている。
【0033】
図1(B)に図1(A)において示した上面図の、線分X−X’における断面図を示す。コモン線110を覆うように層間絶縁膜120が設けられている。遮蔽膜119と導電体118はコモン線110に接続されている。遮蔽膜119と導電体118とが誘電体121を挟んで重なっている部分がカップリング容量109である。
【0034】
遮蔽膜119の一部であって、カップリング容量109を形成している部分が第1の電極111である。そして導電体118の一部であって、カップリング容量109を形成している部分が第2の電極112である。第1の電極111と第2の電極112の間の配線容量は、第1の電極111と第2の電極112の間を電気的に接続しているもの全ての容量を指す。この場合だと、遮蔽膜119の第1の電極111以外の部分と、コモン線110と、導電体120の第2の電極112以外の部分とを合わせた容量が配線容量となる。
【0035】
なお本発明では、カップリング容量を画素領域103及びソース信号線駆動回路102上に形成しない。画素領域上にカップリング容量を形成すると開口率が低くなってしまう。またソース信号線駆動回路上にカップリング容量を形成すると、遮蔽膜とソース信号線駆動回路の回路TFTが容量結合し、ソース信号線駆動回路の動作速度が遅くなってしまう。ソース信号線駆動回路はゲート信号線駆動回路よりも高速に駆動することが要求される。そのためカップリング容量は、画素領域上や、ソース信号線駆動回路が設けられている部分以外のアクティブマトリクス基板(基板)上に形成することが好ましい。
【0036】
なお、カップリング容量109の容量値CKは、ノイズの周波数fと配線抵抗Rとの値によって決まる。カップリング容量のインピーダンスZが配線抵抗Rよりも小さくなることによって、よりノイズが直接対向電極に伝わりずらくなる。よって、
R>Z=1/(2πfCK)
を満たすように、用いる回路によってカップリング容量を適宜設計することは有効である。
【0037】
このように本発明では、上記構成によって遮蔽膜及び対向電極に接続されている全ての容量の容量値が、保持容量の容量値CHにカップリング容量の容量値CKを加えたものになる。
【0038】
よって従来のカップリング容量を設けない場合と比較して、遮蔽膜及び対向電極に接続されている容量の容量値を、開口率を低下させなくても大きくすることが可能になる。よってΔVが小さくなり、遮蔽膜及び対向電極の電位をより一定に保つことが可能になる。そのため、電源からのノイズが対向電極に伝わり液晶にノイズが印加されることによる表示画像の乱れを防ぐことができる。
【0039】
また本実施の形態では、遮蔽膜の一部を第1の電極111として用いることで、第1の電極を別途作製する工程を省くことができる。
【0040】
(実施の形態2)
【0041】
本実施の形態では、遮蔽膜の一部を第1の電極としてカップリング容量を形成し、かつカップリング容量をゲート信号線駆動回路上に形成する例について説明する。
【0042】
本実施の形態のアクティブマトリクス型液晶表示装置の上面の概略図を図2に示す。図2において、201はアクティブマトリクス基板であり、ソース信号線駆動回路202及びゲート信号線駆動回路203には回路TFTが設けられ、画素領域204には画素TFTがマトリクス状に設けられている。アクティブマトリク基板201としては、ガラス基板などが用いられる。なお、図2にはソース信号線駆動回路を1つだけ設けた構成を示したが、2つ設ける構成としても良い。
【0043】
画素領域204の上と、ゲート信号線駆動回路203の上には、可視光を透過する必要のある領域(図示せず)を残して遮蔽膜205が形成されている。図面では示していないが、遮蔽膜205は実際にはマトリクス形状をしている。
【0044】
遮蔽膜205はアルミニウム(Al)、チタン(Ti)、クロム(Cr)またはタンタル(Ta)を有する膜が好ましい。図2では遮蔽膜205はゲート信号線駆動回路203の一部の上に設けられているが、ゲート信号線駆動回路203全体の上に設けるようにしても良い。
【0045】
遮蔽膜205はコモン線206と、接続部210において接続されている。コモン線206はFPC209によって電源に接続され一定の電位(基準電位)に保たれており、遮蔽膜205も一定の電位(基準電位)に保たれている。
【0046】
遮蔽膜205の上に誘電体(図示せず)を挟んで、導電体207が設けられている。例えば導電体207は、ITO(indium tin oxide)を有している。導電体207の一部は、ゲート信号線駆動回路203の一部または全部の上に設けられており、画素領域204及びソース信号線駆動回路202の上には設けられていない。
【0047】
導電体207は一定の電位(基準電位)に保たれたコモン線206に接続部210において接続されている。コモン線206に接続された導電体207も基準電位に保たれている。
【0048】
遮蔽膜205の上に、誘電体(図示せず)を挟んで導電体207が設けられている部分208に、カップリング容量208が形成されている。
【0049】
図3に図2のA−A’における断面の一例を概略図を示す。アクティブマトリクス基板201、回路TFTを有するゲート信号線駆動回路203、ゲート信号線駆動回路の回路TFTのドレイン電極またはソース電極216、遮蔽膜205、誘電体210、導電体207、コモン線206、フィラー213、樹脂214、FPCからの引き出し端子上に成膜されたITO膜212、FPCからの引き出し端子211が図3に示すように設けられている。コモン線206はゲート信号線駆動回路の回路TFTのドレイン電極またはソース電極216と同時に形成されている。
【0050】
本実施の形態では、カップリング容量をゲート信号線駆動回路上に形成することで、限られた面積の基板上により大きな容量値を有するカップリング容量を形成することができる。
【0051】
このように本発明では、遮蔽膜とコモン線とを接続し、なおかつ遮蔽膜の一部と、コモン線またはコモン線に接続された導電体の一部との間に誘電体を挟み込んだ構造の容量(カップリング容量)を形成する。これにより遮蔽膜及び対向電極に接続されている全ての容量の容量値が、保持容量の容量値CHにカップリング容量の容量値CKを加えたものになる。
【0052】
よって従来のカップリング容量を設けない場合と比較して、遮蔽膜及び対向電極に接続されている容量の容量値を、開口率を低下させなくても大きくなる。よってΔVが小さくなり、遮蔽膜及び対向電極の電位をより一定に保つことが可能になる。そのため、電源からのノイズが対向電極に伝わり液晶にノイズが印加されることによる表示画像の乱れを防ぐことができる。
【0053】
【実施例】
以下に本発明の実施例を説明する。
【0054】
(実施例1)
【0055】
本実施例では、図2に示したアクティブマトリクス型液晶表示装置の別の例を示す。
【0056】
本実施例のアクティブマトリクス型液晶表示装置の上面の概略図を図4に示す。図4において、401はアクティブマトリクス基板であり、ソース信号線駆動回路402及びゲート信号線駆動回路403には回路TFTが設けられ、画素領域404には画素TFTがマトリクス状に設けられている。アクティブマトリク基板401としては、ガラス基板などが用いられる。
【0057】
画素領域404の上と、ゲート信号線駆動回路403の上には、可視光を透過する必要のある領域(図示せず)を残して遮蔽膜405が形成されている。遮蔽膜405は図面では示していないが、実際にはマトリクス形状をしている。
【0058】
遮蔽膜405はアルミニウム(Al)、チタン(Ti)、クロム(Cr)またはタンタル(Ta)を有する膜が好ましい。図4において遮蔽膜405はゲート信号線駆動回路403の一部の上に設けられているが、ゲート信号線駆動回路403全体の上に設けるようにしても良い。
【0059】
遮蔽膜405は接続部410において、コモン線406と接続されている。コモン線406はFPC409によって電源に接続され、一定の電位(基準電位)に保たれており、遮蔽膜405も一定の電位(基準電位)に保たれている。
【0060】
導電体407は一定の電位(基準電位)に保たれたコモン線406に接続されている。本実施例では、導電体407はITOを有しているが、他の金属を用いても良い。コモン線406に接続された導電体407も基準電位に保たれている。
【0061】
遮蔽膜405の一部上に、誘電体(図示せず)を挟んで導電体407の一部が設けられている部分に、カップリング容量408が形成されている。
【0062】
なお、カップリング容量408の容量値CKは、ノイズの周波数fと配線抵抗Rとの値によって決まる。カップリング容量のインピーダンスZが配線抵抗Rよりも小さくなることによって、よりノイズが直接対向電極に伝わりずらくなる。
R>Z=1/(2πfCK)
を満たすように、用いる回路によってカップリング容量を適宜設計することは有効である。
【0063】
カップリング容量408は、ゲート信号線駆動回路403の一部または全部の上に設けられており、画素領域404及びソース信号線駆動回路402の上には設けられていない。本発明において、ソース信号線駆動回路上にカップリング容量を形成しない理由は上述したとおりである。
【0064】
本実施例では、1つの導電体407が、画素領域404の周り三方を囲うように設けられている。そしてこの場合、画素領域404の両側に導電体を2つに分けて設ける場合よりも、カップリング容量の容量値をより大きくすることができる。
【0065】
また本実施例では、1つの導電体407が画素領域404の周り三方を囲うように設けられているので、ソース信号線駆動回路を画素領域404の一方の方向にしか設けることができない。
【0066】
次に、本実施例における画素領域404の詳しい構造について、図6を用いて説明する。
【0067】
まず、図6において、21は活性層、22はゲート信号線、23はソース信号線、24は活性層とソース信号線とのコンタクト部、25はドレイン配線(ドレイン電極)、26は活性層とドレイン配線とのコンタクト部である。
【0068】
図7は、図6に遮蔽膜27(図4における405)と画素電極28を重ね合わせた状態を示している。なお、画素電極28は一部点線で表しているが、これは下層の遮蔽膜との位置関係を明瞭にするためである。
【0069】
図7に示すように、画素電極28は画像表示領域29の外周部分で遮蔽膜27と重なるように形成されている。この画素電極28と遮蔽膜27とが重なる領域が保持容量30として機能することになる。
【0070】
また、31はドレイン配線25と画素電極28とのコンタクト部である。コンタクト部31には遮蔽膜27を設けることはできないが、ドレイン配線25で完全に遮光されるので、TFTに光が当たるようなことはない。
【0071】
次に本発明のアクティブマトリクス型液晶表示装置の、画素領域に設けられる画素TFTと、画素領域の周辺に位置する駆動回路に設けられる回路TFTを、同時に作製する方法の一例について、図8〜図12を用いて説明する。なお、本発明はこの作製方法に限られない。
【0072】
ここでは画素領域の画素TFTと、画素領域の周辺に設けられる駆動回路(ソースドライバ、ゲートドライバ、D/A変換回路、デジタルビデオデータ時間階調処理回路等)のTFTを同一基板上に作製する方法について工程に従って詳細に説明する。但し、説明を簡単にするために、制御回路ではシフトレジスタ回路、バッファ回路、D/A変換回路などの基本回路であるCMOS回路と、nチャネル型TFTとを図示することにする。また島状半導体層に形成した不純物領域と、ゲート電極と同一の膜から形成された容量電極との間にゲート絶縁膜と同一の膜から形成されている誘電体を挟んだ構造を有している保持容量の例について説明する。
【0073】
図8(A)において、基板6001には低アルカリガラス基板や石英基板を用いることができる。本実施例では低アルカリガラス基板を用いた。この場合、ガラス歪み点よりも10〜20℃程度低い温度であらかじめ熱処理しておいても良い。この基板6001のTFT形成表面には、基板6001からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの下地膜6002を形成する。例えば、プラズマCVD法でSiH4、NH3、N2Oから作製される酸化窒化シリコン膜を100nm、同様にSiH4、N2Oから作製される酸化窒化シリコン膜を200nmの厚さに積層形成する。
【0074】
次に、20〜150nm(好ましくは30〜80nm)の厚さで非晶質構造を有する半導体膜6003aを、プラズマCVD法やスパッタ法などの公知の方法で形成する。本実施例では、プラズマCVD法で非晶質シリコン膜を54nmの厚さに形成する。非晶質構造を有する半導体膜としては、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、下地膜6002と非晶質シリコン膜6003aとは同じ成膜法で形成することが可能であるので、両者を連続形成しても良い。その場合、下地膜を形成した後、一旦大気雰囲気に晒すことがなくその表面の汚染を防ぐことが可能となり、作製するTFTの特性バラツキやしきい値電圧の変動を低減させることができる(図8(A))。
【0075】
そして、公知の結晶化技術を使用して非晶質シリコン膜6003aから結晶質シリコン膜6003bを形成する。例えば、レーザー結晶化法や熱結晶化法(固相成長法)を適用すれば良いが、ここでは、特開平7−130652号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質シリコン膜6003bを形成した。結晶化の工程に先立って、非晶質シリコン膜の含有水素量にもよるが、400〜500℃で1時間程度の熱処理を行い、含有水素量を5atom%以下にしてから結晶化させることが望ましい。非晶質シリコン膜を結晶化させると原子の再配列が起こり緻密化するので、作製される結晶質シリコン膜の厚さは当初の非晶質シリコン膜の厚さ(本実施例では54nm)よりも1〜15%程度減少する(図8(B))。
【0076】
そして、結晶質シリコン膜6003bを島状にパターンニングして、島状半導体層6004〜6007を形成する。その後、プラズマCVD法またはスパッタ法により50〜150nmの厚さの酸化シリコン膜によるマスク層6008を形成する(図8(C))。本実施例では、マスク層6008の厚さは130nmとする。
【0077】
そしてレジストマスク6009を設け、nチャネル型TFTを形成することとなる島状半導体層6004〜6007の全面に1×1016〜5×1017atoms/cm3程度の濃度でp型を付与する不純物元素としてボロン(B)を添加する。このボロン(B)の添加は、しきい値電圧を制御する目的でなされる。ボロン(B)の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時に添加しておくこともできる。ここでのボロン(B)添加は必ずしも必要ではない(図8(D))。
【0078】
ドライバ等の駆動回路のnチャネル型TFTのLDD領域を形成するために、n型を付与する不純物元素を島状半導体層6010〜6012に選択的に添加する。そのため、あらかじめレジストマスク6013〜6016を形成する。n型を付与する不純物元素としては、リン(P)や砒素(As)を用いれば良く、ここではリン(P)を添加すべく、フォスフィン(PH3)を用いたイオンドープ法を適用した。形成された不純物領域6017、6018のリン(P)濃度は2×1016〜5×1019atoms/cm3の範囲とすれば良い。本明細書中では、ここで形成された不純物領域6017〜6019に含まれるn型を付与する不純物元素の濃度を(n-)と表す。また、不純物領域6019は、画素部の保持容量を形成するための半導体層であり、この領域にも同じ濃度でリン(P)を添加する(図9(A))。その後、レジストマスク6013〜6016を除去する。
【0079】
次に、マスク層6008をフッ酸などにより除去した後、図8(D)と図9(A)で添加した不純物元素を活性化させる工程を行う。活性化は、窒素雰囲気中で500〜600℃で1〜4時間の熱処理や、レーザー活性化の方法により行うことができる。また、両者を併用して行っても良い。本実施例では、レーザー活性化の方法を用いる。レーザー光にはKrFエキシマレーザー光(波長248nm)を用いる。本実施例では、レーザー光の形状を線状ビームに加工して用い、発振周波数5〜50Hz、エネルギー密度100〜500mJ/cm2として線状ビームのオーバーラップ割合を80〜98%で走査することによって島状半導体層が形成された基板全面を処理する。尚、レーザー光の照射条件には何ら限定される事項はなく適宣決定することができる。
【0080】
そして、ゲート絶縁膜6020をプラズマCVD法またはスパッタ法を用いて10〜150nmの厚さでシリコンを含む絶縁膜で形成する。例えば、120nmの厚さで酸化窒化シリコン膜を形成する。ゲート絶縁膜には、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い(図9(B))。
【0081】
次に、ゲート電極を形成するために第1の導電層を成膜する。この第1の導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった積層構造としても良い。本実施例では、導電性の窒化物金属膜から成る導電層(A)6021と金属膜から成る導電層(B)6022とを積層させる。導電層(B)6022はタンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜(代表的にはMo−W合金膜またはMo−Ta合金膜)で形成すれば良く、導電層(A)6021は窒化タンタル(TaN)、窒化タングステン(WN)、窒化チタン(TiN)膜、窒化モリブデン(MoN)で形成する。また、導電層(A)6021は代替材料として、タングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。導電層(B)6022は低抵抗化を図るために含有する不純物濃度を低減させると良く、特に酸素濃度に関しては30ppm以下とすると良かった。例えば、タングステン(W)は酸素濃度を30ppm以下とすることで20μΩcm以下の比抵抗値を実現することができる。
【0082】
導電層(A)6021は10〜50nm(好ましくは20〜30nm)とし、導電層(B)6022は200〜400nm(好ましくは250〜350nm)とすれば良い。本実施例では、導電層(A)6021に50nmの厚さの窒化タンタル膜を、導電層(B)6022には350nmのTa膜を用い、いずれもスパッタ法で形成する。このスパッタ法による成膜では、スパッタ用のガスのArに適量のXeやKrを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。尚、図示しないが、導電層(A)6021の下に2〜20nm程度の厚さでリン(P)をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層(A)または導電層(B)が微量に含有するアルカリ金属元素がゲート絶縁膜6020に拡散するのを防ぐことができる(図9(C))。
【0083】
次に、レジストマスク6023〜6027を形成し、導電層(A)6021と導電層(B)6022とを一括でエッチングしてゲート電極6028〜6031と容量配線6032を形成する。ゲート電極6028〜6031と容量配線6032は、導電層(A)から成る6028a〜6032aと、導電層(B)から成る6028b〜6032bとが一体として形成されている。この時、後にドライバ等の駆動回路を構成するTFTのゲート電極6028〜6030は不純物領域6017、6018の一部と、ゲート絶縁膜6020を介して重なるように形成する(図9(D))。
【0084】
次いで、ドライバのPチャネル型TFTのソース領域およびドレイン領域を形成するために、P型を付与する不純物元素を添加する工程を行う。ここでは、ゲート電極6028をマスクとして、自己整合的に不純物領域を形成する。このとき、Nチャネル型TFTが形成される領域はレジストマスク6033で被覆しておく。そして、ジボラン(B2H6)を用いたイオンドープ法で不純物領域6034を形成した。この領域のボロン(B)濃度は3×1020〜3×1021atoms/cm3となるようにする。本明細書中では、ここで形成された不純物領域6034に含まれるP型を付与する不純物元素の濃度を(p++)と表す(図10(A))。
【0085】
次に、Nチャネル型TFTにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成を行った。レジストのマスク6035〜6037を形成し、N型を付与する不純物元素が添加して不純物領域6038〜6042を形成した。これは、フォスフィン(PH3)を用いたイオンドープ法で行い、この領域のリン(P)濃度を1×1020〜1×1021atoms/cm3とした。本明細書中では、ここで形成された不純物領域6038〜6042に含まれるN型を付与する不純物元素の濃度を(n+)と表す(図10(B))。
【0086】
不純物領域6038〜6042には、既に前工程で添加されたリン(P)またはボロン(B)が含まれているが、それに比して十分に高い濃度でリン(P)が添加されるので、前工程で添加されたリン(P)またはボロン(B)の影響は考えなくても良い。また、不純物領域6038に添加されたリン(P)濃度は図10(A)で添加されたボロン(B)濃度の1/2〜1/3なのでp型の導電性が確保され、TFTの特性に何ら影響を与えることはなかった。
【0087】
そして、画素部のnチャネル型TFTのLDD領域を形成するためのn型を付与する不純物添加の工程を行った。ここではゲート電極6031をマスクとして自己整合的にn型を付与する不純物元素をイオンドープ法で添加する。添加するリン(P)の濃度は1×1016〜5×1018atoms/cm3であり、図9(A)および図10(A)と図10(B)で添加する不純物元素の濃度よりも低濃度で添加することで、実質的には不純物領域6043、6044のみが形成される。本明細書中では、この不純物領域6043、6044に含まれるn型を付与する不純物元素の濃度を(n--)と表す(図10(C))。
【0088】
ここで、ゲート電極のTaのピーリングを防止するために層間膜としてSiON膜等を200nmの厚さで形成しても良い。
【0089】
その後、それぞれの濃度で添加されたn型またはp型を付与する不純物元素を活性化するために熱処理工程を行う。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法(RTA法)で行うことができる。ここではファーネスアニール法で活性化工程を行った。熱処理は酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400〜800℃、代表的には500〜600℃で行うものであり、本実施例では500℃で4時間の熱処理を行った。また、基板6001に石英基板のような耐熱性を有するものを使用した場合には、800℃で1時間の熱処理としても良く、不純物元素の活性化と、該不純物元素が添加された不純物領域とチャネル形成領域との接合を良好に形成することができる。なお、上述のゲート電極のTaのピーリングを防止するための層間膜を形成した場合には、この効果は得られない場合がある。
【0090】
この熱処理において、ゲート電極6028〜6031と容量配線6032形成する金属膜6028b〜6032bは、表面から5〜80nmの厚さでその表面に導電層(C)6028c〜6032cが形成される。例えば、導電層(B)6028b〜6032bがタングステン(W)の場合には窒化タングステン(WN)が形成され、タンタル(Ta)の場合には窒化タンタル(TaN)を形成することができる。また、導電層(C)6028c〜6032cは、窒素またはアンモニアなどを用いた窒素を含むプラズマ雰囲気にゲート電極6028〜6031及び容量配線6032を晒しても同様に形成することができる。さらに、3〜100%の水素を含む雰囲気中で、300〜450℃で1〜12時間の熱処理を行い、島状半導体層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。
【0091】
島状半導体層が、非晶質シリコン膜から触媒元素を用いる結晶化の方法で作製された場合、島状半導体層中には微量の触媒元素が残留する。勿論、そのような状態でもTFTを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましい。この触媒元素を除去する手段の一つにリン(P)によるゲッタリング作用を利用する手段がある。ゲッタリングに必要なリン(P)の濃度は図10(B)で形成した不純物領域(n+)と同程度であり、ここで実施される活性化工程の熱処理により、nチャネル型TFTおよびpチャネル型TFTのチャネル形成領域から触媒元素をゲッタリングをすることができた(図10(D))。
【0092】
第1の層間絶縁膜6045は500〜1500nmの厚さで酸化シリコン膜または酸化窒化シリコン膜で形成され、その後、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース配線6046〜6049と、ドレイン配線6050〜6053を形成する(図11(A))。図示していないが、本実施例ではこの電極を、Ti膜を100nm、Tiを含むアルミニウム膜500nm、Ti膜150nmをスパッタ法で連続して形成した3層構造の積層膜とする。
【0093】
次に、パッシベーション膜6054として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を50〜500nm(代表的には100〜300nm)の厚さで形成する。本実施例においては、パッシベーション膜6054は窒化シリコン膜50nmと酸化シリコン膜24.5nmとの積層膜とした。この状態で水素化処理を行うとTFTの特性向上に対して好ましい結果が得られた。例えば、3〜100%の水素を含む雰囲気中で、300〜450℃で1〜12時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜6054に開口部を形成しておいても良い(図11(A))。
【0094】
その後、有機樹脂からなる第2層間絶縁膜6055を1.0〜1.5μmの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCB(ベンゾシクロブテン)等を使用することができる。ここでは、基板に塗布後、熱重合するタイプのアクリルを用い、250℃で焼成して形成する(図11(B))。
【0095】
ここで、D/A変換回路の容量を形成する。D/A変換回路の容量の電極となるべき電極はドレイン配線と同一配線層に形成されている。前記電極の上部の第2層間絶縁膜6055を全部除去する(図示せず)。次に、遮蔽膜(ブラックマトリクス)を形成する(図示せず)。本実施例ではブラックマトリクスはAl膜を400nmに形成した。よって、本実施例では、前記電極とブラックマトリクスとの間でD/A変換回路の容量が形成される。
【0096】
その後、有機樹脂からなる第3層間絶縁膜6059を1.0〜1.5μmの厚さに形成する。有機樹脂としては、第2層間絶縁膜と同様の樹脂をもちいることができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、300℃で焼成して形成した。
【0097】
そして、第2層間絶縁膜6055および第3層間絶縁膜6059にドレイン配線6053に達するコンタクトホールを形成し、画素電極6060を形成する。本発明の透過型液晶パネルにおいては、画素電極6060にはITO等の透明導伝膜を用いる。(図11(B))。
【0098】
こうして同一基板上に、駆動回路TFTと画素部の画素TFTとを有した基板を完成させることができる。駆動回路にはpチャネル型TFT6101、第1のnチャネル型TFT6102、第2のnチャネル型TFT6103、画素部には画素TFT6104、保持容量6105が形成されている(図12)。本明細書では便宜上このような基板をアクティブマトリクス基板と呼んでいる。
【0099】
次に、上記の工程によって作製されたアクティブマトリクス基板をもとに、透過型液晶パネルを作製する工程を説明する。
【0100】
図12の状態のアクティブマトリクス基板に配向膜6061を形成する。本実施例では、配向膜6061にはポリイミドを用いた。次に、対向基板を用意する。対向基板は、ガラス基板6062、透明導電膜からなる対向電極6063、配向膜6064とで構成される。
【0101】
なお、本実施例では、配向膜には、液晶分子が基板に対して平行に配向するようなポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施すことにより、液晶分子がある一定のプレチルト角を持って平行配向するようにした。
【0102】
次に、上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、シール材やスペーサ(共に図示せず)などを介して貼り合わせる。その後、両基板の間に液晶6065を注入し、封止剤(図示せず)によって完全に封止する。よって、図12に示すような透過型液晶パネルが完成する。
【0103】
なお本実施例では、透過型液晶パネルがTN(ツイスト)モードによって表示を行うようにした。そのため、偏光板(図示せず)が透過型液晶パネルの上部に配置された。
【0104】
駆動回路のpチャネル型TFT6101には、島状半導体層6004にチャネル形成領域806、ソース領域807a、807b、ドレイン領域808a,808bを有している。第1のnチャネル型TFT6102には、島状半導体層6005にチャネル形成領域809、ゲート電極6071と重なるLDD領域810(以降、このようなLDD領域をLovと記す)、ソース領域811、ドレイン領域812を有している。このLov領域のチャネル長方向の長さは0.5〜3.0μm、好ましくは1.0〜1.5μmとした。第2のnチャネル型TFT6103には、島状半導体層6006にチャネル形成領域813、LDD領域814、815、ソース領域816、ドレイン領域817を有している。このLDD領域はLov領域とゲート電極6072と重ならないLDD領域(以降、このようなLDD領域をLoffと記す)とが形成され、このLoff領域のチャネル長方向の長さは0.3〜2.0μm、好ましくは0.5〜1.5μmである。画素TFT6104には、島状半導体層6007にチャネル形成領域818、819、Loff領域820〜823、ソースまたはドレイン領域824〜826を有している。Loff領域のチャネル長方向の長さは0.5〜3.0μm、好ましくは1.5〜2.5μmである。また、画素TFT6104のチャネル形成領域818、819と画素TFTのLDD領域であるLoff領域820〜823との間には、オフセット領域(図示せず)が形成されている。さらに、容量配線6074と、ゲート絶縁膜6020から成る絶縁膜と、画素TFT6073のドレイン領域826に接続し、n型を付与する不純物元素が添加された半導体層827とから保持容量805が形成されている。図12では画素TFT804をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【0105】
以上の様に本実施例においては、画素TFTおよびドライバが要求する仕様に応じて各回路を構成するTFTの構造を最適化し、液晶パネルの動作性能と信頼性を向上させることを可能とすることができる。
【0106】
なお、本実施例においては透過型の液晶パネルについて説明した。しかし、本発明のデジタルドライバを用いることができる液晶パネルは、これに限定されるわけではなく、透過型の液晶パネルにも用いることができる。
【0107】
上述した方法によって作製された液晶表示装置には、TN液晶以外にも様々な液晶を用いることが可能である。例えば、1998, SID, "Characteristics and Driving Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability" by H. Furue et al.や、1997, SID DIGEST, 841, "A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time" by T. Yoshida et al.や、1996, J. Mater. Chem. 6(4), 671-673, "Thresholdless antiferroelectricity in liquid crystals and its application to displays" by S. Inui et al.や、米国特許第5594569 号に開示された液晶を用いることが可能である。
【0108】
ある温度域において反強誘電相を示す液晶を反強誘電性液晶という。反強誘電性液晶を有する混合液晶には、電場に対して透過率が連続的に変化する電気光学応答特性を示す、無しきい値反強誘電性混合液晶と呼ばれるものがある。この無しきい値反強誘電性混合液晶は、V字型の電気光学応答特性を示すものがあり、その駆動電圧が約±2.5V程度(セル厚約1μm〜2μm)のものも見出されている。
【0109】
ここで、V字型の電気光学応答を示す無しきい値反強誘電性混合液晶の印加電圧に対する光透過率の特性を示す図を図22に示す。図22に示すグラフの縦軸は透過率(任意単位)、横軸は印加電圧である。なお、液晶表示装置の入射側の偏光板の透過軸は、液晶表示装置のラビング方向にほぼ一致する無しきい値反強誘電性混合液晶のスメクティック層の法線方向とほぼ平行に設定されている。また、出射側の偏光板の透過軸は、入射側の偏光板の透過軸に対してほぼ直角(クロスニコル)に設定されている。
【0110】
図22に示されるように、このような無しきい値反強誘電性混合液晶を用いると、低電圧駆動かつ階調表示が可能となることがわかる。
【0111】
このような低電圧駆動の無しきい値反強誘電性混合液晶をアナログドライバを有する液晶表示装置に用いた場合には、画像信号のサンプリング回路の電源電圧を、例えば、5V〜8V程度に抑えることが可能となる。よって、ドライバの動作電源電圧を下げることができ、液晶表示装置の低消費電力化および高信頼性が実現できる。
【0112】
また、このような低電圧駆動の無しきい値反強誘電性混合液晶をデジタルドライバを有する液晶表示装置に用いた場合にも、D/A変換回路の出力電圧を下げることができるので、D/A変換回路の動作電源電圧を下げることができ、ドライバの動作電源電圧を低くすることができる。よって、液晶表示装置の低消費電力化および高信頼性が実現できる。
【0113】
よって、このような低電圧駆動の無しきい値反強誘電性混合液晶を用いることは、比較的LDD領域(低濃度不純物領域)の幅が小さなTFT(例えば、0nm〜500nmまたは0nm〜200nm)を用いる場合においても有効である。
【0114】
また、一般に、無しきい値反強誘電性混合液晶は自発分極が大きく、液晶自体の誘電率が高い。このため、無しきい値反強誘電性混合液晶を液晶表示装置に用いる場合には、画素に比較的大きな保持容量が必要となってくる。よって、自発分極が小さな無しきい値反強誘電性混合液晶を用いるのが好ましい。
【0115】
なお、このような無しきい値反強誘電性混合液晶を用いることによって低電圧駆動が実現されるので、液晶表示装置の低消費電力が実現される。
【0116】
なお、図22に示すような電気光学特性を有する液晶であれば、いかなるものも本発明の液晶表示装置の表示媒体として用いることができる。
【0117】
次に、カップリング容量を形成したアクティブマトリクス液晶表示装置の画素電極の電極波形のシミュレーションの結果を図13〜図18を用いて説明する。
【0118】
図13にシミュレーションのモデルとなった回路図を示す。画素数は10×10とし、ゲート信号線駆動回路全体の上に300nFの容量値のカップリング容量を形成したと仮定した。シミュレーション結果は、1ライン目のゲート信号線に接続された全ての画素TFT及び6ライン目のゲート信号線に接続された全ての画素TFTの、画素電極の電極波形を測定したものである。
【0119】
図14は図13における画素部の等価回路図である。画素TFT32、保持容量30が図14に示すように設けられている。図15〜図18に示したシミュレーション結果は図14におけるpointAの電位を測定したものである。
【0120】
図15に、カップリング容量を形成し、フレーム反転で駆動するアクティブマトリクス型液晶表示装置において、白から黒に表示を変化させたときの、画素電極の電極波形のシミュレーション結果を示す。画素電位は8Vを基準として+5Vの信号を画素電極に印加している。
【0121】
図15に示されたシミュレーション結果において、波形を形成しているラインは、1ライン目及び6ライン目のゲート信号線に接続された画素TFTそれぞれの画素電極の電極波形を示している。測定開始時から約0.4μsecの間に立ち上がりが見られる電極波形は、1ライン目のゲート信号線に接続された画素TFTのものである。1ライン目のゲート信号線に接続された画素部は、測定開始時から約0.4μsecの間に白から黒に表示が変化していることを示している。
【0122】
また、測定開始時から約2.5μsecの間約8Vに保たれ、約2.5μsecから約3.0μsecの間に立ち上がりが見られる電極波形は、6ライン目のゲート信号線に接続された画素TFTのものである。6ライン目のゲート信号線に接続された画素部は、約2.5μsecから約3.0μsecの間に白から黒に表示が変化していることを示している。
【0123】
比較対照として図16にカップリング容量を形成しないで、フレーム反転で駆動するアクティブマトリクス型液晶表示装置において、白から黒に表示を変化させたときの、画素電極の電極波形のシミュレーション結果を示す。図16では電源からのノイズによる、細かい波形の乱れが見られる。しかし図15では細かいノイズは見られず、きれいな波形が得られており、カップリング容量によって電源からのノイズによる、遮蔽膜及び対向電極の電位の変動ΔVが小さくなったことがわかる。
【0124】
図17に、カップリング容量を形成し、ソースライン反転で駆動するアクティブマトリクス型液晶表示装置において、白から黒に表示を変化させたときの、画素電極の電極波形のシミュレーション結果を示す。画素電位は8Vを基準としており、奇数番目のソース信号線に接続されている画素電極には+5Vの信号を、偶数番目のソース信号線に接続されている画素電極には−5Vの信号を印加している。
【0125】
図17に示されたシミュレーション結果において、波形を形成しているラインは、1ライン目及び6ライン目のゲート信号線に接続された画素TFTそれぞれの画素電極の電極波形を示している。測定開始時から約0.5μsecの間に立ち上がりと、立ち下がりが見られる電極波形は、1ライン目のゲート信号線に接続された画素TFTのものである。
【0126】
立ち上がっている電極波形は、奇数番目のソース信号線に接続されている画素電極の電極波形であり、白から黒に表示が変化していることを示している。また立ち下がっている電極波形は、偶数番目のソース信号線に接続されている画素電極の電極波形である。
【0127】
また、測定開始時から約2.6μsecの間約8Vに保たれ、約2.6μsecから約3.0μsecの間に立ち上がりと立ち下がりが見られる電極波形は、6ライン目のゲート信号線に接続された画素TFTのものである。
【0128】
立ち上がっている電極波形は、奇数番目のソース信号線に接続されている画素電極の電極波形であり、白から黒に表示が変化していることを示している。また立ち下がっている電極波形は、偶数番目のソース信号線に接続されている画素電極の電極波形である。
【0129】
比較対照として図18にカップリング容量を形成せず、ソースライン反転で駆動するアクティブマトリクス型液晶表示装置において、白から黒に表示が変わったときの、画素電極の電極波形のシミュレーション結果を示す。図18では電源からのノイズによる、細かい波形の乱れが見られる。しかし図17では細かいノイズは見られず、きれいな波形が得られており、カップリング容量によって電源からのノイズによる、遮蔽膜及び対向電極の電位の変動ΔVが小さくなったことがわかる。
【0130】
このように本発明では、従来のカップリング容量を設けない場合と比較して、遮蔽膜及び対向電極に接続されている容量の容量値が大きくなり、遮蔽膜及び対向電極の電位をより一定に保つことが可能になる。また画素部に設けられる保持容量の容量値はそのままで開口率を低下させなくても、ノイズによる遮蔽膜及び対向電極の電位の変動ΔVを従来よりも小さく抑えることが可能になり、電源からのノイズが対向電極に伝わり液晶にノイズが印加されることによる表示画像の乱れを防ぐことができる。
【0131】
(実施例2)
【0132】
本実施例では、実施例1で示したアクティブマトリクス型液晶表示装置の別の例を示す。
【0133】
本実施例のアクティブマトリクス型液晶表示装置の上面の概略図を図5に示す。図5において、501はアクティブマトリクス基板であり、ソース信号線駆動回路502及びゲート信号線駆動回路503には回路TFTが設けられ、画素領域504には画素TFTがマトリクス状に設けられている。本実施例ではゲート信号線駆動回路503を1つだけ設けている。アクティブマトリクス基板501としては、ガラス基板などが用いられる。
【0134】
画素領域504の上と、ゲート信号線駆動回路503の上には、可視光を透過する必要のある領域(図示せず)を残して遮蔽膜505が形成されている。遮蔽膜505は図面では示していないが、実際にはマトリクス形状をしている。
【0135】
遮蔽膜505はアルミニウム(Al)、チタン(Ti)、クロム(Cr)またはタンタル(Ta)を有する膜が好ましい。図5では遮蔽膜505はゲート信号線駆動回路503の一部の上に設けられているが、ゲート信号線駆動回路503全体の上に設けるようにしても良い。
【0136】
遮蔽膜505は接続部510において、コモン線と接続されている。コモン線506はFPC509によって電源に接続され、一定の電位(基準電位)に保たれており、遮蔽膜505も一定の電位(基準電位)に保たれている。
【0137】
遮蔽膜505の上に誘電体(図示せず)を挟んで、導電体507a及び導電体507b(総称して導電体507)が設けられている。導電体507aの一部は、ゲート信号線駆動回路503の一部または全部の上に設けられている。また、導電体507bの一部は、遮蔽膜505の画素領域504を挟んでゲート信号線駆動回路503の反対側の部分上に設けられている。
【0138】
遮蔽膜505及び導電体507は画素領域504及びソース信号線駆動回路502の上には設けられていない。本発明において、ソース信号線駆動回路上にカップリング容量を形成しない理由は上述したとおりである。
【0139】
導電体507は一定の電位(基準電位)に保たれたコモン線506に接続されている。コモン線506に接続された導電体507も基準電位に保たれている。
【0140】
遮蔽膜505の上に、誘電体(図示せず)を挟んで導電体507a及び導電体507bが設けられている部分に、カップリング容量508が形成されている。
【0141】
なお、カップリング容量508の容量値CKは、ノイズの周波数fと配線抵抗Rとの値によって決まる。カップリング容量のインピーダンスZが配線抵抗Rよりも小さくなることによって、よりノイズが直接対向電極に伝わりずらくなる。
R>Z=1/(2πfCK)
を満たすように、用いる回路によってカップリング容量を適宜設計することは有効である。
【0142】
このように本発明では、画素領域504及びソース信号線駆動回路502の上以外であるならば、ゲート信号線駆動回路の上以外でも、カップリング容量を形成することが可能である。
【0143】
(実施例3)
【0144】
本発明を実施して形成されたアクティブマトリクス型液晶表示装置は様々な電気光学装置(アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ELディスプレイ、アクティブマトリクス型ECディスプレイ)に用いることができる。即ち、それら電気光学装置を表示媒体として組み込んだ電子機器全てに本発明を実施できる。
【0145】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター(リア型またはフロント型)、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。それらの一例を図19〜図21に示す。
【0146】
図19(A)はパーソナルコンピュータであり、本体2001、画像入力部2002、表示装置2003、キーボード2004で構成される。本発明を画像入力部2002、表示装置2003に適用することができる。
【0147】
図19(B)はビデオカメラであり、本体2101、表示装置2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106で構成される。本発明を表示装置2102に適用することができる。
【0148】
図19(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体2201、カメラ部2202、受像部2203、操作スイッチ2204、表示装置2205で構成される。本発明は表示装置2205に適用できる。
【0149】
図19(D)はゴーグル型ディスプレイであり、本体2301、表示装置2302、アーム部2303で構成される。本発明は表示装置2302に適用することができる。
【0150】
図19(E)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体2401、表示装置2402、スピーカ部2403、記録媒体2404、操作スイッチ2405で構成される。なお、この装置は記録媒体としてDVD(Digital Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示装置2402に適用することができる。
【0151】
図19(F)はデジタルカメラであり、本体2501、表示装置2502、接眼部2503、操作スイッチ2504、受像部(図示しない)で構成される。本発明を表示装置2502に適用することができる。
【0152】
図20(A)はフロント型プロジェクターであり、光源光学系及び表示装置2601、スクリーン2602で構成される。本発明は表示装置に適用することができる。
【0153】
図20(B)はリア型プロジェクターであり、本体2701、光源光学系及び表示装置2702、ミラー2703、スクリーン2704で構成される。本発明は表示装置に適用することができる。
【0154】
なお、図20(C)は、図20(A)及び図20(B)中における光源光学系及び表示装置2601、2702の構造の一例を示した図である。光源光学系及び表示装置2601、2702は、光源光学系2801、ミラー2802、2804〜2806、ダイクロイックミラー2803、光学系2807、表示装置2808、位相差板2809、投射光学系2810で構成される。投射光学系2810は、投射レンズを備えた複数の光学レンズで構成される。この構成は、表示装置2808を三つ使用しているため三板式と呼ばれている。また、図20(C)中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、IRフィルム等を設けてもよい。
【0155】
また、図20(D)は、図20(C)中における光源光学系2801の構造の一例を示した図である。本実施例では、光源光学系2801は、リフレクター2811、光源2812、レンズアレイ2813、2814、偏光変換素子2815、集光レンズ2816で構成される。なお、図20(D)に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、IRフィルム等を設けてもよい。
【0156】
図20(C)は三板式の例を示したが、図21(A)は単板式の一例を示した図である。図21(A)に示した光源光学系及び表示装置は、光源光学系2901、表示装置2902、投射光学系2903で構成される。投射光学系2903は、投射レンズを備えた複数の光学レンズで構成される。図21(A)に示した光源光学系及び表示装置は図20(A)及び図20(B)中における光源光学系及び表示装置2601、2702に適用できる。また、光源光学系2901は図20(D)に示した光源光学系を用いればよい。なお、表示装置2902にはカラーフィルター(図示しない)が設けられており、表示映像をカラー化している。
【0157】
また、図21(B)に示した光源光学系及び表示装置は、図21(A)の応用例であり、カラーフィルターを設ける代わりに、RGBの回転カラーフィルター円板2905を用いて表示映像をカラー化している。図21(B)に示した光源光学系及び表示装置は図20(A)及び図20(B)中における光源光学系及び表示装置2601、2702に適用できる。
【0158】
また、図21(C)に示した光源光学系及び表示装置は、カラーフィルターレス単板式と呼ばれている。この方式は、表示装置2916にマイクロレンズアレイ2915を設け、ダイクロイックミラー(緑)2912、ダイクロイックミラー(赤)2913、ダイクロイックミラー(青)2914を用いて表示映像をカラー化している。投射光学系2917は、投射レンズを備えた複数の光学レンズで構成される。図21(C)に示した光源光学系及び表示装置は図20(A)及び図20(B)中における光源光学系及び表示装置2601、2702に適用できる。また、光源光学系2911としては、光源の他に結合レンズ、コリメータレンズを用いた光学系を用いればよい。
【0159】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例1〜2のどのような組み合わせからなる構成を用いても実現することができる。
【0160】
【発明の効果】
【0161】
本発明の構成によって、遮蔽膜及び対向電極に接続されている全ての容量の容量値を、より大きくすることができる。よってノイズによる遮蔽膜及び対向電極の電位の変動ΔVを従来よりも小さく抑えることが可能になり、電源からのノイズが対向電極に伝わり液晶にノイズが印加されることによる表示画像の乱れを防ぐことができる。
【0162】
またカップリング容量をゲート信号線駆動回路上に形成することで、限られた面積の基板上により大きな容量値を有するカップリング容量を形成することができる。
【図面の簡単な説明】
【図1】 本実施の形態アクティブマトリクス基板の概略上面図。
【図2】 実施例1のアクティブマトリクス基板の概略断面図。
【図3】 本実施の形態アクティブマトリクス基板の回路図。
【図4】 実施例1のアクティブマトリクス基板の概略上面図。
【図5】 実施例2のアクティブマトリクス基板の概略上面図。
【図6】 実施例1の画素部の上面構造を示す図。
【図7】 実施例1の画素部の上面構造を示す図。
【図8】 TFTの作製工程を示す断面図。
【図9】 TFTの作製工程を示す断面図。
【図10】 TFTの作製工程を示す断面図。
【図11】 TFTの作製工程を示す断面図。
【図12】 TFTの作製工程を示す断面図。
【図13】 アクティブマトリクス基板のシミュレーションのモデルとなる回路図。
【図14】 アクティブマトリクス基板のシミュレーションのモデルとなる回路における画素部の等価回路図。
【図15】 本発明のシミュレーション結果を示す図。
【図16】 本発明のシミュレーション結果を示す図。
【図17】 本発明のシミュレーション結果を示す図。
【図18】 本発明のシミュレーション結果を示す図。
【図19】 本発明の液晶表示装置を用いた電子機器の例。
【図20】 本発明の液晶表示装置を用いた三板式フロントプロジェクタおよびリアプロジェクタの概略構成図。
【図21】 本発明の液晶表示装置を用いた単板式プロジェクタの概略構成図。
【図22】 従来のアクティブマトリクス基板の概略上面図。
【図23】 無しきい値反強誘電性混合液晶の印加電圧に対する光透過率の特性を示す図。
【図24】 カップリング容量の上面図及び断面図。
【符号の説明】
101 ソース信号線駆動回路
102 ゲート信号線駆動回路
103 画素領域
104 画素TFT
105 液晶セル
106 保持容量
107 ソース信号線
108 ゲート信号線
109 カップリング容量
110 コモン線
111 第1の電極
112 第2の電極
114 画素部
115 接続配線
Claims (10)
- 基板上に、ソース信号線駆動回路と、複数の画素TFT及び複数の保持容量を含む画素領域と、カップリング容量と、を有するアクティブマトリクス型液晶表示装置であって、
前記カップリング容量は、前記複数の保持容量のそれぞれと電気的に直列接続されており、
前記カップリング容量は、
第1の電極と、
第2の電極と、
前記第1の電極と前記第2の電極との間に設けられた誘電体と、を有し、
前記カップリング容量は、前記ソース信号線駆動回路が有する回路TFT及び配線上には設けられておらず、
前記第1の電極は、前記第2の電極と電気的に接続され、
前記第1の電極と前記第2の電極は、コモン線と電気的に接続されていることを特徴とするアクティブマトリクス型液晶表示装置。 - 基板上に、ソース信号線駆動回路と、ゲート信号線駆動回路と、複数の画素TFT及び複数の保持容量を含む画素領域と、カップリング容量と、を有するアクティブマトリクス型液晶表示装置であって、
前記カップリング容量は、前記複数の保持容量のそれぞれと電気的に直列接続されており、
前記カップリング容量は、
第1の電極と、
第2の電極と、
前記第1の電極と前記第2の電極との間に設けられた誘電体と、を有し、
前記カップリング容量は、前記ソース信号線駆動回路が有する回路TFT及び配線上には設けられておらず、
前記カップリング容量は、前記ゲート信号線駆動回路が有する回路TFTの一部または全部の上に設けられており、
前記第1の電極は、前記第2の電極と電気的に接続され、
前記第1の電極と前記第2の電極は、コモン線と電気的に接続されていることを特徴とするアクティブマトリクス型液晶表示装置。 - 基板上に、ソース信号線駆動回路と、複数の画素TFT及び複数の保持容量を含む画素領域と、カップリング容量と、を有するアクティブマトリクス型液晶表示装置であって、
前記カップリング容量は、前記複数の保持容量のそれぞれと電気的に直列接続されており、
前記カップリング容量は、
遮蔽膜の一部である第1の電極と、
第2の電極と、
前記第1の電極と前記第2の電極との間に設けられた誘電体と、を有し、
前記カップリング容量は、前記ソース信号線駆動回路が有する回路TFT及び配線上には設けられておらず、
前記第1の電極は、前記第2の電極と電気的に接続され、
前記第1の電極と前記第2の電極は、コモン線と電気的に接続されていることを特徴とするアクティブマトリクス型液晶表示装置。 - 基板上に、ソース信号線駆動回路と、ゲート信号線駆動回路と、複数の画素TFT及び複数の保持容量を含む画素領域と、カップリング容量と、を有するアクティブマトリクス型液晶表示装置であって、
前記カップリング容量は、前記複数の保持容量のそれぞれと電気的に直列接続されており、
前記カップリング容量は、
遮蔽膜の一部である第1の電極と、
第2の電極と、
前記第1の電極と前記第2の電極との間に設けられた誘電体と、を有し、
前記カップリング容量は、前記ソース信号線駆動回路が有する回路TFT及び配線上には設けられておらず、
前記カップリング容量は、前記ゲート信号線駆動回路が有する回路TFTの一部または全部の上に設けられており、
前記第1の電極は、前記第2の電極と電気的に接続され、
前記第1の電極と前記第2の電極は、コモン線と電気的に接続されていることを特徴とするアクティブマトリクス型液晶表示装置。 - 請求項3または請求項4において、
前記遮蔽膜は、アルミニウム(Al)、チタン(Ti)またはタンタル(Ta)を有することを特徴とするアクティブマトリクス型液晶表示装置。 - 請求項1乃至請求項5のいずれか1項において、
前記カップリング容量のインピーダンスは、前記第1の電極と前記第2の電極との間の配線抵抗よりも小さいことを特徴とするアクティブマトリクス型液晶表示装置。 - 請求項1乃至請求項6のいずれか1項において、
前記第2の電極は、ITOを有することを特徴とするアクティブマトリクス型液晶表示装置。 - 請求項1乃至請求項7のいずれか1項に記載の前記アクティブマトリクス型液晶表示装置を用いたことを特徴とするリアプロジェクター。
- 請求項1乃至請求項8のいずれか1項に記載の前記アクティブマトリクス型液晶表示装置を用いたことを特徴とするヘッドマウントディスプレイ。
- 請求項1乃至請求項9のいずれか1項に記載の前記アクティブマトリクス型液晶表示装置を用いたことを特徴とするコンピュータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23793199A JP4459332B2 (ja) | 1999-08-25 | 1999-08-25 | アクティブマトリクス型液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23793199A JP4459332B2 (ja) | 1999-08-25 | 1999-08-25 | アクティブマトリクス型液晶表示装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001066630A JP2001066630A (ja) | 2001-03-16 |
JP2001066630A5 JP2001066630A5 (ja) | 2006-10-05 |
JP4459332B2 true JP4459332B2 (ja) | 2010-04-28 |
Family
ID=17022585
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23793199A Expired - Fee Related JP4459332B2 (ja) | 1999-08-25 | 1999-08-25 | アクティブマトリクス型液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4459332B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4536198B2 (ja) * | 1999-03-15 | 2010-09-01 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
JP4006012B2 (ja) * | 2001-09-28 | 2007-11-14 | 株式会社日立製作所 | 表示装置および液晶表示装置 |
JP3909572B2 (ja) | 2001-09-28 | 2007-04-25 | 株式会社日立製作所 | 表示装置 |
JP4797499B2 (ja) * | 2005-08-04 | 2011-10-19 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
-
1999
- 1999-08-25 JP JP23793199A patent/JP4459332B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001066630A (ja) | 2001-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5235205B2 (ja) | 半導体装置 | |
JP5292451B2 (ja) | 半導体表示装置 | |
JP2014002408A (ja) | 液晶表示装置 | |
JP4975124B2 (ja) | 液晶表示装置 | |
JP2017146629A (ja) | 半導体装置の作製方法及び電子機器 | |
US20050156920A1 (en) | Display device | |
US20010005194A1 (en) | Semiconductor device and driving method thereof | |
JP5051942B2 (ja) | 半導体装置 | |
JP4397463B2 (ja) | 反射型半導体表示装置 | |
JP4459332B2 (ja) | アクティブマトリクス型液晶表示装置 | |
JP4801247B2 (ja) | 表示装置 | |
JP4801239B2 (ja) | 液晶表示装置 | |
JP4727018B2 (ja) | アクティブマトリクス型表示装置 | |
JP4674939B2 (ja) | 駆動回路、表示装置、電子機器 | |
JP4402202B2 (ja) | 反射型半導体表示装置 | |
JP4459351B2 (ja) | 半導体表示装置の駆動方法 | |
JP2001092426A (ja) | 表示装置 | |
JP4476391B2 (ja) | 半導体表示装置の駆動方法 | |
JP5291851B2 (ja) | 表示装置及び電子機器 | |
JP2001143491A (ja) | シフトレジスタ回路、表示装置の駆動回路および該駆動回路を用いた表示装置 | |
JP2001100712A (ja) | 表示装置 | |
JP4831869B2 (ja) | 伝送回路及び半導体装置 | |
JP2001166753A (ja) | 表示装置 | |
JP2007193351A (ja) | 液晶表示装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060823 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060823 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090828 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4459332 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140219 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |