JP2001066630A - アクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス型液晶表示装置Info
- Publication number
- JP2001066630A JP2001066630A JP23793199A JP23793199A JP2001066630A JP 2001066630 A JP2001066630 A JP 2001066630A JP 23793199 A JP23793199 A JP 23793199A JP 23793199 A JP23793199 A JP 23793199A JP 2001066630 A JP2001066630 A JP 2001066630A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- display device
- signal line
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
ィブマトリクス型液晶表示装置を実現する。 【解決手段】 第1の電極と、第2の電極と、前記第1
と第2の電極の間に設けられた誘電体とからなるカップ
リング容量が保持容量と直列に接続されており、前記カ
ップリング容量は前記ソース信号線駆動回路が有する回
路TFT及び配線上には設けられておらず、前記第1の
電極と前記第2の電極はコモン線に電気的に接続されて
いる。
Description
板上に薄膜トランジスタ(以下、TFTという)で構成
された回路を有する液晶表示装置に関する。特に本発明
はアクティブマトリクス型液晶表示装置に関する。
スタ(TFT)を作製する技術が急速に発達してきてい
る。その理由は、アクティブマトリクス型液晶表示装置
の需要が高まったことにある。アクティブマトリクス型
液晶表示装置は、マトリクス状に設けられた数十〜数百
万個もの各画素のそれぞれに薄膜トランジスタを配置
し、各画素電極に出入りする電荷を薄膜トランジスタの
スイッチング機能により制御するものである。
み込まれ、この構成により一種のコンデンサが形成され
ている。従って、薄膜トランジスタによりこのコンデン
サへの電荷の出入りを制御することで液晶の電気光学的
特性を変化させ、液晶パネルを透過する光を制御して画
像表示を行うことができる。
は、各画素電極に出入りする電荷を制御する薄膜トラン
ジスタの電流のリークにより次第にその保持電圧が減少
するため、液晶の電気光学特性が変化して画像表示のコ
ントラストが悪化するという問題を持つ。
列に保持容量と呼ばれる別のコンデンサを設置し、リー
ク等で損失した電荷を液晶で構成されるコンデンサに供
給する構成が一般的となっている。
画素電極との間に誘電体を挟み込んだ構造が挙げられ
る。遮蔽膜とは、透過型液晶表示装置の画素領域におい
て、薄膜トランジスタが光の照射によってリーク電流が
大きくなるのを防止するための、遮光性を有する被膜で
ある。
晶表示装置の概略図の一例を示す。ソース信号線駆動回
路1001、ゲート信号線駆動回路1002、画素領域
1003、画素TFT1004、画素電極と対向電極と
の間に液晶を挟んだ液晶セル1005、画素電極と遮蔽
膜との間に誘電体を挟んで形成される保持容量100
6、ソース信号線1007、ゲート信号線1008が図
23に示されるように設けられている。
線駆動回路1001に接続されたソース信号線1007
と、ゲート信号線駆動回路1002に接続されたゲート
信号線1008とが交差している。そのソース信号線1
007とゲート信号線1008に囲まれた領域、画素部
1009に、画素領域の薄膜トランジスタ(画素TF
T)1004と、液晶セル1005と、保持容量100
6が設けられている。
号は、画素TFT1004により選択され、所定の画素
電極に書き込まれる。ソース信号線駆動回路1001に
おいてタイミング信号によりサンプリングされた画像信
号が、ソース信号線1007に入力される。画素TFT
1004は、ゲート信号線駆動回路1002からゲート
信号線1008を介して入力される選択信号により動作
する。
は画素TFT1004のソース領域と接続されており、
遮蔽膜はコモン線1011に接続されている。また液晶
セルを形成している対向電極もコモン線1011に接続
されている。コモン線1011は一定の電位(基準電
位)の電源に接続されており、コモン線1011に接続
されている遮蔽膜及び対向電極は基準電位に保たれてい
る。
てノイズが発生することがあり、そのノイズはコモン線
1011を通して遮蔽膜及び対向電極に伝わってしま
う。ノイズが対向電極に伝わると液晶にノイズが印加さ
れ、表示画像に乱れが生じる。
変動(基準電位との差)ΔVは、画素電極と遮蔽膜との
間に誘電体を挟んで形成される保持容量1006の容量
値C Hと、遮蔽膜及び対向電極にかかるノイズの電荷量
Qによって、その値が決まる。しかし、電荷量Qは電源
からのノイズによって固定されてしまうので、実際には
ΔVの値は保持容量の容量値CHによって決定される。
このCHの値が大きければ大きいほどΔVは小さくな
り、遮蔽膜及び対向電極の電位をより一定に保つことが
可能になる。よってより大きな容量値を持つ保持容量を
形成することが望まれていた。
値を大きくしようとすると、画素電極と遮蔽膜とが誘電
体を挟んで重なる面積を大きくする必要があり、開口率
が低下するため、その大きさには限界があった。
解決して高画質な画像表示を行うことのできるアクティ
ブマトリクス型液晶表示装置を実現する技術を提供する
ことを目的とする。
容量に接続された第2の電極との間に誘電体を設けたカ
ップリング容量と呼ばれるコンデンサを形成する。第1
の電極と第2の電極とは接続配線によって接続されてい
る。また第1の電極及び第2の電極はコモン線に電気的
に接続されている。
量Qは固定されているので、遮蔽膜及び対向電極に接続
されている全ての容量の容量値が大きければ大きいほ
ど、ノイズによる遮蔽膜及び対向電極の電位の変動ΔV
は小さくなる。遮蔽膜及び対向電極に接続されている全
ての容量の容量値とは、本発明の場合、カップリング容
量に電気的に接続している全ての保持容量の容量値の和
である容量値CHにカップリング容量の容量値CKを加え
たものになる。したがって、カップリング容量を設けな
いときと比較して、ノイズによる遮蔽膜及び対向電極の
電位の変動ΔVを、開口率を低下させることなく小さく
抑えることが可能になる。その結果、電源からのノイズ
が対向電極に伝わり液晶にノイズが印加されることによ
る表示画像の乱れを防ぐことができる。
には同電位になるので、カップリング容量には電荷が蓄
えられない。しかし実際には、第1の電極と第2の電極
とを接続している接続配線が配線抵抗Rを有している。
そのため、第1の電極と第2の電極は全く同じ電位には
ならない。
(Ω)は、 Z=1/(2πfCK) で表される。なお、fは電源のノイズの周波数、CKは
カップリング容量の容量値である。この式から、ノイズ
の周波数f、カップリング容量の容量値CKが大きけれ
ば大きいほど、カップリング容量のインピーダンスZが
小さくなることがわかる。
(Ω)が配線抵抗Rよりも小さくなると、電源からのノ
イズが電荷としてよりカップリング容量に蓄えられる。
そのためノイズが直接対向電極に伝わりずらくなる。よ
って、カップリング容量のインピーダンスZ(Ω)が配
線抵抗Rよりも小さくなるような周波数のノイズに対し
て、カップリング容量は容量として特に有効である。
ノイズの周波数fと配線抵抗Rとの値によって決まる。
カップリング容量のインピーダンスZが配線抵抗Rより
も小さくなると、よりノイズが直接対向電極に伝わりず
らくなるので、 R>Z=1/(2πfCK) を満たすように、用いる回路によってカップリング容量
を適宜設計することは有効である。
をもって説明する。
電極としてカップリング容量を形成する例について説明
する。
晶表示装置の概略図を図1に示す。ソース信号線駆動回
路101、ゲート信号線駆動回路102、画素領域10
3、画素領域の薄膜トランジスタ(画素TFT)10
4、画素電極と対向電極との間に液晶を挟んだ液晶セル
105、画素電極と遮蔽膜との間に誘電体を挟んで形成
される保持容量106、ソース信号線107、ゲート信
号線108が図1に示すように設けられている。
1がコモン線110及び液晶セル105の対向電極に接
続されている。そして導電体の一部である第2の電極1
12がコモン線110及び保持容量106に接続されて
いる。第1の電極111と第2の電極112との間に誘
電体を挟み込んで、カップリング容量109が形成され
ている。また第1の電極111と第2の電極112とは
接続配線115によって接続されている。なお本発明に
おいて接続配線とは、第1の電極と第2の電極とを電気
的に接続しているもの全てを指す。
路101に接続されたソース信号線107と、ゲート信
号線駆動回路102に接続されたゲート信号線108と
が交差している。そのソース信号線107とゲート信号
線108とに囲まれた部分、画素部114に、画素TF
T104と、液晶セル105と、保持容量106とが設
けられている。
イミング信号によりサンプリングされた画像信号が、ソ
ース信号線107に入力される。ソース信号線107に
入力された画像信号は、画素TFT104により選択さ
れ、所定の画素電極に書き込まれる。画素TFT104
は、ゲート信号線駆動回路102からゲート信号線10
8を介して入力される選択信号により動作する。
面図を示す。図24(A)はカップリング容量の上面図
を示しており、遮蔽膜119の上に誘電体を挟んで導電
体118が設けられている。遮蔽膜119と導電体11
8はコモン線110に接続されている。遮蔽膜119の
上に誘電体を挟んで導電体118が設けられている部
分、言い換えると遮蔽膜119と導電体118とが誘電
体を挟んで重なっている部分にカップリング容量109
が形成されている。
面図の、線分X−X’における断面図を示す。コモン線
110を覆うように層間絶縁膜120が設けられてい
る。遮蔽膜119と導電体118はコモン線110に接
続されている。遮蔽膜119と導電体118とが誘電体
121を挟んで重なっている部分がカップリング容量1
09である。
グ容量109を形成している部分が第1の電極111で
ある。そして導電体118の一部であって、カップリン
グ容量109を形成している部分が第2の電極112で
ある。第1の電極111と第2の電極112の間の配線
容量は、第1の電極111と第2の電極112の間を電
気的に接続しているもの全ての容量を指す。この場合だ
と、遮蔽膜119の第1の電極111以外の部分と、コ
モン線110と、導電体120の第2の電極112以外
の部分とを合わせた容量が配線容量となる。
領域103及びソース信号線駆動回路102上に形成し
ない。画素領域上にカップリング容量を形成すると開口
率が低くなってしまう。またソース信号線駆動回路上に
カップリング容量を形成すると、遮蔽膜とソース信号線
駆動回路の回路TFTが容量結合し、ソース信号線駆動
回路の動作速度が遅くなってしまう。ソース信号線駆動
回路はゲート信号線駆動回路よりも高速に駆動すること
が要求される。そのためカップリング容量は、画素領域
上や、ソース信号線駆動回路が設けられている部分以外
のアクティブマトリクス基板(基板)上に形成すること
が好ましい。
Kは、ノイズの周波数fと配線抵抗Rとの値によって決
まる。カップリング容量のインピーダンスZが配線抵抗
Rよりも小さくなることによって、よりノイズが直接対
向電極に伝わりずらくなる。よって、 R>Z=1/(2πfCK) を満たすように、用いる回路によってカップリング容量
を適宜設計することは有効である。
遮蔽膜及び対向電極に接続されている全ての容量の容量
値が、保持容量の容量値CHにカップリング容量の容量
値CKを加えたものになる。
場合と比較して、遮蔽膜及び対向電極に接続されている
容量の容量値を、開口率を低下させなくても大きくする
ことが可能になる。よってΔVが小さくなり、遮蔽膜及
び対向電極の電位をより一定に保つことが可能になる。
そのため、電源からのノイズが対向電極に伝わり液晶に
ノイズが印加されることによる表示画像の乱れを防ぐこ
とができる。
1の電極111として用いることで、第1の電極を別途
作製する工程を省くことができる。
電極としてカップリング容量を形成し、かつカップリン
グ容量をゲート信号線駆動回路上に形成する例について
説明する。
晶表示装置の上面の概略図を図2に示す。図2におい
て、201はアクティブマトリクス基板であり、ソース
信号線駆動回路202及びゲート信号線駆動回路203
には回路TFTが設けられ、画素領域204には画素T
FTがマトリクス状に設けられている。アクティブマト
リク基板201としては、ガラス基板などが用いられ
る。なお、図2にはソース信号線駆動回路を1つだけ設
けた構成を示したが、2つ設ける構成としても良い。
回路203の上には、可視光を透過する必要のある領域
(図示せず)を残して遮蔽膜205が形成されている。
図面では示していないが、遮蔽膜205は実際にはマト
リクス形状をしている。
タン(Ti)、クロム(Cr)またはタンタル(Ta)
を有する膜が好ましい。図2では遮蔽膜205はゲート
信号線駆動回路203の一部の上に設けられているが、
ゲート信号線駆動回路203全体の上に設けるようにし
ても良い。
210において接続されている。コモン線206はFP
C209によって電源に接続され一定の電位(基準電
位)に保たれており、遮蔽膜205も一定の電位(基準
電位)に保たれている。
挟んで、導電体207が設けられている。例えば導電体
207は、ITO(indium tin oxid
e)を有している。導電体207の一部は、ゲート信号
線駆動回路203の一部または全部の上に設けられてお
り、画素領域204及びソース信号線駆動回路202の
上には設けられていない。
保たれたコモン線206に接続部210において接続さ
れている。コモン線206に接続された導電体207も
基準電位に保たれている。
を挟んで導電体207が設けられている部分208に、
カップリング容量208が形成されている。
を概略図を示す。アクティブマトリクス基板201、回
路TFTを有するゲート信号線駆動回路203、ゲート
信号線駆動回路の回路TFTのドレイン電極またはソー
ス電極216、遮蔽膜205、誘電体210、導電体2
07、コモン線206、フィラー213、樹脂214、
FPCからの引き出し端子上に成膜されたITO膜21
2、FPCからの引き出し端子211が図3に示すよう
に設けられている。コモン線206はゲート信号線駆動
回路の回路TFTのドレイン電極またはソース電極21
6と同時に形成されている。
ート信号線駆動回路上に形成することで、限られた面積
の基板上により大きな容量値を有するカップリング容量
を形成することができる。
とを接続し、なおかつ遮蔽膜の一部と、コモン線または
コモン線に接続された導電体の一部との間に誘電体を挟
み込んだ構造の容量(カップリング容量)を形成する。
これにより遮蔽膜及び対向電極に接続されている全ての
容量の容量値が、保持容量の容量値CHにカップリング
容量の容量値CKを加えたものになる。
場合と比較して、遮蔽膜及び対向電極に接続されている
容量の容量値を、開口率を低下させなくても大きくな
る。よってΔVが小さくなり、遮蔽膜及び対向電極の電
位をより一定に保つことが可能になる。そのため、電源
からのノイズが対向電極に伝わり液晶にノイズが印加さ
れることによる表示画像の乱れを防ぐことができる。
トリクス型液晶表示装置の別の例を示す。
示装置の上面の概略図を図4に示す。図4において、4
01はアクティブマトリクス基板であり、ソース信号線
駆動回路402及びゲート信号線駆動回路403には回
路TFTが設けられ、画素領域404には画素TFTが
マトリクス状に設けられている。アクティブマトリク基
板401としては、ガラス基板などが用いられる。
回路403の上には、可視光を透過する必要のある領域
(図示せず)を残して遮蔽膜405が形成されている。
遮蔽膜405は図面では示していないが、実際にはマト
リクス形状をしている。
タン(Ti)、クロム(Cr)またはタンタル(Ta)
を有する膜が好ましい。図4において遮蔽膜405はゲ
ート信号線駆動回路403の一部の上に設けられている
が、ゲート信号線駆動回路403全体の上に設けるよう
にしても良い。
モン線406と接続されている。コモン線406はFP
C409によって電源に接続され、一定の電位(基準電
位)に保たれており、遮蔽膜405も一定の電位(基準
電位)に保たれている。
保たれたコモン線406に接続されている。本実施例で
は、導電体407はITOを有しているが、他の金属を
用いても良い。コモン線406に接続された導電体40
7も基準電位に保たれている。
ず)を挟んで導電体407の一部が設けられている部分
に、カップリング容量408が形成されている。
Kは、ノイズの周波数fと配線抵抗Rとの値によって決
まる。カップリング容量のインピーダンスZが配線抵抗
Rよりも小さくなることによって、よりノイズが直接対
向電極に伝わりずらくなる。 R>Z=1/(2πfCK) を満たすように、用いる回路によってカップリング容量
を適宜設計することは有効である。
駆動回路403の一部または全部の上に設けられてお
り、画素領域404及びソース信号線駆動回路402の
上には設けられていない。本発明において、ソース信号
線駆動回路上にカップリング容量を形成しない理由は上
述したとおりである。
素領域404の周り三方を囲うように設けられている。
そしてこの場合、画素領域404の両側に導電体を2つ
に分けて設ける場合よりも、カップリング容量の容量値
をより大きくすることができる。
画素領域404の周り三方を囲うように設けられている
ので、ソース信号線駆動回路を画素領域404の一方の
方向にしか設けることができない。
詳しい構造について、図6を用いて説明する。
はゲート信号線、23はソース信号線、24は活性層と
ソース信号線とのコンタクト部、25はドレイン配線
(ドレイン電極)、26は活性層とドレイン配線とのコ
ンタクト部である。
405)と画素電極28を重ね合わせた状態を示してい
る。なお、画素電極28は一部点線で表しているが、こ
れは下層の遮蔽膜との位置関係を明瞭にするためであ
る。
示領域29の外周部分で遮蔽膜27と重なるように形成
されている。この画素電極28と遮蔽膜27とが重なる
領域が保持容量30として機能することになる。
28とのコンタクト部である。コンタクト部31には遮
蔽膜27を設けることはできないが、ドレイン配線25
で完全に遮光されるので、TFTに光が当たるようなこ
とはない。
表示装置の、画素領域に設けられる画素TFTと、画素
領域の周辺に位置する駆動回路に設けられる回路TFT
を、同時に作製する方法の一例について、図8〜図12
を用いて説明する。なお、本発明はこの作製方法に限ら
れない。
域の周辺に設けられる駆動回路(ソースドライバ、ゲー
トドライバ、D/A変換回路、デジタルビデオデータ時
間階調処理回路等)のTFTを同一基板上に作製する方
法について工程に従って詳細に説明する。但し、説明を
簡単にするために、制御回路ではシフトレジスタ回路、
バッファ回路、D/A変換回路などの基本回路であるC
MOS回路と、nチャネル型TFTとを図示することに
する。また島状半導体層に形成した不純物領域と、ゲー
ト電極と同一の膜から形成された容量電極との間にゲー
ト絶縁膜と同一の膜から形成されている誘電体を挟んだ
構造を有している保持容量の例について説明する。
アルカリガラス基板や石英基板を用いることができる。
本実施例では低アルカリガラス基板を用いた。この場
合、ガラス歪み点よりも10〜20℃程度低い温度であ
らかじめ熱処理しておいても良い。この基板6001の
TFT形成表面には、基板6001からの不純物拡散を
防ぐために、酸化シリコン膜、窒化シリコン膜または酸
化窒化シリコン膜などの下地膜6002を形成する。例
えば、プラズマCVD法でSiH4、NH3、N2Oから
作製される酸化窒化シリコン膜を100nm、同様にS
iH4、N2Oから作製される酸化窒化シリコン膜を20
0nmの厚さに積層形成する。
〜80nm)の厚さで非晶質構造を有する半導体膜60
03aを、プラズマCVD法やスパッタ法などの公知の
方法で形成する。本実施例では、プラズマCVD法で非
晶質シリコン膜を54nmの厚さに形成する。非晶質構
造を有する半導体膜としては、非晶質半導体膜や微結晶
半導体膜があり、非晶質シリコンゲルマニウム膜などの
非晶質構造を有する化合物半導体膜を適用しても良い。
また、下地膜6002と非晶質シリコン膜6003aと
は同じ成膜法で形成することが可能であるので、両者を
連続形成しても良い。その場合、下地膜を形成した後、
一旦大気雰囲気に晒すことがなくその表面の汚染を防ぐ
ことが可能となり、作製するTFTの特性バラツキやし
きい値電圧の変動を低減させることができる(図8
(A))。
質シリコン膜6003aから結晶質シリコン膜6003
bを形成する。例えば、レーザー結晶化法や熱結晶化法
(固相成長法)を適用すれば良いが、ここでは、特開平
7−130652号公報で開示された技術に従って、触
媒元素を用いる結晶化法で結晶質シリコン膜6003b
を形成した。結晶化の工程に先立って、非晶質シリコン
膜の含有水素量にもよるが、400〜500℃で1時間
程度の熱処理を行い、含有水素量を5atom%以下にして
から結晶化させることが望ましい。非晶質シリコン膜を
結晶化させると原子の再配列が起こり緻密化するので、
作製される結晶質シリコン膜の厚さは当初の非晶質シリ
コン膜の厚さ(本実施例では54nm)よりも1〜15
%程度減少する(図8(B))。
状にパターンニングして、島状半導体層6004〜60
07を形成する。その後、プラズマCVD法またはスパ
ッタ法により50〜150nmの厚さの酸化シリコン膜
によるマスク層6008を形成する(図8(C))。本
実施例では、マスク層6008の厚さは130nmとす
る。
チャネル型TFTを形成することとなる島状半導体層6
004〜6007の全面に1×1016〜5×1017atom
s/cm3程度の濃度でp型を付与する不純物元素としてボ
ロン(B)を添加する。このボロン(B)の添加は、し
きい値電圧を制御する目的でなされる。ボロン(B)の
添加はイオンドープ法で実施しても良いし、非晶質シリ
コン膜を成膜するときに同時に添加しておくこともでき
る。ここでのボロン(B)添加は必ずしも必要ではない
(図8(D))。
TのLDD領域を形成するために、n型を付与する不純
物元素を島状半導体層6010〜6012に選択的に添
加する。そのため、あらかじめレジストマスク6013
〜6016を形成する。n型を付与する不純物元素とし
ては、リン(P)や砒素(As)を用いれば良く、ここ
ではリン(P)を添加すべく、フォスフィン(PH3)
を用いたイオンドープ法を適用した。形成された不純物
領域6017、6018のリン(P)濃度は2×1016
〜5×1019atoms/cm3の範囲とすれば良い。本明細書
中では、ここで形成された不純物領域6017〜601
9に含まれるn型を付与する不純物元素の濃度を
(n-)と表す。また、不純物領域6019は、画素部
の保持容量を形成するための半導体層であり、この領域
にも同じ濃度でリン(P)を添加する(図9(A))。
その後、レジストマスク6013〜6016を除去す
る。
り除去した後、図8(D)と図9(A)で添加した不純
物元素を活性化させる工程を行う。活性化は、窒素雰囲
気中で500〜600℃で1〜4時間の熱処理や、レー
ザー活性化の方法により行うことができる。また、両者
を併用して行っても良い。本実施例では、レーザー活性
化の方法を用いる。レーザー光にはKrFエキシマレー
ザー光(波長248nm)を用いる。本実施例では、レ
ーザー光の形状を線状ビームに加工して用い、発振周波
数5〜50Hz、エネルギー密度100〜500mJ/
cm2として線状ビームのオーバーラップ割合を80〜
98%で走査することによって島状半導体層が形成され
た基板全面を処理する。尚、レーザー光の照射条件には
何ら限定される事項はなく適宣決定することができる。
CVD法またはスパッタ法を用いて10〜150nmの
厚さでシリコンを含む絶縁膜で形成する。例えば、12
0nmの厚さで酸化窒化シリコン膜を形成する。ゲート
絶縁膜には、他のシリコンを含む絶縁膜を単層または積
層構造として用いても良い(図9(B))。
導電層を成膜する。この第1の導電層は単層で形成して
も良いが、必要に応じて二層あるいは三層といった積層
構造としても良い。本実施例では、導電性の窒化物金属
膜から成る導電層(A)6021と金属膜から成る導電
層(B)6022とを積層させる。導電層(B)602
2はタンタル(Ta)、チタン(Ti)、モリブデン
(Mo)、タングステン(W)から選ばれた元素、また
は前記元素を主成分とする合金か、前記元素を組み合わ
せた合金膜(代表的にはMo−W合金膜またはMo−T
a合金膜)で形成すれば良く、導電層(A)6021は
窒化タンタル(TaN)、窒化タングステン(WN)、
窒化チタン(TiN)膜、窒化モリブデン(MoN)で
形成する。また、導電層(A)6021は代替材料とし
て、タングステンシリサイド、チタンシリサイド、モリ
ブデンシリサイドを適用しても良い。導電層(B)60
22は低抵抗化を図るために含有する不純物濃度を低減
させると良く、特に酸素濃度に関しては30ppm以下
とすると良かった。例えば、タングステン(W)は酸素
濃度を30ppm以下とすることで20μΩcm以下の
比抵抗値を実現することができる。
(好ましくは20〜30nm)とし、導電層(B)60
22は200〜400nm(好ましくは250〜350
nm)とすれば良い。本実施例では、導電層(A)60
21に50nmの厚さの窒化タンタル膜を、導電層
(B)6022には350nmのTa膜を用い、いずれ
もスパッタ法で形成する。このスパッタ法による成膜で
は、スパッタ用のガスのArに適量のXeやKrを加え
ておくと、形成する膜の内部応力を緩和して膜の剥離を
防止することができる。尚、図示しないが、導電層
(A)6021の下に2〜20nm程度の厚さでリン
(P)をドープしたシリコン膜を形成しておくことは有
効である。これにより、その上に形成される導電膜の密
着性向上と酸化防止を図ると同時に、導電層(A)また
は導電層(B)が微量に含有するアルカリ金属元素がゲ
ート絶縁膜6020に拡散するのを防ぐことができる
(図9(C))。
を形成し、導電層(A)6021と導電層(B)602
2とを一括でエッチングしてゲート電極6028〜60
31と容量配線6032を形成する。ゲート電極602
8〜6031と容量配線6032は、導電層(A)から
成る6028a〜6032aと、導電層(B)から成る
6028b〜6032bとが一体として形成されてい
る。この時、後にドライバ等の駆動回路を構成するTF
Tのゲート電極6028〜6030は不純物領域601
7、6018の一部と、ゲート絶縁膜6020を介して
重なるように形成する(図9(D))。
ソース領域およびドレイン領域を形成するために、P型
を付与する不純物元素を添加する工程を行う。ここで
は、ゲート電極6028をマスクとして、自己整合的に
不純物領域を形成する。このとき、Nチャネル型TFT
が形成される領域はレジストマスク6033で被覆して
おく。そして、ジボラン(B2H6)を用いたイオンドー
プ法で不純物領域6034を形成した。この領域のボロ
ン(B)濃度は3×1020〜3×1021atoms/cm3とな
るようにする。本明細書中では、ここで形成された不純
物領域6034に含まれるP型を付与する不純物元素の
濃度を(p++)と表す(図10(A))。
ス領域またはドレイン領域として機能する不純物領域の
形成を行った。レジストのマスク6035〜6037を
形成し、N型を付与する不純物元素が添加して不純物領
域6038〜6042を形成した。これは、フォスフィ
ン(PH3)を用いたイオンドープ法で行い、この領域
のリン(P)濃度を1×1020〜1×1021atoms/cm3
とした。本明細書中では、ここで形成された不純物領域
6038〜6042に含まれるN型を付与する不純物元
素の濃度を(n+)と表す(図10(B))。
前工程で添加されたリン(P)またはボロン(B)が含
まれているが、それに比して十分に高い濃度でリン
(P)が添加されるので、前工程で添加されたリン
(P)またはボロン(B)の影響は考えなくても良い。
また、不純物領域6038に添加されたリン(P)濃度
は図10(A)で添加されたボロン(B)濃度の1/2
〜1/3なのでp型の導電性が確保され、TFTの特性
に何ら影響を与えることはなかった。
DD領域を形成するためのn型を付与する不純物添加の
工程を行った。ここではゲート電極6031をマスクと
して自己整合的にn型を付与する不純物元素をイオンド
ープ法で添加する。添加するリン(P)の濃度は1×1
016〜5×1018atoms/cm3であり、図9(A)および
図10(A)と図10(B)で添加する不純物元素の濃
度よりも低濃度で添加することで、実質的には不純物領
域6043、6044のみが形成される。本明細書中で
は、この不純物領域6043、6044に含まれるn型
を付与する不純物元素の濃度を(n--)と表す(図10
(C))。
防止するために層間膜としてSiON膜等を200nm
の厚さで形成しても良い。
またはp型を付与する不純物元素を活性化するために熱
処理工程を行う。この工程はファーネスアニール法、レ
ーザーアニール法、またはラピッドサーマルアニール法
(RTA法)で行うことができる。ここではファーネス
アニール法で活性化工程を行った。熱処理は酸素濃度が
1ppm以下、好ましくは0.1ppm以下の窒素雰囲
気中で400〜800℃、代表的には500〜600℃
で行うものであり、本実施例では500℃で4時間の熱
処理を行った。また、基板6001に石英基板のような
耐熱性を有するものを使用した場合には、800℃で1
時間の熱処理としても良く、不純物元素の活性化と、該
不純物元素が添加された不純物領域とチャネル形成領域
との接合を良好に形成することができる。なお、上述の
ゲート電極のTaのピーリングを防止するための層間膜
を形成した場合には、この効果は得られない場合があ
る。
〜6031と容量配線6032形成する金属膜6028
b〜6032bは、表面から5〜80nmの厚さでその
表面に導電層(C)6028c〜6032cが形成され
る。例えば、導電層(B)6028b〜6032bがタ
ングステン(W)の場合には窒化タングステン(WN)
が形成され、タンタル(Ta)の場合には窒化タンタル
(TaN)を形成することができる。また、導電層
(C)6028c〜6032cは、窒素またはアンモニ
アなどを用いた窒素を含むプラズマ雰囲気にゲート電極
6028〜6031及び容量配線6032を晒しても同
様に形成することができる。さらに、3〜100%の水
素を含む雰囲気中で、300〜450℃で1〜12時間
の熱処理を行い、島状半導体層を水素化する工程を行っ
た。この工程は熱的に励起された水素により半導体層の
ダングリングボンドを終端する工程である。水素化の他
の手段として、プラズマ水素化(プラズマにより励起さ
れた水素を用いる)を行っても良い。
媒元素を用いる結晶化の方法で作製された場合、島状半
導体層中には微量の触媒元素が残留する。勿論、そのよ
うな状態でもTFTを完成させることが可能であるが、
残留する触媒元素を少なくともチャネル形成領域から除
去する方がより好ましい。この触媒元素を除去する手段
の一つにリン(P)によるゲッタリング作用を利用する
手段がある。ゲッタリングに必要なリン(P)の濃度は
図10(B)で形成した不純物領域(n+)と同程度で
あり、ここで実施される活性化工程の熱処理により、n
チャネル型TFTおよびpチャネル型TFTのチャネル
形成領域から触媒元素をゲッタリングをすることができ
た(図10(D))。
00nmの厚さで酸化シリコン膜または酸化窒化シリコ
ン膜で形成され、その後、それぞれの島状半導体層に形
成されたソース領域またはドレイン領域に達するコンタ
クトホールを形成し、ソース配線6046〜6049
と、ドレイン配線6050〜6053を形成する(図1
1(A))。図示していないが、本実施例ではこの電極
を、Ti膜を100nm、Tiを含むアルミニウム膜5
00nm、Ti膜150nmをスパッタ法で連続して形
成した3層構造の積層膜とする。
て、窒化シリコン膜、酸化シリコン膜、または窒化酸化
シリコン膜を50〜500nm(代表的には100〜3
00nm)の厚さで形成する。本実施例においては、パ
ッシベーション膜6054は窒化シリコン膜50nmと
酸化シリコン膜24.5nmとの積層膜とした。この状
態で水素化処理を行うとTFTの特性向上に対して好ま
しい結果が得られた。例えば、3〜100%の水素を含
む雰囲気中で、300〜450℃で1〜12時間の熱処
理を行うと良く、あるいはプラズマ水素化法を用いても
同様の効果が得られた。なお、ここで後に画素電極とド
レイン配線を接続するためのコンタクトホールを形成す
る位置において、パッシベーション膜6054に開口部
を形成しておいても良い(図11(A))。
6055を1.0〜1.5μmの厚さに形成する。有機
樹脂としては、ポリイミド、アクリル、ポリアミド、ポ
リイミドアミド、BCB(ベンゾシクロブテン)等を使
用することができる。ここでは、基板に塗布後、熱重合
するタイプのアクリルを用い、250℃で焼成して形成
する(図11(B))。
る。D/A変換回路の容量の電極となるべき電極はドレ
イン配線と同一配線層に形成されている。前記電極の上
部の第2層間絶縁膜6055を全部除去する(図示せ
ず)。次に、遮蔽膜(ブラックマトリクス)を形成する
(図示せず)。本実施例ではブラックマトリクスはAl
膜を400nmに形成した。よって、本実施例では、前
記電極とブラックマトリクスとの間でD/A変換回路の
容量が形成される。
6059を1.0〜1.5μmの厚さに形成する。有機
樹脂としては、第2層間絶縁膜と同様の樹脂をもちいる
ことができる。ここでは、基板に塗布後、熱重合するタ
イプのポリイミドを用い、300℃で焼成して形成し
た。
3層間絶縁膜6059にドレイン配線6053に達する
コンタクトホールを形成し、画素電極6060を形成す
る。本発明の透過型液晶パネルにおいては、画素電極6
060にはITO等の透明導伝膜を用いる。(図11
(B))。
画素部の画素TFTとを有した基板を完成させることが
できる。駆動回路にはpチャネル型TFT6101、第
1のnチャネル型TFT6102、第2のnチャネル型
TFT6103、画素部には画素TFT6104、保持
容量6105が形成されている(図12)。本明細書で
は便宜上このような基板をアクティブマトリクス基板と
呼んでいる。
ティブマトリクス基板をもとに、透過型液晶パネルを作
製する工程を説明する。
に配向膜6061を形成する。本実施例では、配向膜6
061にはポリイミドを用いた。次に、対向基板を用意
する。対向基板は、ガラス基板6062、透明導電膜か
らなる対向電極6063、配向膜6064とで構成され
る。
子が基板に対して平行に配向するようなポリイミド膜を
用いた。なお、配向膜形成後、ラビング処理を施すこと
により、液晶分子がある一定のプレチルト角を持って平
行配向するようにした。
クス基板と対向基板とを公知のセル組み工程によって、
シール材やスペーサ(共に図示せず)などを介して貼り
合わせる。その後、両基板の間に液晶6065を注入
し、封止剤(図示せず)によって完全に封止する。よっ
て、図12に示すような透過型液晶パネルが完成する。
N(ツイスト)モードによって表示を行うようにした。
そのため、偏光板(図示せず)が透過型液晶パネルの上
部に配置された。
は、島状半導体層6004にチャネル形成領域806、
ソース領域807a、807b、ドレイン領域808
a,808bを有している。第1のnチャネル型TFT
6102には、島状半導体層6005にチャネル形成領
域809、ゲート電極6071と重なるLDD領域81
0(以降、このようなLDD領域をLovと記す)、ソー
ス領域811、ドレイン領域812を有している。この
Lov領域のチャネル長方向の長さは0.5〜3.0μ
m、好ましくは1.0〜1.5μmとした。第2のnチ
ャネル型TFT6103には、島状半導体層6006に
チャネル形成領域813、LDD領域814、815、
ソース領域816、ドレイン領域817を有している。
このLDD領域はLov領域とゲート電極6072と重な
らないLDD領域(以降、このようなLDD領域をLof
fと記す)とが形成され、このLoff領域のチャネル長方
向の長さは0.3〜2.0μm、好ましくは0.5〜
1.5μmである。画素TFT6104には、島状半導
体層6007にチャネル形成領域818、819、Lof
f領域820〜823、ソースまたはドレイン領域82
4〜826を有している。Loff領域のチャネル長方向
の長さは0.5〜3.0μm、好ましくは1.5〜2.
5μmである。また、画素TFT6104のチャネル形
成領域818、819と画素TFTのLDD領域である
Loff領域820〜823との間には、オフセット領域
(図示せず)が形成されている。さらに、容量配線60
74と、ゲート絶縁膜6020から成る絶縁膜と、画素
TFT6073のドレイン領域826に接続し、n型を
付与する不純物元素が添加された半導体層827とから
保持容量805が形成されている。図12では画素TF
T804をダブルゲート構造としたが、シングルゲート
構造でも良いし、複数のゲート電極を設けたマルチゲー
ト構造としても差し支えない。
Tおよびドライバが要求する仕様に応じて各回路を構成
するTFTの構造を最適化し、液晶パネルの動作性能と
信頼性を向上させることを可能とすることができる。
ネルについて説明した。しかし、本発明のデジタルドラ
イバを用いることができる液晶パネルは、これに限定さ
れるわけではなく、透過型の液晶パネルにも用いること
ができる。
装置には、TN液晶以外にも様々な液晶を用いることが
可能である。例えば、1998, SID, "Characteristics an
d Driving Scheme of Polymer-Stabilized Monostable
FLCD Exhibiting Fast Response Time and High Contra
st Ratio with Gray-Scale Capability" by H. Furueet
al.や、1997, SID DIGEST, 841, "A Full-Color Thres
holdless Antiferroelectric LCD Exhibiting Wide Vie
wing Angle with Fast Response Time" by T.Yoshida e
t al.や、1996, J. Mater. Chem. 6(4), 671-673, "Thr
esholdless antiferroelectricity in liquid crystals
and its application to displays"by S. Inui et al.
や、米国特許第5594569 号に開示された液晶を用いるこ
とが可能である。
を反強誘電性液晶という。反強誘電性液晶を有する混合
液晶には、電場に対して透過率が連続的に変化する電気
光学応答特性を示す、無しきい値反強誘電性混合液晶と
呼ばれるものがある。この無しきい値反強誘電性混合液
晶は、V字型の電気光学応答特性を示すものがあり、そ
の駆動電圧が約±2.5V程度(セル厚約1μm〜2μ
m)のものも見出されている。
きい値反強誘電性混合液晶の印加電圧に対する光透過率
の特性を示す図を図22に示す。図22に示すグラフの
縦軸は透過率(任意単位)、横軸は印加電圧である。な
お、液晶表示装置の入射側の偏光板の透過軸は、液晶表
示装置のラビング方向にほぼ一致する無しきい値反強誘
電性混合液晶のスメクティック層の法線方向とほぼ平行
に設定されている。また、出射側の偏光板の透過軸は、
入射側の偏光板の透過軸に対してほぼ直角(クロスニコ
ル)に設定されている。
きい値反強誘電性混合液晶を用いると、低電圧駆動かつ
階調表示が可能となることがわかる。
電性混合液晶をアナログドライバを有する液晶表示装置
に用いた場合には、画像信号のサンプリング回路の電源
電圧を、例えば、5V〜8V程度に抑えることが可能と
なる。よって、ドライバの動作電源電圧を下げることが
でき、液晶表示装置の低消費電力化および高信頼性が実
現できる。
反強誘電性混合液晶をデジタルドライバを有する液晶表
示装置に用いた場合にも、D/A変換回路の出力電圧を
下げることができるので、D/A変換回路の動作電源電
圧を下げることができ、ドライバの動作電源電圧を低く
することができる。よって、液晶表示装置の低消費電力
化および高信頼性が実現できる。
値反強誘電性混合液晶を用いることは、比較的LDD領
域(低濃度不純物領域)の幅が小さなTFT(例えば、
0nm〜500nmまたは0nm〜200nm)を用い
る場合においても有効である。
液晶は自発分極が大きく、液晶自体の誘電率が高い。こ
のため、無しきい値反強誘電性混合液晶を液晶表示装置
に用いる場合には、画素に比較的大きな保持容量が必要
となってくる。よって、自発分極が小さな無しきい値反
強誘電性混合液晶を用いるのが好ましい。
合液晶を用いることによって低電圧駆動が実現されるの
で、液晶表示装置の低消費電力が実現される。
有する液晶であれば、いかなるものも本発明の液晶表示
装置の表示媒体として用いることができる。
ィブマトリクス液晶表示装置の画素電極の電極波形のシ
ミュレーションの結果を図13〜図18を用いて説明す
る。
た回路図を示す。画素数は10×10とし、ゲート信号
線駆動回路全体の上に300nFの容量値のカップリン
グ容量を形成したと仮定した。シミュレーション結果
は、1ライン目のゲート信号線に接続された全ての画素
TFT及び6ライン目のゲート信号線に接続された全て
の画素TFTの、画素電極の電極波形を測定したもので
ある。
図である。画素TFT32、保持容量30が図14に示
すように設けられている。図15〜図18に示したシミ
ュレーション結果は図14におけるpointAの電位
を測定したものである。
レーム反転で駆動するアクティブマトリクス型液晶表示
装置において、白から黒に表示を変化させたときの、画
素電極の電極波形のシミュレーション結果を示す。画素
電位は8Vを基準として+5Vの信号を画素電極に印加
している。
おいて、波形を形成しているラインは、1ライン目及び
6ライン目のゲート信号線に接続された画素TFTそれ
ぞれの画素電極の電極波形を示している。測定開始時か
ら約0.4μsecの間に立ち上がりが見られる電極波
形は、1ライン目のゲート信号線に接続された画素TF
Tのものである。1ライン目のゲート信号線に接続され
た画素部は、測定開始時から約0.4μsecの間に白
から黒に表示が変化していることを示している。
間約8Vに保たれ、約2.5μsecから約3.0μs
ecの間に立ち上がりが見られる電極波形は、6ライン
目のゲート信号線に接続された画素TFTのものであ
る。6ライン目のゲート信号線に接続された画素部は、
約2.5μsecから約3.0μsecの間に白から黒
に表示が変化していることを示している。
を形成しないで、フレーム反転で駆動するアクティブマ
トリクス型液晶表示装置において、白から黒に表示を変
化させたときの、画素電極の電極波形のシミュレーショ
ン結果を示す。図16では電源からのノイズによる、細
かい波形の乱れが見られる。しかし図15では細かいノ
イズは見られず、きれいな波形が得られており、カップ
リング容量によって電源からのノイズによる、遮蔽膜及
び対向電極の電位の変動ΔVが小さくなったことがわか
る。
ースライン反転で駆動するアクティブマトリクス型液晶
表示装置において、白から黒に表示を変化させたとき
の、画素電極の電極波形のシミュレーション結果を示
す。画素電位は8Vを基準としており、奇数番目のソー
ス信号線に接続されている画素電極には+5Vの信号
を、偶数番目のソース信号線に接続されている画素電極
には−5Vの信号を印加している。
おいて、波形を形成しているラインは、1ライン目及び
6ライン目のゲート信号線に接続された画素TFTそれ
ぞれの画素電極の電極波形を示している。測定開始時か
ら約0.5μsecの間に立ち上がりと、立ち下がりが
見られる電極波形は、1ライン目のゲート信号線に接続
された画素TFTのものである。
ソース信号線に接続されている画素電極の電極波形であ
り、白から黒に表示が変化していることを示している。
また立ち下がっている電極波形は、偶数番目のソース信
号線に接続されている画素電極の電極波形である。
間約8Vに保たれ、約2.6μsecから約3.0μs
ecの間に立ち上がりと立ち下がりが見られる電極波形
は、6ライン目のゲート信号線に接続された画素TFT
のものである。
ソース信号線に接続されている画素電極の電極波形であ
り、白から黒に表示が変化していることを示している。
また立ち下がっている電極波形は、偶数番目のソース信
号線に接続されている画素電極の電極波形である。
を形成せず、ソースライン反転で駆動するアクティブマ
トリクス型液晶表示装置において、白から黒に表示が変
わったときの、画素電極の電極波形のシミュレーション
結果を示す。図18では電源からのノイズによる、細か
い波形の乱れが見られる。しかし図17では細かいノイ
ズは見られず、きれいな波形が得られており、カップリ
ング容量によって電源からのノイズによる、遮蔽膜及び
対向電極の電位の変動ΔVが小さくなったことがわか
る。
グ容量を設けない場合と比較して、遮蔽膜及び対向電極
に接続されている容量の容量値が大きくなり、遮蔽膜及
び対向電極の電位をより一定に保つことが可能になる。
また画素部に設けられる保持容量の容量値はそのままで
開口率を低下させなくても、ノイズによる遮蔽膜及び対
向電極の電位の変動ΔVを従来よりも小さく抑えること
が可能になり、電源からのノイズが対向電極に伝わり液
晶にノイズが印加されることによる表示画像の乱れを防
ぐことができる。
ブマトリクス型液晶表示装置の別の例を示す。
示装置の上面の概略図を図5に示す。図5において、5
01はアクティブマトリクス基板であり、ソース信号線
駆動回路502及びゲート信号線駆動回路503には回
路TFTが設けられ、画素領域504には画素TFTが
マトリクス状に設けられている。本実施例ではゲート信
号線駆動回路503を1つだけ設けている。アクティブ
マトリクス基板501としては、ガラス基板などが用い
られる。
回路503の上には、可視光を透過する必要のある領域
(図示せず)を残して遮蔽膜505が形成されている。
遮蔽膜505は図面では示していないが、実際にはマト
リクス形状をしている。
タン(Ti)、クロム(Cr)またはタンタル(Ta)
を有する膜が好ましい。図5では遮蔽膜505はゲート
信号線駆動回路503の一部の上に設けられているが、
ゲート信号線駆動回路503全体の上に設けるようにし
ても良い。
モン線と接続されている。コモン線506はFPC50
9によって電源に接続され、一定の電位(基準電位)に
保たれており、遮蔽膜505も一定の電位(基準電位)
に保たれている。
挟んで、導電体507a及び導電体507b(総称して
導電体507)が設けられている。導電体507aの一
部は、ゲート信号線駆動回路503の一部または全部の
上に設けられている。また、導電体507bの一部は、
遮蔽膜505の画素領域504を挟んでゲート信号線駆
動回路503の反対側の部分上に設けられている。
504及びソース信号線駆動回路502の上には設けら
れていない。本発明において、ソース信号線駆動回路上
にカップリング容量を形成しない理由は上述したとおり
である。
保たれたコモン線506に接続されている。コモン線5
06に接続された導電体507も基準電位に保たれてい
る。
を挟んで導電体507a及び導電体507bが設けられ
ている部分に、カップリング容量508が形成されてい
る。
Kは、ノイズの周波数fと配線抵抗Rとの値によって決
まる。カップリング容量のインピーダンスZが配線抵抗
Rよりも小さくなることによって、よりノイズが直接対
向電極に伝わりずらくなる。 R>Z=1/(2πfCK) を満たすように、用いる回路によってカップリング容量
を適宜設計することは有効である。
びソース信号線駆動回路502の上以外であるならば、
ゲート信号線駆動回路の上以外でも、カップリング容量
を形成することが可能である。
トリクス型液晶表示装置は様々な電気光学装置(アクテ
ィブマトリクス型液晶ディスプレイ、アクティブマトリ
クス型ELディスプレイ、アクティブマトリクス型EC
ディスプレイ)に用いることができる。即ち、それら電
気光学装置を表示媒体として組み込んだ電子機器全てに
本発明を実施できる。
ラ、デジタルカメラ、プロジェクター(リア型またはフ
ロント型)、ヘッドマウントディスプレイ(ゴーグル型
ディスプレイ)、カーナビゲーション、パーソナルコン
ピュータ、携帯情報端末(モバイルコンピュータ、携帯
電話または電子書籍等)などが挙げられる。それらの一
例を図19〜図21に示す。
あり、本体2001、画像入力部2002、表示装置2
003、キーボード2004で構成される。本発明を画
像入力部2002、表示装置2003に適用することが
できる。
2101、表示装置2102、音声入力部2103、操
作スイッチ2104、バッテリー2105、受像部21
06で構成される。本発明を表示装置2102に適用す
ることができる。
ービルコンピュータ)であり、本体2201、カメラ部
2202、受像部2203、操作スイッチ2204、表
示装置2205で構成される。本発明は表示装置220
5に適用できる。
あり、本体2301、表示装置2302、アーム部23
03で構成される。本発明は表示装置2302に適用す
ることができる。
媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであ
り、本体2401、表示装置2402、スピーカ部24
03、記録媒体2404、操作スイッチ2405で構成
される。なお、この装置は記録媒体としてDVD(Di
gital Versatile Disc)、CD等
を用い、音楽鑑賞や映画鑑賞やゲームやインターネット
を行うことができる。本発明は表示装置2402に適用
することができる。
体2501、表示装置2502、接眼部2503、操作
スイッチ2504、受像部(図示しない)で構成され
る。本発明を表示装置2502に適用することができ
る。
であり、光源光学系及び表示装置2601、スクリーン
2602で構成される。本発明は表示装置に適用するこ
とができる。
り、本体2701、光源光学系及び表示装置2702、
ミラー2703、スクリーン2704で構成される。本
発明は表示装置に適用することができる。
図20(B)中における光源光学系及び表示装置260
1、2702の構造の一例を示した図である。光源光学
系及び表示装置2601、2702は、光源光学系28
01、ミラー2802、2804〜2806、ダイクロ
イックミラー2803、光学系2807、表示装置28
08、位相差板2809、投射光学系2810で構成さ
れる。投射光学系2810は、投射レンズを備えた複数
の光学レンズで構成される。この構成は、表示装置28
08を三つ使用しているため三板式と呼ばれている。ま
た、図20(C)中において矢印で示した光路に実施者
が適宜、光学レンズや、偏光機能を有するフィルムや、
位相差を調節するためのフィルム、IRフィルム等を設
けてもよい。
おける光源光学系2801の構造の一例を示した図であ
る。本実施例では、光源光学系2801は、リフレクタ
ー2811、光源2812、レンズアレイ2813、2
814、偏光変換素子2815、集光レンズ2816で
構成される。なお、図20(D)に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、IRフィルム等を設
けてもよい。
21(A)は単板式の一例を示した図である。図21
(A)に示した光源光学系及び表示装置は、光源光学系
2901、表示装置2902、投射光学系2903で構
成される。投射光学系2903は、投射レンズを備えた
複数の光学レンズで構成される。図21(A)に示した
光源光学系及び表示装置は図20(A)及び図20
(B)中における光源光学系及び表示装置2601、2
702に適用できる。また、光源光学系2901は図2
0(D)に示した光源光学系を用いればよい。なお、表
示装置2902にはカラーフィルター(図示しない)が
設けられており、表示映像をカラー化している。
び表示装置は、図21(A)の応用例であり、カラーフ
ィルターを設ける代わりに、RGBの回転カラーフィル
ター円板2905を用いて表示映像をカラー化してい
る。図21(B)に示した光源光学系及び表示装置は図
20(A)及び図20(B)中における光源光学系及び
表示装置2601、2702に適用できる。
び表示装置は、カラーフィルターレス単板式と呼ばれて
いる。この方式は、表示装置2916にマイクロレンズ
アレイ2915を設け、ダイクロイックミラー(緑)2
912、ダイクロイックミラー(赤)2913、ダイク
ロイックミラー(青)2914を用いて表示映像をカラ
ー化している。投射光学系2917は、投射レンズを備
えた複数の光学レンズで構成される。図21(C)に示
した光源光学系及び表示装置は図20(A)及び図20
(B)中における光源光学系及び表示装置2601、2
702に適用できる。また、光源光学系2911として
は、光源の他に結合レンズ、コリメータレンズを用いた
光学系を用いればよい。
く、あらゆる分野の電子機器に適用することが可能であ
る。また、本実施例の電子機器は実施例1〜2のどのよ
うな組み合わせからなる構成を用いても実現することが
できる。
極に接続されている全ての容量の容量値を、より大きく
することができる。よってノイズによる遮蔽膜及び対向
電極の電位の変動ΔVを従来よりも小さく抑えることが
可能になり、電源からのノイズが対向電極に伝わり液晶
にノイズが印加されることによる表示画像の乱れを防ぐ
ことができる。
回路上に形成することで、限られた面積の基板上により
大きな容量値を有するカップリング容量を形成すること
ができる。
略上面図。
断面図。
路図。
上面図。
上面図。
ョンのモデルとなる回路図。
ョンのモデルとなる回路における画素部の等価回路図。
例。
ントプロジェクタおよびリアプロジェクタの概略構成
図。
ジェクタの概略構成図。
面図。
に対する光透過率の特性を示す図。
Claims (11)
- 【請求項1】 基板上にソース信号線駆動回路と、複数
の画素TFTおよび複数の保持容量を含む画素領域と、
カップリング容量とを有するアクティブマトリクス型液
晶表示装置であって、 前記カップリング容量は前記複数の保持容量のそれぞれ
と直列に接続されており、 前記カップリング容量は第1の電極と、第2の電極と、
前記第1の電極と前記第2の電極との間に設けられた誘
電体とからなり、 前記カップリング容量は前記ソース信号線駆動回路が有
する回路TFT及び配線上には設けられておらず、 前記第1の電極と前記第2の電極はコモン線に電気的に
接続されていることを特徴とするアクティブマトリクス
型液晶表示装置。 - 【請求項2】 基板上にソース信号線駆動回路と、ゲー
ト信号線駆動回路と、複数の画素TFTおよび複数の保
持容量を含む画素領域と、カップリング容量とを有する
アクティブマトリクス型液晶表示装置であって、 前記カップリング容量は前記複数の保持容量のそれぞれ
と直列に接続されており、 前記カップリング容量は第1の電極と、第2の電極と、
前記第1の電極と前記第2の電極との間に設けられた誘
電体とからなり、 前記カップリング容量は前記ソース信号線駆動回路が有
する第1の回路TFT及び配線上には設けられておら
ず、 前記カップリング容量は前記ゲート信号線駆動回路が有
する第2の回路TFTの少なくとも1つを覆っており、 前記第1の電極と前記第2の電極はコモン線に電気的に
接続されていることを特徴とするアクティブマトリクス
型液晶表示装置。 - 【請求項3】 基板上にソース信号線駆動回路と、複数
の画素TFTおよび複数の保持容量を含む画素領域と、
カップリング容量とを有するアクティブマトリクス型液
晶表示装置であって、 前記カップリング容量は前記複数の保持容量のそれぞれ
と直列に接続されており、 前記カップリング容量は遮蔽膜の一部である第1の電極
と、第2の電極と、前記第1の電極と前記第2の電極と
の間に設けられた誘電体とからなり、 前記カップリング容量は前記ソース信号線駆動回路が有
する回路TFT及び配線上には設けられておらず、 前記第1の電極と前記第2の電極はコモン線に電気的に
接続されていることを特徴とするアクティブマトリクス
型液晶表示装置。 - 【請求項4】 基板上にソース信号線駆動回路と、ゲー
ト信号線駆動回路と、複数の画素TFTおよび複数の保
持容量を含む画素領域と、カップリング容量とを有する
アクティブマトリクス型液晶表示装置であって、 前記カップリング容量は前記複数の保持容量のそれぞれ
と直列に接続されており、 前記カップリング容量は遮蔽膜の一部である第1の電極
と、第2の電極と、前記第1の電極と前記第2の電極と
の間に設けられた誘電体とからなり、 前記カップリング容量は前記ソース信号線駆動回路が有
する第1の回路TFT及び配線上には設けられておら
ず、 前記カップリング容量は前記ゲート信号線駆動回路が有
する第2の回路TFTの少なくとも1つを覆っており、 前記第1の電極と前記第2の電極はコモン線に電気的に
接続されていることを特徴とするアクティブマトリクス
型液晶表示装置。 - 【請求項5】 請求項3または請求項4のいずれか1項
において、前記誘電体は前記遮蔽膜の陽極酸化膜である
ことを特徴とするアクティブマトリクス型液晶表示装
置。 - 【請求項6】 請求項3乃至請求項5のいずれか1項に
おいて、前記遮蔽膜はアルミニウム(Al)、チタン
(Ti)またはタンタル(Ta)を有することを特徴と
するアクティブマトリクス型液晶表示装置。 - 【請求項7】 請求項1乃至請求項6のいずれか1項に
おいて、前記カップリング容量のインピーダンスが、前
記第1の電極と前記第2の電極との間の配線抵抗よりも
小さいことを特徴とするアクティブマトリクス型液晶表
示装置。 - 【請求項8】 請求項1乃至請求項7のいずれか1項に
おいて、前記第2の電極はITOを有することを特徴と
するアクティブマトリクス型液晶表示装置。 - 【請求項9】 請求項1乃至請求項8のいずれか1項に
記載の前記アクティブマトリクス型液晶表示装置を用い
たことを特徴とするリアプロジェクター。 - 【請求項10】 請求項1乃至請求項8のいずれか1項
に記載の前記アクティブマトリクス型液晶表示装置を用
いたことを特徴とするヘッドマウントディスプレイ。 - 【請求項11】 請求項1乃至請求項8のいずれか1項
に記載の前記アクティブマトリクス型液晶表示装置を用
いたことを特徴とするコンピュータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23793199A JP4459332B2 (ja) | 1999-08-25 | 1999-08-25 | アクティブマトリクス型液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23793199A JP4459332B2 (ja) | 1999-08-25 | 1999-08-25 | アクティブマトリクス型液晶表示装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001066630A true JP2001066630A (ja) | 2001-03-16 |
JP2001066630A5 JP2001066630A5 (ja) | 2006-10-05 |
JP4459332B2 JP4459332B2 (ja) | 2010-04-28 |
Family
ID=17022585
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23793199A Expired - Fee Related JP4459332B2 (ja) | 1999-08-25 | 1999-08-25 | アクティブマトリクス型液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4459332B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000330135A (ja) * | 1999-03-15 | 2000-11-30 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型液晶表示装置 |
JP2003172944A (ja) * | 2001-09-28 | 2003-06-20 | Hitachi Ltd | 表示装置 |
JP2005301308A (ja) * | 2001-09-28 | 2005-10-27 | Hitachi Ltd | 表示装置および液晶表示装置 |
JP2007041346A (ja) * | 2005-08-04 | 2007-02-15 | Seiko Epson Corp | 電気光学装置及び電子機器 |
-
1999
- 1999-08-25 JP JP23793199A patent/JP4459332B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000330135A (ja) * | 1999-03-15 | 2000-11-30 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型液晶表示装置 |
JP4536198B2 (ja) * | 1999-03-15 | 2010-09-01 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
JP2003172944A (ja) * | 2001-09-28 | 2003-06-20 | Hitachi Ltd | 表示装置 |
JP2005301308A (ja) * | 2001-09-28 | 2005-10-27 | Hitachi Ltd | 表示装置および液晶表示装置 |
CN100370319C (zh) * | 2001-09-28 | 2008-02-20 | 株式会社日立制作所 | 显示装置 |
US7471349B2 (en) | 2001-09-28 | 2008-12-30 | Hitachi, Ltd. | Display device |
US7821584B2 (en) | 2001-09-28 | 2010-10-26 | Hitachi, Ltd. | Display device |
JP2007041346A (ja) * | 2005-08-04 | 2007-02-15 | Seiko Epson Corp | 電気光学装置及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP4459332B2 (ja) | 2010-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5292451B2 (ja) | 半導体表示装置 | |
JP5235205B2 (ja) | 半導体装置 | |
JP2017146629A (ja) | 半導体装置の作製方法及び電子機器 | |
JP2014002408A (ja) | 液晶表示装置 | |
US6876339B2 (en) | Semiconductor device and driving method thereof | |
JP2010140052A (ja) | 表示装置 | |
JP5051942B2 (ja) | 半導体装置 | |
JP2001013524A (ja) | 反射型半導体表示装置 | |
JP4459332B2 (ja) | アクティブマトリクス型液晶表示装置 | |
JP4801247B2 (ja) | 表示装置 | |
JP4801239B2 (ja) | 液晶表示装置 | |
JP4727018B2 (ja) | アクティブマトリクス型表示装置 | |
JP4674939B2 (ja) | 駆動回路、表示装置、電子機器 | |
JP2001092426A (ja) | 表示装置 | |
JP4459351B2 (ja) | 半導体表示装置の駆動方法 | |
JP2001013525A (ja) | 反射型半導体表示装置 | |
JP4298338B2 (ja) | 液晶表示装置、液晶表示装置の駆動方法及びそれを用いた電子機器 | |
JP2001083923A (ja) | デジタルドライバおよび表示装置 | |
JP4283281B2 (ja) | 液晶表示装置及び半導体装置 | |
JP2000347218A (ja) | 半導体表示装置およびその駆動方法 | |
JP5291851B2 (ja) | 表示装置及び電子機器 | |
JP2001143491A (ja) | シフトレジスタ回路、表示装置の駆動回路および該駆動回路を用いた表示装置 | |
JP2001100712A (ja) | 表示装置 | |
JP4050264B2 (ja) | 液晶表示装置並びにそれを備えたディスプレイ、プロジェクター、ゴーグル型ディスプレイ、及び携帯情報端末 | |
JP2001166753A (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060823 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060823 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090828 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4459332 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140219 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |