JP2001013524A

JP2001013524A - 反射型半導体表示装置

Info

Publication number: JP2001013524A
Application number: JP18269799A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎; Jun Koyama; 潤小山
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1999-06-29
Filing date: 1999-06-29
Publication date: 2001-01-19
Anticipated expiration: 2019-06-29
Also published as: JP4397463B2

Abstract

(57)【要約】【課題】ドライバ等の占有面積の問題を解決し、かつ
良好な表示画像を提供することができる大画化可能な反
射型液晶表示装置を提供すること。【解決手段】本発明は、アクティブマトリクス回路、
ソースドライバおよびゲートドライバ等の駆動回路、お
よび他の駆動回路を１枚の絶縁基板上に集積化する反射
型のアクティブマトリクス型液晶表示装置を構成するに
際し、画素部と駆動回路および他の駆動回路とを重なら
せる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】

【０００２】本発明は、反射型の半導体表示装置に関す
る。特に、その表示媒体に液晶を用いた反射型液晶表示
装置に関する。また、特に、反射型のアクティブマトリ
クス型液晶表示装置に関する。なお、本発明の反射型の
半導体表示装置には、その表示媒体に印加電圧に応答し
て光学的特性が変調され得るその他のいかなる表示媒体
（例えば、エレクトロルミネセンス素子等）を用いるこ
ともできる。

【０００３】

【従来の技術】

【０００４】最近安価なガラス基板上に半導体薄膜を形
成した半導体装置、例えば薄膜トランジスタ（ＴＦＴ）
を作製する技術が急速に発達してきている。その理由
は、アクティブマトリクス型液晶表示装置（液晶パネ
ル）の需要が高まってきたことによる。

【０００５】また、石英基板を利用し多結晶珪素膜でも
って薄膜トランジスタを作製するアクティブマトリクス
型液晶表示装置が市場に出始めている。この場合、複数
の画素ＴＦＴによって構成される画素部と、画素部を駆
動する駆動回路とが同一基板上に形成されている。

【０００６】さらに、レーザーアニール等の技術を利用
することにより、ガラス基板上に結晶性珪素膜を形成し
薄膜トランジスタを作製する技術も知られている。この
技術を利用すると、複数の画素ＴＦＴによって構成され
る画素部と、画素部を駆動する駆動回路とを同一ガラス
基板に上に形成することができる。

【０００７】

【発明が解決しようとする課題】

【０００８】近年、アクティブマトリクス型液晶表示装
置がノート型のパーソナルコンピュータに多用されてき
ている。パーソナルコンピュータの表示装置には、複数
のソフトウエアの同時表示や、デジタルカメラからの映
像の表示を実現するために多階調の液晶表示装置が要求
されている。

【０００９】さらに、最近では、携帯情報端末、モバイ
ルコンピュータ、カーナビゲーションなどの普及に伴
い、小型で、高精細・高解像度・高画質なアクティブマ
トリクス型液晶表示装置が求められている。

【００１０】携帯情報端末やモバイルコンピュータ等に
用いられるアクティブマトリクス型液晶表示装置はバッ
テリー駆動を前提としているので、消費電力の小さなも
のが要求されている。そこで、モバイルコンピュータな
どの表示装置として反射型のアクティブマトリクス型液
晶表示装置が注目を集めている。反射型の液晶表示装置
は透過型の液晶表示装置とは異なり、バックライトを必
要としない。このことが低消費電力を実現できる理由の
一つである。

【００１１】また、モバイルコンピュータ等に用いられ
るアクティブマトリクス型液晶表示装置には、可能な限
り小型なものが要求されていることは言うまでもない。

【００１２】さらに、アクティブマトリクス回路を構成
する画素ＴＦＴを駆動するためのソースドライバやゲー
トドライバ等の駆動回路以外に、他の駆動回路（プロセ
ッサー回路、メモリ回路、Ａ／Ｄコンバータ回路、Ｄ／
Ａコンバータ回路、ガンマ補正回路等の各種補正回路お
よびパルス発振回路等）を同一基板上に組み込むＳＯＰ
（システム・オン・パネル）構造が注目を集めている。

【００１３】ここで、アクティブマトリクス型液晶表示
装置の構成の一例を図１５に示す。図１５は、説明の便
宜上、アクティブマトリクス型液晶表示装置のアクティ
ブマトリクス基板のみが示されており、対向基板は省略
されている。５００１はアクティブマトリクス基板、５
００２および５００３はソースドライバ、５００４およ
び５００５はゲートドライバ、５００６は画素部であ
る。なお、アクティブマトリクス基板５００１は、ガラ
ス基板や石英基板などの絶縁基板をベースとしている。

【００１４】また、より複雑な構成をとるアクティブマ
トリクス型液晶表示装置においては、図１５の５００７
〜５０１０に示す様な位置に、他の駆動回路が配置され
ることが検討されている。他の駆動回路回路は、プロセ
ッサー回路の様な複雑なロジック回路やメモリ回路の様
な面積の広い回路で構成されるため、駆動回路全体の占
有面積は大きくなると予想される。

【００１５】以上の様に、一般的には１枚の絶縁基板上
にアクティブマトリクス回路５００６、ソースドライバ
５００２ならびに５００３、ゲートドライバ５００４な
らびに５００５、および他の駆動回路を配置する構成と
なる。従って、決められた基板サイズ上で表示領域をで
きるだけ多く確保するためには、画素部以外の占有面積
を可能な限り小さくする必要がある。

【００１６】しかしながら、図１５に示す様な従来構造
をとる場合、画素部以外の占有面積を小さくすることに
は限界があり、このことがアクティブマトリクス型液晶
表示装置の小型化を妨げる問題の一つとなっている。

【００１７】そこで、本出願人による特許出願である特
開平１０−１０４６６３号公報には、上述のドライバ等
の占有面積の問題を解決する技術が開示されている。特
開平１０−１０４６６３号公報には、画素部、駆動回
路、および他のコントロール回路（他の駆動回路）を１
枚の絶縁基板上に集積化する反射型のアクティブマトリ
クス型液晶表示装置を構成するに際し、駆動回路および
他のコントロール回路を画素部の領域内に形成する構成
が開示されている。

【００１８】特開平１０−１０４６６３号公報による
と、何れの実施例においても、画素部の画素ＴＦＴに接
続されている反射画素電極の下部にドライバ回路やコン
トロール回路を構成するＴＦＴが配置されることが開示
されている。また、ドライバ回路やコントロール回路を
構成するための配線がＢＭ（ブラックマトリクス）配線
と同じ層に形成される様子が示されている。

【００１９】しかし、特開平１０−１０４６６３号公報
に開示されている構造では、ドライバ回路やコントロー
ル回路に流れるクロック信号やデータ信号などがＢＭ配
線層に流れ、ＢＭ配線層に生じる電気ノイズが画素電極
に影響を及ぼすことがある。この電気ノイズが液晶分子
の挙動に影響を及ぼすことがある。

【００２０】また、従来のアクティブマトリクス型液晶
表示装置には、次のような問題もあった。

【００２１】画素ＴＦＴと駆動回路を構成するＴＦＴと
では動作条件が同一でなく、それぞれのＴＦＴに要求さ
れる特性は少なからず異なっている。例えば、画素ＴＦ
Ｔはスイッチ素子として機能するものであり、液晶に電
圧を印加して駆動させるものである。液晶は交流で駆動
させるので、フレーム反転駆動と呼ばれる方式が多く採
用されている。この方式では消費電力を低く抑えるため
に、画素ＴＦＴに要求される特性はオフ電流値（ＴＦＴ
がオフ動作時に流れるドレイン電流）を十分低くするこ
とである。一方、駆動回路のバッファ回路は高い駆動電
圧が印加されるため、高電圧が印加されても壊れないよ
うに耐圧を高めておく必要がある。また電流駆動能力を
高めるために、オン電流値（ＴＦＴがオン動作時に流れ
るドレイン電流）を十分確保する必要がある。

【００２２】オフ電流値を低減するためのＴＦＴの構造
として、低濃度ドレイン（ＬＤＤ：Lightly Doped Dr
ain）構造が知られている。この構造はチャネル形成領
域と、高濃度に不純物元素を添加して形成するソース領
域またはドレイン領域との間に低濃度に不純物元素を添
加した領域を設けたものであり、この領域をＬＤＤ領域
と呼んでいる。また、ホットキャリアによるオン電流値
の劣化を防ぐための手段として、ＬＤＤ領域をゲート絶
縁膜を介してゲート電極と重ねて配置させた、いわゆる
ＧＯＬＤ（Gate-drain Overlapped LDD）構造が知ら
れている。このような構造を採ることで、ドレイン近傍
の高電界が緩和されホットキャリア注入を防ぎ、劣化現
象の防止に有効であることが知られている。

【００２３】しかしながら、画素部の画素ＴＦＴと、シ
フトレジスタ回路やバッファ回路などの駆動回路のＴＦ
Ｔとでは、その要求される特性は必ずしも同じではな
い。例えば、画素ＴＦＴにおいてはゲートに大きな逆バ
イアス（ｎチャネル型ＴＦＴでは負の電圧）が印加され
るが、駆動回路のＴＦＴは基本的に逆バイアス状態で動
作することはない。また、動作速度に関しても、画素Ｔ
ＦＴは駆動回路のＴＦＴの１／１００以下で良い。

【００２４】また、ＧＯＬＤ構造はオン電流値の劣化を
防ぐ効果は高いが、その反面、通常のＬＤＤ構造と比べ
てオフ電流値が大きくなってしまう問題があった。従っ
て、画素ＴＦＴに適用するには好ましい構造ではなかっ
た。逆に通常のＬＤＤ構造はオフ電流値を抑える効果は
高いが、ドレイン近傍の電界を緩和してホットキャリア
注入による劣化を防ぐ効果は低かった。このように、ア
クティブマトリクス型液晶表示装置のような動作条件の
異なる複数の集積回路を有する半導体表示装置におい
て、全てのＴＦＴを同じ構造で形成することは必ずしも
好ましくなかった。このような問題点は、特に結晶質シ
リコンＴＦＴにおいて、その特性が高まり、またアクテ
ィブマトリクス型液晶表示装置に要求される性能が高ま
るほど顕在化してきた。

【００２５】そこで、本発明は上記の問題を鑑みてなさ
れたものであり、上述のドライバ等の占有面積の問題を
解決し、かつ良好な表示画像を提供することができる大
画化可能な反射型液晶表示装置を提供することを目的と
する。

【００２６】

【課題を解決するための手段】

【００２７】本発明は、アクティブマトリクス回路、ソ
ースドライバおよびゲートドライバ等の駆動回路、およ
び他の駆動回路を１枚の絶縁基板上に集積化する反射型
のアクティブマトリクス型液晶表示装置を構成するに際
し、画素部と駆動回路および他の駆動回路とを重ならせ
る。なお、本明細書においては、ソースドライバならび
にゲートドライバ等の駆動回路および他の駆動回路をま
とめて駆動回路という場合がある。

【００２８】本発明の構成はバックライト等からの光の
光路（開口部）を確保する必要のある透過型のアクティ
ブマトリクス型液晶表示装置では困難な構成である。な
ぜならば、透過型のアクティブマトリクス型液晶表示装
置の画素部は、その殆どの領域が開口部であり、画素部
において透過光量を落とさずに駆動回路を構成するのは
困難であるからである。

【００２９】そこで、本発明はバックライトからの光の
光路を確保する必要のない反射型のアクティブマトリク
ス型液晶表示装置において、光の反射板となる画素電極
の下方に駆動回路を配置しようとするものである。

【００３０】以下に、本発明の構成を記載する。

【００３１】請求項１に記載の発明によると、マトリク
ス状に配置された複数の画素ＴＦＴおよび前記複数の画
素ＴＦＴのそれぞれのソース電極またはドレイン電極に
接続された反射電極を有する画素部と、複数の駆動回路
ＴＦＴを有する駆動回路と、を有する反射型半導体表示
装置において、前記画素ＴＦＴおよび前記駆動回路ＴＦ
Ｔは、第１の導電層で形成されるゲート電極を有してお
り、前記画素ＴＦＴのＬＤＤ領域は、前記画素ＴＦＴの
ゲート電極と重ならないように配置され、前記駆動回路
の第１のｎチャネル型ＴＦＴのＬＤＤ領域は、前記第１
のｎチャネル型ＴＦＴのゲート電極と重なるように配置
され、前記駆動回路の第２のｎチャネル型ＴＦＴのＬＤ
Ｄ領域は、前記第１のｎチャネル型ＴＦＴのゲート電極
と少なくとも一部が重なるように配置されており、前記
駆動回路の一部または全部は、前記反射電極の下部に配
置され、前記駆動回路の電源線は、前記反射電極と前記
前記画素ＴＦＴおよび前記駆動回路ＴＦＴのソース電極
またはドレイン電極との間に形成されることを特徴とす
る反射型半導体表示装置が提供される。

【００３２】また、請求項２に記載の発明によると、画
素部と駆動回路とを同一の基板上に有する反射型半導体
表示装置において、前記画素部には、ＬＤＤ領域がゲー
ト電極と重ならないように設けられた画素ＴＦＴおよび
前記画素ＴＦＴのそれぞれのソース電極またはドレイン
電極に接続された反射電極を有しており、前記駆動回路
には、ＬＤＤ領域の全部がゲート電極と重なるように設
けた第１のｎチャネル型ＴＦＴと、ＬＤＤ領域の一部が
ゲート電極と重なるように設けた第２のｎチャネル型Ｔ
ＦＴとを有しており、前記画素ＴＦＴと、前記第１およ
び第２のｎチャネル型ＴＦＴのゲート電極は、第１の導
電層で形成され、前記駆動回路の一部または全部は、前
記反射電極の下部に配置され、前記駆動回路の電源線
は、前記反射電極と前記前記画素ＴＦＴおよび前記駆動
回路ＴＦＴのソース電極またはドレイン電極との間に形
成されることを特徴とする反射型半導体表示装置が提供
される。

【００３３】また、請求項３に記載の発明によると、マ
トリクス状に配置された複数の画素ＴＦＴおよび前記複
数の画素ＴＦＴのそれぞれのソース電極またはドレイン
電極に接続された反射電極を有する画素部と、複数の駆
動回路ＴＦＴを有する駆動回路と、を有する反射型半導
体表示装置において、前記画素ＴＦＴおよび前記駆動回
路ＴＦＴは、第１の導電層で形成されるゲート電極を有
しており、前記画素ＴＦＴのチャネル形成領域と該画素
ＴＦＴのＬＤＤ領域との間には、オフセット領域が形成
されており、前記駆動回路の第１のｎチャネル型ＴＦＴ
のＬＤＤ領域は、前記第１のｎチャネル型ＴＦＴのゲー
ト電極と重なるように配置され、前記駆動回路の第２の
ｎチャネル型ＴＦＴのＬＤＤ領域は、前記第１のｎチャ
ネル型ＴＦＴのゲート電極と少なくとも一部が重なるよ
うに配置されており、前記駆動回路の一部または全部
は、前記反射電極の下部に配置され、前記駆動回路の電
源線は、前記反射電極と前記前記画素ＴＦＴおよび前記
駆動回路ＴＦＴのソース電極またはドレイン電極との間
に形成されることを特徴とする反射型半導体表示装置が
提供される。

【００３４】また、請求項１乃至請求項３のいずれか一
において、前記画素部には、前記画素ＴＦＴのソースま
たはドレイン領域に接続し一導電型の不純物元素を含む
半導体層と、容量配線と、前記半導体層と前記容量配線
との間の絶縁膜とで保持容量が形成されるようにしても
よい。

【００３５】また、請求項１乃至請求項４のいずれか一
において、前記第１の導電層が、タンタル、タングステ
ン、チタン、モリブデンから選ばれた少なくとも１種を
主成分とするようにしてもよい。

【００３６】また、請求項１乃至請求項４のいずれか一
において、前記第１の導電層は、タンタル、タングステ
ン、チタン、モリブデンから選ばれた少なくとも１種と
窒素とを含む導電層（Ａ）と、前記導電層（Ａ）上に形
成され、タンタル、タングステン、チタン、モリブデン
から選ばれた少なくとも１種を主成分とする導電層
（Ｂ）と、前記導電層（Ｂ）が前記導電層（Ａ）に接し
ない領域に形成され、タンタル、タングステン、チタ
ン、モリブデンから選ばれた少なくとも１種と窒素とを
含む導電層（Ｃ）とを有し、前記第２の導電層は、少な
くとも、アルミニウムまたは銅を主成分とする導電層
（Ｄ）と、タンタル、タングステン、チタン、モリブデ
ンから選ばれた少なくとも１種を主成分とする導電層
（Ｅ）とを有するようにしてもよい。

【００３７】また、請求項１乃至請求項４のいずれか一
において、前記第１の導電層は、タンタル、タングステ
ン、チタン、モリブデンから選ばれた少なくとも１種と
窒素とを含む導電層（Ａ）と、前記導電層（Ａ）上に形
成され、タンタル、タングステン、チタン、モリブデン
から選ばれた少なくとも１種を主成分とする導電層
（Ｂ）と、前記導電層（Ｂ）が前記導電層（Ａ）に接し
ない領域に形成され、タンタル、タングステン、チタ
ン、モリブデンから選ばれた少なくとも１種と窒素とを
含む導電層（Ｃ）とを有し、前記第２の導電層は、少な
くとも、アルミニウムまたは銅を主成分とする導電層
（Ｄ）と、タンタル、タングステン、チタン、モリブデ
ンから選ばれた少なくとも１種を主成分とする導電層
（Ｅ）とを有し、前記接続部で導電層（Ｃ）と導電層
（Ｄ）が接触しているようにしてもよい。

【００３８】また、請求項６または請求項７において、
前記導電層（Ｂ）は、添加元素としてアルゴンを含み、
かつ、前記導電層（Ｂ）中の酸素濃度が３０ｐｐｍ以下
であるようにしてもよい。

【００３９】

【発明の実施の形態】

【００４０】図１を参照する。図１には、本発明の反射
型液晶表示装置のアクティブマトリクス基板の上面図が
示されている。説明の便宜上、図の一部分は透視図とし
ている。また、説明の便宜上、対向基板は省略されてい
る。

【００４１】図１に示される本発明の反射型液晶表示装
置において、１０１はアクティブマトリクス基板、１０
２および１０３はソースドライバ、１０４および１０５
はゲートドライバ、１０６は画素部である。図２に示さ
れるように、本発明の反射型液晶表示装置においては、
ソースドライバ１０２ならびに１０３およびゲートドラ
イバ１０４ならびに１０５は、画素部１０６の下部に形
成されている。

【００４２】また、図１に示される本発明の反射型液晶
表示装置は、ソースドライバ１０２の４つの端面のうち
２つはアクティブマトリクス基板の端面に面している
が、残りの端面のうち一つはゲートドライバ１０５に面
している。また同様に、ソースドライバ１０３の４つの
端面のうち２つはアクティブマトリクス基板の端面に面
しているが、残りの端面のうち一つはゲートドライバ１
０４に面している。また同様に、ゲートドライバ１０４
の４つの端面のうち２つはアクティブマトリクス基板の
端面に面しているが、残りの端面のうち一つはゲートド
ライバ１０２に面している。また同様に、ゲートドライ
バ１０５の４つの端面のうち２つはアクティブマトリク
ス基板の端面に面しているが、残りの端面のうち一つは
ゲートドライバ１０３に面している。このようなドライ
バの配置によって、反射型のアクティブマトリクス型液
晶表示装置の小型化が実現されている。

【００４３】また、図２においては示していないが、ソ
ースドライバやゲートドライバ以外の他の駆動回路（メ
モリ、ＣＰＵ、コントロール回路など）は、ソースドラ
イバおよびゲートドライバが存在する以外の部分に形成
されるようにしてもよい。

【００４４】このような回路配置をとることによって、
小型な反射型液晶表示装置が実現できる。

【００４５】ここで、図２を参照する。図２には本発明
の反射型液晶表示装置のある実施形態の断面図が示され
ている。基板１０１上に複数のＴＦＴが形成されてい
る。ここでは、画素部を構成するＴＦＴを画素ＴＦＴ２
０４とし、ソースドライバやゲートドライバ等の駆動回
路を構成するＴＦＴを駆動回路ＴＦＴ（Ｐチャネル型駆
動回路ＴＦＴ２０１、第１のＮチャネル型駆動回路ＴＦ
Ｔ２０２および第２のＮチャネル型駆動回路ＴＦＴ２０
３）とする。また、２０５は保持容量である。

【００４６】図２に示される様に、画素ＴＦＴ２０２の
ドレイン電極２０６に接続された画素電極２０７の下部
に、駆動回路ＴＦＴ（Ｐチャネル型駆動回路ＴＦＴ２０
１、第１のＮチャネル型駆動回路ＴＦＴ２０２および第
２のＮチャネル型駆動回路ＴＦＴ２０３）が形成されて
いる。

【００４７】また、図２に示される様に、本発明の反射
型液晶表示装置は、駆動回路ＴＦＴ（Ｐチャネル型駆動
回路ＴＦＴ２０１、第１のＮチャネル型駆動回路ＴＦＴ
２０２および第２のＮチャネル型駆動回路ＴＦＴ２０
３）の電源線（ＶＤＤまたはＧＮＤ）が、第２層間膜２
０８の上部に第３配線２０９、２１０および２１１とし
て形成され、コンタクトホールを介してそれぞれＰチャ
ネル型駆動回路ＴＦＴ２０１、第１のＮチャネル型駆動
回路ＴＦＴ２０２および第２のＮチャネル型駆動回路Ｔ
ＦＴ２０３のソースまたはドレイン電極に接続されてい
る。

【００４８】また、Ｐチャネル型駆動回路ＴＦＴ２０
１、第１のＮチャネル型駆動回路ＴＦＴ２０２および第
２のＮチャネル型駆動回路ＴＦＴ２０３をそれぞれ接続
したり、回路同士を接続する配線は、ＴＦＴのソース・
ドレイン配線と同じ層またはＴＦＴのゲート配線と同じ
層に形成されている。このような構成をとることによっ
て第３配線２０９、２１０および２１１には安定した電
圧が供給され、クロック信号やデータ信号等の電気信号
は供給されない。よって、第３配線２０９、２１０およ
び２１１に供給される電圧によっては電気ノイズが発生
しない。よって、第３配線２０９、２１０および２１１
は上部の画素電極に及ぼす影響を極力小さくすることが
できる。

【００４９】また、駆動回路ＴＦＴによって構成される
回路にクロック信号やデータ信号等の電気信号が供給さ
れ、電気ノイズが発生する。しかし、本発明の構成にお
いては、この電気ノイズは安定した電圧が供給される第
３配線がシールド線となり、画素電極に影響を及ぼすこ
とはない。よって、数十ＭＨｚといったような高周波数
のクロック信号によってドライバを駆動する場合でも、
ドライバで発生する電気ノイズが画素電極に及ぼす影響
を極力小さくすることができる。

【００５０】従って、本願発明によると、画素電極の下
方に駆動回路を構成しても、画素電極に及ぼされる電気
ノイズによる影響を極力抑えることができるので、良好
な表示画像を得ることができる。

【００５１】なお、図２においては、Ｐチャネル型駆動
回路ＴＦＴ２０１、第１のＮチャネル型駆動回路ＴＦＴ
２０２および第２のＮチャネル型駆動回路ＴＦＴ２０３
の構造が示されているだけであるが、実際には、複数の
Ｎチャネル型駆動回路ＴＦＴと複数のＰチャネル型駆動
回路ＴＦＴとが電気的に接続され様々な回路を構成して
いる。

【００５２】ここで、以下の実施例をもって、本発明を
更に詳細に説明する。ただし、以下の実施例は、本発明
のある実施形態に過ぎず、本発明が以下の実施例に限定
されるわけではない。

【００５３】（実施例１）

【００５４】次に、図３〜図８を用いて、本実施例の反
射型液晶表示装置の作製方法の一例について説明する。

【００５５】図３（Ａ）において、基板１００１には低
アルカリガラス基板や石英基板を用いることができる。
本実施例では低アルカリガラス基板を用いた。この場
合、ガラス歪み点よりも１０〜２０℃程度低い温度であ
らかじめ熱処理しておいても良い。この基板１００１の
ＴＦＴ形成表面には、基板１００１からの不純物拡散を
防ぐために、酸化シリコン膜、窒化シリコン膜または酸
化窒化シリコン膜などの下地膜１００２を形成する。例
えば、プラズマＣＶＤ法でＳｉＨ₄、ＮＨ₃、Ｎ₂Ｏから
作製される酸化窒化シリコン膜を１００ｎｍ、同様にＳ
ｉＨ₄、Ｎ₂Ｏから作製される酸化窒化シリコン膜を２０
０ｎｍの厚さに積層形成する。

【００５６】次に、２０〜１５０ｎｍ（好ましくは３０
〜８０ｎｍ）の厚さで非晶質構造を有する半導体膜１０
０３ａを、プラズマＣＶＤ法やスパッタ法などの公知の
方法で形成する。本実施例では、プラズマＣＶＤ法で非
晶質シリコン膜を５５ｎｍの厚さに形成した。非晶質構
造を有する半導体膜としては、非晶質半導体膜や微結晶
半導体膜があり、非晶質シリコンゲルマニウム膜などの
非晶質構造を有する化合物半導体膜を適用しても良い。
また、下地膜１００２と非晶質シリコン膜１００３ａと
は同じ成膜法で形成することが可能であるので、両者を
連続形成しても良い。その場合、下地膜を形成した後、
一旦大気雰囲気に晒すことがなくその表面の汚染を防ぐ
ことが可能となり、作製するＴＦＴの特性バラツキやし
きい値電圧の変動を低減させることができる（図３
（Ａ））。

【００５７】そして、公知の結晶化技術を使用して非晶
質シリコン膜１００３ａから結晶質シリコン膜１００３
ｂを形成する。例えば、レーザー結晶化法や熱結晶化法
（固相成長法）を適用すれば良いが、ここでは、特開平
７−１３０６５２号公報で開示された技術に従って、触
媒元素を用いる結晶化法で結晶質シリコン膜１００３ｂ
を形成した。結晶化の工程に先立って、非晶質シリコン
膜の含有水素量にもよるが、４００〜５００℃で１時間
程度の熱処理を行い、含有水素量を５atom％以下にして
から結晶化させることが望ましい。非晶質シリコン膜を
結晶化させると原子の再配列が起こり緻密化するので、
作製される結晶質シリコン膜の厚さは当初の非晶質シリ
コン膜の厚さ（本実施例では５５ｎｍ）よりも１〜１５
％程度減少する（図１（Ｂ））。

【００５８】そして、結晶質シリコン膜１００３ｂを島
状にパターンニングして、島状半導体層１００４〜１０
０７を形成する。その後、プラズマＣＶＤ法またはスパ
ッタ法により５０〜１００ｎｍの厚さの酸化シリコン膜
によるマスク層１００８を形成する（図３（Ｃ））。

【００５９】そしてレジストマスク１００９を設け、ｎ
チャネル型ＴＦＴを形成することとなる島状半導体層１
００５〜１００７の全面に１×１０¹⁶〜５×１０¹⁷atom
s／cm³程度の濃度でｐ型を付与する不純物元素としてボ
ロン（Ｂ）を添加する。このボロン（Ｂ）の添加は、し
きい値電圧を制御する目的でなされる。ボロン（Ｂ）の
添加はイオンドープ法で実施しても良いし、非晶質シリ
コン膜を成膜するときに同時に添加しておくこともでき
る。ここでのボロン（Ｂ）添加は必ずしも必要ではない
（図３（Ｄ））。

【００６０】ドライバ等の駆動回路のｎチャネル型ＴＦ
ＴのＬＤＤ領域を形成するために、ｎ型を付与する不純
物元素を島状半導体層１０１０、１０１１に選択的に添
加する。そのため、あらかじめレジストマスク１０１３
〜１０１６を形成する。ｎ型を付与する不純物元素とし
ては、リン（Ｐ）や砒素（Ａｓ）を用いれば良く、ここ
ではリン（Ｐ）を添加すべく、フォスフィン（ＰＨ₃）
を用いたイオンドープ法を適用した。形成された不純物
領域１０１７、１０１８のリン（Ｐ）濃度は２×１０¹⁶
〜５×１０¹⁹atoms／cm³の範囲とすれば良い。本明細書
中では、ここで形成された不純物領域１０１７〜１０１
９に含まれるｎ型を付与する不純物元素の濃度を
（ｎ^-）と表す。また、不純物領域１０１９は、画素部
の保持容量を形成するための半導体層であり、この領域
にも同じ濃度でリン（Ｐ）を添加する（図４（Ａ））。
その後、レジストマスク１０１３〜１０１６を除去す
る。

【００６１】次に、マスク層１００８をフッ酸などによ
り除去した後、図３（Ｄ）と図４（Ａ）で添加した不純
物元素を活性化させる工程を行う。活性化は、窒素雰囲
気中で５００〜６００℃で１〜４時間の熱処理や、レー
ザー活性化の方法により行うことができる。また、両者
を併用して行っても良い。本実施例では、レーザー活性
化の方法を用いる。レーザー光にはＫｒＦエキシマレー
ザー光（波長２４８ｎｍ）を用いる。本実施例では、レ
ーザー光の形状を線状ビームに加工して用い、発振周波
数５〜５０Ｈｚ、エネルギー密度１００〜５００ｍＪ／
ｃｍ²として線状ビームのオーバーラップ割合を８０〜
９８％で走査することによって島状半導体層が形成され
た基板全面を処理する。尚、レーザー光の照射条件には
何ら限定される事項はなく適宣決定することができる。

【００６２】そして、ゲート絶縁膜１０２０をプラズマ
ＣＶＤ法またはスパッタ法を用いて１０〜１５０ｎｍの
厚さでシリコンを含む絶縁膜で形成する。例えば、１２
０ｎｍの厚さで酸化窒化シリコン膜を形成する。ゲート
絶縁膜には、他のシリコンを含む絶縁膜を単層または積
層構造として用いても良い（図４（Ｂ））。

【００６３】次に、ゲート電極を形成するために第１の
導電層を成膜する。この第１の導電層は単層で形成して
も良いが、必要に応じて二層あるいは三層といった積層
構造としても良い。本実施例では、導電性の窒化物金属
膜から成る導電層（Ａ）１０２１と金属膜から成る導電
層（Ｂ）１０２２とを積層させる。導電層（Ｂ）１０２
２はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン
（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、また
は前記元素を主成分とする合金か、前記元素を組み合わ
せた合金膜（代表的にはＭｏ−Ｗ合金膜またはＭｏ−Ｔ
ａ合金膜）で形成すれば良く、導電層（Ａ）１０２１は
窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、
窒化チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）で
形成する。また、導電層（Ａ）１０２１は代替材料とし
て、タングステンシリサイド、チタンシリサイド、モリ
ブデンシリサイドを適用しても良い。導電層（Ｂ）は低
抵抗化を図るために含有する不純物濃度を低減させると
良く、特に酸素濃度に関しては３０ｐｐｍ以下とすると
良かった。例えば、タングステン（Ｗ）は酸素濃度を３
０ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗値
を実現することができる。

【００６４】導電層（Ａ）１０２１は１０〜５０ｎｍ
（好ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）１０
２２は２００〜４００ｎｍ（好ましくは２５０〜３５０
ｎｍ）とすれば良い。本実施例では、導電層（Ａ）１０
２１に３０ｎｍの厚さの窒化タンタル膜を、導電層
（Ｂ）１０２２には３５０ｎｍのＴａ膜を用い、いずれ
もスパッタ法で形成する。このスパッタ法による成膜で
は、スパッタ用のガスのＡｒに適量のＸｅやＫｒを加え
ておくと、形成する膜の内部応力を緩和して膜の剥離を
防止することができる。尚、図示しないが、導電層
（Ａ）１０２１の下に２〜２０ｎｍ程度の厚さでリン
（Ｐ）をドープしたシリコン膜を形成しておくことは有
効である。これにより、その上に形成される導電膜の密
着性向上と酸化防止を図ると同時に、導電層（Ａ）また
は導電層（Ｂ）が微量に含有するアルカリ金属元素がゲ
ート絶縁膜１０２０に拡散するのを防ぐことができる
（図４（Ｃ））。

【００６５】次に、レジストマスク１０２３〜１０２７
を形成し、導電層（Ａ）１０２１と導電層（Ｂ）１０２
２とを一括でエッチングしてゲート電極１０２８〜１０
３１と容量配線１０３２を形成する。ゲート電極１０２
８〜１０３１と容量配線１０３２は、導電層（Ａ）から
成る１０２８ａ〜１０３２ａと、導電層（Ｂ）から成る
１０２８ｂ〜１０３２ｂとが一体として形成されてい
る。この時、後にドライバ等の駆動回路を構成するＴＦ
Ｔのゲート電極１０２９、１０３０は不純物領域１０１
７、１０１８の一部と、ゲート絶縁膜１０２０を介して
重なるように形成する（図４（Ｄ））。

【００６６】次いで、ドライバのＰチャネル型ＴＦＴの
ソース領域およびドレイン領域を形成するために、Ｐ型
を付与する不純物元素を添加する工程を行う。ここで
は、ゲート電極１０２８をマスクとして、自己整合的に
不純物領域を形成する。このとき、Ｎチャネル型ＴＦＴ
が形成される領域はレジストマスク１０３３で被覆して
おく。そして、ジボラン（Ｂ₂Ｈ₆）を用いたイオンドー
プ法で不純物領域１０３４を形成した。この領域のボロ
ン（Ｂ）濃度は３×１０²⁰〜３×１０²¹atoms／cm³とな
るようにする。本明細書中では、ここで形成された不純
物領域１０３４に含まれるＰ型を付与する不純物元素の
濃度を（ｐ⁺）と表す（図５（Ａ））。

【００６７】次に、Ｎチャネル型ＴＦＴにおいて、ソー
ス領域またはドレイン領域として機能する不純物領域の
形成を行った。レジストのマスク１０３５〜１０３７を
形成し、Ｎ型を付与する不純物元素が添加して不純物領
域１０３８〜１０４２を形成した。これは、フォスフィ
ン（ＰＨ₃）を用いたイオンドープ法で行い、この領域
のリン（Ｐ）濃度を１×１０²⁰〜１×１０²¹atoms／cm³
とした。本明細書中では、ここで形成された不純物領域
１０３８〜１０４２に含まれるＮ型を付与する不純物元
素の濃度を（ｎ⁺）と表す（図５（Ｂ））。

【００６８】不純物領域１０３８〜１０４２には、既に
前工程で添加されたリン（Ｐ）またはボロン（Ｂ）が含
まれているが、それに比して十分に高い濃度でリン
（Ｐ）が添加されるので、前工程で添加されたリン
（Ｐ）またはボロン（Ｂ）の影響は考えなくても良い。
また、不純物領域１０３８に添加されたリン（Ｐ）濃度
は図５（Ａ）で添加されたボロン（Ｂ）濃度の１／２〜
１／３なのでｐ型の導電性が確保され、ＴＦＴの特性に
何ら影響を与えることはなかった。

【００６９】そして、画素マトリクス回路のｎチャネル
型ＴＦＴのＬＤＤ領域を形成するためのｎ型を付与する
不純物添加の工程を行った。ここではゲート電極１０３
１をマスクとして自己整合的にｎ型を付与する不純物元
素をイオンドープ法で添加する。添加するリン（Ｐ）の
濃度は１×１０¹⁶〜５×１０¹⁸atoms／cm³であり、図４
（Ａ）および図５（Ａ）と図５（Ｂ）で添加する不純物
元素の濃度よりも低濃度で添加することで、実質的には
不純物領域１０４３、１０４４のみが形成される。本明
細書中では、この不純物領域１０４３、１０４４に含ま
れるｎ型を付与する不純物元素の濃度を（ｎ^--）と表す
（図５（Ｃ））。

【００７０】その後、それぞれの濃度で添加されたｎ型
またはｐ型を付与する不純物元素を活性化するために熱
処理工程を行う。この工程はファーネスアニール法、レ
ーザーアニール法、またはラピッドサーマルアニール法
（ＲＴＡ法）で行うことができる。ここではファーネス
アニール法で活性化工程を行った。熱処理は酸素濃度が
１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲
気中で４００〜８００℃、代表的には５００〜６００℃
で行うものであり、本実施例では５５０℃で４時間の熱
処理を行った。また、基板１００１に石英基板のような
耐熱性を有するものを使用した場合には、８００℃で１
時間の熱処理としても良く、不純物元素の活性化と、該
不純物元素が添加された不純物領域とチャネル形成領域
との接合を良好に形成することができる。

【００７１】この熱処理において、ゲート電極１０２８
〜１０３１と容量配線１０３２形成する金属膜１０２８
ｂ〜１０３２ｂは、表面から５〜８０ｎｍの厚さで導電
層（Ｃ）１０２８ｃ〜１０３２ｃが形成される。例え
ば、導電層（Ｂ）１０２８ｂ〜１０３２ｂがタングステ
ン（Ｗ）の場合には窒化タングステン（ＷＮ）が形成さ
れ、タンタル（Ｔａ）の場合には窒化タンタル（Ｔａ
Ｎ）を形成することができる。また、導電層（Ｃ）１０
２８ｃ〜１０３２ｃは、窒素またはアンモニアなどを用
いた窒素を含むプラズマ雰囲気にゲート電極１０２８〜
１０３１を晒しても同様に形成すりことができる。さら
に、３〜１００％の水素を含む雰囲気中で、３００〜４
５０℃で１〜１２時間の熱処理を行い、島状半導体層を
水素化する工程を行った。この工程は熱的に励起された
水素により半導体層のダングリングボンドを終端する工
程である。水素化の他の手段として、プラズマ水素化
（プラズマにより励起された水素を用いる）を行っても
良い。

【００７２】島状半導体層が、非晶質シリコン膜から触
媒元素を用いる結晶化の方法で作製された場合、島状半
導体層中には微量の触媒元素が残留する。勿論、そのよ
うな状態でもＴＦＴを完成させることが可能であるが、
残留する触媒元素を少なくともチャネル形成領域から除
去する方がより好ましい。この触媒元素を除去する手段
の一つにリン（Ｐ）によるゲッタリング作用を利用する
手段がある。ゲッタリングに必要なリン（Ｐ）の濃度は
図５（Ｂ）で形成した不純物領域（ｎ⁺）と同程度であ
り、ここで実施される活性化工程の熱処理により、ｎチ
ャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形
成領域から触媒元素をゲッタリングをすることができた
（図５（Ｄ））。

【００７３】第１の層間絶縁膜１０４５は５００〜１５
００ｎｍの厚さで酸化シリコン膜または酸化窒化シリコ
ン膜で形成され、その後、それぞれの島状半導体層に形
成されたソース領域またはドレイン領域に達するコンタ
クトホールを形成し、ソース配線１０４６〜１０４９
と、ドレイン配線１０５０〜１０５３を形成する（図
６）。図示していないが、本実施例ではこの電極を、Ｔ
ｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜３００ｎ
ｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した
３層構造の積層膜とする。

【００７４】次に、パッシベーション膜１０５４とし
て、窒化シリコン膜、酸化シリコン膜、または窒化酸化
シリコン膜を５０〜５００ｎｍ（代表的には１００〜３
００ｎｍ）の厚さで形成する。この状態で水素化処理を
行うとＴＦＴの特性向上に対して好ましい結果が得られ
た。例えば、３〜１００％の水素を含む雰囲気中で、３
００〜４５０℃で１〜１２時間の熱処理を行うと良く、
あるいはプラズマ水素化法を用いても同様の効果が得ら
れた。なお、ここで後に画素電極とドレイン配線を接続
するためのコンタクトホールを形成する位置において、
パッシベーション膜１０５４に開口部を形成しておいて
も良い（図６）。

【００７５】その後、有機樹脂からなる第２層間絶縁膜
１０５５を１．０〜１．５μｍの厚さに形成する。有機
樹脂としては、ポリイミド、アクリル、ポリアミド、ポ
リイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使
用することができる。ここでは、基板に塗布後、熱重合
するタイプのポリイミドを用い、３００℃で焼成して形
成する（図７）。

【００７６】次に、第２層間絶縁膜にコンタクトホール
を形成し、ドライバ等の駆動回路を構成するｐチャネル
型ＴＦＴおよびｎチャネル型ＴＦＴのソースまたはドレ
イン電極に接続する第３配線１０５６、１０５７および
１０５８を形成する（図７）。本実施例においては、第
３配線１０５６、１０５７および１０５８には、ソース
電極およびドレイン電極と同じ材料が用いられた。ま
た、第３配線１０５６、１０５７および１０５８には、
他の金属が用いられても良い。

【００７７】その後、有機樹脂からなる第３層間絶縁膜
１０５９を１．０〜１．５μｍの厚さに形成する。有機
樹脂としては、第２層間絶縁膜と同様の樹脂をもちいる
ことができる。ここでは、基板に塗布後、熱重合するタ
イプのポリイミドを用い、３００℃で焼成して形成し
た。

【００７８】そして、第２層間絶縁膜１０５５および第
３層間絶縁膜１０５９にドレイン配線１０５８に達する
コンタクトホールを形成し、画素電極１０６０を形成す
る。本発明の反射型液晶表示装置においては、画素電極
１０６０には金属膜を用いる。本実施例では、Ｔｉ膜を
３００ｎｍに形成し、その後ＡｌとＴｉの合金膜を１０
０ｎｍに形成し、積層構造とした（図７）。

【００７９】こうして同一基板上に、駆動回路ＴＦＴと
画素部の画素ＴＦＴとを有した基板を完成させることが
できる。駆動回路にはｐチャネル型ＴＦＴ８０１、第１
のｎチャネル型ＴＦＴ８０２、第２のｎチャネル型ＴＦ
Ｔ８０３、画素部には画素ＴＦＴ８０４、保持容量８０
５が形成されている（図８）。本明細書では便宜上この
ような基板をアクティブマトリクス基板と呼んでいる。

【００８０】次に、上記の工程によって作製されたアク
ティブマトリクス基板をもとに、反射型液晶表示装置を
作製する工程を説明する。

【００８１】図７の状態のアクティブマトリクス基板に
配向膜１０６１を形成する。本実施例では、配向膜１０
６１にはポリイミドを用いた。次に、対向基板を用意す
る。対向基板は、ガラス基板１０６２、透明導電膜から
なる対向電極１０６３、配向膜１０６４とで構成され
る。

【００８２】なお、本実施例では、配向膜には、液晶分
子が基板に対して平行に配向するようなポリイミド膜を
用いた。なお、配向膜形成後、ラビング処理を施すこと
により、液晶分子がある一定のプレチルト角を持って平
行配向するようにした。

【００８３】次に、上記の工程を経たアクティブマトリ
クス基板と対向基板とを公知のセル組み工程によって、
シール材やスペーサ（共に図示せず）などを介して貼り
合わせる。その後、両基板の間に液晶１０６５を注入
し、封止剤（図示せず）によって完全に封止する。よっ
て、図８に示すような反射型液晶表示装置が完成する。

【００８４】なお本実施例では、反射型液晶表示装置が
ＴＮ（ツイスト）モードによって表示を行うようにし
た。そのため、偏光板（図示せず）が反射型液晶表示装
置の上部に配置された。

【００８５】駆動回路のｐチャネル型ＴＦＴ８０１に
は、島状半導体層１００４にチャネル形成領域８０６、
ソース領域８０７ａ、８０７ｂ、ドレイン領域８０８
ａ，８０８ｂを有している。第１のｎチャネル型ＴＦＴ
８０２には、島状半導体層１００５にチャネル形成領域
８０９、ゲート電極１０２９と重なるＬＤＤ領域８１０
（以降、このようなＬＤＤ領域をＬovと記す）、ソース
領域８１１、ドレイン領域８１２を有している。このＬ
ov領域のチャネル長方向の長さは０．５〜３．０μｍ、
好ましくは１．０〜１．５μｍとした。第２のｎチャネ
ル型ＴＦＴ８０３には、島状半導体層１００６にチャネ
ル形成領域８１３、ＬＤＤ領域８１４、８１５、ソース
領域８１６、ドレイン領域８１７を有している。このＬ
ＤＤ領域はＬov領域とゲート電極１０３０と重ならない
ＬＤＤ領域（以降、このようなＬＤＤ領域をＬoffと記
す）とが形成され、このＬoff領域のチャネル長方向の
長さは０．３〜２．０μｍ、好ましくは０．５〜１．５
μｍである。画素ＴＦＴ８０４には、島状半導体層１０
０７にチャネル形成領域８１８、８１９、Ｌoff領域８
２０〜８２３、ソースまたはドレイン領域８２４〜８２
６を有している。Ｌoff領域のチャネル長方向の長さは
０．５〜３．０μｍ、好ましくは１．５〜２．５μｍで
ある。また、画素ＴＦＴのチャネル形成領域と画素ＴＦ
ＴのＬＤＤ領域との間には、オフセット領域が形成され
ている。さらに、容量配線１３２と、ゲート絶縁膜と同
じ材料から成る絶縁膜と、画素ＴＦＴ８０４のドレイン
領域８２６に接続し、ｎ型を付与する不純物元素が添加
された半導体層８２７とから保持容量８０５が形成され
ている。図８では画素ＴＦＴ８０４をダブルゲート構造
としたが、シングルゲート構造でも良いし、複数のゲー
ト電極を設けたマルチゲート構造としても差し支えな
い。

【００８６】以上の様に本発明は、画素ＴＦＴおよびド
ライバが要求する仕様に応じて各回路を構成するＴＦＴ
の構造を最適化し、液晶表示装置の動作性能と信頼性を
向上させることを可能とすることができる。

【００８７】（実施例２）

【００８８】図９を参照する。図９には、本発明の反射
型液晶表示装置のアクティブマトリクス基板の上面図が
示されている。説明の便宜上、図の一部分は透視図とし
ている。また、説明の便宜上、対向基板は省略されてい
る。

【００８９】図９に示される本発明の反射型液晶表示装
置において、９０１はアクティブマトリクス基板、９０
２および９０３はソースドライバ、９０４はゲートドラ
イバ、９０５はデジタルビデオデータ分割回路、９０６
は画素部、９０７はＦＰＣ端子である。

【００９０】本実施例の反射型液晶表示装置において
も、ソースドライバ、ゲートドライバおよびデジタルビ
デオデータ分割回路等の駆動回路が画素部の画素電極の
下部に配置されている。

【００９１】図１０を参照する。図１０には、本実施例
の反射型液晶表示装置の回路ブロック図が示されてい
る。ソースドライバ９０１は、ＤＦＦ回路（レジスタ回
路）９０１−１、ラッチ回路９０１−２、セレクタ回路
（１）９０１−３、Ｄ／Ａ変換回路９０１−４、セレク
タ回路（２）９０１−５を有している。その他、バッフ
ァ回路やレベルシフタ回路（いずれも図示せず）を有し
ている。また、説明の便宜上、Ｄ／Ａ変換回路９０１−
４にはレベルシフタ回路が含まれている。

【００９２】また、９０３はゲイトドライバであり、シ
フトレジスタ回路、バッファ回路、レベルシフタ回路等
（いずれも図示せず）を有している。

【００９３】画素部９０４は、６４０×ＲＧＢ×４８０
の画素を有している。各画素には画素ＴＦＴが配置され
ており、各画素ＴＦＴのソース領域にはソース信号線
が、ゲート電極にはゲート信号線が電気的に接続されて
いる。また、各画素ＴＦＴのドレイン領域には画素電極
が電気的に接続されている。各画素ＴＦＴは、各画素Ｔ
ＦＴに電気的に接続された画素電極への映像信号（階調
電圧）の供給を制御している。各画素電極に映像信号
（階調電圧）が供給され、各画素電極と対向電極との間
に挟まれた液晶に電圧が印加され液晶が駆動される。

【００９４】９０５はデジタルビデオデータ分割回路
（ＳＰＣ；Serial-to-Parallel Conversion Circuitと
呼ぶこともある）である。９０５−Ｒ、９０５−Ｇ、９
０５−Ｂには、それぞれ、赤、緑、青の映像に対応する
デジタルビデオデータが入力される。デジタルビデオデ
ータ分割回路９０５は、外部から入力されるデジタルビ
デオデータの周波数を１／ｘに落とすための回路である
（ｘは２以上の自然数）。外部から入力されるデジタル
ビデオデータを分割することにより、駆動回路の動作に
必要な信号の周波数も1／ｘに落とすことができる。本
実施例の液晶表示装置においては、デジタルビデオデー
タ分割回路９０５は、外部から入力される８０ＭＨｚの
８ビットデジタルビデオデータを１０ＭＨｚに落としソ
ースドライバに出力する。

【００９５】本実施例の反射型液晶表示装置によると、
ソースドライバおよびゲートドライバだけでなく、デジ
タルビデオデータ分割回路をも画素部の画素電極下部に
設けることができる。このように、本発明は、駆動回路
の面積が大きいデジタルドライバに特に有利であること
がわかる。

【００９６】また、本実施例の反射型液晶表示装置に
は、イメージセンサ等の素子を一体形成しても良い。

【００９７】（実施例３）

【００９８】図１１を参照する。図１１には、本発明の
反射型液晶表示装置のアクティブマトリクス基板の上面
図が示されている。説明の便宜上、図の一部分は透視図
としている。また、説明の便宜上、対向基板は省略され
ている。

【００９９】図１１に示される本発明の反射型液晶表示
装置において、１１０１はアクティブマトリクス基板、
１１０２および１１０３はソースドライバ、１１０４、
１１０５および１１０６はゲートドライバ、１１０７は
画素部、１１０８はＦＰＣ端子である。

【０１００】図１１に示すように、本発明の反射型アク
ティブマトリクス型液晶表示装置においては、比較的自
由にドライバ回路を配置することができる。本実施例の
ドライバの配置によると、アクティブマトリクス回路の
駆動を分割し、時分割駆動、多点同時駆動も可能とな
る。

【０１０１】（実施例４）

【０１０２】本実施例の反射型液晶表示装置の断面図を
図１２に示す。本実施例の反射型液晶表示装置において
は、アクティブマトリクス基板上に形成されたＴＦＴが
逆スタガ型の構造をとっている。

【０１０３】基板２００１は絶縁表面を有するものであ
り、ガラス基板、石英基板、プラスチック基板などの絶
縁基板の他に、表面に絶縁被膜が形成された金属基板、
シリコン基板、或いはセラミック基板などを適用するこ
とが可能である。ガラス基板は、例えばコーニング社の
＃１７３７基板に代表されるような、低アルカリガラス
基板を適用することが望ましい。さらに、その表面に酸
化シリコンまたは窒化シリコンを主成分として含む絶縁
膜が密接形成されていると好ましい。図１２には、この
基板２００１上に形成された画素部のｎチャネル型ＴＦ
Ｔ２０４２、保持容量２０４３、ドライバ等の駆動回路
のｎチャネル型ＴＦＴ２０４１ならびにｐチャネル型Ｔ
ＦＴ２０４０が示されている。

【０１０４】ゲート電極２００２〜２００５はアルミニ
ウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ク
ロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン
（Ｗ）、ニッケル（Ｎｉ）、銅（Ｃｕ）から選ばれた一
種または複数種の元素を含む材料から形成され、端面が
テーパー形状となるようにパターン形成する。また、図
示していないが、前記材料の積層構造としても良い。例
えば、基板側から窒化タンタル（ＴａＮ）とＴａの２層
構造としても良い。さらに、ゲート電極の表面に陽極酸
化法などで酸化物を被覆形成しておいても良い。

【０１０５】ゲート電極を覆って形成するゲート絶縁膜
は、窒化シリコン膜２００６と酸化シリコン膜２００７
とから形成されている。ここでは２層構造で示したが、
１層構造としても良いし、前記材料に限定される必要は
ない。ゲート絶縁膜の厚さは２０〜２００ｎｍ、好まし
くは７０〜１５０ｎｍとすると良い。

【０１０６】基板２００１側からゲート電極、ゲート絶
縁膜の順に形成した後に、ＴＦＴの活性層には結晶性半
導体膜を適用し島状にパターン形成する。結晶質半導体
膜の作製方法に特に限定はないが、非晶質シリコン膜を
レーザー結晶化技術または熱結晶化技術、或いは非晶質
シリコンの結晶化を助長する触媒元素を用いる結晶化の
技術で作製した結晶質シリコン膜を用いることが最も望
ましい。勿論、他の半導体材料で代用することも可能で
ある。活性層の厚さは２０〜１５０ｎｍ、好ましくは３
０〜７５ｎｍで形成する。

【０１０７】駆動回路のｐチャネル型ＴＦＴ２０４０の
活性層には、チャネル形成領域２００９、ソース領域２
０１０、ドレイン領域２０１１が形成されている。ｎチ
ャネル型ＴＦＴ２０４１の活性層には、チャネル形成領
域２０１２、ソース領域２０１５、ドレイン領域２０１
６、ＬＤＤ領域２０１３、２０１４が形成されている。
このＬＤＤ領域２０１３、２０１４にはｎ型を付与する
不純物元素が５×１０ ¹⁷〜５×１０¹⁸ｃｍ^-3の濃度で含
まれている。ｎ型を付与する不純物元素には、半導体技
術の分野で周知のものであれば良く、代表的にはリン
（Ｐ）や砒素（Ａｓ）などを用いれば良い。ＬＤＤ領域
２０１３、２０１４はゲート電極２００３とゲート絶縁
膜とを介して重なるように設けられたＧＯＬＤ構造とな
っている。

【０１０８】画素部のｎチャネル型ＴＦＴ（画素ＴＦ
Ｔ）２０４２の活性層にはチャネル形成領域２０１７、
２０２２、ソースまたはドレイン領域２０２０、２０２
１、２０２５、ＬＤＤ領域２０１８ａ、２０１８ｂ、２
０１９ａ、２０１９ｂ、２０２３ａ、２０２３ｂ、２０
２４ａ、２０２４ｂが設けられている。このＬＤＤ領域
のｎ型を付与する不純物濃度は１×１０¹⁷〜２．５×１
０¹⁸ｃｍ^-3の範囲にすれば良いが、駆動回路のｎチャネ
ル型ＴＦＴのＬＤＤ領域２０１３、２０１４の不純物濃
度よりも１／２から１／５の濃度とするのが好ましい。

【０１０９】駆動回路のｎチャネル型ＴＦＴのＬＤＤ領
域は、ドレイン近傍の高電界を緩和してホットキャリア
注入によるオン電流値の劣化を防ぐことを主な目的とし
て設けるものであり、そのために適したｎ型を付与する
不純物元素の濃度は５×１０ ¹⁷〜５×１０¹⁸ｃｍ^-3とす
れば良かった。一方、画素部のｎチャネル型ＴＦＴのＬ
ＤＤ領域は、オフ電流値を低減することを主たる目的と
するために設けられる。

【０１１０】この駆動回路のｎチャネル型ＴＦＴのゲー
ト電極と重なるＬＤＤ領域（以下、Ｌov領域という。
尚、ov はoverlapの意味である。）のチャネル長方向
の長さは、チャネル長３〜８μｍに対して０．５〜３．
０μｍ、好ましくは１．０〜１．５μｍとすれば良い。
また、画素部のｎチャネル型ＴＦＴのゲート電極と重な
らないＬＤＤ領域（以下、Ｌoffという。尚、offとはof
fsetの意味である。）のチャネル長方向の長さは０．５
〜３．５μｍ、代表的には１．５〜２．５μｍとすれば
良い。

【０１１１】チャネル保護膜２０２６〜２０２９は酸化
シリコン膜などで形成され、図示するように活性層上に
そのまま残しても良いが、第１の層間絶縁膜２０３０を
形成する前に除去しても差し支えない。第１の層間絶縁
膜２０３０は、窒化シリコン膜、酸化シリコン膜、窒化
酸化シリコン膜またはそれらを組み合わせた積層構造で
形成すれば良い。例えば、窒化酸化シリコン膜２０３０
ａと酸化シリコン膜２０３０ｂとすることができる。ま
た、第１の層間絶縁膜の膜厚は５００〜１５００ｎｍと
すれば良い。

【０１１２】第１の層間絶縁膜にはそれぞれのＴＦＴの
ソースまたはドレイン領域に達するコンタクトホールが
形成され、ソース配線２０３２、２０３４、２０３５と
ドレイン配線２０３３、２０３６が設けられる。図示し
ていないがこの配線をＴｉ膜を２００ｎｍ、Ｔｉを含有
するＡｌ膜を４５０ｎｍ、さらにＴｉ膜を１５０ｎｍの
厚さで形成した３層積層構造としても良い。

【０１１３】パッシベーション膜２０３７は、窒化シリ
コン膜、酸化シリコン膜、または窒酸化シリコン膜で３
０〜５００ｎｍ、代表的には５０〜２００ｎｍの厚さで
形成する。さらに、第２の層間絶縁膜２０３８を約１０
００ｎｍの厚さで形成する。第２の層間絶縁膜はポリイ
ミド、ポリアミド、アクリル、ポリイミドアミド、ベン
ゾシクロブテンなどの有機樹脂膜を用いて形成すると良
い。有機樹脂膜を用いることの利点は、膜の形成法が比
較的簡便である点や、比誘電率が低いので寄生容量を低
減できる点、さらに平坦性に優れる点などがある。例え
ば、塗布した後に熱重合するタイプのポリイミドを用い
ると、３００℃程度で形成することができる。尚、上述
した以外の有機樹脂膜や、有機系酸化シリコン化合物な
どを用いることも可能である。

【０１１４】次に、第２層間絶縁膜２０３８およびパッ
シベーション膜２０３７にコンタクトホールを形成し、
ドライバ等の駆動回路を構成するｐチャネル型ＴＦＴお
よびｎチャネル型ＴＦＴのソースまたはドレイン電極に
接続する第３配線２０３９および２０４０を形成する。
本実施例においては、第３配線２０３９および２０４０
には、ソース電極およびドレイン電極と同じ材料が用い
られた。また、第３配線２０３９および２０４０には、
他の金属が用いられても良い。

【０１１５】その後、有機樹脂からなる第３層間絶縁膜
２０４１を１．０〜１．５μｍの厚さに形成する。有機
樹脂としては、第２層間絶縁膜と同様の樹脂をもちいる
ことができる。ここでは、基板に塗布後、熱重合するタ
イプのポリイミドを用い、３００℃で焼成して形成す
る。

【０１１６】そして、第３層間絶縁膜２０４１、第２層
間絶縁膜２０３８およびパッシベーション膜２０３７に
ドレイン配線２０３６に達するコンタクトホールを形成
し、画素電極２０４２を設ける。本発明の反射型液晶表
示装置においては、画素電極は金属膜を用いる。本実施
例では、Ｔｉ膜を３００ｎｍに形成し、その後ＡｌとＴ
ｉの合金膜を１００ｎｍに形成する。

【０１１７】２０４４は対向基板、２０４５は対向電
極、２０４６は配向膜、２０４７は液晶である。

【０１１８】（実施例５）

【０１１９】上記実施例においては、ネマチック液晶を
用いたＴＮモードとして用いられているが、他の表示モ
ードなども用いることができる。

【０１２０】さらに、応答速度の速い無しきい値反強誘
電性液晶または強誘電性液晶を用いて、本発明のアクテ
ィブマトリクス型液晶表示装置を構成してもよい。

【０１２１】本発明の反射型液晶表示装置には、ＴＮ液
晶以外にも様々な液晶を用いることが可能である。例え
ば、1998, SID, "Characteristics and Driving Scheme
ofPolymer-Stabilized Monostable FLCD Exhibiting F
ast Response Time and High Contrast Ratio with Gra
y-Scale Capability" by H. Furue et al.や、1997,SID
DIGEST, 841, "A Full-Color Thresholdless Antiferr
oelectric LCD Exhibiting Wide Viewing Angle with F
ast Response Time" by T. Yoshida et al.や、1996,
J. Mater. Chem. 6(4), 671-673, "Thresholdless anti
ferroelectricity in liquid crystals and its applic
ation to displays" by S. Inui et al.や、米国特許第
5594569 号に開示された液晶を用いることが可能であ
る。

【０１２２】ある温度域において反強誘電相を示す液晶
を反強誘電性液晶という。反強誘電性液晶を有する混合
液晶には、電場に対して透過率が連続的に変化する電気
光学応答特性を示す、無しきい値反強誘電性混合液晶と
呼ばれるものがある。この無しきい値反強誘電性混合液
晶は、Ｖ字型の電気光学応答特性を示すものがあり、そ
の駆動電圧が約±２．５Ｖ程度（セル厚約１μｍ〜２μ
ｍ）のものも見出されている。

【０１２３】ここで、Ｖ字型の電気光学応答を示す無し
きい値反強誘電性混合液晶の印加電圧に対する光透過率
の特性を示す例を図１６に示す。図１６に示すグラフの
縦軸は透過率（任意単位）、横軸は印加電圧である。な
お、液晶表示装置の入射側の偏光板の透過軸は、液晶表
示装置のラビング方向にほぼ一致する無しきい値反強誘
電性混合液晶のスメクティック層の法線方向とほぼ平行
に設定されている。また、出射側の偏光板の透過軸は、
入射側の偏光板の透過軸に対してほぼ直角（クロスニコ
ル）に設定されている。

【０１２４】図１６に示されるように、このような無し
きい値反強誘電性混合液晶を用いると、低電圧駆動かつ
階調表示が可能となることがわかる。

【０１２５】このような低電圧駆動の無しきい値反強誘
電性混合液晶をアナログドライバを有する液晶表示装置
に用いた場合には、画像信号のサンプリング回路の電源
電圧を、例えば、５Ｖ〜８Ｖ程度に抑えることが可能と
なる。よって、ドライバの動作電源電圧を下げることが
でき、液晶表示装置の低消費電力化および高信頼性が実
現できる。

【０１２６】また、このような低電圧駆動の無しきい値
反強誘電性混合液晶をデジタルドライバを有する液晶表
示装置に用いた場合にも、Ｄ／Ａ変換回路の出力電圧を
下げることができるので、Ｄ／Ａ変換回路の動作電源電
圧を下げることができ、ドライバの動作電源電圧を低く
することができる。よって、液晶表示装置の低消費電力
化および高信頼性が実現できる。

【０１２７】よって、このような低電圧駆動の無しきい
値反強誘電性混合液晶を用いることは、比較的ＬＤＤ領
域（低濃度不純物領域）の幅が小さなＴＦＴ（例えば、
０ｎｍ〜５００ｎｍまたは０ｎｍ〜２００ｎｍ）を用い
る場合においても有効である。

【０１２８】また、一般に、無しきい値反強誘電性混合
液晶は自発分極が大きく、液晶自体の誘電率が高い。こ
のため、無しきい値反強誘電性混合液晶を液晶表示装置
に用いる場合には、画素に比較的大きな保持容量が必要
となってくる。よって、自発分極が小さな無しきい値反
強誘電性混合液晶を用いるのが好ましい。また、液晶表
示装置の駆動方法を線順次駆動とすることにより、画素
への階調電圧の書き込み期間（ピクセルフィードピリオ
ド）を長くし、保持容量が小くてもそれを補うようにし
てもよい。

【０１２９】なお、このような無しきい値反強誘電性混
合液晶を用いることによって低電圧駆動が実現されるの
で、液晶表示装置の低消費電力が実現される。

【０１３０】なお、図１６に示すような電気光学特性を
有する液晶であれば、いかなるものも本発明の反射型液
晶表示装置の表示媒体として用いることができる。

【０１３１】また、本発明の半導体表示装置には、印加
電圧に応答して光学的特性が変調され得るその他のいか
なる表示媒体を用いてもよい。例えば、エレクトロルミ
ネセンス素子などを用いても良い。

【０１３２】（実施例６）

【０１３３】本実施例では、本発明の反射型液晶表示装
置にタッチパネルを組み合わせた例を示す。本実施例の
反射型液晶表示装置には、上述の実施例の反射型液晶表
示装置を用いることができる。

【０１３４】ここで、図１３を参照する。図１３には、
本実施例で用いるタッチパネルが示されている。図１３
に示すタッチパネルは、発光素子と受光素子とをパネル
周囲に対向して設けられた光学式（又は光電式）のもの
である。図１３（Ａ）は正面図であり、図１３（Ｂ）は
図１３（Ａ）の一点鎖線Ａ−Ａ'に沿った断面図であ
る。

【０１３５】図１３に示すように、パネル３０００の１
辺に発光素子３１００ａ〜３１００ｅがライン状に配列
され、これに対向する辺に受光素子３２００ａ〜３２０
０ｅがライン状に配列されている。パネル３０００を指
で触れると、触れた位置で発光素子３１００ｂからの光
が遮断されるため、これと対向している受光素子３２０
０ｂの出力信号が減少する。即ち、出力信号が減少した
受光素子の位置として、指先が触れた位置が検出され
る。

【０１３６】なお、本発明の反射型液晶表示装置に組み
合わせて用いられるタッチパネルは、図１３に示される
以外のものも用いることができる。

【０１３７】（実施例７）

【０１３８】本発明の反射型液晶表示装置を表示媒体と
して組み込んだ電子機器を例に挙げる。

【０１３９】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター（リア型またはフ
ロント型）、ヘッドマウントディスプレイ（ゴーグル型
ディスプレイ）、カーナビゲーション、パーソナルコン
ピュータ、携帯情報端末（モバイルコンピュータ、携帯
電話または電子書籍等）などが挙げられる。それらの一
例を図１４に示す。

【０１４０】図１４（Ａ）はパーソナルコンピュータで
あり、本体１１００１、画像入力部１１００２、本発明
の反射型液晶表示装置１１００３、キーボード１１００
４で構成される。

【０１４１】図１４（Ｂ）はビデオカメラであり、本体
１２００１、本発明の反射型液晶表示装置１２００２、
音声入力部１２００３、操作スイッチ１２００４、バッ
テリー１２００５、受像部１２００６で構成される。

【０１４２】図１４（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体１３００１、カメラ
部１３００２、受像部１３００３、操作スイッチ１３０
０４、本発明の反射型液晶表示装置１３００５で構成さ
れる。

【０１４３】図１４（Ｄ）はデジタルカメラであり、本
体１４００１、本発明の反射型液晶表示装置１４００
２、接眼部１４００３、操作スイッチ１４００４、受像
部（図示しない）で構成される。

【０１４４】図１４（Ｅ）は携帯書籍（電子書籍）であ
り、本体１５００１、本発明の反射型液晶表示装置１５
００２、１５００３、記憶媒体１５００４、操作スイッ
チ１５００５、アンテナ１５００６で構成される。

【０１４５】図１５（Ｆ）は映像やプログラムを記録し
た記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤ
ーであり、本体１６００１、本発明の反射型液晶表示装
置１６００２、スピーカ部１６００３、記録媒体１６０
０４、操作スイッチ１６００５で構成される。なお、こ
の装置は記録媒体としてＤＶＤ（ＤｉｇｔａｌＶｅｒ
ｓａｔｉｌｅＤｉｓｃ）、ＣＤ等を用い、音楽鑑賞や
映画鑑賞やゲームやインターネットを行うことができ
る。

【０１４６】さらに、本発明の反射型液晶表示装置は、
フロントプロジェクタまたはリアプロジェクタの表示装
置としても用いることが可能である。

【０１４７】以上の様に、本発明の反射型液晶表示装置
の適用範囲は極めて広く、あらゆる分野の電子機器に適
用することが可能である。

【０１４８】

【発明の効果】

【０１４９】本発明によると、反射型半導体表示装置に
おいて、駆動回路を画素部の反射画素電極の下部に形成
することができる。しかも、反射電極の下部に形成され
る駆動回路の電源線を第３配線として用いることによ
り、これらの回路を流れるクロック信号やデータ信号な
どによる電気ノイズが反射電極に影響を及ぼすことを防
ぐことができる。したがって、従来の反射型半導体表示
装置と比べて、小型にもかかわらず、高精細・高解像度
・高画質の反射型半導体表示装置が提供される。

【０１５０】さらに、本発明によると、同一基板上に形
成された複数の回路が要求する仕様に応じて適切な性能
のＴＦＴを配置することが可能となり、その動作特性や
信頼性を大幅に向上させることができる。特に、画素部
のｎチャネル型ＴＦＴのＬＤＤ領域をｎ^--の濃度でかつ
Ｌoffのみとして形成することにより、大幅にオフ電流
値を低減でき、画素部の低消費電力化に寄与することが
できる。また、駆動回路のｎチャネル型ＴＦＴのＬＤＤ
領域をｎ^-の濃度でかつＬovのみとして形成することに
より、電流駆動能力を高め、かつ、ホットキャリアによ
る劣化を防ぎ、オン電流値の劣化を低減することができ
る。よって、本発明の反射型半導体表示装置の動作性能
と信頼性も向上させることができる。

【０１５１】

【図面の簡単な説明】

【図１】本発明の反射型半導体表示装置のアクティブ
マトリクス基板の上面図である。

【図２】本発明の反射型半導体表示装置の断面図であ
る。

【図３】本発明の反射型半導体表示装置の一作製方法
の工程図である。

【図４】本発明の反射型半導体表示装置の一作製方法
の工程図である。

【図５】本発明の反射型半導体表示装置の一作製方法
の工程図である。

【図６】本発明の反射型半導体表示装置の一作製方法
の工程図である。

【図７】本発明の反射型半導体表示装置のある実施形
態のアクティブマトリクス型液晶表示装置の一作製方法
の工程図である。

【図８】本発明の反射型半導体表示装置のある実施形
態のアクティブマトリクス型液晶表示装置の一作製方法
の工程図である。

【図９】本発明の反射型半導体表示装置のアクティブ
マトリクス基板の上面図である。

【図１０】本発明の反射型半導体表示装置の回路ブロ
ック図である。

【図１１】本発明の反射型半導体表示装置のアクティ
ブマトリクス基板の上面図である。

【図１２】本発明の反射型半導体表示装置の断面図で
ある。

【図１３】本発明の反射型半導体表示装置に組み合わ
せて用いられるタッチパネルの上面図および断面図であ
る。

【図１４】本発明の反射型半導体表示装置を用いた電
子機器の例である。

【図１５】従来の反射型液晶表示装置の上面図であ
る。

【図１６】Ｖ字型の電気光学特性を示す反強誘電性液
晶の印加電圧−透過率特性を示すグラフである。

【符号の説明】

１０１アクティブマトリクス基板１０２、１０３ソースドライバ１０４、１０５ゲートドライバ１０６画素部１０７ＦＰＣ端子

フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６１６Ａ６１７ＬＦターム(参考） 2H092 GA59 JA25 JA29 JA36 JA38 JA42 JA46 JB13 JB23 JB32 JB38 JB57 JB63 JB69 KA04 KA07 KA12 KA16 KA18 MA05 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA24 MA27 MA30 MA35 MA37 MA41 NA07 NA25 NA27 PA12 RA05 RA10 5C094 AA05 AA10 AA14 AA15 AA21 AA22 AA25 AA31 AA33 AA48 BA03 BA43 CA19 DA09 DA13 DB01 DB02 DB04 EA04 EA06 EA07 EA10 ED11 FA01 FA02 FB02 FB12 HA10 JA01 5F110 AA03 AA06 AA08 AA09 AA13 AA19 AA21 BB02 BB04 BB05 BB10 BB20 CC02 CC08 DD01 DD02 DD03 DD13 DD14 DD15 DD24 DD25 EE01 EE03 EE04 EE05 EE06 EE09 EE14 EE15 EE23 EE28 EE34 EE44 FF02 FF04 FF09 FF28 FF30 GG01 GG02 GG13 GG14 GG24 GG25 GG28 GG32 GG34 GG43 GG45 GG51 HJ01 HJ04 HJ12 HJ23 HL03 HL04 HL06 HL12 HL23 HM13 HM15 HM20 NN03 NN04 NN12 NN22 NN23 NN24 NN27 NN35 NN36 NN40 NN72 NN73 PP02 PP03 PP10 PP23 PP24 PP34 PP35 QQ11 QQ24 QQ25 QQ28

Claims

【特許請求の範囲】

【請求項１】マトリクス状に配置された複数の画素ＴＦ
Ｔおよび前記複数の画素ＴＦＴのそれぞれのソース電極
またはドレイン電極に接続された反射電極を有する画素
部と、複数の駆動回路ＴＦＴを有する駆動回路と、を有する反射型半導体表示装置において、前記画素ＴＦＴおよび前記駆動回路ＴＦＴは、第１の導
電層で形成されるゲート電極を有しており、前記画素ＴＦＴのＬＤＤ領域は、前記画素ＴＦＴのゲー
ト電極と重ならないように配置され、前記駆動回路の第１のｎチャネル型ＴＦＴのＬＤＤ領域
は、前記第１のｎチャネル型ＴＦＴのゲート電極と重な
るように配置され、前記駆動回路の第２のｎチャネル型ＴＦＴのＬＤＤ領域
は、前記第１のｎチャネル型ＴＦＴのゲート電極と少な
くとも一部が重なるように配置されており、前記駆動回路の一部または全部は、前記反射電極の下部
に配置され、前記駆動回路の電源線は、前記反射電極と前記前記画素
ＴＦＴおよび前記駆動回路ＴＦＴのソース電極またはド
レイン電極との間に形成されることを特徴とする反射型
半導体表示装置。
【請求項２】画素部と駆動回路とを同一の基板上に有す
る反射型半導体表示装置において、前記画素部には、ＬＤＤ領域がゲート電極と重ならない
ように設けられた画素ＴＦＴおよび前記画素ＴＦＴのそ
れぞれのソース電極またはドレイン電極に接続された反
射電極を有しており、前記駆動回路には、ＬＤＤ領域の全部がゲート電極と重
なるように設けた第１のｎチャネル型ＴＦＴと、ＬＤＤ
領域の一部がゲート電極と重なるように設けた第２のｎ
チャネル型ＴＦＴとを有しており、前記画素ＴＦＴと、前記第１および第２のｎチャネル型
ＴＦＴのゲート電極は、第１の導電層で形成され、前記駆動回路の一部または全部は、前記反射電極の下部
に配置され、前記駆動回路の電源線は、前記反射電極と前記前記画素
ＴＦＴおよび前記駆動回路ＴＦＴのソース電極またはド
レイン電極との間に形成されることを特徴とする反射型
半導体表示装置。
【請求項３】マトリクス状に配置された複数の画素ＴＦ
Ｔおよび前記複数の画素ＴＦＴのそれぞれのソース電極
またはドレイン電極に接続された反射電極を有する画素
部と、複数の駆動回路ＴＦＴを有する駆動回路と、を有する反射型半導体表示装置において、前記画素ＴＦＴおよび前記駆動回路ＴＦＴは、第１の導
電層で形成されるゲート電極を有しており、前記画素ＴＦＴのチャネル形成領域と該画素ＴＦＴのＬ
ＤＤ領域との間には、オフセット領域が形成されてお
り、前記駆動回路の第１のｎチャネル型ＴＦＴのＬＤＤ領域
は、前記第１のｎチャネル型ＴＦＴのゲート電極と重な
るように配置され、前記駆動回路の第２のｎチャネル型ＴＦＴのＬＤＤ領域
は、前記第１のｎチャネル型ＴＦＴのゲート電極と少な
くとも一部が重なるように配置されており、前記駆動回路の一部または全部は、前記反射電極の下部
に配置され、前記駆動回路の電源線は、前記反射電極と前記前記画素
ＴＦＴおよび前記駆動回路ＴＦＴのソース電極またはド
レイン電極との間に形成されることを特徴とする反射型
半導体表示装置。
【請求項４】請求項１乃至請求項３のいずれか一におい
て、前記画素部には、前記画素ＴＦＴのソースまたはド
レイン領域に接続し一導電型の不純物元素を含む半導体
層と、容量配線と、前記半導体層と前記容量配線との間
の絶縁膜とで保持容量が形成されることを特徴とする反
射型半導体表示装置。
【請求項５】請求項１乃至請求項４のいずれか一におい
て、前記第１の導電層が、タンタル、タングステン、チ
タン、モリブデンから選ばれた少なくとも１種を主成分
とすることを特徴とする反射型半導体表示装置。
【請求項６】請求項１乃至請求項４のいずれか一におい
て、前記第１の導電層は、タンタル、タングステン、チ
タン、モリブデンから選ばれた少なくとも１種と窒素と
を含む導電層（Ａ）と、前記導電層（Ａ）上に形成さ
れ、タンタル、タングステン、チタン、モリブデンから
選ばれた少なくとも１種を主成分とする導電層（Ｂ）
と、前記導電層（Ｂ）が前記導電層（Ａ）に接しない領
域に形成され、タンタル、タングステン、チタン、モリ
ブデンから選ばれた少なくとも１種と窒素とを含む導電
層（Ｃ）とを有し、前記第２の導電層は、少なくとも、
アルミニウムまたは銅を主成分とする導電層（Ｄ）と、
タンタル、タングステン、チタン、モリブデンから選ば
れた少なくとも１種を主成分とする導電層（Ｅ）とを有
することを特徴とする反射型半導体表示装置。
【請求項７】請求項１乃至請求項４のいずれか一におい
て、前記第１の導電層は、タンタル、タングステン、チ
タン、モリブデンから選ばれた少なくとも１種と窒素と
を含む導電層（Ａ）と、前記導電層（Ａ）上に形成さ
れ、タンタル、タングステン、チタン、モリブデンから
選ばれた少なくとも１種を主成分とする導電層（Ｂ）
と、前記導電層（Ｂ）が前記導電層（Ａ）に接しない領
域に形成され、タンタル、タングステン、チタン、モリ
ブデンから選ばれた少なくとも１種と窒素とを含む導電
層（Ｃ）とを有し、前記第２の導電層は、少なくとも、
アルミニウムまたは銅を主成分とする導電層（Ｄ）と、
タンタル、タングステン、チタン、モリブデンから選ば
れた少なくとも１種を主成分とする導電層（Ｅ）とを有
し、前記接続部で導電層（Ｃ）と導電層（Ｄ）が接触し
ていることを特徴とする反射型半導体表示装置。
【請求項８】請求項６または請求項７において、前記導
電層（Ｂ）は、添加元素としてアルゴンを含み、かつ、
前記導電層（Ｂ）中の酸素濃度が３０ｐｐｍ以下である
ことを特徴とする反射型半導体表示装置。
【請求項９】請求項１乃至請求項８のいずれか一に記載
の反射型半導体表示装置において、表示媒体として液晶
を用いる反射型液晶表示装置。
【請求項１０】請求項９に記載の反射型液晶表示装置を
有するノートブック型パーソナルコンピュータ。
【請求項１１】請求項９に記載の反射型液晶表示装置を
有するビデオカメラ。
【請求項１２】請求項９に記載の反射型液晶表示装置を
有する携帯情報端末。
【請求項１３】請求項９に記載の反射型液晶表示装置を
有するデジタルカメラ。
【請求項１４】請求項９に記載の反射型液晶表示装置を
有する携帯書籍。
【請求項１５】請求項９に記載の反射型液晶表示装置を
有するデジタルビデオディスクプレーヤー。
【請求項１６】請求項９に記載の反射型液晶表示装置を
有するフロントプロジェクタ。
【請求項１７】請求項９に記載の反射型液晶表示装置を
有するリアプロジェクタ。