JP2001013525A - 反射型半導体表示装置 - Google Patents
反射型半導体表示装置Info
- Publication number
- JP2001013525A JP2001013525A JP18270499A JP18270499A JP2001013525A JP 2001013525 A JP2001013525 A JP 2001013525A JP 18270499 A JP18270499 A JP 18270499A JP 18270499 A JP18270499 A JP 18270499A JP 2001013525 A JP2001013525 A JP 2001013525A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- tft
- display device
- liquid crystal
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 65
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 130
- 239000000758 substrate Substances 0.000 claims abstract description 80
- 239000011159 matrix material Substances 0.000 claims description 57
- 239000012535 impurity Substances 0.000 claims description 45
- 239000010936 titanium Substances 0.000 claims description 34
- 229910052719 titanium Inorganic materials 0.000 claims description 24
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 23
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 23
- 229910052721 tungsten Inorganic materials 0.000 claims description 23
- 239000010937 tungsten Substances 0.000 claims description 23
- 229910052715 tantalum Inorganic materials 0.000 claims description 22
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 22
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 21
- 229910052750 molybdenum Inorganic materials 0.000 claims description 21
- 239000011733 molybdenum Substances 0.000 claims description 21
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 20
- 239000003990 capacitor Substances 0.000 claims description 15
- 229910052782 aluminium Inorganic materials 0.000 claims description 14
- 239000010949 copper Substances 0.000 claims description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 10
- 238000003860 storage Methods 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 2
- 239000010408 film Substances 0.000 description 132
- 239000010410 layer Substances 0.000 description 107
- 238000000034 method Methods 0.000 description 43
- 239000011229 interlayer Substances 0.000 description 19
- 239000000463 material Substances 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 13
- 229910052698 phosphorus Inorganic materials 0.000 description 13
- 239000011574 phosphorus Substances 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 description 11
- 239000011521 glass Substances 0.000 description 11
- 238000010438 heat treatment Methods 0.000 description 11
- 229920005989 resin Polymers 0.000 description 11
- 239000011347 resin Substances 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 238000002425 crystallisation Methods 0.000 description 10
- 229920001721 polyimide Polymers 0.000 description 10
- 239000004642 Polyimide Substances 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 230000002829 reductive effect Effects 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- 230000004913 activation Effects 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 230000004044 response Effects 0.000 description 8
- 125000004429 atom Chemical group 0.000 description 7
- 230000008025 crystallization Effects 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 239000003054 catalyst Substances 0.000 description 6
- 229910021419 crystalline silicon Inorganic materials 0.000 description 6
- 230000001747 exhibiting effect Effects 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000005984 hydrogenation reaction Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 239000010453 quartz Substances 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 4
- 239000002585 base Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 239000003513 alkali Substances 0.000 description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- -1 300 nm Substances 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 150000001408 amides Chemical class 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000005247 gettering Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000005499 laser crystallization Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 101100321669 Fagopyrum esculentum FA02 gene Proteins 0.000 description 1
- 101000592773 Halobacterium salinarum (strain ATCC 700922 / JCM 11081 / NRC-1) 50S ribosomal protein L22 Proteins 0.000 description 1
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 239000004990 Smectic liquid crystal Substances 0.000 description 1
- 101100214488 Solanum lycopersicum TFT2 gene Proteins 0.000 description 1
- 229910001362 Ta alloys Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000005620 antiferroelectricity Effects 0.000 description 1
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 ドライバ等の占有面積の問題を解決し、かつ
良好な表示画像を提供することができる大画化可能な反
射型液晶表示装置を提供すること。 【解決手段】 本発明は、アクティブマトリクス回路、
ソースドライバおよびゲートドライバ等の駆動回路、お
よび他の駆動回路を１枚の絶縁基板上に集積化する反射
型のアクティブマトリクス型液晶表示装置を構成するに
際し、画素部と駆動回路および他の駆動回路とを重なら
せる。
良好な表示画像を提供することができる大画化可能な反
射型液晶表示装置を提供すること。 【解決手段】 本発明は、アクティブマトリクス回路、
ソースドライバおよびゲートドライバ等の駆動回路、お
よび他の駆動回路を１枚の絶縁基板上に集積化する反射
型のアクティブマトリクス型液晶表示装置を構成するに
際し、画素部と駆動回路および他の駆動回路とを重なら
せる。
Description
【０００１】
【０００２】本発明は、反射型の半導体表示装置に関す
る。特に、その表示媒体に液晶を用いた反射型液晶表示
装置に関する。また、特に、反射型のアクティブマトリ
クス型液晶表示装置に関する。なお、本発明の反射型の
半導体表示装置には、その表示媒体に印加電圧に応答し
て光学的特性が変調され得るその他のいかなる表示媒体
（例えば、エレクトロルミネセンス素子等）を用いるこ
ともできる。
る。特に、その表示媒体に液晶を用いた反射型液晶表示
装置に関する。また、特に、反射型のアクティブマトリ
クス型液晶表示装置に関する。なお、本発明の反射型の
半導体表示装置には、その表示媒体に印加電圧に応答し
て光学的特性が変調され得るその他のいかなる表示媒体
（例えば、エレクトロルミネセンス素子等）を用いるこ
ともできる。
【０００３】
【０００４】最近安価なガラス基板上に半導体薄膜を形
成した半導体装置、例えば薄膜トランジスタ（ＴＦＴ）
を作製する技術が急速に発達してきている。その理由
は、アクティブマトリクス型液晶表示装置（液晶パネ
ル）の需要が高まってきたことによる。
成した半導体装置、例えば薄膜トランジスタ（ＴＦＴ）
を作製する技術が急速に発達してきている。その理由
は、アクティブマトリクス型液晶表示装置（液晶パネ
ル）の需要が高まってきたことによる。
【０００５】また、石英基板を利用し多結晶珪素膜でも
って薄膜トランジスタを作製するアクティブマトリクス
型液晶表示装置が市場に出始めている。この場合、複数
の画素ＴＦＴによって構成される画素部と、画素部を駆
動する駆動回路とが同一基板上に形成されている。
って薄膜トランジスタを作製するアクティブマトリクス
型液晶表示装置が市場に出始めている。この場合、複数
の画素ＴＦＴによって構成される画素部と、画素部を駆
動する駆動回路とが同一基板上に形成されている。
【０００６】さらに、レーザーアニール等の技術を利用
することにより、ガラス基板上に結晶性珪素膜を形成し
薄膜トランジスタを作製する技術も知られている。この
技術を利用すると、複数の画素ＴＦＴによって構成され
る画素部と、画素部を駆動する駆動回路とを同一ガラス
基板に上に形成することができる。
することにより、ガラス基板上に結晶性珪素膜を形成し
薄膜トランジスタを作製する技術も知られている。この
技術を利用すると、複数の画素ＴＦＴによって構成され
る画素部と、画素部を駆動する駆動回路とを同一ガラス
基板に上に形成することができる。
【０００７】
【０００８】近年、アクティブマトリクス型液晶表示装
置がノート型のパーソナルコンピュータに多用されてき
ている。パーソナルコンピュータの表示装置には、複数
のソフトウエアの同時表示や、デジタルカメラからの映
像の表示を実現するために多階調の液晶表示装置が要求
されている。
置がノート型のパーソナルコンピュータに多用されてき
ている。パーソナルコンピュータの表示装置には、複数
のソフトウエアの同時表示や、デジタルカメラからの映
像の表示を実現するために多階調の液晶表示装置が要求
されている。
【０００９】さらに、最近では、携帯情報端末、モバイ
ルコンピュータ、カーナビゲーションなどの普及に伴
い、小型で、高精細・高解像度・高画質なアクティブマ
トリクス型液晶表示装置が求められている。
ルコンピュータ、カーナビゲーションなどの普及に伴
い、小型で、高精細・高解像度・高画質なアクティブマ
トリクス型液晶表示装置が求められている。
【００１０】携帯情報端末やモバイルコンピュータ等に
用いられるアクティブマトリクス型液晶表示装置はバッ
テリー駆動を前提としているので、消費電力の小さなも
のが要求されている。そこで、モバイルコンピュータな
どの表示装置として反射型のアクティブマトリクス型液
晶表示装置が注目を集めている。反射型の液晶表示装置
は透過型の液晶表示装置とは異なり、バックライトを必
要としない。このことが低消費電力を実現できる理由の
一つである。
用いられるアクティブマトリクス型液晶表示装置はバッ
テリー駆動を前提としているので、消費電力の小さなも
のが要求されている。そこで、モバイルコンピュータな
どの表示装置として反射型のアクティブマトリクス型液
晶表示装置が注目を集めている。反射型の液晶表示装置
は透過型の液晶表示装置とは異なり、バックライトを必
要としない。このことが低消費電力を実現できる理由の
一つである。
【００１１】また、モバイルコンピュータ等に用いられ
るアクティブマトリクス型液晶表示装置には、可能な限
り小型なものが要求されていることは言うまでもない。
るアクティブマトリクス型液晶表示装置には、可能な限
り小型なものが要求されていることは言うまでもない。
【００１２】さらに、アクティブマトリクス回路を構成
する画素ＴＦＴを駆動するためのソースドライバやケ゛ート
ドライバ等の駆動回路以外に、他の駆動回路（プロセッ
サー回路、メモリ回路、Ａ／Ｄコンバータ回路、Ｄ／Ａ
コンバータ回路、ガンマ補正回路等の各種補正回路およ
びパルス発振回路等）を同一基板上に組み込むＳＯＰ
（システム・オン・パネル）構造が注目を集めている。
する画素ＴＦＴを駆動するためのソースドライバやケ゛ート
ドライバ等の駆動回路以外に、他の駆動回路（プロセッ
サー回路、メモリ回路、Ａ／Ｄコンバータ回路、Ｄ／Ａ
コンバータ回路、ガンマ補正回路等の各種補正回路およ
びパルス発振回路等）を同一基板上に組み込むＳＯＰ
（システム・オン・パネル）構造が注目を集めている。
【００１３】ここで、アクティブマトリクス型液晶表示
装置の構成の一例を図１５に示す。図１５は、説明の便
宜上、アクティブマトリクス型液晶表示装置のアクティ
ブマトリクス基板のみが示されており、対向基板は省略
されている。５００１はアクティブマトリクス基板、５
００２および５００３はソースドライバ、５００４およ
び５００５はゲートドライバ、５００６は画素部であ
る。なお、アクティブマトリクス基板５００１は、ガラ
ス基板や石英基板などの絶縁基板をベースとしている。
装置の構成の一例を図１５に示す。図１５は、説明の便
宜上、アクティブマトリクス型液晶表示装置のアクティ
ブマトリクス基板のみが示されており、対向基板は省略
されている。５００１はアクティブマトリクス基板、５
００２および５００３はソースドライバ、５００４およ
び５００５はゲートドライバ、５００６は画素部であ
る。なお、アクティブマトリクス基板５００１は、ガラ
ス基板や石英基板などの絶縁基板をベースとしている。
【００１４】また、より複雑な構成をとるアクティブマ
トリクス型液晶表示装置においては、図１５の５００７
〜５０１０に示す様な位置に、他の駆動回路が配置され
ることが検討されている。他の駆動回路回路は、プロセ
ッサー回路の様な複雑なロジック回路やメモリ回路の様
な面積の広い回路で構成されるため、駆動回路全体の占
有面積は大きくなると予想される。
トリクス型液晶表示装置においては、図１５の５００７
〜５０１０に示す様な位置に、他の駆動回路が配置され
ることが検討されている。他の駆動回路回路は、プロセ
ッサー回路の様な複雑なロジック回路やメモリ回路の様
な面積の広い回路で構成されるため、駆動回路全体の占
有面積は大きくなると予想される。
【００１５】以上の様に、一般的には１枚の絶縁基板上
にアクティブマトリクス回路５００６、ソースドライバ
５００２ならびに５００３、ゲートドライバ５００４な
らびに５００５、および他の駆動回路を配置する構成と
なる。従って、決められた基板サイズ上で表示領域をで
きるだけ多く確保するためには、画素部以外の占有面積
を可能な限り小さくする必要がある。
にアクティブマトリクス回路５００６、ソースドライバ
５００２ならびに５００３、ゲートドライバ５００４な
らびに５００５、および他の駆動回路を配置する構成と
なる。従って、決められた基板サイズ上で表示領域をで
きるだけ多く確保するためには、画素部以外の占有面積
を可能な限り小さくする必要がある。
【００１６】しかしながら、図１５に示す様な従来構造
をとる場合、画素部以外の占有面積を小さくすることに
は限界があり、このことがアクティブマトリクス型液晶
表示装置の小型化を妨げる問題の一つとなっている。
をとる場合、画素部以外の占有面積を小さくすることに
は限界があり、このことがアクティブマトリクス型液晶
表示装置の小型化を妨げる問題の一つとなっている。
【００１７】そこで、本出願人による特許出願である特
開平１０−１０４６６３号公報には、上述のドライバ等
の占有面積の問題を解決する技術が開示されている。特
開平１０−１０４６６３号公報には、画素部、駆動回
路、および他のコントロール回路（他の駆動回路）を１
枚の絶縁基板上に集積化する反射型のアクティブマトリ
クス型液晶表示装置を構成するに際し、駆動回路および
他のコントロール回路を画素部の領域内に形成する構成
が開示されている。
開平１０−１０４６６３号公報には、上述のドライバ等
の占有面積の問題を解決する技術が開示されている。特
開平１０−１０４６６３号公報には、画素部、駆動回
路、および他のコントロール回路（他の駆動回路）を１
枚の絶縁基板上に集積化する反射型のアクティブマトリ
クス型液晶表示装置を構成するに際し、駆動回路および
他のコントロール回路を画素部の領域内に形成する構成
が開示されている。
【００１８】特開平１０−１０４６６３号公報による
と、何れの実施例においても、画素部の画素ＴＦＴに接
続されている反射画素電極の下部にドライバ回路やコン
トロール回路を構成するＴＦＴが配置されることが開示
されている。また、ドライバ回路やコントロール回路を
構成するための配線がＢＭ（ブラックマスク）配線と同
じ層に形成される様子が示されている。
と、何れの実施例においても、画素部の画素ＴＦＴに接
続されている反射画素電極の下部にドライバ回路やコン
トロール回路を構成するＴＦＴが配置されることが開示
されている。また、ドライバ回路やコントロール回路を
構成するための配線がＢＭ（ブラックマスク）配線と同
じ層に形成される様子が示されている。
【００１９】しかし、特開平１０−１０４６６３号公報
に開示されている構造では、ドライバ回路やコントロー
ル回路に流れるクロック信号やデータ信号などがＢＭ配
線層に流れ、ＢＭ配線層に生じる電気ノイズが画素電極
に悪影響を及ぼすことになる。この電気ノイズが液晶分
子の挙動に影響を及ぼすことがあり、表示画像の乱れが
生じることがある。
に開示されている構造では、ドライバ回路やコントロー
ル回路に流れるクロック信号やデータ信号などがＢＭ配
線層に流れ、ＢＭ配線層に生じる電気ノイズが画素電極
に悪影響を及ぼすことになる。この電気ノイズが液晶分
子の挙動に影響を及ぼすことがあり、表示画像の乱れが
生じることがある。
【００２０】また、従来のアクティブマトリクス型液晶
表示装置には、次のような問題もあった。
表示装置には、次のような問題もあった。
【００２１】画素ＴＦＴと駆動回路を構成するＴＦＴと
では動作条件が同一でなく、それぞれのＴＦＴに要求さ
れる特性は少なからず異なっている。例えば、画素ＴＦ
Ｔはスイッチ素子として機能するものであり、液晶に電
圧を印加して駆動させるものである。液晶は交流で駆動
させるので、フレーム反転駆動と呼ばれる方式が多く採
用されている。この方式では消費電力を低く抑えるため
に、画素ＴＦＴに要求される特性はオフ電流値（ＴＦＴ
がオフ動作時に流れるドレイン電流）を十分低くするこ
とである。一方、駆動回路のバッファ回路は高い駆動電
圧が印加されるため、高電圧が印加されても壊れないよ
うに耐圧を高めておく必要がある。また電流駆動能力を
高めるために、オン電流値（ＴＦＴがオン動作時に流れ
るドレイン電流）を十分確保する必要がある。
では動作条件が同一でなく、それぞれのＴＦＴに要求さ
れる特性は少なからず異なっている。例えば、画素ＴＦ
Ｔはスイッチ素子として機能するものであり、液晶に電
圧を印加して駆動させるものである。液晶は交流で駆動
させるので、フレーム反転駆動と呼ばれる方式が多く採
用されている。この方式では消費電力を低く抑えるため
に、画素ＴＦＴに要求される特性はオフ電流値（ＴＦＴ
がオフ動作時に流れるドレイン電流）を十分低くするこ
とである。一方、駆動回路のバッファ回路は高い駆動電
圧が印加されるため、高電圧が印加されても壊れないよ
うに耐圧を高めておく必要がある。また電流駆動能力を
高めるために、オン電流値（ＴＦＴがオン動作時に流れ
るドレイン電流）を十分確保する必要がある。
【００２２】オフ電流値を低減するためのＴＦＴの構造
として、低濃度ドレイン（ＬＤＤ：Lightly Doped Dr
ain）構造が知られている。この構造はチャネル形成領
域と、高濃度に不純物元素を添加して形成するソース領
域またはドレイン領域との間に低濃度に不純物元素を添
加した領域を設けたものであり、この領域をＬＤＤ領域
と呼んでいる。また、ホットキャリアによるオン電流値
の劣化を防ぐための手段として、ＬＤＤ領域をゲート絶
縁膜を介してゲート電極と重ねて配置させた、いわゆる
ＧＯＬＤ（Gate-drain Overlapped LDD）構造が知ら
れている。このような構造とすることで、ドレイン近傍
の高電界が緩和されてホットキャリア注入を防ぎ、劣化
現象の防止に有効であることが知られている。
として、低濃度ドレイン（ＬＤＤ：Lightly Doped Dr
ain）構造が知られている。この構造はチャネル形成領
域と、高濃度に不純物元素を添加して形成するソース領
域またはドレイン領域との間に低濃度に不純物元素を添
加した領域を設けたものであり、この領域をＬＤＤ領域
と呼んでいる。また、ホットキャリアによるオン電流値
の劣化を防ぐための手段として、ＬＤＤ領域をゲート絶
縁膜を介してゲート電極と重ねて配置させた、いわゆる
ＧＯＬＤ（Gate-drain Overlapped LDD）構造が知ら
れている。このような構造とすることで、ドレイン近傍
の高電界が緩和されてホットキャリア注入を防ぎ、劣化
現象の防止に有効であることが知られている。
【００２３】一方、アクティブマトリクス型液晶表示装
置の商品としての価値を高めるために、画面の大型化お
よび高精細化が要求がなされている。しかし、画面の大
型化および高精細化により走査線（ゲート配線）の数が
増えその長さも増大するので、ゲート配線の低抵抗化が
より必要となる。すなわち走査線が増えるに従って液晶
への充電時間が短くなり、ゲート配線の時定数（抵抗×
容量）を小さくして高速で応答させる必要がある。例え
ば、ゲート配線を形成する材料の比抵抗が１００μΩｃ
ｍの場合には画面サイズが６インチクラスがほぼ限界と
なるが、３μΩｃｍの場合には２７インチクラス相当ま
で表示が可能とされている。
置の商品としての価値を高めるために、画面の大型化お
よび高精細化が要求がなされている。しかし、画面の大
型化および高精細化により走査線（ゲート配線）の数が
増えその長さも増大するので、ゲート配線の低抵抗化が
より必要となる。すなわち走査線が増えるに従って液晶
への充電時間が短くなり、ゲート配線の時定数（抵抗×
容量）を小さくして高速で応答させる必要がある。例え
ば、ゲート配線を形成する材料の比抵抗が１００μΩｃ
ｍの場合には画面サイズが６インチクラスがほぼ限界と
なるが、３μΩｃｍの場合には２７インチクラス相当ま
で表示が可能とされている。
【００２４】しかしながら、画素部の画素ＴＦＴと、シ
フトレジスタ回路やバッファ回路などの駆動回路のＴＦ
Ｔとでは、その要求される特性は必ずしも同じではな
い。例えば、画素ＴＦＴにおいてはゲートに大きな逆バ
イアス（ｎチャネル型ＴＦＴでは負の電圧）が印加され
るが、駆動回路のＴＦＴは基本的に逆バイアス状態で動
作することはない。また、動作速度に関しても、画素Ｔ
ＦＴは駆動回路のＴＦＴの１／１００以下で良い。
フトレジスタ回路やバッファ回路などの駆動回路のＴＦ
Ｔとでは、その要求される特性は必ずしも同じではな
い。例えば、画素ＴＦＴにおいてはゲートに大きな逆バ
イアス（ｎチャネル型ＴＦＴでは負の電圧）が印加され
るが、駆動回路のＴＦＴは基本的に逆バイアス状態で動
作することはない。また、動作速度に関しても、画素Ｔ
ＦＴは駆動回路のＴＦＴの１／１００以下で良い。
【００２５】また、ＧＯＬＤ構造はオン電流値の劣化を
防ぐ効果は高いが、その反面、通常のＬＤＤ構造と比べ
てオフ電流値が大きくなってしまう問題があった。従っ
て、画素ＴＦＴに適用するには好ましい構造ではなかっ
た。逆に通常のＬＤＤ構造はオフ電流値を抑える効果は
高いが、ドレイン近傍の電界を緩和してホットキャリア
注入による劣化を防ぐ効果は低かった。このように、ア
クティブマトリクス型液晶表示装置のような動作条件の
異なる複数の集積回路を有する半導体表示装置におい
て、全てのＴＦＴを同じ構造で形成することは必ずしも
好ましくなかった。このような問題点は、特に結晶質シ
リコンＴＦＴにおいて、その特性が高まり、またアクテ
ィブマトリクス型液晶表示装置に要求される性能が高ま
るほど顕在化してきた。
防ぐ効果は高いが、その反面、通常のＬＤＤ構造と比べ
てオフ電流値が大きくなってしまう問題があった。従っ
て、画素ＴＦＴに適用するには好ましい構造ではなかっ
た。逆に通常のＬＤＤ構造はオフ電流値を抑える効果は
高いが、ドレイン近傍の電界を緩和してホットキャリア
注入による劣化を防ぐ効果は低かった。このように、ア
クティブマトリクス型液晶表示装置のような動作条件の
異なる複数の集積回路を有する半導体表示装置におい
て、全てのＴＦＴを同じ構造で形成することは必ずしも
好ましくなかった。このような問題点は、特に結晶質シ
リコンＴＦＴにおいて、その特性が高まり、またアクテ
ィブマトリクス型液晶表示装置に要求される性能が高ま
るほど顕在化してきた。
【００２６】また、大画面のアクティブマトリクス型の
液晶表示装置を実現するために、配線材料としてアルミ
ニウム（Ａｌ）や銅（Ｃｕ）を使用することも考えられ
るが、耐食性や耐熱性が悪いといった欠点があった。従
って、ＴＦＴのゲート電極をこのような材料で形成する
ことは必ずしも好ましくなく、そのような材料をＴＦＴ
の製造工程に導入することは容易ではなかった。勿論、
配線を他の導電性材料で形成することも可能であるが、
アルミニウム（Ａｌ）や銅（Ｃｕ）ほど低抵抗な材料は
なく、大画面の表示装置を作製することは困難であっ
た。
液晶表示装置を実現するために、配線材料としてアルミ
ニウム（Ａｌ）や銅（Ｃｕ）を使用することも考えられ
るが、耐食性や耐熱性が悪いといった欠点があった。従
って、ＴＦＴのゲート電極をこのような材料で形成する
ことは必ずしも好ましくなく、そのような材料をＴＦＴ
の製造工程に導入することは容易ではなかった。勿論、
配線を他の導電性材料で形成することも可能であるが、
アルミニウム（Ａｌ）や銅（Ｃｕ）ほど低抵抗な材料は
なく、大画面の表示装置を作製することは困難であっ
た。
【００２７】そこで、本発明は上記の問題を鑑みてなさ
れたものであり、上述のドライバ等の占有面積の問題を
解決し、かつ良好な表示画像を提供することができる大
画化可能な反射型液晶表示装置を提供することを目的と
する。
れたものであり、上述のドライバ等の占有面積の問題を
解決し、かつ良好な表示画像を提供することができる大
画化可能な反射型液晶表示装置を提供することを目的と
する。
【００２８】
【００２９】本発明は、アクティブマトリクス回路、ソ
ースドライバおよびゲートドライバ等の駆動回路、およ
び他の駆動回路を１枚の絶縁基板上に集積化する反射型
のアクティブマトリクス型液晶表示装置を構成するに際
し、画素部と駆動回路および他の駆動回路とを重ならせ
る。なお、本明細書においては、ソースドライバならび
にゲートドライバ等の駆動回路および他の駆動回路をま
とめて駆動回路という場合がある。
ースドライバおよびゲートドライバ等の駆動回路、およ
び他の駆動回路を１枚の絶縁基板上に集積化する反射型
のアクティブマトリクス型液晶表示装置を構成するに際
し、画素部と駆動回路および他の駆動回路とを重ならせ
る。なお、本明細書においては、ソースドライバならび
にゲートドライバ等の駆動回路および他の駆動回路をま
とめて駆動回路という場合がある。
【００３０】本発明の構成はバックライト等からの光の
光路（開口部）を確保する必要のある透過型のアクティ
ブマトリクス型液晶表示装置では困難な構成である。な
ぜならば、透過型のアクティブマトリクス型液晶表示装
置の画素部は、その殆どの領域が開口部であり、画素部
において透過光量を落とさずに駆動回路を構成するのは
困難であるからである。
光路（開口部）を確保する必要のある透過型のアクティ
ブマトリクス型液晶表示装置では困難な構成である。な
ぜならば、透過型のアクティブマトリクス型液晶表示装
置の画素部は、その殆どの領域が開口部であり、画素部
において透過光量を落とさずに駆動回路を構成するのは
困難であるからである。
【００３１】そこで、本発明はバックライトからの光の
光路を確保する必要のない反射型のアクティブマトリク
ス型液晶表示装置において、光の反射板となる画素電極
の下方に駆動回路を配置しようとするものである。
光路を確保する必要のない反射型のアクティブマトリク
ス型液晶表示装置において、光の反射板となる画素電極
の下方に駆動回路を配置しようとするものである。
【００３２】以下に本発明の構成を記載する。
【００３３】請求項１に記載の発明によると、マトリク
ス状に配置された複数の画素ＴＦＴおよび前記複数の画
素ＴＦＴのそれぞれのソース電極またはドレイン電極に
接続された反射電極を有する画素部と、複数の駆動回路
ＴＦＴを有する駆動回路と、を有する反射型半導体表示
装置において、前記画素ＴＦＴおよび前記駆動回路ＴＦ
Ｔは、第１の導電層で形成されるゲート電極を有してお
り、前記ゲート電極は、第２の導電層で形成されるゲー
ト配線と接続部で電気的に接触しており、前記接続部
は、前記画素ＴＦＴと前記駆動回路のＴＦＴとが有する
チャネル形成領域の外側に設けられており、前記駆動回
路の一部または全部は、前記反射電極の下部に配置さ
れ、前記駆動回路の電源線は、前記反射電極と前記前記
画素ＴＦＴおよび前記駆動回路ＴＦＴのソース電極また
はドレイン電極との間に形成されることを特徴とする反
射型半導体表示装置が提供される。
ス状に配置された複数の画素ＴＦＴおよび前記複数の画
素ＴＦＴのそれぞれのソース電極またはドレイン電極に
接続された反射電極を有する画素部と、複数の駆動回路
ＴＦＴを有する駆動回路と、を有する反射型半導体表示
装置において、前記画素ＴＦＴおよび前記駆動回路ＴＦ
Ｔは、第１の導電層で形成されるゲート電極を有してお
り、前記ゲート電極は、第２の導電層で形成されるゲー
ト配線と接続部で電気的に接触しており、前記接続部
は、前記画素ＴＦＴと前記駆動回路のＴＦＴとが有する
チャネル形成領域の外側に設けられており、前記駆動回
路の一部または全部は、前記反射電極の下部に配置さ
れ、前記駆動回路の電源線は、前記反射電極と前記前記
画素ＴＦＴおよび前記駆動回路ＴＦＴのソース電極また
はドレイン電極との間に形成されることを特徴とする反
射型半導体表示装置が提供される。
【００３４】また、請求項２に記載の発明によると、マ
トリクス状に配置された複数の画素ＴＦＴおよび前記複
数の画素ＴＦＴのそれぞれのソース電極またはドレイン
電極に接続された反射電極を有する画素部と、複数の駆
動回路ＴＦＴを有する駆動回路と、を有する反射型半導
体表示装置において、前記画素ＴＦＴおよび前記駆動回
路ＴＦＴは、第１の導電層で形成されるゲート電極を有
しており、前記ゲート電極は、第２の導電層で形成され
るゲート配線と、前記画素ＴＦＴと前記駆動回路のＴＦ
Ｔとが有するチャネル形成領域の外側に設けられた接続
部で電気的に接触しており、前記画素ＴＦＴのＬＤＤ領
域は、前記画素ＴＦＴのゲート電極と重ならないように
配置され、前記駆動回路の第１のｎチャネル型ＴＦＴの
ＬＤＤ領域は、前記第１のｎチャネル型ＴＦＴのゲート
電極と重なるように配置され、前記駆動回路の第２のｎ
チャネル型ＴＦＴのＬＤＤ領域は、前記第１のｎチャネ
ル型ＴＦＴのゲート電極と少なくとも一部が重なるよう
に配置されており、前記駆動回路の一部または全部は、
前記反射電極の下部に配置され、前記駆動回路の電源線
は、前記反射電極と前記前記画素ＴＦＴおよび前記駆動
回路ＴＦＴのソース電極またはドレイン電極との間に形
成されることを特徴とする反射型半導体表示装置が提供
される。
トリクス状に配置された複数の画素ＴＦＴおよび前記複
数の画素ＴＦＴのそれぞれのソース電極またはドレイン
電極に接続された反射電極を有する画素部と、複数の駆
動回路ＴＦＴを有する駆動回路と、を有する反射型半導
体表示装置において、前記画素ＴＦＴおよび前記駆動回
路ＴＦＴは、第１の導電層で形成されるゲート電極を有
しており、前記ゲート電極は、第２の導電層で形成され
るゲート配線と、前記画素ＴＦＴと前記駆動回路のＴＦ
Ｔとが有するチャネル形成領域の外側に設けられた接続
部で電気的に接触しており、前記画素ＴＦＴのＬＤＤ領
域は、前記画素ＴＦＴのゲート電極と重ならないように
配置され、前記駆動回路の第１のｎチャネル型ＴＦＴの
ＬＤＤ領域は、前記第１のｎチャネル型ＴＦＴのゲート
電極と重なるように配置され、前記駆動回路の第２のｎ
チャネル型ＴＦＴのＬＤＤ領域は、前記第１のｎチャネ
ル型ＴＦＴのゲート電極と少なくとも一部が重なるよう
に配置されており、前記駆動回路の一部または全部は、
前記反射電極の下部に配置され、前記駆動回路の電源線
は、前記反射電極と前記前記画素ＴＦＴおよび前記駆動
回路ＴＦＴのソース電極またはドレイン電極との間に形
成されることを特徴とする反射型半導体表示装置が提供
される。
【００３５】また、請求項３に記載の発明によると、画
素部と駆動回路とを同一の基板上に有する反射型半導体
表示装置において、前記画素部には、ＬＤＤ領域がゲー
ト電極と重ならないように設けられた画素ＴＦＴおよび
前記画素ＴＦＴのそれぞれのソース電極またはドレイン
電極に接続された反射電極を有しており、前記駆動回路
には、ＬＤＤ領域の全部がゲート電極と重なるように設
けた第１のｎチャネル型ＴＦＴと、ＬＤＤ領域の一部が
ゲート電極と重なるように設けた第２のｎチャネル型Ｔ
ＦＴとを有しており、前記画素ＴＦＴと、前記第１およ
び第２のｎチャネル型ＴＦＴのゲート電極は、第１の導
電層で形成され、前記ゲート電極に接続するゲート配線
は第２の導電層で形成され、前記ゲート電極と前記ゲー
ト配線とは、前記画素ＴＦＴと前記駆動回路のＴＦＴと
のチャネル形成領域の外側の接続部で電気的に接続して
おり、前記駆動回路の一部または全部は、前記反射電極
の下部に配置され、前記駆動回路の電源線は、前記反射
電極と前記前記画素ＴＦＴおよび前記駆動回路ＴＦＴの
ソース電極またはドレイン電極との間に形成されること
を特徴とする反射型半導体表示装置が提供される。
素部と駆動回路とを同一の基板上に有する反射型半導体
表示装置において、前記画素部には、ＬＤＤ領域がゲー
ト電極と重ならないように設けられた画素ＴＦＴおよび
前記画素ＴＦＴのそれぞれのソース電極またはドレイン
電極に接続された反射電極を有しており、前記駆動回路
には、ＬＤＤ領域の全部がゲート電極と重なるように設
けた第１のｎチャネル型ＴＦＴと、ＬＤＤ領域の一部が
ゲート電極と重なるように設けた第２のｎチャネル型Ｔ
ＦＴとを有しており、前記画素ＴＦＴと、前記第１およ
び第２のｎチャネル型ＴＦＴのゲート電極は、第１の導
電層で形成され、前記ゲート電極に接続するゲート配線
は第２の導電層で形成され、前記ゲート電極と前記ゲー
ト配線とは、前記画素ＴＦＴと前記駆動回路のＴＦＴと
のチャネル形成領域の外側の接続部で電気的に接続して
おり、前記駆動回路の一部または全部は、前記反射電極
の下部に配置され、前記駆動回路の電源線は、前記反射
電極と前記前記画素ＴＦＴおよび前記駆動回路ＴＦＴの
ソース電極またはドレイン電極との間に形成されること
を特徴とする反射型半導体表示装置が提供される。
【００３６】また、請求項１乃至請求項３のいずれか一
において、前記画素部には、前記画素ＴＦＴのソースま
たはドレイン領域に接続し一導電型の不純物元素を含む
半導体層と、容量配線と、前記半導体層と前記容量配線
との間の絶縁膜とで保持容量が形成され、前記容量配線
は前記第１の導電層と前記第２の導電層とで形成される
ようにしてもよい。
において、前記画素部には、前記画素ＴＦＴのソースま
たはドレイン領域に接続し一導電型の不純物元素を含む
半導体層と、容量配線と、前記半導体層と前記容量配線
との間の絶縁膜とで保持容量が形成され、前記容量配線
は前記第１の導電層と前記第２の導電層とで形成される
ようにしてもよい。
【００３７】また、請求項１乃至請求項４のいずれか一
において、前記第１の導電層が、タンタル、タングステ
ン、チタン、モリブデンから選ばれた少なくとも１種を
主成分とし、前記第２の導電層が、アルミニウムまたは
銅を主成分とするようにしてもよい。
において、前記第１の導電層が、タンタル、タングステ
ン、チタン、モリブデンから選ばれた少なくとも１種を
主成分とし、前記第２の導電層が、アルミニウムまたは
銅を主成分とするようにしてもよい。
【００３８】また、請求項１乃至請求項４のいずれか一
において、前記第１の導電層は、タンタル、タングステ
ン、チタン、モリブデンから選ばれた少なくとも１種と
窒素とを含む導電層（Ａ）と、前記導電層（Ａ）上に形
成され、タンタル、タングステン、チタン、モリブデン
から選ばれた少なくとも１種を主成分とする導電層
（Ｂ）と、前記導電層（Ｂ）が前記導電層（Ａ）に接し
ない領域に形成され、タンタル、タングステン、チタ
ン、モリブデンから選ばれた少なくとも１種と窒素とを
含む導電層（Ｃ）とを有し、前記第２の導電層は、少な
くとも、アルミニウムまたは銅を主成分とする導電層
（Ｄ）と、タンタル、タングステン、チタン、モリブデ
ンから選ばれた少なくとも１種を主成分とする導電層
（Ｅ）とを有するようにしてもよい。
において、前記第１の導電層は、タンタル、タングステ
ン、チタン、モリブデンから選ばれた少なくとも１種と
窒素とを含む導電層（Ａ）と、前記導電層（Ａ）上に形
成され、タンタル、タングステン、チタン、モリブデン
から選ばれた少なくとも１種を主成分とする導電層
（Ｂ）と、前記導電層（Ｂ）が前記導電層（Ａ）に接し
ない領域に形成され、タンタル、タングステン、チタ
ン、モリブデンから選ばれた少なくとも１種と窒素とを
含む導電層（Ｃ）とを有し、前記第２の導電層は、少な
くとも、アルミニウムまたは銅を主成分とする導電層
（Ｄ）と、タンタル、タングステン、チタン、モリブデ
ンから選ばれた少なくとも１種を主成分とする導電層
（Ｅ）とを有するようにしてもよい。
【００３９】また、請求項１乃至請求項４のいずれか一
において、前記第１の導電層は、タンタル、タングステ
ン、チタン、モリブデンから選ばれた少なくとも１種と
窒素とを含む導電層（Ａ）と、前記導電層（Ａ）上に形
成され、タンタル、タングステン、チタン、モリブデン
から選ばれた少なくとも１種を主成分とする導電層
（Ｂ）と、前記導電層（Ｂ）が前記導電層（Ａ）に接し
ない領域に形成され、タンタル、タングステン、チタ
ン、モリブデンから選ばれた少なくとも１種と窒素とを
含む導電層（Ｃ）とを有し、前記第２の導電層は、少な
くとも、アルミニウムまたは銅を主成分とする導電層
（Ｄ）と、タンタル、タングステン、チタン、モリブデ
ンから選ばれた少なくとも１種を主成分とする導電層
（Ｅ）とを有し、前記接続部で導電層（Ｃ）と導電層
（Ｄ）が接触しているようにしてもよい。
において、前記第１の導電層は、タンタル、タングステ
ン、チタン、モリブデンから選ばれた少なくとも１種と
窒素とを含む導電層（Ａ）と、前記導電層（Ａ）上に形
成され、タンタル、タングステン、チタン、モリブデン
から選ばれた少なくとも１種を主成分とする導電層
（Ｂ）と、前記導電層（Ｂ）が前記導電層（Ａ）に接し
ない領域に形成され、タンタル、タングステン、チタ
ン、モリブデンから選ばれた少なくとも１種と窒素とを
含む導電層（Ｃ）とを有し、前記第２の導電層は、少な
くとも、アルミニウムまたは銅を主成分とする導電層
（Ｄ）と、タンタル、タングステン、チタン、モリブデ
ンから選ばれた少なくとも１種を主成分とする導電層
（Ｅ）とを有し、前記接続部で導電層（Ｃ）と導電層
（Ｄ）が接触しているようにしてもよい。
【００４０】請求項６または請求項７において、前記導
電層（Ｂ）は、添加元素としてアルゴンを含み、かつ、
前記導電層（Ｂ）中の酸素濃度が３０ｐｐｍ以下である
ようにしてもよい。
電層（Ｂ）は、添加元素としてアルゴンを含み、かつ、
前記導電層（Ｂ）中の酸素濃度が３０ｐｐｍ以下である
ようにしてもよい。
【００４１】
【００４２】図１を参照する。図１には、本発明の反射
型液晶表示装置のアクティブマトリクス基板の上面図が
示されている。説明の便宜上、図の一部分は透視図とし
ている。また、説明の便宜上、対向基板は省略されてい
る。
型液晶表示装置のアクティブマトリクス基板の上面図が
示されている。説明の便宜上、図の一部分は透視図とし
ている。また、説明の便宜上、対向基板は省略されてい
る。
【００４３】図１に示される本発明の反射型液晶表示装
置において、１０１はアクティブマトリクス基板、１０
２および１０３はソースドライバ、１０４および１０５
はゲートドライバ、１０６は画素部である。図２に示さ
れるように、本発明の反射型液晶表示装置においては、
ソースドライバ１０２ならびに１０３およびゲートドラ
イバ１０４ならびに１０５は、画素部１０６の下部に形
成されている。
置において、１０１はアクティブマトリクス基板、１０
２および１０３はソースドライバ、１０４および１０５
はゲートドライバ、１０６は画素部である。図２に示さ
れるように、本発明の反射型液晶表示装置においては、
ソースドライバ１０２ならびに１０３およびゲートドラ
イバ１０４ならびに１０５は、画素部１０６の下部に形
成されている。
【００４４】また、図１に示される本発明の反射型液晶
表示装置は、ソースドライバ１０２の４つの端面のうち
２つはアクティブマトリクス基板の端面に面している
が、残りの端面のうち一つはゲートドライバ１０５に面
している。また同様に、ソースドライバ１０３の４つの
端面のうち２つはアクティブマトリクス基板の端面に面
しているが、残りの端面のうち一つはゲートドライバ１
０４に面している。また同様に、ゲートドライバ１０４
の４つの端面のうち２つはアクティブマトリクス基板の
端面に面しているが、残りの端面のうち一つはゲートド
ライバ１０２に面している。また同様に、ゲートドライ
バ１０５の４つの端面のうち２つはアクティブマトリク
ス基板の端面に面しているが、残りの端面のうち一つは
ゲートドライバ１０３に面している。このようなドライ
バの配置によって、反射型のアクティブマトリクス型液
晶表示装置の小型化が実現されている。
表示装置は、ソースドライバ１０２の４つの端面のうち
２つはアクティブマトリクス基板の端面に面している
が、残りの端面のうち一つはゲートドライバ１０５に面
している。また同様に、ソースドライバ１０３の４つの
端面のうち２つはアクティブマトリクス基板の端面に面
しているが、残りの端面のうち一つはゲートドライバ１
０４に面している。また同様に、ゲートドライバ１０４
の４つの端面のうち２つはアクティブマトリクス基板の
端面に面しているが、残りの端面のうち一つはゲートド
ライバ１０２に面している。また同様に、ゲートドライ
バ１０５の４つの端面のうち２つはアクティブマトリク
ス基板の端面に面しているが、残りの端面のうち一つは
ゲートドライバ１０３に面している。このようなドライ
バの配置によって、反射型のアクティブマトリクス型液
晶表示装置の小型化が実現されている。
【００４５】また、図２においては示していないが、ソ
ースドライバやゲートドライバ以外の他の駆動回路（メ
モリ、ＣＰＵ、コントロール回路など）は、ソースドラ
イバおよびゲートドライバが存在する以外の部分に形成
されるようにしてもよい。
ースドライバやゲートドライバ以外の他の駆動回路（メ
モリ、ＣＰＵ、コントロール回路など）は、ソースドラ
イバおよびゲートドライバが存在する以外の部分に形成
されるようにしてもよい。
【００４６】このような回路配置をとることによって、
小型な反射型液晶表示装置が実現できる。
小型な反射型液晶表示装置が実現できる。
【００４７】ここで、図２を参照する。図２には本発明
の反射型液晶表示装置のある実施形態の断面図が示され
ている。基板１０１上に複数のＴＦＴが形成されてい
る。ここでは、画素部を構成するＴＦＴを画素ＴＦＴ２
０４とし、ソースドライバやゲートドライバ等の駆動回
路を構成するＴＦＴを駆動回路ＴＦＴ（Ｐチャネル型駆
動回路ＴＦＴ２０１、第１のＮチャネル型駆動回路ＴＦ
Ｔ２０２および第２のＮチャネル型駆動回路ＴＦＴ２０
３）とする。また、２０５は保持容量である。
の反射型液晶表示装置のある実施形態の断面図が示され
ている。基板１０１上に複数のＴＦＴが形成されてい
る。ここでは、画素部を構成するＴＦＴを画素ＴＦＴ２
０４とし、ソースドライバやゲートドライバ等の駆動回
路を構成するＴＦＴを駆動回路ＴＦＴ（Ｐチャネル型駆
動回路ＴＦＴ２０１、第１のＮチャネル型駆動回路ＴＦ
Ｔ２０２および第２のＮチャネル型駆動回路ＴＦＴ２０
３）とする。また、２０５は保持容量である。
【００４８】図２に示される様に、画素ＴＦＴ２０２の
ドレイン電極２０６に接続された画素電極２０７の下部
に、駆動回路ＴＦＴ（Ｐチャネル型駆動回路ＴＦＴ２０
１、第１のＮチャネル型駆動回路ＴＦＴ２０２および第
２のＮチャネル型駆動回路ＴＦＴ２０３）が形成されて
いる。
ドレイン電極２０６に接続された画素電極２０７の下部
に、駆動回路ＴＦＴ（Ｐチャネル型駆動回路ＴＦＴ２０
１、第１のＮチャネル型駆動回路ＴＦＴ２０２および第
２のＮチャネル型駆動回路ＴＦＴ２０３）が形成されて
いる。
【００４９】また、図２に示される様に、本発明の反射
型液晶表示装置は、駆動回路ＴＦＴ（Ｐチャネル型駆動
回路ＴＦＴ２０１、第１のＮチャネル型駆動回路ＴＦＴ
２０２および第２のＮチャネル型駆動回路ＴＦＴ２０
３）の電源線（ＶＤＤまたはＧＮＤ）が、第２層間膜２
０８の上部に第３配線２０９、２１０および２１１とし
て形成され、コンタクトホールを介してそれぞれＰチャ
ネル型駆動回路ＴＦＴ２０１、第１のＮチャネル型駆動
回路ＴＦＴ２０２および第２のＮチャネル型駆動回路Ｔ
ＦＴ２０３のソースまたはドレイン電極に接続されてい
る。
型液晶表示装置は、駆動回路ＴＦＴ（Ｐチャネル型駆動
回路ＴＦＴ２０１、第１のＮチャネル型駆動回路ＴＦＴ
２０２および第２のＮチャネル型駆動回路ＴＦＴ２０
３）の電源線（ＶＤＤまたはＧＮＤ）が、第２層間膜２
０８の上部に第３配線２０９、２１０および２１１とし
て形成され、コンタクトホールを介してそれぞれＰチャ
ネル型駆動回路ＴＦＴ２０１、第１のＮチャネル型駆動
回路ＴＦＴ２０２および第２のＮチャネル型駆動回路Ｔ
ＦＴ２０３のソースまたはドレイン電極に接続されてい
る。
【００５０】また、Ｐチャネル型駆動回路ＴＦＴ２０
１、第１のＮチャネル型駆動回路ＴＦＴ２０２および第
２のＮチャネル型駆動回路ＴＦＴ２０３をそれぞれ接続
したり、回路同士を接続する配線は、ＴＦＴのソース・
ドレイン配線と同じ層またはＴＦＴのゲート配線と同じ
層に形成されている。このような構成をとることによっ
て第３配線２０９、２１０および２１１には安定した電
圧が供給され、クロック信号やデータ信号等の電気信号
は供給されない。よって、第３配線２０９、２１０およ
び２１１に供給される電圧によっては電気ノイズが発生
しない。よって、第３配線２０９、２１０および２１１
は上部の画素電極に及ぼす影響を極力小さくすることが
できる。
１、第１のＮチャネル型駆動回路ＴＦＴ２０２および第
２のＮチャネル型駆動回路ＴＦＴ２０３をそれぞれ接続
したり、回路同士を接続する配線は、ＴＦＴのソース・
ドレイン配線と同じ層またはＴＦＴのゲート配線と同じ
層に形成されている。このような構成をとることによっ
て第３配線２０９、２１０および２１１には安定した電
圧が供給され、クロック信号やデータ信号等の電気信号
は供給されない。よって、第３配線２０９、２１０およ
び２１１に供給される電圧によっては電気ノイズが発生
しない。よって、第３配線２０９、２１０および２１１
は上部の画素電極に及ぼす影響を極力小さくすることが
できる。
【００５１】また、駆動回路ＴＦＴによって構成される
回路にクロック信号やデータ信号等の電気信号が供給さ
れ、電気ノイズが発生する。しかし、本発明の構成にお
いては、この電気ノイズは安定した電圧が供給される第
３配線がシールド線となり、画素電極に影響を及ぼすこ
とはない。よって、数十ＭＨｚといったような高周波数
のクロック信号によってドライバを駆動する場合でも、
ドライバで発生する電気ノイズが画素電極に及ぼす影響
を極力小さくすることができる。
回路にクロック信号やデータ信号等の電気信号が供給さ
れ、電気ノイズが発生する。しかし、本発明の構成にお
いては、この電気ノイズは安定した電圧が供給される第
３配線がシールド線となり、画素電極に影響を及ぼすこ
とはない。よって、数十ＭＨｚといったような高周波数
のクロック信号によってドライバを駆動する場合でも、
ドライバで発生する電気ノイズが画素電極に及ぼす影響
を極力小さくすることができる。
【００５２】従って、本願発明によると、画素電極の下
方に駆動回路を構成しても、画素電極に及ぼされる電気
ノイズによる影響を極力抑えることができるので、良好
な表示画像を得ることができる。
方に駆動回路を構成しても、画素電極に及ぼされる電気
ノイズによる影響を極力抑えることができるので、良好
な表示画像を得ることができる。
【００５３】なお、図２においては、Ｐチャネル型駆動
回路ＴＦＴ２０１、第１のＮチャネル型駆動回路ＴＦＴ
２０２および第２のＮチャネル型駆動回路ＴＦＴ２０３
の構造が示されているだけであるが、実際には、複数の
Ｎチャネル型駆動回路ＴＦＴと複数のＰチャネル型駆動
回路ＴＦＴとが電気的に接続され様々な回路を構成して
いる。
回路ＴＦＴ２０１、第１のＮチャネル型駆動回路ＴＦＴ
２０２および第２のＮチャネル型駆動回路ＴＦＴ２０３
の構造が示されているだけであるが、実際には、複数の
Ｎチャネル型駆動回路ＴＦＴと複数のＰチャネル型駆動
回路ＴＦＴとが電気的に接続され様々な回路を構成して
いる。
【００５４】ここで、以下の実施例をもって、本発明を
更に詳細に説明する。ただし、以下の実施例は、本発明
のある実施形態に過ぎず、本発明が以下の実施例に限定
されるわけではない。
更に詳細に説明する。ただし、以下の実施例は、本発明
のある実施形態に過ぎず、本発明が以下の実施例に限定
されるわけではない。
【００５５】（実施例１）
【００５６】次に、図３〜図８を用いて、本実施例の反
射型液晶表示装置の作製方法の一例について説明する。
射型液晶表示装置の作製方法の一例について説明する。
【００５７】図３（Ａ）において、基板１００１には低
アルカリガラス基板や石英基板を用いることができる。
本実施例では低アルカリガラス基板を用いた。この場
合、ガラス歪み点よりも１０〜２０℃程度低い温度であ
らかじめ熱処理しておいても良い。この基板１００１の
ＴＦＴ形成表面には、基板１００１からの不純物拡散を
防ぐために、酸化シリコン膜、窒化シリコン膜または酸
化窒化シリコン膜などの下地膜１００２を形成する。例
えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから
作製される酸化窒化シリコン膜を１００ｎｍ、同様にＳ
ｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜を２０
０ｎｍの厚さに積層形成する。
アルカリガラス基板や石英基板を用いることができる。
本実施例では低アルカリガラス基板を用いた。この場
合、ガラス歪み点よりも１０〜２０℃程度低い温度であ
らかじめ熱処理しておいても良い。この基板１００１の
ＴＦＴ形成表面には、基板１００１からの不純物拡散を
防ぐために、酸化シリコン膜、窒化シリコン膜または酸
化窒化シリコン膜などの下地膜１００２を形成する。例
えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから
作製される酸化窒化シリコン膜を１００ｎｍ、同様にＳ
ｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜を２０
０ｎｍの厚さに積層形成する。
【００５８】次に、２０〜１５０ｎｍ（好ましくは３０
〜８０ｎｍ）の厚さで非晶質構造を有する半導体膜１０
０３ａを、プラズマＣＶＤ法やスパッタ法などの公知の
方法で形成する。本実施例では、プラズマＣＶＤ法で非
晶質シリコン膜を５５ｎｍの厚さに形成した。非晶質構
造を有する半導体膜としては、非晶質半導体膜や微結晶
半導体膜があり、非晶質シリコンゲルマニウム膜などの
非晶質構造を有する化合物半導体膜を適用しても良い。
また、下地膜１００２と非晶質シリコン膜１００３ａと
は同じ成膜法で形成することが可能であるので、両者を
連続形成しても良い。その場合、下地膜を形成した後、
一旦大気雰囲気に晒すことがなくその表面の汚染を防ぐ
ことが可能となり、作製するＴＦＴの特性バラツキやし
きい値電圧の変動を低減させることができる（図３
（Ａ））。
〜８０ｎｍ）の厚さで非晶質構造を有する半導体膜１０
０３ａを、プラズマＣＶＤ法やスパッタ法などの公知の
方法で形成する。本実施例では、プラズマＣＶＤ法で非
晶質シリコン膜を５５ｎｍの厚さに形成した。非晶質構
造を有する半導体膜としては、非晶質半導体膜や微結晶
半導体膜があり、非晶質シリコンゲルマニウム膜などの
非晶質構造を有する化合物半導体膜を適用しても良い。
また、下地膜１００２と非晶質シリコン膜１００３ａと
は同じ成膜法で形成することが可能であるので、両者を
連続形成しても良い。その場合、下地膜を形成した後、
一旦大気雰囲気に晒すことがなくその表面の汚染を防ぐ
ことが可能となり、作製するＴＦＴの特性バラツキやし
きい値電圧の変動を低減させることができる（図３
（Ａ））。
【００５９】そして、公知の結晶化技術を使用して非晶
質シリコン膜１００３ａから結晶質シリコン膜１００３
ｂを形成する。例えば、レーザー結晶化法や熱結晶化法
（固相成長法）を適用すれば良いが、ここでは、特開平
７−１３０６５２号公報で開示された技術に従って、触
媒元素を用いる結晶化法で結晶質シリコン膜１００３ｂ
を形成した。結晶化の工程に先立って、非晶質シリコン
膜の含有水素量にもよるが、４００〜５００℃で１時間
程度の熱処理を行い、含有水素量を５atom％以下にして
から結晶化させることが望ましい。非晶質シリコン膜を
結晶化させると原子の再配列が起こり緻密化するので、
作製される結晶質シリコン膜の厚さは当初の非晶質シリ
コン膜の厚さ（本実施例では５５ｎｍ）よりも１〜１５
％程度減少する（図１（Ｂ））。
質シリコン膜１００３ａから結晶質シリコン膜１００３
ｂを形成する。例えば、レーザー結晶化法や熱結晶化法
（固相成長法）を適用すれば良いが、ここでは、特開平
７−１３０６５２号公報で開示された技術に従って、触
媒元素を用いる結晶化法で結晶質シリコン膜１００３ｂ
を形成した。結晶化の工程に先立って、非晶質シリコン
膜の含有水素量にもよるが、４００〜５００℃で１時間
程度の熱処理を行い、含有水素量を５atom％以下にして
から結晶化させることが望ましい。非晶質シリコン膜を
結晶化させると原子の再配列が起こり緻密化するので、
作製される結晶質シリコン膜の厚さは当初の非晶質シリ
コン膜の厚さ（本実施例では５５ｎｍ）よりも１〜１５
％程度減少する（図１（Ｂ））。
【００６０】そして、結晶質シリコン膜１００３ｂを島
状にパターンニングして、島状半導体層１００４〜１０
０７を形成する。その後、プラズマＣＶＤ法またはスパ
ッタ法により５０〜１００ｎｍの厚さの酸化シリコン膜
によるマスク層１００８を形成する（図３（Ｃ））。
状にパターンニングして、島状半導体層１００４〜１０
０７を形成する。その後、プラズマＣＶＤ法またはスパ
ッタ法により５０〜１００ｎｍの厚さの酸化シリコン膜
によるマスク層１００８を形成する（図３（Ｃ））。
【００６１】そしてレジストマスク１００９を設け、ｎ
チャネル型ＴＦＴを形成することとなる島状半導体層１
００５〜１００７の全面に１×１０16〜５×１０17atom
s／cm3程度の濃度でｐ型を付与する不純物元素としてボ
ロン（Ｂ）を添加する。このボロン（Ｂ）の添加は、し
きい値電圧を制御する目的でなされる。ボロン（Ｂ）の
添加はイオンドープ法で実施しても良いし、非晶質シリ
コン膜を成膜するときに同時に添加しておくこともでき
る。ここでのボロン（Ｂ）添加は必ずしも必要ではない
（図３（Ｄ））。
チャネル型ＴＦＴを形成することとなる島状半導体層１
００５〜１００７の全面に１×１０16〜５×１０17atom
s／cm3程度の濃度でｐ型を付与する不純物元素としてボ
ロン（Ｂ）を添加する。このボロン（Ｂ）の添加は、し
きい値電圧を制御する目的でなされる。ボロン（Ｂ）の
添加はイオンドープ法で実施しても良いし、非晶質シリ
コン膜を成膜するときに同時に添加しておくこともでき
る。ここでのボロン（Ｂ）添加は必ずしも必要ではない
（図３（Ｄ））。
【００６２】ドライバ等の駆動回路のｎチャネル型ＴＦ
ＴのＬＤＤ領域を形成するために、ｎ型を付与する不純
物元素を島状半導体層１０１０、１０１１に選択的に添
加する。そのため、あらかじめレジストマスク１０１３
〜１０１６を形成する。ｎ型を付与する不純物元素とし
ては、リン（Ｐ）や砒素（Ａｓ）を用いれば良く、ここ
ではリン（Ｐ）を添加すべく、フォスフィン（ＰＨ3）
を用いたイオンドープ法を適用した。形成された不純物
領域１０１７、１０１８のリン（Ｐ）濃度は２×１０16
〜５×１０19atoms／cm3の範囲とすれば良い。本明細書
中では、ここで形成された不純物領域１０１７〜１０１
９に含まれるｎ型を付与する不純物元素の濃度を
（ｎ-）と表す。また、不純物領域１０１９は、画素部
の保持容量を形成するための半導体層であり、この領域
にも同じ濃度でリン（Ｐ）を添加する（図４（Ａ））。
その後、レジストマスク１０１３〜１０１６を除去す
る。
ＴのＬＤＤ領域を形成するために、ｎ型を付与する不純
物元素を島状半導体層１０１０、１０１１に選択的に添
加する。そのため、あらかじめレジストマスク１０１３
〜１０１６を形成する。ｎ型を付与する不純物元素とし
ては、リン（Ｐ）や砒素（Ａｓ）を用いれば良く、ここ
ではリン（Ｐ）を添加すべく、フォスフィン（ＰＨ3）
を用いたイオンドープ法を適用した。形成された不純物
領域１０１７、１０１８のリン（Ｐ）濃度は２×１０16
〜５×１０19atoms／cm3の範囲とすれば良い。本明細書
中では、ここで形成された不純物領域１０１７〜１０１
９に含まれるｎ型を付与する不純物元素の濃度を
（ｎ-）と表す。また、不純物領域１０１９は、画素部
の保持容量を形成するための半導体層であり、この領域
にも同じ濃度でリン（Ｐ）を添加する（図４（Ａ））。
その後、レジストマスク１０１３〜１０１６を除去す
る。
【００６３】次に、マスク層１００８をフッ酸などによ
り除去した後、図３（Ｄ）と図４（Ａ）で添加した不純
物元素を活性化させる工程を行う。活性化は、窒素雰囲
気中で５００〜６００℃で１〜４時間の熱処理や、レー
ザー活性化の方法により行うことができる。また、両者
を併用して行っても良い。本実施例では、レーザー活性
化の方法を用いる。レーザー光にはＫｒＦエキシマレー
ザー光（波長２４８ｎｍ）を用いる。本実施例では、レ
ーザー光の形状を線状ビームに加工して用い、発振周波
数５〜５０Ｈｚ、エネルギー密度１００〜５００ｍＪ／
ｃｍ2として線状ビームのオーバーラップ割合を８０〜
９８％で走査することによって島状半導体層が形成され
た基板全面を処理する。尚、レーザー光の照射条件には
何ら限定される事項はなく、実施者が適宣決定すれば良
い。
り除去した後、図３（Ｄ）と図４（Ａ）で添加した不純
物元素を活性化させる工程を行う。活性化は、窒素雰囲
気中で５００〜６００℃で１〜４時間の熱処理や、レー
ザー活性化の方法により行うことができる。また、両者
を併用して行っても良い。本実施例では、レーザー活性
化の方法を用いる。レーザー光にはＫｒＦエキシマレー
ザー光（波長２４８ｎｍ）を用いる。本実施例では、レ
ーザー光の形状を線状ビームに加工して用い、発振周波
数５〜５０Ｈｚ、エネルギー密度１００〜５００ｍＪ／
ｃｍ2として線状ビームのオーバーラップ割合を８０〜
９８％で走査することによって島状半導体層が形成され
た基板全面を処理する。尚、レーザー光の照射条件には
何ら限定される事項はなく、実施者が適宣決定すれば良
い。
【００６４】そして、ゲート絶縁膜１０２０をプラズマ
ＣＶＤ法またはスパッタ法を用いて１０〜１５０ｎｍの
厚さでシリコンを含む絶縁膜で形成する。例えば、１２
０ｎｍの厚さで酸化窒化シリコン膜を形成する。ゲート
絶縁膜には、他のシリコンを含む絶縁膜を単層または積
層構造として用いても良い（図４（Ｂ））。
ＣＶＤ法またはスパッタ法を用いて１０〜１５０ｎｍの
厚さでシリコンを含む絶縁膜で形成する。例えば、１２
０ｎｍの厚さで酸化窒化シリコン膜を形成する。ゲート
絶縁膜には、他のシリコンを含む絶縁膜を単層または積
層構造として用いても良い（図４（Ｂ））。
【００６５】次に、ゲート電極を形成するために第１の
導電層を成膜する。この第１の導電層は単層で形成して
も良いが、必要に応じて二層あるいは三層といった積層
構造としても良い。本実施例では、導電性の窒化物金属
膜から成る導電層（Ａ）１０２１と金属膜から成る導電
層（Ｂ）１０２２とを積層させる。導電層（Ｂ）１０２
２はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン
（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、また
は前記元素を主成分とする合金か、前記元素を組み合わ
せた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合
金膜）で形成すれば良く、導電層（Ａ）１０２１は窒化
タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化
チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）で形成
する。また、導電層（Ａ）１０２１は代替材料として、
タングステンシリサイド、チタンシリサイド、モリブデ
ンシリサイドを適用しても良い。導電層（Ｂ）は低抵抗
化を図るために含有する不純物濃度を低減させると良
く、特に酸素濃度に関しては３０ｐｐｍ以下とすると良
かった。例えば、タングステン（Ｗ）は酸素濃度を３０
ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗値を
実現することができる。
導電層を成膜する。この第１の導電層は単層で形成して
も良いが、必要に応じて二層あるいは三層といった積層
構造としても良い。本実施例では、導電性の窒化物金属
膜から成る導電層（Ａ）１０２１と金属膜から成る導電
層（Ｂ）１０２２とを積層させる。導電層（Ｂ）１０２
２はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン
（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、また
は前記元素を主成分とする合金か、前記元素を組み合わ
せた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合
金膜）で形成すれば良く、導電層（Ａ）１０２１は窒化
タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化
チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）で形成
する。また、導電層（Ａ）１０２１は代替材料として、
タングステンシリサイド、チタンシリサイド、モリブデ
ンシリサイドを適用しても良い。導電層（Ｂ）は低抵抗
化を図るために含有する不純物濃度を低減させると良
く、特に酸素濃度に関しては３０ｐｐｍ以下とすると良
かった。例えば、タングステン（Ｗ）は酸素濃度を３０
ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗値を
実現することができる。
【００６６】導電層（Ａ）１０２１は１０〜５０ｎｍ
（好ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）１０
２２は２００〜４００ｎｍ（好ましくは２５０〜３５０
ｎｍ）とすれば良い。本実施例では、導電層（Ａ）１０
２１に３０ｎｍの厚さの窒化タンタル膜を、導電層
（Ｂ）１０２２には３５０ｎｍのＴａ膜を用い、いずれ
もスパッタ法で形成した。このスパッタ法による成膜で
は、スパッタ用のガスのＡｒに適量のＸｅやＫｒを加え
ておくと、形成する膜の内部応力を緩和して膜の剥離を
防止することができる。尚、図示しないが、導電層
（Ａ）１０２１の下に２〜２０ｎｍ程度の厚さでリン
（Ｐ）をドープしたシリコン膜を形成しておくことは有
効である。これにより、その上に形成される導電膜の密
着性向上と酸化防止を図ると同時に、導電層（Ａ）また
は導電層（Ｂ）が微量に含有するアルカリ金属元素がゲ
ート絶縁膜１０２０に拡散するのを防ぐことができる
（図４（Ｃ））。
（好ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）１０
２２は２００〜４００ｎｍ（好ましくは２５０〜３５０
ｎｍ）とすれば良い。本実施例では、導電層（Ａ）１０
２１に３０ｎｍの厚さの窒化タンタル膜を、導電層
（Ｂ）１０２２には３５０ｎｍのＴａ膜を用い、いずれ
もスパッタ法で形成した。このスパッタ法による成膜で
は、スパッタ用のガスのＡｒに適量のＸｅやＫｒを加え
ておくと、形成する膜の内部応力を緩和して膜の剥離を
防止することができる。尚、図示しないが、導電層
（Ａ）１０２１の下に２〜２０ｎｍ程度の厚さでリン
（Ｐ）をドープしたシリコン膜を形成しておくことは有
効である。これにより、その上に形成される導電膜の密
着性向上と酸化防止を図ると同時に、導電層（Ａ）また
は導電層（Ｂ）が微量に含有するアルカリ金属元素がゲ
ート絶縁膜１０２０に拡散するのを防ぐことができる
（図４（Ｃ））。
【００６７】次に、レジストマスク１０２３〜１０２７
を形成し、導電層（Ａ）１０２１と導電層（Ｂ）１０２
２とを一括でエッチングしてゲート電極１０２８〜１０
３１と容量配線１０３２を形成する。ゲート電極１０２
８〜１０３１と容量配線１０３２は、導電層（Ａ）から
成る１０２８ａ〜１０３２ａと、導電層（Ｂ）から成る
１０２８ｂ〜１０３２ｂとが一体として形成されてい
る。この時、後にドライバ等の駆動回路を構成するＴＦ
Ｔのゲート電極１０２９、１０３０は不純物領域１０１
７、１０１８の一部と、ゲート絶縁膜１０２０を介して
重なるように形成する（図４（Ｄ））。
を形成し、導電層（Ａ）１０２１と導電層（Ｂ）１０２
２とを一括でエッチングしてゲート電極１０２８〜１０
３１と容量配線１０３２を形成する。ゲート電極１０２
８〜１０３１と容量配線１０３２は、導電層（Ａ）から
成る１０２８ａ〜１０３２ａと、導電層（Ｂ）から成る
１０２８ｂ〜１０３２ｂとが一体として形成されてい
る。この時、後にドライバ等の駆動回路を構成するＴＦ
Ｔのゲート電極１０２９、１０３０は不純物領域１０１
７、１０１８の一部と、ゲート絶縁膜１０２０を介して
重なるように形成する（図４（Ｄ））。
【００６８】次いで、ドライバのＰチャネル型ＴＦＴの
ソース領域およびドレイン領域を形成するために、Ｐ型
を付与する不純物元素を添加する工程を行う。ここで
は、ゲート電極１０２８をマスクとして、自己整合的に
不純物領域を形成する。このとき、Ｎチャネル型ＴＦＴ
が形成される領域はレジストマスク１０３３で被覆して
おく。そして、ジボラン（Ｂ2Ｈ6）を用いたイオンドー
プ法で不純物領域１０３４を形成した。この領域のボロ
ン（Ｂ）濃度は３×１０20〜３×１０21atoms／cm3とな
るようにする。本明細書中では、ここで形成された不純
物領域１０３４に含まれるＰ型を付与する不純物元素の
濃度を（ｐ+）と表す（図５（Ａ））。
ソース領域およびドレイン領域を形成するために、Ｐ型
を付与する不純物元素を添加する工程を行う。ここで
は、ゲート電極１０２８をマスクとして、自己整合的に
不純物領域を形成する。このとき、Ｎチャネル型ＴＦＴ
が形成される領域はレジストマスク１０３３で被覆して
おく。そして、ジボラン（Ｂ2Ｈ6）を用いたイオンドー
プ法で不純物領域１０３４を形成した。この領域のボロ
ン（Ｂ）濃度は３×１０20〜３×１０21atoms／cm3とな
るようにする。本明細書中では、ここで形成された不純
物領域１０３４に含まれるＰ型を付与する不純物元素の
濃度を（ｐ+）と表す（図５（Ａ））。
【００６９】次に、Ｎチャネル型ＴＦＴにおいて、ソー
ス領域またはドレイン領域として機能する不純物領域の
形成を行った。レジストのマスク１０３５〜１０３７を
形成し、Ｎ型を付与する不純物元素が添加して不純物領
域１０３８〜１０４２を形成した。これは、フォスフィ
ン（ＰＨ3）を用いたイオンドープ法で行い、この領域
のリン（Ｐ）濃度を１×１０20〜１×１０21atoms／cm3
とした。本明細書中では、ここで形成された不純物領域
１０３８〜１０４２に含まれるＮ型を付与する不純物元
素の濃度を（ｎ+）と表す（図５（Ｂ））。
ス領域またはドレイン領域として機能する不純物領域の
形成を行った。レジストのマスク１０３５〜１０３７を
形成し、Ｎ型を付与する不純物元素が添加して不純物領
域１０３８〜１０４２を形成した。これは、フォスフィ
ン（ＰＨ3）を用いたイオンドープ法で行い、この領域
のリン（Ｐ）濃度を１×１０20〜１×１０21atoms／cm3
とした。本明細書中では、ここで形成された不純物領域
１０３８〜１０４２に含まれるＮ型を付与する不純物元
素の濃度を（ｎ+）と表す（図５（Ｂ））。
【００７０】不純物領域１０３８〜１０４２には、既に
前工程で添加されたリン（Ｐ）またはボロン（Ｂ）が含
まれているが、それに比して十分に高い濃度でリン
（Ｐ）が添加されるので、前工程で添加されたリン
（Ｐ）またはボロン（Ｂ）の影響は考えなくても良い。
また、不純物領域１０３８に添加されたリン（Ｐ）濃度
は図５（Ａ）で添加されたボロン（Ｂ）濃度の１／２〜
１／３なのでｐ型の導電性が確保され、ＴＦＴの特性に
何ら影響を与えることはなかった。
前工程で添加されたリン（Ｐ）またはボロン（Ｂ）が含
まれているが、それに比して十分に高い濃度でリン
（Ｐ）が添加されるので、前工程で添加されたリン
（Ｐ）またはボロン（Ｂ）の影響は考えなくても良い。
また、不純物領域１０３８に添加されたリン（Ｐ）濃度
は図５（Ａ）で添加されたボロン（Ｂ）濃度の１／２〜
１／３なのでｐ型の導電性が確保され、ＴＦＴの特性に
何ら影響を与えることはなかった。
【００７１】そして、画素マトリクス回路のｎチャネル
型ＴＦＴのＬＤＤ領域を形成するためのｎ型を付与する
不純物添加の工程を行った。ここではゲート電極１０３
１をマスクとして自己整合的にｎ型を付与する不純物元
素をイオンドープ法で添加する。添加するリン（Ｐ）の
濃度は１×１０16〜５×１０18atoms／cm3であり、図４
（Ａ）および図５（Ａ）と図５（Ｂ）で添加する不純物
元素の濃度よりも低濃度で添加することで、実質的には
不純物領域１０４３、１０４４のみが形成される。本明
細書中では、この不純物領域１０４３、１０４４に含ま
れるｎ型を付与する不純物元素の濃度を（ｎ--）と表す
（図５（Ｃ））。
型ＴＦＴのＬＤＤ領域を形成するためのｎ型を付与する
不純物添加の工程を行った。ここではゲート電極１０３
１をマスクとして自己整合的にｎ型を付与する不純物元
素をイオンドープ法で添加する。添加するリン（Ｐ）の
濃度は１×１０16〜５×１０18atoms／cm3であり、図４
（Ａ）および図５（Ａ）と図５（Ｂ）で添加する不純物
元素の濃度よりも低濃度で添加することで、実質的には
不純物領域１０４３、１０４４のみが形成される。本明
細書中では、この不純物領域１０４３、１０４４に含ま
れるｎ型を付与する不純物元素の濃度を（ｎ--）と表す
（図５（Ｃ））。
【００７２】その後、それぞれの濃度で添加されたｎ型
またはｐ型を付与する不純物元素を活性化するために熱
処理工程を行う。この工程はファーネスアニール法、レ
ーザーアニール法、またはラピッドサーマルアニール法
（ＲＴＡ法）で行うことができる。ここではファーネス
アニール法で活性化工程を行った。熱処理は酸素濃度が
１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲
気中で４００〜８００℃、代表的には５００〜６００℃
で行うものであり、本実施例では５５０℃で４時間の熱
処理を行った。また、基板１００１に石英基板のような
耐熱性を有するものを使用した場合には、８００℃で１
時間の熱処理としても良く、不純物元素の活性化と、該
不純物元素が添加された不純物領域とチャネル形成領域
との接合を良好に形成することができる。
またはｐ型を付与する不純物元素を活性化するために熱
処理工程を行う。この工程はファーネスアニール法、レ
ーザーアニール法、またはラピッドサーマルアニール法
（ＲＴＡ法）で行うことができる。ここではファーネス
アニール法で活性化工程を行った。熱処理は酸素濃度が
１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲
気中で４００〜８００℃、代表的には５００〜６００℃
で行うものであり、本実施例では５５０℃で４時間の熱
処理を行った。また、基板１００１に石英基板のような
耐熱性を有するものを使用した場合には、８００℃で１
時間の熱処理としても良く、不純物元素の活性化と、該
不純物元素が添加された不純物領域とチャネル形成領域
との接合を良好に形成することができる。
【００７３】この熱処理において、ゲート電極１０２８
〜１０３１と容量配線１０３２形成する金属膜１０２８
ｂ〜１０３２ｂは、表面から５〜８０ｎｍの厚さで導電
層（Ｃ）１０２８ｃ〜１０３２ｃが形成される。例え
ば、導電層（Ｂ）１０２８ｂ〜１０３２ｂがタングステ
ン（Ｗ）の場合には窒化タングステン（ＷＮ）が形成さ
れ、タンタル（Ｔａ）の場合には窒化タンタル（Ｔａ
Ｎ）を形成することができる。また、導電層（Ｃ）１０
２８ｃ〜１０３２ｃは、窒素またはアンモニアなどを用
いた窒素を含むプラズマ雰囲気にゲート電極１０２８〜
１０３１を晒しても同様に形成すりことができる。さら
に、３〜１００％の水素を含む雰囲気中で、３００〜４
５０℃で１〜１２時間の熱処理を行い、島状半導体層を
水素化する工程を行った。この工程は熱的に励起された
水素により半導体層のダングリングボンドを終端する工
程である。水素化の他の手段として、プラズマ水素化
（プラズマにより励起された水素を用いる）を行っても
良い。
〜１０３１と容量配線１０３２形成する金属膜１０２８
ｂ〜１０３２ｂは、表面から５〜８０ｎｍの厚さで導電
層（Ｃ）１０２８ｃ〜１０３２ｃが形成される。例え
ば、導電層（Ｂ）１０２８ｂ〜１０３２ｂがタングステ
ン（Ｗ）の場合には窒化タングステン（ＷＮ）が形成さ
れ、タンタル（Ｔａ）の場合には窒化タンタル（Ｔａ
Ｎ）を形成することができる。また、導電層（Ｃ）１０
２８ｃ〜１０３２ｃは、窒素またはアンモニアなどを用
いた窒素を含むプラズマ雰囲気にゲート電極１０２８〜
１０３１を晒しても同様に形成すりことができる。さら
に、３〜１００％の水素を含む雰囲気中で、３００〜４
５０℃で１〜１２時間の熱処理を行い、島状半導体層を
水素化する工程を行った。この工程は熱的に励起された
水素により半導体層のダングリングボンドを終端する工
程である。水素化の他の手段として、プラズマ水素化
（プラズマにより励起された水素を用いる）を行っても
良い。
【００７４】島状半導体層が、非晶質シリコン膜から触
媒元素を用いる結晶化の方法で作製された場合、島状半
導体層中には微量の触媒元素が残留する。勿論、そのよ
うな状態でもＴＦＴを完成させることが可能であるが、
残留する触媒元素を少なくともチャネル形成領域から除
去する方がより好ましい。この触媒元素を除去する手段
の一つにリン（Ｐ）によるゲッタリング作用を利用する
手段がある。ゲッタリングに必要なリン（Ｐ）の濃度は
図５（Ｂ）で形成した不純物領域（ｎ+）と同程度であ
り、ここで実施される活性化工程の熱処理により、ｎチ
ャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形
成領域から触媒元素をゲッタリングをすることができた
（図５（Ｄ））。
媒元素を用いる結晶化の方法で作製された場合、島状半
導体層中には微量の触媒元素が残留する。勿論、そのよ
うな状態でもＴＦＴを完成させることが可能であるが、
残留する触媒元素を少なくともチャネル形成領域から除
去する方がより好ましい。この触媒元素を除去する手段
の一つにリン（Ｐ）によるゲッタリング作用を利用する
手段がある。ゲッタリングに必要なリン（Ｐ）の濃度は
図５（Ｂ）で形成した不純物領域（ｎ+）と同程度であ
り、ここで実施される活性化工程の熱処理により、ｎチ
ャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形
成領域から触媒元素をゲッタリングをすることができた
（図５（Ｄ））。
【００７５】活性化および水素化の工程が終了したら、
ゲート配線とする第２の導電膜を形成する。この第２の
導電膜は低抵抗材料であるアルミニウム（Ａｌ）や銅
（Ｃｕ）を主成分とする導電層（Ｄ）と、にチタン（Ｔ
ｉ）やタンタル（Ｔａ）、タングステン（Ｗ）、モリブ
デン（Ｍｏ）から成る導電層（Ｅ）とで形成すると良
い。本実施例では、チタン（Ｔｉ）を０．１〜２重量％
含むアルミニウム（Ａｌ）膜を導電層（Ｄ）１０４５と
し、チタン（Ｔｉ）膜を導電層（Ｅ）１０４６として形
成した。導電層（Ｄ）１０４５は２００〜４００ｎｍ
（好ましくは２５０〜３５０ｎｍ）とすれば良く、導電
層（Ｅ）１０４６は５０〜２００（好ましくは１００〜
１５０ｎｍ）で形成すれば良い（図６（Ａ））。
ゲート配線とする第２の導電膜を形成する。この第２の
導電膜は低抵抗材料であるアルミニウム（Ａｌ）や銅
（Ｃｕ）を主成分とする導電層（Ｄ）と、にチタン（Ｔ
ｉ）やタンタル（Ｔａ）、タングステン（Ｗ）、モリブ
デン（Ｍｏ）から成る導電層（Ｅ）とで形成すると良
い。本実施例では、チタン（Ｔｉ）を０．１〜２重量％
含むアルミニウム（Ａｌ）膜を導電層（Ｄ）１０４５と
し、チタン（Ｔｉ）膜を導電層（Ｅ）１０４６として形
成した。導電層（Ｄ）１０４５は２００〜４００ｎｍ
（好ましくは２５０〜３５０ｎｍ）とすれば良く、導電
層（Ｅ）１０４６は５０〜２００（好ましくは１００〜
１５０ｎｍ）で形成すれば良い（図６（Ａ））。
【００７６】そして、ゲート電極に接続するゲート配線
を形成するために導電層（Ｅ）１０４６と導電層（Ｄ）
１０４５とをエッチング処理して、ゲート配線１０４
７、１０４８と容量配線１０４９を形成た。エッチング
処理は最初にＳｉＣｌ4とＣｌ2とＢＣｌ3との混合ガス
を用いたドライエッチング法で導電層（Ｅ）の表面から
導電層（Ｄ）の途中まで除去し、その後リン酸系のエッ
チング溶液によるウエットエッチングで導電層（Ｄ）を
除去することにより、下地との選択加工性を保ってゲー
ト配線を形成することができる。
を形成するために導電層（Ｅ）１０４６と導電層（Ｄ）
１０４５とをエッチング処理して、ゲート配線１０４
７、１０４８と容量配線１０４９を形成た。エッチング
処理は最初にＳｉＣｌ4とＣｌ2とＢＣｌ3との混合ガス
を用いたドライエッチング法で導電層（Ｅ）の表面から
導電層（Ｄ）の途中まで除去し、その後リン酸系のエッ
チング溶液によるウエットエッチングで導電層（Ｄ）を
除去することにより、下地との選択加工性を保ってゲー
ト配線を形成することができる。
【００７７】図１７には、図６（Ｃ）における、破線Ａ
−Ａ’部の上面図が示されている。図１７に示される様
に、ゲート電極１００４および１００５はゲート配線１
０４７の一部と重なり、電気的に接触している様子がわ
かる。
−Ａ’部の上面図が示されている。図１７に示される様
に、ゲート電極１００４および１００５はゲート配線１
０４７の一部と重なり、電気的に接触している様子がわ
かる。
【００７８】第１の層間絶縁膜１０５０は５００〜１５
００ｎｍの厚さで酸化シリコン膜または酸化窒化シリコ
ン膜で形成され、その後、それぞれの島状半導体層に形
成されたソース領域またはドレイン領域に達するコンタ
クトホールを形成し、ソース配線１０５１〜１０５４
と、ドレイン配線１０５５〜１０５８を形成する。図示
していないが、本実施例ではこの電極を、Ｔｉ膜を１０
０ｎｍ、Ｔｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜
１５０ｎｍをスパッタ法で連続して形成した３層構造の
積層膜とした。
００ｎｍの厚さで酸化シリコン膜または酸化窒化シリコ
ン膜で形成され、その後、それぞれの島状半導体層に形
成されたソース領域またはドレイン領域に達するコンタ
クトホールを形成し、ソース配線１０５１〜１０５４
と、ドレイン配線１０５５〜１０５８を形成する。図示
していないが、本実施例ではこの電極を、Ｔｉ膜を１０
０ｎｍ、Ｔｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜
１５０ｎｍをスパッタ法で連続して形成した３層構造の
積層膜とした。
【００７９】次に、パッシベーション膜１０５９とし
て、窒化シリコン膜、酸化シリコン膜、または窒化酸化
シリコン膜を５０〜５００ｎｍ（代表的には１００〜３
００ｎｍ）の厚さで形成する。この状態で水素化処理を
行うとＴＦＴの特性向上に対して好ましい結果が得られ
た。例えば、３〜１００％の水素を含む雰囲気中で、３
００〜４５０℃で１〜１２時間の熱処理を行うと良く、
あるいはプラズマ水素化法を用いても同様の効果が得ら
れた。なお、ここで後に画素電極とドレイン配線を接続
するためのコンタクトホールを形成する位置において、
パッシベーション膜１０５９に開口部を形成しておいて
も良い（図６（Ｃ））。
て、窒化シリコン膜、酸化シリコン膜、または窒化酸化
シリコン膜を５０〜５００ｎｍ（代表的には１００〜３
００ｎｍ）の厚さで形成する。この状態で水素化処理を
行うとＴＦＴの特性向上に対して好ましい結果が得られ
た。例えば、３〜１００％の水素を含む雰囲気中で、３
００〜４５０℃で１〜１２時間の熱処理を行うと良く、
あるいはプラズマ水素化法を用いても同様の効果が得ら
れた。なお、ここで後に画素電極とドレイン配線を接続
するためのコンタクトホールを形成する位置において、
パッシベーション膜１０５９に開口部を形成しておいて
も良い（図６（Ｃ））。
【００８０】その後、有機樹脂からなる第２層間絶縁膜
１０６０を１．０〜１．５μｍの厚さに形成する。有機
樹脂としては、ポリイミド、アクリル、ポリアミド、ポ
リイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使
用することができる。ここでは、基板に塗布後、熱重合
するタイプのポリイミドを用い、３００℃で焼成して形
成した。
１０６０を１．０〜１．５μｍの厚さに形成する。有機
樹脂としては、ポリイミド、アクリル、ポリアミド、ポ
リイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使
用することができる。ここでは、基板に塗布後、熱重合
するタイプのポリイミドを用い、３００℃で焼成して形
成した。
【００８１】次に、第２層間絶縁膜にコンタクトホール
を形成し、ドライバ等の駆動回路を構成するｐチャネル
型ＴＦＴおよびｎチャネル型ＴＦＴのソースまたはドレ
イン電極に接続する第３配線１０６１、１０６２および
１０６３を形成する（図７）。本実施例においては、第
３配線１０６１、１０６２および１０６３には、ソース
電極およびドレイン電極と同じ材料が用いられた。ま
た、第３配線１０６１、１０６２および１０６３には、
他の金属が用いられても良い。
を形成し、ドライバ等の駆動回路を構成するｐチャネル
型ＴＦＴおよびｎチャネル型ＴＦＴのソースまたはドレ
イン電極に接続する第３配線１０６１、１０６２および
１０６３を形成する（図７）。本実施例においては、第
３配線１０６１、１０６２および１０６３には、ソース
電極およびドレイン電極と同じ材料が用いられた。ま
た、第３配線１０６１、１０６２および１０６３には、
他の金属が用いられても良い。
【００８２】その後、有機樹脂からなる第３層間絶縁膜
１０６４を１．０〜１．５μｍの厚さに形成する。有機
樹脂としては、第２層間絶縁膜と同様の樹脂をもちいる
ことができる。ここでは、基板に塗布後、熱重合するタ
イプのポリイミドを用い、３００℃で焼成して形成し
た。
１０６４を１．０〜１．５μｍの厚さに形成する。有機
樹脂としては、第２層間絶縁膜と同様の樹脂をもちいる
ことができる。ここでは、基板に塗布後、熱重合するタ
イプのポリイミドを用い、３００℃で焼成して形成し
た。
【００８３】そして、第２層間絶縁膜１０６０および第
３層間絶縁膜１０６４にドレイン配線１０５８に達する
コンタクトホールを形成し、画素電極１０６５を形成す
る。本発明の反射型液晶表示装置においては、画素電極
は金属膜を用いる。本実施例では、本実施例では、Ｔｉ
膜を３００ｎｍに形成し、その後ＡｌとＴｉの合金膜を
１００ｎｍに形成した（図７）。
３層間絶縁膜１０６４にドレイン配線１０５８に達する
コンタクトホールを形成し、画素電極１０６５を形成す
る。本発明の反射型液晶表示装置においては、画素電極
は金属膜を用いる。本実施例では、本実施例では、Ｔｉ
膜を３００ｎｍに形成し、その後ＡｌとＴｉの合金膜を
１００ｎｍに形成した（図７）。
【００８４】こうして同一基板上に、駆動回路ＴＦＴと
画素部の画素ＴＦＴとを有した基板を完成させることが
できた。駆動回路にはｐチャネル型ＴＦＴ８０１、第１
のｎチャネル型ＴＦＴ８０２、第２のｎチャネル型ＴＦ
Ｔ８０３、画素部には画素ＴＦＴ８０４、保持容量８０
５が形成されている。本明細書では便宜上このような基
板をアクティブマトリクス基板と呼んでいる。
画素部の画素ＴＦＴとを有した基板を完成させることが
できた。駆動回路にはｐチャネル型ＴＦＴ８０１、第１
のｎチャネル型ＴＦＴ８０２、第２のｎチャネル型ＴＦ
Ｔ８０３、画素部には画素ＴＦＴ８０４、保持容量８０
５が形成されている。本明細書では便宜上このような基
板をアクティブマトリクス基板と呼んでいる。
【００８５】次に、上記の工程によって作製されたアク
ティブマトリクス基板をもとに、反射型液晶表示装置を
作製する工程を説明する。
ティブマトリクス基板をもとに、反射型液晶表示装置を
作製する工程を説明する。
【００８６】図７の状態のアクティブマトリクス基板に
配向膜１０６６を形成する。本実施例では、配向膜１０
６６にはポリイミドを用いた。次に、対向基板を用意す
る。対向基板は、ガラス基板１０６７、透明導電膜から
なる対向電極１０６８、配向膜１０６９とで構成され
る。
配向膜１０６６を形成する。本実施例では、配向膜１０
６６にはポリイミドを用いた。次に、対向基板を用意す
る。対向基板は、ガラス基板１０６７、透明導電膜から
なる対向電極１０６８、配向膜１０６９とで構成され
る。
【００８７】なお、本実施例では、配向膜には、液晶分
子が基板に対して平行に配向するようなポリイミド膜を
用いた。なお、配向膜形成後、ラビング処理を施すこと
により、液晶分子がある一定のプレチルト角を持って平
行配向するようにした。
子が基板に対して平行に配向するようなポリイミド膜を
用いた。なお、配向膜形成後、ラビング処理を施すこと
により、液晶分子がある一定のプレチルト角を持って平
行配向するようにした。
【００８８】次に、上記の工程を経たアクティブマトリ
クス基板と対向基板とを公知のセル組み工程によって、
シール材やスペーサ（共に図示せず）などを介して貼り
合わせる。その後、両基板の間に液晶１０７０を注入
し、封止剤（図示せず）によって完全に封止する。よっ
て、図８に示すような反射型液晶表示装置が完成する。
クス基板と対向基板とを公知のセル組み工程によって、
シール材やスペーサ（共に図示せず）などを介して貼り
合わせる。その後、両基板の間に液晶１０７０を注入
し、封止剤（図示せず）によって完全に封止する。よっ
て、図８に示すような反射型液晶表示装置が完成する。
【００８９】なお本実施例では、反射型液晶表示装置が
ＴＮ（ツイスト）モードによって表示を行うようにし
た。そのため、偏光板（図示せず）が反射型液晶表示装
置の上部に配置された。
ＴＮ（ツイスト）モードによって表示を行うようにし
た。そのため、偏光板（図示せず）が反射型液晶表示装
置の上部に配置された。
【００９０】駆動回路のｐチャネル型ＴＦＴ８０１に
は、島状半導体層１００４にチャネル形成領域８０６、
ソース領域８０７ａ、８０７ｂ、ドレイン領域８０８
ａ，８０８ｂを有している。第１のｎチャネル型ＴＦＴ
８０２には、島状半導体層１００５にチャネル形成領域
８０９、ゲート電極１０２９と重なるＬＤＤ領域８１０
（以降、このようなＬＤＤ領域をＬovと記す）、ソース
領域８１１、ドレイン領域８１２を有している。このＬ
ov領域のチャネル長方向の長さは０．５〜３．０μｍ、
好ましくは１．０〜１．５μｍとした。第２のｎチャネ
ル型ＴＦＴ８０３には、島状半導体層１００６にチャネ
ル形成領域８１３、ＬＤＤ領域８１４、８１５、ソース
領域８１６、ドレイン領域８１７を有している。このＬ
ＤＤ領域はＬov領域とゲート電極１０３０と重ならない
ＬＤＤ領域（以降、このようなＬＤＤ領域をＬoffと記
す）とが形成され、このＬoff領域のチャネル長方向の
長さは０．３〜２．０μｍ、好ましくは０．５〜１．５
μｍである。画素ＴＦＴ８０４には、島状半導体層１０
０７にチャネル形成領域８１８、８１９、Ｌoff領域８
２０〜８２３、ソースまたはドレイン領域８２４〜８２
６を有している。Ｌoff領域のチャネル長方向の長さは
０．５〜３．０μｍ、好ましくは１．５〜２．５μｍで
ある。さらに、容量配線１３２、１４９と、ゲート絶縁
膜と同じ材料から成る絶縁膜と、画素ＴＦＴ８０４のド
レイン領域８２６に接続し、ｎ型を付与する不純物元素
が添加された半導体層８２７とから保持容量８０５が形
成されている。図８では画素ＴＦＴ８０４をダブルゲー
ト構造としたが、シングルゲート構造でも良いし、複数
のゲート電極を設けたマルチゲート構造としても差し支
えない。
は、島状半導体層１００４にチャネル形成領域８０６、
ソース領域８０７ａ、８０７ｂ、ドレイン領域８０８
ａ，８０８ｂを有している。第１のｎチャネル型ＴＦＴ
８０２には、島状半導体層１００５にチャネル形成領域
８０９、ゲート電極１０２９と重なるＬＤＤ領域８１０
（以降、このようなＬＤＤ領域をＬovと記す）、ソース
領域８１１、ドレイン領域８１２を有している。このＬ
ov領域のチャネル長方向の長さは０．５〜３．０μｍ、
好ましくは１．０〜１．５μｍとした。第２のｎチャネ
ル型ＴＦＴ８０３には、島状半導体層１００６にチャネ
ル形成領域８１３、ＬＤＤ領域８１４、８１５、ソース
領域８１６、ドレイン領域８１７を有している。このＬ
ＤＤ領域はＬov領域とゲート電極１０３０と重ならない
ＬＤＤ領域（以降、このようなＬＤＤ領域をＬoffと記
す）とが形成され、このＬoff領域のチャネル長方向の
長さは０．３〜２．０μｍ、好ましくは０．５〜１．５
μｍである。画素ＴＦＴ８０４には、島状半導体層１０
０７にチャネル形成領域８１８、８１９、Ｌoff領域８
２０〜８２３、ソースまたはドレイン領域８２４〜８２
６を有している。Ｌoff領域のチャネル長方向の長さは
０．５〜３．０μｍ、好ましくは１．５〜２．５μｍで
ある。さらに、容量配線１３２、１４９と、ゲート絶縁
膜と同じ材料から成る絶縁膜と、画素ＴＦＴ８０４のド
レイン領域８２６に接続し、ｎ型を付与する不純物元素
が添加された半導体層８２７とから保持容量８０５が形
成されている。図８では画素ＴＦＴ８０４をダブルゲー
ト構造としたが、シングルゲート構造でも良いし、複数
のゲート電極を設けたマルチゲート構造としても差し支
えない。
【００９１】以上の様に本発明は、画素ＴＦＴおよびド
ライバが要求する仕様に応じて各回路を構成するＴＦＴ
の構造を最適化し、液晶表示装置の動作性能と信頼性を
向上させることを可能とすることができる。さらにゲー
ト電極を耐熱性を有する導電性材料で形成することによ
りＬＤＤ領域やソース領域およびドレイン領域の活性化
を容易とし、ゲート配線低抵抗材料で形成することによ
り、配線抵抗を十分低減できる。従って、画素部（画面
サイズ）が４インチクラス以上の表示装置にも適用する
ことができる。
ライバが要求する仕様に応じて各回路を構成するＴＦＴ
の構造を最適化し、液晶表示装置の動作性能と信頼性を
向上させることを可能とすることができる。さらにゲー
ト電極を耐熱性を有する導電性材料で形成することによ
りＬＤＤ領域やソース領域およびドレイン領域の活性化
を容易とし、ゲート配線低抵抗材料で形成することによ
り、配線抵抗を十分低減できる。従って、画素部（画面
サイズ）が４インチクラス以上の表示装置にも適用する
ことができる。
【００９２】（実施例２）
【００９３】図９を参照する。図９には、本発明の反射
型液晶表示装置のアクティブマトリクス基板の上面図が
示されている。説明の便宜上、図の一部分は透視図とし
ている。また、説明の便宜上、対向基板は省略されてい
る。
型液晶表示装置のアクティブマトリクス基板の上面図が
示されている。説明の便宜上、図の一部分は透視図とし
ている。また、説明の便宜上、対向基板は省略されてい
る。
【００９４】図９に示される本発明の反射型液晶表示装
置において、９０１はアクティブマトリクス基板、９０
２および９０３はソースドライバ、９０４はゲートドラ
イバ、９０５はデジタルビデオデータ分割回路、９０６
は画素部、９０７はＦＰＣ端子である。
置において、９０１はアクティブマトリクス基板、９０
２および９０３はソースドライバ、９０４はゲートドラ
イバ、９０５はデジタルビデオデータ分割回路、９０６
は画素部、９０７はＦＰＣ端子である。
【００９５】本実施例の反射型液晶表示装置において
も、ソースドライバ、ゲートドライバおよびデジタルビ
デオデータ分割回路等の駆動回路が画素部の画素電極の
下部に配置されている。
も、ソースドライバ、ゲートドライバおよびデジタルビ
デオデータ分割回路等の駆動回路が画素部の画素電極の
下部に配置されている。
【００９６】図１０を参照する。図１０には、本実施例
の反射型液晶表示装置の回路ブロック図が示されてい
る。ソースドライバ９０１は、ＤＦＦ回路（レジスタ回
路）９０１−１、ラッチ回路９０１−２、セレクタ回路
（１）９０１−３、Ｄ／Ａ変換回路９０１−４、セレク
タ回路（２）９０１−５を有している。その他、バッフ
ァ回路やレベルシフタ回路（いずれも図示せず）を有し
ている。また、説明の便宜上、Ｄ／Ａ変換回路９０１−
４にはレベルシフタ回路が含まれている。
の反射型液晶表示装置の回路ブロック図が示されてい
る。ソースドライバ９０１は、ＤＦＦ回路（レジスタ回
路）９０１−１、ラッチ回路９０１−２、セレクタ回路
（１）９０１−３、Ｄ／Ａ変換回路９０１−４、セレク
タ回路（２）９０１−５を有している。その他、バッフ
ァ回路やレベルシフタ回路（いずれも図示せず）を有し
ている。また、説明の便宜上、Ｄ／Ａ変換回路９０１−
４にはレベルシフタ回路が含まれている。
【００９７】また、９０３はゲイトドライバであり、シ
フトレジスタ回路、バッファ回路、レベルシフタ回路等
（いずれも図示せず）を有している。
フトレジスタ回路、バッファ回路、レベルシフタ回路等
（いずれも図示せず）を有している。
【００９８】画素部９０４は、６４０×ＲＧＢ×４８０
の画素を有している。各画素には画素ＴＦＴが配置され
ており、各画素ＴＦＴのソース領域にはソース信号線
が、ゲート電極にはゲート信号線が電気的に接続されて
いる。また、各画素ＴＦＴのドレイン領域には画素電極
が電気的に接続されている。各画素ＴＦＴは、各画素Ｔ
ＦＴに電気的に接続された画素電極への映像信号（階調
電圧）の供給を制御している。各画素電極に映像信号
（階調電圧）が供給され、各画素電極と対向電極との間
に挟まれた液晶に電圧が印加され液晶が駆動される。
の画素を有している。各画素には画素ＴＦＴが配置され
ており、各画素ＴＦＴのソース領域にはソース信号線
が、ゲート電極にはゲート信号線が電気的に接続されて
いる。また、各画素ＴＦＴのドレイン領域には画素電極
が電気的に接続されている。各画素ＴＦＴは、各画素Ｔ
ＦＴに電気的に接続された画素電極への映像信号（階調
電圧）の供給を制御している。各画素電極に映像信号
（階調電圧）が供給され、各画素電極と対向電極との間
に挟まれた液晶に電圧が印加され液晶が駆動される。
【００９９】９０５はデジタルビデオデータ分割回路
（ＳＰＣ；Serial-to-Parallel Conversion Circuitと
呼ぶこともある）である。９０５−Ｒ、９０５−Ｇ、９
０５−Ｂには、それぞれ、赤、緑、青の映像に対応する
デジタルビデオデータが入力される。デジタルビデオデ
ータ分割回路９０５は、外部から入力されるデジタルビ
デオデータの周波数を１／ｘに落とすための回路である
（ｘは２以上の自然数）。外部から入力されるデジタル
ビデオデータを分割することにより、駆動回路の動作に
必要な信号の周波数も1／ｘに落とすことができる。本
実施例の液晶表示装置においては、デジタルビデオデー
タ分割回路９０５は、外部から入力される８０ＭＨｚの
８ビットデジタルビデオデータを１０ＭＨｚに落としソ
ースドライバに出力する。
（ＳＰＣ；Serial-to-Parallel Conversion Circuitと
呼ぶこともある）である。９０５−Ｒ、９０５−Ｇ、９
０５−Ｂには、それぞれ、赤、緑、青の映像に対応する
デジタルビデオデータが入力される。デジタルビデオデ
ータ分割回路９０５は、外部から入力されるデジタルビ
デオデータの周波数を１／ｘに落とすための回路である
（ｘは２以上の自然数）。外部から入力されるデジタル
ビデオデータを分割することにより、駆動回路の動作に
必要な信号の周波数も1／ｘに落とすことができる。本
実施例の液晶表示装置においては、デジタルビデオデー
タ分割回路９０５は、外部から入力される８０ＭＨｚの
８ビットデジタルビデオデータを１０ＭＨｚに落としソ
ースドライバに出力する。
【０１００】本実施例の反射型液晶表示装置によると、
ソースドライバおよびゲートドライバだけでなく、デジ
タルビデオデータ分割回路をも画素部の画素電極下部に
設けることができる。このように、本発明は、駆動回路
の面積が大きいデジタルドライバに特に有利であること
がわかる。
ソースドライバおよびゲートドライバだけでなく、デジ
タルビデオデータ分割回路をも画素部の画素電極下部に
設けることができる。このように、本発明は、駆動回路
の面積が大きいデジタルドライバに特に有利であること
がわかる。
【０１０１】また、本実施例の反射型液晶表示装置に
は、イメージセンサ等の素子を一体形成しても良い。
は、イメージセンサ等の素子を一体形成しても良い。
【０１０２】（実施例３）
【０１０３】図１１を参照する。図１１には、本発明の
反射型液晶表示装置のアクティブマトリクス基板の上面
図が示されている。説明の便宜上、図の一部分は透視図
としている。また、説明の便宜上、対向基板は省略され
ている。
反射型液晶表示装置のアクティブマトリクス基板の上面
図が示されている。説明の便宜上、図の一部分は透視図
としている。また、説明の便宜上、対向基板は省略され
ている。
【０１０４】図１１に示される本発明の反射型液晶表示
装置において、１１０１はアクティブマトリクス基板、
１１０２および１１０３はソースドライバ、１１０４、
１１０５および１１０６はゲートドライバ、１１０７は
画素部、１１０８はＦＰＣ端子である。
装置において、１１０１はアクティブマトリクス基板、
１１０２および１１０３はソースドライバ、１１０４、
１１０５および１１０６はゲートドライバ、１１０７は
画素部、１１０８はＦＰＣ端子である。
【０１０５】図１１に示すように、本発明の反射型アク
ティブマトリクス型液晶表示装置においては、比較的自
由にドライバ回路を配置することができる。本実施例の
ドライバの配置によると、アクティブマトリクス回路の
駆動を分割し、時分割駆動、多点同時駆動も可能とな
る。
ティブマトリクス型液晶表示装置においては、比較的自
由にドライバ回路を配置することができる。本実施例の
ドライバの配置によると、アクティブマトリクス回路の
駆動を分割し、時分割駆動、多点同時駆動も可能とな
る。
【０１０６】（実施例４）
【０１０７】本実施例の反射型液晶表示装置の断面図を
図１２に示す。本実施例の反射型液晶表示装置において
は、アクティブマトリクス基板上に形成されたＴＦＴが
逆スタガ型の構造をとっている。
図１２に示す。本実施例の反射型液晶表示装置において
は、アクティブマトリクス基板上に形成されたＴＦＴが
逆スタガ型の構造をとっている。
【０１０８】基板２００１は絶縁表面を有するものであ
り、ガラス基板、石英基板、プラスチック基板などの絶
縁基板の他に、表面に絶縁被膜が形成された金属基板、
シリコン基板、或いはセラミック基板などを適用するこ
とが可能である。ガラス基板は、例えばコーニング社の
＃１７３７基板に代表されるような、低アルカリガラス
基板を適用することが望ましい。さらに、その表面に酸
化シリコンまたは窒化シリコンを主成分として含む絶縁
膜が密接形成されていると好ましい。図１２には、この
基板２００１上に形成された画素部のｎチャネル型ＴＦ
Ｔ２０４２、保持容量２０４３、ドライバ等の駆動回路
のｎチャネル型ＴＦＴ２０４１ならびにｐチャネル型Ｔ
ＦＴ２０４０が示されている。
り、ガラス基板、石英基板、プラスチック基板などの絶
縁基板の他に、表面に絶縁被膜が形成された金属基板、
シリコン基板、或いはセラミック基板などを適用するこ
とが可能である。ガラス基板は、例えばコーニング社の
＃１７３７基板に代表されるような、低アルカリガラス
基板を適用することが望ましい。さらに、その表面に酸
化シリコンまたは窒化シリコンを主成分として含む絶縁
膜が密接形成されていると好ましい。図１２には、この
基板２００１上に形成された画素部のｎチャネル型ＴＦ
Ｔ２０４２、保持容量２０４３、ドライバ等の駆動回路
のｎチャネル型ＴＦＴ２０４１ならびにｐチャネル型Ｔ
ＦＴ２０４０が示されている。
【０１０９】ゲート電極２００２〜２００５はアルミニ
ウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ク
ロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン
（Ｗ）、ニッケル（Ｎｉ）、銅（Ｃｕ）から選ばれた一
種または複数種の元素を含む材料から形成され、端面が
テーパー形状となるようにパターン形成する。また、図
示していないが、前記材料の積層構造としても良い。例
えば、基板側から窒化タンタル（ＴａＮ）とＴａの２層
構造としても良い。さらに、ゲート電極の表面に陽極酸
化法などで酸化物を被覆形成しておいても良い。
ウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ク
ロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン
（Ｗ）、ニッケル（Ｎｉ）、銅（Ｃｕ）から選ばれた一
種または複数種の元素を含む材料から形成され、端面が
テーパー形状となるようにパターン形成する。また、図
示していないが、前記材料の積層構造としても良い。例
えば、基板側から窒化タンタル（ＴａＮ）とＴａの２層
構造としても良い。さらに、ゲート電極の表面に陽極酸
化法などで酸化物を被覆形成しておいても良い。
【０１１０】ゲート電極を覆って形成するゲート絶縁膜
は、窒化シリコン膜２００６と酸化シリコン膜２００７
とから形成されている。ここでは２層構造で示したが、
１層構造としても良いし、前記材料に限定される必要は
ない。ゲート絶縁膜の厚さは２０〜２００ｎｍ、好まし
くは７０〜１５０ｎｍとすると良い。
は、窒化シリコン膜２００６と酸化シリコン膜２００７
とから形成されている。ここでは２層構造で示したが、
１層構造としても良いし、前記材料に限定される必要は
ない。ゲート絶縁膜の厚さは２０〜２００ｎｍ、好まし
くは７０〜１５０ｎｍとすると良い。
【０１１１】基板２００１側からゲート電極、ゲート絶
縁膜の順に形成した後に、ＴＦＴの活性層には結晶性半
導体膜を適用し島状にパターン形成する。結晶質半導体
膜の作製方法に特に限定はないが、非晶質シリコン膜を
レーザー結晶化技術または熱結晶化技術、或いは非晶質
シリコンの結晶化を助長する触媒元素を用いる結晶化の
技術で作製した結晶質シリコン膜を用いることが最も望
ましい。勿論、他の半導体材料で代用することも可能で
ある。活性層の厚さは２０〜１５０ｎｍ、好ましくは３
０〜７５ｎｍで形成する。
縁膜の順に形成した後に、ＴＦＴの活性層には結晶性半
導体膜を適用し島状にパターン形成する。結晶質半導体
膜の作製方法に特に限定はないが、非晶質シリコン膜を
レーザー結晶化技術または熱結晶化技術、或いは非晶質
シリコンの結晶化を助長する触媒元素を用いる結晶化の
技術で作製した結晶質シリコン膜を用いることが最も望
ましい。勿論、他の半導体材料で代用することも可能で
ある。活性層の厚さは２０〜１５０ｎｍ、好ましくは３
０〜７５ｎｍで形成する。
【０１１２】駆動回路のｐチャネル型ＴＦＴ２０４０の
活性層には、チャネル形成領域２００９、ソース領域２
０１０、ドレイン領域２０１１が形成されている。ｎチ
ャネル型ＴＦＴ２０４１の活性層には、チャネル形成領
域２０１２、ソース領域２０１５、ドレイン領域２０１
６、ＬＤＤ領域２０１３、２０１４が形成されている。
このＬＤＤ領域２０１３、２０１４にはｎ型を付与する
不純物元素が５×１０ 17〜５×１０18ｃｍ-3の濃度で含
まれている。ｎ型を付与する不純物元素には、半導体技
術の分野で周知のものであれば良く、代表的にはリン
（Ｐ）や砒素（Ａｓ）などを用いれば良い。ＬＤＤ領域
２０１３、２０１４はゲート電極２００３とゲート絶縁
膜とを介して重なるように設けられたＧＯＬＤ構造とな
っている。
活性層には、チャネル形成領域２００９、ソース領域２
０１０、ドレイン領域２０１１が形成されている。ｎチ
ャネル型ＴＦＴ２０４１の活性層には、チャネル形成領
域２０１２、ソース領域２０１５、ドレイン領域２０１
６、ＬＤＤ領域２０１３、２０１４が形成されている。
このＬＤＤ領域２０１３、２０１４にはｎ型を付与する
不純物元素が５×１０ 17〜５×１０18ｃｍ-3の濃度で含
まれている。ｎ型を付与する不純物元素には、半導体技
術の分野で周知のものであれば良く、代表的にはリン
（Ｐ）や砒素（Ａｓ）などを用いれば良い。ＬＤＤ領域
２０１３、２０１４はゲート電極２００３とゲート絶縁
膜とを介して重なるように設けられたＧＯＬＤ構造とな
っている。
【０１１３】画素部のｎチャネル型ＴＦＴ（画素ＴＦ
Ｔ）２０４２の活性層にはチャネル形成領域２０１７、
２０２２、ソースまたはドレイン領域２０２０、２０２
１、２０２５、ＬＤＤ領域２０１８ａ、２０１８ｂ、２
０１９ａ、２０１９ｂ、２０２３ａ、２０２３ｂ、２０
２４ａ、２０２４ｂが設けられている。このＬＤＤ領域
のｎ型を付与する不純物濃度は１×１０17〜２．５×１
０18ｃｍ-3の範囲にすれば良いが、駆動回路のｎチャネ
ル型ＴＦＴのＬＤＤ領域２０１３、２０１４の不純物濃
度よりも１／２から１／５の濃度とするのが好ましい。
Ｔ）２０４２の活性層にはチャネル形成領域２０１７、
２０２２、ソースまたはドレイン領域２０２０、２０２
１、２０２５、ＬＤＤ領域２０１８ａ、２０１８ｂ、２
０１９ａ、２０１９ｂ、２０２３ａ、２０２３ｂ、２０
２４ａ、２０２４ｂが設けられている。このＬＤＤ領域
のｎ型を付与する不純物濃度は１×１０17〜２．５×１
０18ｃｍ-3の範囲にすれば良いが、駆動回路のｎチャネ
ル型ＴＦＴのＬＤＤ領域２０１３、２０１４の不純物濃
度よりも１／２から１／５の濃度とするのが好ましい。
【０１１４】駆動回路のｎチャネル型ＴＦＴのＬＤＤ領
域は、ドレイン近傍の高電界を緩和してホットキャリア
注入によるオン電流値の劣化を防ぐことを主な目的とし
て設けるものであり、そのために適したｎ型を付与する
不純物元素の濃度は５×１０ 17〜５×１０18ｃｍ-3とす
れば良かった。一方、画素部のｎチャネル型ＴＦＴのＬ
ＤＤ領域は、オフ電流値を低減することを主たる目的と
するために設けられる。
域は、ドレイン近傍の高電界を緩和してホットキャリア
注入によるオン電流値の劣化を防ぐことを主な目的とし
て設けるものであり、そのために適したｎ型を付与する
不純物元素の濃度は５×１０ 17〜５×１０18ｃｍ-3とす
れば良かった。一方、画素部のｎチャネル型ＴＦＴのＬ
ＤＤ領域は、オフ電流値を低減することを主たる目的と
するために設けられる。
【０１１５】この駆動回路のｎチャネル型ＴＦＴのゲー
ト電極と重なるＬＤＤ領域（以下、Ｌov領域という。
尚、ov はoverlapの意味である。）のチャネル長方向
の長さは、チャネル長３〜８μｍに対して０．５〜３．
０μｍ、好ましくは１．０〜１．５μｍとすれば良い。
また、画素部のｎチャネル型ＴＦＴのゲート電極と重な
らないＬＤＤ領域（以下、Ｌoffという。尚、offとはof
fsetの意味である。）のチャネル長方向の長さは０．５
〜３．５μｍ、代表的には１．５〜２．５μｍとすれば
良い。
ト電極と重なるＬＤＤ領域（以下、Ｌov領域という。
尚、ov はoverlapの意味である。）のチャネル長方向
の長さは、チャネル長３〜８μｍに対して０．５〜３．
０μｍ、好ましくは１．０〜１．５μｍとすれば良い。
また、画素部のｎチャネル型ＴＦＴのゲート電極と重な
らないＬＤＤ領域（以下、Ｌoffという。尚、offとはof
fsetの意味である。）のチャネル長方向の長さは０．５
〜３．５μｍ、代表的には１．５〜２．５μｍとすれば
良い。
【０１１６】チャネル保護膜２０２６〜２０２９は酸化
シリコン膜などで形成され、図示するように活性層上に
そのまま残しても良いが、第１の層間絶縁膜２０３０を
形成する前に除去しても差し支えない。第１の層間絶縁
膜２０３０は、窒化シリコン膜、酸化シリコン膜、窒化
酸化シリコン膜またはそれらを組み合わせた積層構造で
形成すれば良い。例えば、窒化酸化シリコン膜２０３０
ａと酸化シリコン膜２０３０ｂとすることができる。ま
た、第１の層間絶縁膜の膜厚は５００〜１５００ｎｍと
すれば良い。
シリコン膜などで形成され、図示するように活性層上に
そのまま残しても良いが、第１の層間絶縁膜２０３０を
形成する前に除去しても差し支えない。第１の層間絶縁
膜２０３０は、窒化シリコン膜、酸化シリコン膜、窒化
酸化シリコン膜またはそれらを組み合わせた積層構造で
形成すれば良い。例えば、窒化酸化シリコン膜２０３０
ａと酸化シリコン膜２０３０ｂとすることができる。ま
た、第１の層間絶縁膜の膜厚は５００〜１５００ｎｍと
すれば良い。
【０１１７】第１の層間絶縁膜にはそれぞれのＴＦＴの
ソースまたはドレイン領域に達するコンタクトホールが
形成され、ソース配線２０３２、２０３４、２０３５と
ドレイン配線２０３３、２０３６が設けられる。図示し
ていないがこの配線をＴｉ膜を２００ｎｍ、Ｔｉを含有
するＡｌ膜を４５０ｎｍ、さらにＴｉ膜を１５０ｎｍの
厚さで形成した３層積層構造としても良い。
ソースまたはドレイン領域に達するコンタクトホールが
形成され、ソース配線２０３２、２０３４、２０３５と
ドレイン配線２０３３、２０３６が設けられる。図示し
ていないがこの配線をＴｉ膜を２００ｎｍ、Ｔｉを含有
するＡｌ膜を４５０ｎｍ、さらにＴｉ膜を１５０ｎｍの
厚さで形成した３層積層構造としても良い。
【０１１８】パッシベーション膜２０３７は、窒化シリ
コン膜、酸化シリコン膜、または窒酸化シリコン膜で３
０〜５００ｎｍ、代表的には５０〜２００ｎｍの厚さで
形成する。さらに、第２の層間絶縁膜２０３８を約１０
００ｎｍの厚さで形成する。第２の層間絶縁膜はポリイ
ミド、ポリアミド、アクリル、ポリイミドアミド、ベン
ゾシクロブテンなどの有機樹脂膜を用いて形成すると良
い。有機樹脂膜を用いることの利点は、膜の形成法が比
較的簡便である点や、比誘電率が低いので寄生容量を低
減できる点、さらに平坦性に優れる点などがある。例え
ば、塗布した後に熱重合するタイプのポリイミドを用い
ると、３００℃程度で形成することができる。尚、上述
した以外の有機樹脂膜や、有機系酸化シリコン化合物な
どを用いることも可能である。
コン膜、酸化シリコン膜、または窒酸化シリコン膜で３
０〜５００ｎｍ、代表的には５０〜２００ｎｍの厚さで
形成する。さらに、第２の層間絶縁膜２０３８を約１０
００ｎｍの厚さで形成する。第２の層間絶縁膜はポリイ
ミド、ポリアミド、アクリル、ポリイミドアミド、ベン
ゾシクロブテンなどの有機樹脂膜を用いて形成すると良
い。有機樹脂膜を用いることの利点は、膜の形成法が比
較的簡便である点や、比誘電率が低いので寄生容量を低
減できる点、さらに平坦性に優れる点などがある。例え
ば、塗布した後に熱重合するタイプのポリイミドを用い
ると、３００℃程度で形成することができる。尚、上述
した以外の有機樹脂膜や、有機系酸化シリコン化合物な
どを用いることも可能である。
【０１１９】次に、第２層間絶縁膜２０３８およびパッ
シベーション膜２０３７にコンタクトホールを形成し、
ドライバ等の駆動回路を構成するｐチャネル型ＴＦＴお
よびｎチャネル型ＴＦＴのソースまたはドレイン電極に
接続する第３配線２０３９および２０４０を形成する。
本実施例においては、第３配線２０３９および２０４０
には、ソース電極およびドレイン電極と同じ材料が用い
られた。また、第３配線２０３９および２０４０には、
他の金属が用いられても良い。
シベーション膜２０３７にコンタクトホールを形成し、
ドライバ等の駆動回路を構成するｐチャネル型ＴＦＴお
よびｎチャネル型ＴＦＴのソースまたはドレイン電極に
接続する第３配線２０３９および２０４０を形成する。
本実施例においては、第３配線２０３９および２０４０
には、ソース電極およびドレイン電極と同じ材料が用い
られた。また、第３配線２０３９および２０４０には、
他の金属が用いられても良い。
【０１２０】その後、有機樹脂からなる第３層間絶縁膜
２０４１を１．０〜１．５μｍの厚さに形成する。有機
樹脂としては、第２層間絶縁膜と同様の樹脂をもちいる
ことができる。ここでは、基板に塗布後、熱重合するタ
イプのポリイミドを用い、３００℃で焼成して形成す
る。
２０４１を１．０〜１．５μｍの厚さに形成する。有機
樹脂としては、第２層間絶縁膜と同様の樹脂をもちいる
ことができる。ここでは、基板に塗布後、熱重合するタ
イプのポリイミドを用い、３００℃で焼成して形成す
る。
【０１２１】そして、第３層間絶縁膜２０４１、第２層
間絶縁膜２０３８およびパッシベーション膜２０３７に
ドレイン配線２０３６に達するコンタクトホールを形成
し、画素電極２０４２を設ける。本発明の反射型液晶表
示装置においては、画素電極は金属膜を用いる。本実施
例では、Ｔｉ膜を３００ｎｍに形成し、その後ＡｌとＴ
ｉの合金膜を１００ｎｍに形成する。
間絶縁膜２０３８およびパッシベーション膜２０３７に
ドレイン配線２０３６に達するコンタクトホールを形成
し、画素電極２０４２を設ける。本発明の反射型液晶表
示装置においては、画素電極は金属膜を用いる。本実施
例では、Ｔｉ膜を３００ｎｍに形成し、その後ＡｌとＴ
ｉの合金膜を１００ｎｍに形成する。
【０１２２】２０４４は対向基板、２０４５は対向電
極、２０４６は配向膜、２０４７は液晶である。
極、２０４６は配向膜、２０４７は液晶である。
【０１２３】（実施例５）
【０１２４】上記実施例においては、ネマチック液晶を
用いたＴＮモードとして用いられているが、他の表示モ
ードなども用いることができる。
用いたＴＮモードとして用いられているが、他の表示モ
ードなども用いることができる。
【０１２５】さらに、応答速度の速い無しきい値反強誘
電性液晶または強誘電性液晶を用いて、本発明のアクテ
ィブマトリクス型液晶表示装置を構成してもよい。
電性液晶または強誘電性液晶を用いて、本発明のアクテ
ィブマトリクス型液晶表示装置を構成してもよい。
【０１２６】本発明の反射型液晶表示装置には、ＴＮ液
晶以外にも様々な液晶を用いることが可能である。例え
ば、1998, SID, "Characteristics and Driving Scheme
ofPolymer-Stabilized Monostable FLCD Exhibiting F
ast Response Time and High Contrast Ratio with Gra
y-Scale Capability" by H. Furue et al.や、1997,SID
DIGEST, 841, "A Full-Color Thresholdless Antiferr
oelectric LCD Exhibiting Wide Viewing Angle with F
ast Response Time" by T. Yoshida et al.や、1996,
J. Mater. Chem. 6(4), 671-673, "Thresholdless anti
ferroelectricity in liquid crystals and its applic
ation to displays" by S. Inui et al.や、米国特許第
5594569 号に開示された液晶を用いることが可能であ
る。
晶以外にも様々な液晶を用いることが可能である。例え
ば、1998, SID, "Characteristics and Driving Scheme
ofPolymer-Stabilized Monostable FLCD Exhibiting F
ast Response Time and High Contrast Ratio with Gra
y-Scale Capability" by H. Furue et al.や、1997,SID
DIGEST, 841, "A Full-Color Thresholdless Antiferr
oelectric LCD Exhibiting Wide Viewing Angle with F
ast Response Time" by T. Yoshida et al.や、1996,
J. Mater. Chem. 6(4), 671-673, "Thresholdless anti
ferroelectricity in liquid crystals and its applic
ation to displays" by S. Inui et al.や、米国特許第
5594569 号に開示された液晶を用いることが可能であ
る。
【０１２７】ある温度域において反強誘電相を示す液晶
を反強誘電性液晶という。反強誘電性液晶を有する混合
液晶には、電場に対して透過率が連続的に変化する電気
光学応答特性を示す、無しきい値反強誘電性混合液晶と
呼ばれるものがある。この無しきい値反強誘電性混合液
晶は、Ｖ字型の電気光学応答特性を示すものがあり、そ
の駆動電圧が約±２．５Ｖ程度（セル厚約１μｍ〜２μ
ｍ）のものも見出されている。
を反強誘電性液晶という。反強誘電性液晶を有する混合
液晶には、電場に対して透過率が連続的に変化する電気
光学応答特性を示す、無しきい値反強誘電性混合液晶と
呼ばれるものがある。この無しきい値反強誘電性混合液
晶は、Ｖ字型の電気光学応答特性を示すものがあり、そ
の駆動電圧が約±２．５Ｖ程度（セル厚約１μｍ〜２μ
ｍ）のものも見出されている。
【０１２８】ここで、Ｖ字型の電気光学応答を示す無し
きい値反強誘電性混合液晶の印加電圧に対する光透過率
の特性を示す例を図１６に示す。図１６に示すグラフの
縦軸は透過率（任意単位）、横軸は印加電圧である。な
お、液晶表示装置の入射側の偏光板の透過軸は、液晶表
示装置のラビング方向にほぼ一致する無しきい値反強誘
電性混合液晶のスメクティック層の法線方向とほぼ平行
に設定されている。また、出射側の偏光板の透過軸は、
入射側の偏光板の透過軸に対してほぼ直角（クロスニコ
ル）に設定されている。
きい値反強誘電性混合液晶の印加電圧に対する光透過率
の特性を示す例を図１６に示す。図１６に示すグラフの
縦軸は透過率（任意単位）、横軸は印加電圧である。な
お、液晶表示装置の入射側の偏光板の透過軸は、液晶表
示装置のラビング方向にほぼ一致する無しきい値反強誘
電性混合液晶のスメクティック層の法線方向とほぼ平行
に設定されている。また、出射側の偏光板の透過軸は、
入射側の偏光板の透過軸に対してほぼ直角（クロスニコ
ル）に設定されている。
【０１２９】図１６に示されるように、このような無し
きい値反強誘電性混合液晶を用いると、低電圧駆動かつ
階調表示が可能となることがわかる。
きい値反強誘電性混合液晶を用いると、低電圧駆動かつ
階調表示が可能となることがわかる。
【０１３０】このような低電圧駆動の無しきい値反強誘
電性混合液晶をアナログドライバを有する液晶表示装置
に用いた場合には、画像信号のサンプリング回路の電源
電圧を、例えば、５Ｖ〜８Ｖ程度に抑えることが可能と
なる。よって、ドライバの動作電源電圧を下げることが
でき、液晶表示装置の低消費電力化および高信頼性が実
現できる。
電性混合液晶をアナログドライバを有する液晶表示装置
に用いた場合には、画像信号のサンプリング回路の電源
電圧を、例えば、５Ｖ〜８Ｖ程度に抑えることが可能と
なる。よって、ドライバの動作電源電圧を下げることが
でき、液晶表示装置の低消費電力化および高信頼性が実
現できる。
【０１３１】また、このような低電圧駆動の無しきい値
反強誘電性混合液晶をデジタルドライバを有する液晶表
示装置に用いた場合にも、Ｄ／Ａ変換回路の出力電圧を
下げることができるので、Ｄ／Ａ変換回路の動作電源電
圧を下げることができ、ドライバの動作電源電圧を低く
することができる。よって、液晶表示装置の低消費電力
化および高信頼性が実現できる。
反強誘電性混合液晶をデジタルドライバを有する液晶表
示装置に用いた場合にも、Ｄ／Ａ変換回路の出力電圧を
下げることができるので、Ｄ／Ａ変換回路の動作電源電
圧を下げることができ、ドライバの動作電源電圧を低く
することができる。よって、液晶表示装置の低消費電力
化および高信頼性が実現できる。
【０１３２】よって、このような低電圧駆動の無しきい
値反強誘電性混合液晶を用いることは、比較的ＬＤＤ領
域（低濃度不純物領域）の幅が小さなＴＦＴ（例えば、
０ｎｍ〜５００ｎｍまたは０ｎｍ〜２００ｎｍ）を用い
る場合においても有効である。
値反強誘電性混合液晶を用いることは、比較的ＬＤＤ領
域（低濃度不純物領域）の幅が小さなＴＦＴ（例えば、
０ｎｍ〜５００ｎｍまたは０ｎｍ〜２００ｎｍ）を用い
る場合においても有効である。
【０１３３】また、一般に、無しきい値反強誘電性混合
液晶は自発分極が大きく、液晶自体の誘電率が高い。こ
のため、無しきい値反強誘電性混合液晶を液晶表示装置
に用いる場合には、画素に比較的大きな保持容量が必要
となってくる。よって、自発分極が小さな無しきい値反
強誘電性混合液晶を用いるのが好ましい。また、液晶表
示装置の駆動方法を線順次駆動とすることにより、画素
への階調電圧の書き込み期間（ピクセルフィードピリオ
ド）を長くし、保持容量が小くてもそれを補うようにし
てもよい。
液晶は自発分極が大きく、液晶自体の誘電率が高い。こ
のため、無しきい値反強誘電性混合液晶を液晶表示装置
に用いる場合には、画素に比較的大きな保持容量が必要
となってくる。よって、自発分極が小さな無しきい値反
強誘電性混合液晶を用いるのが好ましい。また、液晶表
示装置の駆動方法を線順次駆動とすることにより、画素
への階調電圧の書き込み期間（ピクセルフィードピリオ
ド）を長くし、保持容量が小くてもそれを補うようにし
てもよい。
【０１３４】なお、このような無しきい値反強誘電性混
合液晶を用いることによって低電圧駆動が実現されるの
で、液晶表示装置の低消費電力が実現される。
合液晶を用いることによって低電圧駆動が実現されるの
で、液晶表示装置の低消費電力が実現される。
【０１３５】なお、図１６に示すような電気光学特性を
有する液晶であれば、いかなるものも本発明の反射型液
晶表示装置の表示媒体として用いることができる。
有する液晶であれば、いかなるものも本発明の反射型液
晶表示装置の表示媒体として用いることができる。
【０１３６】また、本発明の半導体表示装置には、印加
電圧に応答して光学的特性が変調され得るその他のいか
なる表示媒体を用いてもよい。例えば、エレクトロルミ
ネセンス素子などを用いても良い。
電圧に応答して光学的特性が変調され得るその他のいか
なる表示媒体を用いてもよい。例えば、エレクトロルミ
ネセンス素子などを用いても良い。
【０１３７】（実施例６）
【０１３８】本実施例では、本発明の反射型液晶表示装
置にタッチパネルを組み合わせた例を示す。本実施例の
反射型液晶表示装置には、上述の実施例の反射型液晶表
示装置を用いることができる。
置にタッチパネルを組み合わせた例を示す。本実施例の
反射型液晶表示装置には、上述の実施例の反射型液晶表
示装置を用いることができる。
【０１３９】ここで、図１３を参照する。図１３には、
本実施例で用いるタッチパネルが示されている。図１３
に示すタッチパネルは、発光素子と受光素子とをパネル
周囲に対向して設けられた光学式（又は光電式）のもの
である。図１３（Ａ）は正面図であり、図１３（Ｂ）は
図１３（Ａ）の一点鎖線Ａ−Ａ'に沿った断面図であ
る。
本実施例で用いるタッチパネルが示されている。図１３
に示すタッチパネルは、発光素子と受光素子とをパネル
周囲に対向して設けられた光学式（又は光電式）のもの
である。図１３（Ａ）は正面図であり、図１３（Ｂ）は
図１３（Ａ）の一点鎖線Ａ−Ａ'に沿った断面図であ
る。
【０１４０】図１３に示すように、パネル３０００の１
辺に発光素子３１００ａ〜３１００ｅがライン状に配列
され、これに対向する辺に受光素子３２００ａ〜３２０
０ｅがライン状に配列されている。パネル３０００を指
で触れると、触れた位置で発光素子３１００ｂからの光
が遮断されるため、これと対向している受光素子３２０
０ｂの出力信号が減少する。即ち、出力信号が減少した
受光素子の位置として、指先が触れた位置が検出され
る。
辺に発光素子３１００ａ〜３１００ｅがライン状に配列
され、これに対向する辺に受光素子３２００ａ〜３２０
０ｅがライン状に配列されている。パネル３０００を指
で触れると、触れた位置で発光素子３１００ｂからの光
が遮断されるため、これと対向している受光素子３２０
０ｂの出力信号が減少する。即ち、出力信号が減少した
受光素子の位置として、指先が触れた位置が検出され
る。
【０１４１】なお、本発明の反射型液晶表示装置に組み
合わせて用いられるタッチパネルは、図１３に示される
以外のものも用いることができる。
合わせて用いられるタッチパネルは、図１３に示される
以外のものも用いることができる。
【０１４２】（実施例７）
【０１４３】本発明の反射型液晶表示装置を表示媒体と
して組み込んだ電子機器を例に挙げる。
して組み込んだ電子機器を例に挙げる。
【０１４４】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター（リア型またはフ
ロント型）、ヘッドマウントディスプレイ（ゴーグル型
ディスプレイ）、カーナビゲーション、パーソナルコン
ピュータ、携帯情報端末（モバイルコンピュータ、携帯
電話または電子書籍等）などが挙げられる。それらの一
例を図１４に示す。
ラ、デジタルカメラ、プロジェクター（リア型またはフ
ロント型）、ヘッドマウントディスプレイ（ゴーグル型
ディスプレイ）、カーナビゲーション、パーソナルコン
ピュータ、携帯情報端末（モバイルコンピュータ、携帯
電話または電子書籍等）などが挙げられる。それらの一
例を図１４に示す。
【０１４５】図１４（Ａ）はパーソナルコンピュータで
あり、本体１１００１、画像入力部１１００２、本発明
の反射型液晶表示装置１１００３、キーボード１１００
４で構成される。
あり、本体１１００１、画像入力部１１００２、本発明
の反射型液晶表示装置１１００３、キーボード１１００
４で構成される。
【０１４６】図１４（Ｂ）はビデオカメラであり、本体
１２００１、本発明の反射型液晶表示装置１２００２、
音声入力部１２００３、操作スイッチ１２００４、バッ
テリー１２００５、受像部１２００６で構成される。
１２００１、本発明の反射型液晶表示装置１２００２、
音声入力部１２００３、操作スイッチ１２００４、バッ
テリー１２００５、受像部１２００６で構成される。
【０１４７】図１４（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体１３００１、カメラ
部１３００２、受像部１３００３、操作スイッチ１３０
０４、本発明の反射型液晶表示装置１３００５で構成さ
れる。
ービルコンピュータ）であり、本体１３００１、カメラ
部１３００２、受像部１３００３、操作スイッチ１３０
０４、本発明の反射型液晶表示装置１３００５で構成さ
れる。
【０１４８】図１４（Ｄ）はデジタルカメラであり、本
体１４００１、本発明の反射型液晶表示装置１４００
２、接眼部１４００３、操作スイッチ１４００４、受像
部（図示しない）で構成される。
体１４００１、本発明の反射型液晶表示装置１４００
２、接眼部１４００３、操作スイッチ１４００４、受像
部（図示しない）で構成される。
【０１４９】図１４（Ｅ）は携帯書籍（電子書籍）であ
り、本体１５００１、本発明の反射型液晶表示装置１５
００２、１５００３、記憶媒体１５００４、操作スイッ
チ１５００５、アンテナ１５００６で構成される。
り、本体１５００１、本発明の反射型液晶表示装置１５
００２、１５００３、記憶媒体１５００４、操作スイッ
チ１５００５、アンテナ１５００６で構成される。
【０１５０】図１５（Ｆ）は映像やプログラムを記録し
た記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤ
ーであり、本体１６００１、本発明の反射型液晶表示装
置１６００２、スピーカ部１６００３、記録媒体１６０
０４、操作スイッチ１６００５で構成される。なお、こ
の装置は記録媒体としてＤＶＤ（Ｄｉｇｔａｌ Ｖｅｒ
ｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や
映画鑑賞やゲームやインターネットを行うことができ
る。
た記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤ
ーであり、本体１６００１、本発明の反射型液晶表示装
置１６００２、スピーカ部１６００３、記録媒体１６０
０４、操作スイッチ１６００５で構成される。なお、こ
の装置は記録媒体としてＤＶＤ（Ｄｉｇｔａｌ Ｖｅｒ
ｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や
映画鑑賞やゲームやインターネットを行うことができ
る。
【０１５１】さらに、本発明の反射型液晶表示装置は、
フロントプロジェクタまたはリアプロジェクタの表示装
置としても用いることが可能である。
フロントプロジェクタまたはリアプロジェクタの表示装
置としても用いることが可能である。
【０１５２】以上の様に、本発明の反射型液晶表示装置
の適用範囲は極めて広く、あらゆる分野の電子機器に適
用することが可能である。
の適用範囲は極めて広く、あらゆる分野の電子機器に適
用することが可能である。
【０１５３】
【０１５４】本発明によると、反射型半導体表示装置に
おいて、駆動回路を画素部の反射画素電極の下部に形成
することができる。しかも、反射電極の下部に形成され
る駆動回路の電源線を第３配線として用いることによ
り、これらの回路を流れるクロック信号やデータ信号な
どによる電気ノイズが反射電極に影響を及ぼすことを防
ぐことができる。したがって、従来の反射型半導体表示
装置と比べて、小型にもかかわらず、高精細・高解像度
・高画質の反射型半導体表示装置が提供される。
おいて、駆動回路を画素部の反射画素電極の下部に形成
することができる。しかも、反射電極の下部に形成され
る駆動回路の電源線を第３配線として用いることによ
り、これらの回路を流れるクロック信号やデータ信号な
どによる電気ノイズが反射電極に影響を及ぼすことを防
ぐことができる。したがって、従来の反射型半導体表示
装置と比べて、小型にもかかわらず、高精細・高解像度
・高画質の反射型半導体表示装置が提供される。
【０１５５】さらに、本発明によると、同一基板上に形
成された複数の回路が要求する仕様に応じて適切な性能
のＴＦＴを配置することが可能となり、その動作特性や
信頼性を大幅に向上させることができる。特に、画素部
のｎチャネル型ＴＦＴのＬＤＤ領域をｎ--の濃度でかつ
Ｌoffのみとして形成することにより、大幅にオフ電流
値を低減でき、画素部の低消費電力化に寄与することが
できる。また、駆動回路のｎチャネル型ＴＦＴのＬＤＤ
領域をｎ-の濃度でかつＬovのみとして形成することに
より、電流駆動能力を高め、かつ、ホットキャリアによ
る劣化を防ぎ、オン電流値の劣化を低減することができ
る。よって、本発明の反射型半導体表示装置の動作性能
と信頼性も向上させることができる。
成された複数の回路が要求する仕様に応じて適切な性能
のＴＦＴを配置することが可能となり、その動作特性や
信頼性を大幅に向上させることができる。特に、画素部
のｎチャネル型ＴＦＴのＬＤＤ領域をｎ--の濃度でかつ
Ｌoffのみとして形成することにより、大幅にオフ電流
値を低減でき、画素部の低消費電力化に寄与することが
できる。また、駆動回路のｎチャネル型ＴＦＴのＬＤＤ
領域をｎ-の濃度でかつＬovのみとして形成することに
より、電流駆動能力を高め、かつ、ホットキャリアによ
る劣化を防ぎ、オン電流値の劣化を低減することができ
る。よって、本発明の反射型半導体表示装置の動作性能
と信頼性も向上させることができる。
【０１５６】さらに画素ＴＦＴおよび駆動回路のＴＦＴ
のゲート電極を耐熱性の高い導電性材料で形成し、ゲー
ト電極に接続するゲート配線をアルミニウム（Ａｌ）な
どの低抵抗材料で形成することで、上記のような良好な
ＴＦＴ特性を実現し、そのようなＴＦＴを用いて４イン
チクラス以上の大画面の反射型半導体表示装置を実現す
ることができる。
のゲート電極を耐熱性の高い導電性材料で形成し、ゲー
ト電極に接続するゲート配線をアルミニウム（Ａｌ）な
どの低抵抗材料で形成することで、上記のような良好な
ＴＦＴ特性を実現し、そのようなＴＦＴを用いて４イン
チクラス以上の大画面の反射型半導体表示装置を実現す
ることができる。
【図１】 本発明の反射型半導体表示装置のアクティブ
マトリクス基板の上面図である。
マトリクス基板の上面図である。
【図２】 本発明の反射型半導体表示装置の断面図であ
る。
る。
【図３】 本発明の反射型半導体表示装置の一作製方法
の工程図である。
の工程図である。
【図４】 本発明の反射型半導体表示装置の一作製方法
の工程図である。
の工程図である。
【図５】 本発明の反射型半導体表示装置の一作製方法
の工程図である。
の工程図である。
【図６】 本発明の反射型半導体表示装置の一作製方法
の工程図である。
の工程図である。
【図７】 本発明の反射型半導体表示装置のある実施形
態のアクティブマトリクス型液晶表示装置の一作製方法
の工程図である。
態のアクティブマトリクス型液晶表示装置の一作製方法
の工程図である。
【図８】 本発明の反射型半導体表示装置のある実施形
態のアクティブマトリクス型液晶表示装置の一作製方法
の工程図である。
態のアクティブマトリクス型液晶表示装置の一作製方法
の工程図である。
【図９】 本発明の反射型半導体表示装置のアクティブ
マトリクス基板の上面図である。
マトリクス基板の上面図である。
【図１０】 本発明の反射型半導体表示装置の回路ブロ
ック図である。
ック図である。
【図１１】 本発明の反射型半導体表示装置のアクティ
ブマトリクス基板の上面図である。
ブマトリクス基板の上面図である。
【図１２】 本発明の反射型半導体表示装置の断面図で
ある。
ある。
【図１３】 本発明の反射型半導体表示装置に組み合わ
せて用いられるタッチパネルの上面図および断面図であ
る。
せて用いられるタッチパネルの上面図および断面図であ
る。
【図１４】 本発明の反射型半導体表示装置を用いた電
子機器の例である。
子機器の例である。
【図１５】 従来の反射型液晶表示装置の上面図であ
る。
る。
【図１６】 Ｖ字型の電気光学特性を示す反強誘電性液
晶の印加電圧−透過率特性を示すグラフである。
晶の印加電圧−透過率特性を示すグラフである。
【図１７】 本発明の反射型半導体表示装置の一部の上
面図である。
面図である。
１０１ アクティブマトリクス基板 １０２、１０３ ソースドライバ １０４、１０５ ゲートドライバ １０６ 画素部 １０７ ＦＰＣ端子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６１２Ｃ ６１６Ａ ６１７Ｌ Ｆターム(参考） 2H092 GA59 JA25 JA29 JA36 JA38 JA42 JA44 JA46 JB13 JB23 JB32 JB33 JB38 JB57 JB63 JB69 KA05 KA07 KA12 KA16 KA18 MA05 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA24 MA27 MA30 MA35 MA37 MA41 NA07 NA25 NA28 PA12 RA05 RA10 5C094 AA05 AA10 AA14 AA15 AA21 AA22 AA25 AA31 AA33 AA48 BA03 BA43 CA19 DA09 DA13 DB01 DB02 DB04 EA04 EA06 EA07 EA10 ED11 FA01 FA02 FB02 FB12 HA10 JA01 5F110 AA03 AA06 AA08 AA09 AA13 AA17 AA19 AA21 BB02 BB04 BB05 BB10 BB20 CC02 CC08 DD01 DD02 DD03 DD13 DD14 DD15 DD24 DD25 EE01 EE03 EE04 EE05 EE06 EE09 EE14 EE15 EE23 EE28 EE34 EE36 EE37 EE44 FF02 FF03 FF04 FF09 FF28 FF30 GG01 GG02 GG13 GG14 GG24 GG25 GG28 GG32 GG34 GG43 GG45 GG51 HJ01 HJ04 HJ12 HJ23 HL03 HL04 HL06 HL12 HL23 HM15 NN03 NN04 NN12 NN22 NN23 NN24 NN27 NN35 NN36 NN72 NN73 PP02 PP03 PP10 PP23 PP24 PP34 PP35 QQ04 QQ11 QQ24 QQ25 QQ28
Claims (17)
- 【請求項１】マトリクス状に配置された複数の画素ＴＦ
Ｔおよび前記複数の画素ＴＦＴのそれぞれのソース電極
またはドレイン電極に接続された反射電極を有する画素
部と、 複数の駆動回路ＴＦＴを有する駆動回路と、 を有する反射型半導体表示装置において、 前記画素ＴＦＴおよび前記駆動回路ＴＦＴは、第１の導
電層で形成されるゲート電極を有しており、 前記ゲート電極は、第２の導電層で形成されるゲート配
線と接続部で電気的に接触しており、 前記接続部は、前記画素ＴＦＴと前記駆動回路のＴＦＴ
とが有するチャネル形成領域の外側に設けられており、 前記駆動回路の一部または全部は、前記反射電極の下部
に配置され、 前記駆動回路の電源線は、前記反射電極と前記前記画素
ＴＦＴおよび前記駆動回路ＴＦＴのソース電極またはド
レイン電極との間に形成されることを特徴とする反射型
半導体表示装置。 - 【請求項２】マトリクス状に配置された複数の画素ＴＦ
Ｔおよび前記複数の画素ＴＦＴのそれぞれのソース電極
またはドレイン電極に接続された反射電極を有する画素
部と、 複数の駆動回路ＴＦＴを有する駆動回路と、 を有する反射型半導体表示装置において、 前記画素ＴＦＴおよび前記駆動回路ＴＦＴは、第１の導
電層で形成されるゲート電極を有しており、 前記ゲート電極は、第２の導電層で形成されるゲート配
線と、前記画素ＴＦＴと前記駆動回路のＴＦＴとが有す
るチャネル形成領域の外側に設けられた接続部で電気的
に接触しており、 前記画素ＴＦＴのＬＤＤ領域は、前記画素ＴＦＴのゲー
ト電極と重ならないように配置され、 前記駆動回路の第１のｎチャネル型ＴＦＴのＬＤＤ領域
は、前記第１のｎチャネル型ＴＦＴのゲート電極と重な
るように配置され、 前記駆動回路の第２のｎチャネル型ＴＦＴのＬＤＤ領域
は、前記第１のｎチャネル型ＴＦＴのゲート電極と少な
くとも一部が重なるように配置されており、 前記駆動回路の一部または全部は、前記反射電極の下部
に配置され、 前記駆動回路の電源線は、前記反射電極と前記前記画素
ＴＦＴおよび前記駆動回路ＴＦＴのソース電極またはド
レイン電極との間に形成されることを特徴とする反射型
半導体表示装置。 - 【請求項３】画素部と駆動回路とを同一の基板上に有す
る反射型半導体表示装置において、 前記画素部には、ＬＤＤ領域がゲート電極と重ならない
ように設けられた画素ＴＦＴおよび前記画素ＴＦＴのそ
れぞれのソース電極またはドレイン電極に接続された反
射電極を有しており、 前記駆動回路には、ＬＤＤ領域の全部がゲート電極と重
なるように設けた第１のｎチャネル型ＴＦＴと、ＬＤＤ
領域の一部がゲート電極と重なるように設けた第２のｎ
チャネル型ＴＦＴとを有しており、 前記画素ＴＦＴと、前記第１および第２のｎチャネル型
ＴＦＴのゲート電極は、第１の導電層で形成され、前記
ゲート電極に接続するゲート配線は第２の導電層で形成
され、 前記ゲート電極と前記ゲート配線とは、前記画素ＴＦＴ
と前記駆動回路のＴＦＴとのチャネル形成領域の外側の
接続部で電気的に接続しており、 前記駆動回路の一部または全部は、前記反射電極の下部
に配置され、 前記駆動回路の電源線は、前記反射電極と前記前記画素
ＴＦＴおよび前記駆動回路ＴＦＴのソース電極またはド
レイン電極との間に形成されることを特徴とする反射型
半導体表示装置。 - 【請求項４】請求項１乃至請求項３のいずれか一におい
て、前記画素部には、前記画素ＴＦＴのソースまたはド
レイン領域に接続し一導電型の不純物元素を含む半導体
層と、容量配線と、前記半導体層と前記容量配線との間
の絶縁膜とで保持容量が形成され、前記容量配線は前記
第１の導電層と前記第２の導電層とで形成されることを
特徴とする反射型半導体表示装置。 - 【請求項５】請求項１乃至請求項４のいずれか一におい
て、前記第１の導電層が、タンタル、タングステン、チ
タン、モリブデンから選ばれた少なくとも１種を主成分
とし、前記第２の導電層が、アルミニウムまたは銅を主
成分とすることを特徴とする反射型半導体表示装置。 - 【請求項６】請求項１乃至請求項４のいずれか一におい
て、前記第１の導電層は、タンタル、タングステン、チ
タン、モリブデンから選ばれた少なくとも１種と窒素と
を含む導電層（Ａ）と、前記導電層（Ａ）上に形成さ
れ、タンタル、タングステン、チタン、モリブデンから
選ばれた少なくとも１種を主成分とする導電層（Ｂ）
と、前記導電層（Ｂ）が前記導電層（Ａ）に接しない領
域に形成され、タンタル、タングステン、チタン、モリ
ブデンから選ばれた少なくとも１種と窒素とを含む導電
層（Ｃ）とを有し、前記第２の導電層は、少なくとも、
アルミニウムまたは銅を主成分とする導電層（Ｄ）と、
タンタル、タングステン、チタン、モリブデンから選ば
れた少なくとも１種を主成分とする導電層（Ｅ）とを有
することを特徴とする反射型半導体表示装置。 - 【請求項７】請求項１乃至請求項４のいずれか一におい
て、前記第１の導電層は、タンタル、タングステン、チ
タン、モリブデンから選ばれた少なくとも１種と窒素と
を含む導電層（Ａ）と、前記導電層（Ａ）上に形成さ
れ、タンタル、タングステン、チタン、モリブデンから
選ばれた少なくとも１種を主成分とする導電層（Ｂ）
と、前記導電層（Ｂ）が前記導電層（Ａ）に接しない領
域に形成され、タンタル、タングステン、チタン、モリ
ブデンから選ばれた少なくとも１種と窒素とを含む導電
層（Ｃ）とを有し、前記第２の導電層は、少なくとも、
アルミニウムまたは銅を主成分とする導電層（Ｄ）と、
タンタル、タングステン、チタン、モリブデンから選ば
れた少なくとも１種を主成分とする導電層（Ｅ）とを有
し、前記接続部で導電層（Ｃ）と導電層（Ｄ）が接触し
ていることを特徴とする反射型半導体表示装置。 - 【請求項８】請求項６または請求項７において、前記導
電層（Ｂ）は、添加元素としてアルゴンを含み、かつ、
前記導電層（Ｂ）中の酸素濃度が３０ｐｐｍ以下である
ことを特徴とする反射型半導体表示装置。 - 【請求項９】請求項１乃至請求項８のいずれか一に記載
の反射型半導体表示装置において、表示媒体として液晶
を用いる反射型液晶表示装置。 - 【請求項１０】請求項９に記載の反射型液晶表示装置を
有するノートブック型パーソナルコンピュータ。 - 【請求項１１】請求項９に記載の反射型液晶表示装置を
有するビデオカメラ。 - 【請求項１２】請求項９に記載の反射型液晶表示装置を
有する携帯情報端末。 - 【請求項１３】請求項９に記載の反射型液晶表示装置を
有するデジタルカメラ。 - 【請求項１４】請求項９に記載の反射型液晶表示装置を
有する携帯書籍。 - 【請求項１５】請求項９に記載の反射型液晶表示装置を
有するデジタルビデオディスクプレーヤー。 - 【請求項１６】請求項９に記載の反射型液晶表示装置を
有するフロントプロジェクタ。 - 【請求項１７】請求項９に記載の反射型液晶表示装置を
有するリアプロジェクタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18270499A JP4402202B2 (ja) | 1999-06-29 | 1999-06-29 | 反射型半導体表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18270499A JP4402202B2 (ja) | 1999-06-29 | 1999-06-29 | 反射型半導体表示装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001013525A true JP2001013525A (ja) | 2001-01-19 |
| JP2001013525A5 JP2001013525A5 (ja) | 2006-08-17 |
| JP4402202B2 JP4402202B2 (ja) | 2010-01-20 |
Family
ID=16122987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18270499A Expired - Fee Related JP4402202B2 (ja) | 1999-06-29 | 1999-06-29 | 反射型半導体表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4402202B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002252352A (ja) * | 2001-02-21 | 2002-09-06 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2003241686A (ja) * | 2001-12-11 | 2003-08-29 | Seiko Epson Corp | 表示装置及び電子機器 |
| JP2009134327A (ja) * | 2001-12-11 | 2009-06-18 | Seiko Epson Corp | 表示装置及び電子機器 |
| WO2011080957A1 (ja) * | 2009-12-29 | 2011-07-07 | シャープ株式会社 | 薄膜トランジスタ、その製造方法、および表示装置 |
| US8053339B2 (en) | 2001-02-28 | 2011-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
-
1999
- 1999-06-29 JP JP18270499A patent/JP4402202B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002252352A (ja) * | 2001-02-21 | 2002-09-06 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP4693257B2 (ja) * | 2001-02-21 | 2011-06-01 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US8053339B2 (en) | 2001-02-28 | 2011-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8735889B2 (en) | 2001-02-28 | 2014-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9330940B2 (en) | 2001-02-28 | 2016-05-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2003241686A (ja) * | 2001-12-11 | 2003-08-29 | Seiko Epson Corp | 表示装置及び電子機器 |
| JP2009134327A (ja) * | 2001-12-11 | 2009-06-18 | Seiko Epson Corp | 表示装置及び電子機器 |
| WO2011080957A1 (ja) * | 2009-12-29 | 2011-07-07 | シャープ株式会社 | 薄膜トランジスタ、その製造方法、および表示装置 |
| US8717340B2 (en) | 2009-12-29 | 2014-05-06 | Sharp Kabushiki Kaisha | Thin film transistor, method for manufacturing same, and display apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4402202B2 (ja) | 2010-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8362994B2 (en) | Display device | |
| US8872750B2 (en) | Shift register circuit, driving circuit of display device, and display device using the driving circuit | |
| JP5250662B2 (ja) | 電子機器 | |
| JP2005049832A (ja) | 液晶表示装置 | |
| US6876339B2 (en) | Semiconductor device and driving method thereof | |
| US6885366B1 (en) | Display device | |
| JP4397463B2 (ja) | 反射型半導体表示装置 | |
| JP5051942B2 (ja) | 半導体装置 | |
| JP2001013525A (ja) | 反射型半導体表示装置 | |
| JP4801247B2 (ja) | 表示装置 | |
| US7495641B2 (en) | Display device | |
| JP4674939B2 (ja) | 駆動回路、表示装置、電子機器 | |
| JP4459332B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP4476391B2 (ja) | 半導体表示装置の駆動方法 | |
| JP4869524B2 (ja) | 液晶表示装置 | |
| JP2001092426A (ja) | 表示装置 | |
| JP4358936B2 (ja) | 表示装置、ゴーグル型表示装置、表示装置の作製方法及びゴーグル型表示装置の作製方法 | |
| JP2001143491A (ja) | シフトレジスタ回路、表示装置の駆動回路および該駆動回路を用いた表示装置 | |
| JP4298338B2 (ja) | 液晶表示装置、液晶表示装置の駆動方法及びそれを用いた電子機器 | |
| JP2001166753A (ja) | 表示装置 | |
| JP2007193351A (ja) | 液晶表示装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060622 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060622 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090605 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090724 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091027 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091029 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131106 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |