JP4801247B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP4801247B2 JP4801247B2 JP2000307136A JP2000307136A JP4801247B2 JP 4801247 B2 JP4801247 B2 JP 4801247B2 JP 2000307136 A JP2000307136 A JP 2000307136A JP 2000307136 A JP2000307136 A JP 2000307136A JP 4801247 B2 JP4801247 B2 JP 4801247B2
- Authority
- JP
- Japan
- Prior art keywords
- video data
- pixel
- liquid crystal
- film
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は表示装置に関する。特に、アクティブマトリクス型液晶表示装置に代表されるアクティブマトリクス型表示装置に関する。
【０００２】
【従来の技術】
最近安価なガラス基板上に半導体薄膜を形成した電子装置、例えば薄膜トランジスタ（ＴＦＴ）を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型液晶パネルの需要が高まってきたことによる。
【０００３】
アクティブマトリクス型液晶パネルはその画素部に数十〜数百万個ものＴＦＴがマトリクス状に配置され、各ＴＦＴに接続された画素電極に出入りする電荷をＴＦＴのスイッチング機能により制御し画像を表示するものである。
【０００４】
従来、画素部にはガラス基板上に形成されたアモルファスシリコンを利用した薄膜トランジスタが配置されている。
【０００５】
また近年、基板として石英を利用し多結晶珪素膜で薄膜トランジスタを作製する技術も知られている。この場合、周辺駆動回路も画素部も石英基板上に一体形成される。
【０００６】
また、レーザーアニール等の技術を利用することにより、ガラス基板上に結晶性珪素膜を用いた薄膜トランジスタを作製する技術も知られている。
【０００７】
【発明が解決しようとする課題】
最近、アクティブマトリクス型液晶パネルは、パーソナルコンピュータのディスプレイ装置として用いられる大型のものだけでなく、フロントプロジェクターやリアプロジェクターやＨＭＤ（ヘッドマウントディスプレイ）等に用いられる小型のものが注目されてきている。これらの電子装置に用いられる小型のアクティブマトリクス型液晶パネルは、できる限り小さいものが好ましく、最近では、対角０．７インチ程度のものが量産され始めている。
【０００８】
ここで、図１７に従来のアクティブマトリクス型液晶パネルの概略構成図を示す。図１７において、１１０００は液晶パネル、１１１００はソースドライバ、１１２００はゲートドライバ、１１３００は画素部、１１４００はＦＰＣ端子である。ＦＰＣ端子は液晶パネルにビデオデータやクロック信号、電源等が入力される端子である。なお、画素部の横の長さをＷ、画素部の縦の長さをＨとすると、一般に、Ｗ／Ｈ＝４／３、またはＷ／Ｈ＝１６／９である。
【０００９】
しかし、近年の小型化の要求に伴い、図１７に示す回路レイアウトを構成できないケースが生じてきている。例えば、ゲートドライバの長手方向の液晶パネルの基板のサイズをより小さくしなければならない場合等である。この場合、ソースドライバの占有面積が問題となってくる。つまり、ソースドライバはゲートドライバに比較して、それを構成する素子数が多く占有面積が大きい。よって、ソースドライバの占有面積が大きいために、従来の回路レイアウトに無理が生じてきている。
【００１０】
そこで、本発明は上述の問題を鑑みてなされたものであり、液晶パネルの小型化の要求を達成することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の表示装置は、画素部の縦の長さをＷ、画素部の横の長さをＬ、画素部の画素数をｍ×ｎ（縦×横）としたときに、Ｌ＞Ｗかつｍ＜ｎであり、ゲートドライバを画素部の上部に配置し、かつソースドライバを画素部の側部に配置する。そして、外部から入力されるビデオデータを並び替え、ソースドライバに入力する。
【００１２】
以下に本発明の構成を記載する。
【００１３】
本発明によると、
ｍ×ｎ個の画素を有する画素部であって、前記画素はＴＦＴを有する画素部と（ｍ、ｎは共に自然数、ｍ＜ｎ）、
ｎ本のゲート信号線に選択信号を供給するゲートドライバと、
ｍ本のソース信号線にビデオデータを供給するソースドライバと、
を有する表示装置げ提供される。
【００１４】
本発明によると、
複数の画素を有する画素部と、
前記画素にゲート信号線を介して選択信号を供給するゲートドライバと、
前記画素にソース信号線を介してビデオデータを供給するソースドライバと、を有する表示装置であって、
前記ゲート信号線の数は、前記ソース信号線の数よりも多いことを特徴とする表示装置が提供される。
【００１５】
本発明によると、
ｍ×ｎ個の画素を有する画素部であって、前記画素はＴＦＴを有する画素部と（ｍ、ｎは共に自然数、ｍ＜ｎ）、
ｎ本のゲート信号線に選択信号を供給するゲートドライバと、
ｍ本のソース信号線にビデオデータを供給するソースドライバと、
ビデオデータ変換回路と、
を有する表示装置であって、
前記ビデオデータ変換回路は、第１のビデオデータ（ｈ、ｋ）（ｈ＝１〜ｍ、ｋ＝１〜ｎ）を第２のビデオデータに変換し、
前記第１のビデオデータを構成するビデオデータ（ｈ、ｋ）は、前記第２のビデオデータを構成するｍ（ｋ−１）＋ｈ番目のビデオデータに変換されることを特徴とする表示装置が提供される。
【００１６】
本発明によると、
ｍ×ｎ個の画素（画素（ｈ、ｋ）とし、ｈ＝１〜ｍ、ｋ＝１〜ｎ、ｍ、ｎは共に自然数、ｍ＜ｎ）を有する画素部であって、前記画素はＴＦＴを有する画素部と、
ｎ本のゲート信号線に選択信号を供給するゲートドライバと、
ｍ本のソース信号線にビデオデータを供給するソースドライバと、
ビデオデータ変換回路と、
を有する表示装置であって、
前記ビデオデータ変換回路は、前記画素（ｈ、ｋ）に供給される第１のビデオデータ（ｈ、ｋ）（ｈ＝１〜ｍ、ｋ＝１〜ｎ）を第２のビデオデータに変換し、
前記第１のビデオデータを構成するビデオデータ（ｈ、ｋ）は、前記第２のビデオデータを構成するｍ（ｋ−１）＋ｈ番目のビデオデータに変換されることを特徴とする表示装置が提供される。
【００１７】
【発明の実施の形態】
以下、本発明の表示装置の実施の形態として液晶表示装置を例にとって説明する。図１を参照する。
【００１８】
図１に示す本実施の形態の液晶表示装置は、液晶パネル１０００およびビデオデータ変換回路２０００を有している。液晶パネル１０００はゲートドライバ１１００、ソースドライバ１２００、画素部１３００およびＦＰＣ端子１４００を有している。ビデオデータ変換回路２０００にはビデオデータ（ＶＩＤＥＯ）が入力される。ビデオデータ変換回路２０００は、ビデオデータ（ＶＩＤＥＯ）をビデオデータｎ（ＶＩＤＥＯｎ）に変換し、ビデオデータｎ（ＶＩＤＥＯｎ）を液晶パネル１０００のソースドライバ１２００に出力する。ビデオデータｎの添え字”ｎ”は、”ｎｅｗ”を意味する。なお、ここでは、本発明の液晶表示装置を（５×４）画素（横×縦）の画素部を有する液晶パネルを例にとって説明しているが、本発明の液晶表示装置はこれに限定されるわけではない。
【００１９】
本発明の液晶表示装置の液晶パネルにおいては、液晶パネル１０００の横の長さ（ゲートドライバの長手方向の液晶パネルの長さ）をａ、液晶パネル１０００の縦の長さ（ソースドライバの長手方向の液晶パネルの長さ）をｂとすると、ａ＞ｂである。また、画素部１３００の横の長さ（ゲートドライバの長手方向の画素部１３００の長さ）をＷ、画素部１３００の縦の長さ（ソースドライバの長手方向の画素部１３００の長さ）をＨとすると、Ｗ＞Ｈである。
【００２０】
ここで、本発明の液晶表示装置の液晶パネルの回路構成の概略図を図２に示す。図２には、画素部１３００の回路構成が示されている。画素部１３００は、画素１３１０がマトリクス状に配置されている構成をとる。画素１３１０は、ＴＦＴ１３２０、保持容量１３３０、液晶１３４０を有している。なお、ＴＦＴのソースまたはドレインのいずれか一端に接続された画素電極（図示せず）と対向電極（図示せず）とによって液晶に電圧が印加されるようになっている。対向電極は共通電位（ＣＯＭ）に接続されている。なお、保持容量１３３０は、図２に示す通りでなくてもよい。なお、画素部１３００を構成する画素１３１０には、それぞれ、（１、１）、（１、２）、・・・、（４、５）という符号が付けられている。以後、それぞれの画素を画素（１、１）等と呼ぶ。
【００２１】
ゲートドライバ１１００からはゲート信号線Ｇ１、Ｇ２、Ｇ３、Ｇ４およびＧ５に順次選択信号が供給される。ゲート信号線Ｇ１は、画素（１、１）、画素（２、１）、画素（３、１）および画素（４、１）のそれぞれのＴＦＴ１３２０のゲート電極に接続されている。ゲート信号線Ｇ２は、画素（１、２）、画素（２、２）、画素（３、２）および画素（４、２）のそれぞれのＴＦＴ１３２０のゲート電極に接続されている。ゲート信号線Ｇ３は、画素（１、３）、画素（２、３）、画素（３、３）および画素（４、３）のそれぞれのＴＦＴ１３２０のゲート電極に接続されている。ゲート信号線Ｇ４は、画素（１、４）、画素（２、４）、画素（３、４）および画素（４、４）のそれぞれのＴＦＴ１３２０のゲート電極に接続されている。また、ゲート信号線Ｇ５は、画素（１、５）、画素（２、５）、画素（３、５）および画素（４、５）のそれぞれのＴＦＴ１３２０のゲート電極に接続されている。
【００２２】
ソースドライバ１２００へはビデオデータ変換回路２０００で作成されたビデオデータｎ（ＶＩＤＥＯｎ）が入力される。ソースドライバ１２００は、ソース信号線Ｓ１、Ｓ２、Ｓ３、Ｓ４を通して各画素のＴＦＴのソース電極へビデオデータを供給する。なお、ソース信号線Ｓ１は、画素（１、１）、画素（１、２）、画素（１、３）、画素（１、４）および画素（１、５）のそれぞれのＴＦＴのソース領域に接続されている。ソース信号線Ｓ２は、画素（２、１）、画素（２、２）、画素（２、３）、画素（２、４）および画素（２、５）のそれぞれのＴＦＴのソース領域に接続されている。ソース信号線Ｓ３は、画素（３、１）、画素（３、２）、画素（３、３）、画素（３、４）および画素（３、５）のそれぞれのＴＦＴのソース領域に接続されている。ソース信号線Ｓ４は、画素（４、１）、画素（４、２）、画素（４、３）、画素（４、４）および画素（４、５）のそれぞれのＴＦＴのソース領域に接続されている。
【００２３】
ここでビデオデータ変換回路２０００の機能および動作について説明する。ビデオデータ変換回路２０００は、ビデオデータ（ＶＩＤＥＯ）をビデオデータｎ（ＶＩＤＥＯｎ）に変換する。図３を参照する。図３には、ビデオデータ（ＶＩＤＥＯ）がビデオデータｎ（ＶＩＤＥＯｎ）に変換される様子が示されている。ビデオデータ（ＶＩＤＥＯ）において、各ビデオデータには、（１、１）、（１、２）、・・・、（４、５）等の符号が付けられている。以後、各ビデオデータをビデオデータ（１、１）等と呼ぶ。
【００２４】
各ビデオデータに付されている符号は画素に付されている符号に対応している。つまり、ビデオデータ（１、１）は画素（１、１）に供給され（つまり、画素（１、１）のＴＦＴのソース領域に供給され）、ビデオデータ（１、２）は画素（１、２）に供給される。
【００２５】
変換前のビデオデータ（ＶＩＤＥＯ）は、ビデオデータ（１、１）、ビデオデータ（１、２）、ビデオデータ（１、３）、・・・、ビデオデータ（４、４）、ビデオデータ（４、５）という順序で構成されている。しかし、本発明の液晶表示装置の液晶パネル１０００においては、ビデオデータが供給される順序は、画素（１、１）、画素（２、１）、画素（３、１）、画素（４、１）、画素（１、２）、・・・、画素（３、５）、画素（４、５）となる。そこで、ビデオデータ（ＶＩＤＥＯ）の各ビデオデータが変換前の順序で構成されたままであると、ビデオデータを適切な画素に入力することができない。
【００２６】
そこで、変換前のビデオデータ（ＶＩＤＥＯ）は、ビデオデータ変換回路２０００によってビデオデータｎ（ＶＩＤＥＯｎ）に変換される。変換後のビデオデータｎ（ＶＩＤＥＯｎ）は、ビデオデータ（１、１）、ビデオデータ（２、１）、ビデオデータ（３、１）、・・・、ビデオデータ（３、５）、ビデオデータ（４、５）という順序で構成されている。よって、各ビデオデータを適切な画素に入力することができる。
【００２７】
ここで、本実施の形態におけるビデオデータ変換回路２０００の概略回路構成図を図４に示す。本実施の形態においては、ビデオデータ変換回路２０００は、ビデオフォーマッタ２１００、メモリ２２００およびアドレスジェネレータ２３００を有している。ビデオデータ（ＶＩＤＥＯ）は、ビデオデータ変換回路２０００のビデオフォーマッタ２１００に入力され、メモリ２２００に順次記憶される。アドレスジェネレータ２３００は、メモリ２２００に記憶されたビデオデータを所定の順序で読み出すためのアドレスを指定し、メモリ２２００からビデオフォーマッタ２１００へビデオ信号の送出を制御する。そして、ビデオフォーマッタ２１００からビデオデータｎ（ＶＩＤＥＯｎ）が出力される。
【００２８】
なお、本実施の形態においては、ビデオデータ（ＶＩＤＥＯ）およびビデオデータｎ（ＶＩＤＥＯｎ）はいずれもデジタルデータであるとした。しかし、Ｄ／Ａ変換回路およびＡ／Ｄ変換回路を用いることによってアナログビデオデータを入出力することができる。
【００２９】
ここで図５を参照する。図５には、本発明の液晶表示装置において、（ｍ×ｎ）画素（縦×横）の画素部を有する液晶パネルを示す。なお、ｍ、ｎは共に自然数である。なお、各画素には、符号がつけられており、各画素を画素（ｈ、ｋ）（ｈ＝１〜ｍ、ｋ＝１〜ｎ）で示している。
【００３０】
ゲートドライバ３１００からはゲート信号線Ｇ１、Ｇ２、・・・、Ｇｎ−１およびＧｎに順次選択信号が供給される。ゲート信号線Ｇ１は、画素（１、１）、画素（２、１）、・・・、画素（ｍ−１、１）および画素（ｍ、１）のそれぞれのＴＦＴ３３２０のゲート電極に接続されている。ゲート信号線Ｇ２は、画素（１、２）、画素（２、２）、・・・、画素（ｍー１、２）および画素（ｍ、２）のそれぞれのＴＦＴ３３２０のゲート電極に接続されている。同様に、ゲート信号線Ｇｎは、画素（１、ｎ）、画素（２、ｎ）、・・・、画素（ｍ−１、ｎ）および画素（ｍ、ｎ）のそれぞれのＴＦＴ３３２０のゲート電極に接続されている。。
【００３１】
ソースドライバ３２００へはビデオデータ変換回路で作成されたビデオデータｎ（ＶＩＤＥＯｎ）が入力される。ソースドライバ３２００は、ソース信号線Ｓ１、Ｓ２、・・・、Ｓｍ−１およびＳｍを通して各画素のＴＦＴのソース電極へビデオデータを供給する。なお、ソース信号線Ｓ１は、画素（１、１）、画素（１、２）、・・・、画素（１、ｎ−１）および画素（１、ｎ）のそれぞれのＴＦＴ３３２０のソース領域に接続されている。ソース信号線Ｓ２は、画素（２、１）、画素（２、２）、・・・、画素（２、ｎ−１）および画素（２、ｎ）のそれぞれのＴＦＴ３３２０のソース領域に接続されている。同様に、ソース信号線Ｓｍは、画素（ｍ、１）、画素（ｍ、２）、・・・、画素（ｍ、ｎ−１）および画素（ｍ、ｎ）のそれぞれのＴＦＴ３３２０のソース領域に接続されている。
【００３２】
ここで、図５に示す本発明の液晶パネルに入力されるビデオデータ（ＶＩＤＥＯｎ）の作成について説明する。
【００３３】
図６を参照する。ビデオデータ変換回路に入力前（変換前）のビデオデータ（ＶＩＤＥＯ）は、ビデオデータ（１、１）、ビデオデータ（１、２）、・・・、ビデオデータ（１、ｎ−１）、ビデオデータ（１、ｎ）、ビデオデータ（２、１）、ビデオデータ（２、２）、・・・、ビデオデータ（ｍ、１）、ビデオデータ（ｍ、２）、・・・、ビデオデータ（ｍ、ｎ−１）、ビデオデータ（ｍ、ｎ）という順序で構成されている。
【００３４】
変換前のビデオデータ（ＶＩＤＥＯ）は、ビデオデータ変換回路によってビデオデータｎ（ＶＩＤＥＯｎ）に変換される。変換後のビデオデータｎ（ＶＩＤＥＯｎ）は、ビデオデータ（１、１）、ビデオデータ（２、１）、・・・、ビデオデータ（ｍ−１、１）、ビデオデータ（ｍ、１）、ビデオデータ（１、２）、・・・、ビデオデータ（ｍ、ｎ−１）、ビデオデータ（１、ｎ）、ビデオデータ（２、ｎ）、・・・、ビデオデータ（ｍ−１、ｎ）、ビデオデータ（ｍ、ｎ）という順序で構成されている。よって、各ビデオデータを適切な画素に入力することができる。
【００３５】
よって、本実施の形態の液晶パネルにおいては、ビデオデータ（ＶＩＤＥＯ）のビデオデータ（ｈ、ｋ）は、ビデオデータｎ（ＶＩＤＥＯｎ）を構成する、ｍ（ｋ−１）＋ｈ番目のビデオデータとなる。
【００３６】
例えば、ビデオデータ（ＶＩＤＥＯ）のビデオデータ（１、１）は、ビデオデータｎ（ＶＩＤＥＯｎ）を構成する１番目のビデオデータとなる。また、ビデオデータ（ＶＩＤＥＯ）のビデオデータ（２、２）は、ビデオデータｎ（ＶＩＤＥＯｎ）を構成する（ｍ＋２）番目のビデオデータとなる。また、ビデオデータ（ＶＩＤＥＯ）のビデオデータ（ｍ、ｎ）は、ビデオデータｎ（ＶＩＤＥＯｎ）を構成するｍｎ番目のビデオデータとなる。
【００３７】
このようにビデオデータ変換回路のアドレスジェネレータを制御することによって、メモリからビデオデータを適切な順序で読み出し、液晶パネルに入力することによって、所望の映像を得ることができる。
【００３８】
図７を参照する。図７には、本実施の形態の液晶パネルにおいて、左右両側にソースドライバを設けている。
【００３９】
ソースドライバ４２００は奇数番目のソース信号線Ｓ１およびＳ３にビデオデータを供給し、ソースドライバ４３００は偶数番目のソース信号線Ｓ２およびＳ４にビデオデータを供給する。
【００４０】
こうすることによって、ソースドライバの回路構造が複雑になりソースドライバの占有面積が大きくなった場合においても、本発明を適用することができる。
【００４１】
また、ゲートドライバの動作方向（選択信号の供給順序）を逆にすることで、表示画面の左右反転を行うことが簡単に実現できる。
【００４２】
また、図１６に示すように、ビデオデータ（ＶＩＤＥＯ）をビデオデータ変換回路によって変換する際に、各ビデオデータの４分割を行い、ＶＩＤＥＯｎ１、ＶＩＤＥＯｎ２、ＶＩＤＥＯｎ３およびＶＩＤＥＯｎ４を作成している。ここでは、ビデオデータ（ＶＩＤＥＯ）を４分割した例を示したが、分割数はこれに限定されるわけではない。
【００４３】
以下に本発明の実施例について説明する。
【００４４】
【実施例】
（実施例１）
本実施例においては、本発明の表示装置の液晶パネルの作製方法例を図８〜図１２を用いて説明する。本実施例の液晶パネルにおいては、画素部、ソースドライバ、ゲートドライバ等を一つの基板上に一体形成される。なお、説明の便宜上、画素のＴＦＴとソースドライバ（駆動回路）のアナログスイッチを構成するＮｃｈＴＦＴとインバータ回路を構成するＰｃｈＴＦＴおよびＮｃｈＴＦＴとが同一基板上に形成されることを示すものとする。
【００４５】
図８（Ａ）において、基板６００１には低アルカリガラス基板や石英基板を用いることができる。本実施例では低アルカリガラス基板を用いた。この場合、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておいても良い。この基板６００１のＴＦＴ形成表面には、基板６００１からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの下地膜６００２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜を１００ｎｍ、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜を２００ｎｍの厚さに積層形成する。
【００４６】
次に、２０〜１５０ｎｍ（好ましくは３０〜８０ｎｍ）の厚さで非晶質構造を有する半導体膜６００３ａを、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。本実施例では、プラズマＣＶＤ法で非晶質シリコン膜を５４ｎｍの厚さに形成する。非晶質構造を有する半導体膜としては、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、下地膜６００２と非晶質シリコン膜６００３ａとは同じ成膜法で形成することが可能であるので、両者を連続形成しても良い。その場合、下地膜を形成した後、一旦大気雰囲気に晒すことがなくその表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる（図８（Ａ））。
【００４７】
そして、公知の結晶化技術を使用して非晶質シリコン膜６００３ａから結晶質シリコン膜６００３ｂを形成する。例えば、レーザー結晶化法や熱結晶化法（固相成長法）を適用すれば良いが、ここでは、特開平７−１３０６５２号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質シリコン膜６００３ｂを形成した。結晶化の工程に先立って、非晶質シリコン膜の含有水素量にもよるが、４００〜５００℃で１時間程度の熱処理を行い、含有水素量を５atom％以下にしてから結晶化させることが望ましい。非晶質シリコン膜を結晶化させると原子の再配列が起こり緻密化するので、作製される結晶質シリコン膜の厚さは当初の非晶質シリコン膜の厚さ（本実施例では５４ｎｍ）よりも１〜１５％程度減少する（図８（Ｂ））。
【００４８】
そして、結晶質シリコン膜６００３ｂを島状にパターンニングして、島状半導体層６００４〜６００７を形成する。その後、プラズマＣＶＤ法またはスパッタ法により５０〜１５０ｎｍの厚さの酸化シリコン膜によるマスク層６００８を形成する（図８（Ｃ））。本実施例では、マスク層６００８の厚さは１３０ｎｍとする。
【００４９】
そしてレジストマスク６００９を設け、ｎチャネル型ＴＦＴを形成することとなる島状半導体層６００４〜６００７の全面に１×１０16〜５×１０17atoms／cm3程度の濃度でｐ型を付与する不純物元素としてボロン（Ｂ）を添加する。このボロン（Ｂ）の添加は、しきい値電圧を制御する目的でなされる。ボロン（Ｂ）の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時に添加しておくこともできる。ここでのボロン（Ｂ）添加は必ずしも必要ではない（図８（Ｄ））。
【００５０】
ドライバ等の駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物元素を島状半導体層６０１０〜６０１２に選択的に添加する。そのため、あらかじめレジストマスク６０１３〜６０１６を形成する。ｎ型を付与する不純物元素としては、リン（Ｐ）や砒素（Ａｓ）を用いれば良く、ここではリン（Ｐ）を添加すべく、フォスフィン（ＰＨ3）を用いたイオンドープ法を適用した。形成された不純物領域６０１７、６０１８のリン（Ｐ）濃度は２×１０16〜５×１０19atoms／cm3の範囲とすれば良い。本明細書中では、ここで形成された不純物領域６０１７〜６０１９に含まれるｎ型を付与する不純物元素の濃度を（ｎ-）と表す。また、不純物領域６０１９は、画素部の保持容量を形成するための半導体層であり、この領域にも同じ濃度でリン（Ｐ）を添加する（図９（Ａ））。その後、レジストマスク６０１３〜６０１６を除去する。
【００５１】
次に、マスク層６００８をフッ酸などにより除去した後、図８（Ｄ）と図９（Ａ）で添加した不純物元素を活性化させる工程を行う。活性化は、窒素雰囲気中で５００〜６００℃で１〜４時間の熱処理や、レーザー活性化の方法により行うことができる。また、両者を併用して行っても良い。本実施例では、レーザー活性化の方法を用いる。レーザー光にはＫｒＦエキシマレーザー光（波長２４８ｎｍ）を用いる。本実施例では、レーザー光の形状を線状ビームに加工して用い、発振周波数５〜５０Ｈｚ、エネルギー密度１００〜５００ｍＪ／ｃｍ2として線状ビームのオーバーラップ割合を８０〜９８％で走査することによって島状半導体層が形成された基板全面を処理する。尚、レーザー光の照射条件には何ら限定される事項はなく適宣決定することができる。
【００５２】
そして、ゲート絶縁膜６０２０をプラズマＣＶＤ法またはスパッタ法を用いて１０〜１５０ｎｍの厚さでシリコンを含む絶縁膜で形成する。例えば、１２０ｎｍの厚さで酸化窒化シリコン膜を形成する。ゲート絶縁膜には、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い（図９（Ｂ））。
【００５３】
次に、ゲート電極を形成するために第１の導電層を成膜する。この第１の導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった積層構造としても良い。本実施例では、導電性の窒化物金属膜から成る導電層（Ａ）６０２１と金属膜から成る導電層（Ｂ）６０２２とを積層させる。導電層（Ｂ）６０２２はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜またはＭｏ−Ｔａ合金膜）で形成すれば良く、導電層（Ａ）６０２１は窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）で形成する。また、導電層（Ａ）６０２１は代替材料として、タングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。導電層（Ｂ）６０２２は低抵抗化を図るために含有する不純物濃度を低減させると良く、特に酸素濃度に関しては３０ｐｐｍ以下とすると良かった。例えば、タングステン（Ｗ）は酸素濃度を３０ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗値を実現することができる。
【００５４】
導電層（Ａ）６０２１は１０〜５０ｎｍ（好ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）６０２２は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。本実施例では、導電層（Ａ）６０２１に５０ｎｍの厚さの窒化タンタル膜を、導電層（Ｂ）６０２２には３５０ｎｍのＴａ膜を用い、いずれもスパッタ法で形成する。このスパッタ法による成膜では、スパッタ用のガスのＡｒに適量のＸｅやＫｒを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。尚、図示しないが、導電層（Ａ）６０２１の下に２〜２０ｎｍ程度の厚さでリン（Ｐ）をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層（Ａ）または導電層（Ｂ）が微量に含有するアルカリ金属元素がゲート絶縁膜６０２０に拡散するのを防ぐことができる（図９（Ｃ））。
【００５５】
次に、レジストマスク６０２３〜６０２７を形成し、導電層（Ａ）６０２１と導電層（Ｂ）６０２２とを一括でエッチングしてゲート電極６０２８〜６０３１と容量配線６０３２を形成する。ゲート電極６０２８〜６０３１と容量配線６０３２は、導電層（Ａ）から成る６０２８ａ〜６０３２ａと、導電層（Ｂ）から成る６０２８ｂ〜６０３２ｂとが一体として形成されている。この時、後にドライバ等の駆動回路を構成するＴＦＴのゲート電極６０２８〜６０３０は不純物領域６０１７、６０１８の一部と、ゲート絶縁膜６０２０を介して重なるように形成する（図９（Ｄ））。
【００５６】
次いで、ドライバのＰチャネル型ＴＦＴのソース領域およびドレイン領域を形成するために、Ｐ型を付与する不純物元素を添加する工程を行う。ここでは、ゲート電極６０２８をマスクとして、自己整合的に不純物領域を形成する。このとき、Ｎチャネル型ＴＦＴが形成される領域はレジストマスク６０３３で被覆しておく。そして、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で不純物領域６０３４を形成した。この領域のボロン（Ｂ）濃度は３×１０20〜３×１０21atoms／cm3となるようにする。本明細書中では、ここで形成された不純物領域６０３４に含まれるＰ型を付与する不純物元素の濃度を（ｐ++）と表す（図１０（Ａ））。
【００５７】
次に、Ｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成を行った。レジストのマスク６０３５〜６０３７を形成し、Ｎ型を付与する不純物元素が添加して不純物領域６０３８〜６０４２を形成した。これは、フォスフィン（ＰＨ3）を用いたイオンドープ法で行い、この領域のリン（Ｐ）濃度を１×１０20〜１×１０21atoms／cm3とした。本明細書中では、ここで形成された不純物領域６０３８〜６０４２に含まれるＮ型を付与する不純物元素の濃度を（ｎ+）と表す（図１０（Ｂ））。
【００５８】
不純物領域６０３８〜６０４２には、既に前工程で添加されたリン（Ｐ）またはボロン（Ｂ）が含まれているが、それに比して十分に高い濃度でリン（Ｐ）が添加されるので、前工程で添加されたリン（Ｐ）またはボロン（Ｂ）の影響は考えなくても良い。また、不純物領域６０３８に添加されたリン（Ｐ）濃度は図１０（Ａ）で添加されたボロン（Ｂ）濃度の１／２〜１／３なのでｐ型の導電性が確保され、ＴＦＴの特性に何ら影響を与えることはなかった。
【００５９】
そして、画素部のｎチャネル型ＴＦＴのＬＤＤ領域を形成するためのｎ型を付与する不純物添加の工程を行った。ここではゲート電極６０３１をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加する。添加するリン（Ｐ）の濃度は１×１０16〜５×１０18atoms／cm3であり、図９（Ａ）および図１０（Ａ）と図１０（Ｂ）で添加する不純物元素の濃度よりも低濃度で添加することで、実質的には不純物領域６０４３、６０４４のみが形成される。本明細書中では、この不純物領域６０４３、６０４４に含まれるｎ型を付与する不純物元素の濃度を（ｎ--）と表す（図１０（Ｃ））。
【００６０】
ここで、ゲート電極のＴａのピーリングを防止するために層間膜としてＳｉＯＮ膜等を２００ｎｍの厚さで形成しても良い。
【００６１】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化するために熱処理工程を行う。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）で行うことができる。ここではファーネスアニール法で活性化工程を行った。熱処理は酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜８００℃、代表的には５００〜６００℃で行うものであり、本実施例では５００℃で４時間の熱処理を行った。また、基板６００１に石英基板のような耐熱性を有するものを使用した場合には、８００℃で１時間の熱処理としても良く、不純物元素の活性化と、該不純物元素が添加された不純物領域とチャネル形成領域との接合を良好に形成することができる。なお、上述のゲート電極のＴａのピーリングを防止するための層間膜を形成した場合には、この効果は得られない場合がある。
【００６２】
この熱処理において、ゲート電極６０２８〜６０３１と容量配線６０３２形成する金属膜６０２８ｂ〜６０３２ｂは、表面から５〜８０ｎｍの厚さでその表面に導電層（Ｃ）６０２８ｃ〜６０３２ｃが形成される。例えば、導電層（Ｂ）６０２８ｂ〜６０３２ｂがタングステン（Ｗ）の場合には窒化タングステン（ＷＮ）が形成され、タンタル（Ｔａ）の場合には窒化タンタル（ＴａＮ）を形成することができる。また、導電層（Ｃ）６０２８ｃ〜６０３２ｃは、窒素またはアンモニアなどを用いた窒素を含むプラズマ雰囲気にゲート電極６０２８〜６０３１及び容量配線６０３２を晒しても同様に形成することができる。さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００６３】
島状半導体層が、非晶質シリコン膜から触媒元素を用いる結晶化の方法で作製された場合、島状半導体層中には微量の触媒元素が残留する。勿論、そのような状態でもＴＦＴを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましい。この触媒元素を除去する手段の一つにリン（Ｐ）によるゲッタリング作用を利用する手段がある。ゲッタリングに必要なリン（Ｐ）の濃度は図１０（Ｂ）で形成した不純物領域（ｎ+）と同程度であり、ここで実施される活性化工程の熱処理により、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形成領域から触媒元素をゲッタリングをすることができた（図１０（Ｄ））。
【００６４】
第１の層間絶縁膜６０４５は５００〜１５００ｎｍの厚さで酸化シリコン膜または酸化窒化シリコン膜で形成され、その後、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース配線６０４６〜６０４９と、ドレイン配線６０５０〜６０５３を形成する（図１１（Ａ））。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜５００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とする。
【００６５】
次に、パッシベーション膜６０５４として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を５０〜５００ｎｍ（代表的には１００〜３００ｎｍ）の厚さで形成する。本実施例においては、パッシベーション膜６０５４は窒化シリコン膜５０ｎｍと酸化シリコン膜２４．５ｎｍとの積層膜とした。この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られた。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜６０５４に開口部を形成しておいても良い（図１１（Ａ））。
【００６６】
その後、有機樹脂からなる第２層間絶縁膜６０５５を１．０〜１．５μｍの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。ここでは、基板に塗布後、熱重合するタイプのアクリルを用い、２５０℃で焼成して形成する（図１１（Ｂ））。
【００６７】
ここで、ソースドライバのＤ／Ａ変換回路の容量を形成する。Ｄ／Ａ変換回路の容量の電極となるべき電極はドレイン配線と同一配線層に形成されている。前記電極の上部の第２層間絶縁膜６０５５を全部除去する（図示せず）。次に、ブラックマトリクスを形成する（図示せず）。本実施例ではブラックマトリクスは、Ｔｉ膜を１００ｎｍに形成し、その後ＡｌとＴｉの合金膜を３００ｎｍに形成した積層構造とする。よって、本実施例では、前記電極とブラックマトリクスとの間でＤ／Ａ変換回路の容量が形成される。
【００６８】
その後、有機樹脂からなる第３層間絶縁膜６０５９を１．０〜１．５μｍの厚さに形成する。有機樹脂としては、第２層間絶縁膜と同様の樹脂をもちいることができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成した。
【００６９】
そして、第２層間絶縁膜６０５５および第３層間絶縁膜６０５９にドレイン配線６０５３に達するコンタクトホールを形成し、画素電極６０６０を形成する。本発明の透過型液晶パネルにおいては、画素電極６０６０にはＩＴＯ等の透明導伝膜を用いる。（図１１（Ｂ））。
【００７０】
こうして同一基板上に、駆動回路のＴＦＴと画素部の画素ＴＦＴとを有した基板を完成させることができる。駆動回路にはｐチャネル型ＴＦＴ６１０１、第１のｎチャネル型ＴＦＴ６１０２、第２のｎチャネル型ＴＦＴ６１０３、画素部には画素ＴＦＴ６１０４、保持容量６１０５が形成されている（図１２）。本明細書では便宜上このような基板をアクティブマトリクス基板と呼んでいる。
【００７１】
次に、上記の工程によって作製されたアクティブマトリクス基板をもとに、透過型液晶パネルを作製する工程を説明する。
【００７２】
図１２の状態のアクティブマトリクス基板に配向膜６０６１を形成する。本実施例では、配向膜６０６１にはポリイミドを用いた。次に、対向基板を用意する。対向基板は、ガラス基板６０６２、透明導電膜からなる対向電極６０６３、配向膜６０６４とで構成される。
【００７３】
なお、本実施例では、配向膜には、液晶分子が基板に対して平行に配向するようなポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施すことにより、液晶分子がある一定のプレチルト角を持って平行配向するようにした。
【００７４】
次に、上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、シール材やスペーサ（共に図示せず）などを介して貼り合わせる。その後、両基板の間に液晶６０６５を注入し、封止剤（図示せず）によって完全に封止する。よって、図１２に示すような透過型液晶パネルが完成する。
【００７５】
なお本実施例では、透過型液晶パネルがＴＮ（ツイスト）モードによって表示を行うようにした。そのため、偏光板（図示せず）が透過型液晶パネルの上部に配置された。
【００７６】
駆動回路のｐチャネル型ＴＦＴ６１０１には、島状半導体層６００４にチャネル形成領域８０６、ソース領域８０７ａ、８０７ｂ、ドレイン領域８０８ａ，８０８ｂを有している。第１のｎチャネル型ＴＦＴ６１０２には、島状半導体層６００５にチャネル形成領域８０９、ゲート電極６０７１と重なるＬＤＤ領域８１０（以降、このようなＬＤＤ領域をＬovと記す）、ソース領域８１１、ドレイン領域８１２を有している。このＬov領域のチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．０〜１．５μｍとした。第２のｎチャネル型ＴＦＴ６１０３には、島状半導体層６００６にチャネル形成領域８１３、ＬＤＤ領域８１４、８１５、ソース領域８１６、ドレイン領域８１７を有している。このＬＤＤ領域はＬov領域とゲート電極６０７２と重ならないＬＤＤ領域（以降、このようなＬＤＤ領域をＬoffと記す）とが形成され、このＬoff領域のチャネル長方向の長さは０．３〜２．０μｍ、好ましくは０．５〜１．５μｍである。画素ＴＦＴ６１０４には、島状半導体層６００７にチャネル形成領域８１８、８１９、Ｌoff領域８２０〜８２３、ソースまたはドレイン領域８２４〜８２６を有している。Ｌoff領域のチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．５〜２．５μｍである。また、画素ＴＦＴ６１０４のチャネル形成領域８１８、８１９と画素ＴＦＴのＬＤＤ領域であるＬoff領域８２０〜８２３との間には、オフセット領域（図示せず）が形成されている。さらに、容量配線６０７４と、ゲート絶縁膜６０２０から成る絶縁膜と、画素ＴＦＴ６１０４のドレイン領域８２６に接続し、ｎ型を付与する不純物元素が添加された半導体層８２７とから保持容量８０５が形成されている。図１２では画素ＴＦＴ６１０４をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【００７７】
以上の様に本実施例においては、画素ＴＦＴおよびドライバが要求する仕様に応じて各回路を構成するＴＦＴの構造を最適化し、液晶パネルの動作性能と信頼性を向上させることを可能とすることができる。
【００７８】
なお、本実施例においては透過型の液晶パネルについて説明した。しかし、本発明の液晶パネルは、これに限定されるわけではなく、反射型の液晶パネルとすることもできる。
【００７９】
（実施例２）
上述の本発明の液晶表示装置の液晶パネルにはネマチック液晶以外にも様々な液晶を用いることが可能である。例えば、1998, SID, "Characteristics and Driving Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability" by H. Furue et al.や、1997, SID DIGEST, 841, "A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time" by T. Yoshida et al.や、1996, J. Mater. Chem. 6(4), 671-673, "Thresholdless antiferroelectricity in liquid crystals and its application to displays" by S. Inui et al.や、米国特許第5594569 号に開示された液晶を用いることが可能である。
【００８０】
等方相−コレステリック相−カイラルスメクティックＣ相転移系列を示す強誘電性液晶（ＦＬＣ）を用い、ＤＣ電圧を印加しながらコレステリック相−カイラルスメクティックＣ相転移をさせ、かつコーンエッジをほぼラビング方向に一致させた単安定ＦＬＣの電気光学特性を図１３に示す。図１３に示すような強誘電性液晶による表示モードは「Ｈａｌｆ−Ｖ字スイッチングモード」と呼ばれている。図１３に示すグラフの縦軸は透過率（任意単位）、横軸は印加電圧である。「Ｈａｌｆ−Ｖ字スイッチングモード」については、寺田らの”Ｈａｌｆ−Ｖ字スイッチングモードＦＬＣＤ”、第４６回応用物理学関係連合講演会講演予稿集、１９９９年３月、第１３１６頁、および吉原らの”強誘電性液晶による時分割フルカラーＬＣＤ”、液晶第３巻第３号第１９０頁に詳しい。
【００８１】
図１３に示されるように、このような強誘電性混合液晶を用いると、低電圧駆動かつ階調表示が可能となることがわかる。本発明の液晶表示装置の液晶パネルには、このような電気光学特性を示す強誘電性液晶も用いることができる。
【００８２】
また、ある温度域において反強誘電相を示す液晶を反強誘電性液晶（ＡＦＬＣ）という。反強誘電性液晶を有する混合液晶には、電場に対して透過率が連続的に変化する電気光学応答特性を示す、無しきい値反強誘電性混合液晶と呼ばれるものがある。この無しきい値反強誘電性混合液晶は、いわゆるＶ字型の電気光学応答特性を示すものがあり、その駆動電圧が約±２．５Ｖ程度（セル厚約１μｍ〜２μｍ）のものも見出されている。
【００８３】
また、一般に、無しきい値反強誘電性混合液晶は自発分極が大きく、液晶自体の誘電率が高い。このため、無しきい値反強誘電性混合液晶を液晶表示装置に用いる場合には、画素に比較的大きな保持容量が必要となってくる。よって、自発分極が小さな無しきい値反強誘電性混合液晶を用いるのが好ましい。
【００８４】
なお、このような無しきい値反強誘電性混合液晶を本発明の液晶表示装置に用いることによって低電圧駆動が実現されるので、低消費電力化が実現される。
【００８５】
（実施例３）
【００８６】
本発明の表示装置は、様々な電子機器に組み込んで用いることができる。
【００８７】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、ゲーム機、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１４および図１５に示す。
【００８８】
図１４（Ａ）はフロント型プロジェクタ−であり、本体１０００１、本発明の液晶表示装置１０００２、光源１０００３、光学系１０００４、スクリーン１０００５で構成されている。なお、図１４（Ａ）には、液晶表示装置を１つ組み込んだフロントプロジェクターが示されているが、液晶表示装置を３個（Ｒ、Ｇ、Ｂの光にそれぞれ対応させる）組み込むことによって、より高解像度・高精細のフロント型プロジェクタを実現することができる。
【００８９】
図１４（Ｂ）はリア型プロジェクターであり、１０００６は本体、１０００７は本発明の液晶表示装置であり、１０００８は光源であり、１０００９はリフレクター、１００１０はスクリーンである。なお、図１４（Ｂ）には、液晶表示装置を３個（Ｒ、Ｇ、Ｂの光にそれぞれ対応させる）組み込んだリア型プロジェクタが示されている。また、本発明の液晶表示装置を１個組み込んだリア型プロジェクタも提供することができる。
【００９０】
図１５（Ａ）はパーソナルコンピュータであり、本体７００１、映像入力部７００２、本発明の液晶表示装置７００３、キーボード７００４で構成される。
【００９１】
図１５（Ｂ）はビデオカメラであり、本体７１０１、本発明の液晶表示装置７１０２、音声入力部７１０３、操作スイッチ７１０４、バッテリー７１０５、受像部７１０６で構成される。
【００９２】
図１５（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体７２０１、カメラ部７２０２、受像部７２０３、操作スイッチ７２０４、本発明の液晶表示装置７２０５で構成される。
【００９３】
図１５（Ｄ）はゴーグル型ディスプレイであり、本体７３０１、本発明の液晶表示装置７３０２、アーム部７３０３で構成される。
【００９４】
図１５（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体７４０１、本発明の液晶表示装置７４０２、スピーカ部７４０３、記録媒体７４０４、操作スイッチ７４０５で構成される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
【００９５】
図１５（Ｆ）は、本発明の液晶表示装置を用いたディスプレイ装置である。７５０１は本体、７５０２は本発明の液晶表示装置である。
【００９６】
以上の様に、本発明の液晶表示装置の適用範囲は極めて広く、あらゆる分野の電子機器に適用できる。
【００９７】
【発明の効果】
本発明によるとソースドライバの占有面積が大きい場合においても、小型のパネルを用いた表示装置が実現できる。
【図面の簡単な説明】
【図１】 本発明の液晶表示装置の概略構成図である。
【図２】 本発明の液晶表示装置の液晶パネルの回路構成図である。
【図３】 本発明のビデオデータ変換回路のビデオデータ（ＶＩＤＥＯ）の変換動作を示すチャートである。
【図４】 本発明のビデオデータ変換回路の回路構成例である。
【図５】 本発明の液晶表示装置の液晶パネルの回路構成図である。
【図６】 本発明のビデオデータ変換回路のビデオデータ（ＶＩＤＥＯ）の変換動作を示すチャートである。
【図７】 本発明の液晶表示装置の液晶パネルの回路構成図である。
【図８】 本発明の液晶表示装置の液晶パネルの作製工程例を示す図である。
【図９】 本発明の液晶表示装置の液晶パネルの作製工程例を示す図である。
【図１０】 本発明の液晶表示装置の液晶パネルの作製工程例を示す図である。
【図１１】 本発明の液晶表示装置の液晶パネルの作製工程例を示す図である。
【図１２】 本発明の液晶表示装置の液晶パネルの作製工程例を示す図である。
【図１３】 Ｈａｌｆ−Ｖ字型の電気光学特性を示す強誘電性液晶の印加電圧−透過率特性を示すグラフである。
【図１４】 本発明の液晶表示装置を組み込んだ電子機器の例である。
【図１５】 本発明の液晶表示装置を組み込んだ電子機器の例である。
【図１６】 本発明のビデオデータ変換回路のビデオデータ（ＶＩＤＥＯ）の変換動作を示すチャートである。
【図１７】 従来の液晶パネルの概略構成図である。
【符号の説明】
１０００ 液晶パネル
１１００ ゲートドライバ
１２００ ソースドライバ
１３００ 画素部
１４００ ＦＰＣ端子
２０００ ビデオデータ変換回路
【発明の属する技術分野】
本発明は表示装置に関する。特に、アクティブマトリクス型液晶表示装置に代表されるアクティブマトリクス型表示装置に関する。
【０００２】
【従来の技術】
最近安価なガラス基板上に半導体薄膜を形成した電子装置、例えば薄膜トランジスタ（ＴＦＴ）を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型液晶パネルの需要が高まってきたことによる。
【０００３】
アクティブマトリクス型液晶パネルはその画素部に数十〜数百万個ものＴＦＴがマトリクス状に配置され、各ＴＦＴに接続された画素電極に出入りする電荷をＴＦＴのスイッチング機能により制御し画像を表示するものである。
【０００４】
従来、画素部にはガラス基板上に形成されたアモルファスシリコンを利用した薄膜トランジスタが配置されている。
【０００５】
また近年、基板として石英を利用し多結晶珪素膜で薄膜トランジスタを作製する技術も知られている。この場合、周辺駆動回路も画素部も石英基板上に一体形成される。
【０００６】
また、レーザーアニール等の技術を利用することにより、ガラス基板上に結晶性珪素膜を用いた薄膜トランジスタを作製する技術も知られている。
【０００７】
【発明が解決しようとする課題】
最近、アクティブマトリクス型液晶パネルは、パーソナルコンピュータのディスプレイ装置として用いられる大型のものだけでなく、フロントプロジェクターやリアプロジェクターやＨＭＤ（ヘッドマウントディスプレイ）等に用いられる小型のものが注目されてきている。これらの電子装置に用いられる小型のアクティブマトリクス型液晶パネルは、できる限り小さいものが好ましく、最近では、対角０．７インチ程度のものが量産され始めている。
【０００８】
ここで、図１７に従来のアクティブマトリクス型液晶パネルの概略構成図を示す。図１７において、１１０００は液晶パネル、１１１００はソースドライバ、１１２００はゲートドライバ、１１３００は画素部、１１４００はＦＰＣ端子である。ＦＰＣ端子は液晶パネルにビデオデータやクロック信号、電源等が入力される端子である。なお、画素部の横の長さをＷ、画素部の縦の長さをＨとすると、一般に、Ｗ／Ｈ＝４／３、またはＷ／Ｈ＝１６／９である。
【０００９】
しかし、近年の小型化の要求に伴い、図１７に示す回路レイアウトを構成できないケースが生じてきている。例えば、ゲートドライバの長手方向の液晶パネルの基板のサイズをより小さくしなければならない場合等である。この場合、ソースドライバの占有面積が問題となってくる。つまり、ソースドライバはゲートドライバに比較して、それを構成する素子数が多く占有面積が大きい。よって、ソースドライバの占有面積が大きいために、従来の回路レイアウトに無理が生じてきている。
【００１０】
そこで、本発明は上述の問題を鑑みてなされたものであり、液晶パネルの小型化の要求を達成することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の表示装置は、画素部の縦の長さをＷ、画素部の横の長さをＬ、画素部の画素数をｍ×ｎ（縦×横）としたときに、Ｌ＞Ｗかつｍ＜ｎであり、ゲートドライバを画素部の上部に配置し、かつソースドライバを画素部の側部に配置する。そして、外部から入力されるビデオデータを並び替え、ソースドライバに入力する。
【００１２】
以下に本発明の構成を記載する。
【００１３】
本発明によると、
ｍ×ｎ個の画素を有する画素部であって、前記画素はＴＦＴを有する画素部と（ｍ、ｎは共に自然数、ｍ＜ｎ）、
ｎ本のゲート信号線に選択信号を供給するゲートドライバと、
ｍ本のソース信号線にビデオデータを供給するソースドライバと、
を有する表示装置げ提供される。
【００１４】
本発明によると、
複数の画素を有する画素部と、
前記画素にゲート信号線を介して選択信号を供給するゲートドライバと、
前記画素にソース信号線を介してビデオデータを供給するソースドライバと、を有する表示装置であって、
前記ゲート信号線の数は、前記ソース信号線の数よりも多いことを特徴とする表示装置が提供される。
【００１５】
本発明によると、
ｍ×ｎ個の画素を有する画素部であって、前記画素はＴＦＴを有する画素部と（ｍ、ｎは共に自然数、ｍ＜ｎ）、
ｎ本のゲート信号線に選択信号を供給するゲートドライバと、
ｍ本のソース信号線にビデオデータを供給するソースドライバと、
ビデオデータ変換回路と、
を有する表示装置であって、
前記ビデオデータ変換回路は、第１のビデオデータ（ｈ、ｋ）（ｈ＝１〜ｍ、ｋ＝１〜ｎ）を第２のビデオデータに変換し、
前記第１のビデオデータを構成するビデオデータ（ｈ、ｋ）は、前記第２のビデオデータを構成するｍ（ｋ−１）＋ｈ番目のビデオデータに変換されることを特徴とする表示装置が提供される。
【００１６】
本発明によると、
ｍ×ｎ個の画素（画素（ｈ、ｋ）とし、ｈ＝１〜ｍ、ｋ＝１〜ｎ、ｍ、ｎは共に自然数、ｍ＜ｎ）を有する画素部であって、前記画素はＴＦＴを有する画素部と、
ｎ本のゲート信号線に選択信号を供給するゲートドライバと、
ｍ本のソース信号線にビデオデータを供給するソースドライバと、
ビデオデータ変換回路と、
を有する表示装置であって、
前記ビデオデータ変換回路は、前記画素（ｈ、ｋ）に供給される第１のビデオデータ（ｈ、ｋ）（ｈ＝１〜ｍ、ｋ＝１〜ｎ）を第２のビデオデータに変換し、
前記第１のビデオデータを構成するビデオデータ（ｈ、ｋ）は、前記第２のビデオデータを構成するｍ（ｋ−１）＋ｈ番目のビデオデータに変換されることを特徴とする表示装置が提供される。
【００１７】
【発明の実施の形態】
以下、本発明の表示装置の実施の形態として液晶表示装置を例にとって説明する。図１を参照する。
【００１８】
図１に示す本実施の形態の液晶表示装置は、液晶パネル１０００およびビデオデータ変換回路２０００を有している。液晶パネル１０００はゲートドライバ１１００、ソースドライバ１２００、画素部１３００およびＦＰＣ端子１４００を有している。ビデオデータ変換回路２０００にはビデオデータ（ＶＩＤＥＯ）が入力される。ビデオデータ変換回路２０００は、ビデオデータ（ＶＩＤＥＯ）をビデオデータｎ（ＶＩＤＥＯｎ）に変換し、ビデオデータｎ（ＶＩＤＥＯｎ）を液晶パネル１０００のソースドライバ１２００に出力する。ビデオデータｎの添え字”ｎ”は、”ｎｅｗ”を意味する。なお、ここでは、本発明の液晶表示装置を（５×４）画素（横×縦）の画素部を有する液晶パネルを例にとって説明しているが、本発明の液晶表示装置はこれに限定されるわけではない。
【００１９】
本発明の液晶表示装置の液晶パネルにおいては、液晶パネル１０００の横の長さ（ゲートドライバの長手方向の液晶パネルの長さ）をａ、液晶パネル１０００の縦の長さ（ソースドライバの長手方向の液晶パネルの長さ）をｂとすると、ａ＞ｂである。また、画素部１３００の横の長さ（ゲートドライバの長手方向の画素部１３００の長さ）をＷ、画素部１３００の縦の長さ（ソースドライバの長手方向の画素部１３００の長さ）をＨとすると、Ｗ＞Ｈである。
【００２０】
ここで、本発明の液晶表示装置の液晶パネルの回路構成の概略図を図２に示す。図２には、画素部１３００の回路構成が示されている。画素部１３００は、画素１３１０がマトリクス状に配置されている構成をとる。画素１３１０は、ＴＦＴ１３２０、保持容量１３３０、液晶１３４０を有している。なお、ＴＦＴのソースまたはドレインのいずれか一端に接続された画素電極（図示せず）と対向電極（図示せず）とによって液晶に電圧が印加されるようになっている。対向電極は共通電位（ＣＯＭ）に接続されている。なお、保持容量１３３０は、図２に示す通りでなくてもよい。なお、画素部１３００を構成する画素１３１０には、それぞれ、（１、１）、（１、２）、・・・、（４、５）という符号が付けられている。以後、それぞれの画素を画素（１、１）等と呼ぶ。
【００２１】
ゲートドライバ１１００からはゲート信号線Ｇ１、Ｇ２、Ｇ３、Ｇ４およびＧ５に順次選択信号が供給される。ゲート信号線Ｇ１は、画素（１、１）、画素（２、１）、画素（３、１）および画素（４、１）のそれぞれのＴＦＴ１３２０のゲート電極に接続されている。ゲート信号線Ｇ２は、画素（１、２）、画素（２、２）、画素（３、２）および画素（４、２）のそれぞれのＴＦＴ１３２０のゲート電極に接続されている。ゲート信号線Ｇ３は、画素（１、３）、画素（２、３）、画素（３、３）および画素（４、３）のそれぞれのＴＦＴ１３２０のゲート電極に接続されている。ゲート信号線Ｇ４は、画素（１、４）、画素（２、４）、画素（３、４）および画素（４、４）のそれぞれのＴＦＴ１３２０のゲート電極に接続されている。また、ゲート信号線Ｇ５は、画素（１、５）、画素（２、５）、画素（３、５）および画素（４、５）のそれぞれのＴＦＴ１３２０のゲート電極に接続されている。
【００２２】
ソースドライバ１２００へはビデオデータ変換回路２０００で作成されたビデオデータｎ（ＶＩＤＥＯｎ）が入力される。ソースドライバ１２００は、ソース信号線Ｓ１、Ｓ２、Ｓ３、Ｓ４を通して各画素のＴＦＴのソース電極へビデオデータを供給する。なお、ソース信号線Ｓ１は、画素（１、１）、画素（１、２）、画素（１、３）、画素（１、４）および画素（１、５）のそれぞれのＴＦＴのソース領域に接続されている。ソース信号線Ｓ２は、画素（２、１）、画素（２、２）、画素（２、３）、画素（２、４）および画素（２、５）のそれぞれのＴＦＴのソース領域に接続されている。ソース信号線Ｓ３は、画素（３、１）、画素（３、２）、画素（３、３）、画素（３、４）および画素（３、５）のそれぞれのＴＦＴのソース領域に接続されている。ソース信号線Ｓ４は、画素（４、１）、画素（４、２）、画素（４、３）、画素（４、４）および画素（４、５）のそれぞれのＴＦＴのソース領域に接続されている。
【００２３】
ここでビデオデータ変換回路２０００の機能および動作について説明する。ビデオデータ変換回路２０００は、ビデオデータ（ＶＩＤＥＯ）をビデオデータｎ（ＶＩＤＥＯｎ）に変換する。図３を参照する。図３には、ビデオデータ（ＶＩＤＥＯ）がビデオデータｎ（ＶＩＤＥＯｎ）に変換される様子が示されている。ビデオデータ（ＶＩＤＥＯ）において、各ビデオデータには、（１、１）、（１、２）、・・・、（４、５）等の符号が付けられている。以後、各ビデオデータをビデオデータ（１、１）等と呼ぶ。
【００２４】
各ビデオデータに付されている符号は画素に付されている符号に対応している。つまり、ビデオデータ（１、１）は画素（１、１）に供給され（つまり、画素（１、１）のＴＦＴのソース領域に供給され）、ビデオデータ（１、２）は画素（１、２）に供給される。
【００２５】
変換前のビデオデータ（ＶＩＤＥＯ）は、ビデオデータ（１、１）、ビデオデータ（１、２）、ビデオデータ（１、３）、・・・、ビデオデータ（４、４）、ビデオデータ（４、５）という順序で構成されている。しかし、本発明の液晶表示装置の液晶パネル１０００においては、ビデオデータが供給される順序は、画素（１、１）、画素（２、１）、画素（３、１）、画素（４、１）、画素（１、２）、・・・、画素（３、５）、画素（４、５）となる。そこで、ビデオデータ（ＶＩＤＥＯ）の各ビデオデータが変換前の順序で構成されたままであると、ビデオデータを適切な画素に入力することができない。
【００２６】
そこで、変換前のビデオデータ（ＶＩＤＥＯ）は、ビデオデータ変換回路２０００によってビデオデータｎ（ＶＩＤＥＯｎ）に変換される。変換後のビデオデータｎ（ＶＩＤＥＯｎ）は、ビデオデータ（１、１）、ビデオデータ（２、１）、ビデオデータ（３、１）、・・・、ビデオデータ（３、５）、ビデオデータ（４、５）という順序で構成されている。よって、各ビデオデータを適切な画素に入力することができる。
【００２７】
ここで、本実施の形態におけるビデオデータ変換回路２０００の概略回路構成図を図４に示す。本実施の形態においては、ビデオデータ変換回路２０００は、ビデオフォーマッタ２１００、メモリ２２００およびアドレスジェネレータ２３００を有している。ビデオデータ（ＶＩＤＥＯ）は、ビデオデータ変換回路２０００のビデオフォーマッタ２１００に入力され、メモリ２２００に順次記憶される。アドレスジェネレータ２３００は、メモリ２２００に記憶されたビデオデータを所定の順序で読み出すためのアドレスを指定し、メモリ２２００からビデオフォーマッタ２１００へビデオ信号の送出を制御する。そして、ビデオフォーマッタ２１００からビデオデータｎ（ＶＩＤＥＯｎ）が出力される。
【００２８】
なお、本実施の形態においては、ビデオデータ（ＶＩＤＥＯ）およびビデオデータｎ（ＶＩＤＥＯｎ）はいずれもデジタルデータであるとした。しかし、Ｄ／Ａ変換回路およびＡ／Ｄ変換回路を用いることによってアナログビデオデータを入出力することができる。
【００２９】
ここで図５を参照する。図５には、本発明の液晶表示装置において、（ｍ×ｎ）画素（縦×横）の画素部を有する液晶パネルを示す。なお、ｍ、ｎは共に自然数である。なお、各画素には、符号がつけられており、各画素を画素（ｈ、ｋ）（ｈ＝１〜ｍ、ｋ＝１〜ｎ）で示している。
【００３０】
ゲートドライバ３１００からはゲート信号線Ｇ１、Ｇ２、・・・、Ｇｎ−１およびＧｎに順次選択信号が供給される。ゲート信号線Ｇ１は、画素（１、１）、画素（２、１）、・・・、画素（ｍ−１、１）および画素（ｍ、１）のそれぞれのＴＦＴ３３２０のゲート電極に接続されている。ゲート信号線Ｇ２は、画素（１、２）、画素（２、２）、・・・、画素（ｍー１、２）および画素（ｍ、２）のそれぞれのＴＦＴ３３２０のゲート電極に接続されている。同様に、ゲート信号線Ｇｎは、画素（１、ｎ）、画素（２、ｎ）、・・・、画素（ｍ−１、ｎ）および画素（ｍ、ｎ）のそれぞれのＴＦＴ３３２０のゲート電極に接続されている。。
【００３１】
ソースドライバ３２００へはビデオデータ変換回路で作成されたビデオデータｎ（ＶＩＤＥＯｎ）が入力される。ソースドライバ３２００は、ソース信号線Ｓ１、Ｓ２、・・・、Ｓｍ−１およびＳｍを通して各画素のＴＦＴのソース電極へビデオデータを供給する。なお、ソース信号線Ｓ１は、画素（１、１）、画素（１、２）、・・・、画素（１、ｎ−１）および画素（１、ｎ）のそれぞれのＴＦＴ３３２０のソース領域に接続されている。ソース信号線Ｓ２は、画素（２、１）、画素（２、２）、・・・、画素（２、ｎ−１）および画素（２、ｎ）のそれぞれのＴＦＴ３３２０のソース領域に接続されている。同様に、ソース信号線Ｓｍは、画素（ｍ、１）、画素（ｍ、２）、・・・、画素（ｍ、ｎ−１）および画素（ｍ、ｎ）のそれぞれのＴＦＴ３３２０のソース領域に接続されている。
【００３２】
ここで、図５に示す本発明の液晶パネルに入力されるビデオデータ（ＶＩＤＥＯｎ）の作成について説明する。
【００３３】
図６を参照する。ビデオデータ変換回路に入力前（変換前）のビデオデータ（ＶＩＤＥＯ）は、ビデオデータ（１、１）、ビデオデータ（１、２）、・・・、ビデオデータ（１、ｎ−１）、ビデオデータ（１、ｎ）、ビデオデータ（２、１）、ビデオデータ（２、２）、・・・、ビデオデータ（ｍ、１）、ビデオデータ（ｍ、２）、・・・、ビデオデータ（ｍ、ｎ−１）、ビデオデータ（ｍ、ｎ）という順序で構成されている。
【００３４】
変換前のビデオデータ（ＶＩＤＥＯ）は、ビデオデータ変換回路によってビデオデータｎ（ＶＩＤＥＯｎ）に変換される。変換後のビデオデータｎ（ＶＩＤＥＯｎ）は、ビデオデータ（１、１）、ビデオデータ（２、１）、・・・、ビデオデータ（ｍ−１、１）、ビデオデータ（ｍ、１）、ビデオデータ（１、２）、・・・、ビデオデータ（ｍ、ｎ−１）、ビデオデータ（１、ｎ）、ビデオデータ（２、ｎ）、・・・、ビデオデータ（ｍ−１、ｎ）、ビデオデータ（ｍ、ｎ）という順序で構成されている。よって、各ビデオデータを適切な画素に入力することができる。
【００３５】
よって、本実施の形態の液晶パネルにおいては、ビデオデータ（ＶＩＤＥＯ）のビデオデータ（ｈ、ｋ）は、ビデオデータｎ（ＶＩＤＥＯｎ）を構成する、ｍ（ｋ−１）＋ｈ番目のビデオデータとなる。
【００３６】
例えば、ビデオデータ（ＶＩＤＥＯ）のビデオデータ（１、１）は、ビデオデータｎ（ＶＩＤＥＯｎ）を構成する１番目のビデオデータとなる。また、ビデオデータ（ＶＩＤＥＯ）のビデオデータ（２、２）は、ビデオデータｎ（ＶＩＤＥＯｎ）を構成する（ｍ＋２）番目のビデオデータとなる。また、ビデオデータ（ＶＩＤＥＯ）のビデオデータ（ｍ、ｎ）は、ビデオデータｎ（ＶＩＤＥＯｎ）を構成するｍｎ番目のビデオデータとなる。
【００３７】
このようにビデオデータ変換回路のアドレスジェネレータを制御することによって、メモリからビデオデータを適切な順序で読み出し、液晶パネルに入力することによって、所望の映像を得ることができる。
【００３８】
図７を参照する。図７には、本実施の形態の液晶パネルにおいて、左右両側にソースドライバを設けている。
【００３９】
ソースドライバ４２００は奇数番目のソース信号線Ｓ１およびＳ３にビデオデータを供給し、ソースドライバ４３００は偶数番目のソース信号線Ｓ２およびＳ４にビデオデータを供給する。
【００４０】
こうすることによって、ソースドライバの回路構造が複雑になりソースドライバの占有面積が大きくなった場合においても、本発明を適用することができる。
【００４１】
また、ゲートドライバの動作方向（選択信号の供給順序）を逆にすることで、表示画面の左右反転を行うことが簡単に実現できる。
【００４２】
また、図１６に示すように、ビデオデータ（ＶＩＤＥＯ）をビデオデータ変換回路によって変換する際に、各ビデオデータの４分割を行い、ＶＩＤＥＯｎ１、ＶＩＤＥＯｎ２、ＶＩＤＥＯｎ３およびＶＩＤＥＯｎ４を作成している。ここでは、ビデオデータ（ＶＩＤＥＯ）を４分割した例を示したが、分割数はこれに限定されるわけではない。
【００４３】
以下に本発明の実施例について説明する。
【００４４】
【実施例】
（実施例１）
本実施例においては、本発明の表示装置の液晶パネルの作製方法例を図８〜図１２を用いて説明する。本実施例の液晶パネルにおいては、画素部、ソースドライバ、ゲートドライバ等を一つの基板上に一体形成される。なお、説明の便宜上、画素のＴＦＴとソースドライバ（駆動回路）のアナログスイッチを構成するＮｃｈＴＦＴとインバータ回路を構成するＰｃｈＴＦＴおよびＮｃｈＴＦＴとが同一基板上に形成されることを示すものとする。
【００４５】
図８（Ａ）において、基板６００１には低アルカリガラス基板や石英基板を用いることができる。本実施例では低アルカリガラス基板を用いた。この場合、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておいても良い。この基板６００１のＴＦＴ形成表面には、基板６００１からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの下地膜６００２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜を１００ｎｍ、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜を２００ｎｍの厚さに積層形成する。
【００４６】
次に、２０〜１５０ｎｍ（好ましくは３０〜８０ｎｍ）の厚さで非晶質構造を有する半導体膜６００３ａを、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。本実施例では、プラズマＣＶＤ法で非晶質シリコン膜を５４ｎｍの厚さに形成する。非晶質構造を有する半導体膜としては、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、下地膜６００２と非晶質シリコン膜６００３ａとは同じ成膜法で形成することが可能であるので、両者を連続形成しても良い。その場合、下地膜を形成した後、一旦大気雰囲気に晒すことがなくその表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる（図８（Ａ））。
【００４７】
そして、公知の結晶化技術を使用して非晶質シリコン膜６００３ａから結晶質シリコン膜６００３ｂを形成する。例えば、レーザー結晶化法や熱結晶化法（固相成長法）を適用すれば良いが、ここでは、特開平７−１３０６５２号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質シリコン膜６００３ｂを形成した。結晶化の工程に先立って、非晶質シリコン膜の含有水素量にもよるが、４００〜５００℃で１時間程度の熱処理を行い、含有水素量を５atom％以下にしてから結晶化させることが望ましい。非晶質シリコン膜を結晶化させると原子の再配列が起こり緻密化するので、作製される結晶質シリコン膜の厚さは当初の非晶質シリコン膜の厚さ（本実施例では５４ｎｍ）よりも１〜１５％程度減少する（図８（Ｂ））。
【００４８】
そして、結晶質シリコン膜６００３ｂを島状にパターンニングして、島状半導体層６００４〜６００７を形成する。その後、プラズマＣＶＤ法またはスパッタ法により５０〜１５０ｎｍの厚さの酸化シリコン膜によるマスク層６００８を形成する（図８（Ｃ））。本実施例では、マスク層６００８の厚さは１３０ｎｍとする。
【００４９】
そしてレジストマスク６００９を設け、ｎチャネル型ＴＦＴを形成することとなる島状半導体層６００４〜６００７の全面に１×１０16〜５×１０17atoms／cm3程度の濃度でｐ型を付与する不純物元素としてボロン（Ｂ）を添加する。このボロン（Ｂ）の添加は、しきい値電圧を制御する目的でなされる。ボロン（Ｂ）の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時に添加しておくこともできる。ここでのボロン（Ｂ）添加は必ずしも必要ではない（図８（Ｄ））。
【００５０】
ドライバ等の駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物元素を島状半導体層６０１０〜６０１２に選択的に添加する。そのため、あらかじめレジストマスク６０１３〜６０１６を形成する。ｎ型を付与する不純物元素としては、リン（Ｐ）や砒素（Ａｓ）を用いれば良く、ここではリン（Ｐ）を添加すべく、フォスフィン（ＰＨ3）を用いたイオンドープ法を適用した。形成された不純物領域６０１７、６０１８のリン（Ｐ）濃度は２×１０16〜５×１０19atoms／cm3の範囲とすれば良い。本明細書中では、ここで形成された不純物領域６０１７〜６０１９に含まれるｎ型を付与する不純物元素の濃度を（ｎ-）と表す。また、不純物領域６０１９は、画素部の保持容量を形成するための半導体層であり、この領域にも同じ濃度でリン（Ｐ）を添加する（図９（Ａ））。その後、レジストマスク６０１３〜６０１６を除去する。
【００５１】
次に、マスク層６００８をフッ酸などにより除去した後、図８（Ｄ）と図９（Ａ）で添加した不純物元素を活性化させる工程を行う。活性化は、窒素雰囲気中で５００〜６００℃で１〜４時間の熱処理や、レーザー活性化の方法により行うことができる。また、両者を併用して行っても良い。本実施例では、レーザー活性化の方法を用いる。レーザー光にはＫｒＦエキシマレーザー光（波長２４８ｎｍ）を用いる。本実施例では、レーザー光の形状を線状ビームに加工して用い、発振周波数５〜５０Ｈｚ、エネルギー密度１００〜５００ｍＪ／ｃｍ2として線状ビームのオーバーラップ割合を８０〜９８％で走査することによって島状半導体層が形成された基板全面を処理する。尚、レーザー光の照射条件には何ら限定される事項はなく適宣決定することができる。
【００５２】
そして、ゲート絶縁膜６０２０をプラズマＣＶＤ法またはスパッタ法を用いて１０〜１５０ｎｍの厚さでシリコンを含む絶縁膜で形成する。例えば、１２０ｎｍの厚さで酸化窒化シリコン膜を形成する。ゲート絶縁膜には、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い（図９（Ｂ））。
【００５３】
次に、ゲート電極を形成するために第１の導電層を成膜する。この第１の導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった積層構造としても良い。本実施例では、導電性の窒化物金属膜から成る導電層（Ａ）６０２１と金属膜から成る導電層（Ｂ）６０２２とを積層させる。導電層（Ｂ）６０２２はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜またはＭｏ−Ｔａ合金膜）で形成すれば良く、導電層（Ａ）６０２１は窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）で形成する。また、導電層（Ａ）６０２１は代替材料として、タングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。導電層（Ｂ）６０２２は低抵抗化を図るために含有する不純物濃度を低減させると良く、特に酸素濃度に関しては３０ｐｐｍ以下とすると良かった。例えば、タングステン（Ｗ）は酸素濃度を３０ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗値を実現することができる。
【００５４】
導電層（Ａ）６０２１は１０〜５０ｎｍ（好ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）６０２２は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。本実施例では、導電層（Ａ）６０２１に５０ｎｍの厚さの窒化タンタル膜を、導電層（Ｂ）６０２２には３５０ｎｍのＴａ膜を用い、いずれもスパッタ法で形成する。このスパッタ法による成膜では、スパッタ用のガスのＡｒに適量のＸｅやＫｒを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。尚、図示しないが、導電層（Ａ）６０２１の下に２〜２０ｎｍ程度の厚さでリン（Ｐ）をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層（Ａ）または導電層（Ｂ）が微量に含有するアルカリ金属元素がゲート絶縁膜６０２０に拡散するのを防ぐことができる（図９（Ｃ））。
【００５５】
次に、レジストマスク６０２３〜６０２７を形成し、導電層（Ａ）６０２１と導電層（Ｂ）６０２２とを一括でエッチングしてゲート電極６０２８〜６０３１と容量配線６０３２を形成する。ゲート電極６０２８〜６０３１と容量配線６０３２は、導電層（Ａ）から成る６０２８ａ〜６０３２ａと、導電層（Ｂ）から成る６０２８ｂ〜６０３２ｂとが一体として形成されている。この時、後にドライバ等の駆動回路を構成するＴＦＴのゲート電極６０２８〜６０３０は不純物領域６０１７、６０１８の一部と、ゲート絶縁膜６０２０を介して重なるように形成する（図９（Ｄ））。
【００５６】
次いで、ドライバのＰチャネル型ＴＦＴのソース領域およびドレイン領域を形成するために、Ｐ型を付与する不純物元素を添加する工程を行う。ここでは、ゲート電極６０２８をマスクとして、自己整合的に不純物領域を形成する。このとき、Ｎチャネル型ＴＦＴが形成される領域はレジストマスク６０３３で被覆しておく。そして、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で不純物領域６０３４を形成した。この領域のボロン（Ｂ）濃度は３×１０20〜３×１０21atoms／cm3となるようにする。本明細書中では、ここで形成された不純物領域６０３４に含まれるＰ型を付与する不純物元素の濃度を（ｐ++）と表す（図１０（Ａ））。
【００５７】
次に、Ｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成を行った。レジストのマスク６０３５〜６０３７を形成し、Ｎ型を付与する不純物元素が添加して不純物領域６０３８〜６０４２を形成した。これは、フォスフィン（ＰＨ3）を用いたイオンドープ法で行い、この領域のリン（Ｐ）濃度を１×１０20〜１×１０21atoms／cm3とした。本明細書中では、ここで形成された不純物領域６０３８〜６０４２に含まれるＮ型を付与する不純物元素の濃度を（ｎ+）と表す（図１０（Ｂ））。
【００５８】
不純物領域６０３８〜６０４２には、既に前工程で添加されたリン（Ｐ）またはボロン（Ｂ）が含まれているが、それに比して十分に高い濃度でリン（Ｐ）が添加されるので、前工程で添加されたリン（Ｐ）またはボロン（Ｂ）の影響は考えなくても良い。また、不純物領域６０３８に添加されたリン（Ｐ）濃度は図１０（Ａ）で添加されたボロン（Ｂ）濃度の１／２〜１／３なのでｐ型の導電性が確保され、ＴＦＴの特性に何ら影響を与えることはなかった。
【００５９】
そして、画素部のｎチャネル型ＴＦＴのＬＤＤ領域を形成するためのｎ型を付与する不純物添加の工程を行った。ここではゲート電極６０３１をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加する。添加するリン（Ｐ）の濃度は１×１０16〜５×１０18atoms／cm3であり、図９（Ａ）および図１０（Ａ）と図１０（Ｂ）で添加する不純物元素の濃度よりも低濃度で添加することで、実質的には不純物領域６０４３、６０４４のみが形成される。本明細書中では、この不純物領域６０４３、６０４４に含まれるｎ型を付与する不純物元素の濃度を（ｎ--）と表す（図１０（Ｃ））。
【００６０】
ここで、ゲート電極のＴａのピーリングを防止するために層間膜としてＳｉＯＮ膜等を２００ｎｍの厚さで形成しても良い。
【００６１】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化するために熱処理工程を行う。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）で行うことができる。ここではファーネスアニール法で活性化工程を行った。熱処理は酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜８００℃、代表的には５００〜６００℃で行うものであり、本実施例では５００℃で４時間の熱処理を行った。また、基板６００１に石英基板のような耐熱性を有するものを使用した場合には、８００℃で１時間の熱処理としても良く、不純物元素の活性化と、該不純物元素が添加された不純物領域とチャネル形成領域との接合を良好に形成することができる。なお、上述のゲート電極のＴａのピーリングを防止するための層間膜を形成した場合には、この効果は得られない場合がある。
【００６２】
この熱処理において、ゲート電極６０２８〜６０３１と容量配線６０３２形成する金属膜６０２８ｂ〜６０３２ｂは、表面から５〜８０ｎｍの厚さでその表面に導電層（Ｃ）６０２８ｃ〜６０３２ｃが形成される。例えば、導電層（Ｂ）６０２８ｂ〜６０３２ｂがタングステン（Ｗ）の場合には窒化タングステン（ＷＮ）が形成され、タンタル（Ｔａ）の場合には窒化タンタル（ＴａＮ）を形成することができる。また、導電層（Ｃ）６０２８ｃ〜６０３２ｃは、窒素またはアンモニアなどを用いた窒素を含むプラズマ雰囲気にゲート電極６０２８〜６０３１及び容量配線６０３２を晒しても同様に形成することができる。さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００６３】
島状半導体層が、非晶質シリコン膜から触媒元素を用いる結晶化の方法で作製された場合、島状半導体層中には微量の触媒元素が残留する。勿論、そのような状態でもＴＦＴを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましい。この触媒元素を除去する手段の一つにリン（Ｐ）によるゲッタリング作用を利用する手段がある。ゲッタリングに必要なリン（Ｐ）の濃度は図１０（Ｂ）で形成した不純物領域（ｎ+）と同程度であり、ここで実施される活性化工程の熱処理により、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形成領域から触媒元素をゲッタリングをすることができた（図１０（Ｄ））。
【００６４】
第１の層間絶縁膜６０４５は５００〜１５００ｎｍの厚さで酸化シリコン膜または酸化窒化シリコン膜で形成され、その後、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース配線６０４６〜６０４９と、ドレイン配線６０５０〜６０５３を形成する（図１１（Ａ））。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜５００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とする。
【００６５】
次に、パッシベーション膜６０５４として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を５０〜５００ｎｍ（代表的には１００〜３００ｎｍ）の厚さで形成する。本実施例においては、パッシベーション膜６０５４は窒化シリコン膜５０ｎｍと酸化シリコン膜２４．５ｎｍとの積層膜とした。この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られた。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜６０５４に開口部を形成しておいても良い（図１１（Ａ））。
【００６６】
その後、有機樹脂からなる第２層間絶縁膜６０５５を１．０〜１．５μｍの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。ここでは、基板に塗布後、熱重合するタイプのアクリルを用い、２５０℃で焼成して形成する（図１１（Ｂ））。
【００６７】
ここで、ソースドライバのＤ／Ａ変換回路の容量を形成する。Ｄ／Ａ変換回路の容量の電極となるべき電極はドレイン配線と同一配線層に形成されている。前記電極の上部の第２層間絶縁膜６０５５を全部除去する（図示せず）。次に、ブラックマトリクスを形成する（図示せず）。本実施例ではブラックマトリクスは、Ｔｉ膜を１００ｎｍに形成し、その後ＡｌとＴｉの合金膜を３００ｎｍに形成した積層構造とする。よって、本実施例では、前記電極とブラックマトリクスとの間でＤ／Ａ変換回路の容量が形成される。
【００６８】
その後、有機樹脂からなる第３層間絶縁膜６０５９を１．０〜１．５μｍの厚さに形成する。有機樹脂としては、第２層間絶縁膜と同様の樹脂をもちいることができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成した。
【００６９】
そして、第２層間絶縁膜６０５５および第３層間絶縁膜６０５９にドレイン配線６０５３に達するコンタクトホールを形成し、画素電極６０６０を形成する。本発明の透過型液晶パネルにおいては、画素電極６０６０にはＩＴＯ等の透明導伝膜を用いる。（図１１（Ｂ））。
【００７０】
こうして同一基板上に、駆動回路のＴＦＴと画素部の画素ＴＦＴとを有した基板を完成させることができる。駆動回路にはｐチャネル型ＴＦＴ６１０１、第１のｎチャネル型ＴＦＴ６１０２、第２のｎチャネル型ＴＦＴ６１０３、画素部には画素ＴＦＴ６１０４、保持容量６１０５が形成されている（図１２）。本明細書では便宜上このような基板をアクティブマトリクス基板と呼んでいる。
【００７１】
次に、上記の工程によって作製されたアクティブマトリクス基板をもとに、透過型液晶パネルを作製する工程を説明する。
【００７２】
図１２の状態のアクティブマトリクス基板に配向膜６０６１を形成する。本実施例では、配向膜６０６１にはポリイミドを用いた。次に、対向基板を用意する。対向基板は、ガラス基板６０６２、透明導電膜からなる対向電極６０６３、配向膜６０６４とで構成される。
【００７３】
なお、本実施例では、配向膜には、液晶分子が基板に対して平行に配向するようなポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施すことにより、液晶分子がある一定のプレチルト角を持って平行配向するようにした。
【００７４】
次に、上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、シール材やスペーサ（共に図示せず）などを介して貼り合わせる。その後、両基板の間に液晶６０６５を注入し、封止剤（図示せず）によって完全に封止する。よって、図１２に示すような透過型液晶パネルが完成する。
【００７５】
なお本実施例では、透過型液晶パネルがＴＮ（ツイスト）モードによって表示を行うようにした。そのため、偏光板（図示せず）が透過型液晶パネルの上部に配置された。
【００７６】
駆動回路のｐチャネル型ＴＦＴ６１０１には、島状半導体層６００４にチャネル形成領域８０６、ソース領域８０７ａ、８０７ｂ、ドレイン領域８０８ａ，８０８ｂを有している。第１のｎチャネル型ＴＦＴ６１０２には、島状半導体層６００５にチャネル形成領域８０９、ゲート電極６０７１と重なるＬＤＤ領域８１０（以降、このようなＬＤＤ領域をＬovと記す）、ソース領域８１１、ドレイン領域８１２を有している。このＬov領域のチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．０〜１．５μｍとした。第２のｎチャネル型ＴＦＴ６１０３には、島状半導体層６００６にチャネル形成領域８１３、ＬＤＤ領域８１４、８１５、ソース領域８１６、ドレイン領域８１７を有している。このＬＤＤ領域はＬov領域とゲート電極６０７２と重ならないＬＤＤ領域（以降、このようなＬＤＤ領域をＬoffと記す）とが形成され、このＬoff領域のチャネル長方向の長さは０．３〜２．０μｍ、好ましくは０．５〜１．５μｍである。画素ＴＦＴ６１０４には、島状半導体層６００７にチャネル形成領域８１８、８１９、Ｌoff領域８２０〜８２３、ソースまたはドレイン領域８２４〜８２６を有している。Ｌoff領域のチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．５〜２．５μｍである。また、画素ＴＦＴ６１０４のチャネル形成領域８１８、８１９と画素ＴＦＴのＬＤＤ領域であるＬoff領域８２０〜８２３との間には、オフセット領域（図示せず）が形成されている。さらに、容量配線６０７４と、ゲート絶縁膜６０２０から成る絶縁膜と、画素ＴＦＴ６１０４のドレイン領域８２６に接続し、ｎ型を付与する不純物元素が添加された半導体層８２７とから保持容量８０５が形成されている。図１２では画素ＴＦＴ６１０４をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【００７７】
以上の様に本実施例においては、画素ＴＦＴおよびドライバが要求する仕様に応じて各回路を構成するＴＦＴの構造を最適化し、液晶パネルの動作性能と信頼性を向上させることを可能とすることができる。
【００７８】
なお、本実施例においては透過型の液晶パネルについて説明した。しかし、本発明の液晶パネルは、これに限定されるわけではなく、反射型の液晶パネルとすることもできる。
【００７９】
（実施例２）
上述の本発明の液晶表示装置の液晶パネルにはネマチック液晶以外にも様々な液晶を用いることが可能である。例えば、1998, SID, "Characteristics and Driving Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability" by H. Furue et al.や、1997, SID DIGEST, 841, "A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time" by T. Yoshida et al.や、1996, J. Mater. Chem. 6(4), 671-673, "Thresholdless antiferroelectricity in liquid crystals and its application to displays" by S. Inui et al.や、米国特許第5594569 号に開示された液晶を用いることが可能である。
【００８０】
等方相−コレステリック相−カイラルスメクティックＣ相転移系列を示す強誘電性液晶（ＦＬＣ）を用い、ＤＣ電圧を印加しながらコレステリック相−カイラルスメクティックＣ相転移をさせ、かつコーンエッジをほぼラビング方向に一致させた単安定ＦＬＣの電気光学特性を図１３に示す。図１３に示すような強誘電性液晶による表示モードは「Ｈａｌｆ−Ｖ字スイッチングモード」と呼ばれている。図１３に示すグラフの縦軸は透過率（任意単位）、横軸は印加電圧である。「Ｈａｌｆ−Ｖ字スイッチングモード」については、寺田らの”Ｈａｌｆ−Ｖ字スイッチングモードＦＬＣＤ”、第４６回応用物理学関係連合講演会講演予稿集、１９９９年３月、第１３１６頁、および吉原らの”強誘電性液晶による時分割フルカラーＬＣＤ”、液晶第３巻第３号第１９０頁に詳しい。
【００８１】
図１３に示されるように、このような強誘電性混合液晶を用いると、低電圧駆動かつ階調表示が可能となることがわかる。本発明の液晶表示装置の液晶パネルには、このような電気光学特性を示す強誘電性液晶も用いることができる。
【００８２】
また、ある温度域において反強誘電相を示す液晶を反強誘電性液晶（ＡＦＬＣ）という。反強誘電性液晶を有する混合液晶には、電場に対して透過率が連続的に変化する電気光学応答特性を示す、無しきい値反強誘電性混合液晶と呼ばれるものがある。この無しきい値反強誘電性混合液晶は、いわゆるＶ字型の電気光学応答特性を示すものがあり、その駆動電圧が約±２．５Ｖ程度（セル厚約１μｍ〜２μｍ）のものも見出されている。
【００８３】
また、一般に、無しきい値反強誘電性混合液晶は自発分極が大きく、液晶自体の誘電率が高い。このため、無しきい値反強誘電性混合液晶を液晶表示装置に用いる場合には、画素に比較的大きな保持容量が必要となってくる。よって、自発分極が小さな無しきい値反強誘電性混合液晶を用いるのが好ましい。
【００８４】
なお、このような無しきい値反強誘電性混合液晶を本発明の液晶表示装置に用いることによって低電圧駆動が実現されるので、低消費電力化が実現される。
【００８５】
（実施例３）
【００８６】
本発明の表示装置は、様々な電子機器に組み込んで用いることができる。
【００８７】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、ゲーム機、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１４および図１５に示す。
【００８８】
図１４（Ａ）はフロント型プロジェクタ−であり、本体１０００１、本発明の液晶表示装置１０００２、光源１０００３、光学系１０００４、スクリーン１０００５で構成されている。なお、図１４（Ａ）には、液晶表示装置を１つ組み込んだフロントプロジェクターが示されているが、液晶表示装置を３個（Ｒ、Ｇ、Ｂの光にそれぞれ対応させる）組み込むことによって、より高解像度・高精細のフロント型プロジェクタを実現することができる。
【００８９】
図１４（Ｂ）はリア型プロジェクターであり、１０００６は本体、１０００７は本発明の液晶表示装置であり、１０００８は光源であり、１０００９はリフレクター、１００１０はスクリーンである。なお、図１４（Ｂ）には、液晶表示装置を３個（Ｒ、Ｇ、Ｂの光にそれぞれ対応させる）組み込んだリア型プロジェクタが示されている。また、本発明の液晶表示装置を１個組み込んだリア型プロジェクタも提供することができる。
【００９０】
図１５（Ａ）はパーソナルコンピュータであり、本体７００１、映像入力部７００２、本発明の液晶表示装置７００３、キーボード７００４で構成される。
【００９１】
図１５（Ｂ）はビデオカメラであり、本体７１０１、本発明の液晶表示装置７１０２、音声入力部７１０３、操作スイッチ７１０４、バッテリー７１０５、受像部７１０６で構成される。
【００９２】
図１５（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体７２０１、カメラ部７２０２、受像部７２０３、操作スイッチ７２０４、本発明の液晶表示装置７２０５で構成される。
【００９３】
図１５（Ｄ）はゴーグル型ディスプレイであり、本体７３０１、本発明の液晶表示装置７３０２、アーム部７３０３で構成される。
【００９４】
図１５（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体７４０１、本発明の液晶表示装置７４０２、スピーカ部７４０３、記録媒体７４０４、操作スイッチ７４０５で構成される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
【００９５】
図１５（Ｆ）は、本発明の液晶表示装置を用いたディスプレイ装置である。７５０１は本体、７５０２は本発明の液晶表示装置である。
【００９６】
以上の様に、本発明の液晶表示装置の適用範囲は極めて広く、あらゆる分野の電子機器に適用できる。
【００９７】
【発明の効果】
本発明によるとソースドライバの占有面積が大きい場合においても、小型のパネルを用いた表示装置が実現できる。
【図面の簡単な説明】
【図１】 本発明の液晶表示装置の概略構成図である。
【図２】 本発明の液晶表示装置の液晶パネルの回路構成図である。
【図３】 本発明のビデオデータ変換回路のビデオデータ（ＶＩＤＥＯ）の変換動作を示すチャートである。
【図４】 本発明のビデオデータ変換回路の回路構成例である。
【図５】 本発明の液晶表示装置の液晶パネルの回路構成図である。
【図６】 本発明のビデオデータ変換回路のビデオデータ（ＶＩＤＥＯ）の変換動作を示すチャートである。
【図７】 本発明の液晶表示装置の液晶パネルの回路構成図である。
【図８】 本発明の液晶表示装置の液晶パネルの作製工程例を示す図である。
【図９】 本発明の液晶表示装置の液晶パネルの作製工程例を示す図である。
【図１０】 本発明の液晶表示装置の液晶パネルの作製工程例を示す図である。
【図１１】 本発明の液晶表示装置の液晶パネルの作製工程例を示す図である。
【図１２】 本発明の液晶表示装置の液晶パネルの作製工程例を示す図である。
【図１３】 Ｈａｌｆ−Ｖ字型の電気光学特性を示す強誘電性液晶の印加電圧−透過率特性を示すグラフである。
【図１４】 本発明の液晶表示装置を組み込んだ電子機器の例である。
【図１５】 本発明の液晶表示装置を組み込んだ電子機器の例である。
【図１６】 本発明のビデオデータ変換回路のビデオデータ（ＶＩＤＥＯ）の変換動作を示すチャートである。
【図１７】 従来の液晶パネルの概略構成図である。
【符号の説明】
１０００ 液晶パネル
１１００ ゲートドライバ
１２００ ソースドライバ
１３００ 画素部
１４００ ＦＰＣ端子
２０００ ビデオデータ変換回路
Claims (1)
- 第１のビデオデータを第２のビデオデータに変換するビデオデータ変換回路と、
ｎ（ｎは自然数）本のゲート信号線に選択信号を供給するゲートドライバと、
ｍ（ｍはｎ未満の自然数）本のソース信号線に前記第２のビデオデータを供給するソースドライバと、
前記ソース信号線から前記第２のビデオデータが入力されるｍ×ｎ個の画素と、
を有し、
前記第１のビデオデータが、（１、１）、（１、２）、〜、（１、ｎ−１）、（１、ｎ）、（２、１）、（２、２）、〜、（ｍ、１）、（ｍ、２）、〜、（ｍ、ｎ−１）、（ｍ、ｎ）の第１の順序で構成されている場合、
前記第２のビデオデータは、（１、１）、（２、１）、〜、（ｍ−１、１）、（ｍ、１）、（１、２）、〜、（ｍ、ｎ−１）、（１、ｎ）、（２、ｎ）、〜、（ｍ−１、ｎ）、（ｍ、ｎ）の順序で構成され、
前記ゲート信号線を第１番目のゲート信号線から第ｎ番目のゲート信号線の方向に選択して前記第２のビデオデータを入力する動作と、前記第ｎ番目のゲート信号線から前記第１番目のゲート信号線の方向に選択して前記第２のビデオデータを入力する動作と、を順に行う機能を有し、
前記画素は、画素トランジスタを有し、
前記ゲートドライバ又は前記ソースドライバは、ｐチャネル型トランジスタと第１のｎチャネル型トランジスタと第２のｎチャネル型トランジスタとを有し、
前記画素トランジスタはＬＤＤ領域を有し、該ＬＤＤ領域は前記画素トランジスタのゲート電極と重ならず、
前記第１のｎチャネル型トランジスタはＬＤＤ領域を有し、該ＬＤＤ領域は前記第１のｎチャネル型トランジスタのゲート電極と重なり、
前記第２のｎチャネル型トランジスタはＬＤＤ領域を有し、該ＬＤＤ領域は前記第２のｎチャネル型トランジスタのゲート電極と重なる領域と該ゲート電極と重ならない領域とを有することを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000307136A JP4801247B2 (ja) | 1999-10-08 | 2000-10-06 | 表示装置 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28758399 | 1999-10-08 | ||
| JP1999287583 | 1999-10-08 | ||
| JP11-287583 | 1999-10-08 | ||
| JP2000307136A JP4801247B2 (ja) | 1999-10-08 | 2000-10-06 | 表示装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001175199A JP2001175199A (ja) | 2001-06-29 |
| JP2001175199A5 JP2001175199A5 (ja) | 2007-12-06 |
| JP4801247B2 true JP4801247B2 (ja) | 2011-10-26 |
Family
ID=26556783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000307136A Expired - Fee Related JP4801247B2 (ja) | 1999-10-08 | 2000-10-06 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4801247B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3770419A1 (de) | 2019-07-26 | 2021-01-27 | Robert Bosch GmbH | Hydraulische druckmittelversorgungsanordnung, verfahren und mobile arbeitsmaschine |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007148240A (ja) * | 2005-11-30 | 2007-06-14 | Casio Comput Co Ltd | アクティブマトリクス表示装置 |
| US8009130B2 (en) | 2006-11-06 | 2011-08-30 | Lg Display Co., Ltd. | Liquid crystal display device and method of driving the same |
| JP2008242206A (ja) * | 2007-03-28 | 2008-10-09 | Sony Corp | 画像表示装置および投写型表示装置 |
| KR101579815B1 (ko) * | 2008-11-27 | 2015-12-28 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR101648714B1 (ko) * | 2009-02-18 | 2016-08-18 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 이를 포함하는 표시 장치 세트 |
| KR101064430B1 (ko) * | 2010-04-13 | 2011-09-14 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시장치 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2943239B2 (ja) * | 1990-05-18 | 1999-08-30 | ソニー株式会社 | 液晶プロジェクタ装置 |
| JPH05313604A (ja) * | 1992-05-11 | 1993-11-26 | Sharp Corp | 表示装置 |
| WO1997035294A1 (en) * | 1996-03-18 | 1997-09-25 | Philips Electronics N.V. | Plasma-addressed display |
| JP3793976B2 (ja) * | 1996-09-20 | 2006-07-05 | ソニー株式会社 | リアプロジェクションテレビ |
| JP3780628B2 (ja) * | 1997-05-26 | 2006-05-31 | ソニー株式会社 | 液晶プロジェクタ |
| JPH11202834A (ja) * | 1998-01-08 | 1999-07-30 | Sony Corp | 液晶表示装置 |
| JP3755277B2 (ja) * | 1998-01-09 | 2006-03-15 | セイコーエプソン株式会社 | 電気光学装置の駆動回路、電気光学装置、及び電子機器 |
-
2000
- 2000-10-06 JP JP2000307136A patent/JP4801247B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3770419A1 (de) | 2019-07-26 | 2021-01-27 | Robert Bosch GmbH | Hydraulische druckmittelversorgungsanordnung, verfahren und mobile arbeitsmaschine |
| US11156239B2 (en) | 2019-07-26 | 2021-10-26 | Robert Bosch Gmbh | Hydraulic pressurizing medium supply assembly, method, and mobile work machine |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001175199A (ja) | 2001-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7106316B2 (en) | Display device | |
| US7768488B2 (en) | Liquid crystal display device | |
| JP2019049734A (ja) | 半導体装置 | |
| JP2014002408A (ja) | 液晶表示装置 | |
| US7375668B2 (en) | Digital driver and display device | |
| JP4397463B2 (ja) | 反射型半導体表示装置 | |
| US6476790B1 (en) | Display device and a driver circuit thereof | |
| JP4801247B2 (ja) | 表示装置 | |
| US7495641B2 (en) | Display device | |
| JP4801239B2 (ja) | 液晶表示装置 | |
| JP4674939B2 (ja) | 駆動回路、表示装置、電子機器 | |
| JP4459332B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2001092426A (ja) | 表示装置 | |
| JP2001143491A (ja) | シフトレジスタ回路、表示装置の駆動回路および該駆動回路を用いた表示装置 | |
| JP2001166753A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071004 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071004 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110510 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110805 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |