JP2007148240A

JP2007148240A - アクティブマトリクス表示装置

Info

Publication number: JP2007148240A
Application number: JP2005345615A
Authority: JP
Inventors: Hiroshi Matsumoto; 広松本; Takumi Yamamoto; 卓己山本
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2005-11-30
Filing date: 2005-11-30
Publication date: 2007-06-14

Abstract

【課題】ストライプ配列のフルカラー液晶表示装置において、データライン数を少なくする。
【解決手段】赤、緑、青の各色表示用の画素電極Ｒ、Ｇ、Ｂは走査ライン３に沿ってストライプ状に配置されている。データライン４に沿う方向において互いに近接して配置された３つの各色表示用の画素電極Ｒ、Ｇ、Ｂによって１画素が構成されている。そして、画素数が行方向にｎ個、列方向にｍ個である場合には、データライン４の数がｎ本、走査ライン３の数が３ｍ本となり、データライン４の数を少なくすることができる。この結果、データライン４の数の減少に応じて、データライン駆動用半導体素子７を小型化してコストを低減することができる。また、データライン駆動用半導体素子７の小型化に伴い、その搭載面積が小さくなり、額縁面積を小さくすることができる。
【選択図】図１

Description

この発明はアクティブマトリクス表示装置に関する。

例えば、従来のアクティブマトリクス型フルカラー液晶表示装置には、アクティブ基板上の表示領域に複数の走査ライン及び複数のデータラインが行方向及び列方向に延びてつまり互いに直交して設けられ、走査ラインとデータラインとで囲まれた領域内に画素電極がスイッチング素子としての薄膜トランジスタを介して走査ライン及びデータラインに接続されて設けられたものがある（例えば、特許文献１参照）。

この場合、要求される回路特性に応じて、アクティブ基板上の表示領域の行方向の一方の外側にはアモルファスシリコン薄膜トランジスタを含む走査ライン駆動回路が複数の走査ラインに接続されて設けられ、アクティブ基板上の表示領域の列方向の一方の外側にはデータライン駆動用半導体素子が複数のデータラインに接続された状態で搭載されている。

特開２００２−５５６６０号公報（図２１）

ストライプ配列と言われるフルカラー液晶表示装置は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各画素電極をデータラインに沿ってストライプ状に配置したものであり、このような液晶表示装置では、同一の走査ラインに接続された、連続して配列された３つの画素電極によりＲ、Ｇ、Ｂからなる１画素を構成するので、画素数が行方向にｎ個、列方向にｍ個である場合には、データライン数が３ｎ本、走査ライン数がｍ本となる。

そして、このようなフルカラー液晶表示装置において、上記特許文献１に記載の如く、アクティブ基板上の表示領域の行方向の一方の外側にアモルファスシリコン薄膜トランジスタを含む走査ライン駆動回路をｍ本の走査ラインに接続させて設け、アクティブ基板上の表示領域の列方向の一方の外側にデータライン駆動用半導体素子を３ｎ本のデータラインに接続させた状態で搭載することがある。

しかしながら、このようなフルカラー液晶表示装置では、データライン数が３ｎ本と比較的多いので、それに応じてデータライン駆動用半導体素子が大型でコスト高となり、またデータライン駆動用半導体素子の搭載面積も大きくなるので、額縁面積が大きくなってしまうという問題があった。

そこで、この発明は、データライン数を少なくすることができるアクティブマトリクス表示装置を提供することを目的とする。

この発明は、上記目的を達成するため、行方向に延出された複数の走査ラインと、列方向に延出された複数のデータラインと、前記各走査ラインと前記各データラインとに対応してマトリクス状に配列された画素電極と、前記各走査ライン、前記各データライン及び前記各画素電極に電気的に接続されたスイッチング用薄膜トランジスタと、前記複数の走査ラインに走査信号を供給する薄膜トランジスタを含む走査ライン駆動回路と、前記データラインにデータ信号を供給するデータライン駆動用半導体素子とを具備するフルカラー型のアクティブマトリクス表示装置であって、前記各スイッチング用薄膜トランジスタを介して前記各行の走査ラインに接続された画素電極を、Ｒ、Ｇ、Ｂのいずれか一色の色表示用とし、同一の列のデータラインに対応して連続して配列された３つの画素電極でＲ、Ｇ、Ｂからなる１画素を構成することを特徴とするものである。

この発明によれば、同一の列のデータラインに対応して連続して配列された３つの画素電極でＲ、Ｇ、Ｂからなる１画素を構成しているので、画素数が行方向にｎ個、列方向にｍ個である場合には、データライン数がｎ本、走査ライン数が３ｍ本となり、データライン数を少なくすることができる。

図１はこの発明の一実施形態としてのアクティブマトリクス型のフルカラー液晶表示装置の要部の等価回路的平面図を示す。このフルカラー液晶表示装置はアクティブ基板１を備えている。アクティブ基板１上の表示領域２には複数の走査ライン３及び複数のデータライン４が行方向及び列方向に延びてつまり互いに直交して設けられている。

走査ライン３とデータライン４とで囲まれた領域内には赤、緑、青の各色表示用の画素電極Ｒ、Ｇ、Ｂがアモルファスシリコン薄膜をチャネル層とするスイッチング素子としての薄膜トランジスタ（スイッチング用薄膜トランジスタ）５を介して走査ライン３及びデータライン４に接続されて設けられている。この場合、各画素電極Ｒ、Ｇ、Ｂは走査ライン３に沿ってストライプ状に配置されている。

すなわち、第１列、第４列、第７列……第（３ｍ−２）列の走査ライン３には赤表示用の画素電極Ｒのみが薄膜トランジスタ５を介して接続されている。第２列、第５列、第８列……第（３ｍ−１）列の走査ライン３には緑表示用の画素電極Ｇのみが薄膜トランジスタ５を介して接続されている。第３列、第６列、第９列……第３ｍ列の走査ライン３には青表示用の画素電極Ｂのみが薄膜トランジスタ５を介して接続されている。

そして、データライン４に沿う方向において互いに近接して配置された３つの各色表示用の画素電極Ｒ、Ｇ、Ｂによって１画素が構成されている。この場合、各画素電極Ｒ、Ｇ、Ｂのサイズは、走査ライン３に沿う方向の長さがデータライン４に沿う方向の長さよりも長くなっている。なお、画素電極Ｒ、Ｇ、Ｂは、ＩＴＯ等の透明電極と各透明電極に対向して配置されたＲ、Ｇ、Ｂいずれかの色のカラーフィルタで構成されている。

複数の走査ライン３の各左端部は、アクティブ基板１上の表示領域２の左外側に設けられたアモルファスシリコン薄膜をチャネル層とする薄膜トランジスタを含む走査ライン駆動回路６に接続されている。複数のデータライン４の各上端部は、アクティブ基板１上の表示領域２の上外側に搭載されたデータライン駆動用半導体素子７に接続されている。

以上のように、このフルカラー液晶表示装置では、データライン４に沿う方向に互いに近接して配置された３つの各色表示用の画素電極Ｒ、Ｇ、Ｂによって１画素を構成しているので、画素数が走査ライン３に沿う方向（行方向）にｎ個、データライン４に沿う方向（列方向）にｍ個である場合には、データライン４の数がｎ本、走査ライン３の数が３ｍ本となり、データライン４の数を上記従来の１／３とかなり少なくすることができる。

この結果、データライン４の数の減少に応じて、データライン駆動用半導体素子７を小型化してコストを低減することができる。また、データライン駆動用半導体素子７の小型化に伴い、その搭載面積が小さくなり、額縁面積を小さくすることができる。

一方、走査ライン駆動回路６は、スイッチング素子としての薄膜トランジスタ５をアクティブ基板１上に形成するとき、同時に形成されるアモルファスシリコン薄膜トランジスタを含むものであるので、走査ライン３の数が上記従来の３倍の３ｍ本となっても、コストが増加することはなく、また大型化することもなく、額縁面積が大きくなることもない。

ところで、図１に示すフルカラー液晶表示装置では、データライン駆動用半導体素子７からデータライン４にＲ、Ｇ、Ｂの各色表示用のデータ信号が順次供給されるようになっている。一例として、走査ライン駆動回路６から第１列の走査ライン３に走査信号が印加されている状態において、データライン駆動用半導体素子７から第１行のデータライン４にＲ色表示用のデータ信号が印加されると、第１列の薄膜トランジスタ５がすべてオン状態となるが、第１行第１列の画素電極Ｒに対応する画素部にのみＲ色表示用のデータが書き込まれる。

次に、走査ライン駆動回路６から第２列の走査ライン３に走査信号が印加されている状態において、データライン駆動用半導体素子７から第１行のデータライン４にＧ色表示用のデータ信号が印加されると、第２列の薄膜トランジスタ５がすべてオン状態となるが、第１行第２列の画素電極Ｇに対応する画素部にのみＧ色表示用のデータが書き込まれる。

次に、走査ライン駆動回路６から第３列の走査ライン３に走査信号が印加されている状態において、データライン駆動用半導体素子７から第１行のデータライン４にＢ色表示用のデータ信号が印加されると、第３列の薄膜トランジスタ５がすべてオン状態となるが、第１行第３列の画素電極Ｂに対応する画素部にのみＢ色表示用のデータが書き込まれる。

なお、上記実施形態では、スイッチング用薄膜トランジスタ及び走査ライン駆動用回路の薄膜トランジスタをアモルファスシリコンからなるチャネル層を有するものとしたが、酸化亜鉛あるいはポリシリコンからなる薄膜トランジスタとしてもよい。また、上記において各行の走査信号に接続される画素電極Ｒ、Ｇ、Ｂは、隣接の画素電極とは列方向に半ピッチずつずらして、所謂、ジグザグ状に配列してもよい。また、液晶表示装置の場合で説明したが、アクティブマトリクス型の有機ＥＬ等他の表示装置にも適用可能である。有機ＥＬの場合、画素電極をカソード電極としてこのカソード電極の一面に有機ＥＬとアノード電極を積層する構造とすればよい。

この発明の一実施形態としてのアクティブマトリクス型のフルカラー液晶表示装置の要部の等価回路的平面図。

符号の説明

１アクティブ基板
２表示領域
３走査ライン
４データライン
５薄膜トランジスタ
６走査ライン駆動回路
７データライン駆動用半導体素子
Ｒ、Ｇ、Ｂ画素電極

Claims

行方向に延出された複数の走査ラインと、列方向に延出された複数のデータラインと、前記各走査ラインと前記各データラインとに対応してマトリクス状に配列された画素電極と、前記各走査ライン、前記各データライン及び前記各画素電極に電気的に接続されたスイッチング用薄膜トランジスタと、前記複数の走査ラインに走査信号を供給する薄膜トランジスタを含む走査ライン駆動回路と、前記データラインにデータ信号を供給するデータライン駆動用半導体素子とを具備するフルカラー型のアクティブマトリクス表示装置であって、前記各スイッチング用薄膜トランジスタを介して前記各行の走査ラインに接続された画素電極を、Ｒ、Ｇ、Ｂのいずれか一色の色表示用とし、同一の列のデータラインに対応して連続して配列された３つの画素電極でＲ、Ｇ、Ｂからなる１画素を構成することを特徴とするアクティブマトリクス表示装置。
請求項１に記載の発明において、前記画素電極は前記走査ラインに沿ってストライプ状に配置され、且つ、該画素電極のサイズは前記走査ラインに沿う方向の長さが前記データラインに沿う方向の長さよりも長くなっていることを特徴とするアクティブマトリクス表示装置。
請求項１に記載の発明において、前記データライン駆動用半導体素子は、前記走査ライン駆動回路から前記各走査ラインに前記走査信号が供給されている期間中に前記複数のデータラインにＲ、Ｇ、Ｂいずれか一色のデータ信号を供給することを特徴とするアクティブマトリクス表示装置。
請求項１に記載の発明において、前記スイチング用薄膜トランジスタ及び前記走査ライン駆動回路の薄膜トランジスタはアモルファシシリコン薄膜からなるチャネル層を有することを特徴とするアクティブマトリクス表示装置。