JP2013168341A - 有機el装置および電子機器 - Google Patents
有機el装置および電子機器 Download PDFInfo
- Publication number
- JP2013168341A JP2013168341A JP2012032455A JP2012032455A JP2013168341A JP 2013168341 A JP2013168341 A JP 2013168341A JP 2012032455 A JP2012032455 A JP 2012032455A JP 2012032455 A JP2012032455 A JP 2012032455A JP 2013168341 A JP2013168341 A JP 2013168341A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- organic
- region
- drain
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- 238000005401 electroluminescence Methods 0.000 description 87
- 108091006146 Channels Proteins 0.000 description 60
- 239000003990 capacitor Substances 0.000 description 31
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000003086 colorant Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 210000003128 head Anatomy 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【解決手段】本適用例の有機EL装置は、半導体基板と、半導体基板に形成された駆動用のトランジスター140と、トランジスター140のドレイン領域140dに接続された電源線116と、トランジスター140のソース領域140sに接続された有機EL素子とを備え、トランジスター140のソース領域140sの幅SWおよびドレイン領域140dの幅DWは、トランジスター140のチャネル幅CWよりも小さい。これにより、半導体基板のウェルとソース領域140sおよびドレイン領域140dの接触面積が小さくなりリーク電流が低減される。
【選択図】図4
Description
このような有機ELディスプレイ装置によれば、画素の高精細化が可能であるとしている。
本適用例の構成によれば、駆動用トランジスターのソースおよびドレインの幅をチャネルの幅以上の幅で形成する場合に比べて、ソースおよびドレインの少なくとも一方と半導体基板のウェルとの間で生ずるリーク電流を低減することができる。
また、駆動用トランジスターに接続される有機EL素子が小型になったとしてもリーク電流の影響を受け難くして、所望の輝度が得られる有機EL装置を提供できる。
この構成によれば、ソースおよびドレインのうち有機EL素子に接続される方の幅がチャネル幅より小さいのでリーク電流の影響を効果的に抑制できる。
この構成によれば、ソースおよびドレインの双方の幅がチャネル幅よりも小さいので、リーク電流の影響をより効果的に抑制できる。
この構成によれば、駆動用トランジスターだけでなく第1トランジスターとの間においてもリーク電流の影響を受け難くすることができる。
この構成によれば、駆動用トランジスターのチャネルと第1トランジスターのチャネルを中継する導電部を屈曲させることに伴ってリーク電流が増加することを抑制することができる。
この構成によれば、駆動用トランジスターのゲート長を他のトランジスターに比べて大きくすることで、駆動用トランジスターの特性のばらつきを抑えることができる。つまり、リーク電流の影響が受け難く、且つ安定した動作が実現された有機EL装置を提供できる。
この構成によれば、他のトランジスターに比べてチャネル面積を大きくすることによっても、駆動用トランジスターの特性ばらつきを低減できる。
この構成によれば、所望の輝度が得られる有機EL装置を備え、見栄えがよい表示が可能な電子機器を提供することができる。
<有機EL装置>
本実施形態の有機EL装置について、図1〜図5を参照して説明する。図1は有機EL装置の構成を示す概略斜視図、図2は有機EL装置の電気的な構成を示すブロック図、図3は有機EL装置の画素の等価回路図、図4(a)および(b)は画素回路におけるトランジスターなどの配置を示す概略平面図、図5は図4(b)のA−A’線で切った駆動用トランジスターの構造を示す概略断面図である。
有機ELパネル10は、赤色(R)、緑色(G)、青色(B)のいずれかの発光が得られるサブ画素SGが複数配列した画素領域Eを有している。同色の発光が得られるサブ画素SGが第1の方向に配列し、第1の方向と交差する方向に異なる色の発光が得られるサブ画素SGが繰り返し配置されている。各サブ画素SGには発光素子として有機EL素子が設けられている。このようなサブ画素SGの配置はストライプ方式と呼ばれているが、これに限定されるものではない。R,G,Bに対応する3つのサブ画素SGを1つの表示単位画素として、表示がなされるものである。
画素領域Eには、m行の走査線112が図において横(X)方向に沿って設けられ、n列のデータ線114が、縦(Y)方向に沿って、かつ、各走査線112と互いに電気的に絶縁を保つように設けられている。
X方向とY方向とに配列したサブ画素SGごとに画素回路110が設けられている。画素回路110は、m行の走査線112とn列のデータ線114との交差部に対応して、それぞれ設けられている。なお、m、nは、いずれも自然数である。
また、走査線112や画素回路110など行を便宜的に区別するために、図2において上から順に1、2、3、…、(m−1)、m行目と呼ぶ場合がある。同様にデータ線114および画素回路110の列を便宜的に区別するために、図2において左から順に1、2、3、…、(n−1)、n列目と呼ぶ場合がある。
制御回路200は、走査線駆動回路210、電源線駆動回路220およびデータ線駆動回路230の動作を制御するほか、各画素回路110で表現すべきサブ画素SGの階調(輝度)を指定する階調データをデータ線駆動回路230に供給する。
なお、画素回路110の駆動方法によっては、給電線117に少なくとも一定の期間、固定電位を供給する形態にも適用可能である。
i行j列の画素回路110においてトランジスター130,140は、シリコン基板などの半導体基板に形成されたトランジスターである。トランジスター130は、スイッチングトランジスターとして機能するものである。トランジスター140は、本発明の駆動用トランジスターとして機能するものである。トランジスター130のゲートはi行目の走査線112に電気的に接続される一方、ソース又はドレインの一方はj列目のデータ線114に電気的に接続され、そのソース又はドレインの他方は容量素子135の一端と、トランジスター140のゲートとにそれぞれ接続されている。容量素子135の他端は、トランジスター140のソース、容量素子137の一端および有機EL素子150の陽極150aにそれぞれ電気的に接続されている。容量素子135は、トランジスター140のゲートおよびソース間の電圧を保持する第1容量として機能する。
一方、トランジスター140のドレインは、i行目の電源線116に接続されている。また、容量素子137の他端は、i行目の給電線117に接続されている。容量素子137は、トランジスター140のソースと給電線117との間に電気的に介挿された第2容量として機能する。
また、トランジスター140のドレイン(電源線116に接続)を小文字のdと表記し、トランジスター140のソース(容量素子137の一端および有機EL素子150の陽極150aに接続)を小文字のsと表記している。
なお、前述したようにトランジスター130,140は、半導体基板に形成されており、基板領域(Well;ウェル)にも電位Vctが与えられている。つまり、有機EL素子150の陰極とウェルとは同じ電位Vctとなっている。
走査信号によってトランジスター130が選択される(ON状態になる)と、画像信号に基づくデータ信号がトランジスター130を経由してトランジスター140のゲートに供給される。トランジスター140は、ゲートの電位により、ドレインとソース間の導通状態が制御されている。これによりゲートとソースとの間に設けられた容量素子135に保持された電位に応じて電源線116からトランジスター140を経由して有機EL素子150に電流が流れる。つまり選択されたサブ画素SGの有機EL素子150に画像信号に応じた電流が流れる。
有機EL素子150は、互いに対向する陽極150aと陰極(共通電極118)とで有機EL材料からなる発光層を挟持した構造のOLED(Organic Light Emitting Diode)であり、陽極150aから陰極(共通電極118)に向かって流れる電流に応じた輝度にて発光する。なお、上記構造であるために、有機EL素子150の陽極150aと陰極(共通電極118)との間には容量成分152が発生する。
上記において、トランジスター140のドレインは、i行目の電源線116に接続されており、トランジスター140のソースは、有機EL素子150の陽極150aに電気的に接続されているとしたが、これは、有機EL素子150を発光させるために流れる電流の向きに合わせてソース又はドレインと説明した。しかしながら、トランジスター140のチャネル型、電位関係に応じてトランジスター140のソースとドレインは、入れ替わってもよい。いずれにしても、トランジスター140のドレイン及びソースの一方は、i行目の電源線116に接続され、トランジスター140のドレイン及びソースの他方は、有機EL素子150の陽極150aに接続されていればよい。
図4(a)に示すように、走査線112はX方向に延在し、データ線114はY方向に延在している。電源線116と給電線117とは並列してX方向に延在している。互いに交差する走査線112とデータ線114、および電源線116や給電線117によって区切られた領域(以降、サブ画素領域と呼ぶ)にトランジスター130,140、容量素子135,137が配置されている。図4において有機EL素子150は図示されていないが、トランジスター130,140、容量素子135,137が配置されたサブ画素領域に対して重畳されて設けられている。
ゲート電極21の一方の突出部21cは容量素子135の一方の容量電極として機能するものである。そして、突出部21cとソース領域140sとに重なるように平面視で略四角形の他方の容量電極43がサブ画素領域のほぼ中央に配置されている。容量電極43の角部にコンタクトホール34が設けられ、容量電極43とソース領域140sとが接続されている。
容量電極43は他の角部から給電線117に向かってY方向に突出する突出部43aを有している。給電線117もまた突出部43aに向かってY方向に突出する突出部117aを有している。突出部43aと突出部117aとが重なり合った部分が容量素子137の一対の容量電極として機能している。
トランジスター140を覆って酸化シリコンなどからなる層間絶縁膜14が形成される。層間絶縁膜14には、ソース領域140sに貫通するコンタクトホール34と、ドレイン領域140dに貫通するコンタクトホール35とが形成される。さらに、これらのコンタクトホール34,35を埋めると共に、層間絶縁膜14の表面を覆う導電膜が成膜され、これをパターニングしてソース領域140sに接続される容量電極43や、ドレイン領域140dに接続される突出部116aを含む電源線116が形成される。
次に、第2実施形態の有機EL装置について、図6〜図8を参照して説明する。図6は第2実施形態の有機EL装置における画素回路の構成を示す等価回路図、図7(a)および(b)は第2実施形態の画素回路の配置を示す概略平面図、図8は図7(b)のB−B’線で切った画素回路の構造を示す概略断面図である。
第2実施形態における有機EL装置は、第1実施形態に対して画素回路110の構成を異ならせたものである。具体的には、第1実施形態がNチャネル型の2つのトランジスター130,140を用いて構成されているのに対して、第2実施形態はPチャネル型の5つのトランジスターを用いて構成されている。第1実施形態と同じ構成には同じ符号を付して詳細の説明は省略する。また、画素領域Eに設けられた各画素回路110については電気的にみれば互いに同一構成なので、ここでは、i行目、j列の画素回路110を例にとって説明する。
トランジスター221は、ソースが電源線116に接続され、ドレインがトランジスター223のソースまたはドレインの他方と、トランジスター224のソースとにそれぞれ接続されている。ここで、電源線116には、画素回路110において電源の高位側となる電位Velが給電される。このトランジスター221は、ゲートおよびソース間の電圧に応じた電流を流す本発明の駆動用トランジスターとして機能する。
トランジスター223のゲートには制御信号Gcmp(i)が供給される。トランジスター223は、トランジスター221のドレインおよびゲート(g)間の電気的な接続を制御する、閾値補償トランジスターとして機能する。
トランジスター224のゲートには制御信号Gel(i)が供給され、ドレインがトランジスター225のソースと有機EL素子150の陽極150aとにそれぞれ接続されている。すなわち、トランジスター224は、トランジスター221のドレインと、陽極150aとの間の電気的な接続を制御する発光制御用トランジスターとして機能する。
トランジスター225のゲートにはi行目に対応した制御信号Gorst(i)が供給され、ドレインはj列目の給電線117に接続されて電位Vorstに保たれている。このトランジスター225は、給電線117と、陽極150aとの間の電気的な接続を制御する初期化トランジスターとして機能する。
アクティブ領域222aおよびアクティブ領域223aならびにアクティブ領域224aは、データ線114に沿ってY方向に延在するように形成されている。アクティブ領域221aは、アクティブ領域223aとアクティブ領域224aとの間に接続され、その後Y方向に延在するように折れ曲がった状態で形成されている。
電源線116は、上容量電極132bをY方向において迂回しつつ、走査線112と並んでX方向に延在するように形成される。
ゲート電極224gとゲート電極225gの上を通過してX方向に延在するように、並行する2本の信号線141,142が形成される。加えて、ゲート電極221gとゲート電極223gの上を通過してX方向に延在する信号線143が形成される。
信号線142とゲート電極225gとが重なる位置にコンタクトホール99が形成され、信号線142とゲート電極225gとが接続される。信号線142には画素回路110に対応した制御信号Gorst(i)が供給される(図6参照)。
信号線143とゲート電極223gとが重なる位置にコンタクトホール95bが形成され、信号線143とゲート電極223gとが接続される。信号線143には画素回路110に対応した制御信号Gcmp(i)が供給される(図6参照)。
X方向に隣り合うサブ画素SGを挟んでY方向に延在するデータ線114と給電線117とが形成される。
ゲート電極221gと上容量電極132bとの接続部分と、アクティブ領域222aとアクティブ領域223aの中継部分との間に中継電極82が形成されている。中継電極82の端部に形成されたコンタクトホール92a,92bによって、該中継部分とゲート電極221g(上容量電極132b)が接続されている。該中継部分は、アクティブ領域222aのドレイン領域222dとアクティブ領域223aのソース領域223sとを兼ねるものである。
アクティブ領域221aのソース領域221sからX方向に延在する中継電極83と、中継電極83の端部と重なりY方向に電源線116上まで延在する中継電極84とが形成される。
中継電極83,84のそれぞれの端部にコンタクトホール93a,93b,93cが形成され、ソース領域221sと電源線116とが電気的に接続される。
下容量電極132aと電源線116とが重なり合った部分にコンタクトホール94が形成され、下容量電極132aと電源線116とが接続される。これにより、下容量電極132aと上容量電極132bとで構成される容量素子132がトランジスター221のゲート電極221gと電源線116との間に形成される。
アクティブ領域224aのドレイン領域224dからY方向に延在する中継部分85aと、ドレイン領域224dからアクティブ領域225aのドレイン領域225dに向かってX方向に延在する中継部分85bとを有するL字状の中継電極85が形成される。中継電極85の端部と角部とにそれぞれコンタクトホール96a,96b,96cが形成され、ドレイン領域224dとドレイン領域225dとが電気的に接続される。コンタクトホール96aには図示省略された有機EL素子150の陽極150aが接続される。
アクティブ領域225aのソース領域225sと給電線117との間にX方向に延在する中継電極86が形成される。中継電極86の端部に形成されたコンタクトホール97a,97bにより、ソース領域225sと給電線117とが電気的に接続される。
さらに、アクティブ領域221aとゲート電極221gとが重なるチャネル領域221cのゲート長GLは他のトランジスター222,223,224,225のゲート長よりも大きい。各アクティブ領域221a,222a,223a,224a,225aの幅は、この場合ほぼ同じであるから、駆動用トランジスター221のチャネル領域221cの面積が他のトランジスター222,223,224,225に比べて大きい。
なお、本実施形態では、各トランジスター221,222,223,224,225に電子が流入する側をドレインと呼び、ゲート電位に応じて電子の流れが制御されて放出される側をソースと呼ぶ。
第1実施形態で述べたように半導体基板11は例えばシリコン基板であって、本実施形態では、その表層にN型の不純物が注入されて不純物拡散層(Well)12N(以降、ウェル12Nと呼ぶ)が形成されている。ウェル12Nの表面を酸化シリコンなどの絶縁膜で覆い、これをチャネル領域221cに対応させてパターニングすることによりゲート絶縁膜13が形成される。また、ゲート絶縁膜13を覆う導電膜を成膜し、これをパターニングすることによりゲート電極221gが形成される。ゲート電極221gを形成した後に、ソース領域221sとドレイン領域221dとに対応する領域にP型の不純物が注入される。これにより、N型のチャネル領域221cと、チャネル領域221cを挟むP型のソース領域221sおよびドレイン領域221dを有するアクティブ領域221aができあがり、Pチャネル型のトランジスター221が構成される。同じくPチャネル型のトランジスター224も同様な方法を用いて形成される。半導体基板11において、チャネル領域221cとチャネル領域224cとはウェル12Nを共有しているので連続している。他のトランジスター222,223も同様な方法で形成される。
トランジスター221,224を覆って酸化シリコンなどからなる層間絶縁膜14が形成される。層間絶縁膜14には、ソース領域221sに貫通するコンタクトホール93aと、ドレイン領域224dに貫通するコンタクトホール96bと、コンタクトホール96aとが形成される。さらに、これらのコンタクトホール93a,96a,96bを埋めると共に、層間絶縁膜14の表面を覆う導電膜が成膜され、これをパターニングしてソース領域221sに接続される中継電極83(下容量電極132a)や、ドレイン領域224dに接続される中継電極85の中継部分85aが形成される。
次に、本実施形態の電子機器について、図9を参照して説明する。図9は電子機器としてのヘッドマウントディスプレイを示す斜視図である。
図9に示すように、電子機器の一例としてのヘッドマウントディスプレイ500は、眼鏡のような形状をしており、頭部に装着することができる。ヘッドマウントディスプレイ500は、本体部501と、本体部501の両端部から延びる柄としての一対の支持部502とを備えている。本体部501には左眼と右眼とにそれぞれ画像を表示して視認させる上記実施形態の有機EL装置100が搭載されている。
また、ソース領域140sとドレイン領域140dのうちの一方の幅をチャネル領域140cの幅よりも小さくすればよい。特に、図4(a)に示すようにドレイン領域140dは電源線116に接続される。電源線116に与えられる電位は、給電線117に与えられる電位よりも高い。ウェル12に与えられる固定電位も給電線117に与えられる電位よりも高く設定されるので、電源線116に接続されたドレイン領域140dからウェル12に漏れるリーク電流ILの大きさは、ソース領域140sからウェル12に漏れるリーク電流ILよりも小さくなる。
したがって、図10(c)に示すように、電源線116に接続されないソース領域140sの幅をチャネル幅よりも小さくすることが効果的である。なお、第2実施形態の駆動用のPチャネル型のトランジスター221では、ソース領域221sを電源線116に接続しているので、この場合には、ドレイン領域221dの幅DW1をチャネル幅CWより小さくすることが効果的である。
Claims (8)
- 半導体基板と、
前記半導体基板に形成された駆動用トランジスターと、
前記駆動用トランジスターのソースおよびドレインのうち一方に接続された電源線と、
前記駆動用トランジスターの前記ソースおよび前記ドレインのうち他方に接続された有機EL素子とを備え、
前記駆動用トランジスターの前記ソースおよび前記ドレインの少なくとも一方の幅は、前記駆動用トランジスターのチャネル幅よりも小さいことを特徴とする有機EL装置。 - 前記駆動用トランジスターの前記ソースおよび前記ドレインのうち前記有機EL素子に接続される方の幅が前記チャネル幅よりも小さいことを特徴とする請求項1に記載の有機EL装置。
- 前記駆動用トランジスターの前記ソースおよび前記ドレインの幅が前記チャネル幅よりも小さいことを特徴とする請求項1に記載の有機EL装置。
- 第1トランジスターを有し、
前記駆動用トランジスターおよび前記第1トランジスターの双方のチャネルが連続して形成されており、
前記双方のチャネルを中継する導電部の幅が前記駆動用トランジスターの前記チャネル幅よりも小さいことを特徴とする請求項1乃至3のいずれか一項に記載の有機EL装置。 - 前記導電部は屈曲しており、屈曲部分における前記導電部の幅が、前記駆動用トランジスターの前記チャネル幅よりも小さいことを特徴とする請求項4に記載の有機EL装置。
- 前記駆動用トランジスター以外に他のトランジスターを有し、
前記他のトランジスターのゲート長よりも、前記駆動用トランジスターのゲート長のほうが大きいことを特徴とする請求項1乃至5のいずれか一項に記載の有機EL装置。 - 前記駆動用トランジスター以外に他のトランジスターを有し、
前記他のトランジスターのチャネル面積よりも、前記駆動用トランジスターのチャネル面積のほうが大きいことを特徴とする請求項1乃至5のいずれか一項に記載の有機EL装置。 - 請求項1乃至7のいずれか一項に記載の有機EL装置を備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012032455A JP2013168341A (ja) | 2012-02-17 | 2012-02-17 | 有機el装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012032455A JP2013168341A (ja) | 2012-02-17 | 2012-02-17 | 有機el装置および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013168341A true JP2013168341A (ja) | 2013-08-29 |
Family
ID=49178589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012032455A Withdrawn JP2013168341A (ja) | 2012-02-17 | 2012-02-17 | 有機el装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013168341A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017183355A1 (ja) * | 2016-04-22 | 2017-10-26 | ソニー株式会社 | 表示装置および電子機器 |
US11798487B2 (en) | 2021-03-01 | 2023-10-24 | Hefei Boe Joint Technology Co., Ltd. | Display panel and display device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5475281A (en) * | 1977-11-29 | 1979-06-15 | Fujitsu Ltd | Semiconductor device |
JP2003308030A (ja) * | 2002-02-18 | 2003-10-31 | Sanyo Electric Co Ltd | 表示装置 |
JP2009224595A (ja) * | 2008-03-17 | 2009-10-01 | Fujifilm Corp | 有機電界発光表示装置及びその製造方法 |
JP2010251732A (ja) * | 2009-03-27 | 2010-11-04 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ |
JP2011146410A (ja) * | 2010-01-12 | 2011-07-28 | Sony Corp | 表示装置、スイッチング回路および電界効果トランジスタ |
-
2012
- 2012-02-17 JP JP2012032455A patent/JP2013168341A/ja not_active Withdrawn
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5475281A (en) * | 1977-11-29 | 1979-06-15 | Fujitsu Ltd | Semiconductor device |
JP2003308030A (ja) * | 2002-02-18 | 2003-10-31 | Sanyo Electric Co Ltd | 表示装置 |
JP2009224595A (ja) * | 2008-03-17 | 2009-10-01 | Fujifilm Corp | 有機電界発光表示装置及びその製造方法 |
JP2010251732A (ja) * | 2009-03-27 | 2010-11-04 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ |
JP2011146410A (ja) * | 2010-01-12 | 2011-07-28 | Sony Corp | 表示装置、スイッチング回路および電界効果トランジスタ |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017183355A1 (ja) * | 2016-04-22 | 2017-10-26 | ソニー株式会社 | 表示装置および電子機器 |
US11081057B2 (en) | 2016-04-22 | 2021-08-03 | Sony Corporation | Display apparatus and electronic device |
US11710456B2 (en) | 2016-04-22 | 2023-07-25 | Sony Group Corporation | Display apparatus and electronic device with light emitting device drive circuit including transistors with different semiconductor materials |
US11798487B2 (en) | 2021-03-01 | 2023-10-24 | Hefei Boe Joint Technology Co., Ltd. | Display panel and display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3608613B2 (ja) | 表示装置 | |
TWI590218B (zh) | 光電裝置及具備其之電子機器 | |
US8432101B2 (en) | Display device | |
KR100741968B1 (ko) | 유기 전계 발광 표시 소자 및 그 제조방법 | |
US20220005994A1 (en) | Display device | |
CN110767702B (zh) | 显示装置及其显示面板、oled阵列基板 | |
JP2018180110A (ja) | 表示装置 | |
KR20170023300A (ko) | 투명표시패널 및 이를 포함하는 투명표시장치 | |
JP2005326704A (ja) | 表示装置 | |
JP2018190193A (ja) | タッチセンサ内蔵表示装置 | |
WO2020084898A1 (ja) | 表示装置 | |
JP7261071B2 (ja) | 表示装置 | |
JP6258047B2 (ja) | 発光素子表示装置 | |
JP6462479B2 (ja) | 多分割駆動ディスプレイ及び表示装置 | |
US9792854B2 (en) | Display device | |
JP2004356052A (ja) | エレクトロルミネッセンス表示パネル | |
US20240074267A1 (en) | Electronic device | |
US11551610B2 (en) | Display and driving method | |
KR100686343B1 (ko) | 유기 전계 발광 표시 장치 | |
US10950171B2 (en) | Display device and method of controlling the same | |
JP2013168341A (ja) | 有機el装置および電子機器 | |
CN113498534A (zh) | 显示基板及其驱动方法、显示装置 | |
KR100614474B1 (ko) | 전기 광학 장치, 액티브 매트릭스 기판 및 전자 기기 | |
US11765955B2 (en) | Display device with first delta subpixel arrangement and second delta subpixel arrangement disposed along first and second axes and configured to determine luminance values to be assigned to subpixels and method of controlling the same | |
JP2014106297A (ja) | 表示パネルおよびそれを用いた表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140730 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150331 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20150427 |