JP2000349025A

JP2000349025A - 半導体装置の作製方法

Info

Publication number: JP2000349025A
Application number: JP2000083162A
Authority: JP
Inventors: Shoji Miyanaga; 昭治宮永; Toru Mitsuki; 亨三津木
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1999-03-26
Filing date: 2000-03-24
Publication date: 2000-12-15

Abstract

(57)【要約】【課題】低温において結晶化が可能で、なおかつゲッタ
リングの容易な触媒を用いて結晶質半導体膜を形成し、
その結晶質半導体膜を用いて目的にあった薄膜トランジ
スタを作製するプロセスの開発を課題とする。【解決手段】非晶質半導体膜上に触媒となる銅元素を導
入し、熱処理を行うことで低温結晶化を実現する。でき
あがったわずかに銅元素を含む多結晶半導体膜を酸素を
含む薬液（硫酸、硝酸、蓚酸、王水）や酸素を含まない
薬液（塩酸、フッ酸系）から選ばれたすくなくとも一つ
の薬液に浸すことによって膜中の銅元素をゲッタリング
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は絶縁表面を有する基
板上に薄膜トランジスタ（以下、ＴＦＴという）で構成
された回路を有する半導体装置およびその作製方法に関
する。特に本発明は、ＴＦＴの活性層として利用する結
晶質半導体膜の形成方法に関する。尚、本願明細書にお
いて半導体装置とは、半導体特性を利用することで機能
する装置全般を指し、上記電気光学装置およびその電気
光学装置を搭載した電子機器も半導体装置に含む。

【０００２】

【従来の技術】絶縁表面を有する基板上にＴＦＴで形成
した大面積集積回路を有する半導体装置の開発が進んで
いる。アクティブマトリクス型液晶表示装置、ＥＬ表示
装置、および密着型イメージセンサはその代表例として
知られている。特に、結晶質半導体膜（典型的にはポリ
シリコン膜）を活性層にしたＴＦＴ（以下、典型的にポ
リシリコンＴＦＴを例とする）は電界効果移動度が高い
ことから、いろいろな機能回路を形成することも可能で
ある。

【０００３】例えば、アクティブマトリクス型液晶表示
装置には、機能ブロックごとに画像表示を行う画素回路
や、ＣＭＯＳ回路を基本としたシフトレジスタ回路、レ
ベルシフタ回路、バッファ回路、サンプリング回路など
の集積回路が一枚の基板上に形成される。また、密着型
イメージセンサでは、サンプルホールド回路、シフトレ
ジスタ回路、マルチプレクサ回路などの画素回路を駆動
するための駆動回路がＴＦＴを用いて形成されている。
そのためＴＦＴは、使用目的によっては高度な素子性能
を要求される。

【０００４】ポリシリコンＴＦＴの性能は、活性層とし
て用いるポリシリコン膜の性質に追うところが大きい。
従って良質のポリシリコン膜を簡便な工程により作製す
ることが、ポリシリコンＴＦＴの作製プロセスにおいて
は重要である。

【０００５】活性層に用いるポリシリコン膜は、通常、
非晶質シリコン膜を出発膜とし、それを何らかの方法で
結晶化させることによって形成されている。具体的には
レーザー照射、赤外光等のランプアニール、電気炉によ
るファーネスアニールなどが行われている。これらのう
ち、電気炉の熱処理によって結晶化させる場合には、通
常、６００℃以上の高い温度が必要となる。なお、６０
０℃以下では結晶化が非常に遅くなるため、実用的でな
い。

【０００６】しかし、処理温度が高いと基板として石英
等の高価な材料を使用する必要があるため、コストが高
くなり不利である。従って、より低い温度で結晶化させ
る技術が必要となる。この目的には、結晶化を促進する
触媒元素を用いるのが有効である。例えば、特開平７−
１３０６５２号公報（ＵＳＰ５，６４３，８２６号に対
応）では、非晶質シリコン膜にNiを代表とする触媒を添
加することで低温結晶化が可能なことをを開示してい
る。

【０００７】しかしNiが活性層内に残留したままではＴ
ＦＴの性能に悪影響を与えてしまう。そこで結晶化が完
了した後何らかの方法でゲッタリングする必要がある。
この方法としてはチャネルとなる領域の外に燐を高濃度
に添加し、熱処理によってNiを横方向に移動させてしま
う方法や、熱硫酸に浸すことで液相内に吸い出す方法な
どが考えられている。

【０００８】

【発明が解決しようとする課題】しかしながら、燐を用
いたNiのゲッタリングは熱処理に比較的長い時間が必要
であり、また硫酸による液相法はゲッタリングの効率が
十分とはいえない状態にあり、工程上の問題点となって
いる。そこで低温において結晶化が可能で、なおかつゲ
ッタリングの容易な触媒を用いてポリシリコン膜を形成
し、そのポリシリコン膜を用いて所望のポリシリコンＴ
ＦＴを作製するプロセスの開発が課題である。

【０００９】

【課題を解決するための手段】上記問題点を解決するた
めに本発明では、非晶質半導体膜上に銅元素を含む溶液
のスピンコーティングを行うことによって触媒となる銅
元素を該非晶質半導体膜に導入し、電気炉等による熱処
理によって該非晶質半導体膜を多結晶化し、できあがっ
たわずかに銅元素を含む多結晶半導体膜を酸素を含む薬
液（硫酸、硝酸、蓚酸、または王水）や酸素を含まない
薬液（塩酸、またはフッ酸系）から選ばれたすくなくと
も一つの薬液に浸すことによって前記多結晶半導体膜中
の不純物元素、主に銅元素をゲッタリングする。

【００１０】また、上記工程において、銅元素を含む溶
液としては塩化銅（CuCl₂）を希塩酸に溶解した水溶液
を用いる。その際の銅元素の濃度は重量比で１〜１００
０ｐｐｍ、塩酸は０．０１〜０．１％とする。

【００１１】また、上記工程において、非晶質半導体膜
上に溶液をスピンする代わりに、スパッタ法等によって
銅元素を含む薄膜を形成してもよい。

【００１２】

【発明の実施の形態】本発明の実施の形態について、以
下に示す実施例でもって詳細な説明を行うこととする。

【００１３】[実施例１]本発明の実施例について図１〜
図５を用いて説明する。ここでは、上述の多結晶半導体
膜形成方法を用いて、画素回路とその周辺に設けられる
駆動回路のポリシリコンＴＦＴを同時に作製する方法に
ついて説明する。但し、説明を簡単にするために、駆動
回路では、シフトレジスタ回路、バッファ回路等の基本
回路であるＣＭＯＳ回路と、サンプリング回路を形成す
るｎチャネル型ＴＦＴとを図示することとする。

【００１４】図１（Ａ）において、基板１０には、ガラ
ス基板や石英基板を使用することが望ましい。その他に
もシリコン基板、金属基板またはステンレス基板の表面
に絶縁膜を形成したものを基板としても良い。耐熱性が
許せばプラスチック基板を用いることも可能である。

【００１５】そして、基板１０のＴＦＴが形成される表
面には、珪素（シリコン）を含む絶縁膜（本明細書中で
は酸化シリコン膜、窒化シリコン膜、または窒化酸化シ
リコン膜の総称を指す）からなる下地膜１１をプラズマ
ＣＶＤ法やスパッタ法で１００〜４００ｎｍの厚さに形
成した。なお、本明細書中において窒化酸化シリコン膜
とはＳｉＯxＮy（但し、０＜ｘ、ｙ＜１）で表される絶
縁膜であり、珪素、酸素、窒素を所定の割合で含む絶縁
膜を指す。また、窒化酸化シリコン膜は、ＳｉＨ₄とＮ₂
ＯとＮＨ₃を原料ガスとして作製すればよく、含有する
窒素濃度を２５atomic％以上５０atomic％未満とすると
良い。

【００１６】本実施例では、下地膜１１として、窒化酸
化シリコン膜を２５〜１００ｎｍ、ここでは５０ｎｍの
厚さに、酸化シリコン膜を５０〜３００ｎｍ、ここでは
１５０ｎｍの厚さとした２層構造で形成した。下地膜１
１は基板からの不純物汚染を防ぐために設けられるもの
であり、石英基板を用いた場合には必ずしも設けなくて
も良い。

【００１７】次に下地膜１１の上に２０〜１００ｎｍの
厚さの、非晶質構造を含む半導体膜（本実施例では非晶
質シリコン膜）１２を公知の成膜法で形成した。なお、
非晶質構造を含む半導体膜としては、非晶質半導体膜、
微結晶半導体膜があり、さらに非晶質シリコンゲルマニ
ウム膜などの非晶質構造を含む化合物半導体膜も含まれ
る。

【００１８】そして、特開平７−１３０６５２号公報
（ＵＳＰ５，６４３，８２６号に対応）に記載された技
術に従って、結晶構造を含む半導体膜（本実施例では結
晶質シリコン膜）を形成した。同公報記載の技術は、非
晶質シリコン膜の結晶化に際して、結晶化を助長する触
媒元素（ニッケル、コバルト、ゲルマニウム、錫、鉛、
パラジウム、鉄、銅から選ばれた一種または複数種の元
素、代表的にはニッケル）を用いる結晶化手段である。
本発明においてはこれらの触媒元素のうち、銅を用い
る。

【００１９】具体的には、非晶質シリコン膜表面に銅元
素を保持させた状態で加熱処理を行い、非晶質シリコン
膜を結晶質シリコン膜に変化させるものである。あらか
じめ自然酸化膜を除去した非晶質シリコン膜表面に、塩
化銅の水溶液１３をスピン法により接触、乾燥させた。
なお水溶液には塩酸を希釈して含ませたものを用いた。
銅元素の濃度は重量比で１００ｐｐｍ、塩酸の濃度は重
量比で０．０３５％のものを用いた。（図１（Ｂ））ま
た、結晶質シリコン膜には、いわゆる単結晶シリコン膜
も多結晶シリコン膜も含まれるが、本実施例で形成され
る結晶質シリコン膜は結晶粒界を有するシリコン膜であ
る。

【００２０】非晶質シリコン膜は含有水素量にもよる
が、好ましくは４００〜５５０℃で数時間加熱して脱水
素処理を行い、含有水素量を５atom％以下として、結晶
化の工程を行うことが望ましい。また、非晶質シリコン
膜をスパッタ法や蒸着法などの他の作製方法で形成して
も良いが、膜中に含まれる酸素、窒素などの不純物元素
を十分低減させておくことが望ましい。

【００２１】ここでは、下地膜と非晶質シリコン膜と
は、同じ成膜法で形成することが可能であるので両者を
連続形成しても良い。下地膜を形成後、一旦大気雰囲気
にさらされないようにすることで表面の汚染を防ぐこと
が可能となり、作製されるＴＦＴの特性バラツキを低減
させることができる。

【００２２】次に、結晶化の際に表面に形成された薄い
酸化膜をあらかじめ除去した後、基板を２８０℃に熱し
た硫酸に浸すことにより結晶質シリコン膜中に存在して
いる微量の銅元素を除外し、より高純度な結晶質シリコ
ン膜１４を得た。（図１（Ｃ））これは熱硫酸による金
属元素のゲッタリング効果に起因する現象であり、この
結果、結晶質シリコン膜中の銅元素の濃度が１×１０¹⁷
atoms/cm³以下（好ましくは１×１０¹⁶atoms/cm³以下）
となった。また、銅元素以外の他の金属元素も低減され
る。

【００２３】次に、結晶質シリコン膜１４に対してレー
ザー光源から発する光（レーザー光）を照射（以下、レ
ーザーアニールという）して結晶性の改善された結晶質
シリコン膜１５を形成した。レーザー光としては、パル
ス発振型または連続発振型のエキシマレーザー光が望ま
しいが、連続発振型のアルゴンレーザー光でも良い。ま
た、レーザー光のビーム形状は線状であっても矩形状で
あっても構わない。（図１（Ｄ））

【００２４】また、レーザー光の代わりにランプから発
する光（ランプ光）を照射（以下、ランプアニールとい
う）しても良い。ランプ光としては、ハロゲンランプ、
赤外ランプ等から発するランプ光を用いることができ
る。

【００２５】なお、このようにレーザー光またはランプ
光により熱処理（アニール）を施す工程を光アニール工
程という。光アニール工程は短時間で高温熱処理が行え
るため、ガラス基板等の耐熱性の低い基板を用いる場合
にも効果的な熱処理工程を高いスループットで行うこと
ができる。勿論、目的はアニールであるので電熱炉を用
いたファーネスアニール（熱アニールともいう）で代用
することもできる。

【００２６】本実施例では、パルス発振型エキシマレー
ザー光を線状に加工してレーザーアニール工程を行っ
た。レーザーアニール条件は、励起ガスとしてＸｅＣｌ
ガスを用い、処理温度を室温、パルス発振周波数を３０
Ｈｚとし、レーザーエネルギー密度を２５０〜５００mJ
/cm²（代表的には３５０〜４００mJ/cm²）とした。

【００２７】上記条件で行われたレーザーアニール工程
は、熱結晶化後に残存した非晶質領域を完全に結晶化す
ると共に、既に結晶化された結晶質領域の欠陥等を低減
する効果を有する。そのため、本工程は光アニールによ
り半導体膜の結晶性を改善する工程、または半導体膜の
結晶化を助長する工程と呼ぶこともできる。このような
効果はランプアニールの条件を最適化することによって
も得ることが可能である。本明細書中ではこのような条
件を第１アニール条件と呼ぶことにする。

【００２８】次に、結晶質シリコン膜１５上に後の不純
物添加時のために保護膜１０４を形成した。保護膜１０
４は１００〜２００ｎｍ（好ましくは１３０〜１７０ｎ
ｍ）の厚さの窒化酸化シリコン膜または酸化シリコン膜
を用いた。この保護膜１０４は不純物添加時に結晶質シ
リコン膜が直接プラズマに曝されないようにするため
と、微妙な濃度制御を可能にするための意味がある。

【００２９】そして、その上にレジストマスク１０５を
形成し、保護膜１０４を介してｐ型を付与する不純物元
素（以下、ｐ型不純物元素という）を添加した。ｐ型不
純物元素としては、代表的には１３族に属する元素、典
型的にはボロンまたはガリウムを用いることができる。
この工程（チャネルドープ工程という）はＴＦＴのしき
い値電圧を制御するための工程である。なお、ここでは
ジボラン（Ｂ₂Ｈ₆）を質量分離しないでプラズマ励起し
たイオンドープ法でボロンを添加した。勿論、質量分離
を行うイオンインプランテーション法を用いても良い。

【００３０】この工程により１×１０¹⁵〜１×１０¹⁸at
oms/cm³（代表的には５×１０¹⁶〜５×１０¹⁷atoms/c
m³）の濃度でｐ型不純物元素（本実施例ではボロン）を
含む不純物領域１０６を形成した。なお、本明細書中で
は少なくとも上記濃度範囲でｐ型不純物元素を含む不純
物領域をｐ型不純物領域（ｂ）と定義する。（図２
（Ａ））

【００３１】次に、レジストマスク１０５を除去し、新
たにレジストマスク１０７〜１１０を形成した。そし
て、ｎ型を付与する不純物元素（以下、ｎ型不純物元素
という）を添加してｎ型を呈する不純物領域１１１〜１
１３を形成した。なお、ｎ型不純物元素としては、代表
的には１５族に属する元素、典型的にはリンまたは砒素
を用いることができる。（図２（Ｂ））

【００３２】この低濃度不純物領域１１１〜１１３は、
後にＣＭＯＳ回路およびサンプリング回路のｎチャネル
型ＴＦＴにおいて、ＬＤＤ領域として機能させるための
不純物領域である。なお、ここで形成された不純物領域
にはｎ型不純物元素が２×１０¹⁶〜５×１０¹⁹atoms/cm
³（代表的には５×１０¹⁷〜５×１０¹⁸atoms/cm³）の濃
度で含まれている。本明細書中では上記濃度範囲でｎ型
不純物元素を含む不純物領域をｎ型不純物領域（ｂ）と
定義する。

【００３３】なお、ここではフォスフィン（ＰＨ₃）を
質量分離しないでプラズマ励起したイオンドープ法でリ
ンを１×１０¹⁸atoms/cm³の濃度で添加した。勿論、質
量分離を行うイオンインプランテーション法を用いても
良い。この工程では、保護膜１０４を介して結晶質シリ
コン膜にリンを添加した。

【００３４】次に、保護膜１０４を除去し、再びレーザ
ー光の照射工程を行った。ここでもレーザー光として
は、パルス発振型または連続発振型のエキシマレーザー
光が望ましいが、連続発振型のアルゴンレーザー光でも
良い。また、レーザー光のビーム形状は線状であっても
矩形状であっても構わない。但し、添加された不純物元
素の活性化が目的であるので、結晶質シリコン膜が溶融
しない程度のエネルギーで照射することが好ましい。ま
た、保護膜１０４をつけたままレーザーアニール工程を
行うことも可能である。（図２（Ｃ））

【００３５】本実施例では、パルス発振型エキシマレー
ザー光を線状に加工してレーザーアニール工程を行っ
た。レーザーアニール条件は、励起ガスとしてＫｒＦガ
スを用い、処理温度を室温、パルス発振周波数を３０Ｈ
ｚとし、レーザーエネルギー密度を１００〜３００mJ/c
m²（代表的には１５０〜２５０mJ/cm²）とした。

【００３６】上記条件で行われた光アニール工程は、添
加されたｎ型またはｐ型を付与する不純物元素を活性化
すると共に、不純物元素の添加時に非晶質化した半導体
膜を再結晶化する効果を有する。なお、上記条件は半導
体膜を溶融させることなく原子配列の整合性をとり、且
つ、不純物元素を活性化することが好ましい。また、本
工程は光アニールによりｎ型またはｐ型を付与する不純
物元素を活性化する工程、半導体膜を再結晶化する工
程、またはそれらを同時に行う工程と呼ぶこともでき
る。このような効果はランプアニールの条件を最適化す
ることによっても得ることが可能である。本明細書中で
はこのような条件を第２アニール条件と呼ぶことにす
る。

【００３７】この工程によりｎ型不純物領域（ｂ）１１
１〜１１３の境界部、即ち、ｎ型不純物領域（ｂ）の周
囲に存在する真性な領域（ｐ型不純物領域（ｂ）も実質
的に真性とみなす）との接合部が明確になる。このこと
は、後にＴＦＴが完成した時点において、ＬＤＤ領域と
チャネル形成領域とが非常に良好な接合部を形成しうる
ことを意味する。

【００３８】なお、このレーザー光による不純物元素の
活性化に際して、熱処理による活性化を併用しても構わ
ない。熱処理による活性化を行う場合は、基板の耐熱性
を考慮して４５０〜５５０℃程度の熱処理を行えば良
い。

【００３９】次に、結晶質シリコン膜の不要な部分を除
去して、島状の半導体膜（以下、活性層という）１１４
〜１１７を形成した。（図２（Ｄ））

【００４０】次に、活性層１１４〜１１７を覆ってゲー
ト絶縁膜１１８を形成した。ゲート絶縁膜１１８は、１
０〜２００ｎｍ、好ましくは５０〜１５０ｎｍの厚さに
形成すれば良い。本実施例では、プラズマＣＶＤ法でＮ
₂ＯとＳｉＨ₄を原料とした窒化酸化シリコン膜を１１５
ｎｍの厚さに形成した。（図３（Ａ））

【００４１】次に、ゲート配線となる導電膜を形成し
た。なお、ゲート配線は単層の導電膜で形成しても良い
が、必要に応じて二層、三層といった積層膜とすること
が好ましい。本実施例では、第１導電膜１１９と第２導
電膜１２０とでなる積層膜を形成した。（図３（Ｂ））

【００４２】ここで第１導電膜１１９、第２導電膜１２
０としては、タンタル（Ｔａ）、チタン（Ｔｉ）、モリ
ブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃ
ｒ）、シリコン（Ｓｉ）から選ばれた元素、または前記
元素を主成分とする導電膜（代表的には窒化タンタル
膜、窒化タングステン膜、窒化チタン膜）、または前記
元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、
Ｍｏ−Ｔａ合金）を用いることができる。

【００４３】なお、第１導電膜１１９は１０〜５０ｎｍ
（好ましくは２０〜３０ｎｍ）とし、第２導電膜１２０
は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎ
ｍ）とすれば良い。本実施例では、第１導電膜１１９と
して、５０ｎｍ厚の窒化タングステン（ＷＮ）膜を、第
２導電膜１２０として、３５０ｎｍ厚のタングステン膜
を用いた。

【００４４】なお、図示しないが、第１導電膜１１９の
下にシリコン膜を２〜２０ｎｍ程度の厚さで形成してお
くことは有効である。これによりその上に形成される導
電膜の密着性の向上と、酸化防止を図ることができる。

【００４５】次に、第１導電膜１１９と第２導電膜１２
０とを一括でエッチングして４００ｎｍ厚のゲート配線
１２１〜１２４を形成した。この時、駆動回路に形成さ
れるゲート配線１２２、１２３はｎ型不純物領域（ｂ）
１１１〜１１３の一部とゲート絶縁膜を介して重なるよ
うに形成した。この重なった部分が後にＬov領域とな
る。なお、ゲート配線１２４は断面では二つに見える
が、実際は連続的に繋がった一つのパターンから形成さ
れている。（図３（Ｃ））

【００４６】次に、ゲート配線１２１〜１２４をマスク
として自己整合的にｎ型不純物元素（本実施例ではリ
ン）を添加した。こうして形成された不純物領域１２５
〜１３０には前記ｎ型不純物領域（ｂ）の１／２〜１／
１０（代表的には１／３〜１／４）の濃度（但し、前述
のチャネルドープ工程で添加されたボロン濃度よりも５
〜１０倍高い濃度、代表的には１×１０¹⁶〜５×１０¹⁸
atoms/cm³、典型的には３×１０¹⁷〜３×１０¹⁸atoms/c
m³、）でリンが添加されるように調節した。なお、本明
細書中では上記濃度範囲でｎ型不純物元素を含む不純物
領域をｎ型不純物領域（ｃ）と定義する。（図３
（Ｄ））

【００４７】なお、この工程ではゲート配線で隠された
部分を除いて全てのｎ型不純物領域（ｂ）にも１×１０
¹⁶〜５×１０¹⁸atoms/cm³の濃度でリンが添加されてい
るが、非常に低濃度であるためｎ型不純物領域（ｂ）と
しての機能には影響を与えない。また、ｎ型不純物領域
（ｂ）１２７〜１３０には既にチャネルドープ工程で１
×１０¹⁵〜１×１０¹⁸atoms/cm³の濃度のボロンが添加
されているが、この工程ではｐ型不純物領域（ｂ）に含
まれるボロンの５〜１０倍の濃度でリンが添加されるの
で、この場合もボロンはｎ型不純物領域（ｂ）の機能に
は影響を与えないと考えて良い。

【００４８】但し、厳密にはｎ型不純物領域（ｂ）１１
１〜１１３のうちゲート配線に重なった部分のリン濃度
が２×１０¹⁶〜５×１０¹⁹atoms/cm³のままであるのに
対し、ゲート配線に重ならない部分はそれに１×１０¹⁶
〜５×１０¹⁸atoms/cm³の濃度のリンが加わっており、
若干高い濃度でリンを含むことになる。

【００４９】また、図３（Ｃ）の工程でｎ型不純物元素
を添加する前に、ゲート配線を覆ってキャップ膜（図示
せず）を２０〜２００ｎｍ（好ましくは５０〜１５０ｎ
ｍ）の厚さに形成しておくことは有効である。キャップ
膜としては、珪素を含む絶縁膜を用いることができる。
このキャップ膜を設けることにより、ここで形成される
ｎ型不純物領域（ｃ）と、ゲート配線直下のチャネル形
成領域との間に、２０〜２００ｎｍ（好ましくは５０〜
１５０ｎｍ）の幅を有するオフセット領域（図示せず）
を形成することができる。このオフセット領域はＴＦＴ
のオフ電流値を下げる上で非常に有効である。

【００５０】次に、ゲート配線１２１〜１２４をマスク
として自己整合的にゲート絶縁膜１１８をエッチングし
た。エッチングはドライエッチング法を用い、エッチン
グガスとしてはＣＨＦ₃ガスを用いた。但し、エッチン
グガスはこれに限定する必要はない。こうしてゲート配
線下にゲート絶縁膜１３１〜１３４が形成された。（図
３（Ｅ））

【００５１】このように活性層を露呈させることによっ
て、次に不純物元素の添加工程を行う際に加速電圧を低
くすることができる。そのため、また必要なドーズ量が
少なくて済むのでスループットが向上する。勿論、ゲー
ト絶縁膜をエッチングしないで残し、スルードーピング
によって不純物領域を形成しても良い。

【００５２】次に、ゲート配線を覆う形でレジストマス
ク１３５〜１３８を形成し、ｎ型不純物元素（本実施例
ではリン）を添加して高濃度にリンを含む不純物領域１
３９〜１４７を形成した。ここでも、フォスフィン（Ｐ
Ｈ₃）を用いたイオンドープ法（勿論、イオンインプラ
ンテーション法でも良い）で行い、この領域のリンの濃
度は１×１０²⁰〜１×１０²¹atoms/cm³（代表的には２
×１０²⁰〜５×１０²¹atoms/cm³）とした。（図３
（Ｆ））

【００５３】なお、本明細書中では上記濃度範囲でｎ型
不純物元素を含む不純物領域をｎ型不純物領域（ａ）と
定義する。また、不純物領域１３９〜１４７が形成され
た領域には既に前工程で添加されたリンまたはボロンが
含まれるが、十分に高い濃度でリンが添加されることに
なるので、前工程で添加されたリンまたはボロンの影響
は考えなくて良い。従って、本明細書中では不純物領域
１３９〜１４７はｎ型不純物領域（ａ）と言い換えても
構わない。

【００５４】次に、レジストマスク１３５〜１３９を除
去し、新たにレジストマスク１４８を形成した。そし
て、ｐ型不純物元素（本実施例ではボロン）を添加し、
高濃度にボロンを含む不純物領域１４９、１５０を形成
した。ここではジボラン（Ｂ₂Ｈ₆）を用いたイオンドー
プ法（勿論、イオンインプランテーション法でも良い）
により３×１０²⁰〜３×１０²¹atoms/cm³（代表的には
５×１０²⁰〜１×１０² ¹atoms/cm³）濃度でボロンを添
加した。なお、本明細書中では上記濃度範囲でｐ型不純
物元素を含む不純物領域をｐ型不純物領域（ａ）と定義
する。（図４（Ａ））

【００５５】なお、不純物領域１４９、１５０の一部
（前述のｎ型不純物領域（ａ）１３９、１４０）には既
に１×１０²⁰〜１×１０²¹atoms/cm³の濃度でリンが添
加されているが、ここで添加されるボロンはその少なく
とも３倍以上の濃度で添加される。そのため、予め形成
されていたｎ型の不純物領域は完全にＰ型に反転し、Ｐ
型の不純物領域として機能する。従って、本明細書中で
は不純物領域１４９、１５０をｐ型不純物領域（ａ）と
言い換えても構わない。

【００５６】次に、レジストマスク１４８を除去した
後、第１層間絶縁膜１５１を形成した。第１層間絶縁膜
１５１としては、珪素を含む絶縁膜、具体的には窒化シ
リコン膜、酸化シリコン膜、窒化酸化シリコン膜または
それらを組み合わせた積層膜で形成すれば良い。また、
膜厚は１００〜４００ｎｍとすれば良い。本実施例で
は、プラズマＣＶＤ法でＳｉＨ₄、Ｎ₂Ｏ、ＮＨ₃を原料
ガスとし、２００ｎｍ厚の窒化酸化シリコン膜（但し窒
素濃度が２５〜５０atomic%）を用いた。

【００５７】その後、それぞれの濃度で添加されたｎ型
またはｐ型不純物元素を活性化するために熱処理工程を
行った。この工程はファーネスアニール法、レーザーア
ニール法、またはラピッドサーマルアニール法（ＲＴＡ
法）で行うことができる。ここではファーネスアニール
法で活性化工程を行った。加熱処理は、窒素雰囲気中に
おいて３００〜６５０℃、好ましくは４００〜５５０
℃、ここでは５５０℃、４時間の熱処理を行った。（図
４（Ｂ））

【００５８】さらに、３〜１００％の水素を含む雰囲気
中で、３００〜４５０℃で１〜１２時間の熱処理を行
い、活性層を水素化する工程を行った。この工程は熱的
に励起された水素により半導体層のダングリングボンド
を終端する工程である。水素化の他の手段として、プラ
ズマ水素化（プラズマにより励起された水素を用いる）
を行っても良い。

【００５９】活性化工程を終えたら、第１層間絶縁膜１
５１の上に５００ｎｍ〜１．５μm厚の第２層間絶縁膜
１５７を形成した。本実施例では第２層間絶縁膜１５７
として８００ｎｍ厚の酸化シリコン膜をプラズマＣＶＤ
法により形成した。こうして第１層間絶縁膜（窒化酸化
シリコン膜）１５１と第２層間絶縁膜（酸化シリコン
膜）１５７との積層膜でなる１μm厚の層間絶縁膜を形
成した。

【００６０】なお、第２層間絶縁膜１５７として、ポリ
イミド、アクリル、ポリアミド、ポリイミドアミド、Ｂ
ＣＢ（ベンゾシクロブテン）等の有機樹脂膜を用いるこ
とも可能である。

【００６１】その後、それぞれのＴＦＴのソース領域ま
たはドレイン領域に達するコンタクトホールが形成さ
れ、ソース配線１５８〜１６１と、ドレイン配線１６２
〜１６５を形成した。なお、図示されていないがＣＭＯ
Ｓ回路を形成するためにドレイン配線１６２、１６３は
同一配線として接続されている。また、図示していない
が、本実施例ではこの配線を、Ｔｉ膜を１００ｎｍ、Ｔ
ｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍ
をスパッタ法で連続して形成した３層構造の積層膜とし
た。

【００６２】次に、パッシベーション膜１６６として、
窒化シリコン膜、酸化シリコン膜、または窒化酸化シリ
コン膜で５０〜５００ｎｍ（代表的には２００〜３００
ｎｍ）の厚さで形成した。この時、本実施例では膜の形
成に先立ってＨ₂、ＮＨ₃等水素を含むガスを用いてプラ
ズマ処理を行い、成膜後に熱処理を行った。この前処理
により励起された水素が第１、第２層間絶縁膜中に供給
される。、この状態で熱処理を行うことで、パッシベー
ション膜１６６の膜質を改善するとともに、第１、第２
層間絶縁膜中に添加された水素が下層側に拡散するた
め、効果的に活性層を水素化することができた。

【００６３】また、パッシベーション膜１６６を形成し
た後に、さらに水素化工程を行っても良い。例えば、３
〜１００％の水素を含む雰囲気中で、３００〜４５０℃
で１〜１２時間の熱処理を行うと良く、あるいはプラズ
マ水素化法を用いても同様の効果が得られた。なお、こ
こで後に画素電極とドレイン配線を接続するためのコン
タクトホールを形成する位置において、パッシベーショ
ン膜１６６に開口部を形成しておいても良い。

【００６４】その後、有機樹脂からなる第３層間絶縁膜
１６７を約１μmの厚さに形成した。有機樹脂として
は、ポリイミド、アクリル、ポリアミド、ポリイミドア
ミド、ＢＣＢ（ベンゾシクロブテン）等を使用すること
ができる。有機樹脂膜を用いることの利点は、成膜方法
が簡単である点や、比誘電率が低いので、寄生容量を低
減できる点、平坦性に優れる点などが上げられる。なお
上述した以外の有機樹脂膜や有機系SiO化合物などを用
いることもできる。ここでは、基板に塗布後、熱重合す
るタイプのポリイミドを用い、３００℃で焼成して形成
した。

【００６５】次に、画素回路となる領域において、第３
層間絶縁膜１６７上に遮蔽膜１６８を形成した。なお、
本明細書中では光と電磁波を遮るという意味で遮蔽膜と
いう文言を用いる。

【００６６】遮蔽膜１６８はアルミニウム（Ａｌ）、チ
タン（Ｔｉ）、タンタル（Ｔａ）から選ばれた元素でな
る膜またはいずれかの元素を主成分とする膜で１００〜
３００ｎｍの厚さに形成した。本実施例では1wt%のチタ
ンを含有させたアルミニウム膜を１２５ｎｍの厚さに形
成した。

【００６７】なお、第３層間絶縁膜１６７上に酸化シリ
コン膜等の絶縁膜を５〜５０ｎｍ形成しておくと、この
上に形成する遮蔽膜の密着性を高めることができた。ま
た、有機樹脂で形成した第３層間絶縁膜１６７の表面に
ＣＦ₄ガスを用いたプラズマ処理を施すと、表面改質に
より膜上に形成する遮蔽膜の密着性を向上させることが
できた。

【００６８】また、このチタンを含有させたアルミニウ
ム膜を用いて、遮蔽膜だけでなく他の接続配線を形成す
ることも可能である。例えば、駆動回路内で回路間をつ
なぐ接続配線を形成できる。但し、その場合は遮蔽膜ま
たは接続配線を形成する材料を成膜する前に、予め第３
層間絶縁膜にコンタクトホールを形成しておく必要があ
る。

【００６９】次に、遮蔽膜１６８の表面に陽極酸化法ま
たはプラズマ酸化法（本実施例では陽極酸化法）により
２０〜１００ｎｍ（好ましくは３０〜５０ｎｍ）の厚さ
の酸化物１６９を形成した。本実施例では遮蔽膜１６８
としてアルミニウムを主成分とする膜を用いたため、陽
極酸化物１６９として酸化アルミニウム膜（アルミナ
膜）が形成された。

【００７０】この陽極酸化処理に際して、まず十分にア
ルカリイオン濃度の小さい酒石酸エチレングリコール溶
液を作製した。これは１５％の酒石酸アンモニウム水溶
液とエチレングリコールとを２：８で混合した溶液であ
り、これにアンモニア水を加え、ｐＨが７±０．５とな
るように調節した。そして、この溶液中に陰極となる白
金電極を設け、遮蔽膜１６８が形成されている基板を溶
液に浸し、遮蔽膜１６８を陽極として、一定（数ｍＡ〜
数十ｍＡ）の直流電流を流した。

【００７１】溶液中の陰極と陽極との間の電圧は陽極酸
化物の成長に従い時間と共に変化するが、定電流のまま
１００Ｖ／ｍｉｎの昇圧レートで電圧を上昇させて、到
達電圧４５Ｖに達したところで陽極酸化処理を終了させ
た。このようにして遮蔽膜１６８の表面には厚さ約５０
ｎｍの陽極酸化物１６９を形成することができた。ま
た、その結果、遮蔽膜１６８の膜厚は９０ｎｍとなっ
た。なお、ここで示した陽極酸化法に係わる数値は一例
にすぎず、作製する素子の大きさ等によって当然最適値
は変化しうるものである。

【００７２】また、ここでは陽極酸化法を用いて遮蔽膜
表面のみに絶縁膜を設ける構成としたが、絶縁膜をプラ
ズマＣＶＤ法、熱ＣＶＤ法またはスパッタ法などの気相
法によって形成しても良い。その場合も膜厚は２０〜１
００ｎｍ（好ましくは３０〜５０ｎｍ）とすることが好
ましい。また、酸化シリコン膜、窒化シリコン膜、窒化
酸化シリコン膜、ＤＬＣ（Diamond like carbon）膜
または有機樹脂膜を用いても良い。さらに、これらを組
み合わせた積層膜を用いても良い。

【００７３】次に、第３層間絶縁膜１６７、パッシベー
ション膜１６６にドレイン配線１６５に達するコンタク
トホールを形成し、画素電極１７０を形成した。なお、
画素電極１７１、１７２はそれぞれ隣接する別の画素の
画素電極である。画素電極１７０〜１７２は、透過型液
晶表示装置とする場合には透明導電膜を用い、反射型の
液晶表示装置とする場合には金属膜を用いれば良い。こ
こでは透過型の液晶表示装置とするために、酸化インジ
ウム・スズ（ＩＴＯ）膜を１１０ｎｍの厚さにスパッタ
法で形成した。

【００７４】また、この時、画素電極１７０と遮蔽膜１
６８とが陽極酸化物１６９を介して重なり、保持容量
（キャハ゜シタンス・ストレーシ゛）１７３を形成した。なお、この場
合、遮蔽膜１６８をフローティング状態（電気的に孤立
した状態）か固定電位、好ましくはコモン電位（データ
として送られる画像信号の中間電位）に設定しておくこ
とが望ましい。

【００７５】こうして同一基板上に、駆動回路と画素回
路とを有したアクティブマトリクス基板が完成した。な
お、図４（Ｃ）においては、駆動回路にはｐチャネル型
ＴＦＴ３０１、ｎチャネル型ＴＦＴ３０２、３０３が形
成され、画素回路にはｎチャネル型ＴＦＴでなる画素Ｔ
ＦＴ３０４が形成された。

【００７６】駆動回路のｐチャネル型ＴＦＴ３０１に
は、チャネル形成領域２０１、ソース領域２０２、ドレ
イン領域２０３がそれぞれｐ型不純物領域（ａ）で形成
された。但し、実際にはソース領域またはドレイン領域
の一部に１×１０²⁰〜１×１０ ²¹atoms/cm³の濃度でリ
ンを含む領域が存在する。また、その領域には図４
（Ｂ）の工程でゲッタリングされた触媒元素が５×１０
¹⁸atoms/cm³以上（代表的には１×１０¹⁹〜５×１０²⁰a
toms/cm³）濃度で存在する。

【００７７】また、ｎチャネル型ＴＦＴ３０２には、チ
ャネル形成領域２０４、ソース領域２０５、ドレイン領
域２０６、そしてチャネル形成領域の片側（ドレイン領
域側）に、ゲート絶縁膜を介してゲート配線と重なった
領域（本明細書中ではこのような領域をＬov領域とい
う。なお、ovはoverlapの意味で付した。）２０７が形
成された。この時、Ｌov領域２０７は２×１０¹⁶〜５×
１０¹⁹atoms/cm³の濃度でリンを含み、且つ、ゲート配
線と全部重なるように形成された。

【００７８】また、ｎチャネル型ＴＦＴ３０３には、チ
ャネル形成領域２０８、ソース領域２０９、ドレイン領
域２１０、そしてチャネル形成領域の両側にＬＤＤ領域
２１１、２１２が形成された。なお、この構造ではＬＤ
Ｄ領域２１１、２１２の一部がゲート配線と重なるよう
に配置されたために、ゲート絶縁膜を介してゲート配線
と重なった領域（Ｌov領域）とゲート配線と重ならない
領域（本明細書中ではこのような領域をＬoff領域とい
う。なお、offはoffsetの意味で付した。）が実現され
ている。

【００７９】ここで図６に示す断面図は図４（Ｃ）に示
したｎチャネル型ＴＦＴ３０３を図４（Ｂ）の工程まで
作製した状態を示す拡大図である。ここに示すように、
ＬＤＤ領域２１１はさらにＬov領域２１１a、Ｌoff領域
２１１bに区別できる。また、前述のＬov領域２１１aに
は２×１０¹⁶〜５×１０¹⁹atoms/cm³の濃度でリンが含
まれるが、Ｌoff領域２１１bはその１〜２倍（代表的に
は１．２〜１．５倍）の濃度でリンが含まれる。

【００８０】また、画素ＴＦＴ３０４には、チャネル形
成領域２１３、２１４、ソース領域２１５、ドレイン領
域２１６、Ｌoff領域２１７〜２２０、Ｌoff領域２１
８、２１９に接したｎ型不純物領域（ａ）２２１が形成
された。この時、ソース領域２１５、ドレイン領域２１
６はそれぞれｎ型不純物領域（ａ）で形成され、Ｌoff
領域２１７〜２２０はｎ型不純物領域（ｃ）で形成され
た。

【００８１】本実施例では、画素回路および駆動回路が
要求する回路仕様に応じて各回路を形成するＴＦＴの構
造を最適化し、半導体装置の動作性能および信頼性を向
上させることができた。具体的には、ｎチャネル型ＴＦ
Ｔは回路仕様に応じてＬＤＤ領域の配置を異ならせ、Ｌ
ov領域またはＬoff領域を使い分けることによって、同
一基板上に高速動作またはホットキャリア対策を重視し
たＴＦＴ構造と低オフ電流動作を重視したＴＦＴ構造と
を実現した。

【００８２】例えば、アクティブマトリクス型液晶表示
装置の場合、ｎチャネル型ＴＦＴ３０２は高速動作を重
視するシフトレジスタ回路、分周波回路、信号分割回
路、レベルシフタ回路、バッファ回路などの駆動回路に
適している。即ち、チャネル形成領域の片側（ドレイン
領域側）のみにＬov領域を配置することで、できるだけ
抵抗成分を低減させつつホットキャリア対策を重視した
構造となっている。これは上記回路群の場合、ソース領
域とドレイン領域の機能が変わらず、キャリア（電子）
の移動する方向が一定だからである。但し、必要に応じ
てチャネル形成領域の両側にＬov領域を配置することも
できる。

【００８３】また、ｎチャネル型ＴＦＴ３０３はホット
キャリア対策と低オフ電流動作の双方を重視するサンプ
リング回路（サンプルホールド回路）に適している。即
ち、Ｌov領域を配置することでホットキャリア対策と
し、さらにＬoff領域を配置することで低オフ電流動作
を実現した。また、サンプリング回路はソース領域とド
レイン領域の機能が反転してキャリアの移動方向が１８
０°変わるため、ゲート配線を中心に線対称となるよう
な構造としなければならない。なお、場合によってはＬ
ov領域のみとすることもありうる。

【００８４】また、ｎチャネル型ＴＦＴ３０４は低オフ
電流動作を重視した画素回路、サンプリング回路（サン
プルホールド回路）に適している。即ち、オフ電流値を
増加させる要因となりうるＬov領域を配置せず、Ｌoff
領域のみを配置することで低オフ電流動作を実現してい
る。また、駆動回路のＬＤＤ領域よりも低い濃度のＬＤ
Ｄ領域をＬoff領域として用いることで、多少オン電流
値が低下しても徹底的にオフ電流値を低減する対策を打
っている。さらに、ｎ型不純物領域（ａ）２２１はオフ
電流値を低減する上で非常に有効であることが確認され
ている。

【００８５】また、チャネル長３〜７μｍに対してｎチ
ャネル型ＴＦＴ３０２のＬov領域２０７の長さ（幅）は
０．５〜３．０μｍ、代表的には１．０〜１．５μｍと
すれば良い。また、ｎチャネル型ＴＦＴ３０３のＬov領
域２１１a、２１２aの長さ（幅）は０．５〜３．０μ
ｍ、代表的には１．０〜１．５μｍ、Ｌoff領域２１１
b、２１２bの長さ（幅）は１．０〜３．５μｍ、代表的
には１．５〜２．０μｍとすれば良い。また、画素ＴＦ
Ｔ３０４に設けられるＬoff領域２１７〜２２０の長さ
（幅）は０．５〜３．５μｍ、代表的には２．０〜２．
５μｍとすれば良い。

【００８６】さらに、ｐチャネル型ＴＦＴ３０１は自己
整合（セルフアライン）的に形成され、ｎチャネル型Ｔ
ＦＴ３０２〜３０４は非自己整合（ノンセルフアライ
ン）的に形成されている点も本発明の特徴の一つであ
る。

【００８７】また、本実施例では保持容量の誘電体とし
て比誘電率が７〜９と高いアルミナ膜を用いたことで、
必要な容量を形成するための面積を少なくすることを可
能とした。さらに、本実施例のように画素ＴＦＴ上に形
成される遮蔽膜を保持容量の一方の電極とすることで、
アクティブマトリクス型液晶表示装置の画像表示部の開
口率を向上させることができた。

【００８８】なお、本発明は本実施例に示した保持容量
の構造に限定される必要はない。例えば、本出願人によ
る特願平９−３１６５６７号出願や特願平１０−２５４
０９７号出願に記載された保持容量の構造を用いること
もできる。

【００８９】[実施例２]本実例では、アクティブマトリ
クス基板から、アクティブマトリクス型液晶表示装置を
作製する工程を説明する。図５に示すように、図４
（Ｃ）の状態の基板に対し、配向膜４０１を形成した。
本実施例では配向膜としてポリイミド膜を用いた。ま
た、対向基板４０２には、透明導電膜４０３と、配向膜
４０４とを形成した。なお、対向基板には必要に応じて
カラーフィルターや遮蔽膜を形成しても良い。

【００９０】次に、配向膜を形成した後、ラビング処理
を施して液晶分子がある一定のプレチルト角を持って配
向するようにした。そして、画素回路と、駆動回路が形
成されたアクティブマトリクス基板と対向基板とを、公
知のセル組み工程によってシール材やスペーサ（共に図
示せず）などを介して貼りあわせた。その後、両基板の
間に液晶４０５を注入し、封止剤（図示せず）によって
完全に封止した。液晶には公知の液晶材料を用いれば良
い。このようにして図５に示すアクティブマトリクス型
液晶表示装置が完成した。

【００９１】次に、このアクティブマトリクス型液晶表
示装置の構成を、図７の斜視図を用いて説明する。尚、
図７は、図１〜図４の断面構造図と対応付けるため、共
通の符号を用いている。アクティブマトリクス基板は、
ガラス基板１０上に形成）れた、画素回路６０１と、走
査（ゲート）信号駆動回路６０２と、画像（ソース）信
号駆動回路６０３で構成される。画素回路の画素ＴＦＴ
３０４はｎチャネル型ＴＦＴであり、周辺に設けられる
駆動回路はＣＭＯＳ回路を基本として構成されている。
走査信号駆動回路６０２と、画像信号駆動回路６０３は
それぞれゲート配線１２４とソース配線１５２で画素回
路６０１に接続されている。また、ＦＰＣ６０４が接続
された外部入出力端子６０５から駆動回路の入出力端子
までの接続配線６０６、６０７が設けられている。

【００９２】［実施例３］図８は、実施例２で示したア
クティブマトリクス基板の回路構成の一例を示す。本実
施例のアクティブマトリクス基板は、画像信号駆動回路
７０１、走査信号駆動回路（Ａ）７０７、走査信号駆動
回路（Ｂ）７１１、プリチャージ回路７１２、画素回路
７０６を有している。なお、本明細書中において、駆動
回路とは画像信号処理回路７０１および走査信号駆動回
路７０７を含めた総称である。

【００９３】画像信号駆動回路７０１は、シフトレジス
タ回路７０２、レベルシフタ回路７０３、バッファ回路
７０４、サンプリング回路７０５を備えている。また、
走査信号駆動回路（Ａ）７０７は、シフトレジスタ回路
７０８、レベルシフタ回路７０９、バッファ回路７１０
を備えている。走査信号駆動回路（Ｂ）７１１も同様な
構成である。

【００９４】ここでシフトレジスタ回路７０２、７０８
は駆動電圧が５〜１６Ｖ（代表的には１０Ｖ）であり、
回路を形成するＣＭＯＳ回路に使われるｎチャネル型Ｔ
ＦＴは図４（Ｃ）の３０２で示される構造が適してい
る。

【００９５】また、レベルシフタ回路７０３、７０９、
バッファ回路７０４、７１０は、駆動電圧は１４〜１６
Ｖと高くなるが、シフトレジスタ回路と同様に、図４
（Ｃ）のｎチャネル型ＴＦＴ３０２を含むＣＭＯＳ回路
が適している。なお、ゲート配線をダブルゲート構造、
トリプルゲート構造といったマルチゲート構造とするこ
とは、各回路の信頼性を向上させる上で有効である。

【００９６】また、サンプリング回路７０５は駆動電圧
が１４〜１６Ｖであるが、ソース領域とドレイン領域が
反転する上、オフ電流値を低減する必要があるので、図
４（Ｃ）のｎチャネル型ＴＦＴ３０３を含むＣＭＯＳ回
路が適している。なお、図４（Ｃ）ではｎチャネル型Ｔ
ＦＴしか図示されていないが、実際にサンプリング回路
を形成する時はｎチャネル型ＴＦＴとｐチャネル型ＴＦ
Ｔとを組み合わせて形成することになる。

【００９７】また、画素回路７０６は駆動電圧が１４〜
１６Ｖであり、サンプリング回路７０５よりもさらにオ
フ電流値が低いことを要求するので、Ｌov領域を配置し
ない構造とすることが望ましく、図４（Ｃ）のｎチャネ
ル型ＴＦＴ３０４を画素ＴＦＴとして用いることが望ま
しい。

【００９８】なお、本実施例の構成は、実施例１に示し
た作製工程に従ってＴＦＴを作製することによって容易
に実現することができる。また、本実施例では画素回路
と駆動回路の構成のみ示しているが、実施例１の作製工
程に従えば、その他にも信号分割回路、分周波回路、Ｄ
／Ａコンバータ回路、オペアンプ回路、γ補正回路、さ
らにはメモリ回路やマイクロプロセッサ回路などの信号
処理回路（論理回路と言っても良い）を同一基板上に形
成することも可能である。

【００９９】このように本発明は、同一基板上に画素回
路と該画素回路を駆動するための駆動回路とを少なくと
も含む半導体装置、例えば同一基板上に信号処理回路、
駆動回路および画素回路とを具備した半導体装置を実現
しうる。

【０１００】［実施例４］実施例１に示した作製工程に
おいては、ｎチャネル型ＴＦＴとなる領域のみにチャネ
ルドープ工程を行ってしきい値電圧を制御する例を示し
ているが、ｎチャネル型ＴＦＴやｐチャネル型ＴＦＴの
区別なしに全面にチャネルドープ工程を行うことも可能
である。その場合、作製工程のフォトマスク数が減るの
で工程のスループットおよび歩留まりの向上が図れる。

【０１０１】また、場合によっては全面にチャネルドー
プ工程を施して、ｎチャネル型ＴＦＴまたはｐチャネル
型ＴＦＴのどちらか一方に、全面に添加した不純物元素
と逆の導電型を付与する不純物元素を添加する場合もあ
りうる。

【０１０２】また、本実施例の構成を実施例２、３のア
クティブマトリクス型液晶表示装置を作製する際に実施
できることは言うまでもない。

【０１０３】［実施例５］実施例１、２に示した作製工
程例では、ｎチャネル型ＴＦＴのゲート配線を形成する
前に、前もって後にＬov領域として機能するｎ型不純物
領域（ｂ）を形成することが前提となっている。そし
て、ｐ型不純物領域（ａ）、ｎ型不純物領域（ｃ）はと
もに自己整合的に形成されることが特徴となっている。

【０１０４】しかしながら、本発明の効果を得るために
は最終的な構造が図４（Ｃ）のような構造となっていれ
ば良く、そこに至るプロセスに限定されるものではな
い。従って、場合によってはｐ型不純物領域（ａ）やｎ
型不純物領域（ｃ）を、レジストマスクを用いて形成す
ることも可能であるし、工程順序は実施者が自由に変更
することができる。

【０１０５】また、本実施例の構成を実施例２、３のア
クティブマトリクス型液晶表示装置を作製する際に実施
できることは言うまでもない。

【０１０６】［実施例６］本発明は従来のＭＯＳＦＥＴ
上に層間絶縁膜を形成し、その上にＴＦＴを形成する際
に用いることも可能である。即ち、三次元構造の半導体
装置を実現することも可能である。また、基板としてＳ
ＩＭＯＸ、Ｓｍａｒｔ−Ｃｕｔ（SOITEC社の登録商
標）、ＥＬＴＲＡＮ（キャノン株式会社の登録商標）な
どのＳＯＩ基板を用いることも可能である。

【０１０７】なお、本実施例の構成は、実施例１〜５の
いずれの構成とも自由に組み合わせることが可能であ
る。

【０１０８】［実施例７］本発明によって作製された液
晶表示装置は様々な液晶材料を用いることが可能であ
る。そのような材料として、ＴＮ液晶、ＰＤＬＣ（ポリ
マー分散型液晶）、ＦＬＣ（強誘電性液晶）、ＡＦＬＣ
（反強誘性電液晶）、またはＦＬＣとＡＦＬＣの混合物
（反強誘電性混合液晶）が挙げられる。

【０１０９】例えば、「H.Furue et al.;Charakteristi
cs and Drivng Scheme of Polymer-Stabilized Monosta
ble FLCD Exhibiting Fast Response Time and High Co
ntrast Ratio with Gray-Scale Capability,SID,199
8」、「T.Yoshida et al.;A Full-Color Thresholdless
Antiferroelectric LCD Exhibiting Wide Viewing Ang
le with Fast Response Time,841,SID97DIGEST,199
7」、「S.Inui et al.;Thresholdless antiferroelectr
icity in liquid crystals and its application to di
splays,671-673,J.Mater.Chem.6(4),1996」、または米
国特許第5,594,569号に開示された材料を用いることが
できる。

【０１１０】特に、電場に対して透過率が連続的に変化
する電気光学応答特性を示す無しきい値反強誘電性混合
液晶（Thresholdless Antiferroelectric LCD：ＴＬ−
ＡＦＬＣと略記する）にはＶ字型（またはＵ字型）の電
気光学応答特性を示すものがあり、その駆動電圧が約±
２．５Ｖ程度（セル厚約１μｍ〜２μｍ）のものも見出
されている。そのため、画素回路用の電源電圧が５〜８
Ｖ程度で済む場合があり、駆動回路と画素回路を同じ電
源電圧で動作させる可能性が示唆されている。即ち、液
晶表示装置全体の低消費電力化を図ることができる。

【０１１１】また、強誘電性液晶や反強誘電性液晶はＴ
Ｎ液晶に比べて応答速度が速いという利点をもつ。本発
明で用いるようなＴＦＴは非常に動作速度の速いＴＦＴ
を実現しうるため、強誘電性液晶や反強誘電性液晶の応
答速度の速さを十分に生かした画像応答速度の速い液晶
表示装置を実現することが可能である。

【０１１２】また、一般に、無しきい値反強誘電性混合
液晶は自発分極が大きく、液晶自体の誘電率が高い。こ
のため、無しきい値反強誘電性混合液晶を液晶表示装置
に用いる場合には、画素に比較的大きな保持容量が必要
となってくる。よって、自発分極が小さな無しきい値反
強誘電性混合液晶を用いるのが好ましい。そういった意
味で実施例１の図４（Ｃ）で示した保持容量は小さい面
積で大きな容量を蓄積することができるので好ましい。

【０１１３】なお、本実施例の液晶表示装置をパーソナ
ルコンピュータ等の電子機器の表示ディスプレイとして
用いることが有効であることは言うまでもない。

【０１１４】また、本実施例の構成は、実施例１〜６の
いずれの構成とも自由に組み合わせることが可能であ
る。

【０１１５】［実施例８］本発明はアクティブマトリク
ス型ＥＬディスプレイに適用することも可能である。そ
の例を図９に示す。

【０１１６】図９はアクティブマトリクス型ＥＬディス
プレイの回路図である。８１は画素回路を表しており、
その周辺にはＸ方向駆動回路８２、Ｙ方向駆動回路８３
が設けられている。また、画素回路８１の各画素は、ス
イッチ用ＴＦＴ８４、コンデンサ８５、電流制御用ＴＦ
Ｔ８６、有機ＥＬ素子８７を有し、スイッチ用ＴＦＴ８
４にＸ方向信号線８８a（または８８b）、Ｙ方向信号線
８９a（または８９b、８９c）が接続される。また、電
流制御用ＴＦＴ８６には、電源線９０a、９０bが接続さ
れる。

【０１１７】本実施例のアクティブマトリクス型ＥＬデ
ィスプレイでは、Ｘ方向駆動回路８２、Ｙ方向駆動回路
８３または電流制御用ＴＦＴ８６に用いられるＴＦＴを
図４（Ｃ）のｐチャネル型ＴＦＴ３０１、ｎチャネル型
ＴＦＴ３０２または３０３を組み合わせて形成する。ま
た、スイッチ用ＴＦＴ８４のＴＦＴを図４（Ｃ）のｎチ
ャネル型ＴＦＴ３０４で形成する。

【０１１８】なお、本実施例のアクティブマトリクス型
ＥＬディスプレイに対して、実施例１、３〜７のいずれ
の構成を組み合わせても良い。

【０１１９】［実施例９］本願発明を実施して形成され
たＣＭＯＳ回路や画素部は様々な電気光学装置（アクテ
ィブマトリクス型液晶ディスプレイ、アクティブマトリ
クス型ＥＬディスプレイ、アクティブマトリクス型ＥＣ
ディスプレイ）に用いることができる。即ち、それら電
気光学装置を表示部に組み込んだ電子機器全てに本願発
明を実施できる。

【０１２０】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター（リア型またはフ
ロント型）、ヘッドマウントディスプレイ（ゴーグル型
ディスプレイ）、カーナビゲーション、カーステレオ、
パーソナルコンピュータ、携帯情報端末（モバイルコン
ピュータ、携帯電話または電子書籍等）などが挙げられ
る。それらの一例を図１０、図１１及び図１２に示す。

【０１２１】図１０（Ａ）はパーソナルコンピュータで
あり、本体２００１、画像入力部２００２、表示部２０
０３、キーボード２００４等を含む。本発明を画像入力
部２００２、表示部２００３やその他の駆動回路に適用
することができる。

【０１２２】図１０（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６等を含む。本発明を表示部２１０２やその他の駆動回
路に適用することができる。

【０１２３】図１０（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示部２２０５等を含む。本発明は表示部２２０５やその
他の駆動回路に適用できる。

【０１２４】図１０（Ｄ）はゴーグル型ディスプレイで
あり、本体２３０１、表示部２３０２、アーム部２３０
３等を含む。本発明は表示部２３０２やその他の駆動回
路に適用することができる。

【０１２５】図１０（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示部２４０２、スピーカ部２４０
３、記録媒体２４０４、操作スイッチ２４０５等を含
む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄ
ｉｇｔｉａｌＶｅｒｓａｔｉｌｅＤｉｓｃ）、ＣＤ
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行うことができる。本発明は表示部２４０２やその
他の駆動回路に適用することができる。

【０１２６】図１０（Ｆ）はデジタルカメラであり、本
体２５０１、表示部２５０２、接眼部２５０３、操作ス
イッチ２５０４、受像部（図示しない）等を含む。本願
発明を表示部２５０２やその他の駆動回路に適用するこ
とができる。

【０１２７】図１１（Ａ）はフロント型プロジェクター
であり、投射装置２６０１、スクリーン２６０２等を含
む。本発明は投射装置２６０１の一部を構成する液晶表
示装置２８０８やその他の駆動回路に適用することがで
きる。

【０１２８】図１１（Ｂ）はリア型プロジェクターであ
り、本体２７０１、投射装置２７０２、ミラー２７０
３、スクリーン２７０４等を含む。本発明は投射装置２
７０２の一部を構成する液晶表示装置２８０８やその他
の駆動回路に適用することができる。

【０１２９】なお、図１１（Ｃ）は、図１１（Ａ）及び
図１１（Ｂ）中における投射装置２６０１、２７０２の
構造の一例を示した図である。投射装置２６０１、２７
０２は、光源光学系２８０１、ミラー２８０２、２８０
４〜２８０６、ダイクロイックミラー２８０３、プリズ
ム２８０７、液晶表示装置２８０８、位相差板２８０
９、投射光学系２８１０で構成される。投射光学系２８
１０は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図１１（Ｃ）中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、ＩＲフィルム等の光学系を設けてもよい。

【０１３０】また、図１１（Ｄ）は、図１１（Ｃ）中に
おける光源光学系２８０１の構造の一例を示した図であ
る。本実施例では、光源光学系２８０１は、リフレクタ
ー２８１１、光源２８１２、レンズアレイ２８１３、２
８１４、偏光変換素子２８１５、集光レンズ２８１６で
構成される。なお、図１１（Ｄ）に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、ＩＲフィルム等の光
学系を設けてもよい。

【０１３１】ただし、図１１に示したプロジェクターに
おいては、透過型の電気光学装置を用いた場合を示して
おり、反射型の電気光学装置及びＥＬ表示装置での適用
例は図示していない。

【０１３２】図１２（Ａ）は携帯電話であり、本体２９
０１、音声出力部２９０２、音声入力部２９０３、表示
部２９０４、操作スイッチ２９０５、アンテナ２９０６
等を含む。本願発明を音声出力部２９０２、音声入力部
２９０３、表示部２９０４やその他の駆動回路に適用す
ることができる。

【０１３３】図１２（Ｂ）は携帯書籍（電子書籍）であ
り、本体３００１、表示部３００２、３００３、記憶媒
体３００４、操作スイッチ３００５、アンテナ３００６
等を含む。本発明は表示部３００２、３００３やその他
の駆動回路に適用することができる。

【０１３４】図１２（Ｃ）はディスプレイであり、本体
３１０１、支持台３１０２、表示部３１０３等を含む。
本発明は表示部３１０３に適用することができる。本発
明のディスプレイは特に大画面化した場合において有利
であり、対角１０インチ以上（特に３０インチ以上）の
ディスプレイには有利である。

【０１３５】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、本実施例の電子機器は実施例１〜８のどの
ような組み合わせからなる構成を用いても実現すること
ができる。

【０１３６】

【発明の効果】本願発明を用いることでＴＦＴの活性層
として使用しうる良質な結晶質半導体膜を、簡便な工程
で作成することが可能となった。さらにそのＴＦＴは様
々な半導体装置（ここでは具体的に電気光学装置）に使
用可能である。

【図面の簡単な説明】

【図１】画素回路と駆動回路の作製工程を示す図。

【図２】画素回路と駆動回路の作製工程を示す図。

【図３】画素回路と駆動回路の作製工程を示す図。

【図４】画素回路と駆動回路の作製工程を示す図。

【図５】アクティブマトリクス型液晶表示装置の断面
構造図。

【図６】ｎチャネル型ＴＦＴのＬＤＤ構造を示す図。

【図７】アクティブマトリクス型液晶表示装置の斜視
図。

【図８】アクティブマトリクス型液晶表示装置の回路
ブロック図。

【図９】アクティブマトリクス型ＥＬ表示装置の構成
を示す図。

【図１０】電子機器の一例を示す図。

【図１１】電子機器の一例を示す図。

【図１２】電子機器の一例を示す図。

【符号の説明】

１０基板１１下地膜１２非晶質半導体膜１３銅元素を含む層１４結晶質半導体膜１５結晶質半導体膜１０４保護膜１０５，１０７〜１１０レジストマスク１０６ｐ型不純物領域（ｂ）１１１〜１１３ｎ型不純物領域（ｂ）１１４〜１１７活性層１１８ゲート絶縁膜１１９第１導電膜１２０第２導電膜１２１〜１２４ゲート配線１２５〜１３０ｎ型不純物領域（ｃ）１３１〜１３４ゲート絶縁膜１３９〜１４７ｎ型不純物領域（ａ）１４９、１５０ｐ型不純物領域（ａ）１５１第１層間絶縁膜１５２〜１５６チャネル形成領域１５８〜１６１ソース配線１６２〜１６５ドレイン配線１６６パッシベーション膜１６７第３層間絶縁膜１６８遮蔽膜１６９酸化物１７０〜１７２画素電極１７３保持容量２０１、２０４、２０８、２１３、２１４チャネル
形成領域２０２、２０５、２０９、２１５ソース領域２０３、２０６、２１０、２１６ドレイン領域２０７、２１１a、２１２a Ｌov領域２１１b、２１２b、２１７〜２２０Ｌoff領域２２１ｎ型不純物領域（ａ）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 21/336 Ｆターム(参考） 2H092 GA59 JA25 JA29 JA33 JA35 JA38 JA39 JA42 JA43 JA44 JA46 JB13 JB23 JB27 JB32 JB33 JB36 JB38 JB42 JB51 JB57 JB63 JB69 KA04 KA07 KB25 MA07 MA14 MA15 MA16 MA18 MA19 MA20 MA22 MA27 MA28 MA32 MA35 MA37 MA41 NA22 NA25 NA27 NA29 PA06 QA07 QA12 QA15 RA05 5F052 AA02 AA17 AA24 BA04 BA07 BB01 BB03 BB04 CA02 DA02 DA10 DB03 DB04 DB07 JA04 KA05 5F110 AA17 BB02 BB04 CC02 DD01 DD02 DD03 DD13 DD14 DD15 DD17 EE01 EE04 EE06 EE08 EE14 EE15 EE28 FF04 FF30 GG01 GG02 GG04 GG07 GG13 GG15 GG25 GG28 GG32 GG34 GG42 GG43 GG51 GG52 GG58 GG60 HJ01 HJ04 HJ13 HJ18 HJ23 HL04 HL06 HL12 HL23 HM14 HM15 NN03 NN04 NN22 NN23 NN24 NN27 NN35 NN36 NN39 NN40 NN44 NN46 NN47 NN58 NN72 NN73 NN77 NN78 PP01 PP02 PP03 PP29 PP31 PP34 PP35 PP38 PP40 QQ11 QQ17 QQ23 QQ24 QQ25 QQ28

Claims

【特許請求の範囲】

【請求項１】基板上に珪素を含む非晶質半導体膜を形
成する第１の工程と、前記非晶質半導体膜に該非晶質半導体膜の結晶化を助長
する銅元素を導入する第２の工程と、熱処理によって前記非晶質半導体膜を結晶化させる第３
の工程と、結晶化させた半導体膜と液体とを接触させて前記銅元素
を低減させる第４の工程とを有することを特徴とする半
導体装置の作製方法。
【請求項２】請求項１において、前記第２の工程の銅
元素の導入は、前記非晶質半導体膜上に溶液のスピンコ
ーティングを行うことを特徴とする半導体装置の作製方
法。
【請求項３】請求項１または請求項２において、前記
第２の工程の銅元素の導入に用いる溶液はHClを重量比
で０．０１〜０．１％含み、且つ銅元素を重量比で１〜
１０００ｐｐｍ含むCuCl₂の水溶液であることを特徴と
する半導体装置の作製方法。
【請求項４】請求項１において、前記第２の工程の銅
元素の導入はスパッタ法による成膜であることを特徴と
する半導体装置の作製方法。
【請求項５】請求項１乃至４のいずれか一において、
前記第３の工程によって結晶化された半導体膜は、結晶
粒界を含む多結晶半導体膜であることを特徴とする半導
体装置の作製方法。
【請求項６】請求項１乃至５のいずれか一において、
前記第４の工程の液体として、酸素を含む薬液（硫酸、
硝酸、蓚酸、または王水）から選ばれたすくなくとも一
つの薬液を用いることを特徴とする半導体装置の作製方
法。
【請求項７】請求項１乃至５のいずれか一において、
前記第４の工程の液体として、酸素を含まない薬液（塩
酸、またはフッ酸系）から選ばれたすくなくとも一つの
薬液を用いることを特徴とする半導体装置の作製方法。
【請求項８】請求項１乃至５のいずれか一において、
前記第４の工程の液体として、２５０℃以上の温度の硫
酸を用いることを特徴とする半導体装置の作製方法。
【請求項９】請求項１乃至８のいずれか一において、
前記第４の工程の前に半導体膜表面の酸化膜を除去する
ことを特徴とする半導体装置の作製方法。