JPH0745519A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0745519A
JPH0745519A JP5204775A JP20477593A JPH0745519A JP H0745519 A JPH0745519 A JP H0745519A JP 5204775 A JP5204775 A JP 5204775A JP 20477593 A JP20477593 A JP 20477593A JP H0745519 A JPH0745519 A JP H0745519A
Authority
JP
Japan
Prior art keywords
film
nickel
substrate
silicon film
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5204775A
Other languages
English (en)
Other versions
JP2852853B2 (ja
Inventor
Kouyuu Chiyou
宏勇 張
Hideki Uoji
秀貴 魚地
Toru Takayama
徹 高山
Kenji Fukunaga
健司 福永
Yasuhiko Takemura
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP5204775A priority Critical patent/JP2852853B2/ja
Priority to TW082110093A priority patent/TW226478B/zh
Priority to US08/160,908 priority patent/US5403772A/en
Priority to CN2005100094014A priority patent/CN1658389B/zh
Priority to KR93026648A priority patent/KR970004450B1/ko
Priority to CNB2004100696546A priority patent/CN100437907C/zh
Priority to CN93121667A priority patent/CN1052570C/zh
Priority to US08/248,220 priority patent/US5604360A/en
Priority to US08/341,106 priority patent/US5563426A/en
Publication of JPH0745519A publication Critical patent/JPH0745519A/ja
Priority to US08/661,013 priority patent/US5888857A/en
Priority to CN96114412A priority patent/CN1091943C/zh
Priority to US09/233,146 priority patent/US6323071B1/en
Application granted granted Critical
Publication of JP2852853B2 publication Critical patent/JP2852853B2/ja
Priority to US09/439,997 priority patent/US6338991B1/en
Priority to CNB001038338A priority patent/CN1149634C/zh
Priority to JP2000250453A priority patent/JP3455721B2/ja
Priority to CNB011330945A priority patent/CN1299331C/zh
Priority to US09/993,492 priority patent/US6806125B2/en
Priority to US10/254,546 priority patent/US6872605B2/en
Priority to US10/926,059 priority patent/US7622335B2/en
Priority to US12/579,642 priority patent/US8062935B2/en
Priority to US13/282,515 priority patent/US8278660B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】 実質的にアモルファス状態のシリコン膜を通
常のアモルファスシリコンの結晶化温度より低い温度で
のアニールによって結晶化させ、薄膜トランジスタ等の
半導体素子を作製する方法を提供する。 【構成】 アモルファスシリコン膜の上もしく下に選択
的に島状、線状、ストライプ状、ドット状、膜状のニッ
ケル、鉄、コバルト、ルテニウム、ロジウム、パラジウ
ム、オスミウム、イリジウム、白金、スカンジウム、チ
タン、バナジウム、クロム、マンガン、銅、亜鉛、金、
銀もしくはそれらの珪化物等を有する被膜、粒子、クラ
スター等を形成し、通常のアモルファスシリコンの結晶
化温度より低い温度でアニールすることによって、これ
を出発点として結晶化を進展させ、結晶シリコン膜を得
る。さらに、この結晶シリコン膜を用いて薄膜トランジ
スタ等の半導体素子を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、薄膜状の絶縁ゲイト型
電界効果トランジスタ(薄膜トランジスタもしくはTF
T)等の薄膜デバイスに用いられる結晶性半導体を得る
方法に関するものである。
【0002】
【従来の技術】従来、薄膜状の絶縁ゲイト型電界効果ト
ランジスタ(TFT)等の薄膜デバイスに用いられる結
晶性シリコン半導体薄膜は、プラズマCVD法や熱CV
D法で形成されたアモルファスシリコン膜を電気炉等の
装置の中で600℃以上の温度で24時間以上の長時間
にわたって結晶化させて作製された。特に十分な特性
(高い電界効果移動度や高い信頼性)を得るためにはよ
り長時間の熱処理が求められていた。
【0003】
【発明が解決しようする課題】しかしながら、このよう
な従来の方法は多くの課題を抱えていた。1つはスルー
プットが低く、したがって、コストが高くなることであ
る。例えば、この結晶化工程に24時間の時間を要する
ものとすると、基板1枚当たりの処理時間を2分とすれ
ば720枚の基板を同時に処理しなければならなかっ
た。しかしながら、例えば、通常使用される管状炉で
は、1度に処理できる基板の枚数は50枚がせいぜい
で、1つの装置(反応管)だけを使用した場合には1枚
当たり30分も時間がかかってしまった。すなわち、1
枚当たりの処理時間を2分とするには、反応管を15本
も使用しなければならなかった。このことは投資規模が
拡大することと、その投資の減価償却が大きく、製品の
コストに跳ね返ることを意味していた。
【0004】もう1つの問題は、熱処理の温度であっ
た。通常、TFTの作製に用いられる基板は石英ガラス
のような純粋な酸化珪素からなるものと、コーニング社
7059番(以下、コーニング7059という)のよう
な無アルカリのホウ珪酸ガラスに大別される。このう
ち、前者は、耐熱性が優れており、通常の半導体集積回
路のウェファープロセスと同じ取扱いができるため、温
度に関しては何ら問題がない。しかしながら、そのコス
トが高く、基板面積の増加と共に指数関数的に急激に増
大する。したがって、現在のところ、比較的小面積のT
FT集積回路にのみ使用されている。
【0005】一方、無アルカリガラスは、石英に比べれ
ばコストは十分に低いが、耐熱性の点で問題があり、一
般に歪み点が550〜650℃程度、特に入手しやすい
材料では600℃以下であるので、600℃の熱処理で
は基板に不可逆的な収縮やソリという問題が生じた。特
に基板が対角10インチを越えるような大きなものでは
顕著であった。以上のような理由から、シリコン半導体
膜の結晶化に関しては、550℃以下、4時間以内とい
う熱処理条件がコスト削減に不可欠とされていた。本発
明はこのような条件をクリアする半導体の作製方法およ
び、そのような半導体を用いた半導体装置の作製方法を
提供することを目的とする。
【0006】
【課題を解決するための手段】本発明は、アモルファス
状態、もしくは実質的にアモルファス状態と言えるよう
な乱雑な結晶状態(例えば、結晶性のよい部分とアモル
ファスの部分が混在しているような状態)にあるシリコ
ン膜の上もしくば下にニッケル、鉄、コバルト、ルテニ
ウム、ロジウム、パラジウム、オスミウム、イリジウ
ム、白金、スカンジウム、チタン、バナジウム、クロ
ム、マンガン、銅、亜鉛、金、銀を含有する島状の膜や
ドット、粒子、クラスター、線等を形成し、これを通常
のアモルファスシリコンの単なる熱処理による結晶化温
度よりも低い温度で、また、より短時間のアニールをす
ることによって結晶性シリコン膜を得ることを特徴とす
る。
【0007】従来のシリコン膜の結晶化に関しては、結
晶性の島状の膜を核として、これを種結晶として固相エ
ピタキシャル成長させる方法(例えば、特開平1−21
4110等)が提案されている。しかしながら、このよ
うな方法では、600℃以下の温度ではほとんど結晶成
長が進行しなかった。シリコン系においては、一般にア
モルファス状態から結晶状態に移行するには、アモルフ
ァス状態にある分子鎖を分断し、しかもその分断された
分子が、再び他の分子と結合しないような状態としたう
えで、何らかの結晶性の分子に合わせて、分子を結晶の
一部に組み換えるという過程を経る。しかしながら、こ
の過程のなかで、最初の分子鎖を分断して、他の分子と
結合しない状態に保持するためのエネルギーが大きく、
結晶化反応においてはここが障壁となっている。このエ
ネルギーを与えるには、1000℃程度の温度で数分、
もしくは600℃程度の温度では数10時間が必要であ
り、時間は温度(=エネルギー)に指数関数的に依存す
るので、600℃以下、例えば、550℃では、結晶化
反応が進行することはほとんど観測できなかった。従来
の固相エピタキシャル結晶化の考えも、この問題に対す
る解答を与えたものではなかった。
【0008】本発明人は、従来の固相結晶化の考えとは
全く別に、何らかの触媒作用によって、前記の過程の障
壁エネルギーを低下させることを考えた。本発明人はニ
ッケル(元素記号Ni)、鉄(Fe)、コバルト(C
o)、ルテニウム(Ru)、ロジウム(Rh)、パラジ
ウム(Pd)、オスミウム(Os)、イリジウム(I
r)、白金(Pt)、スカンジウム(Sc)、チタン
(Ti)、バナジウム(V)、クロム(Cr)、マンガ
ン(Mn)、銅(Cu)、亜鉛(Zn)、金(Au)、
銀(Ag)がシリコンと結合しやすい。
【0009】例えば、ニッケルの場合、容易に珪化ニッ
ケル(化学式NiSix 、0.4≦x≦2.5)とな
り、かつ、珪化ニッケルの格子定数がシリコン結晶のも
のに近いことに着目した。そこで、結晶シリコン−珪化
ニッケル−アモルファスシリコンという3元系のエネル
ギー等をシミュレーションした結果、アモルファスシリ
コンは珪化ニッケルとの界面で容易に反応して、 アモルファスシリコン(シリコンA)+珪化ニッケル
(シリコンB)→珪化ニッケル(シリコンA)+結晶シ
リコン(シリコンB) (シリコンA、Bはシリコンの位置を示す) という反応が生じることが明らかになった。この反応の
ポテンシャル障壁は十分に低く、反応の温度も低い。こ
の反応式は、ニッケルがアモルファスシリコンを結晶シ
リコンに造り変えながら進行してゆくことを示してい
る。実際には、580℃以下で、反応が開始され、45
0℃でも反応が観測されることが明らかになった。当然
のことであるが、温度が高いほど反応の進行する速度が
速い。また、同様な効果は、上記に示した他の金属元素
でも認められた。
【0010】本発明では、島状、ストライプ状、線状、
ドット状、膜状のニッケルを始めとする上記金属単体や
それらの珪化物など、Ni、Fe、Co、Ru、Rh、
Pd、Os、Ir、Pt、Sc、Ti、V、Cr、M
n、Cu、Zn、Au、Agの少なくとも1つを含有す
る膜、粒子、クラスター等を出発点として、ここからこ
れらの金属元素が上記の反応を伴って周囲に展開してゆ
くことによって、結晶シリコンの領域を拡げてゆく。な
お、これらの金属元素を含有する材料としては、酸化物
は好ましくない。これは、酸化物は安定な化合物で、上
記反応を開始することができないからである。
【0011】このように特定の場所から拡がった結晶シ
リコンは、従来の固相エピタキシャル成長とは異なる
が、結晶性の連続性のよい、単結晶に近い構造を有する
ものであるので、TFT等の半導体素子に利用するうえ
では都合がよい。しかし、基板上に均一にニッケル他の
結晶化を促進する上記金属を含む材料を設けた場合に
は、結晶化の出発点が無数に存在して、そのため結晶性
の良好な膜を得ることは難しかった。
【0012】また、この結晶化の出発材料としてのアモ
ルファスシリコン膜は水素濃度が少ないほど良好な結果
が得られた。ただし、結晶化の進行にしたがって、水素
が放出されるので、得られたシリコン膜中の水素濃度
は、出発材料のアモルファスシリコン膜の水素濃度とは
それほど明確な相関は見られなかった。本発明による結
晶シリコン中の水素濃度は、典型的には0.01原子%
以上5原子%以下であった。
【0013】本発明ではNi、Fe、Co、Ru、R
h、Pd、Os、Ir、Pt、Sc、Ti、V、Cr、
Mn、Cu、Zn、Au、Agを用いるが、一般にこれ
らの材料は半導体材料としてのシリコンにとっては好ま
しくない。そこで、これを除去することが必要である
が、ニッケルに関しては、上記の反応の結果、結晶化の
終端に達した珪化ニッケルはフッ酸もしくは塩酸または
これらの希釈液に容易に溶解するので、これらの酸によ
る処理によって基板からニッケルを減らすことができ
る。さらに、積極的にこれらの金属元素を減らすには、
結晶化工程の終了した後、塩化水素、各種塩化メタン
(CH3 Cl、CH2 Cl2 、CHCl3 )、各種塩化
エタン(C2 5 Cl、C2 4 Cl2 、C2 3 Cl
3 、C2 2 Cl4 、C2 HCl5 )あるいは各種塩化
エチレン(C2 3 Cl、C2 2 Cl2、C2 HCl
3 )等の塩素を含む雰囲気中で、400〜600℃で処
理すればよい。特に、トリクロロエチレン(C2 HCl
3 )は使用しやすい材料である。本発明によるシリコン
膜中のNi、Fe、Co、Ru、Rh、Pd、Os、I
r、Pt、Sc、Ti、V、Cr、Mn、Cu、Zn、
Au、Agの濃度は、典型的には0.005原子%以上
1原子%以下であった。
【0014】本発明によって作製した結晶シリコン膜を
TFT等の半導体素子に利用する上で、上記の説明から
明らかなように、結晶化の終端(ここは、複数の出発点
から開始された結晶化がぶつかる部分であるが)では、
大きな粒界(結晶性の不連続な部分)が存在し、また、
ニッケル他の結晶化を促進する金属元素の濃度が高いの
で、半導体素子を設けることは好ましくない。したがっ
て、本発明を利用して半導体素子を形成するにあたって
は、結晶化の出発点となるニッケル他の結晶化を促進す
る金属元素含有物被膜のパターンと半導体素子のパター
ンとを最適化しなければならない。
【0015】本発明において、結晶化を促進する金属元
素のパターニングには、大きく分けて2つの方法があ
る。第1の方法はアモルファスシリコン膜の成膜の前に
これらの金属膜等を選択的に形成する方法である。第2
の方法は、アモルファスシリコン膜成膜後にこれらの金
属膜等を選択的に形成する方法である。
【0016】第1の方法においては、通常のフォトリソ
グラフィーの手段あるいはリフトオフの手段を用いれば
よい。第2の方法はやや複雑である。この場合、アモル
ファスシリコン膜に密着して結晶化促進の金属膜等を形
成するとその成膜時に金属とアモルファスシリコンが一
部反応して、珪化物が形成されてしまう。したがって、
金属膜等を形成した後にパターニングをおこなう場合に
は、このような珪化物層も十分にエッチングすることが
必要である。
【0017】第2の方法において、リフトオフ的な手法
は比較的容易である。この場合、マスク材としてフォト
レジスト等の有機材料や酸化珪素、窒化珪素等の無機材
料を用いればよい。マスク材料の選択にはプロセス温度
を考慮しなければならない。また、マスク作用は材料に
よって異なるので、十分に注意しなければならない。特
に各種CVD法によって形成される酸化珪素、窒化珪素
等の膜はピンホールが多く、膜厚が十分でないと、意図
しない部分から結晶化が進行することがある。一般的に
はこれらのマスク材料を用いて、被膜を形成した後、パ
ターニングを施して、選択的にアモルファスシリコンの
表面を露出させる。そして、結晶化を促進する金属膜等
を成膜する。
【0018】本発明において、注意しなければならない
ことはシリコン膜中の金属元素の濃度である。量が少な
いことに越したことはないが、それ以上に、常に量が一
定に保たれることも重要である。すなわち、金属元素の
量の変動が多ければ、製造現場でロットごとに結晶化の
度合いに大きな変動が生じるからである。特に、金属元
素の量が少ないことが要求されると、量の変動を小さく
することはますます困難となる。
【0019】第1の方法においては、選択的に形成され
た金属膜等はアモルファスシリコン膜に覆われているの
で、後で、それを取り出して量を加減することはできな
い。特に、本発明で必要とされる金属元素の量から換算
すると、金属膜等の厚さは数〜数10Åという小さなも
ので、再現性良く成膜することは難しい。
【0020】第2の方法においても同様である。しか
し、第2の方法においては結晶化を促進する金属膜等は
表面に存在するので、第1の方法に比べればまだ、改善
の余地はある。すなわち、十分に厚い金属膜を成膜し、
アニールの前にアニール温度よりも低い温度で熱処理
(プレアニール)をおこなうことによってアモルファス
シリコン膜の一部と金属膜を反応させて珪化物を形成す
る。その後、反応しなかった金属膜をエッチングする。
用いる金属の種類によるが、特にNi、Fe、Co、T
i、Crは金属膜と珪化物のエッチングレートが十分に
大きいエッチャントがあるので、問題はない。
【0021】この場合には、熱処理(プレアニール)の
温度と時間によって、得られる珪化物層の厚さが決定さ
れる。金属膜の厚さはほとんど関係ない。このため、ア
モルファスシリコン膜中に導入される非常に微量な金属
元素の量を制御することができる。以下に実施例を示
し、より詳細に本発明を説明する。
【0022】
【実施例】
〔実施例1〕 本実施例は、コーニング7059ガラス
基板上の島状の複数のニッケル膜を形成し、これらを出
発点としてアモルファスシリコン膜の結晶化をおこな
い、得られた結晶シリコン膜を用いてTFTを作製する
方法について記述する。島状のニッケル膜を形成する方
法には、それをアモルファスシリコン膜の上に設ける
か、下に設けるかという点で2つの方法がある。図2
(A−1)は下に設ける方法であり、図2(A−2)は
上に設ける方法である。特に後者について注意しなけれ
ばならないことは、アモルファスシリコン膜の全面にニ
ッケルが形成された後にこれを選択的にエッチングする
という工程となるので、ニッケルとアモルファスシリコ
ンが少量ではあるが反応して、珪化ニッケルが形成され
てしまう。これを残存させたままでは、本発明が目的と
するような良好な結晶性のシリコン膜は得られないの
で、塩酸やフッ酸等で、この珪化ニッケルを十分に除去
してしまうことが求められる。また、そのため、アモル
ファスシリコンは初期より薄くなる。
【0023】一方、前者についてはそのような問題は生
じないが、この場合もエッチングによって、島状部分2
以外のニッケル膜は完全に除去されることが望まれる。
さらに、残存ニッケルの影響を抑えるためには、基板を
酸素プラズマやオゾン等によって処理して、島状領域以
外のニッケルを酸化させてしまえばよい。
【0024】いずれの場合も、基板(コーニング705
9)1A上には、厚さ2000Åの下地酸化珪素膜1B
をプラズマCVD法によって形成した。また、アモルフ
ァスシリコン膜1は厚さ200〜3000Å、好ましく
は500〜1500Åとし、プラズマCVD法もしくは
減圧CVD法によって作製した。アモルファスシリコン
膜は350〜450℃で0.1〜2時間アニールするこ
とによって水素出しをおこなって、膜中の水素濃度を5
原子%以下にしておくと結晶化しやすかった。図2(A
−1)の場合には、アモルファスシリコン膜1の形成の
前にスパッタ法によってニッケル膜を厚さ50〜100
0Å、好ましくは100〜500Å堆積し、これをパタ
ーニングして島状ニッケル領域2を形成した。
【0025】一方、図2(A−2)の場合には、アモル
ファスシリコン膜1の形成の後にスパッタ法によってニ
ッケル膜を厚さ50〜1000Å、好ましくは100〜
500Å堆積し、これをパターニングして島状ニッケル
領域2を形成した。この様子を上方から見た図面を図1
(A)に示す。
【0026】島状ニッケルは一辺2μmの正方形で、そ
の間隔は、5〜50μm、例えば20μmとした。ニッ
ケルの代わりに珪化ニッケルを用いても同様な効果が得
られる。また、ニッケルの成膜時には基板を100〜5
00℃、好ましくは180〜250℃に加熱しておくと
良好な結果が得られた。これは下地の酸化珪素膜とニッ
ケル膜とも密着性が向上することと、酸化珪素とニッケ
ルが反応して、珪化ニッケルが生成するためである。酸
化珪素のかわりに窒化珪素、炭化珪素、珪素を用いても
同様な効果が得られる。
【0027】次に、これを450〜580℃、例えば5
50℃で8時間窒素雰囲気中でアニールした。図2
(B)は、その中間状態で、図2(A)において、端の
ほうにあった島状ニッケル膜からニッケルが珪化ニッケ
ル3Aとして中央部に進行し、また、ニッケルが通過し
た部分3は結晶シリコンとなっている。やがて、図2
(C)に示すように2つの島状ニッケル膜から出発した
結晶化がぶつかって、中間に珪化ニッケル3Aが残っ
て、結晶化が終了する。
【0028】図1(B)は、この状態の基板を上方から
見た様子を示したもので、図2(C)の珪化ニッケル3
Aとは、粒界4のことである。さらにアニールを続けれ
ば、ニッケルは粒界4に沿って移動して、これらの島状
ニッケル領域(この段階では原形を留めていることはな
いが)の中間領域5に集まる。
【0029】以上の工程で結晶シリコンを得ることがで
きるが、このときに生じる珪化ニッケル3Aからニッケ
ルが半導体被膜中に拡散することは好ましくない。した
がって、フッ酸もしくは塩酸でニッケルの集中している
高濃度領域をエッチング除去することが望まれる。な
お、フッ酸、塩酸によるエッチングでは、ニッケルおよ
び珪化ニッケルのエッチングレートは十分に大きいの
で、シリコン膜には影響を与えない。同時にニッケルの
成長点があった領域をも合わせて除去した。エッチング
した様子を図2(D)に示す。粒界のあった部分は溝4
Aとなる。この溝を挟むようにTFTの半導体領域(活
性層等)を形成することは好ましくない。TFTの配置
に関しては、その例を図1(C)に示すが、半導体領域
6は粒界4を横切らないように配置した。すなわち、ニ
ッケルの左右により、被膜の厚さ方向ではなく、基板に
平行な方向に横方向の結晶成長の領域にTFTを形成す
ることである。すると、結晶の成長方向も一様に揃い、
また、残存ニッケルも極めて少なくできる。結果として
高いTFT特性を得ることができる。一方、ゲイト配線
7は粒界4を横切ってもよい。
【0030】以上の工程で得られた結晶シリコンを用い
てTFTを作製する例を図3および図4に示す。図3
(A)において、中央部のXは、図2の溝4Aのあった
場所を意味する。図面に示すように、このXの部分には
TFTの半導体領域が横切らないように配置した。すな
わち、図2に示した工程で得られた結晶シリコン膜3を
パターニングして、島状半導体領域11a、11bを形
成した。そして、RFプラズマCVD法、ECRプラズ
マCVD法、スパッタリング法等の方法によってゲイト
絶縁膜として機能する酸化珪素膜12を形成した。
【0031】さらに、減圧CVD法によって、燐が1×
1020〜5×1020cm-3ドープされた厚さ3000〜
6000Åの多結晶シリコン膜を形成し、これをパター
ニングして、ゲイト電極13a、13bを形成した。
(図3(A))
【0032】次に、プラズマドーピング法によって不純
物ドープをおこなった。ドーピングガスとしては、例え
ば、N型にはフォスフィン(PH3 )を、P型にはジボ
ラン(B2 6 )を用いた。図ではN型TFTを示す。
加速電圧は、フォスフィンは80keV、ジボランは6
5keVとした。さらに550℃で4時間アニールする
ことによって、不純物の活性化をおこない、不純物領域
14a〜14dを形成した。活性化にはレーザーアニー
ルもしくはフラッシュランプアニールのような光エネル
ギーを使用する方法も用いることができる。(図3
(B))
【0033】最後に、通常のTFT作製と同様に層間絶
縁物15として、厚さ5000Åの酸化珪素膜を堆積
し、これにコンタクトホールを形成してソース領域、ド
レイン領域に配線・電極16a〜16dを形成した。
(図3(C))以上の工程によってTFT(図ではNチ
ャネル型)が作製された。得られたTFTの電界効果移
動度はNチャネル型で40〜60cm2 /Vs、Pチャ
ネル型で30〜50cm2 /Vsであった。
【0034】図4には、アルミニウムゲイトのTFT作
製をおこなった場合を示す。図4(A)において、中央
部のXは、図2の溝4Aのあった場所を意味する。図面
に示すように、このXの部分にはTFTの半導体領域が
横切らないように配置した。すなわち、図2に示した工
程で得られた結晶シリコン膜3をパターニングして、島
状半導体領域21a、21bを形成した。そして、RF
プラズマCVD法、ECRプラズマCVD法、スパッタ
リング法等の方法によってゲイト絶縁膜として機能する
酸化珪素膜22を形成した。プラズマCVD法を採用す
る場合には、原料ガスはTEOS(テトラ・エトキシ・
シラン)と酸素を用いると好ましい結果が得られた。そ
して、1%のシリコンを含むアルミニウム膜(厚さ50
00Å)をスパッタ法によって堆積し、これをパターニ
ングしてゲイト配線・電極23a、23bを形成した。
【0035】次に、基板を3%の酒石酸のエチレングリ
コール溶液に浸し、白金を陰極として、アルミニウム配
線を陽極とし、これに電流を流して陽極酸化をおこなっ
た。電流は最初は、2V/分で電圧が上昇するように印
加し、220Vに達したところで電圧を一定とし、電流
が10μA/m2 以下になったところで電流を停止し
た。この結果、厚さ2000Åの陽極酸化物24a、2
4bが形成された。(図4(A))
【0036】次に、プラズマドーピング法によって不純
物ドープをおこなった。ドーピングガスとしては、N型
にはフォスフィン(PH3 )を、P型にはジボラン(B
2 6 )を用いた。図にはNチャネル型TFTを示す。
加速電圧は、フォスフィンは80keV、ジボランは6
5keVとした。さらにこれをレーザーアニールするこ
とによって、不純物の活性化をおこない、不純物領域2
5a〜25dを形成した。使用したレーザーは、KrF
レーザー(波長248nm)で、250〜300mJ/
cm2 のエネルギー密度のレーザー光を5ショット照射
した。(図4(B))
【0037】最後に、通常のTFT作製と同様に層間絶
縁物26として、厚さ5000Åの酸化珪素膜を堆積
し、これにコンタクトホールを形成してソース領域、ド
レイン領域に配線・電極27a〜27dを形成した。
(図4(C)) 得られたTFTの電界効果移動度はNチャネル型で60
〜120cm2 /Vs、Pチャネル型で50〜90cm
2 /Vsであった。また、このTFTを用いて作製され
たシフトレジスタではドレイン電圧17Vで6MHz、
20Vで11MHzでの動作が確認された。
【0038】〔実施例2〕 図5には、図4と同様にア
ルミニウムゲイトのTFT作製をおこなった場合を示
す。ただし、ここではアモルファスシリコンを活性層と
して用いた。図5(A)に示すように、基板31上に下
地酸化珪素膜32を堆積し、さらに厚さ2000〜30
00Åのアモルファスシリコン膜33を堆積した。アモ
ルファスシリコン膜には適当な量のP型もしくはN型不
純物を混入させておいてもよい。そして、上記に示した
ように島状のニッケルもしくは珪化ニッケル被膜34
A、34Bを形成し、この状態で550℃、8時間また
は600℃、4時間アニールすることによってアモルフ
ァスシリコン膜を横成長により結晶化させた。
【0039】次に、このようにして得られた結晶シリコ
ン膜を図5(B)に示すようにパターニングした。この
とき、図の中央部(ニッケルもしくは珪化ニッケル被膜
34A、34Bの中間部)のシリコン膜にはニッケルが
多量に含まれているので、これを除くようにパターニン
グして、島状シリコン領域35A、35Bを形成した。
さらに、その上に実質真性なアモルファスシリコン膜3
6を堆積した。その後、図5(C)に示すようにゲイト
絶縁膜37として窒化珪素、酸化珪素等の材料で被膜を
形成し、ゲイト電極38をアルミニウムによって形成
し、図4の場合と同様に陽極酸化をおこない、イオンド
ーピング法によって不純物を拡散させて不純物領域39
A、39Bを形成する。さらに、層間絶縁物40を堆積
し、コンタクトホールを形成し、金属電極41A、41
Bをソース、ドレインに形成してTFTが完成する。こ
のTFTでは活性層の厚さに比べて、ソース、ドレイン
の部分の半導体膜が厚く、また、抵抗率が小さいことが
特徴で、この結果、ソース、ドレイン領域の抵抗が減少
し、TFTの特性が向上する。また、コンタクトの形成
も容易である。
【0040】〔実施例3〕 図6には、CMOS型のT
FT作製をおこなった場合を示す。図6(A)に示すよ
うに、基板51上に下地酸化珪素膜52を堆積し、さら
に厚さ1000〜1500Åのアモルファスシリコン膜
53を堆積した。そして、上記に示したように島状のニ
ッケルもしくは珪化ニッケル被膜54を形成し、この状
態で550℃でアニールする。この工程によって、珪化
シリコン領域55が被膜の厚さ方向ではなく、平面方向
に移動し、結晶化が進行する。4時間のアニールによっ
て、図6(B)に示すように、アモルファスシリコン膜
は結晶シリコンに変化する。また、結晶化の進行によっ
て珪化シリコン59A、59Bは端に追いやられる。
【0041】次に、このようにして得られた結晶シリコ
ン膜を図6(B)に示すようにパターニングして島状シ
リコン領域56を形成した。このとき、島状領域の両端
はニッケルの濃度が大きいことに注意すべきである。島
状シリコン領域形成後、ゲイト絶縁膜57、ゲイト電極
58A、58Bを形成した。
【0042】その後、図5(C)に示すように、イオン
ドーピング法によって不純物を拡散させてN型の不純物
領域60AとP型の不純物領域60Bを形成する。この
際には、例えば、N型不純物として燐(ドーピングガス
はフォスフィンPH3 )を用い、60〜110kVの加
速電圧で全面にドーピングをおこない、次に、フォトレ
ジストでNチャネル型TFTの領域を覆って、P型不純
物、例えばホウ素(ドーピングガスはジボランB
2 6 )を用い、40〜80kVの加速電圧でドーピン
グすればよい。
【0043】ドーピング終了後、図4の場合と同様にレ
ーザー光の照射によって、ソース、ドレインの活性化を
おこない、さらに、層間絶縁物61を堆積し、コンタク
トホールを形成し、金属電極62A、62B、62Cを
ソース、ドレインに形成してTFTが完成する。
【0044】〔実施例4〕 図7に本実施例を示す。本
実施例は、ニッケル膜とアモルファスシリコン膜の一部
を最初の熱処理(プレアニール)によって反応させて珪
化物を得て、さらに未反応のニッケル膜を除去してか
ら、アニールをおこなって、結晶化させる方法に関する
ものである。
【0045】基板(コーニング7059番)701上
に、下地の酸化珪素膜(厚さ2000Å)をスパッタ法
によって形成した。そして、プラズマCVD法によっ
て、厚さ300〜800Å、例えば500Åのシリコン
膜703を成膜した。さらに、プラズマCVD法によっ
て酸化珪素膜704を形成した。この酸化珪素膜704
はマスク材となる。厚さは500〜2000Åが好まし
かった。あまりに薄いとピンホールによって意図しない
箇所から結晶化が進行し、また、厚すぎると成膜に時間
がかかり、量産に適さない。ここでは1000Åとし
た。
【0046】その後、公知のフォトリソグラフィー工程
によって酸化珪素膜704をパターニングした。そし
て、スパッタ法によってニッケル膜(厚さ500Å)7
05を形成した。ニッケル膜の厚さは100Å以上が好
ましかった。(図7(A))そして、窒素雰囲気中で2
50〜450℃で10〜60分アニールした(プレアニ
ール工程)。例えば、450℃で20分アニールした。
この結果、アモルファスシリコン中に珪化ニッケル層7
06が形成された。この層の厚さは、プレアニールの温
度と時間によって決定され、ニッケル膜705の厚さは
ほとんど関与しなかった。(図7(B))
【0047】その後、ニッケル膜をエッチングした。エ
ッチングには硝酸系もしくは塩酸系の溶液が適してい
た。これらのエッチャントでは、ニッケル膜のエッチン
グ中には、珪化ニッケル層はほとんどエッチングされな
かった。本実施例では硝酸に緩衝剤として酢酸を加えた
エッチャントを用いた。比率は硝酸:酢酸:水=1:1
0:10とした。ニッケル膜を除去した後、550℃、
4〜8時間アニールした(結晶化アニール工程)。
【0048】結晶化アニール工程においてはいくつかの
方法を試みた。第1の方法は、図7(C)のようにマス
ク材704を残したままおこなう方法である。結晶化は
図7(C)の矢印のように進行する。第2は、マスク材
を全て除去して、シリコン膜を露出させてアニールをお
こなう方法である。第3は、図7(D)のようにマスク
材を除去したのち、新たに酸化珪素や窒化珪素の被膜7
07を保護膜としてシリコン膜表面に形成したのちアニ
ールをおこなう方法である。
【0049】第1の方法は簡単な方法であるが、プレア
ニールの段階でマスク材704の表面がニッケルと反応
しており、これがより高温の結晶化アニール工程で珪酸
塩となり、エッチングがしづらくなる。すなわち、シリ
コン膜とマスク材704のエッチングレートがほぼ同じ
程度になるため後のマスク材の除去の際に、シリコン膜
の露出された部分も大きくエッチングされ、基板上に段
差が生じる。
【0050】第2の方法は極めて簡単であり、結晶化ア
ニール工程前であれば、ニッケルとマスク材の反応が緩
やかであるのでエッチングも容易である。しかし、結晶
化アニールの際にシリコン表面が全面的に露出されてい
るので、後にTFT等を作製した場合の特性が悪化し
た。
【0051】第3の工程は確実に良質の結晶シリコン膜
が得られるであるが、工程が増えて複雑であった。第3
の方法の改良した第4の方法として、シリコン表面を露
出した状態で炉に投入し、最初に500〜550℃で1
時間程度、酸素気流中で加熱することによって表面に2
0〜60Åの薄い酸化珪素膜を形成し、そのまま、窒素
気流に切り換えて結晶化アニール条件とする方法を検討
した。この方法では、結晶化の初期段階に酸化膜が形成
され、しかも、この酸化の段階では珪化ニッケル層のご
く近傍が結晶化されているだけで、後にTFTに使用す
る領域(図の右の部分)では結晶化が起こっていなかっ
た。このため、特に珪化ニッケル層706から遠い領域
ではシリコン膜の表面が非常に平坦であった。特性は、
第2の方法よりも向上し、ほぼ第3の方法と同じであっ
た。
【0052】このようにして結晶シリコン膜を得た。そ
の後、シリコン膜703をパターニングした。かくし
て、ニッケルの高濃度の値の部分(成長元のある領
域)、および成長点(図の矢印の先端の斜線部)を除去
して、ニッケルの低濃度領域のみを残存させた。かくし
て、TFTの活性層に用いる島状のシリコン領域708
を形成した。そして、これを覆って、厚さ1200Åの
酸化珪素のゲイト絶縁膜709をプラズマCVD法によ
って形成した。さらに、燐ドープシリコン膜(厚さ60
00Å)によってゲイト電極710と第1層の配線71
1を形成し、ゲイト電極710をマスクとして自己整合
的に不純物を活性層708に注入し、ソース/ドレイン
領域712を形成した。この後、可視・近赤外の強光を
照射し、さらに結晶性を高めることは有効である。さら
に、酸化珪素膜(厚さ6000Å)をプラズマCVD法
によって形成し、層間絶縁物713とした。最後に、こ
の層間絶縁物にコンタクトホールを形成し、アルミニウ
ム膜(厚さ6000Å)によって第2層配線714、ソ
ース/ドレイン電極・配線715を形成した。以上の工
程によって、TFTが完成された。(図7(E))
【0053】
【発明の効果】以上、述べたように、本発明はアモルフ
ァスシリコン結晶化の低温化、短時間化を促進するとい
う意味で画期的なものであり、また、そのための設備、
装置、手法は極めて一般的で、かつ量産性に優れたもの
であるので、産業にもたらす利益は図りしえないもので
ある。実施例ではニッケルを中心に説明をおこなった
が、同様な工程は、その他の結晶化促進金属元素、すな
わち、Fe、Co、Ru、Rh、Pd、Os、Ir、P
t、Sc、Ti、V、Cr、Mn、Cu、Zn、Au、
Agのいずれにも適用できるものである。
【0054】例えば、従来の固相成長法においては、少
なくとも24時間のアニールが必要とされたために、1
枚当たりの基板処理時間を2分とすれば、アニール炉は
15本も必要とされたのであるが、本発明によって、4
時間以内に短縮することができたので、アニール炉の数
を1/6以下に削減することができる。このことによる
生産性の向上、設備投資額の削減は、基板処理コストの
低下につながり、ひいてはTFT価格の低下とそれによ
る新規需要の喚起につながるものである。このように本
発明は工業上、有益であり、特許されるにふさわしいも
のである。
【図面の簡単な説明】
【図1】 実施例の工程の上面図を示す。(結晶化と
TFTの配置)
【図2】 実施例の工程の断面図を示す。(選択的に
結晶化する工程)
【図3】 実施例の工程の断面図を示す。(実施例1
参照)
【図4】 実施例の工程の断面図を示す。(実施例1
参照)
【図5】 実施例の工程の断面図を示す。(実施例2
参照)
【図6】 実施例の工程の断面図を示す。(実施例3
参照)
【図7】 実施例の工程の断面図を示す。(実施例4
参照)
【符号の説明】
1 ・・・アモルファスシリコン 2 ・・・島状ニッケル膜 3 ・・・結晶シリコン 4 ・・・粒界 5 ・・・結晶化の進行していない領域 6 ・・・半導体領域 7 ・・・ゲイト配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/336 (72)発明者 福永 健司 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 竹村 保彦 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 基板上に選択的にニッケル、鉄、コバル
    ト、ルテニウム、ロジウム、パラジウム、オスミウム、
    イリジウム、白金、スカンジウム、チタン、バナジウ
    ム、クロム、マンガン、銅、亜鉛、金、銀の少なくとも
    1つを含有する物体を形成する第1の工程と、 前記工程後、実質的にアモルファス状態のシリコン膜を
    形成する第2の工程と、 第2の工程の後に基板をアニールする第3の工程と、 前記シリコン膜を島状にパターニングする第4の工程と
    を有することを特徴とする半導体装置の製造方法。
  2. 【請求項2】 請求項1において、第3の工程の以後に
    基板をフッ酸もしくは塩酸を含有する酸によって処理す
    る第4の工程を有することを特徴とする半導体装置の製
    造方法。
  3. 【請求項3】 請求項1において、基板をアニールする
    ことにより、選択的に物体のある領域より横方向に結晶
    化を20〜200μmの幅に成長せしめることを特徴と
    する半導体装置の製造方法。
  4. 【請求項4】 基板上に実質的にアモルファス状態のシ
    リコン膜を形成する第1の工程と、 前記工程後、選択的にニッケル、鉄、コバルト、ルテニ
    ウム、ロジウム、パラジウム、オスミウム、イリジウ
    ム、白金、スカンジウム、チタン、バナジウム、クロ
    ム、マンガン、銅、亜鉛、金、銀の少なくとも1つを含
    有する物体を形成する第2の工程と、 第2の工程の後に基板をアニールする第3の工程と、 前記シリコン膜を島状にパターニングする第4の工程と
    を有することを特徴とする半導体装置の製造方法。
  5. 【請求項5】 請求項4において、第3の工程の以後に
    基板をフッ酸、硝酸もしくは塩酸を含有する酸によって
    処理する第4の工程を有することを特徴とする半導体装
    置の製造方法。
  6. 【請求項6】 請求項4において、基板をアニールする
    ことにより、選択的に物体のある領域より横方向に結晶
    化を20〜200μmの幅に成長せしめることを特徴と
    する半導体装置の製造方法。
  7. 【請求項7】 0.01原子%以上5原子%以下の水素
    と、0.0005原子%以上1原子%以下のニッケル、
    鉄、コバルト、ルテニウム、ロジウム、パラジウム、オ
    スミウム、イリジウム、白金、スカンジウム、チタン、
    バナジウム、クロム、マンガン、銅、亜鉛、金、銀を有
    するシリコン膜上に、絶縁膜を介してゲイト電極が設け
    られていることを特徴とする薄膜トランジスタ。
  8. 【請求項8】 0.01原子%以上5原子%以下の水素
    と、0.0005原子%以上1原子%以下のニッケル、
    鉄、コバルト、ルテニウム、ロジウム、パラジウム、オ
    スミウム、イリジウム、白金、スカンジウム、チタン、
    バナジウム、クロム、マンガン、銅、亜鉛、金、銀を有
    するシリコン半導体によって構成されたソースおよび/
    またはドレインを有することを特徴とする薄膜トランジ
    スタ。
  9. 【請求項9】 基板上に実質的にアモルファス状態のシ
    リコン膜を形成する第1の工程と、 マスク作用を示す厚さのマスク被膜を形成する第2の工
    程と、 前記マスク被膜をパターニングして、シリコン膜表面を
    露出せしめる第3の工程と、 ニッケル、鉄、コバルト、ルテニウム、ロジウム、パラ
    ジウム、オスミウム、イリジウム、白金、スカンジウ
    ム、チタン、バナジウム、クロム、マンガン、銅、亜
    鉛、金、銀の少なくとも1つを含有する被膜を形成する
    第4の工程と、 第4の工程の後に基板を熱アニールすることによって第
    4の工程によって形成された被膜とシリコン膜を反応さ
    せて珪化物層を形成する第5の工程と、 第4の工程で形成された被膜を除去する第6の工程とア
    ニールすることによって前記珪化物層に隣接したシリコ
    ン膜を横方向に結晶化させる第7の工程とを有すること
    を特徴とする半導体装置の製造方法。
  10. 【請求項10】 基板上に選択的にニッケル、鉄、コバ
    ルト、ルテニウム、ロジウム、パラジウム、オスミウ
    ム、イリジウム、白金、スカンジウム、チタン、バナジ
    ウム、クロム、マンガン、銅、亜鉛、金、銀の少なくと
    も1つを含有する物体を選択的に形成する第1の工程
    と、 前記工程後、実質的にアモルファス状態のシリコン膜を
    形成する第2の工程と、 第2の工程の後に基板をアニールする第3の工程と、 前記シリコン膜のうち、第1の工程において、選択的に
    物体が形成された領域上の部分をエッチング除去する第
    4の工程とを有することを特徴とする半導体装置の製造
    方法。
  11. 【請求項11】 請求項10において、第4の工程と同
    時に、もしくは前後に結晶成長の成長点を含む領域をエ
    ッチングすることを特徴とする半導体装置の製造方法。
  12. 【請求項12】 基板上に実質的にアモルファス状態の
    シリコン膜を形成する第1の工程と、 前記工程後、選択的にニッケル、鉄、コバルト、ルテニ
    ウム、ロジウム、パラジウム、オスミウム、イリジウ
    ム、白金、スカンジウム、チタン、バナジウム、クロ
    ム、マンガン、銅、亜鉛、金、銀の少なくとも1つを含
    有する物体を選択的に形成する第2の工程と、 第2の工程の後に基板をアニールする第3の工程と、 前記シリコン膜のうち、第2の工程において、選択的に
    物体が形成された領域上の部分をエッチング除去する第
    4の工程とを有することを特徴とする半導体装置の製造
    方法。
  13. 【請求項13】 請求項12において、第4の工程と同
    時に、もしくは前後に結晶成長の成長点を含む領域をエ
    ッチングすることを特徴とする半導体装置の製造方法。
JP5204775A 1992-12-04 1993-07-27 半導体装置の製造方法 Expired - Lifetime JP2852853B2 (ja)

Priority Applications (21)

Application Number Priority Date Filing Date Title
JP5204775A JP2852853B2 (ja) 1993-07-27 1993-07-27 半導体装置の製造方法
TW082110093A TW226478B (en) 1992-12-04 1993-11-30 Semiconductor device and method for manufacturing the same
US08/160,908 US5403772A (en) 1992-12-04 1993-12-03 Method for manufacturing semiconductor device
CN2005100094014A CN1658389B (zh) 1992-12-04 1993-12-04 半导体器件及其制造方法
KR93026648A KR970004450B1 (en) 1992-12-04 1993-12-04 Method for manufacturing semiconductor device
CNB2004100696546A CN100437907C (zh) 1992-12-04 1993-12-04 半导体器件及其制造方法
CN93121667A CN1052570C (zh) 1992-12-04 1993-12-04 半导体器件及其制造方法
US08/248,220 US5604360A (en) 1992-12-04 1994-05-24 Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
US08/341,106 US5563426A (en) 1992-12-04 1994-11-18 Thin film transistor
US08/661,013 US5888857A (en) 1992-12-04 1996-06-10 Semiconductor device and method for manufacturing the same
CN96114412A CN1091943C (zh) 1992-12-04 1996-11-01 制造半导体器件的方法
US09/233,146 US6323071B1 (en) 1992-12-04 1999-01-19 Method for forming a semiconductor device
US09/439,997 US6338991B1 (en) 1992-12-04 1999-11-15 Semiconductor device and method for manufacturing the same
CNB001038338A CN1149634C (zh) 1992-12-04 2000-02-28 半导体器件的制造方法
JP2000250453A JP3455721B2 (ja) 1993-07-27 2000-08-22 半導体装置の作製方法
CNB011330945A CN1299331C (zh) 1992-12-04 2001-09-13 半导体器件及其制造方法
US09/993,492 US6806125B2 (en) 1992-12-04 2001-11-27 Method of manufacturing a thin film transistor device
US10/254,546 US6872605B2 (en) 1992-12-04 2002-09-26 Semiconductor device and method of fabricating the same
US10/926,059 US7622335B2 (en) 1992-12-04 2004-08-26 Method for manufacturing a thin film transistor device
US12/579,642 US8062935B2 (en) 1992-12-04 2009-10-15 Semiconductor device and method for manufacturing the same
US13/282,515 US8278660B2 (en) 1992-12-04 2011-10-27 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5204775A JP2852853B2 (ja) 1993-07-27 1993-07-27 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP35623096A Division JP3186621B2 (ja) 1996-12-24 1996-12-24 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JPH0745519A true JPH0745519A (ja) 1995-02-14
JP2852853B2 JP2852853B2 (ja) 1999-02-03

Family

ID=16496147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5204775A Expired - Lifetime JP2852853B2 (ja) 1992-12-04 1993-07-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2852853B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6027987A (en) * 1996-10-31 2000-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a crystalline semiconductor
US6140166A (en) * 1996-12-27 2000-10-31 Semicondutor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor and method for manufacturing semiconductor device
JP2000349025A (ja) * 1999-03-26 2000-12-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6294815B1 (en) 1997-08-26 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6515299B1 (en) 1997-08-26 2003-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with rod like crystals and a recessed insulation layer
US6566687B2 (en) 2001-01-18 2003-05-20 International Business Machines Corporation Metal induced self-aligned crystallization of Si layer for TFT
US7075002B1 (en) 1995-03-27 2006-07-11 Semiconductor Energy Laboratory Company, Ltd. Thin-film photoelectric conversion device and a method of manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5840820A (ja) * 1981-09-03 1983-03-09 Nec Corp シリコン単結晶膜形成法
JPS6163017A (ja) * 1984-09-04 1986-04-01 Agency Of Ind Science & Technol 半導体薄膜結晶層の製造方法
JPS61166528U (ja) * 1985-04-04 1986-10-16
JPH02140915A (ja) * 1988-11-22 1990-05-30 Seiko Epson Corp 半導体装置の製造方法
JPH0513442A (ja) * 1991-07-03 1993-01-22 Ricoh Co Ltd 半導体基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5840820A (ja) * 1981-09-03 1983-03-09 Nec Corp シリコン単結晶膜形成法
JPS6163017A (ja) * 1984-09-04 1986-04-01 Agency Of Ind Science & Technol 半導体薄膜結晶層の製造方法
JPS61166528U (ja) * 1985-04-04 1986-10-16
JPH02140915A (ja) * 1988-11-22 1990-05-30 Seiko Epson Corp 半導体装置の製造方法
JPH0513442A (ja) * 1991-07-03 1993-01-22 Ricoh Co Ltd 半導体基板

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7075002B1 (en) 1995-03-27 2006-07-11 Semiconductor Energy Laboratory Company, Ltd. Thin-film photoelectric conversion device and a method of manufacturing the same
US6027987A (en) * 1996-10-31 2000-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a crystalline semiconductor
US6627486B1 (en) 1996-12-27 2003-09-30 Semiconductor Energy Laboratory Co. Ltd. Method for manufacturing semiconductor and method for manufacturing semiconductor device
US6140166A (en) * 1996-12-27 2000-10-31 Semicondutor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor and method for manufacturing semiconductor device
US6720575B2 (en) 1997-08-26 2004-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a semiconductor layer over a surface having a recess pitch no smaller than 0.3 microns
US6515299B1 (en) 1997-08-26 2003-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with rod like crystals and a recessed insulation layer
US6326249B1 (en) 1997-08-26 2001-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for producing same
US6635929B2 (en) 1997-08-26 2003-10-21 Semiconductor Energy Laboratory Co., Ltd. Uniform thin film semiconductor device
US6294815B1 (en) 1997-08-26 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7022590B2 (en) 1997-08-26 2006-04-04 Semiconductor Energy Laboratory Co., Ltd Method for forming a semiconductor device using crystals of crystal growth
US7307007B2 (en) 1997-08-26 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2000349025A (ja) * 1999-03-26 2000-12-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6566687B2 (en) 2001-01-18 2003-05-20 International Business Machines Corporation Metal induced self-aligned crystallization of Si layer for TFT

Also Published As

Publication number Publication date
JP2852853B2 (ja) 1999-02-03

Similar Documents

Publication Publication Date Title
KR0171923B1 (ko) 반도체장치 제작방법
KR0169508B1 (ko) 반도체 제조 공정
US6337259B1 (en) Method for fabricating semiconductor device with high quality crystalline silicon film
JP3431033B2 (ja) 半導体作製方法
US5563426A (en) Thin film transistor
US6338991B1 (en) Semiconductor device and method for manufacturing the same
JPH06244103A (ja) 半導体の製造方法
JPH0794757A (ja) 半導体装置の作製方法
JP3300153B2 (ja) 半導体装置の製造方法
JPH08153699A (ja) 薄膜半導体装置の作製方法
JP2852853B2 (ja) 半導体装置の製造方法
JPH07226373A (ja) 半導体装置の製造方法
JP3455721B2 (ja) 半導体装置の作製方法
JP3455695B2 (ja) 半導体装置の作製方法
JP3186621B2 (ja) 半導体装置の作製方法
JP3287558B2 (ja) 半導体装置の作製方法
JPH08339960A (ja) 半導体装置の作製方法
JPH06244105A (ja) 半導体の製造方法
JP3413162B2 (ja) 半導体装置の製造方法
JP4014169B2 (ja) 半導体装置の作製方法
JP2003179072A (ja) 半導体装置の作製方法
JP2001291876A (ja) 薄膜トランジスタ
JP3796097B2 (ja) 半導体装置の作製方法
JPH11214308A (ja) 半導体装置の作製方法
JP3574037B2 (ja) 絶縁ゲイト型電界効果トランジスタの製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081120

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091120

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091120

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091120

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101120

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101120

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111120

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111120

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131120

Year of fee payment: 15

EXPY Cancellation because of completion of term