JPS6163017A - 半導体薄膜結晶層の製造方法 - Google Patents
半導体薄膜結晶層の製造方法Info
- Publication number
- JPS6163017A JPS6163017A JP18372984A JP18372984A JPS6163017A JP S6163017 A JPS6163017 A JP S6163017A JP 18372984 A JP18372984 A JP 18372984A JP 18372984 A JP18372984 A JP 18372984A JP S6163017 A JPS6163017 A JP S6163017A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- thin film
- opening
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8221—Three dimensional integrated circuits stacked in different levels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02491—Conductive materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
或いはレーザビームを用いたことを特徴とする特許請求
の範囲第1項記載の半導体薄膜結晶層の製製造する技術
に係わり、特にビームアニール法を用いた半導体a1膜
結晶層の製造方法に関する。
の範囲第1項記載の半導体薄膜結晶層の製製造する技術
に係わり、特にビームアニール法を用いた半導体a1膜
結晶層の製造方法に関する。
近年、電子ビームやレーザビームによるアニールで、絶
縁膜上に単結晶シリコン薄膜層を形成する、所WISO
I技術の開発が盛んに行われている。
縁膜上に単結晶シリコン薄膜層を形成する、所WISO
I技術の開発が盛んに行われている。
そして、この技術を用いて素子を多層に形成する3次元
ICの実現が注目されている。
ICの実現が注目されている。
3次元IC1例えば2層構造素子を実現するには、単結
晶シリコン基板表面に形成された素子(下層素子)上に
、層間絶縁膜を形成した後、Sol技術によって形成さ
れた単結晶シリコン薄膜層を形成する。その後、単結晶
シリコン層上y上に素子(上層素子)を形成することに
より実現されることになる。
晶シリコン基板表面に形成された素子(下層素子)上に
、層間絶縁膜を形成した後、Sol技術によって形成さ
れた単結晶シリコン薄膜層を形成する。その後、単結晶
シリコン層上y上に素子(上層素子)を形成することに
より実現されることになる。
しかしながら、この種の方法にあっては次のような問題
があった。即ち、上層素子形成用のシリコン薄膜層は、
絶縁膜に設けられた開口部に露出した単結晶シリコン基
板をシードとしてエピタキシャル成長させることにより
形成されるが、開口部の絶縁膜膜厚が2[μ7FL]程
度の場合、例えば電子ビームアニールにより上層シリコ
ン層の液相エピタキシャル成長を行う際に、開口部周辺
の溶融したシリコンは開口部の凹部に流れる。このため
、開口部周辺のシリコン層は膜厚が目減りし、さらにビ
ームアニール時にシリコン膜が蒸発し易くなる。また、
シリコンの熱伝導性が一般に絶縁膜のそれより良いこと
から、ビームアニール時に絶縁膜上のシリコンより開口
部上のシリコンの方がその温度が低くなり、これがため
に良好なアニールができない等の問題があった。
があった。即ち、上層素子形成用のシリコン薄膜層は、
絶縁膜に設けられた開口部に露出した単結晶シリコン基
板をシードとしてエピタキシャル成長させることにより
形成されるが、開口部の絶縁膜膜厚が2[μ7FL]程
度の場合、例えば電子ビームアニールにより上層シリコ
ン層の液相エピタキシャル成長を行う際に、開口部周辺
の溶融したシリコンは開口部の凹部に流れる。このため
、開口部周辺のシリコン層は膜厚が目減りし、さらにビ
ームアニール時にシリコン膜が蒸発し易くなる。また、
シリコンの熱伝導性が一般に絶縁膜のそれより良いこと
から、ビームアニール時に絶縁膜上のシリコンより開口
部上のシリコンの方がその温度が低くなり、これがため
に良好なアニールができない等の問題があった。
本発明は上記事情を考慮してなされたもので、その目的
とするところは、開口部周辺でのシリコン膜厚の目減り
及びシリコンの蒸発を抑制し、絶縁膜上に良質の単結晶
シリコン薄膜層を形成することができ、多層素子の製造
に好適する半導体薄膜結晶層の製造方法を提供すること
にある。
とするところは、開口部周辺でのシリコン膜厚の目減り
及びシリコンの蒸発を抑制し、絶縁膜上に良質の単結晶
シリコン薄膜層を形成することができ、多層素子の製造
に好適する半導体薄膜結晶層の製造方法を提供すること
にある。
本発明の骨子は、シリコンの膜厚目減り及び蒸発の原因
となる開口部に金属珪化物を予め埋込み形成することに
ある。
となる開口部に金属珪化物を予め埋込み形成することに
ある。
即ち本発明は、絶縁膜上に単結晶シリコン薄膜層を形成
する方法において、単結晶シリコン層上に一部開口部が
設けられた絶縁膜を形成したのち、上記シリコン層上に
金属珪化物がエピタキシャル成長するべく金属膜を全面
に被着し、次いで熱処理を行い前記開口部の金属珪化物
をシリサイド化して金属珪化物層を形成し、次いで未反
応の金属膜をエツチングにより除去し、次いで全面にシ
リコン薄膜を被着し、しかるのちビームアニールにより
上記シリコン薄膜を前記金属珪化物膜からエピタキシャ
ル成長せしめるようにした方法である。
する方法において、単結晶シリコン層上に一部開口部が
設けられた絶縁膜を形成したのち、上記シリコン層上に
金属珪化物がエピタキシャル成長するべく金属膜を全面
に被着し、次いで熱処理を行い前記開口部の金属珪化物
をシリサイド化して金属珪化物層を形成し、次いで未反
応の金属膜をエツチングにより除去し、次いで全面にシ
リコン薄膜を被着し、しかるのちビームアニールにより
上記シリコン薄膜を前記金属珪化物膜からエピタキシャ
ル成長せしめるようにした方法である。
本発明によれば、開口部(シード部)に金属珪化物が埋
込まれているので、ビームアニール時における開口部周
辺でシリコン膜の目減り及びシリコンの蒸発を著しく抑
制することが可能となる。
込まれているので、ビームアニール時における開口部周
辺でシリコン膜の目減り及びシリコンの蒸発を著しく抑
制することが可能となる。
さらに、上記金属珪化物の存在により開口部上と絶縁膜
上とのシリコン薄膜層の温度差を小さくすることができ
る。このため、絶縁膜上に良質の単結晶シリコン薄膜層
を形成することができ、3次元IC等の製造に極めて有
効である。
上とのシリコン薄膜層の温度差を小さくすることができ
る。このため、絶縁膜上に良質の単結晶シリコン薄膜層
を形成することができ、3次元IC等の製造に極めて有
効である。
以下、本発明の詳細を図示の実施例によって説明する。
第1図乃至第5図は本発明の一実施例に係わる半導体薄
膜結晶層の製造工程を示す断面口である。
膜結晶層の製造工程を示す断面口である。
まず、第1図に示す如<(100)面方位の単結晶シリ
コン基板(単結晶シリコン層)1上に厚ざ2[μm]の
酸化DI(絶縁膜)2を形成し、この酸化M! 2の一
部に開口部3を形成する。次いで、第2図に示す如く全
面に厚さ1.5[μm]のニッケル膜(金属膜)4を形
成する。次いで、窒素雰囲気中で450[”C]の熱処
理を行い、第3図に示す如く開口部3にニッケル珪化物
膜(金属珪化物!り5を形成する。
コン基板(単結晶シリコン層)1上に厚ざ2[μm]の
酸化DI(絶縁膜)2を形成し、この酸化M! 2の一
部に開口部3を形成する。次いで、第2図に示す如く全
面に厚さ1.5[μm]のニッケル膜(金属膜)4を形
成する。次いで、窒素雰囲気中で450[”C]の熱処
理を行い、第3図に示す如く開口部3にニッケル珪化物
膜(金属珪化物!り5を形成する。
次に、第4凶に示す如く未反応のニッケル膜4を王水で
除去し、続いて800 [’C]で熱処理し、Ni3i
2のエピタキシャル成長を行う。この状態で、試料上は
略平坦となっている。次いで、第5図に示す如く全面に
厚ざ6000 [大コの多結晶シリコン[!(シリコン
N膜)6を減圧CVD法により被着し、ざらに2000
[大コの保護用絶縁膜7を常圧CVD法で被着する。
除去し、続いて800 [’C]で熱処理し、Ni3i
2のエピタキシャル成長を行う。この状態で、試料上は
略平坦となっている。次いで、第5図に示す如く全面に
厚ざ6000 [大コの多結晶シリコン[!(シリコン
N膜)6を減圧CVD法により被着し、ざらに2000
[大コの保護用絶縁膜7を常圧CVD法で被着する。
その後、溶融幅1[μm]の疑似線状電子ビームを走査
させ、開口部3のNiSi2 にニッケル珪化物膜)を
シ−ドとしてシリコン膜の単結晶成長を行う。このとき
、多結晶シリコン薄11!i16の下地が平坦となって
いるので、従来のように開口部3に湿融したシリコンが
流れ込む等の不都合はなく、シード開口部周辺のシリコ
ン膜のrIjWA化及びシリコンの蒸発は著しく抑制さ
れる。
させ、開口部3のNiSi2 にニッケル珪化物膜)を
シ−ドとしてシリコン膜の単結晶成長を行う。このとき
、多結晶シリコン薄11!i16の下地が平坦となって
いるので、従来のように開口部3に湿融したシリコンが
流れ込む等の不都合はなく、シード開口部周辺のシリコ
ン膜のrIjWA化及びシリコンの蒸発は著しく抑制さ
れる。
このように本実施例によれば、配化膜2上に単結晶シリ
コン’am層を形成することができ、且つシード開口部
3周辺でのシリコン膜の薄膜化及びシリコンの蒸発を抑
えることができる。さらに、開口部2内にニッケル珪化
物膜5を埋込み形成しているので、ビームアニール時に
おける開口部2上のシリコンと絶縁lI!2上のシリコ
ンとでその温度を近付けることができ、良質結晶成長に
有効である。また、開口部3内にニッケル珪化物膜5が
埋込み形成されているので、上下の層間の接続抵抗を極
めて小さくすることができる。このことは、多層構造素
子にとって極めて有効である。
コン’am層を形成することができ、且つシード開口部
3周辺でのシリコン膜の薄膜化及びシリコンの蒸発を抑
えることができる。さらに、開口部2内にニッケル珪化
物膜5を埋込み形成しているので、ビームアニール時に
おける開口部2上のシリコンと絶縁lI!2上のシリコ
ンとでその温度を近付けることができ、良質結晶成長に
有効である。また、開口部3内にニッケル珪化物膜5が
埋込み形成されているので、上下の層間の接続抵抗を極
めて小さくすることができる。このことは、多層構造素
子にとって極めて有効である。
また、開口部2内にニッケル珪化物を埋込む手段として
ニッケル膜4のシリサイド化を利用しているので、その
工程が簡単である。即ち、ニッケル珪化物115を埋込
む手段として選択成長法を用いることが考えられるが、
この場合形成される膜の結晶性が悪く、さらに選択成長
させる条件が極めて厳しい。これに対し本実施例では、
ニッケル膜とニッケル珪化物膜との選択性のあるエツチ
ング液を用いるのみで、容易に実現することができる。
ニッケル膜4のシリサイド化を利用しているので、その
工程が簡単である。即ち、ニッケル珪化物115を埋込
む手段として選択成長法を用いることが考えられるが、
この場合形成される膜の結晶性が悪く、さらに選択成長
させる条件が極めて厳しい。これに対し本実施例では、
ニッケル膜とニッケル珪化物膜との選択性のあるエツチ
ング液を用いるのみで、容易に実現することができる。
なお、本発明は上述した実施例に限定されるものではな
い。例えば、前記金属膜はニッケルに限定されるもので
はなく、下地基板の面方位を選択することにより、プラ
チナ、パラジウム或いはコバルト等を用いることが可能
である。また、電子ビームの代りにレーザビームを用い
ることができ、さらにカーボンヒータによるアニール法
を用いることも可能である。また、下層のシリコン層は
単結晶シリコン基板に限るものではなく、絶縁膜上に形
成された単結晶シリコン膜であってもよい。
い。例えば、前記金属膜はニッケルに限定されるもので
はなく、下地基板の面方位を選択することにより、プラ
チナ、パラジウム或いはコバルト等を用いることが可能
である。また、電子ビームの代りにレーザビームを用い
ることができ、さらにカーボンヒータによるアニール法
を用いることも可能である。また、下層のシリコン層は
単結晶シリコン基板に限るものではなく、絶縁膜上に形
成された単結晶シリコン膜であってもよい。
さらに、2層構造に限らず3層以上の多層構造に・ 適
用することが可能である。また、絶縁膜上に形成するシ
リコン[は多結晶シリコンに限らず非晶質シリコンであ
ってもよい。その他、本発明の要旨を逸脱しない範囲で
、種々変形して実施することができる。
用することが可能である。また、絶縁膜上に形成するシ
リコン[は多結晶シリコンに限らず非晶質シリコンであ
ってもよい。その他、本発明の要旨を逸脱しない範囲で
、種々変形して実施することができる。
第1図乃至第5図は本発明の一実施例に係わる半導体薄
膜結晶層の製造工程を示す断面図である。 1・・・単結晶シリコン基板(単結晶シリコン層)、2
・・・酸化膜(層間絶縁膜)、3・・・開口部、4・・
・ニッケル膜(金g!&膜ン、5・・・ニッケル珪化物
膜(金属珪化物m’)、6・・・多結晶シリコン膜(シ
リコン薄11’り、7・・・保護用絶縁膜。 出願人 工業技術院長 用田裕部 第1図
膜結晶層の製造工程を示す断面図である。 1・・・単結晶シリコン基板(単結晶シリコン層)、2
・・・酸化膜(層間絶縁膜)、3・・・開口部、4・・
・ニッケル膜(金g!&膜ン、5・・・ニッケル珪化物
膜(金属珪化物m’)、6・・・多結晶シリコン膜(シ
リコン薄11’り、7・・・保護用絶縁膜。 出願人 工業技術院長 用田裕部 第1図
Claims (5)
- (1)単結晶シリコン層上に一部開口部が設けられた絶
縁膜を形成する工程と、次いで上記シリコン層上に金属
珪化物がエピタキシャル成長するべく金属膜を全面に被
着する工程と、熱処理を行い前記開口部の金属膜をシリ
サイド化し金属珪化物膜を形成する工程と、未反応の金
属膜をエッチングにより除去する工程と、次いで全面に
シリコン薄膜を被着する工程と、次いでビームアニール
により上記シリコン薄膜を前記金属珪化物膜からエピタ
キシャル成長せしめる工程とを含むことを特徴とする半
導体薄膜結晶層の製造方法。 - (2)前記単結晶シリコン層は、単結晶シリコン基板で
あることを特徴とする特許請求の範囲第1項記載の半導
体薄膜結晶層の製造方法。 - (3)前記単結晶シリコン層は、絶縁膜上に形成された
単結晶シリコン薄膜層であることを特徴とする特許請求
の範囲第1項記載の半導体薄膜結晶層の製造方法。 - (4)前記金属膜は、ニッケル、プラチナ、バナジウム
或いはコバルトであることを特徴とする特許請求の範囲
第1項記載の半導体薄膜結晶層の製造方法。 - (5)前記ビームアニール手段として、電子ビーム或い
はレーザビームを用いたことを特徴とする特許請求の範
囲第1項記載の半導体薄膜結晶層の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59183729A JPH0614540B2 (ja) | 1984-09-04 | 1984-09-04 | 半導体薄膜結晶層の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59183729A JPH0614540B2 (ja) | 1984-09-04 | 1984-09-04 | 半導体薄膜結晶層の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6163017A true JPS6163017A (ja) | 1986-04-01 |
JPH0614540B2 JPH0614540B2 (ja) | 1994-02-23 |
Family
ID=16140942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59183729A Expired - Lifetime JPH0614540B2 (ja) | 1984-09-04 | 1984-09-04 | 半導体薄膜結晶層の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0614540B2 (ja) |
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0745519A (ja) * | 1993-07-27 | 1995-02-14 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその製造方法 |
JPH0745518A (ja) * | 1993-07-27 | 1995-02-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JPH07153689A (ja) * | 1993-06-22 | 1995-06-16 | Semiconductor Energy Lab Co Ltd | 半導体およびその作製方法 |
JPH07221017A (ja) * | 1994-02-03 | 1995-08-18 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
US5818076A (en) * | 1993-05-26 | 1998-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and semiconductor device |
US5888857A (en) * | 1992-12-04 | 1999-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US5895933A (en) * | 1993-06-25 | 1999-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
US5942768A (en) * | 1994-10-07 | 1999-08-24 | Semionductor Energy Laboratory Co., Ltd. | Semiconductor device having improved crystal orientation |
US5962871A (en) * | 1993-05-26 | 1999-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
US6042272A (en) * | 1996-01-22 | 2000-03-28 | Nsk Ltd. | Rolling bearing with a sealing device |
US6071764A (en) * | 1993-07-27 | 2000-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for fabricating the same |
US6090646A (en) * | 1993-05-26 | 2000-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
US6156627A (en) * | 1994-04-13 | 2000-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Method of promoting crystallization of an amorphous semiconductor film using organic metal CVD |
US6319761B1 (en) | 1993-06-22 | 2001-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a thin film transistor |
US6429483B1 (en) | 1994-06-09 | 2002-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
US6479331B1 (en) | 1993-06-30 | 2002-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device |
US6706572B1 (en) | 1994-08-31 | 2004-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film transistor using a high pressure oxidation step |
US6713330B1 (en) | 1993-06-22 | 2004-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a thin film transistor |
US6730549B1 (en) | 1993-06-25 | 2004-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
US6974763B1 (en) | 1994-04-13 | 2005-12-13 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming semiconductor device by crystallizing amorphous silicon and forming crystallization promoting material in the same chamber |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5893222A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | 半導体単結晶膜の製造方法 |
JPS5895863A (ja) * | 1981-11-30 | 1983-06-07 | Mitsubishi Electric Corp | 積層構造を用いた半導体装置の製造方法 |
-
1984
- 1984-09-04 JP JP59183729A patent/JPH0614540B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5893222A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | 半導体単結晶膜の製造方法 |
JPS5895863A (ja) * | 1981-11-30 | 1983-06-07 | Mitsubishi Electric Corp | 積層構造を用いた半導体装置の製造方法 |
Cited By (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5888857A (en) * | 1992-12-04 | 1999-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US5962871A (en) * | 1993-05-26 | 1999-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
US6608325B1 (en) | 1993-05-26 | 2003-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and semiconductor device having columnar crystals |
US6337231B1 (en) | 1993-05-26 | 2002-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
US6121076A (en) * | 1993-05-26 | 2000-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
US5818076A (en) * | 1993-05-26 | 1998-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and semiconductor device |
US6090646A (en) * | 1993-05-26 | 2000-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
US6037610A (en) * | 1993-05-26 | 2000-03-14 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and semiconductor device having columnar crystals |
US6319761B1 (en) | 1993-06-22 | 2001-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a thin film transistor |
JPH07153689A (ja) * | 1993-06-22 | 1995-06-16 | Semiconductor Energy Lab Co Ltd | 半導体およびその作製方法 |
US6713330B1 (en) | 1993-06-22 | 2004-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a thin film transistor |
US6756657B1 (en) | 1993-06-25 | 2004-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of preparing a semiconductor having controlled crystal orientation |
US7148094B2 (en) | 1993-06-25 | 2006-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
US5895933A (en) * | 1993-06-25 | 1999-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
US6730549B1 (en) | 1993-06-25 | 2004-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
US6479331B1 (en) | 1993-06-30 | 2002-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device |
US7056775B2 (en) | 1993-07-27 | 2006-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for fabricating the same |
JPH0745519A (ja) * | 1993-07-27 | 1995-02-14 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその製造方法 |
US6071764A (en) * | 1993-07-27 | 2000-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for fabricating the same |
US6924213B2 (en) | 1993-07-27 | 2005-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for fabricating the same |
US6455401B1 (en) | 1993-07-27 | 2002-09-24 | Semiconductor Energy Laboratory Co., Ltd. | Methodology for producing thin film semiconductor devices by crystallizing an amorphous film with crystallization promoting material, patterning the crystallized film, and then increasing the crystallinity with an irradiation |
US6077758A (en) * | 1993-07-27 | 2000-06-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of crystallizing thin films when manufacturing semiconductor devices |
JPH0745518A (ja) * | 1993-07-27 | 1995-02-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
US6232156B1 (en) | 1994-02-03 | 2001-05-15 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
US6417031B2 (en) | 1994-02-03 | 2002-07-09 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
JPH07221017A (ja) * | 1994-02-03 | 1995-08-18 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
US6156627A (en) * | 1994-04-13 | 2000-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Method of promoting crystallization of an amorphous semiconductor film using organic metal CVD |
US6974763B1 (en) | 1994-04-13 | 2005-12-13 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming semiconductor device by crystallizing amorphous silicon and forming crystallization promoting material in the same chamber |
US6429483B1 (en) | 1994-06-09 | 2002-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
US7547915B2 (en) | 1994-06-09 | 2009-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having SiOxNy film |
US8330165B2 (en) | 1994-06-09 | 2012-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
US6706572B1 (en) | 1994-08-31 | 2004-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film transistor using a high pressure oxidation step |
US6627487B2 (en) | 1994-10-07 | 2003-09-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US6211536B1 (en) | 1994-10-07 | 2001-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having improved crystal orientation |
US5942768A (en) * | 1994-10-07 | 1999-08-24 | Semionductor Energy Laboratory Co., Ltd. | Semiconductor device having improved crystal orientation |
US6042272A (en) * | 1996-01-22 | 2000-03-28 | Nsk Ltd. | Rolling bearing with a sealing device |
Also Published As
Publication number | Publication date |
---|---|
JPH0614540B2 (ja) | 1994-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6163017A (ja) | 半導体薄膜結晶層の製造方法 | |
US4371421A (en) | Lateral epitaxial growth by seeded solidification | |
US4670088A (en) | Lateral epitaxial growth by seeded solidification | |
US7255745B2 (en) | Iridium oxide nanowires and method for forming same | |
JPH113860A (ja) | 薄膜トランジスタの製造方法 | |
JPS6158879A (ja) | シリコン薄膜結晶の製造方法 | |
JPS58500609A (ja) | 播種固化による横方向エピタキシ−成長 | |
JPS5852843A (ja) | 半導体集積回路装置の製造法 | |
JPS5893222A (ja) | 半導体単結晶膜の製造方法 | |
JPS6163018A (ja) | Si薄膜結晶層の製造方法 | |
JPH03268324A (ja) | 半導体装置の製造方法 | |
JP2527016B2 (ja) | 半導体膜の製造方法 | |
JP2907236B2 (ja) | 半導体装置の製造方法 | |
JP2532252B2 (ja) | Soi基板の製造方法 | |
JPH02105517A (ja) | 半導体装置の製造方法 | |
JPS61201414A (ja) | シリコン単結晶層の製造方法 | |
JPS61113229A (ja) | 半導体薄膜結晶層の製造方法 | |
JP2527015B2 (ja) | 半導体膜の製造方法 | |
JP2001196598A (ja) | 半導体装置、その製造方法及び液晶表示装置 | |
JPH01132117A (ja) | 結晶の成長方法 | |
JPS6074507A (ja) | 半導体装置の製造方法 | |
JPH01243513A (ja) | 化合物半導体基板 | |
JPH07273067A (ja) | 金属シリサイド成膜方法 | |
JPH05144729A (ja) | 異種材料成長方法 | |
JPH03214735A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |