JPS6074507A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6074507A JPS6074507A JP18062383A JP18062383A JPS6074507A JP S6074507 A JPS6074507 A JP S6074507A JP 18062383 A JP18062383 A JP 18062383A JP 18062383 A JP18062383 A JP 18062383A JP S6074507 A JPS6074507 A JP S6074507A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- single crystal
- single crystalline
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
、、、−、、Ｃ，、発明の技術分野］
置不発明は、半導体装置の製造方法に係わり、特［発明
の技術的背景とその問題点］ 半導体集積回路の分野では、従来の２次元的に活性領域
を配置する手法にかわって、最近３次元的に積層する手
法が検討され始めている。ここでの基幹技術は、レーザ
ビームや電子ビーム等によるビームアニールで絶縁膜上
に良好な単結晶層を得ることにある。また、方位制御も
一つの重要な事項である。これは、絶縁股上の単結晶層
の面内方位をそろえておかないと、移動度の違い等に１
って、素子の特性のばらつきが現われるためである。
の技術的背景とその問題点］ 半導体集積回路の分野では、従来の２次元的に活性領域
を配置する手法にかわって、最近３次元的に積層する手
法が検討され始めている。ここでの基幹技術は、レーザ
ビームや電子ビーム等によるビームアニールで絶縁膜上
に良好な単結晶層を得ることにある。また、方位制御も
一つの重要な事項である。これは、絶縁股上の単結晶層
の面内方位をそろえておかないと、移動度の違い等に１
って、素子の特性のばらつきが現われるためである。
従来のビームアニール法を第１図に示す。図中１はシリ
コン基板、２はシリコン酸化膜、３はシリコン酸化膜２
に形成した開孔、４は多結晶シリコン膜、５はレーザビ
ーム或いは電子ビーム、６は単結晶化したシリコン層で
ある。ここで、開孔結晶方位情報を上部の多結晶シリコ
ン膜４に伝え°；］でシリコン酸化膜２上に方位制御さ
れた単結晶シ１′； ｌＬシリコン層６が形成されることになる。
コン基板、２はシリコン酸化膜、３はシリコン酸化膜２
に形成した開孔、４は多結晶シリコン膜、５はレーザビ
ーム或いは電子ビーム、６は単結晶化したシリコン層で
ある。ここで、開孔結晶方位情報を上部の多結晶シリコ
ン膜４に伝え°；］でシリコン酸化膜２上に方位制御さ
れた単結晶シ１′； ｌＬシリコン層６が形成されることになる。
了：“ しかしながら、この種の方法にあっては次のよ
’ −ｓｅｃ ’ −ｄｅｇ ４ ］となッテイルタメ
、ＩＭＩ 孔８１１３では他の部分よりも熱の逃げが大
きい。従って、開孔部３が丁度とける程度（３ｉ ：
１５ｗ ／ｃｍ℃。
’ −ｓｅｃ ’ −ｄｅｇ ４ ］となッテイルタメ
、ＩＭＩ 孔８１１３では他の部分よりも熱の逃げが大
きい。従って、開孔部３が丁度とける程度（３ｉ ：
１５ｗ ／ｃｍ℃。
ＳｉＯ２： ０，０１４ｗ ／ｒ：ｍ℃）のパワーでア
ニールすると、シリコン酸化膜２上のシリコンに対して
はパワーが大きすぎてシリコンが蒸発してしまうことが
起る。また、シリコン酸化膜上のシリコンに対し丁度良
くパワーを設定すると、開孔部３のシリコンが溶融しな
い場合がある。従って、この両者を満足させなければな
らないためパワーの許容幅は非常に小さくなり、結晶成
長の温度制御が極めて困難であった。
ニールすると、シリコン酸化膜２上のシリコンに対して
はパワーが大きすぎてシリコンが蒸発してしまうことが
起る。また、シリコン酸化膜上のシリコンに対し丁度良
くパワーを設定すると、開孔部３のシリコンが溶融しな
い場合がある。従って、この両者を満足させなければな
らないためパワーの許容幅は非常に小さくなり、結晶成
長の温度制御が極めて困難であった。
［発明の目的］
本発明の目的は、ビームアニールにおけるパワーの許容
幅を大きくすることができ、結晶成長の温度制御を比較
的緩やかにし、成長結晶の良好なサファイア基板等の結
晶性絶縁体は、通常シリコンに比して熱伝導度が小さい
ので、熱の逃げを小さく抑えることができる。一方、３
次元ＩＣを形成する場合、下地基板には通常能動素子が
形成されている。そして、この能動素子に熱的影響を大
きく与えることは好ましくない。従って、開孔部分から
順次溶融固化した後の熱はす早く分散してしまうことが
望ましく、そのためには熱伝導率の高い高融点金属膜を
層内に配置すればよい。
幅を大きくすることができ、結晶成長の温度制御を比較
的緩やかにし、成長結晶の良好なサファイア基板等の結
晶性絶縁体は、通常シリコンに比して熱伝導度が小さい
ので、熱の逃げを小さく抑えることができる。一方、３
次元ＩＣを形成する場合、下地基板には通常能動素子が
形成されている。そして、この能動素子に熱的影響を大
きく与えることは好ましくない。従って、開孔部分から
順次溶融固化した後の熱はす早く分散してしまうことが
望ましく、そのためには熱伝導率の高い高融点金属膜を
層内に配置すればよい。
本発明はこのような点に着目し、非晶質絶縁膜５−
上に半導体単結晶層を形成し半導体素子を多層に形成す
る半導体装置の製造方法において、結晶性絶縁物上に半
導体単結晶膜を形成する工程と、この半導体単結晶股上
に非晶質絶縁膜を形成し、かつチップのスクライブライ
ン上に位置する半導体単結晶膜上に高融点金属膜を形成
する工程と、次本発明によれば、サファイア基板等の結
晶性絶縁基板を高融点金属という組合わせを用いること
によって、局所的には熱伝導度がシリコン基板に比して
小さいにも拘わらず、大きくみると熱の蓄積が極めて小
さいような構造を得ることが出来る。
る半導体装置の製造方法において、結晶性絶縁物上に半
導体単結晶膜を形成する工程と、この半導体単結晶股上
に非晶質絶縁膜を形成し、かつチップのスクライブライ
ン上に位置する半導体単結晶膜上に高融点金属膜を形成
する工程と、次本発明によれば、サファイア基板等の結
晶性絶縁基板を高融点金属という組合わせを用いること
によって、局所的には熱伝導度がシリコン基板に比して
小さいにも拘わらず、大きくみると熱の蓄積が極めて小
さいような構造を得ることが出来る。
従って、前記第１図に示した開孔部のシリコンをとかす
ビームパワーと絶縁膜上のシリコンをとか６− すビームパワーとが接近してくるため、良好な方位制御
が可能となる。また、サファイア上のシリコン単結晶層
に形成された素子に対しては、高融点金属膜による放熱
効果のために、ビームアニールによる熱の影響を著しく
少なくすることができる。このため、３次元ＩＣの製造
に極めて有効である。
ビームパワーと絶縁膜上のシリコンをとか６− すビームパワーとが接近してくるため、良好な方位制御
が可能となる。また、サファイア上のシリコン単結晶層
に形成された素子に対しては、高融点金属膜による放熱
効果のために、ビームアニールによる熱の影響を著しく
少なくすることができる。このため、３次元ＩＣの製造
に極めて有効である。
［発明の実施例コ
以下、本発明の詳細を図示の実施例によって説明する。
′ン、啓び水素によって単結晶シリコン膜１２を形成す
る。続いて、第２図（ｂ ）に示す如く全面にシ、；す
：゛イン酸化Ｉｌ！（非晶質絶縁ＩＩＩ）１３を形成し
たのち、チップスクライブライン上に該ラインと同程度
の間隔及び幅の溝１４を通常のフォトエツチング法を用
いて形成する。次いで、フッ化モリブデ７一 ン若しくはフッ化タングステンと不活性ガスとによって
第２図（Ｃ）に示す如く上記溝部１４内にモリブデン若
しくはタングステン膜〈高融点金属膜）１５を約２００
０ ［人］厚さに選択形成する。
る。続いて、第２図（ｂ ）に示す如く全面にシ、；す
：゛イン酸化Ｉｌ！（非晶質絶縁ＩＩＩ）１３を形成し
たのち、チップスクライブライン上に該ラインと同程度
の間隔及び幅の溝１４を通常のフォトエツチング法を用
いて形成する。次いで、フッ化モリブデ７一 ン若しくはフッ化タングステンと不活性ガスとによって
第２図（Ｃ）に示す如く上記溝部１４内にモリブデン若
しくはタングステン膜〈高融点金属膜）１５を約２００
０ ［人］厚さに選択形成する。
その後、第２図（ｄ ）に示す如くシリコン酸化膜１３
を一部エッチング除去して単結晶シリコン膜１２の一部
を露出させる開孔１６を形成する。この開孔１６は、次
の絶縁股上単結晶層を形成する時のシードになる部分で
ある。
を一部エッチング除去して単結晶シリコン膜１２の一部
を露出させる開孔１６を形成する。この開孔１６は、次
の絶縁股上単結晶層を形成する時のシードになる部分で
ある。
次に、全面にシランの熱分解によって、第２図（ｅｉ）
に示す如く全面に多結晶シリコン膜１７を形成する。そ
の後、第２図（ｆ）に示す如くレーザビーム或いは電子
ビームによるビームアニール法で、多結晶シリコン膜１
７の単結晶化処理を行、−一部とでの許容ビームパワー
が近づくため、結晶成長の制御が容易となる。
に示す如く全面に多結晶シリコン膜１７を形成する。そ
の後、第２図（ｆ）に示す如くレーザビーム或いは電子
ビームによるビームアニール法で、多結晶シリコン膜１
７の単結晶化処理を行、−一部とでの許容ビームパワー
が近づくため、結晶成長の制御が容易となる。
だめの工程断面図である。この実施例が先に説明した実
施例と異なる点は、高融点金属膜１５の形成方法として
選択ＣＶＤ法の代りに通常のフォトエツチング法を用い
ることにある。
施例と異なる点は、高融点金属膜１５の形成方法として
選択ＣＶＤ法の代りに通常のフォトエツチング法を用い
ることにある。
まず、第３図（ａ）に示す如くサファイア基板１１上に
通常のＳＯ８形成工程に従って、単結晶シリコン膜１２
を形成する。続いて、蒸着法を用い全面にタングステン
若しくはモリブデン膜（高融点金属膜）１５を形成する
。次いで、通常のフォトエツチング法を用い、第３図（
ｂ）に示す如くスクライブラインに相当する部分を除い
て高融点金属膜１５をエツチング除去する。続いて、プ
ラズマＣＶＤ法を用い、第３図（Ｃ）に示す如く全面に
シリコン酸化膜を形成したのち、シード部をエツチング
除去して開孔１６を形成する。次いでＬＰＣＶＤ法を用
い、第３図（ｄ ）に示す如く全面に多結晶シリコン膜
１７を形成する。この最−：、Ｊこのような方法であっ
ても先の実施例と同様のる問題も緩和することが出来る
。
通常のＳＯ８形成工程に従って、単結晶シリコン膜１２
を形成する。続いて、蒸着法を用い全面にタングステン
若しくはモリブデン膜（高融点金属膜）１５を形成する
。次いで、通常のフォトエツチング法を用い、第３図（
ｂ）に示す如くスクライブラインに相当する部分を除い
て高融点金属膜１５をエツチング除去する。続いて、プ
ラズマＣＶＤ法を用い、第３図（Ｃ）に示す如く全面に
シリコン酸化膜を形成したのち、シード部をエツチング
除去して開孔１６を形成する。次いでＬＰＣＶＤ法を用
い、第３図（ｄ ）に示す如く全面に多結晶シリコン膜
１７を形成する。この最−：、Ｊこのような方法であっ
ても先の実施例と同様のる問題も緩和することが出来る
。
なお、本発明は上述した各実施例に限定されるものでは
なく、その要旨を逸脱しない範囲で種々変形して実施す
ることができる。例えば、前記高融点金属膜を形成する
領域として、スクライブラインに加え素子領域の一部を
用いることも可能である。この場合、高集積化の点で若
干不利となるが放熱効果はより大きなものとなる。また
、シリコン以外の他の半導体の単結晶化に適用できるの
も勿論のことである。
なく、その要旨を逸脱しない範囲で種々変形して実施す
ることができる。例えば、前記高融点金属膜を形成する
領域として、スクライブラインに加え素子領域の一部を
用いることも可能である。この場合、高集積化の点で若
干不利となるが放熱効果はより大きなものとなる。また
、シリコン以外の他の半導体の単結晶化に適用できるの
も勿論のことである。
第１図は従来のビームアニール法の問題点を説明するた
めの断面図、第２図は本発明の一実施例を説明するため
の工程断面図、第３図は他の実施例を説明するための工
程断面図である。 １０− １１・・・サファイア基板（結晶性絶縁物）、１２フニ
・シリコン単結晶膜、１３・・・シリコン酸化膜、１１
１− 第１図 第２閃
めの断面図、第２図は本発明の一実施例を説明するため
の工程断面図、第３図は他の実施例を説明するための工
程断面図である。 １０− １１・・・サファイア基板（結晶性絶縁物）、１２フニ
・シリコン単結晶膜、１３・・・シリコン酸化膜、１１
１− 第１図 第２閃
Claims (4)
- （１）非晶質絶縁股上に半導体単結晶層を形成し半導体
素子を多層に形成する半導体装置の製造方法において、
結晶性絶縁物上に半導体単結晶膜を、ｊＴ￥’；エツチ
ングして上記半導体単結晶膜の一部を露−ルして単結晶
化する工程とを具備したことを特徴とする半導体装置の
製造方法。 - （２）前記結晶性絶縁物として、サファイア基板を用い
たことを特徴とする特許請求の範囲第１項記載の半導体
装置の製造方法。 - （３）前記非晶質絶縁膜及び高融点金属膜を形成する工
程として、前記半導体単結晶股上に上記非晶質絶縁膜を
形成したのち、チップのスクライブライン上に位置する
非晶質絶縁膜をエツチングし、次いでこのエツチングに
より露出した半導体単結晶膜上に上記高融点金属膜を形
成するようにしたことを特徴とする特許請求の範囲第１
項記載の半導体装置の製造方法。 - （４）前記非晶質絶縁膜及び高融点金属膜を形成する工
程として、前記半導体単結晶膜の前記スクライブライン
上に位置する部分に高融点金属＋ｔＵを
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18062383A JPS6074507A (ja) | 1983-09-30 | 1983-09-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18062383A JPS6074507A (ja) | 1983-09-30 | 1983-09-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6074507A true JPS6074507A (ja) | 1985-04-26 |
| JPS6362893B2 JPS6362893B2 (ja) | 1988-12-05 |
Family
ID=16086445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18062383A Granted JPS6074507A (ja) | 1983-09-30 | 1983-09-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6074507A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590857U (ja) * | 1991-05-29 | 1993-12-10 | 株式会社小桜建装 | 差し込みプラグ |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020096099A1 (ko) * | 2018-11-09 | 2020-05-14 | 주식회사 루닛 | 기계 학습 방법 및 장치 |
-
1983
- 1983-09-30 JP JP18062383A patent/JPS6074507A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590857U (ja) * | 1991-05-29 | 1993-12-10 | 株式会社小桜建装 | 差し込みプラグ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6362893B2 (ja) | 1988-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5939790A (ja) | 単結晶の製造方法 | |
| JPS62160712A (ja) | 半導体装置の製造方法 | |
| JPH0438141B2 (ja) | ||
| JPS6074507A (ja) | 半導体装置の製造方法 | |
| JPS5852843A (ja) | 半導体集積回路装置の製造法 | |
| JPS6240716A (ja) | 半導体装置の製造方法 | |
| JPH0355829A (ja) | 半導体装置の製造方法 | |
| JPS6265317A (ja) | 半導体単結晶膜形成のためのウエハ構造 | |
| JPH04233758A (ja) | 半導体装置とその製造方法 | |
| JPS61117821A (ja) | 半導体装置の製造方法 | |
| JP2807296B2 (ja) | 半導体単結晶層の製造方法 | |
| JP2745055B2 (ja) | 単結晶半導体薄膜の製造方法 | |
| JPH02194557A (ja) | 半導体装置およびその製造方法 | |
| JPS6194367A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS5810816A (ja) | 半導体装置 | |
| JPH0536604A (ja) | シリコン薄膜形成方法 | |
| JPS63300510A (ja) | 積層型半導体装置 | |
| JPH04299518A (ja) | 半導体装置およびその製造方法 | |
| JPS61113229A (ja) | 半導体薄膜結晶層の製造方法 | |
| JPH0573324B2 (ja) | ||
| JPH0574706A (ja) | 単結晶半導体膜の製造方法 | |
| JPS583272A (ja) | 半導体装置の製造方法 | |
| JPH0652711B2 (ja) | 半導体装置 | |
| JPH0775223B2 (ja) | 半導体単結晶層の製造方法 | |
| JPS61276256A (ja) | 半導体装置 |