JPH04299518A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、シード構造を有する
複数層のＳＯＩ（Ｓｉｌｉｃｏｎ　ｏｎ　Ｉｎｓｕｌａ
ｔｏｒ）膜を備えた３次元ＬＳＩを構成する半導体装置
およびその製造方法に関する。

【０００２】

【従来の技術】高集積化した半導体装置を構成するため
に、３次元構造のＬＳＩ構造が知られている。この様な
半導体装置は、複数層に積層した３次元ＳＯＩ構造によ
って構成されるもので、この様なＳＯＩ構造を実現する
手段としてビームアニール法が知られている。

【０００３】すなわち、特定される結晶方位の設定され
たシリコン基板の表面に酸化膜等による絶縁膜を形成す
ると共に、この絶縁膜に対してシリコン基板面を露出さ
せる開口を形成し、この絶縁膜上に非結晶シリコン層を
形成する。この非結晶シリコン層は、絶縁膜に形成した
開口を介してシリコン基板に接触されるもので、この接
触部分をシード部として用い、アルゴンレーザ、電子ビ
ーム等のエネルギービームを走査することによって非結
晶シリコンを溶融し、シード部からのエピタキシャル成
長によって非結晶シリコンを再結晶化し、シリコン基板
の方位と一致した再結晶シリコン層が形成されるように
する。そして、この再結晶シリコン層部分で例えばＭＯ
Ｓトランジスタ等の半導体素子を形成させるようにする
。

【０００４】この様なＳＯＩ構造を実現するためのシー
ド構造においては、シリコン基板の表面に形成された絶
縁膜に対して開口を形成し、シリコン基板面を露出させ
ることによってシード部が形成されている。そして、再
結晶シリコン層はこの絶縁膜上に形成されるようになる
ものであるため、シード部と再結晶シリコン層との間に
段差が存在する。したがって、再結晶化に際して結晶の
成長方向が、この段差によって阻害されることがある。

【０００５】また、シリコン基板面に形成した絶縁膜に
開口を形成することによってシード部が形成されるもの
であるため、このシード部とその他の絶縁膜部分とで熱
伝導率が異なる。したがって、エネルギービームを走査
してアニールを行う場合、シード部分における非結晶シ
リコンを溶融するアニール条件と、絶縁膜上の非結晶シ
リコンを溶融するアニール条件とが異なり、全体的に均
一に良質の再結晶シリコン層を形成することが困難とな
る。

【０００６】

【発明が解決しようとする課題】この発明は上記のよう
な点に鑑みなされたもので、結晶の成長方向に段差が存
在しない状態とすることができ、且つ再結晶化に際して
全体的にアニール条件が均一な状態に設定することがで
きるようにしているもので、良質な３次元構造のＬＳＩ
用のＳＯＩ構造が実現された半導体装置およびその製造
方法を提供しようとするものである。

【０００７】

【課題を解決するための手段】この発明に係る半導体装
置にあっては、特定される結晶方位の設定されたシリコ
ン基板の表面に階段状の段差を形成し、この段差のそれ
ぞれ表面部より所定の間隔を設定して絶縁層を埋設形成
する。そして、この各段差部の表面上にそれぞれ絶縁膜
を形成し、この絶縁膜上に非結晶シリコン層を形成させ
るようにするもので、この非結晶シリコン層はそれぞれ
段差部の側面に露出されるシリコン基板部に接触される
ようにする。そして、この非結晶シリコン層をエネルギ
ービームの走査によってアニールして再結晶化シリコン
層を形成し、この再結晶化シリコン層によって半導体素
子が形成されるようにしている。

【０００８】

【作用】この様に構成される半導体装置にあっては、各
段差部分にそれぞれ対応してＳＯＩが形成され、３次元
構造とされる。ここで、絶縁膜上に形成される非結晶シ
リコン層は、それぞれその側面で結晶方位の特定された
シリコン基板に接触されており、この接触部分がシード
として作用され、アニールによって結晶が成長されるよ
うになる。すなわち、結晶の成長方向に段差が設定され
ず、結晶の成長が円滑に行われる。また、再結晶化され
る非結晶シリコンの層は、全て絶縁膜上に形成されてい
るものであるため、アニール条件が全体的に均一化され
、良質のＳＯＩ構造が容易且つ確実に実現されるように
なる。

【０００９】

【実施例】以下、図面を参照してこの発明の一実施例を
説明する。図１はＳＯＩ構造による半導体装置の断面構
成を示しているもので、ここでは３層ＳＯＩ構造とした
例を示しているもので、結晶方位（１００）に設定され
たシリコン基板１１を用いるようにする。

【００１０】ここで、このシリコン基板１１の表面には
、３層ＳＯＩ構造を実現するために第１乃至第３の段差
１２、１３、１４が階段状にして形成されている。この
場合、この段差１２〜１４はシリコン基板１１の特定さ
れる領域に限定してエッチングによって形成されている
。そして、最も下の段の段差１２の下に設定されるシリ
コン基板１１の平面部、および各段差１２〜１４に、そ
の表面から所定の間隔が設定される状態で、それぞれ絶
縁層１５、１６、１７、１８が埋設形成されている。

【００１１】そして、シリコン基板１１の平面部上に第
１の段差１２部分の絶縁層１６の側部に連続する状態で
第１の絶縁膜１９が形成され、この絶縁膜１９上に例え
ばＭＯＳトランジスタとされる第１層の半導体素子２０
１　、２０２　、…が形成される。この半導体素子２０
１　、２０２　、…は、絶縁膜１９上に形成された再結
晶シリコン層を加工することによって構成されるもので
、この再結晶シリコン層は段差１２の側面に露出するシ
リコン基板１１部をシードとして結晶成長させることに
よって形成される。

【００１２】第１層の半導体素子２０１　、２０２　、
…の上には、第２の段差１３の側面まで延びるようにし
て第２の絶縁膜２１が形成され、この第２の絶縁膜２１
上に第１層と同様にして第２層の半導体素子２２１　、
２２２　、…が形成される。そして、さらにこの第２層
の半導体素子２２１　、２２２　、…の上に、第３の段
差１４の側面まで延びるようにして第３の絶縁膜２３を
形成し、この第３の絶縁膜２３上に第３層の半導体素子
２４１　、２４２　、…が形成されるようになっている
。

【００１３】図２以降はこの様な半導体装置の製造工程
を順次示すもので、まず図２で示すように結晶方位（１
００）に設定されたシリコン基板１１を用意し、レジス
トマスクを用いた異方性エッチングによって段差１２〜
１４を形成する。具体的には、各段差の幅に対応したレ
ジストパターンを形成し順次ドライエッチングを施すこ
とによって段差１２〜１４が形成されるもので、この各
段差の高さは例えば１．５μｍに設定される。そして、
この様に段差１２〜１４の形成されたシリコン基板１１
の表面部の全面に、酸素イオンを１５０Ｋｅ　Ｖ、ドー
ズ量１×１０１８で注入する。

【００１４】この様に酸素イオンを注入した後、１３５
０℃の窒素雰囲気中の炉内で３０分間熱処理してアニー
ルし、図３で示すようにシリコン基板１１の段差１２〜
１４部を含む、表面から深さ２４００Ａ（オングストロ
ーム）の位置に、厚さ１６００Ａの酸化膜による第１乃
至第４の絶縁層１５〜１８を形成する。

【００１５】シリコン基板１１の表面部に対応して第１
乃至第４の絶縁層１５〜１８が形成されたならば、図４
で示すように最も下の段差１２の下に位置するシリコン
基板１１の表面上に、例えばＣＶＤによって酸化シリコ
ンによる第１の絶縁膜１９を堆積形成し、さらにこの第
１の絶縁膜１９の上にノンドープのポリシリコンを２４
００Ａの厚さで堆積して、非結晶シリコン層３１を形成
する。この場合、この非結晶シリコン層３１の側部は、
第１の段差１２の側面のシリコン基板１１の露出部に接
触され、この部分がシードとして作用させられるように
する。

【００１６】すなわち、第１の段差１２の表面と非結晶
シリコン層３１の表面とは同一平面の状態とされ、さら
にこの第１の段差１２の表面に露出するシリコン基板１
１の面が、非結晶シリコン層３１に連続されるようにな
る。そして、この状態で例えばアルゴンレーザによるエ
ネルギービームを、第１の段差１２の表面から非結晶シ
リコン層３１の表面に向けて走査し、再結晶化を行う。

【００１７】この再結晶化によって、絶縁膜１９上に再
結晶化シリコン層が形成されるようになる。そして、こ
の再結晶化されたシリコン層を用いて、図５で示すよう
に絶縁膜１９上に第１層の半導体素子２０１　、２０２
　、…が形成される。

【００１８】この様にして第１層の半導体素子２０１　
、２０２　、…が形成されたならば、図６で示すように
第２層の絶縁膜２１をＣＶＤによって堆積し、平坦化す
る。そして、この平坦化された絶縁膜２１の上に、ポリ
シリコンによる第２の非結晶シリコン層３２を形成し、
第２の段差１３の側面に露出したシリコン基板１１部分
をシードとして、レーザビームの走査によって溶解し、
再結晶化を行う。 そして、第２の再結晶化シリコン層を形成させる。この
再結晶化されたシリコン層を加工することによって、図
７で示すように第２層の半導体素子２２１　、２２２　
、…が形成される。

【００１９】以後、この様な工程を繰り返すことによっ
てと、図８で示すように表面を平坦化した第３の絶縁膜
２３が形成され、さらに第３の非結晶シリコン層３３が
形成されるもので、この非結晶シリコン層３３をレーザ
ビームによってアニールすることによって第３層の再結
晶化シリコン層が形成され、図１で示したような半導体
装置が完成される。

【００２０】この様にして半導体装置を製造することに
よって、シリコン基板１１に形成した段差１２〜１４の
それぞれ側面に露出する部分が、各層の非結晶シリコン
層３１〜３３にそれぞれ直接的に接触されるようになり
、レーザビームの走査によるアニールに際して、このシ
リコン基板１１の露出部分がそれぞれシードとして作用
する。したがって、このシード部と絶縁膜１９、２１、
２３上にそれぞれ形成される非結晶シリコン層３１〜３
３との間に段差が発生せず、この非結晶化シリコン層３
１〜３３それぞれの再結晶化の方向が一定とされる。

【００２１】また、絶縁層１５〜１８の上にシード部が
延びる状態で形成されているものであるため、このシー
ド部の最適溶融条件が、絶縁膜１９、２１、２３上の非
結晶シリコン層３１〜３３の最適溶融条件と同じになり
、良質の再結晶化シリコン層が全面にわたり安定して成
長形成できるようになる。

【００２２】尚、実施例では３層のＳＯＩ構造を示した
が、もちろん実施例で説明した繰り返し工程数を増減す
ることによって、任意層数の半導体装置を構成すること
ができる。

【００２３】

【発明の効果】以上のようにこの発明に係る製造方法に
よって製造された半導体装置においては、シード部をシ
リコン基板から直接的にとっているものであるため、再
結晶シリコン層における結晶方位の源が安定している。 しかも、そのシード部と非結晶シリコン層との間に段差
が存在しないものであるため、良質の再結晶化シリコン
層が確実に成長され、多層構造の半導体装置が充分な信
頼性をもって製造されるようになる。そして、この再結
晶化シリコン層を形成するためのシード部が、シリコン
基板に形成した段差の側面部に設定されるものであるた
め、回路設計上のデッドスペースを最小限に止めること
ができ、特に上層のＳＯＩ程デットスペースが小さくさ
れるようになる。

【図面の簡単な説明】

【図１】この発明の一実施例に係る半導体装置を説明す
る断面構成図。

【図２】上記実施例で示した半導体装置の製造過程の第
１のステップを説明する図。

【図３】同じく半導体装置の製造過程の第２のステップ
を説明する図。

【図４】同じく半導体装置の製造過程の第３のステップ
を説明する図。

【図５】同じく半導体装置の製造過程の第４のステップ
を説明する図。

【図６】同じく半導体装置の製造過程の第５のステップ
を説明する図。

【図７】同じく半導体装置の製造過程の第６のステップ
を説明する図。

【図８】同じく半導体装置の製造過程の第７のステップ
を説明する図。

【符号の説明】

１１…シリコン基板、１２〜１４…第１乃至第３の段差
、１５〜１８…第１乃至第４の絶縁層、１９、２１、２
３…第１乃至第３の絶縁膜、２０１　、２０２　、…、
２２１　、２２２　、…、２４１　、２４２　、…第１
乃至第３層の半導体素子。

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　表面に階段状の段差部が形成され、所
   望の結晶方位が設定された単結晶シリコン基板と、この
   シリコン基板の段差部のそれぞれ平面部の内部に、それ
   ぞれ表面から所定の間隔をおいて埋設形成された絶縁層
   と、前記シリコン基板の段差部のそれぞれ平面部状に形
   成された絶縁膜と、この絶縁膜上に、前記段差部の側面
   に露出される前記シリコン基板に連続するようにして形
   成された再結晶シリコン層とを具備し、この再結晶シリ
   コン層で半導体素子が形成されるようにしたことを特徴
   とする半導体装置。
2. 【請求項２】　　所望の結晶方位が設定されたシリコン
   基板の表面に、階段状の段差部をエッチング形成する基
   板成形工程と、この工程で成形されたシリコン基板の表
   面部にイオンを打ち込み、前記段差部を含み前記シリコ
   ン基板の表面側に、その表面から所定の間隔を設定して
   絶縁層を形成する絶縁層形成工程と、最も下の段の前記
   段差部の表面上に第１の絶縁膜を形成する第１の絶縁膜
   形成工程と、この工程で形成された第１の絶縁膜上に、
   その上の段差部の側面に露出する前記シリコン基板に接
   触されるようにして第１の非結晶シリコン層を形成する
   第１のシリコン層形成工程と、この工程で形成された第
   １の非結晶シリコン層上をエネルギービームで走査して
   アニールし、この非結晶シリコン層の接触された前記シ
   リコン基板部をシードとして再結晶化する第１の再結晶
   シリコン層の形成工程と、この工程で形成された第１の
   再結晶シリコン層の上に第２の絶縁膜を形成する第２の
   絶縁膜形成工程と、この工程で形成された第２の絶縁膜
   上に、その上の段差部の側面に露出する前記シリコン基
   板に接触されるようにして第２の非結晶シリコン層を形
   成する第２のシリコン層形成工程と、この工程で形成さ
   れた第２の非結晶シリコン層上をエネルギービームで走
   査してアニールし、この非結晶シリコン層の接触された
   前記シリコン基板部をシードとして再結晶化する第２の
   再結晶シリコン層の形成工程とを具備し、前記第１およ
   び第２の再結晶シリコン層部でそれぞれ半導体素子が形
   成されるようにしたことを特徴とする半導体装置の製造
   方法。