JPH08288515A - 多結晶シリコン膜の形成方法および薄膜トランジスタの製造方法 - Google Patents

多結晶シリコン膜の形成方法および薄膜トランジスタの製造方法

Info

Publication number
JPH08288515A
JPH08288515A JP7084373A JP8437395A JPH08288515A JP H08288515 A JPH08288515 A JP H08288515A JP 7084373 A JP7084373 A JP 7084373A JP 8437395 A JP8437395 A JP 8437395A JP H08288515 A JPH08288515 A JP H08288515A
Authority
JP
Japan
Prior art keywords
silicon film
polycrystalline silicon
film
amorphous silicon
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7084373A
Other languages
English (en)
Other versions
JP3216861B2 (ja
Inventor
Yasunori Iwasaki
康範 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP08437395A priority Critical patent/JP3216861B2/ja
Priority to US08/611,406 priority patent/US5759879A/en
Priority to KR1019960011334A priority patent/KR100204324B1/ko
Publication of JPH08288515A publication Critical patent/JPH08288515A/ja
Application granted granted Critical
Publication of JP3216861B2 publication Critical patent/JP3216861B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Abstract

(57)【要約】 【目的】 絶縁性基板上に結晶粒界の位置を制御すると
共に個々の結晶粒の配向性を揃えて大粒径の多結晶シリ
コン膜を形成し、チャネル領域の電流経路に結晶粒界が
殆ど存在しないＴＦＴを再現性良く製造する。 【構成】 段差２が形成された絶縁性基板１上に第１の
非晶質シリコン膜３を形成し熱処理すると、段差側面７
に対し垂直方向に配向性の揃った第１の多結晶シリコン
膜４が得られる。これを段差の上の部分を含む領域を残
しパターニングする。その上に第２の非晶質シリコン膜
８を形成し、第１の多結晶シリコン膜４をシードとして
固相結晶化すると、配向性と結晶粒界の位置とが制御さ
れた大粒径の第２の多結晶シリコン膜９が得られる。段
差の側面に対して垂直な方向が電流経路となるようにチ
ャネル領域１２ｉを形成すると、電流経路とエピタキシ
ャル成長方向とが一致する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、多結晶シリコン膜の形
成方法および薄膜トランジスタ（ＴＦＴ）の製造方法に
関し、特に、アクティブマトリクス型液晶ディスプレイ
（ＬＣＤ）における絵素のスイッチング素子（液晶に印
加する電圧をオン・オフするもの）やＬＣＤパネルに周
辺駆動回路を組み込んだドライバモノリシック方式のア
クティブマトリクス型ＬＣＤの周辺駆動回路のトランジ
スタ、並びにＲＡＭのメモリセル内の負荷素子等として
用いられるＴＦＴに適した高品質な多結晶シリコン膜の
製造方法およびＴＦＴの製造方法に関する。
【０００２】
【従来の技術】上述のアクティブマトリクス型液晶ディ
スプレイの画素スイッチング素子やドライバー素子、あ
るいはＳＲＡＭのメモリセル内の負荷素子等としては、
多結晶シリコン膜からなるチャネル領域を有するＴＦＴ
（Ｐｏｌｙ−Ｓｉ ＴＦＴ）が用いられている。しか
し、高性能なＴＦＴを実現する上で、多結晶シリコン膜
には以下の２つの問題がある。
【０００３】第１の問題は、次のとおりである。多結晶
シリコン膜の結晶粒界に存在する欠陥によって生じるポ
テンシャルバリアが電流障壁として働き、高移動度なＴ
ＦＴを実現する妨げとなる。これを防ぐためには電流経
路に対して垂直な方向の結晶粒界の数を低減させなけれ
ばならない。つまり、多結晶シリコン膜を形成する時に
結晶粒界の位置を制御する必要があることである。
【０００４】第２の問題は、ＴＦＴ特性のバラツキを低
減するためには、結晶粒界の位置を制御すると共に、個
々の結晶粒においてＴＦＴの電流経路方向の配向性を揃
えることが必要であることである。
【０００５】上記２つの問題を解決するために、以下の
５つの方法が知られている。
【０００６】第１の方法は、文献「Ｔ．ＡＳＡＮＯ，ｅ
ｔ．ａｌ Ｅｘｔｅｎｄ Ａｂｓｔｒａｃｔ ｏｆ ｔ
ｈｅ １９９３ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎ
ｆｅｒｅｎｃｅ ｏｎ Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｅ
ｖｉｃｅｓ ａｎｄ Ｍａｔｅｒｉａｌｓ，Ｍａｋｕｈ
ａｒｉ−１９９３，ｐｐ９９９−１００１」に記載され
ている方法である。なお、この第１の方法の説明に際し
て、第１の方法にて得られるＴＦＴの断面図を図７
（ａ）に、多結晶シリコン膜の上面図を図７（ｂ）に、
ＴＦＴの製造工程を図８（ａ）〜（ｆ）に示す。
【０００７】第１の方法においては、まず、図８（ａ）
に示すように、Ｓｉ基板上に形成されたＳｉＯ2膜（図
示せず）をマスクとしてＳｉ基板の表層を１００ｎｍエ
ッチングし、マスクを除去することにより、段差を有す
るＳｉ基板１３０を形成する。
【０００８】次に、図８（ｂ）に示すように、この状態
の基板１３０を熱酸化することにより厚み１００ｎｍの
ＳｉＯ2膜１３１を形成する。
【０００９】続いて、図８（ｃ）に示すように、電子ビ
ーム蒸着法により厚み１００ｎｍの非晶質シリコン膜１
３２を蒸着する。
【００１０】その後、図８（ｄ）に示すように、Ｎ2雰
囲気中、６００℃で非晶質シリコン膜１３２を固相結晶
化することにより多結晶シリコン膜１３３とする。この
とき、段差付近の水平面上の非晶質シリコン膜は、段差
の側面に対して垂直な方向に同じ配向性を持って３μｍ
程度成長する。これは、段差付近の非晶質シリコン膜が
段差を核にして段差の側面に対して垂直な方向に成長
し、段差の側面から３μｍ程度成長したところで、非晶
質シリコン膜内に隣接して存在する他の核１３７からの
成長面とぶつかってグレイン成長が止まるからである。
この結果、図７（ｂ）に示すように、その部分に結晶粒
界が形成される。
【００１１】次に、図８（ｅ）に示すように、固体ソー
スからの熱拡散によりソース領域１３５ａおよびドレイ
ン領域１３５ｂを形成し、１０５０℃の熱酸化により厚
み１００ｎｍのゲート絶縁膜１３４を形成する。その上
に、ゲート電極１３６Ｇ、ソース電極１３６Ｓおよびド
レイン電極１３６ＤをＡｌを用いて形成することによ
り、図７（ａ）に示すようなＷ／Ｌ＝５０μｍ／１０μ
ｍ、ｔox＝１００ｎｍのＴＦＴを作製する。
【００１２】第２の方法は、Ｕ−ＬＰＣＶＤ法を用いた
Ｓｉ固相成長による方法である（小田信彦他、平成３年
春季第３８回物理学関係連合講演会予稿集 ｐ．７４２
３１ｐ−Ｘ−１２ 「Ｕ−ＬＰＣＶＤ法を用いたＳｉ
固相成長」）。なお、この第２の方法により得られる多
結晶シリコン膜の断面図を図９に、多結晶シリコン膜の
形成工程を図１０（ａ）〜（ｄ）に示す。
【００１３】第２の方法による場合は、まず、図１０
（ａ）に示すように、Ｓｉ（１００）基板２３０上に厚
み１００ｎｍの絶縁膜２３１を堆積し、これを図１０
（ｂ）に示すようにパターニングする。
【００１４】次に、図１０（ｃ）に示すように、絶縁膜
２３１および基板２３０の露出部の上に、ＬＰＣＶＤ法
を用いて非晶質シリコン膜２３２を堆積する。このと
き、温度は４９０℃〜５００℃とし、原料ガスはＳｉ2
Ｈ6ガスを用いる。
【００１５】その後、１０（ｄ）に示すように、Ｓｉ
（１００）基板２３０をシードとして非晶質シリコン膜
２３２を、２０時間の固相結晶化により多結晶化させ
て、多結晶シリコン膜２３３とする。このとき、図９に
示すように、得られた多結晶シリコン膜２３３は、シー
ドであるＳｉ基板の配向性と同じ配向性を持って絶縁膜
２３１の表面に対して平行な方向（横方向）に成長して
行く。尚、Ｓｉ2Ｈ6ガスを原料ガスとして非晶質シリコ
ン膜を形成した場合には、ＳｉＨ4ガスを原料ガスとし
た場合に比べて３倍程度（約１４μｍ）のＬ−ＳＰＥ
（横方向固相エピタキシャル成長距離）が得られた。
【００１６】第３の方法は、特開平２−１４３４１４号
に開示された方法である。なお、この第３の方法によ
る、多結晶シリコン膜の形成工程を図１１（ａ）〜
（ｅ）に示す。
【００１７】第３の方法においては、まず、図１１
（ａ）に示すように、ガラス基板等の絶縁性基板３２９
上に溝を形成する。
【００１８】次に、図１１（ｂ）に示すように、厚み
０．１μｍの非晶質シリコン膜３３２を堆積し、Ｓｉイ
オンを注入して（１４０ｋｅＶ、６×１０16ｃｍ-2）、
完全に非晶質化する。
【００１９】続いて、図１１（ｃ）に示すように、７５
０℃で１５時間の固相結晶化することにより、非晶質シ
リコン膜３３２を多結晶シリコン膜３３３とする。この
時、溝の角の部分には、方向の揃った結晶が成長する。
【００２０】その後、図１１（ｄ）に示すように、基板
に垂直にＳｉイオンを注入し（８０ｋｅＶ、６×１０16
ｃｍ-2）、非晶質化する。この時、溝の角の部分３３３
ａは、シードとして多結晶シリコンのまま残される。
【００２１】次に、図１１（ｅ）に示すように、非晶質
化したシリコン膜３３２ａを６５０℃で２０時間固相結
晶化することにより、多結晶シリコン膜３３３ｂとす
る。この時、溝の角の多結晶シリコン部分３３３ａをシ
ードとして、方向の揃った結晶が多結晶シリコン膜が成
長する。
【００２２】第４の方法は、特開平４−３６７２１７号
に開示された方法である。この第４の方法においては、
まず、石英基板をエッチングして２０００オングストロ
ームの段差を形成する。
【００２３】次に、ＬＰＣＶＤ法により多結晶シリコン
膜を形成する。この時の原料ガスとしてはＳｉＨ4を用
い、流量は５０ｓｃｃｍ、圧力は０．３ｔｏｒｒ、温度
は６２０℃とする。
【００２４】その後、Ａｓイオン注入（１５０ｋｅＶ、
５Ｅ１５個／ｃｍ2）を行って、多結晶シリコン膜を非
晶質化する。このとき、段差部のエッジは他の部分より
も膜厚が厚いため、多結晶シリコンのまま残される。こ
の部分をシードとして非晶質化したシリコン膜を多結晶
化する。
【００２５】第５の方法は、特開平４−３６７２１８号
に開示された方法である。この第５の方法においては、
まず、Ｓｉ基板上にＳｉＯ2膜を４０００オングストロ
ーム堆積して、その上にレジストパターンを形成し、エ
ッチングによりＳｉＯ2膜に４０００オングストローム
の段差を形成する。
【００２６】次に、ＬＰＣＶＤ法により多結晶シリコン
膜を形成する。この時の原料ガスとしてはＳｉＨ4を用
い、流量は５０ｓｃｃｍ、圧力は０．３ｔｏｒｒ、温度
は６２０℃とする。
【００２７】その後、Ａｓイオン注入（１５０ｋｅＶ、
５Ｅ１５個／ｃｍ2）を行って、多結晶シリコン膜を非
晶質化する。このとき、段差部のエッジは他の部分より
も膜厚が厚いため、多結晶シリコンのまま残される。
【００２８】次に、非晶質化したシリコン膜を６５０℃
で１時間固相結晶化することにより、多結晶シリコン膜
とする。この時、段差部のエッジに残された多結晶シリ
コン部分をシードとして横方向に結晶が起こり、方向の
揃った結晶のみが大きく成長して粒径が大きくなる。よ
って、粒径が大きく、かつ粒界の方向の揃った多結晶シ
リコン膜が得られる。
【００２９】
【発明が解決しようとする課題】上述のように、高性能
なＴＦＴを実現するためには、結晶粒界の位置を制御す
ると共に個々の結晶粒の配向性を揃えて、ＴＦＴの電流
経路に結晶粒界が殆ど存在しない多結晶シリコン膜を得
る必要がある。しかし、上述の第１〜第５の方法では、
以下のような問題がある。
【００３０】第１の方法による場合では、非晶質シリコ
ン膜が段差の側面に対して垂直な方向に配向性を持って
多結晶化して行くが、その結晶粒径は段差より３μｍ程
度である。従って、それ以上のゲート長のＴＦＴを作製
すると、チャネル領域に複数の結晶粒界が含まれること
になり、電流経路に複数の結晶粒界が存在するので高移
動度が実現できない。また、結晶粒径よりも小さい、３
μｍ以下のゲート長のＴＦＴを作製すると、短チャネル
効果、つまりスレッショルド電圧（Ｖｔｈ）の低下、大
きいバラツキ、ソース−ドレイン間の耐圧が低下するこ
とが顕著になって、実用的なＴＦＴ特性が得られない。
【００３１】第２の方法では、横方向に約１４μｍと大
きな結晶粒径が得られるが、シードとしてＳｉ基板を用
いているため、原理的に、絶縁性基板上に結晶粒界をコ
ントロールして多結晶シリコン膜を形成することができ
ない。
【００３２】第３の方法では、図１２（ａ）に示すよう
に、シードとして残す部分においてＳｉイオンが到達す
る距離がまちまちになる。このため、図１２（ｂ）に示
すように、非晶質シリコンと多結晶シリコンとが混在す
る領域（Ｂから下の部分）が形成されて、非晶質シリコ
ン部分（Ａ〜Ｂ）とシードとして残す多結晶シリコン部
分（Ａ’から上の部分）との境界Ｃを明確にできない。
従って、残された多結晶シリコン部分をシードとして非
晶質シリコン膜を多結晶化する時に、方向の揃った多結
晶シリコン膜が成長しにくい。また、イオン注入のエネ
ルギーの大小によってはシードが無くなってしまった
り、余分な部分が残されるおそれがあり、シードの制御
が困難である。
【００３３】第４および第５の方法では、シードとして
多結晶シリコン膜を堆積したものを用いているので、シ
ードの粒径が約０．０５μｍ程度と小さい。また、非晶
質シリコン膜を再結晶化する時、シードである多結晶シ
リコン部分と同じ配向性を持って成長して行くので、シ
ード部の多結晶シリコンの配向性を制御する必要があ
る。さらに、Ａｓを高濃度でイオン注入しているため、
ｎｏｎｄｏｐｅの多結晶シリコン膜が形成できず、ＴＦ
Ｔに用いるには不向きである。
【００３４】本発明は、このような従来技術の課題を解
決すべくなされたものであり、絶縁性基板上に結晶粒界
の位置を制御すると共に個々の結晶粒の配向性を揃えて
大粒径の多結晶シリコン膜を形成し、チャネル領域の電
流経路に結晶粒界が殆ど存在しないＴＦＴを再現性良く
製造できる多結晶シリコン膜の形成方法およびＴＦＴの
製造方法を提供することを目的とする。
【００３５】
【課題を解決するための手段】本発明の多結晶シリコン
膜の形成方法は、絶縁性基板の表面に段差を形成する工
程と、該段差を有する基板上に第１の非晶質シリコン膜
を形成する工程と、該第１の非晶質シリコン膜に熱処理
を施して第１の多結晶シリコン膜とする工程と、該段差
部分を含む領域を残して該第１の多結晶シリコン膜をパ
ターニングする工程と、パターニングされた第１の多結
晶シリコン膜の上に第２の非晶質シリコン膜を形成する
工程と、熱処理を施すことにより、該第１の多結晶シリ
コン膜の表面をシードとして第２の非晶質シリコン膜を
多結晶化して第２の多結晶シリコン膜とする工程とを含
み、そのことにより上記目的が達成される。
【００３６】本発明の多結晶シリコン膜の形成方法にお
いて、パターニング前の前記第１の多結晶シリコン膜上
に絶縁膜を形成し、その後、前記段差部分を含む領域を
残して絶縁膜及び該第１の多結晶シリコン膜をパターニ
ングし、パターニングされた該絶縁膜及び該第１の多結
晶シリコン膜の積層膜上に第２の非晶質シリコン膜を形
成するようにしてもよい。
【００３７】本発明の多結晶シリコン膜の形成方法は、
絶縁性基板の表面に段差を形成する工程と、該段差を有
する基板上に第１の非晶質シリコン膜を形成する工程
と、該第１の非晶質シリコン膜に熱処理を施して第１の
多結晶シリコン膜とする工程と、該段差の側壁部に該第
１の多結晶シリコン膜を残す工程と、残存する第１の多
結晶シリコン膜を含む基板の上に第２の非晶質シリコン
膜を形成する工程と、熱処理を施すことにより、該第１
の多結晶シリコン膜を表面をシードとして第２の非晶質
シリコン膜を多結晶化して第２の多結晶シリコン膜とす
る工程とを含み、そのことにより上記目的が達成され
る。
【００３８】本発明の薄膜トランジスタの製造方法は、
本発明の多結晶シリコン膜の形成方法により形成した第
２の多結晶シリコン膜を用い、段差の側面に対して垂直
な方向が電流経路となるようにチャネル領域を形成し、
そのことにより上記目的が達成される。
【００３９】
【作用】段差が形成された絶縁性基板上に第１の非晶質
シリコン膜を形成し、これを熱処理により固相結晶化さ
せると、段差を起点として段差側面に対して垂直な方向
に配向性の揃った第１の多結晶シリコン膜が得られる。
この第１の多結晶シリコン膜は、基板上に多結晶シリコ
ン膜を堆積した場合（約０．０５μｍ）に比べて大粒径
（約３μｍ）にすることができる。
【００４０】この第１の多結晶シリコン膜を、配向性の
揃った領域（段差部およびその周辺領域、もしくは側壁
部）を残してパターニングする。その上に第２の非晶質
シリコン膜を形成して熱処理すると、第１の多結晶シリ
コン膜の側面をシードとして第２の非晶質シリコン膜が
横方向にエピタキシャル成長する。よって、大粒径の多
結晶シリコン膜を、配向性と結晶粒界の位置とを制御し
て得ることができる。
【００４１】段差の側面に対して垂直な方向が電流経路
となるように、第２の多結晶シリコン膜からチャネル領
域を形成すると、電流経路とエピタキシャル成長方向
（横方向）とが一致するので、電流経路の方向に結晶粒
界が殆ど無く、個々の結晶粒の配向性の揃ったチャネル
領域とすることができる。
【００４２】パターニング前の第１の多結晶シリコン膜
上に絶縁膜を形成して、第１の多結晶シリコン膜とその
絶縁膜とを同時にパターニングすると、第１の多結晶シ
リコン膜の上面が覆われるので、側面の横方向の配向性
の影響のみが得られて、垂直方向の配向性の影響を受け
ない。
【００４３】
【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。
【００４４】（実施例１）図１（ｉ）に、本実施例で得
られるＴＦＴの断面図を示す。これらのＴＦＴは、段差
２が形成された絶縁性基板１の段差上面および下面に、
チャネル領域１２ｉ、リンがドープされたソース領域１
２Ｎとドレイン領域１２Ｎ、またはボロンがドープされ
たソース領域１２Ｐとドレイン領域１２Ｐを有する第２
の多結晶シリコン膜９が形成され、その上にゲート絶縁
膜１０が形成されている。ゲート絶縁膜１０の上には、
チャネル領域１２ｉと対向するようにゲート電極１１が
形成され、その上を覆って層間絶縁膜１３が形成されて
いる。さらにその上にソース電極１４およびドレイン電
極１４が形成され、ゲート絶縁膜１０および層間絶縁膜
１３に形成されたコンタクトホール部においてソース領
域１２Ｎ、１２Ｐおよびドレイン領域１２Ｎ、１２Ｐと
電気的に接続されている。
【００４５】多結晶シリコン膜９は、図２（ａ）および
（ｂ）に示すように、段差２の側面に対して垂直な方向
に配向性が揃った状態で結晶成長されている。チャネル
領域１２ｉは、段差の側面２に対して垂直な方向が電流
経路となるように形成されているので、電流経路の方向
には結晶粒界が殆ど無い。
【００４６】これらのＴＦＴは、以下のようにして作製
することができる。
【００４７】まず、図１（ａ）に示すように、ガラスや
石英等からなる絶縁性基板１をエッチングすることによ
り段差２を形成する。この段差２の深さは、後述する第
１の非晶質シリコン膜３の膜厚および第２の非晶質シリ
コン膜８の膜厚と同程度であるのが望ましい。このよう
に段差２と第１の非晶質シリコン膜３の膜厚および第２
の非晶質シリコン膜８の膜厚とがほぼ同じであると、段
差部における横方向の結晶配向性を最も揃えることがで
きる。これは、段差の側面を起点として第１の非晶質シ
リコン膜３の多結晶化が起こり、第１の多結晶シリコン
膜４のパターニングされた側面をシードとして第２の非
晶質シリコン膜８の多結晶化が起こるからである。ま
た、段差２の深さは５０〜５００ｎｍ程度であるのが望
ましい。これは、膜厚が５００ｎｍを超える多結晶シリ
コン膜をＴＦＴのチャネル領域１２ｉとして用いるとリ
ーク電流が増加し、膜厚が５０ｎｍ未満であると非晶質
シリコン膜を多結晶化する時にグレインがあまり大きく
成長しないからである。この実施例では、段差２の深さ
を１００ｎｍに形成した。
【００４８】次に、図１（ｂ）に示すように、ＬＰＣＶ
Ｄ法により段差２の深さと同程度の膜厚の第１の非晶質
シリコン膜３を堆積する。非晶質シリコン膜を堆積する
時、Ｓｉ2Ｈ6ガスを原料ガスとすると、ＳｉＨ4ガスを
原料ガスとした場合に比べて固相結晶化グレインが大き
く成長でき、本発明の製造方法によれば〜３μｍ以上の
グレイン成長が期待できる。堆積温度は４００〜５５０
℃が望ましい。温度が低すぎると反応が起こらず、高す
ぎると多結晶化が起こって非晶質シリコン膜が得られな
い。この実施例では、原料ガスとしてＳｉ2Ｈ6ガスを用
い、温度５００℃、圧力２５Ｐａで厚み１００ｎｍの非
晶質シリコン膜を堆積した。
【００４９】この第１の非晶質シリコン膜３をＮ2雰囲
気下、固相結晶化法によりアニールして、第１の多結晶
シリコン膜４とする。このＮ2アニールは６００〜７０
０℃で行うのが望ましい。結晶化温度が低すぎると結晶
化が起こらず、高すぎると結晶化速度は速くなるがグレ
インサイズがあまり大きくならない。結晶化時間は６ｈ
（ｈ：時間）以上であればよいが、十分に結晶化するた
めには１８〜２４ｈが望ましい。この実施例では、６０
０℃で２４ｈのアニールを行った。多結晶化の際のアニ
ール法としては、エキシマレーザー、Ａｒイオンレーザ
ー等を用いたレーザーアニールやハロゲンランプの加熱
による短時間アニール等を用いてもよい。このアニール
により、段差部とその周辺領域では、段差を起点として
段差の側面に対して垂直な方向に配向性の揃った第１の
多結晶シリコン膜４が成長する。
【００５０】続いて、図１（ｃ）に示すように、第１の
多結晶シリコン膜４上に絶縁膜５を堆積し、図１（ｄ）
に示すように、第１の多結晶シリコン膜４と絶縁膜５と
を、段差部とその周辺を残してパターニングする。ここ
で、第１の多結晶シリコン膜４は、段差から３μｍ程
度、配向性が揃った状態で成長するので、シードとして
残す段差部とその周辺は、段差の片側で２〜４程度、両
側で４〜８程度残すのが望ましい。この実施例では、片
側で２μｍ、両側で４μｍ残してパターニングを行っ
た。絶縁膜５の形成は省略することもできるが、後述す
る第２の非晶質シリコン膜８の多結晶化の際に、第１の
多結晶シリコン膜４の上面からの垂直方向の配向性の影
響を抑えて側面からの横方向の配向性の影響のみを受け
ることができるので、形成するのが望ましい。この実施
例では、厚み４０ｎｍ程度以上のＳｉＯ2からなる絶縁
膜５をＣＶＤ法により堆積した。
【００５１】その後、図１（ｅ）に示すように、第２の
非晶質シリコン膜８を堆積する。堆積条件は第１の非晶
質シリコン膜３と同様の範囲が望ましい。この実施例で
は、第１の非晶質シリコン膜３と同じ条件で厚み１００
ｎｍの非晶質シリコン膜を堆積した。
【００５２】次に、図１（ｆ）に示すように、段差２を
含む領域の第２の非晶質シリコン膜８をエッチングす
る。続いて、この第２の非晶質シリコン膜８を、第１の
多結晶シリコン膜４の露出した側面をシードとしてＮ2
雰囲気下、固相結晶化法によりアニールして、第２の多
結晶シリコン膜９とする。上述のように第２の非晶質シ
リコン膜８をエッチングするのは以下の通りである。エ
ッチングしない場合は、絶縁膜５の上の第２の非晶質シ
リコン膜８は、シードの影響を受けず、配向の揃わない
第２の多結晶シリコン膜９が成長すると思われ、その成
長過程で他の部分にあまり良い影響を与えない。一方、
エッチングした場合は、絶縁膜５の上の第２の非晶質シ
リコン膜８の結晶化が、下地の第１の多結晶シリコン膜
４の影響を受けることなく、段差２の側面からのエピタ
キシャル成長のみが起こり、横方向の配向性が良好とな
るからである。このアニール条件は第１の非晶質シリコ
ン膜３と同様の範囲が望ましい。この実施例では、６０
０℃で２４ｈのアニールを行った。多結晶化の際のアニ
ール法としては、エキシマレーザー、Ａｒイオンレーザ
ー等を用いたレーザーアニールやハロゲンランプの加熱
による短時間アニール等を用いてもよい。このアニール
により、第２の非晶質シリコン膜８は、第１の多結晶シ
リコン膜４の露出した側面（シード）と同じ配向性を持
って横方向にエピタキシャル成長する。つまり、図２
（ａ）および図２（ｂ）に示すように、電流経路の方向
（段差２の側面に対して垂直な方向）に結晶粒界が存在
しない大粒径（〜１０μｍ以上）の第２の多結晶シリコ
ン膜９が得られる。
【００５３】続いて、図１（ｇ）に示すように、第２の
多結晶シリコン膜９を島状にパターニングし、その上
に、図１（ｈ）に示すように、ＣＶＤ法により厚み５０
ｎｍのＳｉＯ2からなるゲート絶縁膜１０を堆積する。
ゲート絶縁膜１０は、多結晶シリコン膜の酸化により形
成してもよい。その上には、ゲート電極１１を形成す
る。その後、イオン注入法により、ゲート電極１０をマ
スクとして第２の多結晶シリコン膜９に不純物（Ｎチャ
ネルＴＦＴにはリン、ＰチャネルＴＦＴにはボロン）を
注入してソース領域１２Ｎ、１２Ｐおよびドレイン領域
１２Ｎ、１２Ｐを形成する。ゲート電極１０によりマス
クされて不純物が注入されない領域は、チャネル領域１
２ｉとなる。
【００５４】次に、ＣＶＤ法により厚み５００ｎｍのＳ
ｉＯ2からなる層間絶縁膜１３を堆積し、注入した不純
物の活性化のために９５０℃、３０分程度の熱処理を施
す。
【００５５】最後に、ゲート絶縁膜１０および層間絶縁
膜１３にコンタクトホールを形成し、その上にＡｌ等に
よりソース電極１４およびドレイン電極１４を形成して
ソース領域１２Ｐおよびドレイン領域１２Ｐと電気的に
接続させて図１（ｉ）に示すようなＴＦＴを完成する。
【００５６】（実施例２）図３（ｊ）に、本実施例で得
られるＴＦＴの断面図を示す。これらのＴＦＴは、段差
１７が形成された絶縁性基板１６の凹部に、チャネル領
域２６ｉとリンがドープされたソース領域２６Ｎとドレ
イン領域２６Ｎとを有する第２の多結晶シリコン膜２
２、およびチャネル領域２７ｉとボロンがドープされた
ソース領域２７Ｐとドレイン領域２７Ｐとを有する第２
の多結晶シリコン膜２２が形成され、その上にゲート絶
縁膜２４が形成されている。ゲート絶縁膜２４の上に
は、チャネル領域２６ｉ、２７ｉと対向するようにゲー
ト電極２５が形成され、その上を覆って層間絶縁膜２８
が形成されている。さらにその上にソース電極２９およ
びドレイン電極２９が形成され、ゲート絶縁膜２５およ
び層間絶縁膜２８に形成されたコンタクトホール部３０
においてソース領域２６Ｎ、２７Ｐおよびドレイン領域
２６Ｎ、２７Ｐと電気的に接続されている。
【００５７】多結晶シリコン膜２２は、図３（ｆ）およ
び図３（ｇ）に示すように、段差１７の側面に対して垂
直な方向に配向性が揃った状態で結晶成長されている。
チャネル領域２６ｉおよび２７ｉは、段差１７の側面に
対して垂直な方向が電流経路となるように形成されてい
るので、電流経路の方向には結晶粒界が殆ど無い。
【００５８】これらのＴＦＴは、以下のようにして作製
することができる。
【００５９】まず、図３（ａ）に示すように、石英等か
らなる絶縁性基板１６をエッチングすることにより上面
から見たサイズが３０μｍ×１００μｍの凹部を形成し
て１００ｎｍの段差１７を設ける。この段差１７の深さ
は、実施例１と同様に後述する第１の非晶質シリコン膜
１８および第２の非晶質シリコン膜２１の膜厚と同程度
であるのが望ましく、具体的には５０ｎｍ〜５００ｎｍ
であるのが望ましい。
【００６０】次に、図３（ｂ）に示すように、Ｓｉ2Ｈ6
ガスを原料ガスとしてＬＰＣＶＤ法により温度５００
℃、圧力２５Ｐａで厚み５０ｎｍの第１の非晶質シリコ
ン膜１８を堆積し、Ｎ2雰囲気下、固相結晶化法により
６００℃で２４ｈアニールして、第１の多結晶シリコン
膜を形成する。この時の堆積条件およびアニール条件は
実施例１と同様の範囲であるのが望ましい。また、多結
晶化の際のアニール法としては、エキシマレーザー、Ａ
ｒイオンレーザー等を用いたレーザーアニールやハロゲ
ンランプの加熱による短時間アニール等を用いてもよ
い。
【００６１】続いて、図３（ｃ）に示すように、第１の
多結晶シリコン膜を段差の側壁部のみを残してエッチン
グし、サイドウォール２０を形成する。このエッチング
には異方性のドライエッチング法を用いる。このサイド
ウォール２０の多結晶シリコンの結晶配向性は、段差１
７の側面に対して垂直な方向、つまり絶縁性基板１６に
対して平行に〈１１１〉の配向性を有する。サイドウォ
ール２０の段差１７の側面からの厚みは、段差の１／２
以下であるのが好ましい。このようにサイドウォール２
０の厚みを段差の１／２以下にするのは、以下の理由に
よる。通常、サイドウォール２０の厚みは、第１の多結
晶シリコン膜の厚みにほぼ等しい。また、サイドウォー
ル２０の部分は、図４（ａ）に示すように、配向性の違
うＡ領域とＢ領域とからなる。Ａ領域の配向方向は横方
向であり、Ｂ領域の配向方向は縦方向である。このと
き、第１の多結晶シリコン膜が段差の１／２以下であ
る、図４（ａ）の場合には、配向方向が横方向であるＡ
領域をＢ領域よりも大きくできる。一方、段差の１／２
を越える図４（ｂ）の場合には、配向方向が横方向であ
るＡ′領域が、配向方向が横方向であるＢ′領域よりも
小さくなり、横方向へのエピタキシャル成長が抑制され
る。よって、横方向へエピタキシャル成長させるための
シードとしては、段差の１／２以下にするのが適当と考
えられるからである。尚、サイドウォール２０を形成す
る際に、直接多結晶シリコン膜を堆積すると、膜表面の
凹凸が大きくなるので好ましくない。
【００６２】その後、図３（ｄ）に示すように、Ｓｉ2
Ｈ6ガスを原料ガスとしてＬＰＣＶＤ法により温度５０
０℃、圧力２５Ｐａで厚み１００ｎｍの第２の非晶質シ
リコン膜２１を堆積し、図３（ｅ）に示すように、サイ
ドウォール２０をシードとしてＮ2雰囲気下、固相結晶
化法により６００℃で２４ｈアニールして、第２の多結
晶シリコン膜２２とする。この時の堆積条件およびアニ
ール条件は第１の非晶質シリコン膜１８と同様の範囲が
望ましい。多結晶化の際のアニール法としては、エキシ
マレーザー、Ａｒイオンレーザー等を用いたレーザーア
ニールやハロゲンランプの加熱による短時間アニール等
を用いてもよい。このアニールにより、第２の非晶質シ
リコン膜２１は、サイドウォール２０と同じ配向性を持
って、つまり絶縁性基板１６に対して平行に〈１１１〉
の配向性を有して成長する。この時、図３（ｆ）および
図３（ｇ）に示すように、凹部のそれぞれの段差１７か
ら成長してきた結晶同士が段差の中間でぶつかって結晶
粒界２３が形成されるので、この結晶粒界２３を含まな
いように、ＴＦＴのチャネル領域を形成するパターニン
グを行うのが望ましい。図３（ｇ）は図３（ｆ）におけ
るａ−ａ'線の断面図である。
【００６３】続いて、図３（ｈ）に示すように、第２の
多結晶シリコン膜２２を島状にパターニングする。その
後は、実施例１と同様にして図３（ｉ）に示すようなＴ
ＦＴを作製する。
【００６４】なお、図３（ａ）に示す凹部のサイズ（３
０μｍ×１００μｍ）は一例であり、作製予定のＴＦＴ
のサイズに応じて決定される。図１３に、ＴＦＴのゲー
ト長Ｌおよびゲート幅Ｗと、凹部の一辺ｘの長さＸ及び
他の一辺ｙの長さＹとの関係を示す。図１３（ａ）は凹
部において第２の多結晶シリコン膜を成長させたときの
平面図であり、図１３（ｂ）はその成長した第２の多結
晶シリコン膜を用いてＴＦＴを作製したときの平面図で
ある。図１３（ｂ）に示すように、ＴＦＴの電流経路に
結晶粒界が存在しないか、或は存在しにくくするために
は、図１３（ａ）に示すように凹部のＸおよびＹの寸法
を少なくとも、Ｘ＞２Ｌ、Ｙ＞Ｗとする必要である。更
に、好ましくは、Ｘ＞２Ｌ、Ｙ＞Ｗ＋ｙ1とする。この
ようにすると、ＴＦＴの電流経路に結晶粒界が全く存在
しないようにできる。なお、上記ｙ1は、図１３（ａ）
に示すように凹部の隅から各辺に斜めに形成された結晶
粒界の辺ｙに沿った方向の長さである。本実施例では、
Ｌ＝１０μｍ程度、Ｗ＝５０μｍ程度とすべく、上述の
ように凹部のサイズを３０μｍ×１００μｍとしてい
る。
【００６５】（実施例３）図５（ｂ）に、本実施例で得
られるＴＦＴの断面図を示す。これらのＴＦＴは、段差
４２が形成された絶縁性基板４１の凹部に、チャネル領
域４９ｉとリンがドープされたソース領域４９Ｎとドレ
イン領域４９Ｎとを有する第２の多結晶シリコン膜４
６、およびチャネル領域４９ｉとボロンがドープされた
ソース領域４９Ｐとドレイン領域４９Ｐとを有する第２
の多結晶シリコン膜４６が形成され、その上にゲート絶
縁膜４７が形成されている。ゲート絶縁膜４７の上に
は、チャネル領域４９ｉと対向するようにゲート電極４
８が形成され、その上を覆って層間絶縁膜５０が形成さ
れている。さらにその上にソース電極５１およびドレイ
ン電極５１が形成され、ゲート絶縁膜４７および層間絶
縁膜５０に形成されたコンタクトホール部５２において
ソース領域４９Ｎ、４９Ｐおよびドレイン領域４９Ｎ、
４９Ｐと電気的に接続されている。
【００６６】第２の多結晶シリコン膜４６は、図５
（ａ）に示すように、段差４２の側面に対して垂直な方
向に配向性が揃った状態で結晶成長されている。チャネ
ル領域４９ｉは、段差４２の側面に対して垂直な方向が
電流経路となるように形成されているので、電流経路の
方向には結晶粒界が殆ど無い。
【００６７】このような第２の多結晶シリコン膜４６
は、図５（ａ）に示すように、段差４２およびその周辺
で段差４２の側面に対して垂直な方向に結晶成長してい
る第１の多結晶シリコン膜４３の側面４５をシードとし
て、その上に形成された第２の非晶質シリコン膜をアニ
ールすることにより得られる。この時、第１の多結晶シ
リコン膜４３の上には、側面のみを露出するように絶縁
膜４４を形成しておくのが望ましい。
【００６８】（実施例４）図６（ｂ）に、本実施例で得
られるＴＦＴの断面図を示す。これらのＴＦＴは、段差
５４が形成された絶縁性基板５３の凸部に、チャネル領
域６１ｉとリンがドープされたソース領域６１Ｎとドレ
イン領域６１Ｎとを有する第２の多結晶シリコン膜５
８、およびチャネル領域６１ｉとボロンがドープされた
ソース領域６１Ｐとドレイン領域６１Ｐとを有する第２
の多結晶シリコン膜５８が形成され、その上にゲート絶
縁膜５９が形成されている。ゲート絶縁膜５９の上に
は、チャネル領域６１ｉと対向するようにゲート電極６
０が形成され、その上を覆って層間絶縁膜６２が形成さ
れている。さらにその上にソース電極６３およびドレイ
ン電極６３が形成され、ゲート絶縁膜５９および層間絶
縁膜６２に形成されたコンタクトホール部６４において
ソース領域６１Ｎ、６１Ｐおよびドレイン領域６１Ｎ、
６１Ｐと電気的に接続されている。
【００６９】第２の多結晶シリコン膜５８は、図６
（ａ）に示すように、段差５４の側面に対して垂直な方
向に配向性が揃った状態で結晶成長されている。チャネ
ル領域６１ｉは、段差５４の側面に対して垂直な方向が
電流経路となるように形成されているので、電流経路の
方向には結晶粒界が殆ど無い。
【００７０】このような第２の多結晶シリコン膜５８
は、図６（ａ）に示すように、段差５４およびその周辺
で段差５４の側面に対して垂直な方向に結晶成長してい
る第１の多結晶シリコン膜５５の側面５７をシードとし
て、その上に形成された第２の非晶質シリコン膜をアニ
ールすることにより得られる。この時、第１の多結晶シ
リコン膜５５の上には、側面のみを露出するように絶縁
膜５６を形成しておくのが望ましい。
【００７１】実施例１、実施例３および実施例４から理
解されるように、第１の多結晶シリコン膜の段差部およ
びその周辺を残してシードとした場合には、凹部の底面
または凸部の上面のいずれにもＴＦＴが作製できる。
【００７２】ここで、各実施例の効果の違いにつき、シ
ードのコントロール性、レイアウト（デザイン）の自由
度および生産性に関して表１にまとめた。
【００７３】
【表１】
【００７４】シードのコントロール性 実施例１、４については、図１４（ａ）に示すように、
シードの側面を露出させる。このため、例えば段差から
の成長が短くてもその長さでフォトリソやエッチングす
ればシードとして利用できる。よって、一番安定したシ
ードが得られる。これに対し、実施例２、３のシードの
作製法は異方性のドライエッチングを用いるため、シー
ドの厚みのコントロールが難しくなる。
【００７５】レイアウト（デザイン）の自由度 実施例１は図１４（ｂ）に示すように、段差１つに対し
て段差の上下にそれぞれＴＦＴを作ることができる。よ
って、より接近してＴＦＴを作製することができる。一
方、他の実施例についてはＴＦＴ１つに対して段差が１
つ必要であり、デザイン的に厳しくなる。しかし、図１
４（ｄ）に示すようにＴＦＴが同じ高さで作製されるた
め、層間絶縁膜の平坦化には、図１４（ｃ）に示す実施
例１に比べて有利である。
【００７６】生産性 実施例１、４については、絶縁膜をシードの上に堆積す
るため、生産性は低下する。一方、実施例２、３につい
ては、シードを作製する工程で絶縁膜を堆積しなくても
よいので工程が短縮され、生産性に優れる。
【００７７】
【発明の効果】以上の説明から明らかなように、本発明
によれば、絶縁性基板上に、配向性と結晶粒界の位置と
を制御して第２の多結晶シリコン膜を形成することがで
きる。この第２の多結晶シリコン膜は大粒径のものが得
られ、配向性の揃った領域に前記短チャネル効果の生じ
ない実用的なゲート長のＴＦＴを作製できる。
【００７８】この第２の多結晶シリコン膜を用いて、段
差の側面に対して垂直な方向が電流経路となるようにチ
ャネル領域を形成すると、電流経路とエピタキシャル成
長方向（横方向）とが一致するので、電流経路の方向に
結晶粒界が殆ど無く、個々の結晶粒の配向性の揃ったチ
ャネル領域とすることができる。このチャネル領域には
電流障壁やリーク電流の原因となる欠陥が存在しないの
で、高移動度（Ｎｃｈ：２００以上、Ｐｃｈ：１８０以
上）で低リーク電流のＴＦＴが実現できる。
【００７９】シードとなる第１の多結晶シリコン膜は、
段差の側面から成長方向が揃った段差部およびその周
辺、または段差の側壁部を残せばよいので、シードの配
向性制御および形成領域の制御が容易であり、再現性よ
く多結晶シリコン膜およびＴＦＴを作製できる。
【００８０】第１の多結晶シリコン膜の段差部およびそ
の周辺を残す場合、パターニング前の第１の多結晶シリ
コン膜上に絶縁膜を形成して同時にパターニングする
と、側面の横方向の配向性の影響のみが得られるので望
ましい。
【図面の簡単な説明】
【図１】（ａ）〜（ｉ）は実施例１のＴＦＴの製造工程
を示す断面図である。
【図２】（ａ）は実施例１の多結晶シリコン膜の断面図
であり、（ｂ）は上面図である。
【図３】（ａ）〜（ｇ）および（ｈ）〜（ｊ）は実施例
２のＴＦＴの製造工程を示す断面図であり、（ｆ）は上
面図である。
【図４】実施例２においてサイドウォールの厚みを段差
の１／２以下とする理由を説明するための図であり、
（ａ）はサイドウォールを形成するための第１の多結晶
シリコン膜が薄い場合を示し、（ｂ）は厚い場合を示
す。
【図５】（ａ）は実施例３のＴＦＴの断面図であり、
（ｂ）は実施例３の多結晶シリコン膜の形成工程を示す
断面図である。
【図６】（ａ）は実施例４のＴＦＴの断面図であり、
（ｂ）は実施例４の多結晶シリコン膜の形成工程を示す
断面図である。
【図７】（ａ）は従来のＴＦＴの断面図であり、（ｂ）
は多結晶シリコン膜の上面図である。
【図８】（ａ）〜（ｅ）は従来のＴＦＴの製造工程を示
す断面図である。
【図９】従来の多結晶シリコン膜の断面図である。
【図１０】（ａ）〜（ｄ）は従来の多結晶シリコン膜の
形成工程を示す断面図である。
【図１１】（ａ）〜（ｅ）は従来の多結晶シリコン膜の
形成工程を示す断面図である。
【図１２】（ａ）は従来の多結晶シリコン膜の形成方法
におけるイオン注入工程を示す断面図であり、（ｂ）は
深さ方向のイオン注入量の分布図である。
【図１３】ＴＦＴのゲート長Ｌおよびゲート幅Ｗと、凹
部の一辺ｘの長さＸ及び他の一辺ｙの長さＹとの関係を
示す図である。
【図１４】（ａ）〜（ｄ）のそれぞれは、各実施例の効
果の違いを説明するための図（断面図）である。
【符号の説明】
１、１６、４１、５３ 絶縁性基板 ２、１７、４２、５４ 段差 ３、１８ 第１の非晶質シリコン膜 ４、４３、５５ 第１の多結晶シリコン膜 ５、４４、５６ 絶縁膜 ２３ 結晶粒界 ７、４５、５７ シード ８、２１ 第２の非晶質シリコン膜 ９、２２、４６、５８ 第２の多結晶シリコン膜 １０、２４、４７、５９ ゲート絶縁膜 １１、２５、４８、６０ ゲート電極 １２ｉ、２６ｉ、２７ｉ、４９ｉ、６１ｉ チャネル領
域 １２Ｎ、２６Ｎ、４９Ｎ、６１Ｎ ソース領域およびド
レイン領域（リンドープ） １２Ｐ、２７Ｐ、４９Ｐ、６１Ｐ ソース領域およびド
レイン領域（ボロンドープ） １３、２８、５０、６２ 層間絶縁膜 １４、２９、５１、６３ ソース電極またはドレイン電
極 ３０、５２、６４ コンタクトホール部 ２０ サイドウォール（シード）

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 絶縁性基板の表面に段差を形成する工程
    と、 該段差を有する基板上に第１の非晶質シリコン膜を形成
    する工程と、 該第１の非晶質シリコン膜に熱処理を施して第１の多結
    晶シリコン膜とする工程と、 該段差部分を含む領域を残して該第１の多結晶シリコン
    膜をパターニングする工程と、 パターニングされた第１の多結晶シリコン膜の上に第２
    の非晶質シリコン膜を形成する工程と、 熱処理を施すことにより、該第１の多結晶シリコン膜の
    表面をシードとして第２の非晶質シリコン膜を多結晶化
    して第２の多結晶シリコン膜とする工程とを含む多結晶
    シリコン膜の形成方法。
  2. 【請求項２】 パターニング前の前記第１の多結晶シリ
    コン膜上に絶縁膜を形成し、その後、前記段差部分を含
    む領域を残して絶縁膜及び該第１の多結晶シリコン膜を
    パターニングし、パターニングされた該絶縁膜及び該第
    １の多結晶シリコン膜の積層膜上に第２の非晶質シリコ
    ン膜を形成する請求項１に記載の多結晶シリコン膜の形
    成方法。
  3. 【請求項３】 絶縁性基板の表面に段差を形成する工程
    と、 該段差を有する基板上に第１の非晶質シリコン膜を形成
    する工程と、 該第１の非晶質シリコン膜に熱処理を施して第１の多結
    晶シリコン膜とする工程と、 該段差の側壁部に該第１の多結晶シリコン膜を残す工程
    と、 残存する第１の多結晶シリコン膜を含む基板の上に第２
    の非晶質シリコン膜を形成する工程と、 熱処理を施すことにより、該第１の多結晶シリコン膜を
    表面をシードとして第２の非晶質シリコン膜を多結晶化
    して第２の多結晶シリコン膜とする工程とを含む多結晶
    シリコン膜の形成方法。
  4. 【請求項４】 請求項１、請求項２または請求項３で形
    成した第２の多結晶シリコン膜を用い、段差の側面に対
    して垂直な方向が電流経路となるようにチャネル領域を
    形成する薄膜トランジスタの製造方法。
JP08437395A 1995-04-10 1995-04-10 多結晶シリコン膜の形成方法および薄膜トランジスタの製造方法 Expired - Fee Related JP3216861B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP08437395A JP3216861B2 (ja) 1995-04-10 1995-04-10 多結晶シリコン膜の形成方法および薄膜トランジスタの製造方法
US08/611,406 US5759879A (en) 1995-04-10 1996-03-06 Method for forming polycrystalline silicon film and method for fabricating thin-film transistor
KR1019960011334A KR100204324B1 (ko) 1995-04-10 1996-04-09 다결정실리콘막의 형성방법 및 박막트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08437395A JP3216861B2 (ja) 1995-04-10 1995-04-10 多結晶シリコン膜の形成方法および薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPH08288515A true JPH08288515A (ja) 1996-11-01
JP3216861B2 JP3216861B2 (ja) 2001-10-09

Family

ID=13828739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08437395A Expired - Fee Related JP3216861B2 (ja) 1995-04-10 1995-04-10 多結晶シリコン膜の形成方法および薄膜トランジスタの製造方法

Country Status (3)

Country Link
US (1) US5759879A (ja)
JP (1) JP3216861B2 (ja)
KR (1) KR100204324B1 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09289168A (ja) * 1996-02-23 1997-11-04 Semiconductor Energy Lab Co Ltd 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
US6204518B1 (en) 1999-01-19 2001-03-20 Sharp Kabushiki Kaisha SRAM cell and its fabrication process
JP2001319877A (ja) * 2000-05-02 2001-11-16 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2003257864A (ja) * 2001-12-28 2003-09-12 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の生産システム
JP2003282594A (ja) * 2002-01-17 2003-10-03 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の生産システム
JP2003297751A (ja) * 2002-01-28 2003-10-17 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2004088084A (ja) * 2002-06-25 2004-03-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7138303B2 (en) 2000-11-20 2006-11-21 Nec Corporation Method for manufacturing a thin film transistor having high mobility and high on-current
US7226817B2 (en) 2001-12-28 2007-06-05 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing
US7262431B2 (en) 1998-07-13 2007-08-28 Sharp Kabushiki Kaisha Semiconductor thin film forming method and semiconductor device
US7312473B2 (en) 2001-12-28 2007-12-25 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device using the same
US7372073B2 (en) 1996-02-23 2008-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film, semiconductor device and manufacturing method thereof
US7737506B2 (en) 2002-01-28 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7749818B2 (en) 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7795734B2 (en) 2002-01-28 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US8723182B2 (en) 1997-01-20 2014-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US9178069B2 (en) 2002-01-17 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100440083B1 (ko) * 1996-01-23 2004-10-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체박막제작방법
US6331457B1 (en) * 1997-01-24 2001-12-18 Semiconductor Energy Laboratory., Ltd. Co. Method for manufacturing a semiconductor thin film
US5753543A (en) * 1996-03-25 1998-05-19 Micron Technology, Inc. Method of forming a thin film transistor
WO1998057372A1 (en) * 1997-06-10 1998-12-17 The Board Of Trustees Of The Leland Stanford Junior University LATERALLY CRYSTALLIZED TFTs AND METHODS FOR MAKING LATERALLY CRYSTALLIZED TFTs
US6433841B1 (en) 1997-12-19 2002-08-13 Seiko Epson Corporation Electro-optical apparatus having faces holding electro-optical material in between flattened by using concave recess, manufacturing method thereof, and electronic device using same
EP1326273B1 (en) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6933527B2 (en) 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
JP2003332041A (ja) * 2002-05-15 2003-11-21 Seiko Epson Corp 電気光学装置及び電子機器
KR100534577B1 (ko) * 2002-11-05 2005-12-07 삼성에스디아이 주식회사 특성이 우수한 디스플레이 디바이스
TW200703667A (en) 2005-07-05 2007-01-16 Adv Lcd Tech Dev Ct Co Ltd Thin-film transistor, method for manufacturing thin-film transistor, and display using thin-film transistors
EP1974076A2 (en) * 2006-01-20 2008-10-01 BP Corporation North America Inc. Methods and apparatuses for manufacturing geometric multicrystalline cast silicon and geometric multicrystalline cast silicon bodies for photovoltaics
US20100193031A1 (en) * 2007-07-20 2010-08-05 Bp Corporation North America Inc. Methods and Apparatuses for Manufacturing Cast Silicon From Seed Crystals
CN101755075A (zh) * 2007-07-20 2010-06-23 Bp北美公司 从籽晶制造浇铸硅的方法和装置
WO2009015168A1 (en) 2007-07-25 2009-01-29 Bp Corporation North America Inc. Methods for manufacturing geometric multi-crystalline cast materials
WO2009015167A1 (en) 2007-07-25 2009-01-29 Bp Corporation North America Inc. Methods for manufacturing monocrystalline or near-monocrystalline cast materials
KR101651224B1 (ko) 2008-06-04 2016-09-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
TW201012978A (en) * 2008-08-27 2010-04-01 Bp Corp North America Inc Apparatus and method of use for a casting system with independent melting and solidification

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56135969A (en) * 1980-03-27 1981-10-23 Fujitsu Ltd Manufacture of semiconductor device
EP0049286B1 (en) * 1980-04-10 1988-03-02 Massachusetts Institute Of Technology Methods of producing sheets of crystalline material and devices amde therefrom
JPH01162376A (ja) * 1987-12-18 1989-06-26 Fujitsu Ltd 半導体装置の製造方法
JPH02143414A (ja) * 1988-11-24 1990-06-01 Agency Of Ind Science & Technol 単結晶膜の形成方法
EP0390608B1 (en) * 1989-03-31 1999-06-09 Canon Kabushiki Kaisha Method for forming semiconductor thin-film and resulting semiconductor thin-film
JPH04367217A (ja) * 1991-06-14 1992-12-18 Canon Inc シードの形成法
JPH04367218A (ja) * 1991-06-14 1992-12-18 Canon Inc 低抵抗半導体膜の形成方法
EP0612102B1 (en) * 1993-02-15 2001-09-26 Semiconductor Energy Laboratory Co., Ltd. Process for the fabrication of a crystallised semiconductor layer
JP2762215B2 (ja) * 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7372073B2 (en) 1996-02-23 2008-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film, semiconductor device and manufacturing method thereof
JPH09289168A (ja) * 1996-02-23 1997-11-04 Semiconductor Energy Lab Co Ltd 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
US8723182B2 (en) 1997-01-20 2014-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US9389477B2 (en) 1997-01-20 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7262431B2 (en) 1998-07-13 2007-08-28 Sharp Kabushiki Kaisha Semiconductor thin film forming method and semiconductor device
US6204518B1 (en) 1999-01-19 2001-03-20 Sharp Kabushiki Kaisha SRAM cell and its fabrication process
JP2001319877A (ja) * 2000-05-02 2001-11-16 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7285809B2 (en) 2000-11-20 2007-10-23 Nec Corporation Thin film transistor having high mobility and high on-current
US7138303B2 (en) 2000-11-20 2006-11-21 Nec Corporation Method for manufacturing a thin film transistor having high mobility and high on-current
US7226817B2 (en) 2001-12-28 2007-06-05 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing
US7312473B2 (en) 2001-12-28 2007-12-25 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device using the same
JP2003257864A (ja) * 2001-12-28 2003-09-12 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の生産システム
US10879272B2 (en) 2002-01-17 2020-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
JP2003282594A (ja) * 2002-01-17 2003-10-03 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の生産システム
US10515983B2 (en) 2002-01-17 2019-12-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US10361222B2 (en) 2002-01-17 2019-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US9899419B2 (en) 2002-01-17 2018-02-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US9178069B2 (en) 2002-01-17 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
JP2003297751A (ja) * 2002-01-28 2003-10-17 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US7795734B2 (en) 2002-01-28 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7749818B2 (en) 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7737506B2 (en) 2002-01-28 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2004088084A (ja) * 2002-06-25 2004-03-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Also Published As

Publication number Publication date
US5759879A (en) 1998-06-02
KR100204324B1 (ko) 1999-07-01
JP3216861B2 (ja) 2001-10-09

Similar Documents

Publication Publication Date Title
JP3216861B2 (ja) 多結晶シリコン膜の形成方法および薄膜トランジスタの製造方法
US6492213B1 (en) Semiconductor device, thin film transistor and method for producing the same, and liquid crystal display apparatus and method for producing the same
JP3414662B2 (ja) Ｓｒａｍセル及びその製造方法
JP2000114529A (ja) 半導体装置
JP2982792B2 (ja) 薄膜トランジスタの製造方法
US5937304A (en) Method for fabricating semiconductor device and method for producing liquid crystal display apparatus
US5733793A (en) Process formation of a thin film transistor
EP0558075B1 (en) Method for fabricating a polysilicon thin film transistor
JPH06301056A (ja) 薄膜半導体装置の製造方法
JPH1168109A (ja) 多結晶薄膜の製造方法及び薄膜トランジスタの製造方法
JP3284899B2 (ja) 半導体素子及びその製造方法
JPH0927624A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法及び液晶ディスプレイ
JPH0738118A (ja) 薄膜トランジスタの製造方法
JPH0992839A (ja) 薄膜トランジスタおよびその製造方法
JPH0567782A (ja) 薄膜トランジスタとその製造方法
JP2876598B2 (ja) 半導体装置の製造方法
JPH0541519A (ja) 薄膜トランジスタおよびその製造方法
JP2638869B2 (ja) 半導体素子の製造方法
JP3216318B2 (ja) 半導体結晶の成長方法
JP3533477B2 (ja) ポリシリコン膜の形成方法
JPH05226362A (ja) 半導体装置の製造方法
JP2867402B2 (ja) 半導体装置の製造方法
JPH08186262A (ja) 薄膜トランジスタの製造方法
JP2556850B2 (ja) 薄膜トランジスタの製造方法
JPH05217891A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010719

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070803

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080803

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080803

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090803

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees