KR100534577B1 - 특성이 우수한 디스플레이 디바이스 - Google Patents

특성이 우수한 디스플레이 디바이스 Download PDF

Info

Publication number
KR100534577B1
KR100534577B1 KR10-2002-0068232A KR20020068232A KR100534577B1 KR 100534577 B1 KR100534577 B1 KR 100534577B1 KR 20020068232 A KR20020068232 A KR 20020068232A KR 100534577 B1 KR100534577 B1 KR 100534577B1
Authority
KR
South Korea
Prior art keywords
display device
region
thin film
film transistor
substrate
Prior art date
Application number
KR10-2002-0068232A
Other languages
English (en)
Other versions
KR20040039971A (ko
Inventor
김옥병
이기용
박지용
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2002-0068232A priority Critical patent/KR100534577B1/ko
Priority to US10/687,993 priority patent/US7750348B2/en
Priority to JP2003362745A priority patent/JP2004158853A/ja
Priority to CNB2003101029780A priority patent/CN1249650C/zh
Publication of KR20040039971A publication Critical patent/KR20040039971A/ko
Application granted granted Critical
Publication of KR100534577B1 publication Critical patent/KR100534577B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 특성이 우수한 디스플레이 디바이스에 관한 것으로, 디스플레이 영역인 화소 영역에서 폴리실리콘 기판의 프라이머리 결정립 경계와 박막 트랜지스터의 소스로부터 드레인으로 흐르는 전류 방향이 이루는 각이 - 30 ° 내지 30 °가 되고, 상기 디스플레이 디바이스의 구동 영역에서 폴리 실리콘 기판의 프라이머리 결정립 경계와 박막 트랜지스터의 소스 영역로부터 드레인 영역으로 흐르는 전류 방향이 이루는 각도가 30 °내지 150 °가 되도록 제작된 것을 특징으로 하는 디스플레이 디바이스를 제공함으로써 각 영역에 맞도록 TFT의 특성을 최대화하여 특성이 우수한 디스플레이 디바이스를 제공할 수 있다.

Description

특성이 우수한 디스플레이 디바이스{DISPLAY DEVICE HAVING GOOD PERFORMANCE}
[산업상 이용분야]
본 발명은 디스플레이 디바이스에 관한 것으로서, 더욱 상세하게는 구동 특성 및 휘도 특성이 우수한 디스플레이 디바이스에 관한 것이다.
[종래 기술]
다결정 실리콘을 이용한 TFT(Thin Film Transistor) 제작시, 액티브 채널(active channel) 영역 내에 포함되는 다결정 실리콘의 결정립 경계에 존재하는 원자 가표(dangling bonds) 등의 결합 결함은 전하 캐리어(electric charge carrier)에 대하여 트랩(trap)으로 작용하는 것으로 알려져 있다.
따라서, 결정립의 크기, 크기 균일성, 수와 위치, 방향 등은 문턱 전압(Vth), 문턱치 경사(subthreshold slope), 전하 수송 이동도(charge carrier mobility), 누설 전류(leakage current), 및 디바이스 안정성(device stability) 등과 같은 TFT 특성에 직접 또는 간접적으로 치명적인 영향을 줄 수 있음은 물론, TFT를 이용한 액티브 매트릭스 디스플레이(active matrix display) 기판 제작시 결정립의 위치에 따라서도 TFT의 균일성에도 치명적인 영향을 줄 수 있다.
이때, 디스플레이 디바이스의 전체 기판 위에 TFT의 액티브 채널 영역 내에 포함되는 치명적인 결정립 경계(이하, "프라이머리(primary)" 결정립 경계라 칭함)의 수는 결정립의 크기, 기울어짐 각도 θ, 액티브 채널의 차원(dimension)(길이(L), 폭(W))과 기판 상의 각 TFT의 위치에 따라 같거나 달라질 수 있다(도 1a 및 도 1b).
도 1a 및 도 1b에서와 같이, 결정립 크기 Gs, 액티브 채널 차원(dimension) L ×W, 기울어짐 각도 θ에 대하여 액티브 채널 영역에 포함될 수 있는 "프라이머리" 결정립 경계의 수는, 최대 결정립 경계의 수를 Nmax라 할 때, 즉 TFT 기판 또는 디스플레이 디바이스 상의 위치에 따라 액티브 채널 영역 내에 포함되는 "프라이머리" 결정립 경계의 수는 Nmax(도 1a의 경우 3개) 또는 Nmax -1(도 1b의 경우 2개)개가 될 것이며, 모든 TFT에 대하여 Nmax의 "프라이머리" 결정립 경계의 수가 액티브 채널 영역 내에 포함될 때 가장 우수한 TFT 특성의 균일성이 확보될 수 있다. 즉, 각각의 TFT가 동일한 수의 결정립 경계를 갖는 것이 많을수록 균일성이 우수한 디바이스를 얻을 수 있다.
반면, Nmax 개의 "프라이머리" 결정립 경계의 수를 포함하는 TFT의 수와 Nmax -1개의 "프라이머리" 결정립 경계의 수를 포함하는 TFT의 수가 동일하다면, TFT 기판 또는 디스플레이 디바이스 상에 있는 TFT 특성 중 균일성 면에서 가장 나쁘리라 쉽게 예상할 수 있다.
이에 대하여, SLS(Sequential Lateral Solidification) 결정화 기술을 이용하여 기판 상에 다결정 또는 단결정인 입자가 거대 실리콘 그레인(large silicon grain)을 형성할 수 있으며(도 2a 및 도 2b), 이를 이용하여 TFT를 제작하였을 때, 단결정 실리콘으로 제작된 TFT의 특성과 유사한 특성을 얻을 수 있는 것으로 보고되고 있다.
그러나, 액티브 매트릭스 디스플레이를 제작하기 위해서는 드라이버(driver)와 화소 배치(pixel array)를 위한 수많은 TFT가 제작되어야 한다.
예를 들어, SVGA급 해상도를 갖는 액티브 매트릭스 디스플레이의 제작에는 대략 100만개의 화소가 만들어지며, 액정 표시 소자(Liquid Crystal Display; LCD)의 경우 각 화소에는 1개의 TFT가 필요하며, 유기 발광 물질을 이용한 디스플레이(예를 들어, 유기 전계 발광 소자)에는 적어도 2개 이상의 TFT가 필요하게 된다.
따라서, 100만개 또는 200만개 이상의 TFT 각각의 액티브 채널 영역에만 일정한 숫자의 결정립을 일정한 방향으로 성장시켜 제작하는 것은 불가능하다.
이를 구현하는 방법으로는 미국 특허 제6,322,625호에서 개시된 바와 같이, 비정질 실리콘을 PECVD, LPCVD 또는 스퍼터링법에 의하여 증착한 후 SLS 기술로 전체 기판 상의 비정질 실리콘을 다결정 실리콘으로 변환하거나, 기판 상의 선택 영역만을 결정화하는 기술이 개시되어 있다(도 2a 및 도 2b 참조).
선택 영역 역시 수 ㎛ ×수 ㎛의 차원을 갖는 액티브 채널 영역에 비하면 상당히 넓은 영역이다. 또한, SLS 기술에서 사용하는 레이저 빔 크기(laser beam size)는 대략 수 mm ×수십 mm로서 기판 상의 전체 영역 또는 선택 영역의 비정질 실리콘을 결정화하기 위해서는 필연적으로 레이저 빔 또는 스테이지(stage)의 스텝핑(stepping) 및 쉬프팅(shifting)이 필요하며, 이 때 레이저빔이 조사되는 영역간의 미스얼라인(misalign)이 존재하게 되고, 따라서, 수많은 TFT의 액티브 채널 영역 내에 포함되는 "프라이머리" 결정립 경계의 수는 달라지게 되며, 전체 기판 상 또는 드라이버 영역, 화소 셀 영역 내의 TFT는 예측할 수 없는 불균일성을 갖게 된다. 이러한 불균일성은 액티브 매트릭스 디스플레이 디바이스를 구현하는데 있어서 치명적인 악영향을 미칠 수 있다.
또한, 미국 특허 제6,177,391호에서는 SLS 결정화 기술을 이용하여 거대 입자 실리콘 그레인(large silicon grain)을 형성하여 드라이버와 화소 배치를 포함한 LCD 디바이스용 TFT 제작시 액티브 채널 방향이 SLS 결정화 방법에 의하여 성장된 결정립 방향에 대하여 평행한 경우 전하 캐리어(electric charge carrier) 방향에 대한 결정립 경계의 배리어(barrier) 효과가 최소가 되며(도 3a), 따라서, 단결정 실리콘에 버금가는 TFT 특성을 얻을 수 있는 반면, 액티브 채널 방향과 결정립 성장 방향이 90 °인 경우 TFT 특성이 전하 캐리어(electric charge carrier)의 트랩으로 작용하는 많은 결정립 경계가 존재하게 되며, TFT 특성이 크게 저하된다(도 3b).
실제로, 액티브 매트릭스 디스플레이 제작시 구동 회로(driver circuit) 내의 TFT와 화소 셀 영역 내의 TFT는 일반적으로 90 °의 각도를 갖는 경우가 있으며, 이 때, 각 TFT의 특성을 크게 저하시키지 않으면서, TFT 간 특성의 균일성을 향상시키기 위해서는 결정 성장 방향에 대한 액티브 채널 영역의 방향을 30 °내지 60 °의 각도로 기울어지게 제작함으로써 디바이스의 균일성을 향상시킬 수 있다(도 3c).
그러나, 이 방법 역시 SLS 결정화 기술에 의해 형성되는 유한 크기의 결정립을 이용함으로써, 치명적인 결정립 경계가 액티브 채널 영역 내에 포함될 확률이 존재하며, 따라서, TFT 간 특성 차이를 야기시키는 예측할 수 없는 불균일성이 존재하게 된다는 문제점이 있다.
또한, TFT의 특성 향상과 함께 고려해야 할 사항이 패널 내에 픽셀(화소)를 구동하는 TFT의 균일성이다.
TFT가 고특성을 나타낸다 하더라도 기판 내 위치에 따라 특성이 달라진다면, 특히 TFT의 턴온 전압인 문턱 전압이 기판의 위치에 따라 달라지게 되면, 디스플레이의 균일한 화질 구현이 어렵다.
그러나, 결정립의 크기를 증가시키고, 그 성장 방향을 제어할 수 있는 결정화 방법, 예를 들어, SLS 등의 기술이 개발됨에 따라, 그에 적합한 TFT 기판 설계 및 제작을 해야 할 필요가 있다.
본 발명은 위에서 설명한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 구동 특성 우수하고 휘도 특성이 우수한 디스플레이 디바이스를 제공하는 것이다.
본 발명은 상기한 목적을 달성하기 위하여, 본 발명은
디스플레이 영역인 화소 영역에 형성되며, 기판, 상기 기판 상에 형성되는 폴리 실리콘으로 이루어진 소스/드레인 영역 및 채널 영역을 구비하는 반도체층, 상기 반도체층 상부에 형성되는 게이트 절연막 및 상기 게이트 절연막 상부에 상기 채널 영역에 대응하도록 형성되는 게이트 전극을 포함하는 박막트랜지스터를 구비하는 디스플레이 디바이스에 있어서, 상기 디스플레이 영역인 화소 영역에서 상기 폴리 실리콘 기판에 형성되는 프라이머리 결정립 경계와 상기 박막 트랜지스터의 소스 영역로부터 드레인 영역으로 흐르는 전류 방향이 이루는 각도가 - 30 °내지 30 °가 되고, 상기 디스플레이 디바이스의 구동 영역에서 폴리 실리콘 기판의 프라이머리 결정립 경계와 박막 트랜지스터의 소스 영역로부터 드레인 영역으로 흐르는 전류 방향이 이루는 각도가 30 °내지 150 °가 되도록 제작된 것을 특징으로 하는 디스플레이 디바이스를 제공한다.
이하, 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.
액티브 매트릭스 디스플레이용 TFT 제작시 TFT 특성에 직접, 간접적으로 중대한 영향을 미치는 다결정 실리콘의 결정립이 TFT 특성 향상을 위하여 크고 규칙화되는 경우, 결정립의 유한한 크기로 인하여, 인접한 결정립 사이에는 결정립 경계가 발생한다.
본 발명에서 "결정립 크기"라 함은 확인될 수 있는 결정립 경계 사이의 거리를 말하며, 통상 오차 범위에 속하는 결정립 경계의 거리라고 정의한다.
결정립 경계에는 통상적으로 결정 성장 방향에 대하여 수직으로 발생하는 "프라이머리" 결정립 경계와 결정 성장 방향과 동일한 방향으로 발생하는 "세컨더리" 결정립 경계로 구분한다.
도 4a는 TFT의 액티브 채널 영역에서 "프라이머리" 결정립 경계가 소스에서 드레인으로 흐르는 전류의 방향과 수직이 되도록 배치된 것을 나타내는 도면이고, 도 4b는 도 4a의 배치에 따라 제작된 TFT를 기판 내 위치에 따라 측정된 Vth 곡선을 나타내는 도면이다.
도 5a는 TFT의 액티브 채널 영역에서 "프라이머리" 결정립 경계가 소스에서 드레인으로 흐르는 전류의 방향과 평행이 되도록 배치된 것을 나타내는 도면이고, 도 5b는 도 5a의 배치에 따라 제작된 TFT를 기판 내 위치에 따라 측정된 Vth 곡선을 나타내는 도면이다.
도 4a에서 볼 수 있는 바와 같이, "프라이머리" 결정립 경계가 TFT의 소스에서 드레인으로 흐르는 전류 방향과 수직인 경우(도 4a)에는 "프라이머리" 결정립 경계가 전하 캐리어의 이동에 대하여 트랩으로 작용하며, 액티브 채널 영역 내에 "프라이머" 결정립 경계의 수가 결정립 성장 방향에 평행하거나 기울어져 있는 "세컨더리" 결정립 경계의 수에 비하여 상대적으로 적고 액티브 채널 위치에 따라 그 수가 불규칙함으로 TFT의 균일성을 확보하기는 어렵다. 도 4b에서와 같이, Vth가 일정하지 않음을 또한 알 수 있다.
그러나, 전류 흐름에 대하여 트랩으로 작용할 수 있는 결정립 경계의 수는 "프라이머리" 결정립 경계만이 되고 "세컨더리" 결정립 경계는 트랩으로 작용하지 않으므로 전류 이동도 특성은 도 5a에 도시된 바와 같이, "프라이머리" 결정립 경계가 소스에서 드레인으로 흐르는 전류 방향과 평행한 경우보다는 상대적으로 우수하다.
한편, 앞서 살펴본 바와 같이, 도 5a에서와 같이 전하 캐리어가 많은 수의 결정립 경계("세컨더리" 결정립 경계)를 가로질러 이동해야 하는 경우에는 (즉, "프라이머리" 결정립 경계가 전류 방향과 평행한 경우) 전하 캐리어에 대한 트랩인 결정립 경계의 수가 증가하여 전류 특성은 나쁘나, 반면에 액티브 채널의 기판 내에 위치 변화에 대한 변동성이 작으므로 (즉, 결정립 경계가 1개에서 2개로 바뀔 때의 변동성과 결정립 경계가 100개에서 102개로 바뀔 때의 변동성 차이) TFT의 균일성이 확보될 수 있다. 이는 도 5b에 도시된 Vth 곡선을 살펴보면, Vth가 일정하게 유지되고 있음을 알 수 있다.
즉, "프라이머리" 결정립 경계는 결정립 경계의 숫자의 변환에 따라 전류 이동에 따른 변동성이 크나, "세컨더리" 결정립 경계는 결정립 경계 숫자의 변화에 따라 전류 이동에 따른 변동성이 작게 된다.
따라서, 본 발명에서는 디스플레이 디바이스에서 TFT의 균일성이 특히 요구되고 있는 영역인 디스플레이 영역은 화소가 배치된 영역으로 전류 특성보다는 TFT의 균일성이 요구되므로, 도 4b에서와 같이, "프라이머리" 결정립 경계가 전류의 흐름 방향에 대하여 평행하도록 제작한다.
물론 "프라이머리" 결정립 경계가 전류의 흐름 방향과 일정한 각도를 이루어도 균일성에는 커다란 영향이 없다. 그 각도는 - 30 °내지 30°인 것이 바람직하다.
한편, 전류의 이동도는 배리어가 될 수 있는 결정립 경계가 적을수록 바람직하다. 따라서, 다수의 "세컨더리" 결정립 경계가 전류의 흐름에 미치는 영향이 작아지고 "프라이머리" 결정립 경계가 전류의 이동에 미치는 영향이 커지게 되도록 구동 영역은 제작되는 것이 바람직하며, "프라이머리" 결정립 경계와 전류의 흐름 방향이 이루는 각도는 구동 영역에서는 30 °내지 150 °인 것이 바람직하다.
더욱 바람직하기로는 도 4a에서와 같이, "프라이머리" 결정립 경계가 전류의 흐름 방향에 대하여 수직이 되도록 제작한다.
한편, 본 발명에서 사용되는 다결정 실리콘 기판은 SLS(Sequential Lateral Solidification) 방법으로 결정립을 일정한 방향으로 성장시킬 수 있다.
상기 디바이스로는 반도체 디바이스 또는 디스플레이 디바이스이면 무관하며, 디스플레이 디바이스로는 액정 표시 장치(LCD) 또는 유기 전계 발광 소자(EL)를 사용하는 것이 바람직하다.
본 발명에 따라 제조된 TFT는 SLS 방법을 이용하여 디스플레이 어레이의 구동 TFT를 제작할 경우 액티브 채널의 방향을 세컨더리 그레인 바운더리와 수직하게 설계함으로써 Vth 및 이동도 특성을 균일하게 하고 전 화면에 걸쳐 Vth의 불균일에 의해 발생하는 디스플레이의 휘도 불균일성을 방지할 수 있다.
도 1a는 동일한 결정립 크기 Gs 및 액티브 채널 차원 L ×W에 대하여 치명적인 결정립 경계의 수가 2인 TFT의 개략적인 단면을 도시한 도면이고, 도 1b는 치명적인 결정립 경계의 수가 3인 TFT의 개략적인 단면을 도시한 도면이다.
도 2a 및 도 2b는 종래 기술에 따라 SLS 결정화법에 의하여 형성된 입자 크기가 큰 실리콘 그레인을 포함한 TFT의 액티브 채널의 개략적인 단면을 도시한 도면이다.
도 3a 내지 도 3c는 또 다른 종래 기술에 따라 제조된 TFT의 액티브 채널의 개략적인 단면을 도시한 도면이다.
도 4a는 TFT의 액티브 채널 영역에서 "프라이머리" 결정립 경계가 소스에서 드레인으로 흐르는 전류의 방향과 수직이 되도록 배치된 것을 나타내는 도면이고, 도 4b는 도 4a의 배치에 따라 제작된 TFT를 기판 내 위치에 따라 측정된 Vth 곡선을 나타내는 도면이다.
도 5a는 TFT의 액티브 채널 영역에서 "프라이머리" 결정립 경계가 소스에서 드레인으로 흐르는 전류의 방향과 평행이 되도록 배치된 것을 나타내는 도면이고, 도 5b는 도 5a의 배치에 따라 제작된 TFT를 기판 내 위치에 따라 측정된 Vth 곡선을 나타내는 도면이다.

Claims (10)

  1. 디스플레이 영역인 화소 영역에 형성되며, 기판, 상기 기판 상에 형성되는 폴리 실리콘으로 이루어진 소스/드레인 영역 및 채널 영역을 구비하는 반도체층, 상기 반도체층 상부에 형성되는 게이트 절연막 및 상기 게이트 절연막 상부에 상기 채널 영역에 대응하도록 형성되는 게이트 전극을 포함하는 박막트랜지스터를 구비하는 디스플레이 디바이스에 있어서, 상기 디스플레이 영역인 화소 영역에서 상기 폴리 실리콘 기판에 형성되는 프라이머리 결정립 경계와 상기 박막 트랜지스터의 소스 영역로부터 드레인 영역으로 흐르는 전류 방향이 이루는 각도가 - 30 °내지 30 °가 되고, 상기 디스플레이 디바이스의 구동 영역에서 폴리 실리콘 기판의 프라이머리 결정립 경계와 박막 트랜지스터의 소스 영역로부터 드레인 영역으로 흐르는 전류 방향이 이루는 각도가 30 °내지 150 °가 되도록 제작된 것을 특징으로 하는 디스플레이 디바이스.
  2. 제 1항에 있어서,
    상기 프라이머리 결정립 경계와 상기 박막 트랜지스터의 소스 영역로부터 드레인 영역으로 흐르는 전류 방향이 수평이 되는 것인 디스플레이 디바이스.
  3. 제 2항에 있어서,
    상기 프라이머리 결정립 경계는 상기 박막 트랜지스터의 액티브 채널 영역에서는 일정한 개수로 존재하는 디스플레이 디바이스.
  4. 제 1항에 있어서,
    상기 디스플레이 디바이스는 유기 전계 발광 디스플레이 디바이스인 디스플레이 디바이스.
  5. 제 1항에 있어서,
    상기 폴리 실리콘 기판은 SLS(Sequential Lateral Solidification) 방법으로 제작된 것인 디스플레이 디바이스.
  6. 삭제
  7. 제 1항에 있어서,
    상기 구동 영역에서 상기 프라이머리 결정립 경계와 상기 박막 트랜지스터의 소스로부터 드레인으로 흐르는 전류 방향이 수직이 되는 것인 디스플레이 디바이스.
  8. 제 7항에 있어서,
    상기 프라이머리 결정립 경계는 상기 박막 트랜지스터의 액티브 채널 영역에서는 일정한 개수로 존재하는 디스플레이 디바이스.
  9. 제 1항에 있어서,
    상기 디스플레이 디바이스는 유기 전계 발광 디스플레이 디바이스인 디스플레이 디바이스.
  10. 제 1항에 있어서,
    상기 폴리 실리콘 기판은 SLS(Sequential Lateral Solidification) 방법으로 제작된 것인 디스플레이 디바이스.
KR10-2002-0068232A 2002-11-05 2002-11-05 특성이 우수한 디스플레이 디바이스 KR100534577B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2002-0068232A KR100534577B1 (ko) 2002-11-05 2002-11-05 특성이 우수한 디스플레이 디바이스
US10/687,993 US7750348B2 (en) 2002-11-05 2003-10-20 Display device having crystal grain boundaries providing superior driving and luminance characteristics
JP2003362745A JP2004158853A (ja) 2002-11-05 2003-10-23 特性が優秀なディスプレーデバイス
CNB2003101029780A CN1249650C (zh) 2002-11-05 2003-10-31 具有优良特性的显示器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0068232A KR100534577B1 (ko) 2002-11-05 2002-11-05 특성이 우수한 디스플레이 디바이스

Publications (2)

Publication Number Publication Date
KR20040039971A KR20040039971A (ko) 2004-05-12
KR100534577B1 true KR100534577B1 (ko) 2005-12-07

Family

ID=32171613

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0068232A KR100534577B1 (ko) 2002-11-05 2002-11-05 특성이 우수한 디스플레이 디바이스

Country Status (4)

Country Link
US (1) US7750348B2 (ko)
JP (1) JP2004158853A (ko)
KR (1) KR100534577B1 (ko)
CN (1) CN1249650C (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI389316B (zh) * 2005-09-08 2013-03-11 Sharp Kk 薄膜電晶體、半導體裝置、顯示器、結晶化方法及製造薄膜電晶體方法
WO2021030127A1 (en) * 2019-08-09 2021-02-18 Micron Technology, Inc. Transistor and methods of forming transistors
US11024736B2 (en) 2019-08-09 2021-06-01 Micron Technology, Inc. Transistor and methods of forming integrated circuitry
US11637175B2 (en) 2020-12-09 2023-04-25 Micron Technology, Inc. Vertical transistors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970076045A (ko) * 1996-05-31 1997-12-10 다까노 야스아끼 반도체 장치의 제조 방법
KR20000001168A (ko) * 1998-06-09 2000-01-15 구본준, 론 위라하디락사 박막트랜지스터 액정표시장치의 제조방법
JP2000243968A (ja) * 1999-02-24 2000-09-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3157985B2 (ja) * 1993-06-10 2001-04-23 三菱電機株式会社 薄膜トランジスタおよびその製造方法
JP3450376B2 (ja) * 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5640067A (en) 1995-03-24 1997-06-17 Tdk Corporation Thin film transistor, organic electroluminescence display device and manufacturing method of the same
JP3216861B2 (ja) * 1995-04-10 2001-10-09 シャープ株式会社 多結晶シリコン膜の形成方法および薄膜トランジスタの製造方法
WO1997045827A1 (en) * 1996-05-28 1997-12-04 The Trustees Of Columbia University In The City Of New York Crystallization processing of semiconductor film regions on a substrate, and devices made therewith
JP3641342B2 (ja) * 1997-03-07 2005-04-20 Ｔｄｋ株式会社 半導体装置及び有機ｅｌディスプレイ装置
JP3642546B2 (ja) * 1997-08-12 2005-04-27 株式会社東芝 多結晶半導体薄膜の製造方法
US6177391B1 (en) * 1999-05-27 2001-01-23 Alam Zafar One time use disposable soap and method of making
US6828587B2 (en) * 2000-06-19 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970076045A (ko) * 1996-05-31 1997-12-10 다까노 야스아끼 반도체 장치의 제조 방법
KR20000001168A (ko) * 1998-06-09 2000-01-15 구본준, 론 위라하디락사 박막트랜지스터 액정표시장치의 제조방법
JP2000243968A (ja) * 1999-02-24 2000-09-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法

Also Published As

Publication number Publication date
CN1499457A (zh) 2004-05-26
JP2004158853A (ja) 2004-06-03
US20040085268A1 (en) 2004-05-06
US7750348B2 (en) 2010-07-06
KR20040039971A (ko) 2004-05-12
CN1249650C (zh) 2006-04-05

Similar Documents

Publication Publication Date Title
KR100483985B1 (ko) 박막 트랜지스터용 다결정 실리콘 박막 및 이를 사용한디바이스
US7791076B2 (en) Thin film transistor having a three-portion gate electrode and liquid crystal display using the same
KR100462862B1 (ko) 티에프티용 다결정 실리콘 박막 및 이를 이용한디스플레이 디바이스
US8987120B2 (en) Flat panel display device comprising polysilicon thin film transistor and method of manufacturing the same
KR100975523B1 (ko) 조절된 이동도를 가지는 반도체 소자 및 이를 적용한 ｔｆｔ
KR100534577B1 (ko) 특성이 우수한 디스플레이 디바이스
KR100552958B1 (ko) 다결정 실리콘 박막 트랜지스터를 포함하는 평판 표시소자 및 그의 제조 방법
KR100483987B1 (ko) 티에프티용 다결정 실리콘 박막 및 이를 사용한 디바이스
KR100544117B1 (ko) 박막 트랜지스터를 구비한 평판표시장치
KR100501700B1 (ko) 엘디디/오프셋 구조를 구비하고 있는 박막 트랜지스터
KR100454751B1 (ko) 듀얼 또는 멀티플 게이트를 사용하는 티에프티의 제조 방법
KR100514179B1 (ko) 박막 트랜지스터 및 이를 사용하는 유기 전계 발광 소자
KR100534576B1 (ko) 다중 게이트를 갖는 박막 트랜지스터
KR100542991B1 (ko) 다결정 실리콘 박막 트랜지스터를 포함하는 평판 표시 소자
KR101483629B1 (ko) 박막 트랜지스터 및 그 제조방법
KR100542992B1 (ko) 다결정 실리콘 박막 트랜지스터를 포함하는 평판 표시 소자
US20040163585A1 (en) Method for manufacturing polycrystalline silicon thin film and thin film transistor fabricated using polycrystalline silicon thin film manufactured by the manufacturing
KR100507345B1 (ko) 엘디디 구조를 구비하고 있는 박막 트랜지스터 및 이를사용하는 평판 표시 소자
US20170133516A1 (en) Array substrate and method for manufacturing the array substrate and display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171129

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 15