KR100514179B1 - 박막 트랜지스터 및 이를 사용하는 유기 전계 발광 소자 - Google Patents

박막 트랜지스터 및 이를 사용하는 유기 전계 발광 소자 Download PDF

Info

Publication number
KR100514179B1
KR100514179B1 KR10-2002-0071998A KR20020071998A KR100514179B1 KR 100514179 B1 KR100514179 B1 KR 100514179B1 KR 20020071998 A KR20020071998 A KR 20020071998A KR 100514179 B1 KR100514179 B1 KR 100514179B1
Authority
KR
South Korea
Prior art keywords
active channel
primary
thin film
tft
film transistor
Prior art date
Application number
KR10-2002-0071998A
Other languages
English (en)
Other versions
KR20040043729A (ko
Inventor
박지용
박혜향
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2002-0071998A priority Critical patent/KR100514179B1/ko
Priority to US10/370,496 priority patent/US20030193069A1/en
Priority to CNA031411223A priority patent/CN1503376A/zh
Priority to JP2003274980A priority patent/JP2004172569A/ja
Priority to EP03090388A priority patent/EP1422760A3/en
Publication of KR20040043729A publication Critical patent/KR20040043729A/ko
Application granted granted Critical
Publication of KR100514179B1 publication Critical patent/KR100514179B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor

Abstract

본 발명은 특성 및 균일성이 우수한 박막 트랜지스터 및 그를 사용하는 유기 전계 발광 소자에 관한 것으로, 다결정 실리콘의 프라이머리 결정립 경계가 드레인 영역과 액티브 채널 영역의 경계와 만나지 않는 것을 특징으로 하는 박막 트랜지스터를 제공함으로써 전류 특성 및 균일성이 우수한 박막 트랜지스터를 제공할 수 있으므로 성능이 우수한 유기 전계 발광 소자에 사용될 수 있다.

Description

박막 트랜지스터 및 이를 사용하는 유기 전계 발광 소자{THIN FILM TRANSISTOR AND ELECTORLUMINESCENT DISPLAY DEVICE USING THEREOF}
[산업상 이용분야]
본 발명은 전류 특성 및 균일성이 우수한 박막 트랜지스터 및 그를 사용하는 유기 전계 발광 소자에 관한 것으로서, 더욱 상세하게는 SLS 결정화 기술을 사용하여 다결정 실리콘을 제작하고 이를 사용하는 전류 특성 및 균일성이 우수한 박막 트랜지스터 및 이를 사용하는 유기 전계 발광 소자에 관한 것이다.
[종래 기술]
다결정 실리콘을 이용한 TFT(Thin Film Transistor) 제작시, 액티브 채널(active channel) 영역 내에 포함되는 다결정 실리콘의 결정립 경계에 존재하는 원자 가표(dangling bonds) 등의 결합 결함은 전하 캐리어(electric charge carrier)에 대하여 트랩(trap)으로 작용하는 것으로 알려져 있다.
따라서, 결정립의 크기, 크기 균일성, 수와 위치, 방향 등은 문턱 전압(Vth), 문턱치 경사(subthreshold slope), 전하 수송 이동도(charge carrier mobility), 누설 전류(leakage current), 및 디바이스 안정성(device stability) 등과 같은 TFT 특성에 직접 또는 간접적으로 치명적인 영향을 줄 수 있음은 물론, TFT를 이용한 액티브 매트릭스 디스플레이(active matrix display) 기판 제작시 결정립의 위치에 따라서도 TFT의 균일성에도 치명적인 영향을 줄 수 있다.
이때, 디스플레이 디바이스의 전체 기판 위에 TFT의 액티브 채널 영역 내에 포함되는 치명적인 결정립 경계(이하, "프라이머리(primary)" 결정립 경계라 칭함)의 수는 결정립의 크기, 기울어짐 각도 θ, 액티브 채널의 차원(dimension)(길이(L), 폭(W))과 기판 상의 각 TFT의 위치에 따라 같거나 달라질 수 있다(도 1a 및 도 1b).
도 1a 및 도 1b에서와 같이, 결정립 크기 Gs, 액티브 채널 차원(dimension) L ×W, 기울어짐 각도 θ에 대하여 액티브 채널 영역에 포함될 수 있는 "프라이머리" 결정립 경계의 수는, 최대 결정립 경계의 수를 Nmax라 할 때, 즉 TFT 기판 또는 디스플레이 디바이스 상의 위치에 따라 액티브 채널 영역 내에 포함되는 "프라이머리" 결정립 경계의 수는 Nmax(도 1a의 경우 3개) 또는 Nmax -1(도 1b의 경우 2개)개가 될 것이며, 모든 TFT에 대하여 Nmax의 "프라이머리" 결정립 경계의 수가 액티브 채널 영역 내에 포함될 때 가장 우수한 TFT 특성의 균일성이 확보될 수 있다. 즉, 각각의 TFT가 동일한 수의 결정립 경계를 갖는 것이 많을수록 균일성이 우수한 디바이스를 얻을 수 있다.
반면, Nmax 개의 "프라이머리" 결정립 경계의 수를 포함하는 TFT의 수와 Nmax -1개의 "프라이머리" 결정립 경계의 수를 포함하는 TFT의 수가 동일하다면, TFT 기판 또는 디스플레이 디바이스 상에 있는 TFT 특성 중 균일성 면에서 가장 나쁘리라 쉽게 예상할 수 있다.
이에 대하여, SLS(Sequential Lateral Solidification) 결정화 기술을 이용하여 기판 상에 다결정 또는 단결정인 입자가 거대 실리콘 그레인(large silicon grain)을 형성할 수 있으며(도 2a 및 도 2b), 이를 이용하여 TFT를 제작하였을 때, 단결정 실리콘으로 제작된 TFT의 특성과 유사한 특성을 얻을 수 있는 것으로 보고되고 있다.
그러나, 액티브 매트릭스 디스플레이를 제작하기 위해서는 드라이버(driver)와 화소 배치(pixel array)를 위한 수많은 TFT가 제작되어야 한다.
예를 들어, SVGA급 해상도를 갖는 액티브 매트릭스 디스플레이의 제작에는 대략 100만개의 화소가 만들어지며, 액정 표시 소자(Liquid Crystal Display; LCD)의 경우 각 화소에는 1개의 TFT가 필요하며, 유기 발광 물질을 이용한 디스플레이(예를 들어, 유기 전계 발광 소자)에는 적어도 2개 이상의 TFT가 필요하게 된다.
따라서, 100만개 또는 200만개 이상의 TFT 각각의 액티브 채널 영역에만 일정한 숫자의 결정립을 일정한 방향으로 성장시켜 제작하는 것은 불가능하다.
이를 구현하는 방법으로는 PCT 국제 특허 WO 97/45827호에서 개시된 바와 같이, 비정질 실리콘을 PECVD, LPCVD 또는 스퍼터링법에 의하여 증착한 후 SLS 기술로 전체 기판 상의 비정질 실리콘을 다결정 실리콘으로 변환하거나, 기판 상의 선택 영역만을 결정화하는 기술이 개시되어 있다(도 2a 및 도 2b 참조).
선택 영역 역시 수 ㎛ ×수 ㎛의 차원을 갖는 액티브 채널 영역에 비하면 상당히 넓은 영역이다. 또한, SLS 기술에서 사용하는 레이저 빔 크기(laser beam size)는 대략 수 mm ×수십 mm로서 기판 상의 전체 영역 또는 선택 영역의 비정질 실리콘을 결정화하기 위해서는 필연적으로 레이저 빔 또는 스테이지(stage)의 스텝핑(stepping) 및 쉬프팅(shifting)이 필요하며, 이 때 레이저빔이 조사되는 영역간의 미스얼라인(misalign)이 존재하게 되고, 따라서, 수많은 TFT의 액티브 채널 영역 내에 포함되는 "프라이머리" 결정립 경계의 수는 달라지게 되며, 전체 기판 상 또는 드라이버 영역, 화소 셀 영역 내의 TFT는 예측할 수 없는 불균일성을 갖게 된다. 이러한 불균일성은 액티브 매트릭스 디스플레이 디바이스를 구현하는데 있어서 치명적인 악영향을 미칠 수 있다.
또한, 미국 특허 제6,177,391호에서는 SLS 결정화 기술을 이용하여 거대 입자 실리콘 그레인(large silicon grain)을 형성하여 드라이버와 화소 배치를 포함한 LCD 디바이스용 TFT 제작시 액티브 채널 방향이 SLS 결정화 방법에 의하여 성장된 결정립 방향에 대하여 평행한 경우 전하 캐리어(electric charge carrier) 방향에 대한 결정립 경계의 배리어(barrier) 효과가 최소가 되며(도 3a), 따라서, 단결정 실리콘에 버금가는 TFT 특성을 얻을 수 있는 반면, 액티브 채널 방향과 결정립 성장 방향이 90 °인 경우 TFT 특성이 전하 캐리어(electric charge carrier)의 트랩으로 작용하는 많은 결정립 경계가 존재하게 되며, TFT 특성이 크게 저하된다(도 3b).
실제로, 액티브 매트릭스 디스플레이 제작시 구동 회로(driver circuit) 내의 TFT와 화소 셀 영역 내의 TFT는 일반적으로 90 °의 각도를 갖는 경우가 있으며, 이 때, 각 TFT의 특성을 크게 저하시키지 않으면서, TFT 간 특성의 균일성을 향상시키기 위해서는 결정 성장 방향에 대한 액티브 채널 영역의 방향을 30 °내지 60 °의 각도로 기울어지게 제작함으로써 디바이스의 균일성을 향상시킬 수 있다(도 3c).
그러나, 이 방법 역시 SLS 결정화 기술에 의해 형성되는 유한 크기의 결정립을 이용함으로써, 치명적인 결정립 경계가 액티브 채널 영역 내에 포함될 확률이 존재하며, 따라서, TFT 간 특성 차이를 야기시키는 예측할 수 없는 불균일성이 존재하게 된다는 문제점이 있다.
본 발명은 위에서 설명한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 SLS 결정화 기술을 사용하여 형성된 다결정 실리콘을 사용하여 균일성이 우수한 TFT를 제공하는 것이다.
본 발명은 상기한 목적을 달성하기 위하여,
다결정 실리콘의 프라이머리 결정립 경계가 드레인 영역과 액티브 채널 영역의 경계와 만나지 않는 것을 특징으로 하는 박막 트랜지스터를 제공한다.
또한, 본 발명은
위에서 제작된 박막 트랜지스터를 사용하는 것을 특징으로 유기 전계 발광 소자를 제공한다.
이하, 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.
액티브 매트릭스 디스플레이용 TFT 제작시 TFT 특성에 직접, 간접적으로 중대한 영향을 미치는 다결정 실리콘의 결정립이 TFT 특성 향상을 위하여 크고 규칙화되는 경우, 결정립의 유한한 크기로 인하여, 인접한 결정립 사이에는 결정립 경계가 발생한다.
본 발명에서 "결정립 크기"라 함은 확인될 수 있는 결정립 경계 사이의 거리를 말하며, 통상 오차 범위에 속하는 결정립 경계의 거리라고 정의한다.
특히, 결정립 경계가 액티브 채널(active channel) 영역 내에 존재할 때 TFT 특성에 치명적인 영향을 주는 결정립 경계, 즉, 액티브 채널 방향의 수직 방향에 대한 결정립 경계의 기울어짐 각도가 -45 °≤θ≤45 °인 "프라이머리" 결정립 경계의 경우, 다결정 실리콘 박막의 형성시 공정 정밀성의 한계로 인하여 피할 수 없는 결함이 된다.
또한, 구동 회로 기판 또는 디스플레이 기판 상에 제작되는 TFT 액티브 채널 영역 내에 포함되는 "프라이머리" 결정립 경계의 수는 결정립의 크기, 방향, 액티브 채널의 차원 등에 따라 달라질 수 있고(도 4), 따라서, 제작되는 TFT 및 디스플레이의 특성이 불균일하게 되거나, 심지어 구동이 되지 않게 된다.
본 발명에서는 이와 같이 '프라이머리' 결정립 경계의 위치가 TFT 특성에 큰 영향을 미치는 것에 착안하여 '프라이머리' 결정립 경계의 위치를 조정함으로써 TFT의 특성을 향상시켰다.
도 5는 '프라이머리' 결정립 경계의 폭이 나타나도록 폴리실리콘 기판을 절단한 단면을 나타내는 사진으로, '프라이머리' 결정립 경계는 폴리실리콘 결정면의 굴곡이 나타나기 시작한 양 끝점 사이의 부분(도 5에서 a)으로 통상적으로 약 1 ㎛의 길이를 갖는다.
도 6a는 본 발명의 일실시예에 따라 제작된 TFT의 단면을 개략적으로 도시한 도면이고, 도 6b는 도 6a의 TFT의 소스 드레인 전류와 게이트 전압과의 관계를 나타내는 그래프이다.
도 6a에서와 같이, 게이트의 액티브 채널 영역과 드레인이 만나는 접점(선)에서 '프라이머리' 결정립 경계가 일정 거리 떨어져 있는 경우에는 도 6b에서 볼 수 있는 바와 같이, 게이트 전압에 따른 소스 드레인 전류의 변동성이 없이 일정한 곡선, 즉 소위 "험프"가 발생하지 않은 것을 알 수 있다.
위에서 게이트의 액티브 채널 영역과 드레인이 만나는 접점(선)에서 '프라이머리' 결정립 경계가 떨어져 있어야 하는 거리는 도 5에서 볼 수 있는 바와 같이, 프라이머리 결정립 경계의 폭이 액태브 채널 영역의 경계와 겹치지 않는 경우이다.
도 7은 험프가 발생하지 않는 경우로서 플라이머리 결정립 경계가 액티브 채널 영역의 경계와는 상당거리 떨어져 있는 것을 알 수 있다.
도 8a는 비교예로서 제작된 TFT의 단면을 개략적으로 도시한 도면이고, 도 8b는 도 8a의 TFT의 소스 드레인 전류와 게이트 전압과의 관계를 나타내는 그래프이다.
도 8a에서는 게이트의 액티브 채널 영역과 드레인이 만나는 접점(선)과 '프라이머리' 결정립 경계의 폭이 겹치는 경우에는 도 8b에서 볼 수 있는 바와 같이 게이트 전압에 따라 소스 드레인 전류의 변동성이 나타나는 "험프(hump)"가 발생한다. 따라서, 게이트의 액티브 채널 영역과 드레인이 만나는 접점(선)에는 '프라이머리' 결정립 경계가 겹치지 않는 것이 바람직하다.
도 9는 "험프"가 발생한 예로서 사진에서 알 수 있는 바와 같이, 액티브 채널 영역의 경계와 '프라이머리" 결정립 경계의 폭이 겹치는 경우, 즉, 만나는 것을 알 수 있다.
따라서, 도 6a에서와 같이 험프가 발생하지 않는 경우에는 전류 특성이 일정하게 유지될 수 있으므로 균일성이 우수한 TFT를 제공할 수 있으나, 도 8a에서와 같이 험프가 발생하는 경우에는 전류 특성이 일정치 않으므로 TFT의 균일성이 나빠지게 된다.
본 발명에서는 '프라이머리' 결정립 경계와 소스 드레인의 전류가 흐르는 방향이 수직이 되도록, 즉 '프라이머리' 결정립 경계와 액티브 채널 방향이 평행이 되도록 하거나, '프라이머리' 결정립 경계와 액티브 채널 방향이 -45 °≤θ≤45 °의 각도를 이루어도 무관한다.
또한, 상기 '프라이머리' 결정립 경계가 게이트의 액티브 채널 영역 상에는 존재하지 않아도 가능하며, 액티브 채널 영역 내에 존재할 수 있는 '프라이머리' 결정립 경계의 수와는 무관하다.
그러므로, '프라이머리' 결정립의 크기가 액티브 채널의 폭보다 큰 경우에도 위에서 설명한 바와 같은 '험프'와 같은 현상은 발생하지 않으므로 TFT의 균일성을 확보할 수 있다.
한편, 상기 다결정 실리콘은 SLS(Sequential Lateral Solidification) 기술로 형성한다.
위에서 제조된 박막 트랜지스터는 전류 특성 등 균일성이 우수하므로 이러한 조건을 요구하는 디스플레이 디바이스에 사용될 수 있고, 유기 전계 발광 소자 등에 사용되는 것이 바람직하다.
본 발명에 따른 TFT는 드레인과 액티브 채널 영역이 접하는 영역에서 가능한한 멀리 '프라이머리' 결정립 경계를 형성하도록 하여 험프 발생을 최대한 억제함으로써 우수한 특성의 TFT를 제공할 수 있다.
도 1a는 동일한 결정립 크기 Gs 및 액티브 채널 차원 L ×W에 대하여 치명적인 결정립 경계의 수가 2인 TFT의 개략적인 단면을 도시한 도면이고, 도 1b는 치명적인 결정립 경계의 수가 3인 TFT의 개략적인 단면을 도시한 도면이다.
도 2a 및 도 2b는 종래 기술에 따라 SLS 결정화법에 의하여 형성된 입자 크기가 큰 실리콘 그레인을 포함한 TFT의 액티브 채널의 개략적인 단면을 도시한 도면이다.
도 3a 내지 도 3c는 또 다른 종래 기술에 따라 제조된 TFT의 액티브 채널의 개략적인 단면을 도시한 도면이다.
도 4는 구동 회로 기판 또는 디스플레이 상에 제작되는 TFT의 특성에 치명적인 영향을 줄 수 있는 치명적인 결정립 경계의 수가 TFT의 위치에 따라 달라질 수 있음을 나타내는 개략도이다.
도 5는 프라이머리 결정립 경계의 폭이 나타나도록 폴리실리콘 기판을 절단한 단면을 나타내는 사진이다.
도 6a는 본 발명의 일실시예에 따라 제작된 TFT의 단면을 개략적으로 도시한 도면이고, 도 6b는 도 6a의 TFT의 소스 드레인 전류와 게이트 전압과의 관계를 나타내는 그래프이다.
도 7은 프라이머리 그레인 바운더리가 드레인 영역과 액티브 채널 영역의 경계로부터 멀리 떨어져 있는 경우로 험프가 발생한 것을 나타내는 사진이다.
도 8a는 비교예로서 제작된 TFT의 단면을 개략적으로 도시한 도면이고, 도 8b는 도 8a의 TFT의 소스 드레인 전류와 게이트 전압과의 관계를 나타내는 그래프이다.
도 9는 프라이머리 그레인 바운더리가 드레인 영역과 액티브 채널 영역의 경계와 만나는 것으로 험프가 발생한 것을 나타내는 사진이다.

Claims (7)

  1. 다결정 실리콘 층을 반도체층으로 사용하는 박막 트랜지스터에 있어서, 상기 다결정 실리콘층은 SLS 결정화 방법에 의하여 형성되며, 상기 다결정 실리콘층의 프라이머리 결정립 경계의 폭이 드레인 영여과 액티브 채널 영역의 경계와 만나지않으며, 상기 프라이머리 결정립 경계의 폭은 1 ㎛ 이하인 것을 특징으로 하는 박막 트랜지스터.
  2. 삭제
  3. 제 1항에 있어서,
    상기 프라이머리 결정립의 크기가 상기 액티브 채널 영역의 폭보다 큰 박막 트랜지스터.
  4. 제 1항에 있어서,
    상기 프라이머리 결정립 경계와 상기 액티브 채널 영역이 서로 평행하게 배치된 박막 트랜지스터.
  5. 제 1항에 있어서,
    상기 프라이머리 결정립 경계와 상기 액티브 채널 영역이 이루는 각도가 -45 °≤θ≤45 °인 박막 트랜지스터.
  6. 삭제
  7. 제 1항의 박막 트랜지스터를 사용하는 것을 특징으로 유기 전계 발광 소자.
KR10-2002-0071998A 2002-04-11 2002-11-19 박막 트랜지스터 및 이를 사용하는 유기 전계 발광 소자 KR100514179B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2002-0071998A KR100514179B1 (ko) 2002-11-19 2002-11-19 박막 트랜지스터 및 이를 사용하는 유기 전계 발광 소자
US10/370,496 US20030193069A1 (en) 2002-04-11 2003-02-24 Thin film transistor and organic electroluminescent device using the same
CNA031411223A CN1503376A (zh) 2002-11-19 2003-06-09 薄膜晶体管和使用该薄膜晶体管的有机电致发光设备
JP2003274980A JP2004172569A (ja) 2002-11-19 2003-07-15 均一性に優れた薄膜トランジスタ及びこれを用いる有機電界発光素子
EP03090388A EP1422760A3 (en) 2002-11-19 2003-11-17 Thin film transistors and organic electroluminescent device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0071998A KR100514179B1 (ko) 2002-11-19 2002-11-19 박막 트랜지스터 및 이를 사용하는 유기 전계 발광 소자

Publications (2)

Publication Number Publication Date
KR20040043729A KR20040043729A (ko) 2004-05-27
KR100514179B1 true KR100514179B1 (ko) 2005-09-13

Family

ID=32226320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0071998A KR100514179B1 (ko) 2002-04-11 2002-11-19 박막 트랜지스터 및 이를 사용하는 유기 전계 발광 소자

Country Status (5)

Country Link
US (1) US20030193069A1 (ko)
EP (1) EP1422760A3 (ko)
JP (1) JP2004172569A (ko)
KR (1) KR100514179B1 (ko)
CN (1) CN1503376A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1324540C (zh) * 2003-06-05 2007-07-04 三星Sdi株式会社 具有多晶硅薄膜晶体管的平板显示装置
KR100611659B1 (ko) * 2004-07-07 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
CN100377386C (zh) * 2004-12-15 2008-03-26 友达光电股份有限公司 选择性激光结晶的方法及其制造的显示面板
CN104538402B (zh) * 2014-12-30 2018-01-23 京东方科技集团股份有限公司 阵列基板及其制作方法、和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133807A (ja) * 1998-10-22 2000-05-12 Seiko Epson Corp 多結晶シリコン薄膜トランジスタ
JP2000208771A (ja) * 1999-01-11 2000-07-28 Hitachi Ltd 半導体装置、液晶表示装置およびこれらの製造方法
JP2000331932A (ja) * 1999-05-18 2000-11-30 Hitachi Ltd 多結晶半導体薄膜，その製造方法，半導体装置，半導体装置の製造方法および電子装置
KR20010071526A (ko) * 1998-07-06 2001-07-28 모리시타 요이찌 박막 트랜지스터와 액정표시장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0390608B1 (en) * 1989-03-31 1999-06-09 Canon Kabushiki Kaisha Method for forming semiconductor thin-film and resulting semiconductor thin-film
US5373803A (en) * 1991-10-04 1994-12-20 Sony Corporation Method of epitaxial growth of semiconductor
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
JP2975973B2 (ja) * 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2762215B2 (ja) * 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
TW279275B (ko) * 1993-12-27 1996-06-21 Sharp Kk
US5498904A (en) * 1994-02-22 1996-03-12 Sanyo Electric Co., Ltd. Polycrystalline semiconductive film, semiconductor device using the same and method of manufacturing the same
JP3897826B2 (ja) * 1994-08-19 2007-03-28 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
US5640067A (en) * 1995-03-24 1997-06-17 Tdk Corporation Thin film transistor, organic electroluminescence display device and manufacturing method of the same
JP3641342B2 (ja) * 1997-03-07 2005-04-20 Ｔｄｋ株式会社 半導体装置及び有機ｅｌディスプレイ装置
KR100292048B1 (ko) * 1998-06-09 2001-07-12 구본준, 론 위라하디락사 박막트랜지스터액정표시장치의제조방법
KR100271813B1 (ko) * 1998-09-28 2000-11-15 구본준 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터및 그 제조방법
KR100324871B1 (ko) * 1999-06-25 2002-02-28 구본준, 론 위라하디락사 박막트랜지스터 제조방법
US6602765B2 (en) * 2000-06-12 2003-08-05 Seiko Epson Corporation Fabrication method of thin-film semiconductor device
US6451631B1 (en) * 2000-08-10 2002-09-17 Hitachi America, Ltd. Thin film crystal growth by laser annealing
JP2002110542A (ja) * 2000-09-28 2002-04-12 Toshiba Corp Ｓｉ系半導体薄膜の製造方法、薄膜トランジスタ
JP3859978B2 (ja) * 2001-02-28 2006-12-20 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上の半導体材料膜に横方向に延在する結晶領域を形成する装置
KR100483985B1 (ko) * 2001-11-27 2005-04-15 삼성에스디아이 주식회사 박막 트랜지스터용 다결정 실리콘 박막 및 이를 사용한디바이스

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010071526A (ko) * 1998-07-06 2001-07-28 모리시타 요이찌 박막 트랜지스터와 액정표시장치
JP2000133807A (ja) * 1998-10-22 2000-05-12 Seiko Epson Corp 多結晶シリコン薄膜トランジスタ
JP2000208771A (ja) * 1999-01-11 2000-07-28 Hitachi Ltd 半導体装置、液晶表示装置およびこれらの製造方法
JP2000331932A (ja) * 1999-05-18 2000-11-30 Hitachi Ltd 多結晶半導体薄膜，その製造方法，半導体装置，半導体装置の製造方法および電子装置

Also Published As

Publication number Publication date
KR20040043729A (ko) 2004-05-27
US20030193069A1 (en) 2003-10-16
EP1422760A3 (en) 2004-06-30
JP2004172569A (ja) 2004-06-17
CN1503376A (zh) 2004-06-09
EP1422760A2 (en) 2004-05-26

Similar Documents

Publication Publication Date Title
KR100483985B1 (ko) 박막 트랜지스터용 다결정 실리콘 박막 및 이를 사용한디바이스
US7777226B2 (en) Polycrystalline silicon thin film, fabrication method thereof, and thin film transistor without directional dependency on active channels fabricated using the same
US8987120B2 (en) Flat panel display device comprising polysilicon thin film transistor and method of manufacturing the same
KR100462862B1 (ko) 티에프티용 다결정 실리콘 박막 및 이를 이용한디스플레이 디바이스
US7791076B2 (en) Thin film transistor having a three-portion gate electrode and liquid crystal display using the same
KR101100959B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 표시 장치
KR100483987B1 (ko) 티에프티용 다결정 실리콘 박막 및 이를 사용한 디바이스
KR100552958B1 (ko) 다결정 실리콘 박막 트랜지스터를 포함하는 평판 표시소자 및 그의 제조 방법
KR100514179B1 (ko) 박막 트랜지스터 및 이를 사용하는 유기 전계 발광 소자
KR100975523B1 (ko) 조절된 이동도를 가지는 반도체 소자 및 이를 적용한 ｔｆｔ
KR100501700B1 (ko) 엘디디/오프셋 구조를 구비하고 있는 박막 트랜지스터
KR100454751B1 (ko) 듀얼 또는 멀티플 게이트를 사용하는 티에프티의 제조 방법
KR100534577B1 (ko) 특성이 우수한 디스플레이 디바이스
KR100534576B1 (ko) 다중 게이트를 갖는 박막 트랜지스터
KR100542991B1 (ko) 다결정 실리콘 박막 트랜지스터를 포함하는 평판 표시 소자
KR100542992B1 (ko) 다결정 실리콘 박막 트랜지스터를 포함하는 평판 표시 소자
KR101483629B1 (ko) 박막 트랜지스터 및 그 제조방법
US20040163585A1 (en) Method for manufacturing polycrystalline silicon thin film and thin film transistor fabricated using polycrystalline silicon thin film manufactured by the manufacturing
KR100507345B1 (ko) 엘디디 구조를 구비하고 있는 박막 트랜지스터 및 이를사용하는 평판 표시 소자
KR20080000016A (ko) 다결정실리콘 결정립의 제조방법 및 이를 이용한박막트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180829

Year of fee payment: 14