KR20080000016A - 다결정실리콘 결정립의 제조방법 및 이를 이용한박막트랜지스터의 제조방법 - Google Patents

다결정실리콘 결정립의 제조방법 및 이를 이용한박막트랜지스터의 제조방법 Download PDF

Info

Publication number
KR20080000016A
KR20080000016A KR1020060057198A KR20060057198A KR20080000016A KR 20080000016 A KR20080000016 A KR 20080000016A KR 1020060057198 A KR1020060057198 A KR 1020060057198A KR 20060057198 A KR20060057198 A KR 20060057198A KR 20080000016 A KR20080000016 A KR 20080000016A
Authority
KR
South Korea
Prior art keywords
grain
line width
layer
forming
crystal
Prior art date
Application number
KR1020060057198A
Other languages
English (en)
Inventor
박지용
김동범
정세진
김정현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060057198A priority Critical patent/KR20080000016A/ko
Publication of KR20080000016A publication Critical patent/KR20080000016A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Abstract

단일 그레인으로 일방향으로 임의의 길이로 신장시키는 다결정실리콘 결정립의 제조방법 및 이를 이용한 박막트랜지스터의 제조방법이 개시된다. 아몰퍼스실리콘층 상에 수마이크로미터의 선폭을 갖는 스캔라인에 레이저빔을 조사하여, 선폭방향으로 성장하여 형성된 제1 결정립 및 상기 선폭방향의 역방향으로 성장하여 상기 제1 결정립과 그레인 경계(grain boundary)를 형성하는 제2 결정립을 형성한다. 제1 결정립과 제2 결정립 간의 그레인 경계를 포함하도록 선폭방향으로 이동된 스캔라인에 레이저빔을 조사하여, 선폭방향으로 제1 결정립의 일부로부터 단일 그레인으로 성장하여 형성된 제3 결정립을 형성한다. 따라서, 아몰퍼스실리콘층을 액티브층으로 하는 박막트랜지스터보다 특성이 우수한 박막트랜지스터를 제공할 수 있다.
아몰퍼스실리콘, 다결정실리콘, 레이저, 결정화, 그레인

Description

다결정실리콘 결정립의 제조방법 및 이를 이용한 박막트랜지스터의 제조방법{METHOD OF FORMING POLY SILICON CRYSTALLIZATION AND METHOD OF MANUFACTURING THIN FILM TRANSISTOR USING THE METHOD}
도 1은 본 발명의 일 실시예에 따른 다결정실리콘 결정립의 제조방법을 도시한 사시도이다.
도 2는 도 1에 도시된 아몰퍼스실리콘층을 I-I' 선을 따라 절단한 단면도이다.
도 3은 도 2에 도시된 용융영역에서 측방향으로 성장하는 제1 및 제2 결정립들을 도시한 단면도이다.
도 4는 도 2에 도시된 용융영역에 형성된 제1 및 제2 결정립들을 도시한 단면도이다.
도 5는 도 4에 도시된 제1 및 제2 결정립들의 평면도이다.
도 6은 스캔라인을 변경한 후 레이저가 조사되는 아몰퍼스실리콘층의 단면도이다.
도 7은 도 6에 도시된 제1 및 제2 결정립들을 도시한 단면도이다.
도 8은 도 6에 도시된 제1 결정립으로부터 성장한 제3 결정립을 도시한 단면도이다.
도 9는 도 8에 도시된 제3 및 제4 결정립들을 도시한 평면도이다.
도 10은 도 1 내지 도 9에 도시된 공정들을 통해 제조된 다결정실리콘 결정립을 도시한 단면도이다.
도 11 내지 도 14는 본 발명의 일 실시예에 따른 박막트랜지스터의 제조방법을 도시한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 기판 30 : 아몰퍼스실리콘층
50 : 다결정실리콘 결정립 SL : 스캔라인
W : 선폭 D1 : 선폭방향
D2 : 역방향 P : 피치
T1, T2 : 돌기부 C1, C2, C3, C4 : 결정립
G : 그루브
본 발명은 다결정실리콘 결정립의 제조방법 및 이를 이용한 박막트랜지스터의 제조방법에 관한 것이다. 보다 상세하게는, 그레인 사이즈를 일 방향을 따라 임의로 증가시키는 다결정실리콘 결정립의 제조방법 및 이를 이용한 박막트랜지스터의 제조방법에 관한 것이다.
일반적으로, 휴대 전화기의 출현과 평판 디스플레이 패널에 대한 필요성 때 문에, 박막트랜지스터를 포함하는 전자 디스플레이와 액정표시장치는 놀라운 성장을 해 오고 있고, CRT 디스플레이와 견줄 수 있는 전 색상 디스플레이가 실현되는 단계까지 성장하였다. 비정실 실리콘(a-Si:H)을 반도체층으로 사용하는 박막트랜지스터는 주로 큰 유리기판에 적용되고, 저가이며 액정 구동의 요구에 잘 부합하므로, 능동 매트릭스 액정 표시장치에서 화소충전 장치로서 널리 이용되고 있다.
그러나, 최근에는 보다 우수한 대비비, 컬러의 균일성, 고휘도 및 광시야각 등에 대한 요구와, 모바일 표시장치의 표시패널과 같이 작은 사이즈이면서 많은 정보를 표시하는 디스플레이에 대한 빠른 성장의 필요성 때문에, 유기 발광 다이오드(organic light emissive diode) 및 폴리머 재료 기반 발광 다이오드와 같은 새로운 기술에 대한 관심이 증가하게 되었다.
이러한 요구는 능동 매트릭스 디스플레이 장치용 박막트랜지스터에 사용되는 반도체층 재료의 특성을 향상시키는 방향으로 나아가고 있다, 즉, 비정질 실리콘(a-Si:H) 박막이 제공할 수 있는 것 보다 높은 안정성과 더 급속한 충전 특성을 필요로 한다.
다결정실리콘(폴리실리콘)은 능동매트릭스 유기 발광 다이오드를 사용하는 표시패널에서, 상기 박막트랜지스터의 반도체층 물질로 사용될 수 있는 잠재력을 가진 물질이다. 이 층은 상기 유기 발광 다이오드의 구동에 필수적인 이동도 및 안정성을 상기 박막트랜지스터에 제공할 수 있다.
상기 다결정실리콘층을 형성하는 방법은 다양하지만, 일반적으로 엑시머 레이저 펄스를 아몰퍼스실리콘층에 조사하여 순간적으로 용융 및 재결정화를 통해 제 조한다.
그러나, 상기 다결정실리콘층이 상기 박막트랜지스터의 반도층으로 사용되기 위해서는 실리콘 결정립의 사이즈 및 분포의 균일성이 요구되는 기준값 이상으로 향상되어야 한다. 특히, 다결정실리콘층에서 실리콘 결정립의 사이즈가 작을수록 실리콘 결정립들 간의 경계(grain boundary)가 증가하고, 결정립들 간의 경계가 증가할수록 박막트랜지스터의 반도체층으로서 특성이 저하된다.
따라서, 상기 박막트랜지스터의 반도체층으로서 아몰퍼스실리콘층보다 우수한 특성을 갖는 다결정실리콘층을 사용하기 위해서는 실리콘 결정립의 사이즈를 증가시킬 수 있는 공정조건이 요구된다.
이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 그레인 사이즈를 측방향으로 임의의 크기로 증가시키는 다결정실리콘 결정립의 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 다결정실리콘 결정립의 제조방법을 이용한 박막트랜지스터의 제조방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위하여, 일 실시예에 따른 다결정실리콘 결정립의 제조방법은 아몰퍼스실리콘층 상에 수마이크로미터의 선폭을 갖는 스캔라인에 레이저빔을 조사하여, 상기 선폭방향으로 성장하여 형성된 제1 결정립 및 상기 선폭방향의 역방향으로 성장하여 상기 제1 결정립과 그레인 경계(grain boundary)를 형성하는 제2 결정립을 형성하는 단계와, 상기 그레인 경계를 포함하도록 상기 선폭방향으로 이동된 스캔라인에 상기 레이저빔을 조사하여, 상기 선폭방향으로 상기 제1 결정립의 일부로부터 단일 그레인으로 성장하여 형성된 제3 결정립을 형성하는 단계를 포함한다.
상기 스캔라인을 이동시키는 공정은 상기 아몰퍼스실리콘층이 형성된 기판을 상기 역방향으로 상기 제1 결정립의 폭보다 작은 피치만큼 이동시켜 수행하는 것을 특징으로 한다. 상기 피치는 0.5 내지 3 마이크로미터(μm)인 것이 바람하며, 상기 선폭은 4 내지 10 마이크로미터인 것이 바람직하다.
상기한 본 발명의 다른 목적을 실현하기 위하여, 일 실시예에 따른 박막트랜지스터의 제조방법은 박막트랜지스터의 소스전극 및 드레인전극을 연결하는 액티브층의 제조에서, 게이트전극, 소스전극 및 드레인전극과 오버랩되는 액티브 영역에 아몰퍼스실리콘층을 형성하는 단계와, 상기 아몰퍼스실리콘층에 4 내지 10 마이크로미터의 선폭을 갖는 스캔라인을 상기 선폭방향으로 절반이상 중첩되도록 이동시키면서, 반복적으로 레이저빔을 조사하여 상기 선폭방향을 따라 단일 그레인으로 성장된 다결정실리콘 결정립층을 형성하는 단계를 포함한다.
상기 다결정실리콘 결정립층을 상기 소스전극으로부터 드레인전극을 향하는 방향 또는 그 역방향으로 성장시키는 것을 특징으로 한다.
이러한 다결정실리콘 결정립의 제조방법 및 이를 이용한 박막트랜지스터의 제조방법에 의하면, 전계효과 이동도 및 임계전압 안정성 등의 특성이 아몰퍼스실리콘층보다 우수한 액티브층이 형성된 박막트랜지스터를 제공할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
다결정실리콘 결정립의 제조방법
도 1은 본 발명의 일 실시예에 따른 다결정실리콘 결정립의 제조방법을 도시한 사시도이다.
도 1을 참조하면, 다결정실리콘 결정립의 제조방법은 아몰퍼스실리콘층(30) 상에 수마이크로미터의 선폭을 갖는 스캔라인(SL)에 레이저빔을 조사하여, 상기 선폭방향(D1)으로 성장하여 형성된 제1 결정립 및 상기 선폭방향(D1)의 역방향으로 성장하여 상기 제1 결정립과 그레인 경계(grain boundary)를 형성하는 제2 결정립을 형성하는 단계와, 상기 그레인 경계를 포함하도록 상기 선폭방향(D1)으로 이동된 스캔라인(SL)에 상기 레이저빔을 조사하여, 상기 선폭방향(D1)으로 상기 제1 결정립의 일부로부터 단일 그레인으로 성장하여 형성된 제3 결정립을 형성하는 단계를 포함한다.
먼저, 도 1에 도시된 바와 같이, 기판(10) 상에 아몰퍼스실리콘층(30)을 증착한다. 본 실시예에서, 아몰퍼스실리콘층(30)의 두께는 300 내지 1000 옹스트롬(Å)이다.
본 실시예에서, 레이저 출사부(5)로부터 출사된 레이저빔은 아몰퍼스실리콘층(30) 상의 스캔라인(SL)을 따라 조사되며, 스캔라인(SL)이 일부 중첩되도록 스캔라인(SL)을 일정한 피치만큼 스캔라인(SL)의 선폭방향(D1)으로 이동시켜가며, 다수 회 반복하여 레이저빔을 조사한다. 따라서, 설명의 편의상 2회의 연속된 레이저빔 조사 공정을 설명하며, 먼저 레이저빔이 조사되는 스캔라인(SL)을 제1 스캔라인으로 이후에 레이저빔이 조사되는 스캔라인(SL)을 제2 스캔라인으로 각각 정의한다.
다음, 아몰퍼스실리콘층(30) 상에 정의된 제1 스캔라인에 레이저빔을 조사한다. 제1 스캔라인은 기판(10)의 일측 변을 따라 연장되며, 4 내지 10 마이크로미터의 선폭을 갖는다. 레이저빔 출사부(5)로부터 출사되는 레이저빔은 제1 스캔라인의 전체 면적에 조사된다. 본 실시예에서, 레이저빔은 엑시머레이저이다. 레이저빔이 제1 스캔라인에 조사되는 시간은 극히 짧은 시간, 예를 들어, 30 내지 300 나노초(nano second) 정도이다.
도 2는 도 1에 도시된 아몰퍼스실리콘층을 I-I' 선을 따라 절단한 단면도이다. 도 3은 도 2에 도시된 용융영역에서 측방향으로 성장하는 제1 및 제2 결정립들을 도시한 단면도이다.
도 2 및 도 3을 참조하면, 레이저빔이 조사되는 제1 스캔라인에 대응하는 아몰퍼스실리콘층(30)은 급격하게 가열되어, 메탈릭(metallic) 특성을 지닌 액상 실리콘으로 잠시 머물다가 급격하게 다결정실리콘(50)으로 결정화된다.
한편, 제1 스캔라인에 조사되는 레이저빔은 가운데 부분(CM)에 조사되는 레이저빔의 강도보다 제1 스캔라인의 가장자리(r1, r2)에 대응하는 부분에 조사되는 레이저빔의 강도가 약하다. 그 결과, 이때, 제1 스캔라인의 가운데(CM) 부분에 대응하는 아몰퍼스실리콘층(30)은 완전히 용융된다. 제1 스캔라인의 가장자리(r1, r2) 부분에 대응하는 부분은 거의 용융되지만, 몇 개의 녹지 않은 결정 시드(crystal seed)가 잔존한다. 이 결정 시드를 시작으로 측방향(lateral)(제1 스캔 라인의 선폭방향(D1))으로 다결정실리콘 결정립이 성장한다.
제1 스캔라인의 선폭방향(D1) 일측 변으로부터 선폭방향(D1)으로 성장하는 다결정실리콘 결정립을 제1 결정립으로 정의하며, 선폭방향(D1) 타측 변으로부터 선폭방향(D1)의 역방향(D2)으로 성장하는 다결정실리콘의 결정립을 제2 결정립으로 정의한다. 여기서, 결정립이란 실리콘 원자들이 결정을 이루도록 배열된 상태를 의미한다.
도 4는 도 2에 도시된 용융영역에 형성된 제1 및 제2 결정립들을 도시한 단면도이다. 도 5는 도 4에 도시된 제1 및 제2 결정립들의 평면도이다.
도 4를 참조하면, 제1 결정립(C1)은 선폭방향(D1)으로 성장하며, 제2 결정립(C2)은 선폭방향(D1)의 역방향(D2)으로 성장하여 제1 결정립(C1)과 만난다. 이때, 액상의 실리콘의 비중은 다결정실리콘의 비중보다 크다. 따라서, 제1 결정립(C1)과 제2 결정립(C2)이 만나는 부분에서 제1 결정립(C1)과 제2 결정립(C2)의 성장은 상호 방해된다. 그 결과, 제1 결정립(C1)과 제2 결정립(C2)이 만나는 부분은 상부로 솟아올라 제1 돌기부(T1)를 형성하며, 제1 돌기부(T1)는 제1 결정립(C1)과 제2 결정립(C2)의 그레인 경계가 된다.
제1 결정립(C1) 및 제2 결정립(C2)이 한번의 용융 및 결정화를 통해 측방향 성장을 할 수 있는 길이에는 한계가 있으며, 대략 2 내지 3.5 마이크로미터만큼 성장한다. 따라서, 레이저빔이 조사되는 스캔라인(SL)의 선폭(W)이 제1 결정립(C1)과 제2 결정립(C2)의 길이를 합한 4 내지 7 마이크로미터보다 크다면, 결정립이 측방향 성장을 하다가 중간의 긴 그레인 경계가 형성되는 부분에서 뉴클레이 션(nucleation)이 발생하여 결정립의 사이즈가 작아진다. 따라서 스캔라인(SL)의 선폭(W)은 4 내지 7 마이크로미터인 것이 바람직하나, 레이저빔 선폭을 상기와 같이 작게 만드는 것은 광학적인 어려움이 있으므로, 대략 4 내지 10 마이크로미터의 선폭을 갖는 것이 타당하다.
도 5를 참조하면, 제1 결정립(C1) 및 제2 결정립(C2)은 선폭방향(D1)으로 길게 연장된 형상을 갖는다. 또한, 제1 결정립(C1) 및 제2 결정립(C2)은 제1 스캔라인 방향으로 복수 개가 연쇄적으로 형성되며, 상호 그레인 경계를 형성한다.
도 6은 스캔라인을 변경한 후 레이저가 조사되는 아몰퍼스실리콘층의 단면도이다. 도 7은 도 6에 도시된 제1 및 제2 결정립들을 도시한 단면도이다.
도 6 및 도 7을 참조하면, 계속해서, 기판(10)과 레이저 출사부(5) 간의 상대적 위치를 변경시켜, 레이저 출사부(5)를 제2 스캔라인 상에 얼라인 시킨다. 제2 스캔라인은 제1 스캔라인에서 선폭방향(D1)으로 일정한 피치(P)만큼 이동된 스캔라인(SL)이다.
이때, 피치(P)는 제1 결정립(C1)의 폭보다 작은 0.5 내지 3 마이크로미터(μm)이다. 따라서, 제2 스캔라인의 선폭(W) 내에는 제1 결정립(C1)의 일부분, 제1 결정립(C1)과 제2 결정립(C2) 간의 그레인 경계, 즉 제1 돌기부(T1), 제2 결정립(C2) 및 제2 결정립(C2)에 연결된 아몰퍼스실리콘층(30)이 포함된다.
본 실시예에서, 기판(10)과 레이저 출사부(5) 간의 상대적 위치를 변경시키는 공정은 기판(10)을 선폭방향(D1)의 역방향(D2)으로 피치(P)만큼 이동시켜 수행할 수 있다. 이와 다른 실시예에서, 레이저 출사부(5)를 이동시켜 스캔라인(SL)을 이동시킬 수 있다.
도 6에 도시된 바와 같이, 제2 스캔라인에 레이저빔을 조사하면 제2 스캔라인에 대응하는 제1 결정립(C1)의 일부분, 제1 결정립(C1)과 제2 결정립(C2) 간의 그레인 경계, 즉 제1 돌기부(T1), 제2 결정립(C2) 및 제2 결정립(C2)에 연결된 아몰퍼스실리콘층(30)은 순간적으로 용융된다. 또한 즉시, 제2 스캔라인으로부터 이탈된 제1 결정립(C1)의 나머지 부분을 시드로 하여 선폭방향(D1)으로 다결정실리콘 결정립이 성장한다.
도 8은 도 6에 도시된 제1 결정립으로부터 성장한 제3 결정립을 도시한 단면도이다. 도 9는 도 8에 도시된 제3 및 제4 결정립들을 도시한 평면도이다.
도 8 및 도 9를 참조하면, 선폭방향(D1)으로 성장하는 결정립은 제1 결정립(C1)과 단일한 그레인을 이룬다. 제1 결정립(C1)의 나머지 부분과 제1 결정립(C1)으로부터 단일 그레인으로 선폭방향(D1)으로 성장된 부분을 합한 결정립을 제3 결정립(C3)으로 정의한다. 한편, 제2 스캔라인의 타측 변으로부터 선폭방향(D1)의 역방향(D2)으로 제4 결정립(C4)이 성장한다. 제4 결정립(C4)과 제3 결정립(C3)은 서로 만나며 상부로 솟아올라 제2 돌기부(T2)를 형성한다.
도 9를 참조하면, 스캔라인(SL)을 이동시키는 피치(P)를 제1 결정립(C1)의 길이보다 작게 함에 따라, 제1 돌기부(T1), 즉 제1 결정립(C1)과 제2 결정립(C2)의 그레인 경계가 용융 및 결정화 과정을 통해 제거되며, 제1 결정립(C1)의 길이가 증가된 제3 결정립(C3)을 얻을 수 있다.
도 10은 도 1 내지 도 9에 도시된 공정들을 통해 제조된 다결정실리콘 결정 립을 도시한 단면도이다.
도 8 및 도 10을 참조하면, 제2 스캔라인에 오버랩된 제1 결정립(C1)은 결정화된 후 다시 용융된다. 이때, 액상 실리콘의 부피는 결정립보다 작다. 따라서, 제2 스캔라인의 일측 변에 대응하는 부분은 아래로 함몰되어 그루브(G)가 형성된다. 그 결과, 다수 회의 스캔라인(SL)을 이동시키며 레이저빔을 조사하는 공정을 통해 형성된 다결정실리콘 결정립에는 주기적으로 그루브(G)들이 형성된다.
그루브(G)들이 형성되는 주기는 스캔라인(SL)을 이동시키는 피치(P)와 동일하게 0.5 내지 3 마이크로미터(μm)이다. 또한, 아몰퍼스실리콘층(30)의 두께가, 전술한 바와 같이, 300 내지 1000 옹스트롬(Å)인 경우, 그루브(G)의 깊이(h)(최고점과 최저점의 차이)는 대략 50 내지 200 옹스트롬(Å)이 된다.
박막트랜지스터의 제조방법
도 11 내지 도 14는 본 발명의 일 실시예에 따른 박막트랜지스터의 제조방법을 도시한 단면도들이다.
본 실시예에 따른 박막트랜지스터의 제조방법은 도 1 내지 도 10에 도시된 다결정실리콘 결정립의 제조방법을 사용한다. 구체적으로, 박막트랜지스터의 제조방법은 박막트랜지스터의 소스전극(SE) 및 드레인전극(DE)을 연결하는 액티브층(AT)의 제조에서, 게이트전극(GE), 소스전극(SE) 및 드레인전극(DE)과 오버랩되는 액티브 영역에 아몰퍼스실리콘층(330)을 형성하는 단계와, 상기 아몰퍼스실리콘층(330)에 5 내지 6 마이크로미터의 선폭을 갖는 스캔라인을 상기 선폭방향으로 절반이상 중첩되도록 이동시키면서, 반복적으로 레이저빔을 조사하여 상기 선폭방향 을 따라 단일 그레인으로 성장된 다결정실리콘 결정립층(AT)을 형성하는 단계를 포함한다.
박막트랜지스터의 제조방법은 능동 매트릭스 디스플레이 장치용, 예를 들어, 액정표시장치 및 유기전계발광다이오드 표시장치 등에서 박막트랜지스터의 제조에 사용될 수 있다. 또한, 박막트랜지스터의 제조방법은 게이트전극(GE)이 액티브층(AT)의 상부에 배치되는 탑게이트형(top gate type) 박막트랜지스터 및 게이트전극(GE)이 액티브층(AT)의 하부에 배치되는 바텀게이트형(bottom gate type) 박막트랜지스터의 제조에 모두에 적용될 수 있다.
본 실시예에서, 박막트랜지스터의 제조방법은 탑게이트형 박막트랜지스터의 제조에 사용된다.
먼저, 도 11에 도시된 바와 같이, 기판(310) 상에 수백 나노미터의 두께로 SiO2 또는 SiNx 또는 SiO2/SiNx를 증착하여 블로킹 절연막(320)을 형성한다. 블로킹 절연막(320)은 이후의 공정에서 유리 재질의 기판(310)에 포함된 불순물이 액티브층(AT) 내로 유입되는 것을 방지한다.
계속해서, 플라즈마 화학기상증착 등의 방법으로 블로킹 절연막(320) 상에, 300 내지 1000 옹스트롬의 두께로 아몰퍼스실리콘층(330)을 증착하고, 도 12에 도시된 바와 같이, 포토리소그래픽 공정을 통해 액티브 영역에 대응하는 아몰퍼스실리콘만을 남겨두고 나머지는 제거한다. 액티브 영역은 이후 공정에서 형성될 게이트전극(GE), 소스전극(SE) 및 드레인전극(DE)과 오버랩되는 영역으로 정의된다.
이후, 아몰퍼스실리콘층(330)에 레이저빔을 조사하여, 아몰퍼스실리콘 층(330)을 액티브층(AT)(이하, 다결정실리콘 결정립층)으로 변화시킨다. 이 공정은 도 1 내지 도 10에 도시된 다결정실리콘 결정립의 제조방법과 실질적으로 동일한 방법을 사용하여 수행한다.
구체적으로, 아몰퍼스실리콘층(330)에 4 내지 10 마이크로미터의 선폭을 갖는 스캔라인을 선폭방향으로 절반이상 중첩되도록 이동시키면서, 반복적으로 레이저빔을 조사한다. 하나의 스캔라인을 따라 레이저빔을 조사하는 공정에서 선폭방향 및 그 역방향으로 각각 다결정실리콘 결정립이 성장하며, 스캔라인의 중앙에서 돌기부가 형성된다.
여기서, 스캔라인들을 선폭방향으로 절반 이상 중첩되도록 이동시키기 때문에 이동된 스캔라인 내에는 돌기부가 포함되며, 용융 및 결정화 과정에서 돌기부(즉, 결정립들 간의 그레인 경계)가 제거된다. 그 결과, 선폭방향을 따라 단일한 결정립을 설계하는 수치만큼 성장시킬 수 있다. 물론, 선폭방향과 수직인 방향, 즉 스캔라인의 연장방향으로는 다수의 결정립들이 형성되며, 다수의 그레인 경계가 형성된다.
따라서, 선폭방향을 소스전극(SE)에서 드레인전극(DE)을 향하는 방향 또는 드레인전극(DE)에서 소스전극(SE)을 향하는 방향으로 설계하면, 다결정실리콘 결정립층(AT)을 이동하는 전하가 통과하는 그레인 경계를 크게 감소시킬 수 있어 박막트랜지스터의 특성이 대폭 향상된다.
계속해서, 다결정실리콘과의 계면특성이 우수한 SiO2를 사용하여 다결정실리콘 결정립층(AT)을 커버하는 게이트 절연막(340)을 형성한다. 이후, 게이트 절연 막(340) 상에 게이트 메탈을 증착하고 식각하여 게이트전극(GE)을 형성한다. 게이트전극(GE)은 다결정실리콘 결정립층(AT)의 중앙에 대응하는 게이트 절연막(340) 상에 형성된다. 다음, 이온 도핑 공정을 통해 다결정실리콘 결정립층(AT)을 영역별로 특성을 변화시킨다.
게이트전극(GE) 및 게이트 절연막(340)을 커버하는 층간 절연막(360)을 형성한 후, 층간 절연막(360)에 콘택홀을 형성하여 다결정실리콘 결정립층(AT)과 각각 연결되는 소스전극(SE) 및 드레인전극(DE)을 형성하여 박막트랜지스터를 제조한다.
이상에서 상세하게 설명한 바와 같이 본 발명에 따르면, 일방향으로 길게 신장되는 다결정실리콘 결정립을 제조할 수 있고, 상기 다결정실리콘 결정립의 제조방법으로 박막트랜지스터의 액티브층을 제조할 수 있다. 그 결과, 아몰퍼스실리콘층을 액티브층으로 하는 박막트랜지스터보다 특성이 우수한 박막트랜지스터를 제공할 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (10)

  1. 아몰퍼스실리콘층 상에 수마이크로미터의 선폭을 갖는 스캔라인에 레이저빔을 조사하여, 상기 선폭방향으로 성장하여 형성된 제1 결정립 및 상기 선폭방향의 역방향으로 성장하여 상기 제1 결정립과 그레인 경계(grain boundary)를 형성하는 제2 결정립을 형성하는 단계; 및
    상기 그레인 경계를 포함하도록 상기 선폭방향으로 이동된 스캔라인에 상기 레이저빔을 조사하여, 상기 선폭방향으로 상기 제1 결정립의 일부로부터 단일 그레인으로 성장하여 형성된 제3 결정립을 형성하는 단계를 포함하는 것을 특징으로 하는 다결정실리콘 결정립의 제조방법.
  2. 제1항에 있어서, 상기 스캔라인을 이동시키는 공정은 상기 아몰퍼스실리콘층이 형성된 기판을 상기 역방향으로 상기 제1 결정립의 폭보다 작은 피치만큼 이동시켜 수행하는 것을 특징으로 하는 다결정실리콘 결정립의 제조방법.
  3. 제2항에 있어서, 상기 피치는 0.5 내지 3 마이크로미터(μm)인 것을 특징으로 하는 다결정실리콘 결정립의 제조방법.
  4. 제3항에 있어서, 상기 다결정실리콘 결정립에는 50 내지 200 옹스트롬(Å)의 깊이를 갖는 그루브들이 상기 피치 간격마다 주기적으로 형성되고, 상기 그루브들 은 어떤 스캔라인 상에 중첩된 다음 스캔라인의 상기 선폭방향 에지에 대응하는 것을 특징으로 하는 다결정실리콘 결정립의 제조방법.
  5. 제4항에 있어서, 상기 선폭은 4 내지 10 마이크로미터인 것을 특징으로 하는 다결정실리콘 결정립의 제조방법.
  6. 제5항에 있어서, 상기 아몰퍼스실리콘층의 두께는 300 내지 1000 옹스트롬(Å)인 것을 특징으로 하는 다결정실리콘 결정립의 제조방법.
  7. 제6항에 있어서, 상기 스캔라인을 상기 피치만큼 이동시켜 상기 레이저빔을 조사하는 공정을 반복 수행하여, 상기 제1 결정립을 시드로 성장하여 상기 선폭방향으로 수십 내지 수백 밀리미터의 길이를 갖는 결정립을 형성하는 것을 특징으로 하는 다결정실리콘 결정립의 제조방법.
  8. 박막트랜지스터의 소스전극 및 드레인전극을 연결하는 액티브층의 제조에서,
    게이트전극, 소스전극 및 드레인전극과 오버랩되는 액티브 영역에 아몰퍼스실리콘층을 형성하는 단계; 및
    상기 아몰퍼스실리콘층에 4 내지 10 마이크로미터의 선폭을 갖는 스캔라인을 상기 선폭방향으로 절반이상 중첩되도록 이동시키면서, 반복적으로 레이저빔을 조사하여 상기 선폭방향을 따라 단일 그레인으로 성장된 다결정실리콘 결정립층을 형 성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  9. 제8항에 있어서, 상기 다결정실리콘 결정립층을 상기 소스전극으로부터 드레인전극을 향하는 방향 또는 그 역방향으로 성장시키는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  10. 제9항에 있어서,
    기판 상에 블로킹 절연막을 형성하는 단계;
    상기 블로킹 절연막 상에 정의된 액티브 영역에 형성된 상기 다결정실리콘 결정립층을 커버하는 게이트 절연막을 형성하는 단계;
    상기 다결정실리콘 결정립층의 중앙에 대응하는 게이트 절연막 상에 게이트전극을 형성하는 단계;
    상기 다결정실리콘 결정립층을 이온으로 도핑하는 단계;
    상기 게이트전극 및 게이트 절연막을 커버하는 층간 절연막을 형성하는 단계; 및
    상기 층간 절연막에 콘택홀을 형성하여 상기 다결정실리콘 결정립층과 각각 연결되는 소스전극 및 드레인전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
KR1020060057198A 2006-06-26 2006-06-26 다결정실리콘 결정립의 제조방법 및 이를 이용한박막트랜지스터의 제조방법 KR20080000016A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060057198A KR20080000016A (ko) 2006-06-26 2006-06-26 다결정실리콘 결정립의 제조방법 및 이를 이용한박막트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060057198A KR20080000016A (ko) 2006-06-26 2006-06-26 다결정실리콘 결정립의 제조방법 및 이를 이용한박막트랜지스터의 제조방법

Publications (1)

Publication Number Publication Date
KR20080000016A true KR20080000016A (ko) 2008-01-02

Family

ID=39212384

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060057198A KR20080000016A (ko) 2006-06-26 2006-06-26 다결정실리콘 결정립의 제조방법 및 이를 이용한박막트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR20080000016A (ko)

Similar Documents

Publication Publication Date Title
US7812895B2 (en) Thin film transistor (TFT) array panel with TFTs having varying leakage currents
US8106409B2 (en) Thin film transistor array panel
KR100483985B1 (ko) 박막 트랜지스터용 다결정 실리콘 박막 및 이를 사용한디바이스
JP2007027737A (ja) 多結晶シリコン薄膜の製造方法、これに使われるマスクパターン及びこれを用いる平板表示装置の製造方法
US6847069B2 (en) Thin-film semiconductor device, manufacturing method of the same and image display apparatus
US7456428B2 (en) Manufacturing method of semiconductor film and image display device
KR100975523B1 (ko) 조절된 이동도를 가지는 반도체 소자 및 이를 적용한 ｔｆｔ
US7541615B2 (en) Display device including thin film transistors
US7723167B2 (en) Process and system for laser annealing and laser-annealed semiconductor film
US6825494B2 (en) Polycrystalline silicon thin film used in a thin film transistor and a device using the same
KR101276150B1 (ko) 레이저 어닐링 방법, 레이저 어닐링 시스템, 반도체막,반도체 장치, 및 전기 광학 장치
US9343306B2 (en) Method of fabricating thin film transistor array substrate having polysilicon with different grain sizes
KR20080000016A (ko) 다결정실리콘 결정립의 제조방법 및 이를 이용한박막트랜지스터의 제조방법
KR100501700B1 (ko) 엘디디/오프셋 구조를 구비하고 있는 박막 트랜지스터
KR101483629B1 (ko) 박막 트랜지스터 및 그 제조방법
KR100534577B1 (ko) 특성이 우수한 디스플레이 디바이스
TWI260702B (en) Method of selective laser crystallization and display panel fabricated by using the same
KR100514179B1 (ko) 박막 트랜지스터 및 이를 사용하는 유기 전계 발광 소자
KR100499580B1 (ko) 유기전계 발광소자용 박막트랜지스터의 제조방법
KR100534576B1 (ko) 다중 게이트를 갖는 박막 트랜지스터
KR20060084490A (ko) 결정화용 마스크 및 그를 이용한 박막 트랜지스터 표시판
JP2007042980A (ja) 結晶質半導体膜およびその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid