JP2004172569A - 均一性に優れた薄膜トランジスタ及びこれを用いる有機電界発光素子 - Google Patents

均一性に優れた薄膜トランジスタ及びこれを用いる有機電界発光素子 Download PDF

Info

Publication number
JP2004172569A
JP2004172569A JP2003274980A JP2003274980A JP2004172569A JP 2004172569 A JP2004172569 A JP 2004172569A JP 2003274980 A JP2003274980 A JP 2003274980A JP 2003274980 A JP2003274980 A JP 2003274980A JP 2004172569 A JP2004172569 A JP 2004172569A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
active channel
grain boundary
crystal grain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003274980A
Other languages
English (en)
Inventor
Ji Yong Park
志容 朴
Hye Hyang Park
恵香 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of JP2004172569A publication Critical patent/JP2004172569A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】 ＳＬＳ結晶化技術を用いて形成された多結晶シリコンを用いて均一性に優れたＴＦＴを提供する。
【解決手段】 本発明は均一性に優れた薄膜トランジスタ及びこれを用いる有機電界発光素子に係り、多結晶シリコンのプライマリ結晶粒境界がドレイン領域とアクティブチャネル領域の境界と会わないことを特徴とする薄膜トランジスタを提供することによって電流特性などが優秀で均一性に優れた薄膜トランジスタを提供することができるので性能に優れた有機電界発光素子に用いられることができる。
【選択図】 図６Ａ

Description

本発明は均一性に優れた薄膜トランジスタ及びこれを用いる有機電界発光素子に係り、さらに詳細にはＳＬＳ結晶化技術を用いて多結晶シリコンを製作してこれを用いる均一性に優れた薄膜トランジスタ及びこれを用いる有機電界発光素子に関する。
多結晶シリコンを利用したＴＦＴ（Ｔhｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）製作時、アクティブチャネル（ａｃｔｉｖｅ ｃhａｎｎｅｌ）領域内に含まれる多結晶シリコンの結晶粒境界に存在するダングリングボンド（ｄａｎｇｌｉｎｇ ｂｏｎｄｓ）などの結合欠陥は電荷キャリア（ｅｌｅｃｔｒｉｃ ｃhａｒｇｅ ｃａｒｒｉｅｒ）に対してトラップ（ｔｒａｐ）として働くことが知られている。
したがって、結晶粒の大きさ、大きさ均一性、数と位置、方向等はスレショルド電圧Ｖｔh、スレショルド値傾斜（ｓｕｂ ｔhｒｅｓhｏｌｄ ｓｌｏｐｅ）、電荷輸送移動度（ｃhａｒｇｅ ｃａｒｒｉｅｒ ｍｏｂｉｌｉｔｙ）、漏れ電流（ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ）、及びデバイス安全性（ｄｅｖｉｃｅ ｓｔａｂｉｌｉｔｙ）等のようなＴＦＴ特性に直接または間接的に致命的な影響を与えることができることはもちろん、ＴＦＴを利用したアクティブマトリックスディスプレー（ａｃｔｉｖｅ ｍａｔｒｉｘ ｄｉｓｐｌａｙ）基板製作時結晶粒の位置によってもＴＦＴの均一性にも致命的な影響を与えることができる。
このとき、ディスプレーデバイスの全体基板上にＴＦＴのアクティブチャネル領域内に含まれる致命的な結晶粒境界（以下、“プライマリ（ｐｒｉｍａｒｙ）”結晶粒境界と称する）の数は結晶粒の大きさ、傾斜角度θ、アクティブチャネルの次元（ｄｉｍｅｎｓｉｏｎ）（長さＬ、幅Ｗ）と基板上の各ＴＦＴの位置によって同じか変わることができる（図１Ａ及び図１Ｂ）。
図１Ａ及び図１Ｂのように、結晶粒大きさＧｓ、アクティブチャネル次元（ｄｉｍｅｎｓｉｏｎ）Ｌ×Ｗ、傾斜角度θに対してアクティブチャネル領域に含まれることができる“プライマリ”結晶粒境界の数は、最大結晶粒境界の数をＮｍａｘという時、すなわちＴＦＴ基板またはディスプレーデバイス上の位置によってアクティブチャネル領域内に含まれる“プライマリ”結晶粒境界の数はＮｍａｘ（図１Ａの場合３個）またはＮｍａｘ−１（図１Ｂの場合２個）個になることであり、すべてのＴＦＴに対してＮｍａｘの“プライマリ”結晶粒境界の数がアクティブチャネル領域内に含まれる時最も優れたＴＦＴ特性の均一性が確保されうる。すなわち、各々のＴＦＴが同一な数の結晶粒境界を有することが多いほど均一性に優れたデバイスを得ることができる。
反面、Ｎｍａｘ個の“プライマリ”結晶粒境界の数を含むＴＦＴの数とＮｍａｘ−１個の“プライマリ”結晶粒境界の数を含むＴＦＴの数が同一であるならば、ＴＦＴ基板またはディスプレーデバイス上にあるＴＦＴ特性中均一性面で最も悪いだろうと容易に予想できる。
これに対して、ＳＬＳ（Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ）結晶化技術を利用して基板上に多結晶または単結晶である粒子が巨大シリコングレイン（ｌａｒｇｅ ｓｉｌｉｃｏｎ ｇｒａｉｎ）を形成することができて（図２Ａ及び図２Ｂ）、これを利用してＴＦＴを製作したとき、単結晶シリコンで製作されたＴＦＴの特性と同様な特性を得ることができることと報告されている。
しかし、アクティブマトリックスディスプレーを製作するためにはドライバ（ｄｒｉｖｅｒ）と画素配置（ｐｉｘｅｌ ａｒｒａｙ）のための数多くのＴＦＴが製作されなければならない。
例えば、ＳＶＧＡ級解像度を有するアクティブマトリックスディスプレーの製作には大体１００万個の画素が作られ、液晶表示素子（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ；ＬＣＤ）の場合各画素には１個のＴＦＴが必要であり、有機発光物質を利用したディスプレー（例えば、有機電界発光素子）には少なくとも２個以上のＴＦＴが必要になる。
したがって、１００万個または２００万個以上のＴＦＴ各々のアクティブチャネル領域にのみ一定な数の結晶粒を一定な方向に成長させて製作することは不可能である。
これを具現する方法としては国際公開第９７／４５８２７号パンフレットに開示されたように、非晶質シリコンをＰＥＣＶＤ、ＬＰＣＶＤまたはスパッタリング法によって蒸着した後ＳＬＳ技術で全体基板上の非晶質シリコンを多結晶シリコンに変換したり、基板上の選択領域のみを結晶化する技術が開示されている（図２Ａ及び図２Ｂ参照）。
選択領域も数μｍ×数μｍの次元を有するアクティブチャネル領域に比較すれば相当に広い領域である。また、ＳＬＳ技術で用いるレーザービーム大きさ（ｌａｓｅｒ ｂｅａｍ ｓｉｚｅ）は大体数ｍｍ×数十ｍｍであって基板上の全体領域または選択領域の非晶質シリコンを結晶化するためには必然的にレーザービームまたはステージ（ｓｔａｇｅ）のステッピング（ｓｔｅｐｐｉｎｇ）及びシフティング又は移動（ｓhｉｆｔｉｎｇ）が必要であり、このときレーザービームが照射される領域間のミスアラインメント（ｍｉｓａｌｉｇｎｍｅｎｔ）が存在するようになって、したがって、数多くのＴＦＴのアクティブチャネル領域内に含まれる“プライマリ”結晶粒境界の数は変わるようになり、全体基板上またはドライバ領域、画素セル領域内のＴＦＴは予測できない不均一性を有するようになる。このような不均一性はアクティブマトリックスディスプレーデバイスを具現することにおいて致命的な悪影響を及ぼすことができる。
また、米国特許第６、１７７、３９１号ではＳＬＳ結晶化技術を利用して巨大粒子シリコングレイン（ｌａｒｇｅ ｓｉｌｉｃｏｎ ｇｒａｉｎ）を形成してドライバと画素配置を含んだＬＣＤデバイス用ＴＦＴ製作時アクティブチャネル方向がＳＬＳ結晶化方法によって成長した結晶粒方向に対して平行した場合電荷キャリア（ｅｌｅｃｔｒｉｃ ｃhａｒｇｅ ｃａｒｒｉｅｒ）方向に対する結晶粒境界のバリヤ（ｂａｒｒｉｅｒ）効果が最小になって（図３Ａ）、したがって、単結晶シリコンに次ぐＴＦＴ特性を得ることができる反面、アクティブチャネル方向と結晶粒成長方向が９０゜の場合ＴＦＴ特性が電荷キャリア（ｅｌｅｃｔｒｉｃ ｃhａｒｇｅ ｃａｒｒｉｅｒ）のトラップとして働く多くの結晶粒境界が存在するようになり、ＴＦＴ特性が大幅に低下する（図３Ｂ）。
実際に、アクティブマトリックスディスプレー製作時駆動回路（ｄｒｉｖｅｒ ｃｉｒｃｕｉｔ）内のＴＦＴと画素セル領域内のＴＦＴは一般的に９０゜の角度を有する場合があり、このとき、各ＴＦＴの特性を大幅に低下させないで、ＴＦＴ間特性の均一性を向上させるためには結晶成長方向に対するアクティブチャネル領域の方向を３０゜ないし６０゜の角度に傾斜するように製作することによってデバイスの均一性を向上させることができる（図３Ｃ）。
しかし、この方法もＳＬＳ結晶化技術により形成される有限大きさの結晶粒を利用することによって、致命的な結晶粒境界がアクティブチャネル領域内に含まれる確率が存在し、したがって、ＴＦＴ間特性差を引き起こす予測できない不均一性が存在するようになるという問題点がある。
本発明は上述したような問題点を解決するために案出されたものであり、本発明の目的はＳＬＳ結晶化技術を用いて形成された多結晶シリコンを用いて均一性に優れたＴＦＴを提供することにある。
本発明は前記した目的を達成するために、
多結晶シリコンのプライマリ結晶粒境界がドレイン領域とアクティブチャネル領域の境界と会わないことを特徴とする薄膜トランジスタを提供する。
また、本発明は、
前記のように製作された薄膜トランジスタを用いることを特徴とする有機電界発光素子を提供する。
また、本発明は、
多結晶シリコンのプライマリ結晶粒境界の幅が薄膜トランジスタのドレイン領域とアクティブチャネル領域の境界と会わなく、前記プライマリ結晶粒境界と前記電流流れ方向がなす角度が４５゜≦θ≦１３５゜であることを特徴とする薄膜トランジスタ及びこれを用いて製造される有機電界発光素子を提供する。
本発明によるＴＦＴは、ドレインとアクティブチャネル領域が接する領域で可能な限り遠く‘プライマリ’結晶粒境界を形成するようにしてハンプ発生を最大限抑制することによって優秀な特性のＴＦＴを提供することができる。
以下、本発明を添付した図面を参照しながら詳細に説明する。
アクティブマトリックスディスプレー用ＴＦＴ製作時ＴＦＴ特性に直接、間接的に重大な影響を及ぼす多結晶シリコンの結晶粒がＴＦＴ特性向上のために大きくて規則化される場合、結晶粒の有限な大きさによって、隣接した結晶粒間には結晶粒境界が発生する。
本発明において“結晶粒大きさ”ということは確認されうる結晶粒境界間の距離を言い、通常誤差範囲に属する結晶粒境界の距離と定義する。
特に、結晶粒境界がアクティブチャネル（ａｃｔｉｖｅ ｃhａｎｎｅｌ）領域内に存在する時ＴＦＴ特性に致命的な影響をあたえる結晶粒境界、すなわち、アクティブチャネル領域内で電流流れ方向に対する結晶粒境界の傾斜角度が４５゜≦θ≦１３５゜である“プライマリ”結晶粒境界の場合、多結晶シリコン薄膜の形成時工程精密性の限界によって避けれない欠陥になる。
また、駆動回路基板またはディスプレー基板上に製作されるＴＦＴアクティブチャネル領域内に含まれる“プライマリ”結晶粒境界の数は結晶粒の大きさ、方向、アクティブチャネルの次元等によって変わることができ（図４）、したがって、製作されるＴＦＴ及びディスプレーの特性が不均一になったり、はなはだしい場合には駆動ができなくなる。
本発明ではこのように‘プライマリ’結晶粒境界の位置がＴＦＴ特性に大きい影響をおよぼすことに着眼して‘プライマリ’結晶粒境界の位置を調整することによってＴＦＴの特性を向上させた。
図５は‘プライマリ’結晶粒境界の幅があらわれるようにポリシリコン基板を切断した断面を示す写真であって、‘プライマリ’結晶粒境界はポリシリコン結晶面の屈曲があらわれ始めた両端点間の部分（図５においてａ）に通常的に約１μｍの長さを有する。
図６Ａは、本発明の一実施例によって製作されたＴＦＴの断面を概略的に示した図面であって、図６Ｂは図６ＡのＴＦＴのソースドレイン電流とゲート電圧との関係を示すグラフである。
図６Ａのように、ゲートのアクティブチャネル領域とドレインが会う接点（線）で‘プライマリ’結晶粒境界が一定距離離れている場合には図６Ｂに示したように、ゲート電圧によるソースドレイン電流の変動性がなく一定な曲線、すなわちいわゆる“ハンプ”が発生しないことがわかる。
前記においてゲートのアクティブチャネル領域とドレインが会う接点（線）で‘プライマリ’結晶粒境界が離れていなければならない距離は図５に示したように、プライマリ結晶粒境界の幅がアクティブチャネル領域の境界と重ならない場合である。
図７は、ハンプが発生しない場合であってプライマリ結晶粒境界がアクティブチャネル領域の境界とは相当距離離れていることが分かる。
図８Ａは、比較例として製作されたＴＦＴの断面を概略的に示した図面であって、図８Ｂは図８ＡのＴＦＴのソースドレイン電流とゲート電圧との関係を示すグラフである。
図８Ａにおいてはゲートのアクティブチャネル領域とドレインが会う接点（線）と‘プライマリ’結晶粒境界の幅が重なる場合には図８Ｂに示したようにゲート電圧によってソースドレイン電流の変動性があらわれる“ハンプ（hｕｍｐ）”が発生する。したがって、ゲートのアクティブチャネル領域とドレインが会う接点（線）には‘プライマリ’結晶粒境界が重ならないことが望ましい。
図９は、“ハンプ”が発生した例であって写真で分かるように、アクティブチャネル領域の境界と‘プライマリ’結晶粒境界の幅が重なる場合、すなわち、会うことが分かる。
したがって、図６Ａでのようにハンプが発生しない場合には電流特性が一定に維持されうるので均一性に優れたＴＦＴを提供できるが、図８Ａでのようにハンプが発生する場合には電流特性が一定しないのでＴＦＴの均一性が悪くなる。
本発明では‘プライマリ’結晶粒境界とソースドレインの電流が流れる方向が垂直になるように、すなわち‘プライマリ’結晶粒境界とアクティブチャネル方向が平行になるようにしたり、‘プライマリ’結晶粒境界と電流流れ方向が４５゜≦θ≦１３５゜の角度をなしても関係ない。
また、前記‘プライマリ’結晶粒境界がゲートのアクティブチャネル領域上には存在しなくても可能であり、アクティブチャネル領域内に存在できる‘プライマリ’結晶粒境界の数とは関係ない。
それゆえ、‘プライマリ’結晶粒の大きさがアクティブチャネルの幅より大きい場合にも上述したような'ハンプ'のような現象は発生しないのでＴＦＴの均一性を確保することができる。
一方、前記多結晶シリコンは、ＳＬＳ（Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ）技術で形成する。
前記において製造された薄膜トランジスタは、電流特性等均一性に優れているのでこのような条件を要求するディスプレーデバイスに用いられることができて、有機電界発光素子等に用いられることが望ましい。
同一な結晶粒大きさＧｓ及びアクティブチャネル次元Ｌ×Ｗに対して致命的な結晶粒境界の数が２であるＴＦＴの概略的な断面を示した図面である。 致命的な結晶粒境界の数が３であるＴＦＴの概略的な断面を示した図面である。 従来技術にしたがってＳＬＳ結晶化法によって形成された粒子大きさが大きいシリコングレインを含んだＴＦＴのアクティブチャネルの概略的な断面を示した図面である。 従来技術にしたがってＳＬＳ結晶化法によって形成された粒子大きさが大きいシリコングレインを含んだＴＦＴのアクティブチャネルの概略的な断面を示した図面である。 他の従来技術によって製造されたＴＦＴのアクティブチャネルの概略的な断面を示した図面である。 他の従来技術によって製造されたＴＦＴのアクティブチャネルの概略的な断面を示した図面である。 他の従来技術によって製造されたＴＦＴのアクティブチャネルの概略的な断面を示した図面である。 駆動回路基板またはディスプレー上に製作されるＴＦＴの特性に致命的な影響を与えることができる致命的な結晶粒境界の数がＴＦＴの位置によって変わることができることを示す概略図である。 プライマリ結晶粒境界の幅があらわれるようにポリシリコン基板を切断した断面を示す写真である。 本発明の一実施例によって製作されたＴＦＴの断面を概略的に示した図面である。 図６ＡのＴＦＴのソースドレイン電流とゲート電圧との関係を示すグラフである。 プライマリグレイン境界がドレイン領域とアクティブチャネル領域の境界から遠く離れている場合であってハンプが発生したことを示す写真である。 比較例として製作されたＴＦＴの断面を概略的に示した図面である。 図８ＡのＴＦＴのソースドレイン電流とゲート電圧との関係を示すグラフである。 プライマリグレイン境界がドレイン領域とアクティブチャネル領域の境界と会うことであってハンプが発生したことを示す写真である。

Claims (16)

  1. 多結晶シリコンのプライマリ結晶粒境界が薄膜トランジスタのドレイン領域とアクティブチャネル領域の境界と会わないことを特徴とする薄膜トランジスタ。
  2. 前記プライマリ結晶粒境界の幅は、１μｍ以下であることを特徴とする請求項１に記載の薄膜トランジスタ。
  3. 前記プライマリ結晶粒境界の中心が少なくとも０．５μｍほどドレイン領域とアクティブチャネル領域間にある前記境界から離れていることを特徴とする請求項１に記載の薄膜トランジスタ。
  4. 前記プライマリ結晶粒の大きさが前記アクティブチャネル領域の幅より大きいことを特徴とする請求項１に記載の薄膜トランジスタ。
  5. 前記プライマリ結晶粒境界と電流流れ方向が互いに垂直であることを特徴とする請求項１に記載の薄膜トランジスタ。
  6. 前記プライマリ結晶粒境界と前記電流流れ方向がなす角度が４５゜≦θ≦１３５゜であることを特徴とする請求項１に記載の薄膜トランジスタ。
  7. 前記多結晶シリコンは、ＳＬＳ方法により製造されることを特徴とする請求項１に記載の薄膜トランジスタ。
  8. 前記プライマリ結晶粒境界が前記アクティブチャネル領域内に存在しないことを特徴とする請求項１に記載の薄膜トランジスタ。
  9. 請求項１に記載の薄膜トランジスタを用いることを特徴とする有機電界発光素子。
  10. 多結晶シリコンのプライマリ結晶粒境界が薄膜トランジスタのドレイン領域とアクティブチャネル領域の境界と会わなく、前記プライマリ結晶粒境界と前記電流流れ方向がなす角度が４５゜≦θ≦１３５゜であることを特徴とする薄膜トランジスタ。
  11. 前記多結晶シリコンがＳＬＳ結晶化法によって結晶化されることを特徴とする請求項１０に記載の薄膜トランジスタ。
  12. 請求項１０に記載の薄膜トランジスタを用いることを特徴とする有機電界発光素子。
  13. 薄膜トランジスタのアクティブチャネル領域内に多結晶シリコンに存在するプライマリ結晶粒境界が存在しないことを特徴とする薄膜トランジスタ。
  14. 前記多結晶シリコンは、ＳＬＳ結晶化法によって結晶化されることを特徴とする請求項１３に記載の薄膜トランジスタ。
  15. 前記プライマリ結晶粒境界は、電流流れ方向に対して４５゜≦θ≦１３５゜ほど角度をなすことを特徴とする請求項１４に記載の薄膜トランジスタ。
  16. 請求項１３に記載の薄膜トランジスタを用いて製造されることを特徴とする有機電界発光素子。
JP2003274980A 2002-11-19 2003-07-15 均一性に優れた薄膜トランジスタ及びこれを用いる有機電界発光素子 Pending JP2004172569A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0071998A KR100514179B1 (ko) 2002-11-19 2002-11-19 박막 트랜지스터 및 이를 사용하는 유기 전계 발광 소자

Publications (1)

Publication Number Publication Date
JP2004172569A true JP2004172569A (ja) 2004-06-17

Family

ID=32226320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003274980A Pending JP2004172569A (ja) 2002-11-19 2003-07-15 均一性に優れた薄膜トランジスタ及びこれを用いる有機電界発光素子

Country Status (5)

Country Link
US (1) US20030193069A1 (ja)
EP (1) EP1422760A3 (ja)
JP (1) JP2004172569A (ja)
KR (1) KR100514179B1 (ja)
CN (1) CN1503376A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1324540C (zh) * 2003-06-05 2007-07-04 三星Sdi株式会社 具有多晶硅薄膜晶体管的平板显示装置
KR100611659B1 (ko) * 2004-07-07 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
CN100377386C (zh) * 2004-12-15 2008-03-26 友达光电股份有限公司 选择性激光结晶的方法及其制造的显示面板
CN104538402B (zh) * 2014-12-30 2018-01-23 京东方科技集团股份有限公司 阵列基板及其制作方法、和显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330600A (ja) * 1995-03-24 1996-12-13 Tdk Corp 薄膜トランジスタ、有機ｅｌディスプレイ装置及び有機ｅｌディスプレイ装置の製造方法
JPH10254383A (ja) * 1997-03-07 1998-09-25 Tdk Corp 半導体装置及び有機ｅｌディスプレイ装置
JP2001274088A (ja) * 2001-02-28 2001-10-05 Trustees Of Columbia Univ In The City Of New York 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
WO2001097266A1 (fr) * 2000-06-12 2001-12-20 Seiko Epson Corporation Procede de production d'un dispositif a semi-conducteur en couche mince
JP2002110544A (ja) * 2000-08-10 2002-04-12 Regents Of The Univ Of California レーザアニールによる薄膜結晶成長
JP2002110542A (ja) * 2000-09-28 2002-04-12 Toshiba Corp Ｓｉ系半導体薄膜の製造方法、薄膜トランジスタ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69033153T2 (de) * 1989-03-31 1999-11-11 Canon K.K., Tokio/Tokyo Verfahren zur Herstellung einer Halbleiterdünnschicht und damit hergestellte Halbleiterdünnschicht
US5373803A (en) * 1991-10-04 1994-12-20 Sony Corporation Method of epitaxial growth of semiconductor
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
JP2975973B2 (ja) * 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2762215B2 (ja) * 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
TW279275B (ja) * 1993-12-27 1996-06-21 Sharp Kk
US5498904A (en) * 1994-02-22 1996-03-12 Sanyo Electric Co., Ltd. Polycrystalline semiconductive film, semiconductor device using the same and method of manufacturing the same
JP3897826B2 (ja) * 1994-08-19 2007-03-28 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
KR100292048B1 (ko) * 1998-06-09 2001-07-12 구본준, 론 위라하디락사 박막트랜지스터액정표시장치의제조방법
KR20010071526A (ko) * 1998-07-06 2001-07-28 모리시타 요이찌 박막 트랜지스터와 액정표시장치
KR100271813B1 (ko) * 1998-09-28 2000-11-15 구본준 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터및 그 제조방법
JP2000133807A (ja) * 1998-10-22 2000-05-12 Seiko Epson Corp 多結晶シリコン薄膜トランジスタ
JP2000208771A (ja) * 1999-01-11 2000-07-28 Hitachi Ltd 半導体装置、液晶表示装置およびこれらの製造方法
JP2000331932A (ja) * 1999-05-18 2000-11-30 Hitachi Ltd 多結晶半導体薄膜，その製造方法，半導体装置，半導体装置の製造方法および電子装置
KR100324871B1 (ko) * 1999-06-25 2002-02-28 구본준, 론 위라하디락사 박막트랜지스터 제조방법
KR100483985B1 (ko) * 2001-11-27 2005-04-15 삼성에스디아이 주식회사 박막 트랜지스터용 다결정 실리콘 박막 및 이를 사용한디바이스

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330600A (ja) * 1995-03-24 1996-12-13 Tdk Corp 薄膜トランジスタ、有機ｅｌディスプレイ装置及び有機ｅｌディスプレイ装置の製造方法
JPH10254383A (ja) * 1997-03-07 1998-09-25 Tdk Corp 半導体装置及び有機ｅｌディスプレイ装置
WO2001097266A1 (fr) * 2000-06-12 2001-12-20 Seiko Epson Corporation Procede de production d'un dispositif a semi-conducteur en couche mince
JP2002110544A (ja) * 2000-08-10 2002-04-12 Regents Of The Univ Of California レーザアニールによる薄膜結晶成長
JP2002110542A (ja) * 2000-09-28 2002-04-12 Toshiba Corp Ｓｉ系半導体薄膜の製造方法、薄膜トランジスタ
JP2001274088A (ja) * 2001-02-28 2001-10-05 Trustees Of Columbia Univ In The City Of New York 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス

Also Published As

Publication number Publication date
KR20040043729A (ko) 2004-05-27
KR100514179B1 (ko) 2005-09-13
EP1422760A2 (en) 2004-05-26
US20030193069A1 (en) 2003-10-16
EP1422760A3 (en) 2004-06-30
CN1503376A (zh) 2004-06-09

Similar Documents

Publication Publication Date Title
US6759679B2 (en) Poly-silicon layer of a thin film transistor and display device having the same
JP4361740B2 (ja) Ｔｆｔ用多結晶シリコン薄膜の設計方法及びこれを用いて作製されたｔｆｔを備えたディスプレーデバイス
US7482179B2 (en) Method of fabricating a thin film transistor using dual or multiple gates
JP4338463B2 (ja) Ｔｆｔ用多結晶シリコン薄膜の設計方法及びこれを使用して形成されたデバイス
JP2004172569A (ja) 均一性に優れた薄膜トランジスタ及びこれを用いる有機電界発光素子
JP4361769B2 (ja) Ｌｄｄ／オフセット構造を具備している薄膜トランジスター
KR100552958B1 (ko) 다결정 실리콘 박막 트랜지스터를 포함하는 평판 표시소자 및 그의 제조 방법
US7750348B2 (en) Display device having crystal grain boundaries providing superior driving and luminance characteristics
US20040163585A1 (en) Method for manufacturing polycrystalline silicon thin film and thin film transistor fabricated using polycrystalline silicon thin film manufactured by the manufacturing
KR100542991B1 (ko) 다결정 실리콘 박막 트랜지스터를 포함하는 평판 표시 소자
KR100534576B1 (ko) 다중 게이트를 갖는 박막 트랜지스터
KR100542992B1 (ko) 다결정 실리콘 박막 트랜지스터를 포함하는 평판 표시 소자

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040702

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070606

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081104

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20081104

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090225

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090312

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090612

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110119

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110124