JP2001274088A - 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス - Google Patents
基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイスInfo
- Publication number
- JP2001274088A JP2001274088A JP2001055483A JP2001055483A JP2001274088A JP 2001274088 A JP2001274088 A JP 2001274088A JP 2001055483 A JP2001055483 A JP 2001055483A JP 2001055483 A JP2001055483 A JP 2001055483A JP 2001274088 A JP2001274088 A JP 2001274088A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor material
- radiation beam
- mask
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 239000000758 substrate Substances 0.000 title claims abstract description 29
- 238000002425 crystallisation Methods 0.000 title description 2
- 230000008025 crystallization Effects 0.000 title description 2
- 239000013078 crystal Substances 0.000 claims abstract description 28
- 239000000463 material Substances 0.000 claims abstract description 27
- 230000005855 radiation Effects 0.000 claims abstract description 24
- 230000003287 optical effect Effects 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 5
- 230000010355 oscillation Effects 0.000 claims 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 23
- 239000010703 silicon Substances 0.000 abstract description 23
- 238000000034 method Methods 0.000 abstract description 20
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 5
- 239000012212 insulator Substances 0.000 abstract description 3
- 230000003068 static effect Effects 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract 2
- 239000010408 film Substances 0.000 description 65
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 22
- 229910021417 amorphous silicon Inorganic materials 0.000 description 20
- 239000002245 particle Substances 0.000 description 15
- 230000008569 process Effects 0.000 description 10
- 238000007711 solidification Methods 0.000 description 10
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 230000008023 solidification Effects 0.000 description 7
- 230000008018 melting Effects 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 239000010453 quartz Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000002776 aggregation Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000004220 aggregation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000004857 zone melting Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 101000635895 Homo sapiens Myosin light chain 4 Proteins 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 102100030739 Myosin light chain 4 Human genes 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 229910021486 amorphous silicon dioxide Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- RBFDCQDDCJFGIK-UHFFFAOYSA-N arsenic germanium Chemical compound [Ge].[As] RBFDCQDDCJFGIK-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000452 restraining effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 238000009489 vacuum treatment Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 アモルファス半導体材料を良質な半導体結晶
に変換する装置を提供する。 【解決手段】 トランジスタのような半導体集積化デバ
イスを、基板上に形成された半導体材料の膜で形成す
る。デバイス特性を改善するため、半導体材料は規則的
な、準規則的な単一の結晶構造を有する。この構造体
は、レーザ放射ビームの１個又は数個のパルスを用いて
膜を局部的に露光し、この膜を全厚さにわたって局部的
に溶融することを含む技術により作成する。その後、溶
融した材料は膜の種領域から局部的に凝固する。半導体
デバイスには、液晶表示装置の画素コントローラ及びド
ライバ並びに、イメージセンサ、スタティックランダム
アクセスメモリ（ＳＲＡＭ）、シリコンオンインシュレ
ータ（ＳＯＩ）、及び３次元集積化回路デバイスが含ま
れる。
に変換する装置を提供する。 【解決手段】 トランジスタのような半導体集積化デバ
イスを、基板上に形成された半導体材料の膜で形成す
る。デバイス特性を改善するため、半導体材料は規則的
な、準規則的な単一の結晶構造を有する。この構造体
は、レーザ放射ビームの１個又は数個のパルスを用いて
膜を局部的に露光し、この膜を全厚さにわたって局部的
に溶融することを含む技術により作成する。その後、溶
融した材料は膜の種領域から局部的に凝固する。半導体
デバイスには、液晶表示装置の画素コントローラ及びド
ライバ並びに、イメージセンサ、スタティックランダム
アクセスメモリ（ＳＲＡＭ）、シリコンオンインシュレ
ータ（ＳＯＩ）、及び３次元集積化回路デバイスが含ま
れる。
Description
【０００１】技術分野 本発明は、半導体集積化デバイス用の半導体材料の処理
方法に関するものである。
方法に関するものである。
【０００２】発明の背景 半導体デバイスは例えば水晶又はガラスの基板上のシリ
コンの層又は膜に形成することができる。この技術はイ
メージセンサ及びアクティブマトリックス液晶表示装置
（ＡＭＬＣＤ）のデバイスの製造に用いられる。後者の
場合、適切に透明な基板上の薄膜トランジスタ（ＴＦ
Ｔ）の規則的なアレイにおいて、各トランジスタは画素
コントローラとして作用する。市販されているＡＭＬＣ
Ｄデバイスにおいて、薄膜トランジスタは水和したアモ
ルファスシリコン膜に形成される（ａ−Ｓｉ：Ｈ ＴＦ
Ｔ）。
コンの層又は膜に形成することができる。この技術はイ
メージセンサ及びアクティブマトリックス液晶表示装置
（ＡＭＬＣＤ）のデバイスの製造に用いられる。後者の
場合、適切に透明な基板上の薄膜トランジスタ（ＴＦ
Ｔ）の規則的なアレイにおいて、各トランジスタは画素
コントローラとして作用する。市販されているＡＭＬＣ
Ｄデバイスにおいて、薄膜トランジスタは水和したアモ
ルファスシリコン膜に形成される（ａ−Ｓｉ：Ｈ ＴＦ
Ｔ）。
【０００３】ＴＦＴのスイッチング特性を増強するた
め、アモルファスシリコンの代わりに多結晶シリコンが
用いられている。多結晶構造体は、例えば堆積している
アモルファス又は微結晶シリコン膜をエキシマレーザで
結晶化（ＥＬＣ）することにより得られる。
め、アモルファスシリコンの代わりに多結晶シリコンが
用いられている。多結晶構造体は、例えば堆積している
アモルファス又は微結晶シリコン膜をエキシマレーザで
結晶化（ＥＬＣ）することにより得られる。
【０００４】しかしながら、ランダムに結晶化している
多結晶シリコンを用いる場合、満足されない結果が生じ
てしまう。小さな粒子のポリシリコンの場合、例えばＴ
ＦＴのアクティブチャネル領域において多数の大きな角
度の粒子境界によりデバイス性能が制限されてしまう。
大粒子のポリシリコンはこの点に関しては優れている
が、あるＴＦＴに別のＴＦＴと比べて顕著な粒子構造の
不規則性が存在するとＴＦＴアレイにデバイス特性の不
均一性が生じてしまう。
多結晶シリコンを用いる場合、満足されない結果が生じ
てしまう。小さな粒子のポリシリコンの場合、例えばＴ
ＦＴのアクティブチャネル領域において多数の大きな角
度の粒子境界によりデバイス性能が制限されてしまう。
大粒子のポリシリコンはこの点に関しては優れている
が、あるＴＦＴに別のＴＦＴと比べて顕著な粒子構造の
不規則性が存在するとＴＦＴアレイにデバイス特性の不
均一性が生じてしまう。
【０００５】発明の概要 デバイス特性及びデバイスの不均一性を改善するため、
基板上の半導体膜に横方向に凝固させる技術を適用す
る。この人為的に制御されるスーパラテラル成長（ＡＣ
ＳＬＧ）と称せられる技術は、例えばレーザビームパル
スのような適当な放射パルスにより膜の一部を露光し、
膜をその全厚さにわたって局部的に溶融することを含
む。溶融した半導体材料が凝固すると、膜の予め定めた
完全に溶融しなかった部分から結晶構造が成長する。こ
の技術の第１の好適な実施例において、露光される構造
体は基板により支持された第１の半導体膜、第１の半導
体膜上の耐熱性膜、及び耐熱性膜上の第２の半導体膜を
含む。この実施例において、構造体の前側及び後側の両
方をパルスで露光する。
基板上の半導体膜に横方向に凝固させる技術を適用す
る。この人為的に制御されるスーパラテラル成長（ＡＣ
ＳＬＧ）と称せられる技術は、例えばレーザビームパル
スのような適当な放射パルスにより膜の一部を露光し、
膜をその全厚さにわたって局部的に溶融することを含
む。溶融した半導体材料が凝固すると、膜の予め定めた
完全に溶融しなかった部分から結晶構造が成長する。こ
の技術の第１の好適な実施例において、露光される構造
体は基板により支持された第１の半導体膜、第１の半導
体膜上の耐熱性膜、及び耐熱性膜上の第２の半導体膜を
含む。この実施例において、構造体の前側及び後側の両
方をパルスで露光する。
【０００６】好適な第２の実施例において、横方向の凝
固は、第１の領域からくびれた第２の領域を経てデバイ
ス領域として意図した第３の領域へ進行する。この実施
例では、基板を介して加熱する領域と関連して一方の側
からの露光を用いる。好適な第３の実施例において、ビ
ームを繰り返し照射し、放射パターンを横方向にステッ
プ移動させて溶融及び凝固を繰り返すことにより拡大し
た単一結晶領域を形成する。有益なものとして、この技
術は高速液晶表示装置の製造に用いることができ、その
製造においては画素コントローラ及び／又はドライバ回
路は単一結晶として又は規則的な／準規則的な多結晶膜
として形成する。別の用途として、イメージセンサ、ス
タティックランダムアクセスメモリ（ＳＲＡＭ）、シリ
コンオンインシュレータ（ＳＯＩ）デバイス、及び３次
元集積化回路デバイスが含まれる。
固は、第１の領域からくびれた第２の領域を経てデバイ
ス領域として意図した第３の領域へ進行する。この実施
例では、基板を介して加熱する領域と関連して一方の側
からの露光を用いる。好適な第３の実施例において、ビ
ームを繰り返し照射し、放射パターンを横方向にステッ
プ移動させて溶融及び凝固を繰り返すことにより拡大し
た単一結晶領域を形成する。有益なものとして、この技
術は高速液晶表示装置の製造に用いることができ、その
製造においては画素コントローラ及び／又はドライバ回
路は単一結晶として又は規則的な／準規則的な多結晶膜
として形成する。別の用途として、イメージセンサ、ス
タティックランダムアクセスメモリ（ＳＲＡＭ）、シリ
コンオンインシュレータ（ＳＯＩ）デバイス、及び３次
元集積化回路デバイスが含まれる。
【０００７】好適実施例の説明 以下において実験的に実現された特有の実施例及びその
変形例について説明する。明示的又は内在的な数個の変
形例は実施例と共通し、さらに請求の範囲内において別
の変形例が当業者にとって自明である。例えば、ゲルマ
ニウム、シリコン−ゲルマニウム、ゲルマニウム砒素又
はインジウム燐のようなシリコン以外の半導体材料を用
いることを含むものである。処理条件下における安定
性、不活性及び耐熱性について考慮された例えばシリコ
ン、水晶、ガラス又はプラスチックのような適切な材料
の基板を用いることも含むものである。例えば電子ビー
ム又はイオンビームのようなレーザビーム以外の放射ビ
ームを用いることも含む。
変形例について説明する。明示的又は内在的な数個の変
形例は実施例と共通し、さらに請求の範囲内において別
の変形例が当業者にとって自明である。例えば、ゲルマ
ニウム、シリコン−ゲルマニウム、ゲルマニウム砒素又
はインジウム燐のようなシリコン以外の半導体材料を用
いることを含むものである。処理条件下における安定
性、不活性及び耐熱性について考慮された例えばシリコ
ン、水晶、ガラス又はプラスチックのような適切な材料
の基板を用いることも含むものである。例えば電子ビー
ム又はイオンビームのようなレーザビーム以外の放射ビ
ームを用いることも含む。
【０００８】第１実施例 図１の投影露光装置は、エキシマレーザ１１、ミラー１
２、ビームスプリッタ１３、可変焦点視野レンズ１４、
パターン化された投影マスク１５、２個の素子の結像レ
ンズ１６、サンプルステージ１７、可変減衰器１８、及
び収束レンズ１９を含んでいる。この投影装置を用いる
ことにより、ステージ１７上のサンプル１０の前側面及
び後側面に同時に放射パルスを供給することができる。
２、ビームスプリッタ１３、可変焦点視野レンズ１４、
パターン化された投影マスク１５、２個の素子の結像レ
ンズ１６、サンプルステージ１７、可変減衰器１８、及
び収束レンズ１９を含んでいる。この投影装置を用いる
ことにより、ステージ１７上のサンプル１０の前側面及
び後側面に同時に放射パルスを供給することができる。
【０００９】この技術の第１実施例の場合、図２に示す
ように、透明基板２０、第１のアモルファスシリコン膜
２１、ＳｉＯ2 膜２２、及び第２のアモルファスシリコ
ン膜２３を含む「二重層」（ＤＬ）サンプル構造体を用
意した。アモルファスシリコン膜の膜厚は１００ｎｍと
し、ＳｉＯ2 膜の膜厚は５００ｎｍとした。例えば窒化
シリコン又は高温ガラスのような別の耐熱性材料を膜２
２に用いることができる。
ように、透明基板２０、第１のアモルファスシリコン膜
２１、ＳｉＯ2 膜２２、及び第２のアモルファスシリコ
ン膜２３を含む「二重層」（ＤＬ）サンプル構造体を用
意した。アモルファスシリコン膜の膜厚は１００ｎｍと
し、ＳｉＯ2 膜の膜厚は５００ｎｍとした。例えば窒化
シリコン又は高温ガラスのような別の耐熱性材料を膜２
２に用いることができる。
【００１０】第２のすなわち頂部シリコン膜２３上にパ
ターン投影を行い第１のすなわち底部シリコン膜２１に
ブロードなビーム照射を行うと、第１のシリコン膜２１
は含まれる犠牲層として調整され、頂部シリコン膜２３
における横方向の結晶化速度を最大にすることができ
る。これらの膜の役割は、パターンを基板を介して第１
の膜上に投影する場合、反転させることができる。パタ
ーンが投影された膜において、横方向に凝固した粒子が
形成され、例えばＴＦＴ用に良好に適合した処理膜が形
成される。
ターン投影を行い第１のすなわち底部シリコン膜２１に
ブロードなビーム照射を行うと、第１のシリコン膜２１
は含まれる犠牲層として調整され、頂部シリコン膜２３
における横方向の結晶化速度を最大にすることができ
る。これらの膜の役割は、パターンを基板を介して第１
の膜上に投影する場合、反転させることができる。パタ
ーンが投影された膜において、横方向に凝固した粒子が
形成され、例えばＴＦＴ用に良好に適合した処理膜が形
成される。
【００１１】図２に基づく構造体は、アモルファス−シ
リコン、ＳｉＯ2 トラックアモルファス−シリコンを水
晶基板上に順次低圧化学気相体積することにより用意さ
れる。アモルファス又は微結晶堆積する別の適切な堆積
方法には、例えばプラズマエンハンスド化学気相堆積
（ＰＥＣＶＤ）、蒸着、又はスパッタリングが含まれ
る。
リコン、ＳｉＯ2 トラックアモルファス−シリコンを水
晶基板上に順次低圧化学気相体積することにより用意さ
れる。アモルファス又は微結晶堆積する別の適切な堆積
方法には、例えばプラズマエンハンスド化学気相堆積
（ＰＥＣＶＤ）、蒸着、又はスパッタリングが含まれ
る。
【００１２】サンプルは図１の投影露光装置のステージ
１７上に配置する。マスク１５は、１０〜１００μｍの
種々の分離距離で５０μｍ幅の簡単な細条のパターンを
有する。
１７上に配置する。マスク１５は、１０〜１００μｍの
種々の分離距離で５０μｍ幅の簡単な細条のパターンを
有する。
【００１３】マスクパターンは３〜６の範囲の種々の縮
小倍率でサンプル上に投影する。後ろ側のエネルギー密
度は可変減衰器１８により制御する。サンプルは３０８
ｎｍの波長の３０ｎ秒ＸｅＣｌエキシマレーザを用いて
室温で照射され、この波長域において水晶は透明であ
る。このレーザは、LambdaPhysik Compex ３０１の商品
名で市販されている。ガラス基板の場合、例えば３４８
ｎｍのようなより長い波長が必要である。
小倍率でサンプル上に投影する。後ろ側のエネルギー密
度は可変減衰器１８により制御する。サンプルは３０８
ｎｍの波長の３０ｎ秒ＸｅＣｌエキシマレーザを用いて
室温で照射され、この波長域において水晶は透明であ
る。このレーザは、LambdaPhysik Compex ３０１の商品
名で市販されている。ガラス基板の場合、例えば３４８
ｎｍのようなより長い波長が必要である。
【００１４】ビーム照射は固定された前側エネルギー密
度及び種々の後側エネルギー密度で行う。評価した前側
エネルギー密度はサンプル面で約１．０Ｊ／ｃｍ2 であ
る。後側エネルギー密度は１７０〜６８０ｍＪ／ｃｍ2
である。照射に続いて試験を行うため、膜全体をセコ
（Ｓｅｃｃｏ）エッチ剤を用いて欠陥エッチングを行
い、走査型電子顕微鏡（ＳＥＭ）を用いて試験を行っ
た。最も大きな不均一な粒子は５１０ｍＪ／ｃｍ2 の後
側エネルギー密度の場合に得られた。これらの粒子は細
条状領域の２個の側から横方向に成長し、細条の中心線
上に良好に規定された粒子境界で２本の粒子列を形成し
ている。生じた個別の結晶体がＴＦＴのアクティブチャ
ネル領域全体を形成するのに十分でない場合でも、この
結晶体は例えば図３Ａ又は図３Ｂに図示するようなＴＦ
Ｔのアクティブチャネル領域として作用できる規則的な
又は準規則的な多結晶構造体を形成する。ソース電極３
１、ドレイン電極３２ゲート電極３３及びアクティブチ
ャネル領域３４を示す。図３Ａにおいて、アクティブチ
ャネル領域は、上述したようにして生成された両方の粒
子列を含む。図３Ｂのような十分に大きな粒子の場合、
アクティブチャネル領域は粒子の単一列として形成する
ことができる。
度及び種々の後側エネルギー密度で行う。評価した前側
エネルギー密度はサンプル面で約１．０Ｊ／ｃｍ2 であ
る。後側エネルギー密度は１７０〜６８０ｍＪ／ｃｍ2
である。照射に続いて試験を行うため、膜全体をセコ
（Ｓｅｃｃｏ）エッチ剤を用いて欠陥エッチングを行
い、走査型電子顕微鏡（ＳＥＭ）を用いて試験を行っ
た。最も大きな不均一な粒子は５１０ｍＪ／ｃｍ2 の後
側エネルギー密度の場合に得られた。これらの粒子は細
条状領域の２個の側から横方向に成長し、細条の中心線
上に良好に規定された粒子境界で２本の粒子列を形成し
ている。生じた個別の結晶体がＴＦＴのアクティブチャ
ネル領域全体を形成するのに十分でない場合でも、この
結晶体は例えば図３Ａ又は図３Ｂに図示するようなＴＦ
Ｔのアクティブチャネル領域として作用できる規則的な
又は準規則的な多結晶構造体を形成する。ソース電極３
１、ドレイン電極３２ゲート電極３３及びアクティブチ
ャネル領域３４を示す。図３Ａにおいて、アクティブチ
ャネル領域は、上述したようにして生成された両方の粒
子列を含む。図３Ｂのような十分に大きな粒子の場合、
アクティブチャネル領域は粒子の単一列として形成する
ことができる。
【００１５】第１の実施例による処理方法において、底
部犠牲層２１の役割は、ビームにより加熱する場合エネ
ルギーを蓄積する加熱サセプタの役割として理解するこ
とができ、最大の効果はこの膜が溶融する場合に得られ
る。蓄積した熱は凝固中に解放される。これにより、頂
部膜２３が伝導により熱を喪失する程度が低減される。
従って、最大の利点を得るためには、露光される構造体
を適切な寸法にすることが重要である。ＳｉＯ2 膜２２
が薄過ぎる場合、シリコン膜２１及び２３の放熱は一緒
になってしまい、膜２１を形成することによる利点が得
られない。他方において、膜２２が物理的なプロセスの
熱拡散距離に対して厚過ぎる場合、膜２１が頂部膜２３
の変換に対して不十分に作用することになる。底部膜２
１に関して、その厚さは、この膜が十分な熱量を有する
ように選択する必要がある。しかし、膜２１がより厚い
場合、この膜を溶融するのにより多くのエネルギーが必
要となる。
部犠牲層２１の役割は、ビームにより加熱する場合エネ
ルギーを蓄積する加熱サセプタの役割として理解するこ
とができ、最大の効果はこの膜が溶融する場合に得られ
る。蓄積した熱は凝固中に解放される。これにより、頂
部膜２３が伝導により熱を喪失する程度が低減される。
従って、最大の利点を得るためには、露光される構造体
を適切な寸法にすることが重要である。ＳｉＯ2 膜２２
が薄過ぎる場合、シリコン膜２１及び２３の放熱は一緒
になってしまい、膜２１を形成することによる利点が得
られない。他方において、膜２２が物理的なプロセスの
熱拡散距離に対して厚過ぎる場合、膜２１が頂部膜２３
の変換に対して不十分に作用することになる。底部膜２
１に関して、その厚さは、この膜が十分な熱量を有する
ように選択する必要がある。しかし、膜２１がより厚い
場合、この膜を溶融するのにより多くのエネルギーが必
要となる。
【００１６】シリコン層２３上にパターンを露光する代
わりに、例えば近接マスク、コンタクトマスク又はフォ
トリソグラフィによりパターン化された堆積したマスク
層により所望のパターンを規定することができる。マス
キングの変形例において、マスク層は例えば入射する放
射を吸収又は反射することによりマスクの下側の領域で
の加熱を低減するように作用できる。或いは、適切な厚
さの適当なマスク材料を用い場合、相補的な反射防止効
果が実現され、付加的なエネルギーをマスク材料の下側
の半導体膜に流入させることができる。例えば、ＳｉＯ
2 膜を用いてこの効果をシリコン膜に及ぼすことができ
る。この変形例は、マスク層が溶融した半導体材料に対
する拘束部材として作用し、溶融半導体層が表面張力の
作用により塊に凝集したり変形するのを防止する利点が
ある。
わりに、例えば近接マスク、コンタクトマスク又はフォ
トリソグラフィによりパターン化された堆積したマスク
層により所望のパターンを規定することができる。マス
キングの変形例において、マスク層は例えば入射する放
射を吸収又は反射することによりマスクの下側の領域で
の加熱を低減するように作用できる。或いは、適切な厚
さの適当なマスク材料を用い場合、相補的な反射防止効
果が実現され、付加的なエネルギーをマスク材料の下側
の半導体膜に流入させることができる。例えば、ＳｉＯ
2 膜を用いてこの効果をシリコン膜に及ぼすことができ
る。この変形例は、マスク層が溶融した半導体材料に対
する拘束部材として作用し、溶融半導体層が表面張力の
作用により塊に凝集したり変形するのを防止する利点が
ある。
【００１７】第２実施例 図４の露光装置は、エキシマレーザ４１、プリズム偏向
器４２、集束レンズ４３、真空チャンバ４４及びサンプ
ルを配置するホットステージ４５を含む。本発明の図４
の露光装置を用いる第２の実施例において、図５のサン
プル構造体は、基板５０、熱酸化膜５１、第１のパター
ン化されたアモルファスシリコン膜５２、ＳｉＯ2 膜５
３、第２のパターン化されたシリコン膜５４、及びさら
に堆積したＳｉＯ2 膜５５を含む。典型的な厚さは、熱
酸化膜５１については１００ｎｍとし、アモルファスシ
リコン膜５２については１００ｎｍとし、ＳｉＯ2膜５
３については２１０ｎｍとし、アモルファスシリコン膜
５４については１２０ｎｍとし、ＳｉＯ2 膜５５につい
ては１７０ｎｍとする。
器４２、集束レンズ４３、真空チャンバ４４及びサンプ
ルを配置するホットステージ４５を含む。本発明の図４
の露光装置を用いる第２の実施例において、図５のサン
プル構造体は、基板５０、熱酸化膜５１、第１のパター
ン化されたアモルファスシリコン膜５２、ＳｉＯ2 膜５
３、第２のパターン化されたシリコン膜５４、及びさら
に堆積したＳｉＯ2 膜５５を含む。典型的な厚さは、熱
酸化膜５１については１００ｎｍとし、アモルファスシ
リコン膜５２については１００ｎｍとし、ＳｉＯ2膜５
３については２１０ｎｍとし、アモルファスシリコン膜
５４については１２０ｎｍとし、ＳｉＯ2 膜５５につい
ては１７０ｎｍとする。
【００１８】このサンプル構造体はシリコンウェハ５０
上の熱酸化膜５１上に低圧化学気相堆積（ＬＰＣＶＤ）
によりアモルファスシリコン膜５２を堆積することによ
り得られる。シリコン膜５２にフォトレジストをコート
し、その後ステッパにより露光し、現像し、さらにシリ
コン膜５２をＳＦ6 ／Ｏ2 プラスマで反応性イオンエッ
チングを行いパターン形成を行う。シリコン膜５２の第
１レベルのアイランドの得られたパターンを図６Ａに上
方から見た図面として示す。このパターンは、デバイス
として使用される四角形の主アイランド領域５２３、矩
形の「テイル」領域５２１、及びテイル領域５２１と主
アイランド領域５２３とを結ぶ「ボトルネック」領域５
２２の３個の領域で構成される。これらの寸法は以下の
ように選択する。テイル領域５２１については２０×１
０μｍとし、ボトムネック領域５２２については５×３
μｍとし、主アイランド領域５２１については１０×１
０μｍから５０×５０μｍの範囲の異なる寸法とする。
上の熱酸化膜５１上に低圧化学気相堆積（ＬＰＣＶＤ）
によりアモルファスシリコン膜５２を堆積することによ
り得られる。シリコン膜５２にフォトレジストをコート
し、その後ステッパにより露光し、現像し、さらにシリ
コン膜５２をＳＦ6 ／Ｏ2 プラスマで反応性イオンエッ
チングを行いパターン形成を行う。シリコン膜５２の第
１レベルのアイランドの得られたパターンを図６Ａに上
方から見た図面として示す。このパターンは、デバイス
として使用される四角形の主アイランド領域５２３、矩
形の「テイル」領域５２１、及びテイル領域５２１と主
アイランド領域５２３とを結ぶ「ボトルネック」領域５
２２の３個の領域で構成される。これらの寸法は以下の
ように選択する。テイル領域５２１については２０×１
０μｍとし、ボトムネック領域５２２については５×３
μｍとし、主アイランド領域５２１については１０×１
０μｍから５０×５０μｍの範囲の異なる寸法とする。
【００１９】第１レベルのアイランドにはプラズマ−エ
ンハンド気相堆積（ＰＥＣＶＤ）によりＳｉＯ2 膜５３
を形成し、上側にアモルファスシリコンを堆積する。フ
ォトリソグラフィ処理を用いてアモルファスシリコンに
ついてパターニングを行い、５×５μｍの寸法の「第２
のレベルのアイランド」５４を形成する。第２レベルの
アイランド５４はテイル領域５２１の上側に直接位置し
露光中のビーム遮光区域として作用する。最後に、この
構造体全体にＰＥＣＶＤのＳｉＯ2 層を形成する。
ンハンド気相堆積（ＰＥＣＶＤ）によりＳｉＯ2 膜５３
を形成し、上側にアモルファスシリコンを堆積する。フ
ォトリソグラフィ処理を用いてアモルファスシリコンに
ついてパターニングを行い、５×５μｍの寸法の「第２
のレベルのアイランド」５４を形成する。第２レベルの
アイランド５４はテイル領域５２１の上側に直接位置し
露光中のビーム遮光区域として作用する。最後に、この
構造体全体にＰＥＣＶＤのＳｉＯ2 層を形成する。
【００２０】処理を行うため、サンプルを１０-5トール
の圧力の真空チャンバ内の耐熱性グラファイトのホット
ステージ上に配置する。別の適当な加熱装置を利用でき
る場合、真空処理を省略することができる。基板温度が
１０００〜１２００°になるまで加熱を行い、これには
約３分の立ち上がり時間を必要とする。露光する前にサ
ンプルを最終的な基板温度に約２分間保持する。サンプ
ルの温度は、直接取り付けた熱電対により間欠的にモニ
タすると共にディジタルの赤外線サーモメータにより連
続的にモニタする。サンプルは、単一のエキシマレーザ
パルスを用いてテイル領域内のビーム遮光領域区域以外
の全ての第１のレベルのアイランドが完全に溶融するの
に十分高いエネルギー密度で露光する。
の圧力の真空チャンバ内の耐熱性グラファイトのホット
ステージ上に配置する。別の適当な加熱装置を利用でき
る場合、真空処理を省略することができる。基板温度が
１０００〜１２００°になるまで加熱を行い、これには
約３分の立ち上がり時間を必要とする。露光する前にサ
ンプルを最終的な基板温度に約２分間保持する。サンプ
ルの温度は、直接取り付けた熱電対により間欠的にモニ
タすると共にディジタルの赤外線サーモメータにより連
続的にモニタする。サンプルは、単一のエキシマレーザ
パルスを用いてテイル領域内のビーム遮光領域区域以外
の全ての第１のレベルのアイランドが完全に溶融するの
に十分高いエネルギー密度で露光する。
【００２１】微細構造の分析を行うため、露光したサン
プルをセコウ（Ｓｅｃｃｏ）エッチングを行った。１１
５０°Ｃの基板温度で露光したサンプルの場合、セコウ
エッチングされたサンプルのノマルスキー顕微鏡写真
は、２０×２０、４０×４０及び５０×５０μｍのアイ
ランドは単一結晶のアイランド（ＳＣＩ）に完全に変換
されているのを示している。エッチングされたサンプル
の欠陥パターンは、主アイランド領域が、ＳＬＧの研究
で認められている平面欠陥に加えて、ゾーンメルティン
グの再結晶化で観測されるものと同様な小角サブ境界を
含むことを示唆している。１１００°Ｃのような低い基
板温度の場合、２０×２０μｍの小さいアイランドだけ
が大角粒界のない単一結晶のアイランドに変換された。
１０５０及び１０００°Ｃの一層低い基板温度の場合、
２０×２０μｍのアイランドに大角粒界面が発生してい
る。
プルをセコウ（Ｓｅｃｃｏ）エッチングを行った。１１
５０°Ｃの基板温度で露光したサンプルの場合、セコウ
エッチングされたサンプルのノマルスキー顕微鏡写真
は、２０×２０、４０×４０及び５０×５０μｍのアイ
ランドは単一結晶のアイランド（ＳＣＩ）に完全に変換
されているのを示している。エッチングされたサンプル
の欠陥パターンは、主アイランド領域が、ＳＬＧの研究
で認められている平面欠陥に加えて、ゾーンメルティン
グの再結晶化で観測されるものと同様な小角サブ境界を
含むことを示唆している。１１００°Ｃのような低い基
板温度の場合、２０×２０μｍの小さいアイランドだけ
が大角粒界のない単一結晶のアイランドに変換された。
１０５０及び１０００°Ｃの一層低い基板温度の場合、
２０×２０μｍのアイランドに大角粒界面が発生してい
る。
【００２２】この第２実施例の凝固過程は図６Ｂ〜６Ｄ
に基づいて理解することができる。すなわち、露光に際
して、第２レベルの四角形の領域５４はこの領域に入射
するビームエネルギーの大部分を遮光し、テイル領域５
２１のビームが遮光された区域での完全な溶融が阻止さ
れる。露光された第１レベルの領域の残りの部分は、図
６Ｂに示すように完全に溶融する。膜が基板を介して冷
却されると、ビームが遮光された領域の液相−固相界面
は冷却不足になり、シリコン粒子６１がビーム遮光領域
から外側に向けて急速に成長を開始する。テイル領域内
において、多くの粒子６１は素早く結びつき、１個又は
数個の好ましく位置する粒子だけがボトルネック部５２
２に向けて成長する。ボトルネック部５２２は、１個の
粒子がボトルネック部を経て主アイランド領域５２３に
拡張するような形態を有する。基板温度が十分に高く主
アイランド領域５２３が急激に冷却された液中での凝集
が防止されるほど小さい場合、ボトルネック部５２２を
経て成長した１個の粒子の横方向の成長により主アイラ
ンド５２３全体が単一の結晶領域に変換される。
に基づいて理解することができる。すなわち、露光に際
して、第２レベルの四角形の領域５４はこの領域に入射
するビームエネルギーの大部分を遮光し、テイル領域５
２１のビームが遮光された区域での完全な溶融が阻止さ
れる。露光された第１レベルの領域の残りの部分は、図
６Ｂに示すように完全に溶融する。膜が基板を介して冷
却されると、ビームが遮光された領域の液相−固相界面
は冷却不足になり、シリコン粒子６１がビーム遮光領域
から外側に向けて急速に成長を開始する。テイル領域内
において、多くの粒子６１は素早く結びつき、１個又は
数個の好ましく位置する粒子だけがボトルネック部５２
２に向けて成長する。ボトルネック部５２２は、１個の
粒子がボトルネック部を経て主アイランド領域５２３に
拡張するような形態を有する。基板温度が十分に高く主
アイランド領域５２３が急激に冷却された液中での凝集
が防止されるほど小さい場合、ボトルネック部５２２を
経て成長した１個の粒子の横方向の成長により主アイラ
ンド５２３全体が単一の結晶領域に変換される。
【００２３】従って、主アイランド領域５２３の単一結
晶形態への有用な変換は、基板温度とアイランド領域の
大きさとの適切な組合せを必要とする。溶融したシリコ
ンは、横方向凝固により完全に変換するために必要な特
性時間よりも長い特定の体積を凝固させるための特性時
間にわたって十分に高い温度に維持する必要がある。こ
の特性変換時間は主として変換すべき距離すなわち主ア
イランドの横方向の寸法に依存するので、、特性変換時
間が液体中で凝固がトリガされる前に達成できる平均横
方向成長距離に匹敵するようにアイランドの大きさを基
板温度に関係付ける必要がある。ゾーンメルティング再
結晶と比較して、本発明の技術は例えば１００ｎｍ又は
それ以下の厚さの極めて薄い膜を再結晶させることがで
きる。
晶形態への有用な変換は、基板温度とアイランド領域の
大きさとの適切な組合せを必要とする。溶融したシリコ
ンは、横方向凝固により完全に変換するために必要な特
性時間よりも長い特定の体積を凝固させるための特性時
間にわたって十分に高い温度に維持する必要がある。こ
の特性変換時間は主として変換すべき距離すなわち主ア
イランドの横方向の寸法に依存するので、、特性変換時
間が液体中で凝固がトリガされる前に達成できる平均横
方向成長距離に匹敵するようにアイランドの大きさを基
板温度に関係付ける必要がある。ゾーンメルティング再
結晶と比較して、本発明の技術は例えば１００ｎｍ又は
それ以下の厚さの極めて薄い膜を再結晶させることがで
きる。
【００２４】ビームを阻止する代わりに、第１の実施例
について説明したように、反射防止膜を用いて相補的な
マスキングにより種領域を規定することができる。或い
は、露光により種領域を規定することができる。
について説明したように、反射防止膜を用いて相補的な
マスキングにより種領域を規定することができる。或い
は、露光により種領域を規定することができる。
【００２５】第３実施例 図７の投影露光装置は、エキシマレーザ７１、ミラー７
２、可変焦点視野レンズ７４、パターンが形成されたマ
スク７５、２素子結像レンズ７６、サンプルステージ７
７、及び可変減衰器７８を含む。サンプル７０はサンプ
ルステージ７７上に配置する。この装置を用いて鮮明な
ビームを発生させることにより、順次横方向凝集（ＳＬ
Ｓ）プロセスで単一結晶のシリコン領域を段階成長させ
ることができる。或いは、近接マスク又は接触マスクを
用いてビーム成形することができる。
２、可変焦点視野レンズ７４、パターンが形成されたマ
スク７５、２素子結像レンズ７６、サンプルステージ７
７、及び可変減衰器７８を含む。サンプル７０はサンプ
ルステージ７７上に配置する。この装置を用いて鮮明な
ビームを発生させることにより、順次横方向凝集（ＳＬ
Ｓ）プロセスで単一結晶のシリコン領域を段階成長させ
ることができる。或いは、近接マスク又は接触マスクを
用いてビーム成形することができる。
【００２６】図８のサンプル構造体は、基板８０、熱酸
化膜８１、及びアモルファスシリコン膜８２を有する。
以下の説明において、図９Ａ〜９Ｆ、第１の変形例の２
個の例を示す図１０Ａ〜１０Ｆ及び第２の変形例を示す
図１１Ａ〜１１Ｂを参照して第３実施例の技術を説明す
る。
化膜８１、及びアモルファスシリコン膜８２を有する。
以下の説明において、図９Ａ〜９Ｆ、第１の変形例の２
個の例を示す図１０Ａ〜１０Ｆ及び第２の変形例を示す
図１１Ａ〜１１Ｂを参照して第３実施例の技術を説明す
る。
【００２７】本例において矩形にパターン化されている
アモルファスシリコン膜８２からスタートし（図９
Ａ）、２本の破線により境界されているシリコン膜８２
の領域９１をパルスで露光し、この領域のシリコンを完
全に溶融させ（図９Ｂ）、次に領域９１の溶融シリコン
を再凝固させる（図９Ｃ）。ここで、領域９１は細条状
とし、この領域９１の露光はマスクされた露光により又
は近接マスクを用いて行うことができる。領域９１の溶
融シリコンの再凝固に際し、２個の粒子列が領域９１の
破線の境界部から領域９１の中央に向けて爆発的に成長
する。２本の粒子列の成長は、最終の距離９２に至る特
有の横方向の成長である。領域９１の残りの部分におい
て、微細に粒子化した多結晶領域９３が形成される。好
ましくは、この細条の幅は、再凝固に際し２本の粒子列
が集束することなく互いに近づくように選択する。本発
明から除外されるものではないが、幅が広くなっても処
理の効率に寄与することはない。幅を狭くすると望まし
くない傾向にある。この理由は、以後の工程において長
さを短くしなければならず、しかも凝固プロセス中に対
向する方向から成長する粒子が一緒になる位置において
半導体表面が不規則になる可能性があるためである。シ
リコン膜上に酸化キャップ層を形成し、凝集を遅くする
と共にシリコン膜の表面の歪みを低減して表面を円滑に
することができる。
アモルファスシリコン膜８２からスタートし（図９
Ａ）、２本の破線により境界されているシリコン膜８２
の領域９１をパルスで露光し、この領域のシリコンを完
全に溶融させ（図９Ｂ）、次に領域９１の溶融シリコン
を再凝固させる（図９Ｃ）。ここで、領域９１は細条状
とし、この領域９１の露光はマスクされた露光により又
は近接マスクを用いて行うことができる。領域９１の溶
融シリコンの再凝固に際し、２個の粒子列が領域９１の
破線の境界部から領域９１の中央に向けて爆発的に成長
する。２本の粒子列の成長は、最終の距離９２に至る特
有の横方向の成長である。領域９１の残りの部分におい
て、微細に粒子化した多結晶領域９３が形成される。好
ましくは、この細条の幅は、再凝固に際し２本の粒子列
が集束することなく互いに近づくように選択する。本発
明から除外されるものではないが、幅が広くなっても処
理の効率に寄与することはない。幅を狭くすると望まし
くない傾向にある。この理由は、以後の工程において長
さを短くしなければならず、しかも凝固プロセス中に対
向する方向から成長する粒子が一緒になる位置において
半導体表面が不規則になる可能性があるためである。シ
リコン膜上に酸化キャップ層を形成し、凝集を遅くする
と共にシリコン膜の表面の歪みを低減して表面を円滑に
することができる。
【００２８】露光される隣接領域はマスク投影又は近接
マスクに対してサンプルを結晶成長の方向にシフト（ス
テッピング）することにより規定される。シフトした
（ステップ移動した）領域９４は図９Ｄの２本の破線に
より境界される。シフトする距離は、露光される次の領
域が前回露光した領域と重なって図９Ｅに示すように一
方の結晶の列が部分的に溶融する間に他方の結晶の列が
完全に溶融するように設定する。再凝固に際し、部分的
に溶融している結晶の列は、する。９Ｆに示すように、
一層長くなる。この態様において、露光される部分を繰
り返しシストすることにより、所望の長さの単一結晶粒
子を成長せることができる。露光された領域のパターン
が単一細条でなく、図１０Ａの破線で規定されるように
山形形状１０１である場合、図１０Ｂ〜10F に示す露光
領域を同一の順序でシフトすることにより、シフトされ
た山形パターンの縁部の頂部から粒子の成長が拡大す
る。このようにして、単一結晶の領域を幅及び長さを増
大しながら成長させることができる。
マスクに対してサンプルを結晶成長の方向にシフト（ス
テッピング）することにより規定される。シフトした
（ステップ移動した）領域９４は図９Ｄの２本の破線に
より境界される。シフトする距離は、露光される次の領
域が前回露光した領域と重なって図９Ｅに示すように一
方の結晶の列が部分的に溶融する間に他方の結晶の列が
完全に溶融するように設定する。再凝固に際し、部分的
に溶融している結晶の列は、する。９Ｆに示すように、
一層長くなる。この態様において、露光される部分を繰
り返しシストすることにより、所望の長さの単一結晶粒
子を成長せることができる。露光された領域のパターン
が単一細条でなく、図１０Ａの破線で規定されるように
山形形状１０１である場合、図１０Ｂ〜10F に示す露光
領域を同一の順序でシフトすることにより、シフトされ
た山形パターンの縁部の頂部から粒子の成長が拡大す
る。このようにして、単一結晶の領域を幅及び長さを増
大しながら成長させることができる。
【００２９】大面積の単一結晶領域は、図１１Ａに図示
され、テイル領域１１１、細いボトルネック領域１１２
及び主アイランド領域１１３を有するパターン化された
アモルファスシリコン膜に順次シフト（ステップ状に）
した露光領域を形成することにより成長させることがで
きる。図１１Ａ〜１１Ｃの領域１１１、１１２及び１１
３の断面は、放射遮光アモルファスシリコン領域５４及
び第２の二酸化シリコン層５５が存在しないことを除い
て図５に示すものと同様である。マスクされた露光又は
近接マスクにより規定された露光領域は図１１Ａ〜１１
Ｃの破線により境界された領域により図示されており、
この図１１はテイル領域１１１からボトルネック領域１
１２を経て単一粒子を成長させて単一結晶のアイランド
領域１１３を形成するための露光領域の順次の横方向シ
フト（ステッピング）を示す。
され、テイル領域１１１、細いボトルネック領域１１２
及び主アイランド領域１１３を有するパターン化された
アモルファスシリコン膜に順次シフト（ステップ状に）
した露光領域を形成することにより成長させることがで
きる。図１１Ａ〜１１Ｃの領域１１１、１１２及び１１
３の断面は、放射遮光アモルファスシリコン領域５４及
び第２の二酸化シリコン層５５が存在しないことを除い
て図５に示すものと同様である。マスクされた露光又は
近接マスクにより規定された露光領域は図１１Ａ〜１１
Ｃの破線により境界された領域により図示されており、
この図１１はテイル領域１１１からボトルネック領域１
１２を経て単一粒子を成長させて単一結晶のアイランド
領域１１３を形成するための露光領域の順次の横方向シ
フト（ステッピング）を示す。
【００３０】図９Ａ〜９Ｆ、図１０Ａ〜１０Ｆ及び図１
１Ａ〜１１Ｃの実施例の順次の横方向溶融及び再凝固
は、水晶基板上にコートされ膜厚が１００〜２４０ｎｍ
のの二酸化シリコン上に化学気相堆積（ＣＶＤ）により
堆積したアモルファスシリコン膜について行った。単一
結晶細条の形成はは、欠陥エッチングサンプルの光学式
走査電子顕微鏡により確認した。
１Ａ〜１１Ｃの実施例の順次の横方向溶融及び再凝固
は、水晶基板上にコートされ膜厚が１００〜２４０ｎｍ
のの二酸化シリコン上に化学気相堆積（ＣＶＤ）により
堆積したアモルファスシリコン膜について行った。単一
結晶細条の形成はは、欠陥エッチングサンプルの光学式
走査電子顕微鏡により確認した。
【００３１】選択的なものとして、基板を加熱して溶融
に必要なビームエネルギーを低減し又は１ステップ当た
りの横方向の成長距離を増大することができる。この利
点は、図１に示すステージ上のサンプルを２方向からの
露光により実現することができる。
に必要なビームエネルギーを低減し又は１ステップ当た
りの横方向の成長距離を増大することができる。この利
点は、図１に示すステージ上のサンプルを２方向からの
露光により実現することができる。
【００３２】別の処理及び用途 本発明により形成された半導体膜を用いることにより、
例えばパターン規定、エッチング、不純物注入、絶縁層
の堆積、コンタクト形成、及びパターン化された金属層
の相互接続のような良好に確立された別の技術により集
積化された半導体デバイスを製造することができる。好
適な薄膜半導体トランジスタにおいて、少なくともアク
ティブチャネル領域は、例えば図３Ａ及び３Ｂに示す単
一結晶の規則的な又は少なくともほぼ規則的な微細構造
を有する。特に注目すべきことは、図１２に線図的に示
す液晶表示装置にこのようなＴＦＴが含まれることであ
る。このデバイスは、少なくとも表示窓部分１２１が透
明な基板１２０を含む。この表示窓含む１２１は画素１
２２の規則的なアレイを含み、各画素はＴＦＴ画素コン
トローラを含む。各画素コントローラはドライバ１２３
により個別にアドレスされることができる。好ましく
は、画素コントローラ及び／又はドライバ回路は本発明
の技術に基づいて形成した半導体材料で形成する。別の
用途して、イメージセンサ、スタテックランダムアクセ
スメモリ（ＳＲＡＭ）、シリコン−オンインシュレータ
（ＳＯＩ）デバイス、及び三次元集積回路デバイスが含
まれる。
例えばパターン規定、エッチング、不純物注入、絶縁層
の堆積、コンタクト形成、及びパターン化された金属層
の相互接続のような良好に確立された別の技術により集
積化された半導体デバイスを製造することができる。好
適な薄膜半導体トランジスタにおいて、少なくともアク
ティブチャネル領域は、例えば図３Ａ及び３Ｂに示す単
一結晶の規則的な又は少なくともほぼ規則的な微細構造
を有する。特に注目すべきことは、図１２に線図的に示
す液晶表示装置にこのようなＴＦＴが含まれることであ
る。このデバイスは、少なくとも表示窓部分１２１が透
明な基板１２０を含む。この表示窓含む１２１は画素１
２２の規則的なアレイを含み、各画素はＴＦＴ画素コン
トローラを含む。各画素コントローラはドライバ１２３
により個別にアドレスされることができる。好ましく
は、画素コントローラ及び／又はドライバ回路は本発明
の技術に基づいて形成した半導体材料で形成する。別の
用途して、イメージセンサ、スタテックランダムアクセ
スメモリ（ＳＲＡＭ）、シリコン−オンインシュレータ
（ＳＯＩ）デバイス、及び三次元集積回路デバイスが含
まれる。
【図１】 図１はこの技術の第１実施例として用いるこ
とができる投影露光装置の線図でである。
とができる投影露光装置の線図でである。
【図２】 図２は第１実施例のためのサンプル構造体の
拡大した線図的側面図である。
拡大した線図的側面図である。
【図３】 図３Ａ及び３Ｂは第１実施例の半導体材料に
形成することができるＴＦＴデバイスの微細構造体の拡
大した線図的上面図である。
形成することができるＴＦＴデバイスの微細構造体の拡
大した線図的上面図である。
【図４】 図４はこの技術の第２の実施例で用いること
ができる露光装置の線図である。
ができる露光装置の線図である。
【図５】 図５は第２実施例のサンプル構造体の拡大し
た線図的側面図である。
た線図的側面図である。
【図６】 図６Ａ〜６Ｄは順次の処理工程における図５
のサンプル構造体の線図的上面図である。
のサンプル構造体の線図的上面図である。
【図７】 図７は第３実施例に用いることができる露光
装置の線図である。
装置の線図である。
【図８】 図８は第３実施例のサンプル構造体の拡大し
た線図的側面図である。
た線図的側面図である。
【図９】 図９Ａ〜９Ｆは処理の第１の変形例の第１の
形式の順次の工程における図８のサンプル構造体の線図
的側面図である。
形式の順次の工程における図８のサンプル構造体の線図
的側面図である。
【図１０】 図１０Ａ〜１０Ｆは処理の第１の変形例の
第２の形式の順次の工程における図８のサンプル構造体
の線図的側面図である。
第２の形式の順次の工程における図８のサンプル構造体
の線図的側面図である。
【図１１】 図１１Ａ〜１１Ｃは処理の第２の変形例の
順次の工程におけるサンプル構造体の線図的側面図であ
る。
順次の工程におけるサンプル構造体の線図的側面図であ
る。
【図１２】 図１２はＴＦＴが含まれている液晶表示装
置の線図的上面図である。
置の線図的上面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェイムス エス イム アメリカ合衆国 ニューヨーク州 10027 −6699 ニューヨーク ダブリュー ワン ハンドレッドフォーティーンス ストリー ト520 アパートメント ナンバー 74
Claims (15)
- 【請求項１】 基板上の半導体膜に横方向に延在する結
晶領域を形成する装置であって、（ａ）パルス状の放射
ビームを発生するパルス放射ビーム源と、（ｂ）それぞ
れ半導体材料膜を露光するための予め定めた強度パター
ンを有すると共に前記半導体膜の露光された部分をその
厚さ全体にわたって溶融させるたの十分なエネルギーを
有するマスクされた放射ビームパルスを形成するビーム
マスクと、（ｃ）前記半導体材料膜の少なくとも一部分
がマスクされた放射ビームパルスにより露光される間に
前記基板上の半導体材料の膜を保持すると共に、基板上
の半導体材料膜をマスクされた放射ビームパルスに対し
て横切る方向に移動させるサンプル移動ステージとを具
え、 前記サンプル移動ステージが第１の位置に位置する場
合、前記半導体材料膜の第１の部分をマスクされた放射
ビームパルスにより露光して、この第１の部分の半導体
材料をその厚さ全体にわたって溶融し、第１の部分の半
導体材料を凝固させて前記第１の部分の境界に沿って少
なくとも１個の半導体結晶を形成し、当該半導体結晶を
次の処理に対する直前の部分とし、 前記サンプル移動ステージが次の位置に移動し、この位
置において、半導体材料の前記少なくとも１個の半導体
結晶と部分的にオーバラップする次の部分をマスクされ
た放射ビームパルスにより露光して前記半導体材料の次
の部分をその厚さ全体にわたって溶融し、当該次の部分
の溶融した半導体材料を凝固させて横方向に成長させる
ことにより前記少なくとも１個の半導体結晶を拡大し、 前記サンプル移動ステージが別の位置まで繰り返し移動
し、その位置において、直前の部分が凝固した後、半導
体材料膜の別の部分をマスクされたビームパルスにより
露光し、各別の部分は直前の部分の少なくとも１個の半
導体結晶と部分的にオーバラップし、横方向に成長させ
ることにより前記少なくとも１個の半導体結晶を所望の
結晶領域が形成されるまで拡大させる装置。 - 【請求項２】 請求項１に記載の装置において、前記パ
ルス放射ビーム源をパルス発振するレーザとし、当該装
置は、放射ビームパルスがレーザから前記ビームマスク
まで伝搬する第１の光路を含む装置。 - 【請求項３】 請求項２に記載の装置において、前記パ
ルス発振するレーザをパルス発振エキシマレーザとした
装置。 - 【請求項４】 請求項２に記載の装置において、前記第
１の光路が、前記レーザからの放射ビームパルスをビー
ムマスクに投影する視野レンズを有する装置。 - 【請求項５】 請求項２に記載の装置において、前記ビ
ームマスクを投影マスクとした装置。 - 【請求項６】 請求項２に記載の装置において、前記マ
スクを近接マスクとした装置。 - 【請求項７】 請求項２に記載の装置において、前記マ
スクを接触マスクとした装置。 - 【請求項８】 請求項２に記載の装置において、前記第
１の光路が、レーザからの放射ビームパルスの強度を減
衰させる可変減衰器を含む装置。 - 【請求項９】 請求項２に記載の装置において、前記第
１の光路が、少なくとも１個のビームステアリングミラ
ーを含む装置。 - 【請求項１０】 請求項１に記載の装置において、パル
ス放射ビーム源をレーザとし、前記ビームマスクを投影
マスクとし、さらに前記ビームマスクからサンプル移動
ステージ上の半導体材料までマスクされた放射ビームパ
ルスが伝搬する第２の光路を有する装置。 - 【請求項１１】 請求項１０に記載の装置において、前
記第２の光路が、マスクされた放射ビームパルスをサン
プル移動ステージ上で露光される半導体材料膜の一部分
上に集束させる対物レンズを含む装置。 - 【請求項１２】 請求項１０に記載の装置において、前
記第２の光路が、前記マスクされた放射ビームパルスを
減衰させる可変減衰器を含む装置。 - 【請求項１３】 請求項１１に記載の装置において、前
記第２の光路が、少なくとも１個のビームステアリング
ミラーを有する装置。 - 【請求項１４】 請求項１に記載の装置において、前記
ビームマスクが、各マスクされた放射ビームパルスの強
度パターンを規定し、この強度パターンが前記半導体材
料膜を露光する少なくとも１個の細条の形状を含む装
置。 - 【請求項１５】 請求項１に記載の装置において、前記
ビームマスクが、各マスクされた放射ビームパルスの強
度パターンを規定し、この強度パターンが前記半導体材
料膜を露光する少なくとも１個の山形の形状を含む装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001055483A JP3859978B2 (ja) | 2001-02-28 | 2001-02-28 | 基板上の半導体材料膜に横方向に延在する結晶領域を形成する装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001055483A JP3859978B2 (ja) | 2001-02-28 | 2001-02-28 | 基板上の半導体材料膜に横方向に延在する結晶領域を形成する装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54227097A Division JP3204986B2 (ja) | 1996-05-28 | 1996-05-28 | 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001274088A true JP2001274088A (ja) | 2001-10-05 |
| JP3859978B2 JP3859978B2 (ja) | 2006-12-20 |
Family
ID=18915665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001055483A Expired - Lifetime JP3859978B2 (ja) | 2001-02-28 | 2001-02-28 | 基板上の半導体材料膜に横方向に延在する結晶領域を形成する装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3859978B2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003151903A (ja) * | 2001-11-09 | 2003-05-23 | Sharp Corp | 半導体薄膜の製造装置およびその製造方法ならびに表示装置 |
| JP2004056058A (ja) * | 2002-07-24 | 2004-02-19 | Hitachi Ltd | 画像表示装置の製造方法 |
| JP2004172569A (ja) * | 2002-11-19 | 2004-06-17 | Samsung Sdi Co Ltd | 均一性に優れた薄膜トランジスタ及びこれを用いる有機電界発光素子 |
| JP2004186199A (ja) * | 2002-11-29 | 2004-07-02 | Canon Inc | 結晶性薄膜の製造方法 |
| JP2005513785A (ja) * | 2001-12-17 | 2005-05-12 | サムスン エレクトロニクス カンパニー リミテッド | 多結晶シリコンを利用した薄膜トランジスタの製造方法 |
| JP2005150743A (ja) * | 2003-11-13 | 2005-06-09 | Sharp Corp | ラテラル結晶化のための方法 |
| JP2005223337A (ja) * | 2004-02-07 | 2005-08-18 | Samsung Electronics Co Ltd | 連続側面固相法を利用して単結晶シリコン薄膜を形成する方法 |
| JP2005322842A (ja) * | 2004-05-11 | 2005-11-17 | Hitachi Cable Ltd | 薄膜半導体基板及びその製造方法 |
| US7022558B2 (en) | 2003-05-21 | 2006-04-04 | Hitachi, Ltd. | Method of manufacturing an active matrix substrate and an image display device using the same |
| JP2007227960A (ja) * | 2001-08-30 | 2007-09-06 | Sharp Corp | 半導体装置の製造方法 |
| JP2007251179A (ja) * | 2006-03-17 | 2007-09-27 | Boe Hydis Technology Co Ltd | 結晶化パターンおよびこれを用いた非晶質シリコンの結晶化方法 |
| JP2008229724A (ja) * | 2002-08-30 | 2008-10-02 | Sumitomo Heavy Ind Ltd | レーザ加工方法 |
| US7470602B2 (en) | 2002-10-29 | 2008-12-30 | Sumitomo Heavy Industries, Ltd. | Crystalline film and its manufacture method using laser |
| JP2010500759A (ja) * | 2006-08-07 | 2010-01-07 | ティーシーズィー ピーティーイー リミテッド | アモルファスシリコンの結晶化を最適化するシステム及び方法 |
| KR101151312B1 (ko) * | 2003-10-24 | 2012-06-08 | 가부시키가이샤 재팬 디스프레이 이스트 | 반도체박막의 개질방법, 개질한 반도체박막과 그 평가방법및 이 반도체박막으로 형성한 박막트랜지스터 및 이박막트랜지스터를 이용해 구성한 회로를 가지는화상표시장치 |
-
2001
- 2001-02-28 JP JP2001055483A patent/JP3859978B2/ja not_active Expired - Lifetime
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4584953B2 (ja) * | 2001-08-30 | 2010-11-24 | シャープ株式会社 | 半導体装置の製造方法 |
| JP2007227960A (ja) * | 2001-08-30 | 2007-09-06 | Sharp Corp | 半導体装置の製造方法 |
| JP4651249B2 (ja) * | 2001-11-09 | 2011-03-16 | シャープ株式会社 | 半導体薄膜の製造装置およびその製造方法ならびに表示装置 |
| JP2003151903A (ja) * | 2001-11-09 | 2003-05-23 | Sharp Corp | 半導体薄膜の製造装置およびその製造方法ならびに表示装置 |
| US7229860B2 (en) | 2001-12-17 | 2007-06-12 | Samsung Electronics Co., Ltd. | Method for manufacturing a thin film transistor using poly silicon |
| JP2005513785A (ja) * | 2001-12-17 | 2005-05-12 | サムスン エレクトロニクス カンパニー リミテッド | 多結晶シリコンを利用した薄膜トランジスタの製造方法 |
| JP2004056058A (ja) * | 2002-07-24 | 2004-02-19 | Hitachi Ltd | 画像表示装置の製造方法 |
| JP2008229724A (ja) * | 2002-08-30 | 2008-10-02 | Sumitomo Heavy Ind Ltd | レーザ加工方法 |
| JP4721293B2 (ja) * | 2002-08-30 | 2011-07-13 | 住友重機械工業株式会社 | レーザ加工方法 |
| US7470602B2 (en) | 2002-10-29 | 2008-12-30 | Sumitomo Heavy Industries, Ltd. | Crystalline film and its manufacture method using laser |
| JP2004172569A (ja) * | 2002-11-19 | 2004-06-17 | Samsung Sdi Co Ltd | 均一性に優れた薄膜トランジスタ及びこれを用いる有機電界発光素子 |
| JP4481562B2 (ja) * | 2002-11-29 | 2010-06-16 | キヤノン株式会社 | 結晶性薄膜の製造方法 |
| JP2004186199A (ja) * | 2002-11-29 | 2004-07-02 | Canon Inc | 結晶性薄膜の製造方法 |
| US7022558B2 (en) | 2003-05-21 | 2006-04-04 | Hitachi, Ltd. | Method of manufacturing an active matrix substrate and an image display device using the same |
| US7655950B2 (en) | 2003-05-21 | 2010-02-02 | Hitachi Displays, Ltd. | Method of manufacturing an active matrix substrate and an image display device using the same |
| KR101151312B1 (ko) * | 2003-10-24 | 2012-06-08 | 가부시키가이샤 재팬 디스프레이 이스트 | 반도체박막의 개질방법, 개질한 반도체박막과 그 평가방법및 이 반도체박막으로 형성한 박막트랜지스터 및 이박막트랜지스터를 이용해 구성한 회로를 가지는화상표시장치 |
| JP2005150743A (ja) * | 2003-11-13 | 2005-06-09 | Sharp Corp | ラテラル結晶化のための方法 |
| JP4689288B2 (ja) * | 2004-02-07 | 2011-05-25 | 三星電子株式会社 | 連続側面固相法を利用して単結晶シリコン薄膜を形成する方法 |
| KR101045204B1 (ko) | 2004-02-07 | 2011-06-30 | 삼성전자주식회사 | 연속 측방 고상법을 이용하여 단결정 실리콘 박막을형성하는 방법 |
| JP2005223337A (ja) * | 2004-02-07 | 2005-08-18 | Samsung Electronics Co Ltd | 連続側面固相法を利用して単結晶シリコン薄膜を形成する方法 |
| JP4534585B2 (ja) * | 2004-05-11 | 2010-09-01 | 日立電線株式会社 | 薄膜半導体基板及びその製造方法 |
| JP2005322842A (ja) * | 2004-05-11 | 2005-11-17 | Hitachi Cable Ltd | 薄膜半導体基板及びその製造方法 |
| JP2007251179A (ja) * | 2006-03-17 | 2007-09-27 | Boe Hydis Technology Co Ltd | 結晶化パターンおよびこれを用いた非晶質シリコンの結晶化方法 |
| JP2010500759A (ja) * | 2006-08-07 | 2010-01-07 | ティーシーズィー ピーティーイー リミテッド | アモルファスシリコンの結晶化を最適化するシステム及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3859978B2 (ja) | 2006-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3204986B2 (ja) | 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス | |
| JP4470395B2 (ja) | 半導体薄膜の製造方法及び製造装置、並びに薄膜トランジスタ | |
| JP4211967B2 (ja) | マスクを利用したシリコンの結晶化方法 | |
| JP3586558B2 (ja) | 薄膜の改質方法及びその実施に使用する装置 | |
| JP3859978B2 (ja) | 基板上の半導体材料膜に横方向に延在する結晶領域を形成する装置 | |
| US7470602B2 (en) | Crystalline film and its manufacture method using laser | |
| JP2002110544A (ja) | レーザアニールによる薄膜結晶成長 | |
| KR20010029978A (ko) | 반도체 박막의 제조 방법 | |
| JP4637410B2 (ja) | 半導体基板の製造方法及び半導体装置 | |
| US20110233591A1 (en) | Phase modulation device, phase modulation device fabrication method, crystallization apparatus, and crystallization method | |
| KR100674061B1 (ko) | 반도체 소자 및 제조 방법 | |
| JP4769491B2 (ja) | 結晶化方法、薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置 | |
| JP3321890B2 (ja) | 半導体結晶の形成方法及び半導体素子 | |
| JP2002057105A (ja) | 半導体薄膜製造方法、半導体薄膜製造装置、およびマトリクス回路駆動装置 | |
| JP2005276944A (ja) | 半導体デバイス、その製造方法および製造装置 | |
| JP2003257861A (ja) | 半導体素子およびその製造方法 | |
| KR20010038176A (ko) | 트렌치 구조 및 덮개층을 이용한 박막 트랜지스터 제조방법 | |
| KR100860007B1 (ko) | 박막트랜지스터, 박막트랜지스터의 제조방법, 이를 구비한유기전계발광표시장치 및 그의 제조방법 | |
| JP3186114B2 (ja) | 半導体薄膜の製造方法 | |
| JP2005228808A (ja) | 半導体デバイスの製造方法 | |
| JP3534069B2 (ja) | 半導体薄膜、その製造方法ならびに半導体薄膜の製造装置 | |
| JP2005123475A (ja) | 半導体薄膜とその製造方法およびその薄膜を用いた薄膜トランジスタ | |
| JP4467276B2 (ja) | 半導体薄膜を製造する方法と装置 | |
| JP2005150438A (ja) | 半導体デバイスの製造方法 | |
| JP2005217301A (ja) | 半導体デバイス、その前駆体および半導体デバイスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050322 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050325 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050621 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060905 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060920 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130929 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |