KR20010029978A - 반도체 박막의 제조 방법 - Google Patents

반도체 박막의 제조 방법 Download PDF

Info

Publication number
KR20010029978A
KR20010029978A KR1020000041791A KR20000041791A KR20010029978A KR 20010029978 A KR20010029978 A KR 20010029978A KR 1020000041791 A KR1020000041791 A KR 1020000041791A KR 20000041791 A KR20000041791 A KR 20000041791A KR 20010029978 A KR20010029978 A KR 20010029978A
Authority
KR
South Korea
Prior art keywords
thin film
semiconductor thin
pulse
irradiation
energy density
Prior art date
Application number
KR1020000041791A
Other languages
English (en)
Other versions
KR100364944B1 (ko
Inventor
오꾸무라히로시
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20010029978A publication Critical patent/KR20010029978A/ko
Application granted granted Critical
Publication of KR100364944B1 publication Critical patent/KR100364944B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

종래 액정 표시 장치에 탑재되는 TFT의 반도체 박막을 대입경화하는 기술에 있어서는, 처리량이 저하되고, 서브미크론의 스테이지 동작 정밀도를 확보하기 위해 반송계가 복잡해진다는 문제가 있기 때문에, 대면적에 걸쳐 균질하게 대입경화를 달성하는 것은 곤란하였다.
a-Si막에, n을 1 이상의 정수, n번째의 펄스 에너지 밀도를 En, 펄스 폭을 Wn, n번째와 (n + 1)번째의 펄스 간격을 tn으로 할 때, Eu 〉 En ≥ En + 1, tn ≤ 6Wn, E1 + E2 + … + En + En + 1 〉 Eu의 조건을 만족하는 복수의 펄스 레이저를 조사함으로써, 장축 방향이 단축 방향의 2배를 초과하는 대형결정립이 얻어지고, 기판의 넓은 범위에 걸쳐 큰 스캔 피치로 스캔 조사하는 것이 가능해져, 높은 처리량이 얻어져서, 스테이지 동작 정밀도의 완화도 가능해진다.

Description

반도체 박막의 제조 방법{METHOD OF FORMING A SEMICONDUCTOR THIN FILM}
본 발명은 비단결정 반도체 박막에 펄스 레이저광을 조사하여 어닐링을 행하는 반도체 박막의 제조 방법에 관한 것으로, 특히 액정 디스플레이나 밀착형 이미지 센서 등의 절연성 기판 상에 형성되는 다결정 실리콘 박막 트랜지스터의 활성층을 형성하는, 레이저 어닐링 공정의 구성에 관한 것이다.
최근, 폴리실리콘(이하 poly-Si으로 기재한다) 박막 트랜지스터의 제조 기술을 적용함으로써, 염가인 유리 기판 상에 구동 회로를 구비한 액정 표시 장치를 형성하는 것이 가능해지게 되었다. poly-Si 박막의 형성법으로서는, 프로세스 온도의 저온화 및 고처리량화의 관점으로부터, 엑시머 레이저 광을 조사함으로써 비정질 실리콘(이하 a-Si으로 약칭한다) 박막을 결정화시켜 poly-Si 박막을 얻는 엑시머 레이저 결정화법이 이용된다.
엑시머 레이저 결정화법의 결점으로서, 레이저광이 펄스 레이저광이기 때문에 박막이 열처리되는 시간이 한정되어, 얻어지는 결정립의 크기가 제한된다고 하는 문제가 있다. 그 때문에 poly-Si 박막 트랜지스터(TFT)의 캐리어의 전계 효과 이동도가 100㎠/Vs 정도에 이르고, 액정 표시 장치 등은 실현할 수 있더라도, DRAM 등의 고주파수 구동의 고집적 회로는 실현 불가능하였다.
poly-Si 박막의 대입경화 기술의 제1 기술로서는, 예를 들면, 특개평 l0-275781호 공보, 혹은, 제42회 응용 물리학 관계 연합 강연회 강연 예고집 제2 분책 694페이지(저자, 이시하라 외)에 의해 개시되어 있는 바와 같이, 복수의 펄스 레이저를 합성하여 조사하는 기술이 알려져 있다.
또한, 대입경화 기술의 제2 기술로서는, 예를 들면, MRS Bulletin 21권(1996년), 3월호, 39페이지(저자, Im 외)에 의해 개시되어 있는 바와 같이 아일랜드형태로 형성한 비정질 실리콘 박막에, 폭 5㎛의 매우 미세한 선형 빔을 0.75㎛ 피치로 스캔 조사함으로써, 결정입계가 거의 평행하게 정렬하는 일방향 성장 다결정 실리콘 박막을 형성하는 기술이 알려져 있다.
그러나, 대입경화 기술의 제1 기술에 있어서는, 각 레이저 조사 영역에 있어서는 대입경화되지만, 액정 표시 장치에 이용되는 수백 밀리미터 사방의 면적의 기판에 있어서, 균질하게 대입경화를 달성하는 것은 곤란하였다. 또한, 대입경화 기술의 제2 기술에 있어서도, 처리량이 저하되는 문제, 서브미크론의 스테이지 동작 정밀도를 확보하기 위해 반송계가 복잡하게 되는 문제가 있다.
본 발명의 목적은, 상술의 문제를 감안하여 이루어진 것으로, 높은 처리량으로 대면적 기판 상에, 매우 균일하며 또한 이동도가 높은 반도체 박막의 제작 방법을 제공하는 것이다.
본 발명의 반도체 박막의 제조 방법은, 비단결정 반도체 박막에 복수의 펄스 레이저를 연속하여 동일 개소에 조사함으로써 다결정 또는 단결정 반도체 박막을 제조하는 방법에 있어서, 각 펄스의 에너지 밀도가, 상기 비단결정 반도체 박막의 펄스 레이저의 조사에 의해 미결정화되는 에너지 밀도 임계치를 초과하지 않는 것을 특징으로 하며, 상기 복수의 펄스 레이저의 각 펄스 레이저의 에너지 밀도는, 상기 비단결정 반도체 박막이 펄스 레이저의 조사에 의해 미결정화되는 에너지 밀도 임계치보다도 낮고, 연속하는 상기 복수의 펄스 레이저의 전후의 펄스 레이저 중, 이전의 펄스 레이저의 에너지 밀도는 후의 펄스 레이저의 에너지 밀도 이상이며, 상기 복수의 펄스 레이저 전체의 에너지 밀도의 합이 상기 에너지 밀도 임계치를 초과하고, 상기 전후의 펄수 레이저의 조사 간격은, 상기 이전의 펄스 레이저의 반값 폭인 펄스 폭의 6배 이하, 바람직하게는, 상기 전후의 펄스 레이저의 조사 간격은, 상기 이전의 펄스 레이저의 반값 폭인 펄스 폭의 1배 이상 4배 이하인 것이다.
또한, 상기 복수의 펄스 레이저의 조사에 의해 상기 다결정 또는 단결정 반도체 박막이, 장축 방향의 결정립의 길이가 단축 방향의 결정립의 길이의 2배를 초과하고, 또한, 상기 결정립이 상기 단축 방향으로 열을 이뤄 늘어서는 조직을 포함하고, 상기 비단결정 반도체 박막에 상기 복수의 펄스 레이저를 연속하여 동일 개소에 행하는 조사가, 상기 비단결정 반도체 박막 상을 상기 장축 방향의 결정립의 길이 이하의 피치로 상기 장축 방향으로 이동하여 반복하여 행해지는 스캔 조사인 것이다.
상기 반도체 박막의 제조 방법에 있어서, 상기 비단결정 반도체 박막이, 감압 화학 기상 성장(LPCVD)법, 플라즈마 화학 기합 성장(PECVD)법, 스퍼터법 중 어느 하나의 방법에 의해 형성되거나, 혹은, 상기 다결정 또는 단결정 반도체 박막이, 유리 기판 위에 형성되는 형태를 취할 수도 있다는 것이다.
도 1은 본 발명의 반도체 박막의 제조 방법의 기본적인 구성 부분인 상전이하는 펄스 레이저의 상호 관계를 나타내는 펄스 형상도.
도 2는 본 발명의 반도체 박막의 제조 방법을 실현하는 펄스 레이저의 조사 장치 및 피조사물의 모양을 모식적으로 나타내는 구성도.
도 3은 본 발명의 반도체 박막의 제조 방법에 의해 얻어지는 반도체 박막의 결정 상태를 나타내는 반도체 박막의 확대 평면도.
도 4는 본 발명의 반도체 박막의 제조 방법에 있어서, 펄스 레이저 조사에 의해 얻어지는 대형결정립(結晶粒)의 장축 방향의 입자 직경과 펄스 레이저 간격과의 관계를, 펄스 레이저의 에너지 밀도를 파라미터로서 나타낸 그래프.
도 5는 본 발명의 반도체 박막의 제조 방법에 이용되는 펄스 레이저의 피조사물의 모양을 나타내는 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : 유리 기판
2, 42 : 실리콘 산화막
3, 23, 43 : a-Si막
4, 5 : 광원
6 : 제어 장치
7 : 광학계
8 : 챔버
9, 19 : 미결정화 영역
10 : 대형결정립
11 : 장축 방향
12 : 단축 방향
13 : 스캔 피치
22 : 결정립
22 : 실리콘 질화막
50 : XeCl 레이저광
60, 70 : KrF 레이저광
80 : 빔 전반부
81 : 빔 후반부
우선, 본 발명의 반도체 박막의 제조 방법이 주장하는 기본적인 구성에 대해 설명하기 전에, 본 발명의 배경이 되는 결정화 현상에 대해 도 3의 (a)를 참조하여 설명한다.
비정질 박막 및 다결정 박막 등의 단결정 구조가 아닌 박막을 비단결정 박막이라고 하지만, 비단결정 박막의 미결정화는 박막의 용융 상태의 변화에 의해, 재 결정화 시의 핵 발생 기구가, 기판 박막 계면을 핵 발생 사이트로 한 불균일 핵 발생으로부터 균일핵 발생으로 변화함으로써 발생한다라고 생각되고 있다. 이 핵 발생 기구의 변화는, 박막의 도달 온도와 냉각 속도에 의존한다.
비단결정 실리콘 박막에, 미결정화 임계치 Eu를 초과하는 에너지 밀도를 갖는 도 3의 (a)와 같은 빔 프로파일을 갖는 장 선형 레이저광을 조사했을 때, 빔 프로파일 상의 미결정화 임계치 Eu의 바로 아래가 되는 지점에 대형결정립이 형성된다. 즉, 평면적인 결정 입자 직경 분포를 보면, 미결정화 영역(9)의 인접 지점에 대형결정립(10)이 형성된다. 따라서, 빔 프로파일이 비단결정 실리콘 박막의 미결정화 임계치 이상의 레이저광을 비단결정 실리콘 박막에 조사할 때, 형성되는 결정립의 입자 직경 및 발생 위치를 일차원으로 제어하는 것이 가능해진다. 특히 빔 후반부(81)에 있어서 형성되는 대형결정립(10)을 종결정(種結晶)으로 하고, 그 입자 직경 이하도 레이저광을 스캔할 때, 종결정은 도중에서 끊기는 일없이 성장을 계속한다. 빔 전반부(80)에서 형성된 대형결정립도 포함하는 다결정 조직은, 그 후의 스캔 조사에 의해 미결정화되기 때문에, 빔 후반부(81)에서 형성된 종 결정의 입자 성장을 방해하지 않는다. 즉, 미결정화 현상을 이용함으로써, 펄스 레이저광 스캔 조사법에 있어서의 결정 조직의 불균질성을 회피하는 것이 가능해지게 된다.
여기에서 높은 처리량을 얻기 위해서는, 빔 후반부(81)에서 형성되는 종결정의 결정 입자 직경을 확대하면 되고, 여기서는 동일 개소에 복수개의 펄스 레이저를 동기시켜 펄스 폭 정도의 시간 내에 연속적으로 조사하는 더블 펄스법이 유효하다. 박막이 이전의 펄스 레이저에 의한 용융 중에, 다음번의 펄스 레이저를 조사함으로써, 박막의 용융 시간이 연장되고, 또한 응고 속도도 저감하여, 얻어지는 결정 입자 직경이 확대된다.
본 발명의 반도체 박막의 제조 방법은, 이 더블 펄스법에 있어서, 도 1에 도시한 바와 같이, n을 1 이상의 정수로 할 때, n번째의 펄스 에너지 밀도를 En, 펄스 폭을 Wn, (n + 1)번째의 펄스 에너지 밀도를 En + 1, n번째의 펄스와 (n + 1)번째의 펄스와의 조사 간격을 tn, 박막의 미결정화 임계치를 Eu로 할 때, Eu 〉 En ≥ En + 1, tn ≤ 6Wn, E1 + E2 + … + En + En + 1 〉 Eu의 조건으로 스캔 조사함으로써, 대입자 직경을 갖는 반도체 박막을 대면적에 걸쳐 균질하게 형성할 수 있다. 따라서 본 발명에 의해, 매우 균일하고 높은 이동도를 갖는 박막 트랜지스터 소자가 대면적 기판 상에 실현 가능해진다.
상기 본 발명의 기본적인 구성을 구체적으로 전개시킨 실시예에 대해, 이하에 설명한다.
우선, 본 발명의 반도체 박막의 제조 방법의 제1 실시예에 대해, 도 2 내지도 5를 참조하여 설명한다.
유리 기판(1) 상에, 커버막으로서 실리콘 산화막(2)이 막 두께 200㎚가 되도록 플라즈마 화학 기상 성장(PECVD)법에 의해 성막되고, 그 위에 a-Si 박막(3)을 성막하였다. 성막법으로서는, 감압 화학 기상 성장(LPCVD)법, PECVD법, 스퍼터법 등이 있지만, 여기에서는 막 중에 가스를 포함하지 않은 LPCVD법을 이용하였다. 막 두께는 50㎚로 하였다(도 5의 (a)).
다음에, 막 두께 50㎚의 a-Si막(3)에, 장변 방향이 예를 들면 100㎜, 단변 방향이 10 ∼ 20㎛의 치수를 갖는 파장 308㎚, 펄스 폭(W1) 50㎱의 XeCl 레이저광(50)을 조사할 때의 미결정화 임계치(Eu)는 470mJ/㎠이다. 여기에서 도 2에 도시한 2개의 광원(4, 5)을 제어 장치(6)로 동기시켜, 광학계(7)를 통해 챔버(8) 내에 설치된 유리 기판(1)의 a-Si 박막(3)에 더블 펄스 조사를 행하였다. 더블 펄스 조사 조건으로서는, 제l 레이저광의 에너지 밀도(E1)를 400mJ/㎠, 제2 레이저광의 에너지 밀도(E2)를 240mJ/㎠, 조사 간격(t1)을 100㎱로 하였다(t1 = 2W1).
그 결과, 도 3의 (a)에 도시한 바와 같이, 상기 조건의 더블 펄스 조사를 행하면, 이방성을 갖는 타원 형상의 대형결정립(10)이 형성되고, 그 인접 영역은 미결정화 영역(9)으로 된다. 대형결정립(10)의 입자 직경은 장축 방향(11)에서 2.8㎛, 단축 방향(12)에서 1.2㎛였다. 본 더블 펄스 조사 조건을 이용하여, 대형결정립 이하의 2.0㎛의 스캔 피치(13)로 스캔 조사함으로써, 도 3의 (b)에 도시한 바와 같이, 연속 성장한 결정립 영역(16)을 얻을 수 있다. 이 때의 스테이지 동작 정밀도는, 입자 직경과 조사 피치를 고려하면 0.7㎛ 이하가 요구된다.
한편, 본 실시예의 이점을 설명하기 위한 비교예를 도 3의 (c)에 도시한다. 레이저 결정화법을 이용하여, 500mJ/㎠의 레이저광을 단발로 조사했을 때, 도 3의 (c)에 도시한 바와 같이, 미결정 영역(19)의 경계부에는 입자 직경 0.8㎛의 거의 등축적인 결정립(20)이 형성되었다. 본 조건으로 연속 성장시키기 위해서는, 스캔 피치를 0.6㎛ 이하로 할 필요가 있고, 처리량은 저하된다. 또한, 스테이지 동작 정밀도는 0.2㎛ 이하가 요구되기 때문에, 조사 거리 전역에 걸쳐 연속 성장한 결정립을 안정적으로 재현성 좋게 얻는 것은 어렵다.
다음에, 도 4에, 레이저광의 에너지 밀도 E1, E2 및 t1을 변화시켰을 때에 얻어지는 이방성을 갖는 대형결정립의 장축 방향의 입자 직경을 나타낸다. E1이 Eu를 초과할 때는 E2 및 t1의 여하에 상관 없이, 입자 직경 확대 효과는 적다(도 4의 (a)). 이것은 E1에 의해 이미 기판 계면 근방의 온도가, 핵 발생이 과도하게 억제된 온도에 도달했기 때문이라고 생각된다. 기판 계면에서의 핵 발생을 적절히 유지하면서, 입자 성장을 촉진시키기 위해 a-Si 박막의 상층을 용융시켜, 대형 결정립을 형성하기 위해서는, E1을 Eu 이하로 할 필요가 있다(도 4의 (b), 도 4의 (c)). 또한 (E1 + E2)가 Eu 이하인 경우, 조사 조건에 따라서는, 미결정화하지 않고 연속 성장이 저해되는 문제와, a-Si 박막 상층의 용융이 부족하기 때문에 입자 직경 확대 효과가 적어지는 문제가 있다.
다음에, 본 발명의 반도체 박막의 제조 방법의 제2 실시예에 대해, 도 5의 (b)를 참조하여 설명한다.
유리 기판(1) 상에 커버막으로서 실리콘 질화막(22)을 PECVD법에 의해 100 ㎚, 이어서 LPCVD법에 의해 a-Si막(23)을 75㎚의 막 두께로 성막하였다. a-Si 막(23)에 파장 248㎚이고 펄스 폭(W1, W2) 이 38㎱인 KrF 레이저광(60)을 조사할 때의 Eu는 500mJ/㎠이다(도 5의 (b)). 여기에서 E1 = 380mJ/㎠, E2 = 260mJ/㎠, E3 = 200 mJ/㎠, t1 = 80㎱, t2 = 50㎱ (t1 = 2.1W1, t2 = 1.3W2)의 조건으로 조사했을 때, 대형결정립의 장축 및 단축 방향의 입자 직경은, 각각 3.3㎛ 및 1.4㎛가 되고, 장축 방향, 단축 방향 모두 제1 실시예보다도 큰 입자 직경이 얻어졌다. 따라서, 제1 실시예보다도 넓은 스캔 피치로 스캔 조사하는 것이 가능해져, 스테이지 동작 정밀도도, 제1 실시예보다도 완화되게 된다.
다음에, 본 발명의 반도체 박막의 제조 방법의 제3 실시예에 대해, 도 5의 (c)를 참조하여 설명한다.
유리 기판(1) 상에 실리콘 산화막(42)을 PECVD법에 의해 100㎚의 막 두께로 성막한 후에, 동일하게 PECVD법에 의해 a-Si막(43)을 50㎚의 막 두께로 성막하였다. 여기에서, PECVD법에 의한 a-Si막(43)은 제1, 2 실시예에 의한 a-Si막보다도 다량의 수소를 함유하고 있기 때문에, 400℃의 어닐링을 30분 실시하고, a-Si막(33)의 탈수소 처리를 행하였다. a-Si막(43)에 파장 248㎚이고 펄스 폭(W1)이 38㎱인 KrF 레이저광(70)을 조사할 때의 Eu는 460mJ/㎠이다(도 5의 (c)). KrF 레이저광(70)을 a-Si막(43)에, E1 = 350mJ/㎠, E2 = 200mJ/㎠, t1 = 60㎱ (t1 = 1.6W1)의 조건으로 조사했을 때, 대형결정립의 장축 및 단축 방향의 입자 직경은, 각각 2.5㎛ 및 1.2㎛로 되었다. 본 실시예에서는, PECVD법에 의한 a-Si막을 이용한 경우에 있어서도, 제1, 2 실시예에 있어서와 마찬가지의 대형결정립을 얻으려는 것이다. 따라서, 제1 실시예에 거의 가까운 스캔 피치로 스캔 조사하는 것이 가능해져, 스테이지 동작 정밀도도 종래보다는 대폭 개선되게 된다.
이상 설명한 실시예에서는, 3가지의 예를 소개한 것에 불과하지만, 발명자의 경험으로부터, 본 발명에 이용되는 복수의 펄스 레이저의 조사 간격 tn은 펄스 레이저의 폭과의 관계에 있어서, tn ≤ 6Wn의 관계를 만족하고 있는 것이 중요하며, 더 바람직한 관계로서는, Wn ≤ tn ≤ 4Wn의 관계를 만족하고 있는 것이다.
상술된 바와 같이, 본 발명의 반도체 박막의 제조 방법에 의하면, a-Si막에, 상술한 조건을 만족하는 복수의 펄스 레이저를 조사함으로써, 장축 방향이 단축 방향의 2배를 초과하는 대형결정립이 얻어지고, 기판의 넓은 범위에 걸쳐 큰 스캔 피치로 스캔 조사하는 것이 가능해져, 높은 처리량이 얻어진다.
또한, 상술한 조건에 의한 펄스 레이저 조사에 의해 대형결정립이 얻어짐으로써, 기판을 펄스 레이저에 대해 이동시키는 스테이지 동작 정밀도도, 종래보다도 대폭 완화할 수 있어, 스테이지의 제조 비용을 대폭 줄이는 것이 가능해진다.

Claims (8)

  1. 비단결정 반도체 박막에 복수의 펄스 레이저를 연속하여 동일 개소에 조사함으로써 다결정 또는 단결정 반도체 박막을 제조하는 방법에 있어서,
    각 펄스의 에너지 밀도가 상기 비단결정 반도체 박막의 펄스 레이저의 조사에 의해 미결정화되는 에너지 밀도 임계치를 초과하지 않는 것을 특징으로 하는 반도체 박막의 제조 방법.
  2. 제1항에 있어서,
    상기 복수의 펄스 레이저의 각 펄스 레이저의 에너지 밀도는, 상기 비단결정 반도체 박막이 펄스 레이저의 조사에 의해 미결정화되는 에너지 밀도 임계치보다도 낮고, 연속하는 상기 복수의 펄스 레이저의 전후의 펄스 레이저 중, 이전의 펄스 레이저의 에너지 밀도는 이후의 펄스 레이저의 에너지 밀도 이상이며, 상기 복수의 펄스 레이저 전체의 에너지 밀도의 합이 상기 에너지 밀도 임계치를 초과하는 것을 특징으로 하는 반도체 박막의 제조 방법.
  3. 제2항에 있어서,
    상기 전후의 펄스 레이저의 조사 간격은, 상기 이전의 펄스 레이저의 반값 폭인 펄스 폭의 6배 이하인 것을 특징으로 하는 반도체 박막의 제조 방법.
  4. 제2항에 있어서,
    상기 전후의 펄스 레이저의 조사 간격은, 상기 이전의 펄스 레이저의 반값 폭인 펄스 폭의 1배 이상 4배 이하인 것을 특징으로 하는 반도체 박막의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한항에 있어서,
    상기 복수의 펄스 레이저의 조사에 의해 상기 다결정 또는 단결정 반도체 박막이, 장축 방향의 결정립의 길이가 단축 방향의 결정립의 길이의 2배를 초과하고, 또한, 상기 결정립이 상기 단축 방향으로 열을 이뤄 늘어서는 조직을 포함하는 것을 특징으로 하는 반도체 박막의 제조 방법.
  6. 제5항에 있어서,
    상기 비단결정 반도체 박막에 상기 복수의 펄스 레이저를 연속하여 동일 개소에 행하는 조사가, 상기 비단결정 반도체 박막 상을 상기 장축 방향의 결정립의 길이 이하의 피치로 상기 장축 방향으로 이동하여 반복하여 행해지는 스캔 조사인 것을 특징으로 하는 반도체 박막의 제조 방법.
  7. 제1항 내지 제4항 중 어느 한항에 있어서,
    상기 비단결정 반도체 박막이, 감압 화학 기상 성장(LPCVD)법, 플라즈마 화학 기상 성장(PECVD)법, 스퍼터법 중 어느 하나의 방법에 의해 형성되는 것을 특징으로 하는 반도체 박막의 제조 방법.
  8. 제1항 내지 제4항 중 어느 한항에 있어서,
    상기 다결정 또는 단결정 반도체 박막이, 유리 기판 위에 형성되는 것을 특징으로 하는 반도체 박막의 제조 방법.
KR1020000041791A 1999-07-22 2000-07-21 반도체 박막의 제조 방법 KR100364944B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1999-207128 1999-07-22
JP20712899A JP3422290B2 (ja) 1999-07-22 1999-07-22 半導体薄膜の製造方法

Publications (2)

Publication Number Publication Date
KR20010029978A true KR20010029978A (ko) 2001-04-16
KR100364944B1 KR100364944B1 (ko) 2002-12-16

Family

ID=16534669

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000041791A KR100364944B1 (ko) 1999-07-22 2000-07-21 반도체 박막의 제조 방법

Country Status (4)

Country Link
US (1) US6800541B2 (ko)
JP (1) JP3422290B2 (ko)
KR (1) KR100364944B1 (ko)
TW (1) TW464960B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100493156B1 (ko) * 2002-06-05 2005-06-03 삼성전자주식회사 나노입자를 이용한 비정질 실리콘의 결정화 방법

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
US6955956B2 (en) * 2000-12-26 2005-10-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US20040097103A1 (en) * 2001-11-12 2004-05-20 Yutaka Imai Laser annealing device and thin-film transistor manufacturing method
JP2004055771A (ja) 2002-07-18 2004-02-19 Nec Lcd Technologies Ltd 半導体薄膜の製造方法及びレーザ照射装置
KR20050047103A (ko) 2002-08-19 2005-05-19 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 다양한 조사 패턴을 포함하는 원 샷 반도체 가공 시스템 및방법
TWI360707B (en) 2002-08-19 2012-03-21 Univ Columbia Process and system for laser crystallization proc
JP2004119971A (ja) * 2002-09-04 2004-04-15 Sharp Corp レーザ加工方法およびレーザ加工装置
US7470602B2 (en) 2002-10-29 2008-12-30 Sumitomo Heavy Industries, Ltd. Crystalline film and its manufacture method using laser
JP2004349269A (ja) * 2003-01-15 2004-12-09 Sharp Corp 結晶化半導体薄膜の製造方法ならびにその製造装置
JP5164378B2 (ja) 2003-02-19 2013-03-21 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 逐次的横方向結晶化技術を用いて結晶化させた複数の半導体薄膜フィルムを処理するシステム及びプロセス
JP2005045209A (ja) * 2003-07-09 2005-02-17 Mitsubishi Electric Corp レーザアニール方法
JP4408668B2 (ja) * 2003-08-22 2010-02-03 三菱電機株式会社 薄膜半導体の製造方法および製造装置
JP4408667B2 (ja) * 2003-08-22 2010-02-03 三菱電機株式会社 薄膜半導体の製造方法
WO2005029549A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
US7318866B2 (en) 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
US7164152B2 (en) 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
WO2005029551A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions
WO2005034193A2 (en) 2003-09-19 2005-04-14 The Trustees Of Columbia University In The City Ofnew York Single scan irradiation for crystallization of thin films
JP2006041082A (ja) * 2004-07-26 2006-02-09 Sharp Corp 半導体薄膜の結晶化装置および半導体薄膜の結晶化方法
US7772523B2 (en) * 2004-07-30 2010-08-10 Semiconductor Energy Laboratory Co., Ltd Laser irradiation apparatus and laser irradiation method
US7645337B2 (en) 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
DE602006004913D1 (de) * 2005-04-28 2009-03-12 Semiconductor Energy Lab Verfahren und Vorrichtung zur Herstellung von Halbleitern mittels Laserstrahlung
CN101617069B (zh) 2005-12-05 2012-05-23 纽约市哥伦比亚大学理事会 处理膜的系统和方法以及薄膜
US7563661B2 (en) * 2006-02-02 2009-07-21 Semiconductor Energy Laboratory Co., Ltd. Crystallization method for semiconductor film, manufacturing method for semiconductor device, and laser irradiation apparatus
US8614471B2 (en) 2007-09-21 2013-12-24 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
KR20100074179A (ko) 2007-09-25 2010-07-01 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 측방향으로 결정화된 박막상에 제조된 박막 트랜지스터 장치에 높은 균일성을 생산하기 위한 방법
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
JP5443377B2 (ja) 2007-11-21 2014-03-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク エピタキシャルに配向された厚膜を調製するための調製システムおよび方法
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
WO2009111327A2 (en) * 2008-02-29 2009-09-11 Sionyx, Inc. Vertically integrated light sensor and arrays
US8058615B2 (en) * 2008-02-29 2011-11-15 Sionyx, Inc. Wide spectral range hybrid image detector
WO2009111340A2 (en) 2008-02-29 2009-09-11 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
US8679959B2 (en) * 2008-09-03 2014-03-25 Sionyx, Inc. High sensitivity photodetectors, imaging arrays, and high efficiency photovoltaic devices produced using ion implantation and femtosecond laser irradiation
WO2010056990A1 (en) 2008-11-14 2010-05-20 The Trustees Of Columbia University In The City Of New York Systems and methods for the crystallization of thin films
US8207051B2 (en) 2009-04-28 2012-06-26 Sionyx, Inc. Semiconductor surface modification
JP5500573B2 (ja) * 2009-05-19 2014-05-21 株式会社日本製鋼所 半導体不純物の活性化方法
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
KR102443836B1 (ko) 2009-09-17 2022-09-15 사이오닉스, 엘엘씨 감광성 이미징 장치 및 이와 관련된 방법
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
TWI459444B (zh) * 2009-11-30 2014-11-01 Applied Materials Inc 在半導體應用上的結晶處理
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
CN103081128B (zh) 2010-06-18 2016-11-02 西奥尼克斯公司 高速光敏设备及相关方法
KR102024495B1 (ko) 2010-12-21 2019-09-23 사이오닉스, 엘엘씨 기판 손상을 감소시키는 반도체 소자 및 관련 방법
CN106158895B9 (zh) 2011-03-10 2019-12-20 西奥尼克斯公司 三维传感器、系统和相关的方法
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
WO2013010127A2 (en) 2011-07-13 2013-01-17 Sionyx, Inc. Biometric imaging devices and associated methods
US8865507B2 (en) 2011-09-16 2014-10-21 Sionyx, Inc. Integrated visible and infrared imager devices and associated methods
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
KR20150130303A (ko) 2013-02-15 2015-11-23 사이오닉스, 아이엔씨. 안티 블루밍 특성 및 관련 방법을 가지는 높은 동적 범위의 cmos 이미지 센서
US9939251B2 (en) 2013-03-15 2018-04-10 Sionyx, Llc Three dimensional imaging utilizing stacked imager devices and associated methods
US9209345B2 (en) 2013-06-29 2015-12-08 Sionyx, Inc. Shallow trench textured regions and associated methods
WO2015127031A1 (en) * 2014-02-19 2015-08-27 The Trustees Of Columbia University In The City Of New York Sequential laser firing for thin film processing
KR102125077B1 (ko) * 2016-04-06 2020-06-19 주식회사 원익아이피에스 박막 증착 방법
CN114784148B (zh) * 2022-06-15 2022-09-23 浙江晶科能源有限公司 太阳能电池的制备方法及太阳能电池、光伏组件

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6149988A (en) * 1986-09-26 2000-11-21 Semiconductor Energy Laboratory Co., Ltd. Method and system of laser processing
US5308651A (en) * 1986-12-25 1994-05-03 Kawasaki Steel Corp. Photochemical vapor deposition process
US5210766A (en) * 1990-12-27 1993-05-11 Xerox Corporation Laser crystallized cladding layers for improved amorphous silicon light-emitting diodes and radiation sensors
US5162239A (en) * 1990-12-27 1992-11-10 Xerox Corporation Laser crystallized cladding layers for improved amorphous silicon light-emitting diodes and radiation sensors
US5578520A (en) * 1991-05-28 1996-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for annealing a semiconductor
JP2830718B2 (ja) 1993-09-30 1998-12-02 日本電気株式会社 薄膜トランジスタの製造方法
US5532495A (en) 1993-11-16 1996-07-02 Sandia Corporation Methods and apparatus for altering material using ion beams
JP3221473B2 (ja) 1994-02-03 2001-10-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH07335586A (ja) * 1994-04-13 1995-12-22 Toshiba Corp レーザ熱処理方法およびその装置
JP3326654B2 (ja) 1994-05-02 2002-09-24 ソニー株式会社 表示用半導体チップの製造方法
DE19524220A1 (de) 1994-07-04 1996-01-11 Mitsubishi Chem Corp Magnetisches Aufzeichnungsmedium, Verfahren zu dessen Herstellung, und Aufnahme- und Wiedergabeverfahren
JP3469337B2 (ja) * 1994-12-16 2003-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3844537B2 (ja) 1996-03-08 2006-11-15 シャープ株式会社 多結晶半導体膜の製造方法
JPH1041244A (ja) 1996-07-24 1998-02-13 Sony Corp レーザ処理装置及び半導体装置の製造方法
JP3917698B2 (ja) 1996-12-12 2007-05-23 株式会社半導体エネルギー研究所 レーザーアニール方法およびレーザーアニール装置
JPH10189450A (ja) 1996-12-27 1998-07-21 Sony Corp 半導体装置の製造方法
KR100234895B1 (ko) 1997-05-12 1999-12-15 구본준 비정질 실리콘의 결정화 방법
JP3019029B2 (ja) * 1997-06-23 2000-03-13 日本電気株式会社 試料処理装置および方法、情報記憶媒体
JPH11102863A (ja) 1997-09-25 1999-04-13 Toshiba Corp 多結晶半導体膜の製造方法
JP3462053B2 (ja) 1997-09-30 2003-11-05 株式会社半導体エネルギー研究所 ビームホモジェナイザーおよびレーザー照射装置およびレーザー照射方法および半導体デバイス
JP3204307B2 (ja) * 1998-03-20 2001-09-04 日本電気株式会社 レーザ照射方法およびレーザ照射装置
JP3156776B2 (ja) 1998-08-03 2001-04-16 日本電気株式会社 レーザ照射方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100493156B1 (ko) * 2002-06-05 2005-06-03 삼성전자주식회사 나노입자를 이용한 비정질 실리콘의 결정화 방법

Also Published As

Publication number Publication date
TW464960B (en) 2001-11-21
US6800541B2 (en) 2004-10-05
JP2001035806A (ja) 2001-02-09
JP3422290B2 (ja) 2003-06-30
KR100364944B1 (ko) 2002-12-16
US20030032222A1 (en) 2003-02-13

Similar Documents

Publication Publication Date Title
KR100364944B1 (ko) 반도체 박막의 제조 방법
US6737672B2 (en) Semiconductor device, manufacturing method thereof, and semiconductor manufacturing apparatus
US6495405B2 (en) Method of optimizing channel characteristics using laterally-crystallized ELA poly-Si films
US7319056B2 (en) Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidification
JP4211967B2 (ja) マスクを利用したシリコンの結晶化方法
US20090218577A1 (en) High throughput crystallization of thin films
JP2002237455A (ja) シリコン結晶化装置とシリコン結晶化方法
KR20080045205A (ko) 고주파 레이저를 사용하는 박막의 균일한 후속적 측면고상화를 위한 시스템 및 방법
US9087696B2 (en) Systems and methods for non-periodic pulse partial melt film processing
KR20030087560A (ko) 박막 트랜지스터 및 그 제조 방법
US20020102821A1 (en) Mask pattern design to improve quality uniformity in lateral laser crystallized poly-Si films
US6800540B1 (en) Method for crystallizing silicon
US20030148566A1 (en) Production method for flat panel display
JP2603418B2 (ja) 多結晶半導体薄膜の製造方法
JP2005197658A (ja) 多結晶シリコン膜の形成方法
KR100611040B1 (ko) 레이저 열처리 장치
JP2002057105A (ja) 半導体薄膜製造方法、半導体薄膜製造装置、およびマトリクス回路駆動装置
KR20000028860A (ko) 다결정실리콘의 제조방법
KR100480552B1 (ko) 실리콘막의결정화방법
JP2003037061A (ja) 半導体薄膜およびその形成方法並びに半導体装置
KR100542990B1 (ko) 비정질 실리콘 박막의 결정화 방법, 마스크 패턴 및 이를사용하여 제조되는 다결정 실리콘 박막을 사용하는 평판디스플레이 디바이스
JPH08255753A (ja) 結晶性半導体薄膜の製造方法
JP2001223167A (ja) 半導体薄膜の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111129

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20121129

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee