JP2830718B2 - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法

Info

Publication number
JP2830718B2
JP2830718B2 JP5277290A JP27729093A JP2830718B2 JP 2830718 B2 JP2830718 B2 JP 2830718B2 JP 5277290 A JP5277290 A JP 5277290A JP 27729093 A JP27729093 A JP 27729093A JP 2830718 B2 JP2830718 B2 JP 2830718B2
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
laser
thin film
melted
laser irradiation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5277290A
Other languages
English (en)
Other versions
JPH07106596A (ja
Inventor
紀行 児玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5277290A priority Critical patent/JP2830718B2/ja
Publication of JPH07106596A publication Critical patent/JPH07106596A/ja
Application granted granted Critical
Publication of JP2830718B2 publication Critical patent/JP2830718B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は薄膜トランジスタの製造
方法に関し、特にソースおよびドレイン領域そしてチャ
ンネルとなる活性領域を構成する半導体層が多結晶シリ
コンでなる薄膜トランジスタの製造方法に関する。
【0002】
【従来の技術】薄膜トランジスタは、石英ガラス等の絶
縁基板上にシリコン等の半導体薄膜を形成し、チャンネ
ルが形成される活性層、ソース、ドレイン領域を形成
し、MOS型のトランジスタを構成する半導体装置であ
る。図8に従来の薄膜トランジスタのプロセス縦断面図
をしめす。
【0003】まず、図8(a)のように、石英基板等の
絶縁基板1上に非晶質シリコン層を堆積し、窒素雰囲気
中、600度で約20時間熱処理することにより結晶化
して、その非晶質シリコン層を大粒径の多結晶シリコン
層2に変換する。いわゆる固相成長である。この後、結
晶性の向上のために、レーザ照射により多結晶シリコン
層2の全体を溶融させて再結晶化させる。なお、2dは
結晶粒界を示す。
【0004】次に、図8(b)のように、多結晶シリコ
ン層2をパターニングして活性層となる領域3を形成
し、ゲート酸化膜4を堆積する。そのように多結晶シリ
コンを堆積した後に、リン拡散法により低抵抗化しパタ
ーンニングしてゲート電極5を形成する。ホトレジスト
のようなマスク層(図示せず)を形成し、イオン注入に
より、ソース、ドレイン領域6,7を形成するが、この
際に、ドレイン側に不純物の注入されない、オフセット
領域8を設け、リーク電流の低減、ソース、ドレイン間
耐圧の向上を図る。
【0005】この後、図8(c)のように、層間膜9を
堆積した後に、900度程度の熱処理を施し、層間膜の
リフロー、ソース、ドレイン領域の不純物の活性化を行
う。その後、コンタクトホールを開口し、アルミニウム
をスパッタリングしてパターンニングし、配線10を形
成する。そして水素雰囲気中、400度程度で水素アロ
イを行い薄膜トランジスタを完成する。
【0006】以上は、基板1が石英のような耐熱性を有
する場合の製造であるが、基板1として軟化点が600
度程度のガラスを用いる場合は、上述した固相成長技術
が使用できない。そこで、基板上に多結晶シリコンをC
VD法により形成し、そしてレーザ照射により再結晶化
する方法が提案されている。
【0007】ソース、ドレイン領域の不純物の活性化と
しては、600度で長時間熱処理して行う方法や、レー
ザ照射により活性化を行う方法も検討されている。
【0008】
【発明が解決しようとする課題】以上述べたように、薄
膜トランジスタの特性のために多結晶シリコン層2をレ
ーザにより溶融させて再結晶化させているがレーザの照
射エネルギーを均一に制御することは不可能に近い。し
かも、多結晶シリコン層2全体を一度にレーザにより再
結晶化することはできず、このため、ステップ状に溶融
させて再結晶化させている。この結果、再結晶化された
多結晶シリコン層2のグレインサイズがバラツキ、素子
特性のばらつきをもたらしている。
【0009】耐熱温度の低い安価なガラス基板を用いた
場合も同様な問題が生じている。
【0010】したがって、本発明の目的は、多結晶シリ
コン層の再結晶化をほぼ均一に行って特性バラツキの少
ない薄膜トランジスタを製造するための方法を提供する
ことにある。
【0011】
【課題を解決するための手段】本発明は、活性層となる
多結晶シリコン膜を形成し、この多結晶シリコン膜にレ
ーザを照射して再結晶化させる際に、レーザ照射面側1
2を溶融させ、一方少なくとも照射面とは反対側には溶
融しない多結晶シリコンが存在するエネルギー密度でレ
ーザ照射することを骨子としている。
【0012】レーザ照射時のエネルギー密度の制御性が
困難であり、またステップ状に照射しなければならない
ことは前述のとおりであるが、本発明では溶融しない多
結晶シリコンが存在するためこれを成長核として溶融し
たシリコンは再結晶化する。したがって、再結晶化した
多結晶シリコン層のグレインサイズはほぼ均一となる素
子特性のバラツキが抑えらえる。
【0013】
【実施例】以下、本発明の実施例につき図面を用いて詳
述する。
【0014】図1は本発明の第1の実施例を表すプロセ
スの縦断面である。石英基板1上に非晶質シリコン膜を
80nm堆積後、600度の窒素雰囲気で約20時間熱
処理して非晶質シリコン膜を結晶化した多結晶シリコン
膜2を形成する(図1(a))。固相成長である。
【0015】この後、図1(b)のようにXeClエキ
シマレーザを照射して多結晶シリコン膜を溶融させるわ
けであるが、図示のとおり、そのエネルギー密度を調整
して、レーザの照射面側の部分2aは溶融するがその反
対側の部分2bは溶融しないエネルギー密度にしてい
る。
【0016】溶融した多結晶シリコン膜部分2aは、レ
ーザ照射の停止により再結晶化して多結晶シリコン膜2
cとなるが(図1(c))、溶融しなかった多結晶シリ
コン膜部分2bを核として再結晶化される。したがっ
て、再結晶化した多結晶シリコ膜2cのグレインサイズ
はほぼ均一となる。なお、2dは結晶粒界である。
【0017】以降のプロセスは従来の薄膜トランジスタ
と同様である。すなわち、図1(d)のように、活性層
領域3をパターンニングし、ゲート酸化膜4を100n
m堆積する。ゲート電極5は、多結晶シリコン堆積後、
リン拡散法により導電性を得た後パターンニングして形
成する。ソース、ドレイン領域6,7をイオン注入によ
り形成する。p型では、ボロンを、n型ではリンを1E
15cm−2注入する。ドレイン領域7にオフセットを
設けている。層間膜9を300nm堆積後、活性化、層
間膜のリフローために窒素雰囲気中、900度で熱処理
する。コンタクトホール開口後、アルミニウムをスパッ
タリングにより堆積し、パターンニングしてアルミニウ
ム配線10を形成する。
【0018】図2(a)に本実施例の薄膜トラジスタの
移動度のエネルギー密度依存性を、レーザの重なる領域
での移動度のばらつきを図2(b)100にそれぞれ示
す。
【0019】図示のように、移動度はエネルギー密度2
10mJ/cmから310mJ/cmまで、ほぼ一
定の値である。エネルギー密度が310mJ/cm
こえると、移動度は大きく向上するが、エネルギー密度
依存性が大きくなっている。実際のレーザ照射では、ビ
ームのエネルギー密度のショットごとの揺らぎ、ビーム
内でのエネルギー密度の不均一性により、特性ばらつき
が大きくなるので、210mJ/cmから310mJ
/cmまでの移動度が一定なエネルギー密度で照射を
行うことにより、特性ばらつきの極めて小さな高性能薄
膜トランジスタを作成できる。また、特性ばらつきの他
の要因として、非晶質シリコンを結晶化する方法では、
図2(b)200に示されるように、ビームの重なる領
域での特性低下があるが、本実施例の方法では、特性低
下は見いだせなかった。TEM観察の結果、シリコン等
の、結晶性の低下した領域が観察されたが、本実施例の
方法では、結晶粒径は、結晶性の低下した領域は観察さ
れなかったことも一致する。
【0020】エネルギー密度230mJ/cmで照射
した多結晶シリコンのTEM観察の結果、結晶構造に大
きな変化はなく、多結晶シリコン膜表面側の結晶欠陥が
低減できていることが分かった。また、エネルギー密度
が310mJ/cmをこえると、非晶質シリコンを結
晶化した多結晶シリコンと同様な構造となっている。ま
た、レーザ照射中、照射領域の反射率を測定したとこ
ろ、エネルギー密度210mJ/cmをこえると、反
射率が急激に上昇し、溶融シリコンの反射率とほぼ一致
することが分かった。これらの結果から、エネルギー密
度、210mJ/cmから310J/cmの範囲で
は、レーザ照射に際し、図1(b)にしめすように、照
射面側が溶融し、照射面とは反対側の、溶融しない多結
晶シリコンを核として、再結晶化しているために、結晶
構造、結晶粒径が変化せず、特性ばらつきが小さくなっ
ていると考えられる。
【0021】以上述べたように、本実施例は、多結晶シ
リコンにレーザ照射して、結晶性を向上させる方法で、
特性の揃ったトランジスタを得るためには、多結晶シリ
コン表面のみが溶融するようなエネルギー密度で、レー
ザ照射することが肝要であることを示している。
【0022】図3に本発明の第2の実施例を表すプロセ
ス縦断面をしめす。図1で示したように、石英基板上1
に非晶質シリコンを80nm堆積後、600度の窒素雰
囲気で約20時間熱処理して結晶化し、多結晶シリコン
膜を形成する。その後、図2(a)のように、XeCl
エキシマレーザを、活性層裏面から照射し、膜部分21
を溶融する(レーザ照射)。このとき、表面部分の多
結晶シリコン膜22は溶融させない。
【0023】この後、表面側から再度レーザを照射(レ
ーザ照射)する。このとき基板1の表面と接する多結
晶シリコン膜部分21は溶融させていない。このよう
に、表裏両方からレーザを照射するが、その照射エネル
ギー密度は、前実施例で述べたように、多結晶シリコン
膜全体が溶融しない条件としている。
【0024】以降のプロセスは実施例1と同様に行い、
薄膜トランジスタを完成した。
【0025】図4に本実施例の薄膜トランジスタの電気
特性を示す。
【0026】図に示されているように活性層表面側から
のみレーザ照射した場合(特性200であった、実施例
1の薄膜トランジスタ)にはオン電流は高くなるもの
の、リーク電流は、レーザ照射しないトランジスタ(特
性100)とくらべて、ほとんど変化がない。特性ばら
つきに関しては、レーザ照射しないものに比べて小さ
く、かつビーム端部での特性の低下もない。
【0027】一方、裏面からレーザ照射した後に表面か
らレーザ照射した場合(特性300)には、オン電流に
関しては、表面からの照射のみのものと比べ、若干向上
する。また、リーク電流が大きく低減できており、サブ
スレッショルドスイングも向上していることがわかる。
特性ばらつきは、表面からの照射のみの場合と同程度で
ある。
【0028】以上のように、本実施例の方法では、裏面
からの照射(レーザ照射)をさらに加えることによ
り、従来の方法では結晶性の向上できなかった下地絶縁
膜側の多結晶シリコン2aの領域の膜質を向上させ、電
気特性の更なる向上、特に、リーク電流の低減が可能で
あることを示している。
【0029】前実施例の方法では、レーザ照射のみで
あり、結晶性の向上は、レーザの照射された側の領域
(図1中の2b)にとどまり、下地酸化膜側の多結晶シ
リコンのは低品質のままである。図3で、レーザ照射
,はその順序を逆にしてもよい。
【0030】図5に本発明の第3の実施例を示す。本実
施例は、固相成長法が利用できないガラス基板に対し本
発明を適用したものである。
【0031】すなわち、耐熱温度400度程度のガラス
基板上1′上にプラズマCVD法により、多結晶シリコ
ン膜30を150nmの厚さで直接堆積する。このと
き、ガラス基板1′との界面部分のシリコン膜3′cは
非晶質となっている。この膜30をパターンニングして
活性層を形成し、400度でゲート酸化膜となるシリコ
ン酸化膜4を100nm堆積する(同図(a))。
【0032】その後、レーザを裏面から150mJ/c
で照射して非晶質シリコン膜部分3′cを含むシリ
コン膜を表面部分の多結晶シリコンは溶融させないで溶
融し、再結晶化させて多結晶シリコンとする(同図
(b))。
【0033】次に、表面側から250mJ/cmでレ
ーザ照射し(レーザ照射)、表面部を再結晶化させて
多結晶シリコン膜を形成する(同図(c))。プラズマ
CVD法で形成された多結晶シリコンは、表面側3′b
は、結晶性は良好ではないものの、多結晶シリコンが形
成されているが、下地基板側3′cは非晶質シリコンで
あり、電気特性低下の原因となっている。裏面からのレ
ーザ照射はこの非晶質部分の結晶化が目的であり、表面
側からのレーザ照射は、表面の結晶性向上、及び、溶融
シリコン層からの熱の拡散により、ゲート酸化膜をアニ
ールし、酸化膜が高品質化させることを目的とした。そ
の後は、通常の低温プロセスを用いて、薄膜トランジス
タを作製した。
【0034】図6に本実施例での薄膜トランジスタの電
気特性を示す。ゲート酸化膜形成前にレーザ照射したト
ランジスタでは、オン電流、スイング、リーク電流と
も、レーザ照射のないTFT、従来の照射方法でのTF
T、本実施例のTFTの順に特性が向上していることが
わかる。また、ゲートリークに関しては、本実施例に寄
ると特性02′から03′に低減できる。
【0035】図7に本発明のさらに他の実施例を示す。
本例はイオン注入により形成されたソース,ドレイン領
域の活性化に本発明を適用したものである。
【0036】すなわち、耐熱温度600度のガラス基板
1上に前述した固相成長法により膜厚100nmの多結
晶シリコン2形成をし、本発明に従って表面側からレー
ザ照射により表面部分のみを溶融させて活性層の多結晶
シリコンの結晶性を向上させる(同図(a))。
【0037】次に、600度でゲート酸化膜4を堆積し
てゲート電極5を形成し、ソース領域6、ドレイン領域
7の形成のためにイオン注入により不純物を導入する。
そして、レーザーを表面側から250mJ/cm、の
エネルギー密度で照射し(同図(b))、さらに裏面側
から180mJ/cm照射して活性化する。
【0038】本実施例によると、膜全体が再結晶化した
領域になるように照射条件を選んで、両面からレーザ照
射すると、膜全体を低抵抗化できる。この場合、表面か
らの照射のエネルギー密度を低く設定できるので、ゲー
トリークの増加を防ぐ効果があり、プロセスの安定性が
向上する。例えば、ボロン注入で形成した、p型の拡散
層の場合、層抵抗が800Ω/□から300Ω/□と従
来の方法に比べて低減でき、ゲートリークは同程度に抑
えることができた。
【0039】
【発明の効果】以上述べたように本発明は、絶縁基板上
の活性層となる多結晶シリコン膜にレーザ照射する際
に、レーザ照射面側を溶融させ、レーザ照射面と反対側
に、溶融しない多結晶シリコンが存在するエネルギー密
度で、レーザ照射することにより、多結晶シリコンの照
射面側の結晶性を向上させ、特性ばらつきを抑えつつ、
トランジスタ特性を向上させる効果がある。また、前記
のエネルギー密度で、基板裏面側からレーザを照射した
後に、表面側からレーザを照射すること、あるいは、表
面側から照射した後に裏面側から照射することにより、
多結晶シリコン膜全体の結晶性を向上させ、リーク電流
の低減等、さらにトランジスタ特性を向上させる効果が
ある。また、前記の照射方法を、ソース、ドレイン領域
形成後に行い、レーザ活性化を安定性よく行うことがで
きる。
【図面の簡単な説明】
【図1】本発明の第1実施例を示すプロセス縦断面図。
【図2】エネルギー密度と移動度、リーク電流の関係図
(a)、レーザの重なる領域の移動度を示す図(b)。
【図3】本発明の第2の実施例を示すプロセス縦断面
図。
【図4】第2実施例を用いた薄膜トランジスタのId−
Vg特性図。
【図5】本実施例の第3実施例を示すプロセス縦断面
図。
【図6】第3実施例を用いた薄膜トランジスタのId−
Vg特性図。
【図7】本発明の第4実施例を示プロセス縦断面図。
【図8】従来の薄膜トランジスタのプロセス縦断面図。
【符号の説明】
1 下地透明基板 2 多結晶シリコン膜 2a 溶融シリコン 2b 裏面からのレーザー照射で結晶性が向上する領
域 2c 表面からのレーザー照射で結晶性が向上する領
域 2d 結晶粒界 3 活性層多結晶シリコン 3′ プラズマCVD法で形成した活性層シリコン膜 3′a 溶融シリコン 3′b 多結晶シリコン 3′c 非晶質シリコンが含まれる領域 4 ゲート酸化膜 5 ゲート電極 6 ソース領域 7 ドレイン領域 8 オフセット領域 9 層間膜 10 アルミ電極 レーザ照射 裏面からのレーザ照射 レーザ照射 表面からのレーザ照射
フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/20 H01L 29/78 627

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 絶縁基板上に多結晶シリコン膜を形成
    し、この多結晶シリコン膜にレーザ照射し溶融させて再
    結晶化させる際に、レーザ照射面側を溶融させかつレー
    ザ照射面と反対側は溶融しない多結晶シリコンが存在す
    るエネルギー密度で、レーザ照射することを特徴とする
    薄膜トランジスタの製造方法。
  2. 【請求項2】 前記溶融しない多結晶シリコンにさらに
    レーザを、前記溶融して再結晶化した多結晶シリコンの
    少なくても一部が溶融しないエネルギー密度で照射し、
    溶融させて再結晶化させることを特徴とする請求項1記
    載の薄膜トランジスタの製造方法。
  3. 【請求項3】 前記レーザ照射により再結晶化された多
    結晶シリコン膜上にゲート絶縁膜を介してゲート電極を
    形成後、前記多結晶シリコン膜にソース、ドレイン領域
    のための不純物を導入し、表裏両面からレーザ照射して
    不純物を活性化することを特徴とする請求項1又は2記
    載の薄膜トランジスタの製造方法。
  4. 【請求項4】 前記多結晶シリコン膜を、非晶質シリコ
    ン膜に対する固相成長により形成することを特徴とする
    請求項1,2又は3記載の薄膜トランジスタの製造方
    法。
  5. 【請求項5】 前記多結晶シリコン膜を、プラズマCV
    D法により前記絶縁基板上に堆積して形成する請求項
    1,2又は3記載の薄膜トンランジスタの製造方法。
JP5277290A 1993-09-30 1993-09-30 薄膜トランジスタの製造方法 Expired - Lifetime JP2830718B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5277290A JP2830718B2 (ja) 1993-09-30 1993-09-30 薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5277290A JP2830718B2 (ja) 1993-09-30 1993-09-30 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPH07106596A JPH07106596A (ja) 1995-04-21
JP2830718B2 true JP2830718B2 (ja) 1998-12-02

Family

ID=17581482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5277290A Expired - Lifetime JP2830718B2 (ja) 1993-09-30 1993-09-30 薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP2830718B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3422290B2 (ja) 1999-07-22 2003-06-30 日本電気株式会社 半導体薄膜の製造方法
JP2006093212A (ja) * 2004-09-21 2006-04-06 Sumitomo Heavy Ind Ltd 多結晶層の形成方法、半導体装置の製造方法、及び半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4229502A (en) * 1979-08-10 1980-10-21 Rca Corporation Low-resistivity polycrystalline silicon film
JPH01241862A (ja) * 1988-03-24 1989-09-26 Sony Corp 表示装置の製造方法
JPH0472615A (ja) * 1990-07-12 1992-03-06 Fujitsu Ltd 半導体装置の製造方法
JP3203706B2 (ja) * 1991-09-18 2001-08-27 ソニー株式会社 半導体層のアニール処理方法および薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
JPH07106596A (ja) 1995-04-21

Similar Documents

Publication Publication Date Title
US6133583A (en) Semiconductor device and method for producing the same
US6815269B2 (en) Thin-film transistor and method for manufacturing the same
JP4802364B2 (ja) 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法
US6700133B1 (en) Method for producing semiconductor device
US6740547B2 (en) Method for fabricating thin-film transistor
JP4174862B2 (ja) 薄膜トランジスタの製造方法および半導体装置の製造方法
JPH05206468A (ja) 薄膜トランジスタおよびその製造方法
Giust et al. Laser-processed thin-film transistors fabricated from sputtered amorphous-silicon films
JP3284899B2 (ja) 半導体素子及びその製造方法
JP3840697B2 (ja) 半導体装置の製造方法、アクティブマトリクス基板の製造方法、および液晶表示装置の製造方法
JP2830718B2 (ja) 薄膜トランジスタの製造方法
JP2534980B2 (ja) 結晶性半導体薄膜の製造方法
JP3287834B2 (ja) 多結晶半導体薄膜の熱処理方法
JPH08316487A (ja) 薄膜半導体装置の製造方法
JP3210313B2 (ja) 多結晶シリコン薄膜の特性改善方法
JPH03148836A (ja) 薄膜トランジスタの製造方法
JPH0773094B2 (ja) 結晶性半導体薄膜の製造方法
JP3468781B2 (ja) 薄膜トランジスタの製造方法
JPH06333827A (ja) 結晶成長方法およびmos型トランジスタのチャネル形成方法
JP3493160B2 (ja) 半導体装置の作製方法
JPH09172186A (ja) 薄膜トランジスタの製造方法
JP2853143B2 (ja) 半導体装置の製造方法
JP3291845B2 (ja) 結晶成長方法およびmosトランジスタのチャネル形成方法
KR19990086871A (ko) 박막트랜지스터의 제조방법
JPH05283431A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980825

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080925

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080925

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090925

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090925

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100925

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110925

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120925

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130925

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130925

Year of fee payment: 15

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130925

Year of fee payment: 15

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term