JP3291845B2 - 結晶成長方法およびｍｏｓトランジスタのチャネル形成方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、結晶成長方法およびそ
の結晶成長方法を用いたＭＯＳトランジスタのチャネル
形成方法に関するものである。

【０００２】

【従来の技術】液晶表示装置の画素駆動用のトランジス
タ，その周辺素子のトランジスタ，負荷素子型のスタテ
ィックＲＡＭ（以下ＳＲＡＭと記す）等には、非晶質
（アモルファス）状シリコンあるいは多結晶シリコン
（ポリシリコン）の薄膜を用いた薄膜トランジスタ〔以
下ＴＦＴ（Thin Film Transistor）と記す〕が使われ
ている。

【０００３】しかし、多結晶シリコンは結晶シリコンに
比べ、シリコン原子の未結合手が高密度に存在している
ので、それら未結合手がスイッチングオフ時においてリ
ーク電流の発生原因になっている。その結果、スイッチ
オン時の動作速度を低下させる原因になっている。した
がって、ＴＦＴの特性を向上させるには、結晶欠陥が少
ない均一性に優れた多結晶シリコン薄膜を形成すること
が要求される。

【０００４】そのような多結晶シリコン薄膜の形成方法
としては、化学的気相成長法や固相成長法等が提案され
ている。またリーク電流などの原因になる未結合手を減
少させる手段としては、多結晶シリコン薄膜中に水素を
ドーピングすることによって、未結合手に水素を結合さ
せるという、水素化技術が行われている。

【０００５】特に固相成長法では、結晶の粒径を１μｍ
以上の大きさに形成することができる。そのような結晶
上に形成したＴＦＴでは、低リークで電流駆動能力が大
きなトランジスタ特性を得ることができる。

【０００６】

【発明が解決しようとする課題】しかしながら、化学的
気相成長法によって、大きな粒径の結晶を成長させて多
結晶シリコン膜を形成すると、その膜厚は不均一にな
る。そして化学的気相成長法では、均一な膜厚の多結晶
シリコン膜を得ることは難しい。このため、多結晶シリ
コン膜を用いて素子特性の均一なトランジスタを形成す
ることが難しくなる。

【０００７】また化学的気相成長法や固相成長法による
多結晶シリコンの形成方法では、結晶の形成位置がラン
ダムであるため、結晶と結晶との境界（粒界）がトラン
ジスタのチャネル領域に交わる場合が生じる。このよう
に、粒界がチャネル領域に交わると、リーク電流やしき
い値電圧にばらつきを生じ、トランジスタの信頼性が低
下する。

【０００８】さらには、未結合手を低減するために高温
アニール処理を行う方法も提案されている。しかしこの
方法では、基板全体を高温に加熱する必要があるため、
すでに形成されているトランジスタのソース・ドレイン
領域が拡散しすぎて、トランジスタの性能が劣化する。
また液晶素子用の基板では基板が変形する。

【０００９】本発明は、結晶性を向上させた結晶成長方
法およびその結晶成長方法を用いることで電気的特性に
優れたトランジスタのチャネル形成方法を提供すること
を目的とする。

【００１０】

【課題を解決するための手段】本発明は、上記目的を達
成するためになされた結晶成長方法およびその結晶成長
方法を用いたトランジスタのチャネル形成方法である。
すなわち、第１の工程で、基板上に非晶質半導体層を形
成する。次いで第２の工程で、非晶質半導体層の所定領
域上にイオン注入マスクを形成した後、当該イオン注入
マスクを用いた斜めイオン注入法によって、当該イオン
注入マスクの下方における当該非晶質半導体層の極表層
に、不純物を導入しない領域を選択的に形成して、前記
不純物を導入しない領域を結晶成長核の発生が速い領域
とし、前記不純物を導入した領域を前記不純物を導入し
ない領域よりも結晶成長核の発生が遅い領域に形成す
る。その後第３の工程で、固相成長アニール処理によっ
て、不純物を導入しない領域より特定の面方位を有する
結晶を固相成長させて結晶領域を形成する。

【００１１】また上記第１〜第３の工程を行って、結晶
領域を形成した後、少なくとも結晶領域にエネルギー線
を照射してその領域を溶融し、その後結晶化して再結晶
領域を形成する工程を行う。

【００１２】ＭＯＳトランジスタのチャネル形成方法と
しては、上記結晶成長方法を用いて形成した結晶領域ま
たは再結晶領域に、ＭＯＳトランジスタのチャネル領域
を形成する。

【００１３】

【作用】所望する位置に対して選択的に単一面方位の結
晶を形成するには、結晶成長核の発生が速い領域と結晶
成長核の発生が遅い領域とを分離して形成し、かつ結晶
成長核の発生が速い領域より単一面方位の結晶を成長さ
せる必要がある。しかも結晶成長の核となる領域は結晶
成長核の形成が早期に起こり、その周辺の結晶成長核の
発生速度は小さくなければならない。

【００１４】上記結晶成長方法では、斜めイオン注入に
よって、非晶質半導体層に対して不純物を選択的に導入
することにより、結晶成長核の発生が速い領域と結晶成
長核の発生が遅い領域とを分離して形成する。そして固
相成長させることによって、不純物を導入しない領域よ
り単一面方位を有する結晶を成長させる。

【００１５】そこで、結晶成長核の発生領域を形成しよ
うとする非晶質半導体層上にイオン注入マスクを形成
し、その後斜めイオン注入法によって、当該非晶質半導
体層に不純物を導入する。そのことにより、イオン注入
マスクの下方の非晶質半導体層における数原子〜十数原
子層程度の表層には不純物を導入しない領域が形成され
る。また、その他の非晶質半導体層には不純物が導入さ
れる。この結果、不純物を導入しない領域は、結晶成長
核の発生が速い領域になるので、結晶成長核を早期に発
生させることになる。

【００１６】例えば固相成長時において、非晶質シリコ
ンよりなる非晶質半導体層は、斜めイオン注入法によっ
て、当該非晶質半導体層にシリコンよりなる不純物を導
入した領域よりも、結晶成長核が発生するまでの時間が
短い。また上記非晶質半導体層の極表層、すなわち数原
子〜十数原子層程度の表層に発生する結晶成長核は、例
えば（１１１）、（１１０）等の面方位のように、特定
の面方位を有する確率が極めて高い。上記結晶成長方法
では、これらの現象を利用して、結晶粒を成長させて結
晶領域を形成している。

【００１７】さらに少なくとも結晶領域にエネルギー線
を照射して当該結晶領域を溶融してから再結晶化して再
結晶領域を形成することにより、結晶領域中の結晶欠陥
が低減されるので、結晶性が高められる。

【００１８】上記ＭＯＳトランジスタのチャネル形成方
法で、上記結晶成長方法を用いて形成した結晶領域また
は再結晶領域にＭＯＳトランジスタのチャネル領域を形
成することにより、当該チャネル領域の結晶性は高めら
れる。

【００１９】

【実施例】本発明の結晶成長方法に関する第１の実施例
を、図１の結晶形成工程図により説明する。

【００２０】図１の（１）に示すように、基板１１の上
層には、絶縁層１２が形成されている。まず第１の工程
では、例えば化学的気相成長法によって、上記絶縁層１
２上に非晶質半導体層１３を堆積する。この非晶質半導
体層１３は、例えば非晶質シリコンよりなり、例えば４
０ｎｍの膜厚に堆積される。

【００２１】上記非晶質半導体層１３の堆積温度条件と
しては、例えば５００℃以下に設定することが望まし
い。このように、堆積温度を５００℃以下に設定するこ
とにより、非晶質半導体層１３を固相成長させた際に、
特定の配向（例えば非晶質シリコン層を用いた場合には
＜１１１＞配向）を有する結晶領域を形成するためであ
る。なお上記堆積温度を５５０℃を越える温度に設定し
た場合には、結晶が部分的に成長して、配向性の低い多
結晶に成長することになる。

【００２２】次いで図１の（２）に示す第２の工程を行
う。この工程では、通常の塗布技術によって、上記非晶
質半導体層１３の上面に、例えばレジストよりなるマス
ク形成膜１４を成膜する。そして通常のホトリソグラフ
ィー技術によって、結晶成長核を発生させようとする領
域上に、上記マスク形成膜１４を残して、他の部分（２
点鎖線で示す部分）を除去する。そして上記残したマス
ク形成膜（１４）がイオン注入マスク１５になる。この
イオン注入マスク１５は、平面形状が例えば０．３５μ
ｍ〜０．５μｍ径程度の円形状に形成される。または方
形状またはその他の形状に形成することも可能である。

【００２３】その後図１の（３）に示すように、上記イ
オン注入マスク１５を用いた斜めイオン注入法によっ
て、例えば、上記非晶質半導体層１３にシリコンよりな
る不純物（図示せず）を導入する。上記のように斜めイ
オン注入を行った結果、イオン注入マスク１５の下方の
非晶質半導体層１３における数原子〜十数原子層程度の
表層（当該非晶質半導体層１３の表面より例えば数ｎｍ
〜十数ｎｍまでの深さの層）には不純物が導入されな
い。その領域を不純物を導入しない領域１６とする。ま
たその他の非晶質半導体層１３には、不純物（図示せ
ず）が導入される。この領域をダメージ層１７とする。
通常、非晶質半導体層１３には、微小範囲において、短
範囲規則と呼ばれる規則性を有する。上記斜めイオン注
入によって、短範囲規則の規則性をさらに短くしてい
る。それが上記ダメージ層１７になる。

【００２４】上記イオン注入条件としては、例えば、イ
オン注入によって打ち込む不純物にはシリコンを用い、
打ち込みエネルギーを２０ｋｅＶ程度、イオン入射角度
を３０°〜４５°程度、ドーズ量を２０Ｐ個／ｃｍ² 程
度に設定する。上記不純物は、シリコンに限定されるこ
とはなく、例えば電気的に中性な不純物として、例えば
ＩＶ族の元素を用いることも可能である。また非晶質半
導体層１３の導電型を変えても差し支えない場合には、
上記以外の元素であってもよい。

【００２５】その後、例えばアッシャー処理またはウェ
ットエッチングによって、上記イオン注入マスク１５を
除去する。

【００２６】次いで図１の（４）に示す第３の工程を行
う。この工程では、６００℃の温度雰囲気中に８時間〜
１２時間放置する、固相成長アニール処理を行う。その
際、不純物を導入しない領域１６はダメージ層１７より
も結晶成長核の発生速度が速い領域になるので、当該不
純物を導入しない領域１６より結晶成長核が発生する。
そして、不純物を導入しない領域１６よりダメージ層１
７に、結晶粒１８を、例えば５μｍ〜１０μｍ程度の径
に成長させて、結晶領域１９を形成する。

【００２７】このとき、上記非晶質半導体層（１３）の
極表層、すなわち数原子〜十数原子層程度の表層〔当該
非晶質半導体層（１３）の表面より例えば数ｎｍ〜十数
ｎｍまでの深さの層〕に発生する結晶成長核は、例えば
（１１１）、（１１０）等の面方位のように、特定の面
方位を有する確率が極めて高い。したがって、通常は上
記結晶領域１９は＜１１１＞配向になる。

【００２８】また上記結晶成長方法は、上記非晶質半導
体層１３をシリコン以外の半導体として、例えばゲルマ
ニウムで形成しても、上記同様にして、ゲルマニウムの
結晶領域１９を形成することが可能である。

【００２９】さらに図２に示すように、上記イオン注入
マスク１５が円形状パターンで形成された場合には、ほ
ぼ円盤状に結晶粒１８が成長する。その面方位は、上記
示したように、（１１１）または（１１０）等になる。
また他の面方位を得ようとする場合には、イオン注入マ
スク１５の形状を長円形状、略長方形状、または略三角
形状等の他の形状に変えればよい。

【００３０】次に結晶成長方法の第２の実施例として、
上記結晶領域１９を再結晶化する方法を、図３の再結晶
化工程図により説明する。

【００３１】図３に示すように、この工程では、上記結
晶領域（１９）にエネルギー線３１を照射して、当該結
晶領域（１９）を溶融する。上記エネルギー線３１に
は、例えばレーザ光、電子ビーム、イオンビーム等を用
いることが可能である。そしてエネルギー線３１を照射
して、その後溶融した領域を再結晶化して、再結晶化領
域２０を形成する。

【００３２】上記エネルギー線３１がレーザ光よりなる
場合には、例えば波長が３０８ｎｍの塩化キセノン（Ｘ
ｅＣｌ）エキシマレーザ光を用いる。また上記レーザ光
１７は、結晶粒（１８）に吸収されやすい波長のレーザ
光であればどのようなものであってもよく、例えば，波
長が２４９ｎｍのフッ化クリプトン（ＫｒＦ）エキシマ
レーザ光もしくは波長が１９３ｎｍのフッ化アルゴン
（ＡｒＦ）エキシマレーザ光等を用いてもよい。その場
合には、照射エネルギー密度の値は適宜選択される。

【００３３】上記結晶成長方法では、エネルギー線の照
射よって、結晶領域１９を再結晶化することにより、結
晶領域１９は再結晶化領域２０になるので、その領域の
結晶性は高まる。

【００３４】次に上記図１，図３により説明した結晶成
長方法を用いて形成した再結晶領域にチャネル領域を形
成したボトムゲート型のＭＯＳトランジスタの製造方法
を、図４，図５の製造工程図（その１），（その２）に
より説明する。なお、上記図１，図３で説明したと同様
の構成部品には、同一の符号を付す。

【００３５】図４の（１）に示すように、例えば化学的
気相成長法によって、絶縁層１２を上層に形成した基板
１１の当該絶縁層１２上に、ゲート電極形成膜４１を堆
積する。上記絶縁層１２は、例えば酸化シリコンよりな
る。またゲート電極形成膜４１は、例えばリンをドーピ
ングした多結晶または非晶質シリコンよりなり、例えば
１００ｎｍの膜厚を有する。続いてホトリソグラフィー
技術とエッチングとによって、ゲート電極形成膜４１の
２点鎖線で示す部分を除去し、残したゲート電極形成膜
（４１）でゲート電極４２を形成する。

【００３６】次いで例えば化学的気相成長法（または熱
酸化法等）によって、少なくとも上記ゲート電極４２の
表面を覆う状態にゲート絶縁膜４３を形成する。ゲート
絶縁膜４３は酸化シリコンよりなり、その膜厚は例えば
３０ｎｍに形成される。

【００３７】図４の（２）に示すように、上記図１の
（１）で説明したと同様の方法によって、ステップカバ
リッジ性に優れた成膜が行える化学的気相成長法によっ
て、上記ゲート絶縁膜４３側に、非晶質の半導体層１３
を堆積する。この非晶質の半導体層１３は、例えば膜厚
が４０ｎｍの非晶質シリコンよりなる。

【００３８】次いで前記図１の（２）で説明したと同様
にして、通常の塗布技術によって、上記非晶質半導体層
１３の上面に、例えばレジストよりなるマスク形成膜１
４を成膜する。そして通常のホトリソグラフィー技術に
よって、トランジスタ形成領域４４の外側に、上記マス
ク形成膜（１４）を残して、他の部分（２点鎖線で示す
部分）を除去する。そして上記残したマスク形成膜（１
４）がイオン注入マスク１５になる。このイオン注入マ
スク１５は、平面形状が例えば０．３５μｍ〜０．５μ
ｍ径程度の円形状に形成される。または方形状またはそ
れらに類似した形状に形成することも可能である。

【００３９】その後図４の（３）に示すように、上記イ
オン注入マスク１５を用いた斜めイオン注入法によっ
て、例えば上記非晶質半導体層１３にシリコンよりなる
不純物（図示せず）を導入する。上記のように斜めイオ
ン注入を行った結果、イオン注入マスク１５の下方の非
晶質半導体層１３における数原子〜十数原子層程度の表
層には不純物が導入されない。その領域を不純物を導入
しない領域１６とする。またその他の非晶質半導体層１
３には、不純物（図示せず）が導入される。この領域を
ダメージ層１７とする。上記イオン注入条件としては、
前記図１の（２）で説明したと同様なので、ここでの詳
細な説明は省略する。

【００４０】その後、例えばアッシャー処理またはウェ
ットエッチングによって、上記イオン注入マスク１５を
除去する。

【００４１】次いで図４の（４）に示す第３の工程を行
う。この工程では、６００℃の温度雰囲気中に８時間〜
１２時間放置する、固相成長アニール処理を行って、不
純物を導入しない領域１６よりダメージ層１７に、結晶
粒１８を、例えば５μｍ〜１０μｍの径に成長させて、
結晶領域１９を形成する。

【００４２】このとき、上記非晶質半導体層（１３）の
極表層、すなわち数原子〜十数原子層程度の表層に発生
する結晶成長核は、例えば（１１１）面方位のように、
特定の方位面を有する確率が極めて高い。したがって、
通常は上記結晶領域１９の表面は＜１１１＞配向にな
る。

【００４３】次に図５の（５）に示すように、上記図３
により説明したと同様のエネルギー線３１を照射して、
当該結晶領域（１９）を溶融し、さらに溶融した領域を
再結晶化して、再結晶化領域２０を形成する。上記エネ
ルギー線３１には、例えばレーザ光、電子ビーム、イオ
ンビーム等を用いることが可能である。なおレーザ光の
詳細な説明は、前記図３により説明したと同様なので、
ここでの詳細な説明は省略する。

【００４４】続いて図５の（６）に示すように、例えば
リソグラフィー技術とエッチングとによって、ダメージ
層１７と上記再結晶化領域２０との２点鎖線で示す部分
を除去し、ゲート電極４３上およびその両側に上記再結
晶領域（２０）で導電層形成領域４５を形成する。

【００４５】次いで図５の（７）に示すように、塗布技
術とリソグラフィー技術とによって、上記ゲート電極４
３上に、例えばレジストよりなるイオン注入マスク４６
を形成する。そしてイオン注入法によって、上記ゲート
電極４３の両側における上記導電層形成領域４５に不純
物（図示せず）を導入し、ソース・ドレイン領域４７，
４８を形成する。またイオン注入マスク４６の下方にお
ける導電層形成領域４５がチャネル領域４９になる。

【００４６】その後アッシャー処理またはウェットエッ
チング等によって、上記イオン注入マスク４６を除去す
る。そして、ソース・ドレイン領域４７，４８の活性化
アニール処理を行う。アニール処理条件としては、例え
ば、アニール処理温度を９００℃に設定し、そのアニー
ル処理時間を２０分間に設定する。

【００４７】その後図５の（８）に示すように、化学的
気相成長法によって、層間絶縁膜５１を１５０ｎｍ〜２
００ｎｍの膜厚に形成する。層間絶縁膜５１はＰＳＧ膜
またはＢＰＳＧ膜等の酸化シリコン系膜あるいは窒化シ
リコン膜より形成される。

【００４８】その後、通常のホトリソグラフィー技術と
エッチングとによって、コンタクトホール５２，５３，
（図示せず）を形成する。さらにコンタクトホール５
２，５３，（図示せず）を通して、当該ソース・ドレイ
ン領域４７，４８，当該ゲート電極４３に接続する電極
５４，５５，（図示せず）を形成する。それからシンタ
リング処理を行う。このようにして、ボトムゲート型の
ＭＯＳトランジスタ１が形成される。

【００４９】上記ボトムゲート型のＭＯＳトランジスタ
１の製造方法では、上記図１，図３により説明した結晶
成長方法とほぼ同様にして再結晶領域２０を形成し、そ
の再結晶領域２０を導電層形成領域４５としてそこにチ
ャネル領域４９を形成することにより、当該チャネル領
域４９の結晶性は高められ、結晶粒界が存在しなくな
る。またソース・ドレイン領域４７，４８も再結晶領域
２０に形成されるので、当該ソース・ドレイン領域４
７，４８の結晶性も高まる。なお、結晶領域１９の再結
晶化を行わないで、結晶領域１９に上記チャネル領域４
９を形成してもよい。

【００５０】次に上記結晶成長方法を用いて形成した前
記再結晶領域にチャネル領域を形成したトップゲート型
のＭＯＳトランジスタの製造方法を、図６，図７の製造
工程図（その１），（その２）により説明する。なお、
上記図１で説明したと同様の構成部品には、同一の符号
を付す。

【００５１】図６の（１）に示すように、上記図１で説
明したと同様の形成方法によって、上層に絶縁層１２を
形成した基板１１の当該絶縁層１２上には、再結晶化領
域２０が形成されている。

【００５２】次いで再結晶化領域２０をチャネル領域，
ソース・ドレイン領域とするトップゲート型のＭＯＳト
ランジスタを形成する。まず図６の（２）に示すよう
に、例えばホトリソグラフィー技術とエッチングとによ
って、上記再結晶化領域（２０）をパターニングして導
電層形成領域６１を形成する。

【００５３】続いて例えば化学的気相成長法（または熱
酸化法等）によって、上記導電層形成領域６１側の表面
にゲート絶縁膜６２を形成する。このゲート絶縁膜６２
は、例えば酸化シリコンよりなり、例えば３０ｎｍの膜
厚に形成される。

【００５４】さらに図６の（３）に示すように、例えば
化学的気相成長法によって、上記ゲート絶縁膜６２側の
面にゲート電極形成膜６３を堆積する。このゲート電極
形成膜６３は、例えば不純物としてリンをドーピングし
た非晶質または多結晶シリコンよりなり、例えば１００
ｎｍの膜厚に形成される。次いで、ホトリソグラフィー
技術とエッチングとによって、２点鎖線で示す部分の上
記ゲート電極形成膜６３を除去し、再結晶領域２０上に
残した上記ゲート電極形成膜（６３）でゲート電極６４
を形成する。

【００５５】続いて図７の（４）に示すように、ホトリ
ソグラフィー技術によって、例えばレジストよりなるイ
オン注入マスク６５を形成する。そしてイオン注入法に
よって、上記ゲート電極６４の両側における上記導電層
形成領域６１に不純物（図示せず）を導入し、ソース・
ドレイン領域６６，６７を形成する。したがって、再結
晶化領域（２０）にチャネル領域６８が形成される。

【００５６】その際のイオン注入条件としては、例えば
打ち込みエネルギーを１０ｋｅＶに設定し、ドーズ量を
３Ｐ個／ｃｍ²に設定して、ホウ素イオン（Ｂ⁺ ）を導
入する。あるいは打ち込みエネルギーを３５ｋｅＶに設
定し、ドーズ量を３Ｐ個／ｃｍ² に設定して、二フッ化
ホウ素イオン（ＢＦ₂ ⁺ ）を導入する。

【００５７】その後、アッシャー処理またはウェットエ
ッチング等によって、上記イオン注入マスク６５を除去
する。そして、ソース・ドレイン領域６６，６７の活性
化アニール処理を行う。アニール処理条件としては、例
えば、アニール処理温度を９００℃に設定し、そのアニ
ール処理時間を２０分間に設定する。

【００５８】図７の（５）に示すように、化学的気相成
長法によって、層間絶縁膜７１を、例えば１５０ｎｍ〜
２００ｎｍの膜厚に形成する。この層間絶縁膜７１は、
ＰＳＧ膜またはＢＰＳＧ膜等の酸化シリコン系膜あるい
は窒化シリコン膜より形成される。

【００５９】その後、通常のホトリソグラフィー技術と
エッチングとによって、コンタクトホール７２，７３，
７４を形成する。さらに通常の配線形成技術によって、
コンタクトホール７２，７３，７４を通して、当該ゲー
ト電極６４，当該ソース・ドレイン領域６６，６７に接
続する電極７５，７６，７７を形成する。それからシン
タリング処理を行う。このようにして、トップゲート型
のＭＯＳトランジスタ２が形成される。

【００６０】上記トップゲート型のＭＯＳトランジスタ
２の製造方法では、上記図１により説明した結晶成長方
法を用いて再結晶領域２０を形成し、その再結晶領域２
０にチャネル領域６８を形成することにより、当該チャ
ネル領域６８の結晶性は高められ、結晶粒界は存在しな
くなる。また図３で説明した再結晶化を行わないで、図
１で説明した結晶領域（１９）に上記チャネル領域６８
を形成してもよい。またソース・ドレイン領域６６，６
７も再結晶領域２０に形成されるので、当該ソース・ド
レイン領域６６，６７の結晶性も高まる。

【００６１】上記ボトムゲート型，トップゲート型のＭ
ＯＳトランジスタ１，２を、例えばＳＲＡＭの負荷素子
に用いた場合には、当該ＳＲＡＭの消費電力が低減され
る。またＳＲＡＭのソフトエラー耐性が向上するので、
信頼性の向上が図れる。

【００６２】

【発明の効果】以上、説明したように本発明の結晶成長
方法によれば、斜めイオン注入法によって、非晶質半導
体層の極表層に、選択的に不純物を導入しない領域を形
成して、不純物を導入しない領域を結晶成長核の発生が
速い領域とし、不純物を導入した領域を不純物を導入し
ない領域よりも結晶成長核の発生が遅い領域に形成した
後、固相成長アニール処理によって、不純物を導入しな
い領域より選択的に特定の面方位を有する結晶を固相成
長させて、結晶領域を形成するので、不純物が導入しな
い領域が結晶成長核の発生が速い領域になって結晶成長
核を発生させ、特定の単一面方位を有する結晶粒を成長
させることができる。さらに少なくとも結晶領域にエネ
ルギー線を照射して当該結晶領域を溶融してから再結晶
化して再結晶領域を形成するので、結晶領域中の結晶欠
陥を低減することができる。したがって、結晶性の向上
が図れる。

【図面の簡単な説明】

【図１】第１の実施例における結晶形成工程図である。

【図２】結晶粒の模式平面図である。

【図３】第２の実施例における再結晶化工程図である。

【図４】ボトムゲート型のＭＯＳトランジスタの製造工
程図（その１）である。

【図５】ボトムゲート型のＭＯＳトランジスタの製造工
程図（その２）である。

【図６】トップゲート型のＭＯＳトランジスタの製造工
程図（その１）である。

【図７】トップゲート型のＭＯＳトランジスタの製造工
程図（その２）である。

【符号の説明】

１ ボトムゲート型のＭＯＳトランジスタ ２ トップゲート型のＭＯＳトランジスタ １１ 基板 １３ 非晶質半導体層 １５ イオン注入マスク １６ 不純物を導入しない領域 １７ ダメージ層 １８ 結晶粒 １９ 結晶領域 ２０ 再結晶化領域 ４９ チャネル領域 ６８ チャネル領域

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/20 H01L 21/265

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 基板上に非晶質半導体層を形成する第１
   の工程と、 前記非晶質半導体層の所定領域上にイオン注入マスクを
   形成した後、当該イオン注入マスクを用いた斜めイオン
   注入法によって、当該イオン注入マスクの下方における
   当該非晶質半導体層の極表層に不純物を導入しない領域
   を選択的に形成して、前記不純物を導入しない領域を結
   晶成長核の発生が速い領域とし、前記不純物を導入した
   領域を前記不純物を導入しない領域よりも結晶成長核の
   発生が遅い領域に形成する第２の工程と、 固相成長アニール処理によって、前記不純物を導入しな
   い領域より特定の面方位を有する結晶を固相成長させ
   て、当該非晶質半導体層に結晶領域を形成する第３の工
   程とを行うことを特徴とする結晶成長方法。
2. 【請求項２】 請求項１記載の結晶成長方法において、 前記第１，第２，第３の工程を行って、結晶領域を形成
   した後、 少なくとも前記結晶領域にエネルギー線を照射して当該
   結晶領域を溶融し、その後溶融した結晶領域を再結晶化
   して再結晶領域を形成する工程を行うことを特徴とする
   結晶成長方法。
3. 【請求項３】 請求項１または請求項２のいずれかに記
   載の結晶成長方法を用いて形成した前記結晶領域または
   前記再結晶領域に、ＭＯＳトランジスタのチャネル領域
   を形成することを特徴とするＭＯＳトランジスタのチャ
   ネル形成方法。