JP3203746B2 - 半導体結晶の成長方法 - Google Patents
半導体結晶の成長方法Info
- Publication number
- JP3203746B2 JP3203746B2 JP05659692A JP5659692A JP3203746B2 JP 3203746 B2 JP3203746 B2 JP 3203746B2 JP 05659692 A JP05659692 A JP 05659692A JP 5659692 A JP5659692 A JP 5659692A JP 3203746 B2 JP3203746 B2 JP 3203746B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- crystal
- semiconductor crystal
- tft
- growing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体結晶の成長方法
に関する。
に関する。
【０００２】
【従来の技術】高抵抗負荷型のスタティックＲＡＭ（以
下、ＳＲＡＭと略す）には、ポリシリコンで形成した負
荷型メモリセルが用いられている。しかしながら、高抵
抗負荷型のＳＲＡＭは、動作マージン、信頼性、スタン
バイ電流等を十分に確保することが困難である。そこ
で、これらの問題を解決するために、アモルファス状シ
リコンあるいはポリシリコンの薄膜を用いた薄膜トラン
ジスタ（以下、ＴＦＴと略す）を負荷素子に用いた積層
型ＳＲＡＭが提案されている。また、ＴＦＴは、ＬＣＤ
用液晶パネルにも使用されている。オン電流特性、サブ
スレッショールド特性、オン／オフ電流比等に高性能を
要求されるＴＦＴにおいては、一般にポリシリコン薄膜
が用いられる。そして、ポリシリコン結晶粒の大きさを
大きくし、併せてポリシリコン薄膜内のトラップ密度を
低下させることによって、これらの特性の向上を図る努
力が進められている。
下、ＳＲＡＭと略す）には、ポリシリコンで形成した負
荷型メモリセルが用いられている。しかしながら、高抵
抗負荷型のＳＲＡＭは、動作マージン、信頼性、スタン
バイ電流等を十分に確保することが困難である。そこ
で、これらの問題を解決するために、アモルファス状シ
リコンあるいはポリシリコンの薄膜を用いた薄膜トラン
ジスタ（以下、ＴＦＴと略す）を負荷素子に用いた積層
型ＳＲＡＭが提案されている。また、ＴＦＴは、ＬＣＤ
用液晶パネルにも使用されている。オン電流特性、サブ
スレッショールド特性、オン／オフ電流比等に高性能を
要求されるＴＦＴにおいては、一般にポリシリコン薄膜
が用いられる。そして、ポリシリコン結晶粒の大きさを
大きくし、併せてポリシリコン薄膜内のトラップ密度を
低下させることによって、これらの特性の向上を図る努
力が進められている。
【０００３】ポリシリコンの形成は、従来、通常の化学
的気相成長法、あるいはランダム固相成長法によって行
われている。しかしながら、通常の化学的気相成長法で
は、大きな結晶粒を形成しようとすると、均一な膜質を
有し且つ低リークで高移動度を有するポリシリコン膜を
形成することが困難となる。ランダム固相成長法では、
結晶粒の粒径が１μｍ以上の大粒径化されたポリシリコ
ン薄膜を形成することが可能であるが、結晶を選択的に
成長させることが難しく、しかもＴＦＴ活性領域内に結
晶の粒界が存在することが多い。その結果、粒界領域の
多少によってＴＦＴ特性にばらつきが生じる。特に、ソ
ース・ドレイン領域を直接連結するような粒界が存在す
る場合には、リーク電流が著しく増加する。
的気相成長法、あるいはランダム固相成長法によって行
われている。しかしながら、通常の化学的気相成長法で
は、大きな結晶粒を形成しようとすると、均一な膜質を
有し且つ低リークで高移動度を有するポリシリコン膜を
形成することが困難となる。ランダム固相成長法では、
結晶粒の粒径が１μｍ以上の大粒径化されたポリシリコ
ン薄膜を形成することが可能であるが、結晶を選択的に
成長させることが難しく、しかもＴＦＴ活性領域内に結
晶の粒界が存在することが多い。その結果、粒界領域の
多少によってＴＦＴ特性にばらつきが生じる。特に、ソ
ース・ドレイン領域を直接連結するような粒界が存在す
る場合には、リーク電流が著しく増加する。
【０００４】
【発明が解決しようとする課題】ポリシリコン薄膜を用
いた場合のこれらの問題を改善するために、近年、アモ
ルファス化のためのＳｉ+注入ドーズ量を所定の位置に
おいて少なくしておき、かかる所定の位置に結晶化のた
めの核を形成する方法が提案されている（H. Kumomi
他、"Control of Grain-Location in Solid State Crys
tallization of Si"、Extended Abstracts of the 22nd
(1990 International) Conference on Solid State De
vices and Materials, Sendai, 1990, pp 1159-1160、
及び特開平３−１２５４２２号公報参照）。
いた場合のこれらの問題を改善するために、近年、アモ
ルファス化のためのＳｉ+注入ドーズ量を所定の位置に
おいて少なくしておき、かかる所定の位置に結晶化のた
めの核を形成する方法が提案されている（H. Kumomi
他、"Control of Grain-Location in Solid State Crys
tallization of Si"、Extended Abstracts of the 22nd
(1990 International) Conference on Solid State De
vices and Materials, Sendai, 1990, pp 1159-1160、
及び特開平３−１２５４２２号公報参照）。
【０００５】特開平３−１２５４２２号公報に開示され
た方法を、図３の形成工程図に基づき説明する。先ず、
図３の（Ａ）に示すように、ＳｉＯ2層５１上のポリシ
リコン層５２に低ドーズ量でシリコン（Ｓｉ+）をイオ
ン注入する。次いで、図３の（Ｂ）に示すように、ポリ
シリコン層５２の上面にリソグラフィー技術を用いてレ
ジストマスク５３を形成し、レジストマスク５３で被覆
されていないポリシリコン層５２に高ドーズ量でＳｉ+
を選択的にイオン注入する。その後、レジストマスク５
３を除去して、図３の（Ｃ）に示すように、低温固相成
長法によってシリコンを高ドーズ量にてイオン注入して
いない領域を中心にして結晶を成長させ、単結晶シリコ
ン領域５４を形成する。
た方法を、図３の形成工程図に基づき説明する。先ず、
図３の（Ａ）に示すように、ＳｉＯ2層５１上のポリシ
リコン層５２に低ドーズ量でシリコン（Ｓｉ+）をイオ
ン注入する。次いで、図３の（Ｂ）に示すように、ポリ
シリコン層５２の上面にリソグラフィー技術を用いてレ
ジストマスク５３を形成し、レジストマスク５３で被覆
されていないポリシリコン層５２に高ドーズ量でＳｉ+
を選択的にイオン注入する。その後、レジストマスク５
３を除去して、図３の（Ｃ）に示すように、低温固相成
長法によってシリコンを高ドーズ量にてイオン注入して
いない領域を中心にして結晶を成長させ、単結晶シリコ
ン領域５４を形成する。
【０００６】あるいは又、所定の位置以外をポリシリコ
ン／ＳｉＯ2層で被覆した後レーザ光を照射して、核を
形成させる方法が本発明者によって提案されている（特
願平３−２８５７２０号参照）。この方法は、図４の
（Ａ）に示すように、第１の工程で基板６１に形成した
ＳｉＯ2 層６２上の非晶質半導体層６３の上面にリソグ
ラフィー技術を用いて遮光性マスク６４を形成する。次
いで、第２の工程で、遮光性マスク６４を用いて、非晶
質半導体層６３にエキシマレーザ光を照射して結晶成長
させる核６５を発生させる。続いて、第３の工程で、低
温固相アニール処理を施すことで非晶質半導体層６３に
発生させた核６５より結晶を成長させて、単結晶領域６
６を形成する。
ン／ＳｉＯ2層で被覆した後レーザ光を照射して、核を
形成させる方法が本発明者によって提案されている（特
願平３−２８５７２０号参照）。この方法は、図４の
（Ａ）に示すように、第１の工程で基板６１に形成した
ＳｉＯ2 層６２上の非晶質半導体層６３の上面にリソグ
ラフィー技術を用いて遮光性マスク６４を形成する。次
いで、第２の工程で、遮光性マスク６４を用いて、非晶
質半導体層６３にエキシマレーザ光を照射して結晶成長
させる核６５を発生させる。続いて、第３の工程で、低
温固相アニール処理を施すことで非晶質半導体層６３に
発生させた核６５より結晶を成長させて、単結晶領域６
６を形成する。
【０００７】特開平３−１２５４２２号公報あるいは特
願平３−２８５７２０号に記載されたこれらの方法にお
いては、低い温度での固相成長により所定の位置におい
て結晶の大粒径化を行い、かかる結晶内にＴＦＴを作製
する。尚、このような方法で作製されたＴＦＴは、シー
ド位置制御単一結晶粒ＴＦＴと呼ばれる。かかるＴＦＴ
は活性領域内に粒界を有さないため、特性にばらつきの
無い高性能のＴＦＴを得ることができる。また、ＴＦＴ
のそれぞれを単一結晶粒内に形成することができるた
め、均一性の高い複数のＴＦＴを作製することができ
る。
願平３−２８５７２０号に記載されたこれらの方法にお
いては、低い温度での固相成長により所定の位置におい
て結晶の大粒径化を行い、かかる結晶内にＴＦＴを作製
する。尚、このような方法で作製されたＴＦＴは、シー
ド位置制御単一結晶粒ＴＦＴと呼ばれる。かかるＴＦＴ
は活性領域内に粒界を有さないため、特性にばらつきの
無い高性能のＴＦＴを得ることができる。また、ＴＦＴ
のそれぞれを単一結晶粒内に形成することができるた
め、均一性の高い複数のＴＦＴを作製することができ
る。
【０００８】
【発明が解決しようとする課題】しかしながら、これら
の２つの方法ではリソグラフィー技術を用いたパターニ
ングが必要とされる。そのため、以下に掲げる問題点を
有している。
の２つの方法ではリソグラフィー技術を用いたパターニ
ングが必要とされる。そのため、以下に掲げる問題点を
有している。
【０００９】単一の結晶粒を形成するためには、微小領
域に結晶核を形成する必要がある。単一の結晶核が形成
される確率は微小領域の面積が小さい程高くなり、微小
領域の面積が大きくなると多結晶が形成され易くなるこ
とがこれまでの実験から明らかになっている。しかる
に、現状のリソグラフィー技術では、得られる微小領域
の大きさは高々０．４μｍ程度である。しかも、必ずし
も大きな単一結晶粒が形成されず、多結晶が形成され易
く、また、双晶や転位が含まれる場合もある。その結
果、トランジスタ特性が低下するという問題がある。
域に結晶核を形成する必要がある。単一の結晶核が形成
される確率は微小領域の面積が小さい程高くなり、微小
領域の面積が大きくなると多結晶が形成され易くなるこ
とがこれまでの実験から明らかになっている。しかる
に、現状のリソグラフィー技術では、得られる微小領域
の大きさは高々０．４μｍ程度である。しかも、必ずし
も大きな単一結晶粒が形成されず、多結晶が形成され易
く、また、双晶や転位が含まれる場合もある。その結
果、トランジスタ特性が低下するという問題がある。
【００１０】また、リソグラフィー技術を用いなければ
ならないこと自体、ＴＦＴの製造工程を煩雑にし、しか
もスループットの低下を招く。
ならないこと自体、ＴＦＴの製造工程を煩雑にし、しか
もスループットの低下を招く。
【００１１】更に、レジストマスクを形成し、Ｓｉ+注
入のドーズ量に差を付ける上述の特開平３−１２５４２
２号公報に記載された方法では、レジスト除去後に残存
した微細なレジストによって汚染が発生する可能性があ
る。また、低温固相成長処理を開始してから結晶が成長
し始めるまでに数時間を要するので、スループットが低
い。
入のドーズ量に差を付ける上述の特開平３−１２５４２
２号公報に記載された方法では、レジスト除去後に残存
した微細なレジストによって汚染が発生する可能性があ
る。また、低温固相成長処理を開始してから結晶が成長
し始めるまでに数時間を要するので、スループットが低
い。
【００１２】一方、選択的にレーザ光を照射する上述の
特願平３−２８５７２０号に開示された方法では、エキ
シマレーザ光の均一性を確保することが困難である。
特願平３−２８５７２０号に開示された方法では、エキ
シマレーザ光の均一性を確保することが困難である。
【００１３】従って、本発明の目的は、リソグラフィー
技術を用いることなく、品質の優れた大きな単結晶領域
を大きなスループットで選択的に形成することができる
半導体結晶の成長方法を提供することにある。
技術を用いることなく、品質の優れた大きな単結晶領域
を大きなスループットで選択的に形成することができる
半導体結晶の成長方法を提供することにある。
【００１４】
【課題を解決するための手段】本発明の半導体結晶の成
長方法は、アモルファス状シリコン薄膜の所定の領域に
結晶化のためのシリコン核を形成し、次いで結晶を低い
温度にて固相成長させて大粒径のポリシリコン結晶粒を
形成する半導体結晶の成長方法に適用される。そして、
細く収束することができ且つ直接描画可能なエネルギー
ビームをアモルファス状シリコン薄膜の所定の位置に照
射して、アモルファス状シリコン薄膜に微細なシリコン
核を形成することを特徴とする。
長方法は、アモルファス状シリコン薄膜の所定の領域に
結晶化のためのシリコン核を形成し、次いで結晶を低い
温度にて固相成長させて大粒径のポリシリコン結晶粒を
形成する半導体結晶の成長方法に適用される。そして、
細く収束することができ且つ直接描画可能なエネルギー
ビームをアモルファス状シリコン薄膜の所定の位置に照
射して、アモルファス状シリコン薄膜に微細なシリコン
核を形成することを特徴とする。
【００１５】エネルギービームとして、ＴＦＴ素子に悪
影響を及ぼさずに、細く収束でき、しかも照射位置を自
由に且つ正確に制御することができ、直接描画が可能な
エネルギービームを使用する。このようなエネルギービ
ームとして、フォーカストイオンビーム（以下、ＦＩＢ
ともいう）を使用することができる。イオン種として、
例えばＨｅ+イオンを用いることができる。あるいは
又、エネルギービームとして、ビーム径をより細く収束
することができるエレクトロンビーム（ＥＢ）を使用す
ることができる。かかるエネルギービームを０．２μｍ
径あるいはそれ以下に収束させることが望ましい。
影響を及ぼさずに、細く収束でき、しかも照射位置を自
由に且つ正確に制御することができ、直接描画が可能な
エネルギービームを使用する。このようなエネルギービ
ームとして、フォーカストイオンビーム（以下、ＦＩＢ
ともいう）を使用することができる。イオン種として、
例えばＨｅ+イオンを用いることができる。あるいは
又、エネルギービームとして、ビーム径をより細く収束
することができるエレクトロンビーム（ＥＢ）を使用す
ることができる。かかるエネルギービームを０．２μｍ
径あるいはそれ以下に収束させることが望ましい。
【００１６】エネルギービームの照射によって形成され
るシリコン核は、結晶化されてもよいし、アモルファス
状態であってもよい。
るシリコン核は、結晶化されてもよいし、アモルファス
状態であってもよい。
【００１７】アモルファス状シリコン薄膜は、通常のＣ
ＶＤ法により、あるいは又、ポリシリコン薄膜にシリコ
ンのイオン注入を行うことによって形成することができ
る。結晶を固相成長させるための低い温度は、約６００
゜Ｃ程度であることが好ましい。ポリシリコン結晶粒の
大きさは、例えば１６メガＳＲＡＭあるいは６４メガＳ
ＲＡＭ等への応用の場合、ＴＦＴのゲート長及び幅が１
μｍ以下となるため、２μｍ程度以上の大きさであれば
よい。
ＶＤ法により、あるいは又、ポリシリコン薄膜にシリコ
ンのイオン注入を行うことによって形成することができ
る。結晶を固相成長させるための低い温度は、約６００
゜Ｃ程度であることが好ましい。ポリシリコン結晶粒の
大きさは、例えば１６メガＳＲＡＭあるいは６４メガＳ
ＲＡＭ等への応用の場合、ＴＦＴのゲート長及び幅が１
μｍ以下となるため、２μｍ程度以上の大きさであれば
よい。
【００１８】
【作用】本発明の半導体結晶の成長方法においては、直
接描画可能なエネルギービームを使用するので、リソグ
ラフィー技術を用いる必要がない。しかも、細く収束す
ることができるエネルギービームをアモルファス状シリ
コン薄膜の所定の位置に照射して、アモルファス状シリ
コン薄膜に微細なシリコン核を形成するので、従来の技
術と比較してシリコン核の大きさを小さくできる。その
結果、従来の技術よりも、単一結晶粒を形成し得る確率
が著しく高くなる。
接描画可能なエネルギービームを使用するので、リソグ
ラフィー技術を用いる必要がない。しかも、細く収束す
ることができるエネルギービームをアモルファス状シリ
コン薄膜の所定の位置に照射して、アモルファス状シリ
コン薄膜に微細なシリコン核を形成するので、従来の技
術と比較してシリコン核の大きさを小さくできる。その
結果、従来の技術よりも、単一結晶粒を形成し得る確率
が著しく高くなる。
【００１９】
【実施例】以下、図面を参照して、本発明の半導体結晶
の成長方法を実施例に基づき説明する。本実施例におい
ては、ＦＩＢを使用し、単一結晶粒ＴＦＴをシリコン基
板上に作製する。
の成長方法を実施例に基づき説明する。本実施例におい
ては、ＦＩＢを使用し、単一結晶粒ＴＦＴをシリコン基
板上に作製する。
【００２０】先ず、シリコン基板１０上に熱酸化あるい
はＣＶＤ法等によって絶縁膜１２を形成し、次いで、そ
の上に通常のＣＶＤ法にて４０ｎｍ程度のアモルファス
状シリコン薄膜１４を形成する（図１の（Ａ）参照）。
尚、絶縁膜１２の上にポリシリコン薄膜を堆積させ、次
いでＳｉのイオン注入（ドーズ量：１０14ｃｍ-2乃至１
０15ｃｍ-2）を行いアモルファス状シリコン薄膜１４を
形成することもできる。
はＣＶＤ法等によって絶縁膜１２を形成し、次いで、そ
の上に通常のＣＶＤ法にて４０ｎｍ程度のアモルファス
状シリコン薄膜１４を形成する（図１の（Ａ）参照）。
尚、絶縁膜１２の上にポリシリコン薄膜を堆積させ、次
いでＳｉのイオン注入（ドーズ量：１０14ｃｍ-2乃至１
０15ｃｍ-2）を行いアモルファス状シリコン薄膜１４を
形成することもできる。
【００２１】次に、ＴＦＴの活性領域となるべき領域の
ほぼ中央に位置するシリコン薄膜の領域にエネルギービ
ームを照射する。エネルギービームとしてＨｅ+イオン
から成り、ビーム径を０．２μｍあるいはそれ以下に収
束させたＦＩＢを使用する。アモルファス化シリコン薄
膜１４への照射エネルギー面密度を１５０ｍＪ／ｃｍ2
程度とすることが好ましい。これによって、アモルファ
ス化シリコン薄膜の所定の領域にシリコン核１６が形成
される（図１の（Ｂ）参照）。この操作を、ＴＦＴの活
性領域となるべきシリコン薄膜１４の領域の各々に対し
て行う。
ほぼ中央に位置するシリコン薄膜の領域にエネルギービ
ームを照射する。エネルギービームとしてＨｅ+イオン
から成り、ビーム径を０．２μｍあるいはそれ以下に収
束させたＦＩＢを使用する。アモルファス化シリコン薄
膜１４への照射エネルギー面密度を１５０ｍＪ／ｃｍ2
程度とすることが好ましい。これによって、アモルファ
ス化シリコン薄膜の所定の領域にシリコン核１６が形成
される（図１の（Ｂ）参照）。この操作を、ＴＦＴの活
性領域となるべきシリコン薄膜１４の領域の各々に対し
て行う。
【００２２】ＴＦＴの活性領域となるべきシリコン薄膜
１４の領域の全てに対してエネルギービームの照射を行
った後、６００゜Ｃ程度の低い温度で固相成長を行い、
所望の粒径となるまで結晶１８を成長させる（図１の
（Ｃ）参照）。その後、ＴＦＴ特性を向上させるため
に、エキシマレーザ等により高温短時間の熱処理を行う
ことが望ましい。
１４の領域の全てに対してエネルギービームの照射を行
った後、６００゜Ｃ程度の低い温度で固相成長を行い、
所望の粒径となるまで結晶１８を成長させる（図１の
（Ｃ）参照）。その後、ＴＦＴ特性を向上させるため
に、エキシマレーザ等により高温短時間の熱処理を行う
ことが望ましい。
【００２３】次いで、得られた単一の結晶化領域１８Ａ
内にゲート酸化膜２０及びゲート電極２２を、従来のＣ
ＶＤ法及びリソグラフィー技術によって形成する（図２
の（Ａ）参照）。最後に、Ｂ+等のイオン注入を行い、
次いで電気炉アニール、ラピッドサーマルアニール、エ
キシマレーザアニール等のアニール処理によって注入さ
れたイオンを活性化し、ソース領域２４Ａ及びドレイン
領域２４Ｂを形成する（図２の（Ｂ）参照）。尚、素子
の分離はアイランド化によって行うことができる。
内にゲート酸化膜２０及びゲート電極２２を、従来のＣ
ＶＤ法及びリソグラフィー技術によって形成する（図２
の（Ａ）参照）。最後に、Ｂ+等のイオン注入を行い、
次いで電気炉アニール、ラピッドサーマルアニール、エ
キシマレーザアニール等のアニール処理によって注入さ
れたイオンを活性化し、ソース領域２４Ａ及びドレイン
領域２４Ｂを形成する（図２の（Ｂ）参照）。尚、素子
の分離はアイランド化によって行うことができる。
【００２４】以上、本発明の半導体結晶の成長方法を好
ましい実施例に基づき説明したが、本発明はかかる実施
例に限定されるものではない。各工程において示した数
値等の条件を適宜変更することができる。シリコン基板
１０の代わりに例えばガラス基板を使用することができ
る。また、絶縁膜１２として、ＳｉＯ2の代わりに例え
ばシリコン窒化膜を使用することができる。ＦＩＢの代
わりに、よりビーム径を小さく収束することができるエ
レクトロンビームを用いることができる。
ましい実施例に基づき説明したが、本発明はかかる実施
例に限定されるものではない。各工程において示した数
値等の条件を適宜変更することができる。シリコン基板
１０の代わりに例えばガラス基板を使用することができ
る。また、絶縁膜１２として、ＳｉＯ2の代わりに例え
ばシリコン窒化膜を使用することができる。ＦＩＢの代
わりに、よりビーム径を小さく収束することができるエ
レクトロンビームを用いることができる。
【００２５】
【発明の効果】本発明の半導体結晶の成長方法において
は、リソグラフィー技術によるパターニングを行う必要
がないので、ＴＦＴ製造工程を簡素化できる。また、レ
ジスト等を使用する必要がないので、レジスト等による
汚染がない。
は、リソグラフィー技術によるパターニングを行う必要
がないので、ＴＦＴ製造工程を簡素化できる。また、レ
ジスト等を使用する必要がないので、レジスト等による
汚染がない。
【００２６】しかも、シリコン核の大きさを０．２μｍ
あるいはそれ以下とすることができるので、大粒径の単
一結晶粒を均一に形成することができ、高性能のＴＦＴ
を製造することができる。また、エネルギービームの照
射エネルギーを正確に制御することができるので、均一
なＴＦＴを作製することができる。しかも、エネルギー
ビームはスポット状の直接描画であり、スループットの
低下をもたらすことがない。
あるいはそれ以下とすることができるので、大粒径の単
一結晶粒を均一に形成することができ、高性能のＴＦＴ
を製造することができる。また、エネルギービームの照
射エネルギーを正確に制御することができるので、均一
なＴＦＴを作製することができる。しかも、エネルギー
ビームはスポット状の直接描画であり、スループットの
低下をもたらすことがない。
【図１】本発明の半導体結晶の成長方法を示すための、
半導体素子の模式的断面図である。
半導体素子の模式的断面図である。
【図２】図１に続き、ＴＦＴを作製する工程を示すため
の、半導体素子の模式的断面図である。
の、半導体素子の模式的断面図である。
【図３】従来のシード位置制御単一結晶粒薄膜トランジ
スタの製造工程を示すための、半導体素子の模式的断面
図である。
スタの製造工程を示すための、半導体素子の模式的断面
図である。
【図４】図３とは別の従来のシード位置制御単一結晶粒
薄膜トランジスタの製造工程を示すための、半導体素子
の模式的断面図である。
薄膜トランジスタの製造工程を示すための、半導体素子
の模式的断面図である。
１０ シリコン基板 １２ 絶縁膜 １４ アモルファス状シリコン薄膜 １６ シリコン核 １８ 結晶 １８Ａ 結晶化領域 ２０ ゲート酸化膜 ２２ ゲート電極 ２４Ａ，２４Ｂ ソース及びドレイン領域
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−140916（ＪＰ，Ａ) 特開 平３−60018（ＪＰ，Ａ) 特開 平３−280528（ＪＰ，Ａ) 特開 平４−196411（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/20
Claims (3)
- 【請求項１】アモルファス状シリコン薄膜の所定の領域
に結晶化のためのシリコン核を形成し、次いで結晶を低
い温度にて固相成長させて大粒径のポリシリコン結晶粒
を形成する半導体結晶の成長方法であって、 細く収束することができ且つ直接描画可能なフォーカス
トイオンビームをアモルファス状シリコン薄膜の所定の
位置に照射して、アモルファス状シリコン薄膜に微細な
シリコン核を形成する工程と、 ポリシリコン結晶粒を形成した後、高温短時間の熱処理
を行う工程、 を具備する ことを特徴とする半導体結晶の成長方法。 - 【請求項２】フォーカストイオンビームにおけるイオン
種として、Ｈｅ + イオンを用いることことを特徴とする
請求項１に記載の半導体結晶の成長方法。 - 【請求項３】熱処理をレーザを用いて行うことを特徴と
する請求項１に記載の半導体結晶の成長方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05659692A JP3203746B2 (ja) | 1992-02-10 | 1992-02-10 | 半導体結晶の成長方法 |
| US07/954,341 US5373803A (en) | 1991-10-04 | 1992-09-30 | Method of epitaxial growth of semiconductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05659692A JP3203746B2 (ja) | 1992-02-10 | 1992-02-10 | 半導体結晶の成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05226246A JPH05226246A (ja) | 1993-09-03 |
| JP3203746B2 true JP3203746B2 (ja) | 2001-08-27 |
Family
ID=13031588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05659692A Expired - Fee Related JP3203746B2 (ja) | 1991-10-04 | 1992-02-10 | 半導体結晶の成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3203746B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6300024B1 (en) | 1999-06-30 | 2001-10-09 | Canon Kabushiki Kaisha | Toner, two-component type developer, heat fixing method, image forming method and apparatus unit |
| US6342328B1 (en) | 1998-03-31 | 2002-01-29 | Nippon Zeon Co., Ltd. | Toner for development of electrostatic charge image and method for producing the same |
| US6436598B1 (en) | 1998-05-12 | 2002-08-20 | Nippon Zeon Co., Ltd. | Polymerization toner and process for producing the same |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06140631A (ja) * | 1992-10-28 | 1994-05-20 | Ryoden Semiconductor Syst Eng Kk | 電界効果型薄膜トランジスタおよびその製造方法 |
| JPH076960A (ja) * | 1993-06-16 | 1995-01-10 | Fuji Electric Co Ltd | 多結晶半導体薄膜の生成方法 |
| JP2004079812A (ja) * | 2002-08-19 | 2004-03-11 | National Institute For Materials Science | 非熱的結晶回復法および微細加工方法 |
-
1992
- 1992-02-10 JP JP05659692A patent/JP3203746B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6342328B1 (en) | 1998-03-31 | 2002-01-29 | Nippon Zeon Co., Ltd. | Toner for development of electrostatic charge image and method for producing the same |
| US6436598B1 (en) | 1998-05-12 | 2002-08-20 | Nippon Zeon Co., Ltd. | Polymerization toner and process for producing the same |
| US6300024B1 (en) | 1999-06-30 | 2001-10-09 | Canon Kabushiki Kaisha | Toner, two-component type developer, heat fixing method, image forming method and apparatus unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05226246A (ja) | 1993-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5373803A (en) | Method of epitaxial growth of semiconductor | |
| JP3182893B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR20030069779A (ko) | 박막트랜지스터 및 그 제조방법 | |
| JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
| JP3203746B2 (ja) | 半導体結晶の成長方法 | |
| JP3221251B2 (ja) | 非晶質シリコンの結晶化方法および薄膜トランジスタの製造方法 | |
| JPH07176757A (ja) | 薄膜トランジスタの製造方法 | |
| JPH06132218A (ja) | 半導体結晶の成長方法及びｍｏｓ型トランジスタの作製方法 | |
| JP3269730B2 (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
| JP3306925B2 (ja) | 半導体結晶の成長方法及びｍｏｓ型トランジスタの作製方法 | |
| JPH11102861A (ja) | 多結晶シリコン薄膜の製造方法 | |
| JP3210313B2 (ja) | 多結晶シリコン薄膜の特性改善方法 | |
| JPH05102035A (ja) | 半導体結晶の成長方法 | |
| JP2864623B2 (ja) | 半導体装置の製造方法 | |
| JPH0541519A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0555142A (ja) | 非晶質半導体層の結晶化方法 | |
| KR100293263B1 (ko) | 박막트랜지스터의제조방법 | |
| JP3141909B2 (ja) | 半導体装置作製方法 | |
| JP2773203B2 (ja) | 半導体装置の製造方法 | |
| JP2007306022A (ja) | シリコン薄膜、シリコン単結晶粒子群、半導体装置、及び、フラッシュメモリセル | |
| JP3291845B2 (ja) | 結晶成長方法およびｍｏｓトランジスタのチャネル形成方法 | |
| JP2910752B2 (ja) | 半導体装置の製造方法 | |
| JP3216318B2 (ja) | 半導体結晶の成長方法 | |
| JPH06151305A (ja) | 半導体結晶の成長方法及びｍｏｓ型トランジスタの作製方法 | |
| JPH03219643A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |