JP3216318B2 - 半導体結晶の成長方法 - Google Patents
半導体結晶の成長方法Info
- Publication number
- JP3216318B2 JP3216318B2 JP08741893A JP8741893A JP3216318B2 JP 3216318 B2 JP3216318 B2 JP 3216318B2 JP 08741893 A JP08741893 A JP 08741893A JP 8741893 A JP8741893 A JP 8741893A JP 3216318 B2 JP3216318 B2 JP 3216318B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- crystal
- silicon thin
- mask
- phase growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体結晶特にシリコ
ン薄膜に関する半導体結晶の成長方法に係わる。
ン薄膜に関する半導体結晶の成長方法に係わる。
【０００２】
【従来の技術】シリコン薄膜に負荷素子としてのＦＥＴ
すなわち薄膜トランジスタを形成する積層型ＳＲＡＭの
提案がなされている。
すなわち薄膜トランジスタを形成する積層型ＳＲＡＭの
提案がなされている。
【０００３】このような、薄膜トランジスタ等を形成す
るシリコン薄膜の形成方法としては、その結晶粒を大粒
径に形成することのできる固相成長法（ＳＰＣ法）が注
目されている。しかしながら、この固相成長法は、その
育成される結晶粒の位置が不確定であるために、これに
形成した薄膜トランジスタの形成部に結晶粒界が存在す
ると、リークが大となり、電流駆動能力が低くなるなど
の特性劣化、特性のばらつき、信頼性などに問題があ
る。
るシリコン薄膜の形成方法としては、その結晶粒を大粒
径に形成することのできる固相成長法（ＳＰＣ法）が注
目されている。しかしながら、この固相成長法は、その
育成される結晶粒の位置が不確定であるために、これに
形成した薄膜トランジスタの形成部に結晶粒界が存在す
ると、リークが大となり、電流駆動能力が低くなるなど
の特性劣化、特性のばらつき、信頼性などに問題があ
る。
【０００４】そこで、この問題の解決をはかるものとし
て、選択された特定位置に結晶の成長が生じるようにし
た結晶の成長方法の提案がなされている。
て、選択された特定位置に結晶の成長が生じるようにし
た結晶の成長方法の提案がなされている。
【０００５】この方法としては、例えば多結晶シリコン
半導体薄膜の所定位置にフォトレジスト等のマスクを形
成し、このマスクで覆われた部分を結晶成長の核として
残して、他部のマスクによって覆われていない部分を、
Ｓｉ+ のイオン注入によってアモルファス化（非晶質
化）させ、その後マスクを排除して熱処理による固相成
長を行って結晶薄膜の形成を行う。この方法によれば、
特定位置すなわち予め決められた位置からの結晶の成長
を行うことができることから、この位置に薄膜トランジ
スタ等の半導体素子を作製することによって、結晶粒界
上に例えば薄膜トランジスタが形成されることによる上
述した特性の劣化、ばらつき、信頼性の問題の解決をは
かることができる。
半導体薄膜の所定位置にフォトレジスト等のマスクを形
成し、このマスクで覆われた部分を結晶成長の核として
残して、他部のマスクによって覆われていない部分を、
Ｓｉ+ のイオン注入によってアモルファス化（非晶質
化）させ、その後マスクを排除して熱処理による固相成
長を行って結晶薄膜の形成を行う。この方法によれば、
特定位置すなわち予め決められた位置からの結晶の成長
を行うことができることから、この位置に薄膜トランジ
スタ等の半導体素子を作製することによって、結晶粒界
上に例えば薄膜トランジスタが形成されることによる上
述した特性の劣化、ばらつき、信頼性の問題の解決をは
かることができる。
【０００６】ところが、この方法による場合、単結晶粒
が成長するものの、その結晶性は良くない。例えば２個
以上の単結晶が合体したような多結晶に近い結晶である
とか、双晶等が透過電子顕微鏡で観察された。
が成長するものの、その結晶性は良くない。例えば２個
以上の単結晶が合体したような多結晶に近い結晶である
とか、双晶等が透過電子顕微鏡で観察された。
【０００７】
【発明が解決しようとする課題】本発明においては、こ
の単結晶育成に関し、鋭意、実験研究考察を重ねた結
果、特定位置に結晶性にすぐれた結晶成長を行うことの
できる結晶成長方法を見出すに到り、これに基いた固相
成長による半導体結晶の成長方法を提供するものであ
る。
の単結晶育成に関し、鋭意、実験研究考察を重ねた結
果、特定位置に結晶性にすぐれた結晶成長を行うことの
できる結晶成長方法を見出すに到り、これに基いた固相
成長による半導体結晶の成長方法を提供するものであ
る。
【０００８】
【課題を解決するための手段】本発明は、図１にその一
例の工程図を示すように、非晶質（アモルファス）また
は多結晶のシリコン薄膜１を形成する工程（図１Ａ）
と、これに対して第１の固相成長を行う工程（図１Ｂ）
と、シリコン薄膜１の所定位置を局所的に覆うマスク２
を形成する工程と、シリコン薄膜１に、全面的に中性元
素の例えばＳｉ+をイオン注入してシリコン膜１のマス
ク２によって覆われる部分以外を非晶質化させる工程
（図１Ｃ）と、マスク２を除去して第２の固相成長を行
う工程（図１Ｄ）とを採る。
例の工程図を示すように、非晶質（アモルファス）また
は多結晶のシリコン薄膜１を形成する工程（図１Ａ）
と、これに対して第１の固相成長を行う工程（図１Ｂ）
と、シリコン薄膜１の所定位置を局所的に覆うマスク２
を形成する工程と、シリコン薄膜１に、全面的に中性元
素の例えばＳｉ+をイオン注入してシリコン膜１のマス
ク２によって覆われる部分以外を非晶質化させる工程
（図１Ｃ）と、マスク２を除去して第２の固相成長を行
う工程（図１Ｄ）とを採る。
【０００９】
【作用】本発明では、先ずいわば結晶育成の核となる結
晶を形成するための第１の固相成長を行い、その後、こ
の結晶育成の核となる部分以外のシリコン薄膜１を一旦
アモルファス化して均質化を行い、その後第２の固相成
長によって、上述の結晶育成の核から結晶を成長させて
いくという方法を採るもので、この本発明によるときは
結晶性にすぐれた大単結晶粒を育成することができた。
晶を形成するための第１の固相成長を行い、その後、こ
の結晶育成の核となる部分以外のシリコン薄膜１を一旦
アモルファス化して均質化を行い、その後第２の固相成
長によって、上述の結晶育成の核から結晶を成長させて
いくという方法を採るもので、この本発明によるときは
結晶性にすぐれた大単結晶粒を育成することができた。
【００１０】これは、第１の固相成長によって（１１
１）面方位が優位の、すなわち結晶方位が特定され、粒
径が１μｍ前後という単結晶が形成されることによって
安定した核の形成ができることに因ると考えられる。
１）面方位が優位の、すなわち結晶方位が特定され、粒
径が１μｍ前後という単結晶が形成されることによって
安定した核の形成ができることに因ると考えられる。
【００１１】
【実施例】図１を参照して本発明の一例を詳細に説明す
る。
る。
【００１２】図１Ａに示すように、基板３例えば他の回
路素子が形成されるシリコン半導体基板上に形成された
ＳｉＯ2 等の絶縁層４上に結晶質または多結晶のシリコ
ン薄膜１を形成する。
路素子が形成されるシリコン半導体基板上に形成された
ＳｉＯ2 等の絶縁層４上に結晶質または多結晶のシリコ
ン薄膜１を形成する。
【００１３】このシリコン薄膜１の形成は、例えば６１
０℃の低圧ＣＶＤ（化学的気相成長）法によって約８０
ｎｍの厚さに多結晶シリコン薄膜として形成し得る。
０℃の低圧ＣＶＤ（化学的気相成長）法によって約８０
ｎｍの厚さに多結晶シリコン薄膜として形成し得る。
【００１４】そして、このシリコン薄膜１に対して第１
のイオン注入を行ってシリコン薄膜１を非晶質化する。
このイオン注入は、中性元素の例えばＳｉ+ を例えば４
０ｋｅＶで２×１０15ions／cm2 のドース量で行う。
のイオン注入を行ってシリコン薄膜１を非晶質化する。
このイオン注入は、中性元素の例えばＳｉ+ を例えば４
０ｋｅＶで２×１０15ions／cm2 のドース量で行う。
【００１５】その後、図１Ｂに示すように、シリコン薄
膜１に対して第１の固相成長を行って（１１１）面方位
が優位の結晶粒１ａを形成する。この固相成長は、６０
０℃程度をもって３０時間程度のアニールによって行
う。
膜１に対して第１の固相成長を行って（１１１）面方位
が優位の結晶粒１ａを形成する。この固相成長は、６０
０℃程度をもって３０時間程度のアニールによって行
う。
【００１６】このようにすると、粒径が１μｍ前後で
（１１１）面方位が優位の、結晶粒が形成される。
（１１１）面方位が優位の、結晶粒が形成される。
【００１７】図１Ｃに示すように、シリコン薄膜１の所
定位置を局所的に覆うマスク２例えばフォトレジストを
光学的手法、すなわちパターン露光及び現像によって形
成し、その後このマスク２上からシリコン薄膜１に、全
面的に中性元素の例えばＳｉ + を例えば前述した第１の
イオン注入と同様の第２のイオン注入を行ってシリコン
膜１のマスク２によって覆われている部分以外を非晶質
化する。
定位置を局所的に覆うマスク２例えばフォトレジストを
光学的手法、すなわちパターン露光及び現像によって形
成し、その後このマスク２上からシリコン薄膜１に、全
面的に中性元素の例えばＳｉ + を例えば前述した第１の
イオン注入と同様の第２のイオン注入を行ってシリコン
膜１のマスク２によって覆われている部分以外を非晶質
化する。
【００１８】その後、マスク２を除去して同様に６００
℃程度のアニールによる第２の固相成長を行う。このよ
うにすると、先のマスクによって覆われていて、第２イ
オン注入によって非晶質化されていない、すなわち結晶
状態で残されている（１１１）面方位が優位の結晶が、
結晶成長の核となって図１Ｄに模式的に示すように、結
晶成長が生じ、シリコン薄膜１は、結晶性に優れた大き
な単結晶粒が並んだ膜となり、その１つ１つ大きな単結
晶粒によって形成された単結晶領域５が形成される。
℃程度のアニールによる第２の固相成長を行う。このよ
うにすると、先のマスクによって覆われていて、第２イ
オン注入によって非晶質化されていない、すなわち結晶
状態で残されている（１１１）面方位が優位の結晶が、
結晶成長の核となって図１Ｄに模式的に示すように、結
晶成長が生じ、シリコン薄膜１は、結晶性に優れた大き
な単結晶粒が並んだ膜となり、その１つ１つ大きな単結
晶粒によって形成された単結晶領域５が形成される。
【００１９】この場合、各結晶核から成長して互いに衝
合する部分に粒界６が生じるが、この位置はマスク２の
形成位置のほぼ中央ということになるので、この位置は
予め知ることができる。したがって、予めこの位置を避
けて薄膜トランジスタ等の素子の形成を行い、必要に応
じてこの部分の排除を行えば良い。すなわち、例えば図
２に示すように、領域５にゲート絶縁層７を介してゲー
ト電極８を形成し、このゲート部を挟んでその両側にソ
ース領域ないしはドレイン領域９を形成して薄膜トラン
ジスタＦＥＴを形成し、各ＦＥＴ間、すなわち粒界６の
部分をエッチングして、各ＦＥＴに関してアイランド化
する。
合する部分に粒界６が生じるが、この位置はマスク２の
形成位置のほぼ中央ということになるので、この位置は
予め知ることができる。したがって、予めこの位置を避
けて薄膜トランジスタ等の素子の形成を行い、必要に応
じてこの部分の排除を行えば良い。すなわち、例えば図
２に示すように、領域５にゲート絶縁層７を介してゲー
ト電極８を形成し、このゲート部を挟んでその両側にソ
ース領域ないしはドレイン領域９を形成して薄膜トラン
ジスタＦＥＴを形成し、各ＦＥＴ間、すなわち粒界６の
部分をエッチングして、各ＦＥＴに関してアイランド化
する。
【００２０】なお、実際上、第２の固相成長で形成した
単結晶領域５には、微細転位等の欠陥が存在することか
ら、これに上述したＦＥＴ等の形成前に１０００℃以上
の高温アニールを行う。このアニールは、ランプアニー
ル等を適用できるが、例えば基板３に半導体素子が形成
されている場合においては、エキシマレーザによる浅
い、薄膜のみ加熱される高温アニールを行うことが望ま
しい。
単結晶領域５には、微細転位等の欠陥が存在することか
ら、これに上述したＦＥＴ等の形成前に１０００℃以上
の高温アニールを行う。このアニールは、ランプアニー
ル等を適用できるが、例えば基板３に半導体素子が形成
されている場合においては、エキシマレーザによる浅
い、薄膜のみ加熱される高温アニールを行うことが望ま
しい。
【００２１】上述した例では、例えば半導体素子を形成
したシリコン基板よりなる基板３上に絶縁層４を介して
シリコン薄膜１を形成した積層型構造とした場合である
が、基板３は、半導体基板に限られるものではなく、他
の各種絶縁基板である場合において、これの上にシリコ
ン薄膜を形成する場合等に本発明を適用することもでき
るなど上述の例に限らず種々の変形、変更を採り得る。
したシリコン基板よりなる基板３上に絶縁層４を介して
シリコン薄膜１を形成した積層型構造とした場合である
が、基板３は、半導体基板に限られるものではなく、他
の各種絶縁基板である場合において、これの上にシリコ
ン薄膜を形成する場合等に本発明を適用することもでき
るなど上述の例に限らず種々の変形、変更を採り得る。
【発明の効果】上述したように本発明では単結晶成長の
核形成のための第１の固相成長と、これよりの単結晶成
長のための第２の固相成長とを行ったことによって、大
粒径で結晶性にすぐれた単結晶粒を形成でき、ここにＦ
ＥＴ等の素子形成を行うので、信頼性にすぐれ特性の良
い薄膜半導体素子を形成できる。
核形成のための第１の固相成長と、これよりの単結晶成
長のための第２の固相成長とを行ったことによって、大
粒径で結晶性にすぐれた単結晶粒を形成でき、ここにＦ
ＥＴ等の素子形成を行うので、信頼性にすぐれ特性の良
い薄膜半導体素子を形成できる。
【図１】本発明方法の一例の工程図である。
【図２】本発明方法によって得た半導体装置の一例の略
線的断面図である。
線的断面図である。
１ シリコン薄膜 ２ マスク ３ 基板 ４ 絶縁層 ５ 半導体領域 ６ 粒界
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/20 H01L 21/265
Claims (1)
- 【請求項１】 非晶質または多結晶のシリコン薄膜を形
成する工程と、 第１の固相成長を行う工程と、 上記シリコン薄膜の所定位置を局所的に覆うマスクを形
成する工程と、 上記シリコン薄膜に、全面的に中性元素をイオン注入し
て上記シリコン薄膜の上記マスクによって覆われる部分
以外を非晶質化させる工程と、 上記マスクを除去して第２の固相成長を行う工程とを含
むことを特徴とする半導体結晶の成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08741893A JP3216318B2 (ja) | 1993-04-14 | 1993-04-14 | 半導体結晶の成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08741893A JP3216318B2 (ja) | 1993-04-14 | 1993-04-14 | 半導体結晶の成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06302512A JPH06302512A (ja) | 1994-10-28 |
| JP3216318B2 true JP3216318B2 (ja) | 2001-10-09 |
Family
ID=13914335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08741893A Expired - Fee Related JP3216318B2 (ja) | 1993-04-14 | 1993-04-14 | 半導体結晶の成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3216318B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102002991B1 (ko) | 2012-08-30 | 2019-07-23 | 삼성전자주식회사 | 개구 형성 방법 및 이를 이용한 반도체 장치의 제조 방법 |
-
1993
- 1993-04-14 JP JP08741893A patent/JP3216318B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06302512A (ja) | 1994-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08288515A (ja) | 多結晶シリコン膜の形成方法および薄膜トランジスタの製造方法 | |
| JPH0582442A (ja) | 多結晶半導体薄膜の製造方法 | |
| JP3240719B2 (ja) | 半導体薄膜結晶の成長方法 | |
| JPH113860A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6178119A (ja) | 半導体の製造方法 | |
| JPH08102543A (ja) | 結晶化方法及びこれを用いた薄膜トランジスタの製造方法 | |
| JP3220864B2 (ja) | 半導体装置の製造方法 | |
| JPS59155121A (ja) | 半導体薄膜の製造方法 | |
| JP3216318B2 (ja) | 半導体結晶の成長方法 | |
| JP3203746B2 (ja) | 半導体結晶の成長方法 | |
| JPH0252419A (ja) | 半導体基板の製造方法 | |
| JPH04206932A (ja) | 半導体装置及びその製造方法 | |
| JP2766315B2 (ja) | 半導体の製造法 | |
| JP2550968B2 (ja) | 半導体薄膜の結晶化方法 | |
| JP2687393B2 (ja) | 半導体装置の製造方法 | |
| JP2822394B2 (ja) | 半導体装置の製造方法 | |
| JPH059099A (ja) | 結晶の成長方法 | |
| JPH05102035A (ja) | 半導体結晶の成長方法 | |
| JPH0541519A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2850319B2 (ja) | シリコン薄膜の形成方法 | |
| JP2876598B2 (ja) | 半導体装置の製造方法 | |
| JP3468781B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH01276617A (ja) | 半導体装置の製造方法 | |
| JPH0547660A (ja) | 半導体薄膜の固相成長方法 | |
| JPS61116821A (ja) | 単結晶薄膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |