JP2766315B2 - 半導体の製造法 - Google Patents
半導体の製造法Info
- Publication number
- JP2766315B2 JP2766315B2 JP1144254A JP14425489A JP2766315B2 JP 2766315 B2 JP2766315 B2 JP 2766315B2 JP 1144254 A JP1144254 A JP 1144254A JP 14425489 A JP14425489 A JP 14425489A JP 2766315 B2 JP2766315 B2 JP 2766315B2
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- film
- seed
- crystal film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、結晶性半導体膜及びその形成方法に関し、
特に複数の膜半導体結晶粒の位置を制御して比較的低温
で形成し、隣接する結晶粒どうしの接した部分に形成さ
れる粒界の位置、及び該結晶粒の大きさが制御された結
晶性半導体膜、及び、その形成方法に関する。
特に複数の膜半導体結晶粒の位置を制御して比較的低温
で形成し、隣接する結晶粒どうしの接した部分に形成さ
れる粒界の位置、及び該結晶粒の大きさが制御された結
晶性半導体膜、及び、その形成方法に関する。
本発明は、例えば、半導体集積回路等の電子素子、光
素子等に利用される半導体結晶薄膜に適用される。
素子等に利用される半導体結晶薄膜に適用される。
［従来の技術］ 非晶質絶縁物上に半導体電子素子のための半導体薄膜
を形成する方法は数多く報告されているが、近年高速デ
バイスの製作を目的とした大粒径多結晶薄膜の形成方法
について特に報告が増えつつある。中でも代表的なもの
として、非晶質もしくは多結晶の半導体層をレーザーや
棒状ヒーター等の熱エネルギーによって溶融固化させ、
ミリメートル程度もの大粒径の多結晶膜を得る方法（Si
ngle Crystal Silicon on non−Single Crystal Insula
tors。Journal Of Crystal Growth vol.63,No.3,Octobe
r 1983 edited by G.W.Cullen）等が挙げられる。ま
た、非晶質のSiを、Si結晶核の発生する臨界温度付近
（約600℃）で長時間（数十〜数百時間）熱処理して、
数μｍ大の平均粒径を有する多結晶薄膜を得る方法（T.
Noguchi,H.Hayashi,H.Ohshima,Polysiicon and Interfa
ces,Boston 1987.Master.Res,Soc.Symp.Proc.Vol.106
（Elsevier Science Publishing,New York 1988,p293）
などが報告されている。
を形成する方法は数多く報告されているが、近年高速デ
バイスの製作を目的とした大粒径多結晶薄膜の形成方法
について特に報告が増えつつある。中でも代表的なもの
として、非晶質もしくは多結晶の半導体層をレーザーや
棒状ヒーター等の熱エネルギーによって溶融固化させ、
ミリメートル程度もの大粒径の多結晶膜を得る方法（Si
ngle Crystal Silicon on non−Single Crystal Insula
tors。Journal Of Crystal Growth vol.63,No.3,Octobe
r 1983 edited by G.W.Cullen）等が挙げられる。ま
た、非晶質のSiを、Si結晶核の発生する臨界温度付近
（約600℃）で長時間（数十〜数百時間）熱処理して、
数μｍ大の平均粒径を有する多結晶薄膜を得る方法（T.
Noguchi,H.Hayashi,H.Ohshima,Polysiicon and Interfa
ces,Boston 1987.Master.Res,Soc.Symp.Proc.Vol.106
（Elsevier Science Publishing,New York 1988,p293）
などが報告されている。
これらの技術に対して非晶質体の任意の位置に核（成
長起点）を発生させて、その核より結晶成長させること
によって、多結晶体の粒子サイズを制御する方法が、特
公昭62−44403号公報に記されている。この方法は、非
晶質体に核の発生を誘起させる物質のイオンを、任意の
位置の極めて微細な領域にイオン注入し、その後の加熱
によってイオン注入部分に単一の核を発生させ、その核
より結晶を成長させるものである。
長起点）を発生させて、その核より結晶成長させること
によって、多結晶体の粒子サイズを制御する方法が、特
公昭62−44403号公報に記されている。この方法は、非
晶質体に核の発生を誘起させる物質のイオンを、任意の
位置の極めて微細な領域にイオン注入し、その後の加熱
によってイオン注入部分に単一の核を発生させ、その核
より結晶を成長させるものである。
［発明が解決しようとしている課題］ しかしながら、上記従来例では、レーザー等による薄
膜の溶融再結晶化と非晶質体を核発生温度付近で長時間
アニールする技術はいずれも得られた多結晶膜中の各グ
レインの大きさ（粒径）や形が制御されていないため
に、その多結晶膜上に形成されたテバイスは、その性能
にばらつきを生ずる恐れがある。
膜の溶融再結晶化と非晶質体を核発生温度付近で長時間
アニールする技術はいずれも得られた多結晶膜中の各グ
レインの大きさ（粒径）や形が制御されていないため
に、その多結晶膜上に形成されたテバイスは、その性能
にばらつきを生ずる恐れがある。
また、非晶質体の任意の位置に核発生を誘起させるイ
オンを注入し、その発生した核より結晶を成長させる方
法においては、まず第１のイオン注入領域が極めて小さ
いために、通常のICプロセスで用いられるようなフォト
リソグラフィ、エッチングプロセスが使えず、スループ
ットが悪い恐れがあり、大面積化には向いていない恐れ
があるという欠点が指摘される。第２にこの方法は核の
発生後に第２加熱をして核成長させるものであるが、そ
の際に新たな核が発生してしまう確率が高く、核発生の
制御が困難である恐れがあることが指摘される。
オンを注入し、その発生した核より結晶を成長させる方
法においては、まず第１のイオン注入領域が極めて小さ
いために、通常のICプロセスで用いられるようなフォト
リソグラフィ、エッチングプロセスが使えず、スループ
ットが悪い恐れがあり、大面積化には向いていない恐れ
があるという欠点が指摘される。第２にこの方法は核の
発生後に第２加熱をして核成長させるものであるが、そ
の際に新たな核が発生してしまう確率が高く、核発生の
制御が困難である恐れがあることが指摘される。
そこで、本発明の目的は、前記、従来の課題を解決
し、結晶の粒径および結晶粒界、さらに各粒（グレイ
ン）の形が制御された半導体の製造法を提供することに
ある。
し、結晶の粒径および結晶粒界、さらに各粒（グレイ
ン）の形が制御された半導体の製造法を提供することに
ある。
［課題を解決するための手段］ 本発明に従って、非晶質絶縁物で形成された表面を有
する基体上に、該基体の面方向に亘って、該非晶質絶縁
物で形成された表面を一様に覆った非単結晶膜を形成す
る第１の工程、該非単結晶膜の所定の箇所を除いてエッ
チング除去することによって、島状パターンに配置した
非単結晶膜を形成する第２の工程、該島状パターンに配
置した非単結晶膜が単結晶膜に凝集し、変質するのに十
分な温度の加熱処理を施し、これによって島状パターン
の島毎に配置した単一の単結晶膜を形成する第３の工
程、前記非晶質絶縁物で形成された表面と島状パターン
に配置した単結晶膜とを一様に覆った非単結晶質半導体
材料を堆積する第４の工程、及び該非単結晶質半導体材
料を加熱処理することによって、該単結晶膜の島状パタ
ーン毎に、該非単結晶質半導体材料を結晶成長させ、こ
れにより結晶性半導体膜を形成する第５の工程を有する
半導体の製造法が提供される。
する基体上に、該基体の面方向に亘って、該非晶質絶縁
物で形成された表面を一様に覆った非単結晶膜を形成す
る第１の工程、該非単結晶膜の所定の箇所を除いてエッ
チング除去することによって、島状パターンに配置した
非単結晶膜を形成する第２の工程、該島状パターンに配
置した非単結晶膜が単結晶膜に凝集し、変質するのに十
分な温度の加熱処理を施し、これによって島状パターン
の島毎に配置した単一の単結晶膜を形成する第３の工
程、前記非晶質絶縁物で形成された表面と島状パターン
に配置した単結晶膜とを一様に覆った非単結晶質半導体
材料を堆積する第４の工程、及び該非単結晶質半導体材
料を加熱処理することによって、該単結晶膜の島状パタ
ーン毎に、該非単結晶質半導体材料を結晶成長させ、こ
れにより結晶性半導体膜を形成する第５の工程を有する
半導体の製造法が提供される。
本発明においては、まず基体上の任意の位置に単結晶
性の種結晶を配するため、例えば、 ｉ） 非単結晶性の原種子膜を任意の位置の部分を残し
て他の部分をエッチングする際に、原種子が加熱により
凝集して単一体になり得るように後述する原種子の膜厚
と大きさ（パターニング寸法）を選んでエッチングす
る。
性の種結晶を配するため、例えば、 ｉ） 非単結晶性の原種子膜を任意の位置の部分を残し
て他の部分をエッチングする際に、原種子が加熱により
凝集して単一体になり得るように後述する原種子の膜厚
と大きさ（パターニング寸法）を選んでエッチングす
る。
ii） 原種子を水素雰囲気中で加熱処理する。
の２過程を経る。
なお、本明細書において、「原種子」とは、前記島状
パターンに配置した非単結晶膜が単結晶膜に凝集し、変
質し、これにより単一の種結晶となる非単結晶体（非晶
質体または多結晶体）である。
パターンに配置した非単結晶膜が単結晶膜に凝集し、変
質し、これにより単一の種結晶となる非単結晶体（非晶
質体または多結晶体）である。
尚、本発明における「凝集」とは、物質の表面エネル
ギーを最小にするため、もしくは内部応力を緩和するた
めに、融点以下の温度で原子が移動することをいう。従
って、得られた凝集物は、表面エネルギーまたは内部応
力が緩和された結果、微細領域の膜から微細領域の半球
状にその外形を変化する。
ギーを最小にするため、もしくは内部応力を緩和するた
めに、融点以下の温度で原子が移動することをいう。従
って、得られた凝集物は、表面エネルギーまたは内部応
力が緩和された結果、微細領域の膜から微細領域の半球
状にその外形を変化する。
次に、このようにして形成された種結晶を起点として
固相で結晶成長させるため、例えば、種結晶を覆うよう
に基体上に非単結晶質（非晶質または多結晶質）半導体
材料を堆積させ、固相で結晶成長させる際に、核発生温
度TCと成長開始温度TGとの間には、 TC＞TG なる関係があることに基き、非単結晶質半導体材料中に
新たな核が発生しないが、既に存在している核（種結
晶）からは固相成長するような温度範囲で熱処理を施
す。
固相で結晶成長させるため、例えば、種結晶を覆うよう
に基体上に非単結晶質（非晶質または多結晶質）半導体
材料を堆積させ、固相で結晶成長させる際に、核発生温
度TCと成長開始温度TGとの間には、 TC＞TG なる関係があることに基き、非単結晶質半導体材料中に
新たな核が発生しないが、既に存在している核（種結
晶）からは固相成長するような温度範囲で熱処理を施
す。
このとき前記非単結晶質半導体材料には該半導体材料
を母体としてｐ型.n型の電気導電性を支配する不純物を
添加してもよい。
を母体としてｐ型.n型の電気導電性を支配する不純物を
添加してもよい。
本発明を図面により詳しく説明する。
第１図に本発明の工程図を示す。
第１図（ａ）は基体１の表面に種結晶となる材料の非
単結晶体（原種子材料）を堆積し原種子膜２を形成した
ところである。
単結晶体（原種子材料）を堆積し原種子膜２を形成した
ところである。
基体表面は非晶質の絶縁物であることが望ましく、例
えば、ガラス、その他のセラミックス、Si単結晶基板の
表面を酸化したもの等が挙げられる。また、原種子材料
としてはSi,Ge,Sn等の単独で半導体を構成し得る元素
や、GaAs等の化合物半導体、さらにはSi−Ge,Si−Sn等
の混合物、Au,Ag,Cu,Pt,Pd等の金属、Pt−Si,In−Sn等
の合金など、凝集し易い物質であればよい。
えば、ガラス、その他のセラミックス、Si単結晶基板の
表面を酸化したもの等が挙げられる。また、原種子材料
としてはSi,Ge,Sn等の単独で半導体を構成し得る元素
や、GaAs等の化合物半導体、さらにはSi−Ge,Si−Sn等
の混合物、Au,Ag,Cu,Pt,Pd等の金属、Pt−Si,In−Sn等
の合金など、凝集し易い物質であればよい。
第１図（ｂ）は上記原種子膜を個々が単一体に凝集す
るに十分微小な表面積となるよう、十分微細にパターニ
ングして原種子を形成したところである。しかし、単一
体に凝集する原種子の大きさは、原種子の膜厚とパター
ンの大きさに相関があるので一概に決定できない。
るに十分微小な表面積となるよう、十分微細にパターニ
ングして原種子を形成したところである。しかし、単一
体に凝集する原種子の大きさは、原種子の膜厚とパター
ンの大きさに相関があるので一概に決定できない。
例えば第２図（ａ）に描かれているように厚さｔの膜
が一辺ｌの大きさにパターニングされている場合、この
原種子に加熱処理を施すと第２図（ａ）の右側のように
膜は分断され、凝集し、単一の種結晶を形成し得ない。
その原因はパターニング寸法ｌに対してｔが小さ過ぎた
ためである。そこで第２図（ｂ）に示すようにｌの大き
さを変えずに膜厚だけを厚くすると、第２図（ｂ）の右
側のように単一に凝集することができる。もしくは、第
２図（ｃ）のようにｔを変えずにｌだけを短かくして
も、単一に凝集することができる。本発明者らが実験を
重ねた結果、原種子を単一体に凝集し得るｔとｌの関係
は、例えば原種子材料が多結晶Siもしくは非晶質Siであ
る場合には、第３図のような関係をもつことがわかっ
た。第３図において斜線領域にある原種子が加熱処理後
に単一の種結晶に凝集し、本発明の半導体の製造法に使
用する種結晶となり得る。但し、凝集反応は膜厚が厚い
程起こり難く、物質によっては、1000Å程度以上になる
と、もはや凝集が起こらなくなってしまうものもある。
そのような場合には母体となる原種子材料にリン
（Ｐ）、ホウ素（Ｂ）、ヒ素（As）等の不純物を高濃度
にドープすることも効果的である。例えば、膜厚2000Å
の多結晶Si膜を原種子材料としたとき、水素雰囲気中10
00℃でアニールしても、凝集は起こり難いが、膜中にＰ
が７×1020cm3程度の高濃度にドープされていれば、同
条件でも4000Åの膜が凝集する。
が一辺ｌの大きさにパターニングされている場合、この
原種子に加熱処理を施すと第２図（ａ）の右側のように
膜は分断され、凝集し、単一の種結晶を形成し得ない。
その原因はパターニング寸法ｌに対してｔが小さ過ぎた
ためである。そこで第２図（ｂ）に示すようにｌの大き
さを変えずに膜厚だけを厚くすると、第２図（ｂ）の右
側のように単一に凝集することができる。もしくは、第
２図（ｃ）のようにｔを変えずにｌだけを短かくして
も、単一に凝集することができる。本発明者らが実験を
重ねた結果、原種子を単一体に凝集し得るｔとｌの関係
は、例えば原種子材料が多結晶Siもしくは非晶質Siであ
る場合には、第３図のような関係をもつことがわかっ
た。第３図において斜線領域にある原種子が加熱処理後
に単一の種結晶に凝集し、本発明の半導体の製造法に使
用する種結晶となり得る。但し、凝集反応は膜厚が厚い
程起こり難く、物質によっては、1000Å程度以上になる
と、もはや凝集が起こらなくなってしまうものもある。
そのような場合には母体となる原種子材料にリン
（Ｐ）、ホウ素（Ｂ）、ヒ素（As）等の不純物を高濃度
にドープすることも効果的である。例えば、膜厚2000Å
の多結晶Si膜を原種子材料としたとき、水素雰囲気中10
00℃でアニールしても、凝集は起こり難いが、膜中にＰ
が７×1020cm3程度の高濃度にドープされていれば、同
条件でも4000Åの膜が凝集する。
次に、第１図において、上記に示したように単一体に
凝集できる程充分微細に加工された原種子３（第１図
（ｂ））は、次の工程で水素雰囲気中で加熱処理され
る。加熱処理された原種子は第１図（ｃ）のように凝集
し、そのいずれもが単結晶の種結晶４に変化する。この
時の加熱処理条件は、水素の圧力に関して常圧、減圧の
いずれでもよく、温度は物質によって異なるが、その物
質の融点（絶対温度）の50〜80％程度の温度で行なう。
また、加熱処理における雰囲気については、水素以外で
も、凝集反応を全く起こさないか、もしくは、極めて起
こし難いこともある。
凝集できる程充分微細に加工された原種子３（第１図
（ｂ））は、次の工程で水素雰囲気中で加熱処理され
る。加熱処理された原種子は第１図（ｃ）のように凝集
し、そのいずれもが単結晶の種結晶４に変化する。この
時の加熱処理条件は、水素の圧力に関して常圧、減圧の
いずれでもよく、温度は物質によって異なるが、その物
質の融点（絶対温度）の50〜80％程度の温度で行なう。
また、加熱処理における雰囲気については、水素以外で
も、凝集反応を全く起こさないか、もしくは、極めて起
こし難いこともある。
次に第１図（ｄ）のように種結晶を覆い、基体全面に
非単結晶質を半導体材料５を堆積する。堆積方法は堆積
させる物質によっても異なり、特に制限されないが、例
えばスパッタ法、LPCVD法が一般的である。また、種結
晶と非単結晶質体堆積物は前記種結晶上にエピタキシャ
ル成長する材料であれば、同じ材料であってもなくても
さしつかえない。
非単結晶質を半導体材料５を堆積する。堆積方法は堆積
させる物質によっても異なり、特に制限されないが、例
えばスパッタ法、LPCVD法が一般的である。また、種結
晶と非単結晶質体堆積物は前記種結晶上にエピタキシャ
ル成長する材料であれば、同じ材料であってもなくても
さしつかえない。
次に、第１図（ｄ）でできたものを固相アニールす
る。アニールの条件については雰囲気はN2,Ar,He等の不
活性ガス雰囲気中とする。アニール温度は堆積した非単
結晶質半導体材料の核発生温度（TC）未満で、かつ非単
結晶質体材料中に核が既に存在している場合にはその核
より成長することが可能な臨界成長温度（TG）以上とす
る。尚、アニール温度が600℃以下ならば、水素雰囲気
中で行なってもさしつかえない。
る。アニールの条件については雰囲気はN2,Ar,He等の不
活性ガス雰囲気中とする。アニール温度は堆積した非単
結晶質半導体材料の核発生温度（TC）未満で、かつ非単
結晶質体材料中に核が既に存在している場合にはその核
より成長することが可能な臨界成長温度（TG）以上とす
る。尚、アニール温度が600℃以下ならば、水素雰囲気
中で行なってもさしつかえない。
以上のようにして、種結晶を起点に成長した単結晶粒
６は第１図（ｅ）のように、隣接する種結晶とのほぼ中
間地点まで成長し粒界７を形成したところで成長を停止
する。
６は第１図（ｅ）のように、隣接する種結晶とのほぼ中
間地点まで成長し粒界７を形成したところで成長を停止
する。
［実施例］ 以下、本発明を実施例により説明するが、本発明は以
下に記す構成のみに何等限定されるものではない。
下に記す構成のみに何等限定されるものではない。
実施例１ まず、石英基板上にLPCVDを用いて多結晶Siを1200Å
堆積した。このときの条件は、原料ガスをSiH4とし、50
SCCM、0.3Torr、620℃で行なった（第１図（ａ））。
堆積した。このときの条件は、原料ガスをSiH4とし、50
SCCM、0.3Torr、620℃で行なった（第１図（ａ））。
次に上記堆積した多結晶Si層を0.9μｍ×0.9μｍの島
状に10μｍ間隔で通常のフォトリソグラフィでパターニ
ングし、稀フッ硝酸溶液によりエッチング処理を施し、
第１図（ｂ）に示すような原種子を形成した。
状に10μｍ間隔で通常のフォトリソグラフィでパターニ
ングし、稀フッ硝酸溶液によりエッチング処理を施し、
第１図（ｂ）に示すような原種子を形成した。
次に、上記原種子の形成された基板を常圧水素雰囲気
中、1050℃、３分間の加熱処理をし、凝集を起させ、原
種子を短結晶性の種結晶へと変質させた（第１図
（ｃ））。
中、1050℃、３分間の加熱処理をし、凝集を起させ、原
種子を短結晶性の種結晶へと変質させた（第１図
（ｃ））。
次にLPCVD法により種結晶を覆うように非晶質Si膜を
厚さ2000Å堆積した。この時のLPCVDの条件は、原料ガ
スをSiH4とし、50SCCM、0.3Torr、560℃で行なった（第
１図（ｄ））。
厚さ2000Å堆積した。この時のLPCVDの条件は、原料ガ
スをSiH4とし、50SCCM、0.3Torr、560℃で行なった（第
１図（ｄ））。
次に、これを窒素雰囲気中で非晶質Si膜中に核が形成
されるより低い温度である585℃で200時間アニールし
た。すると非晶質中から新たな結晶核を発生させること
なしに種結晶から固相成長してゆき、丁度隣接する種結
晶同士の中間付近で粒界を形成した（第１図（ｅ））。
このとき原種子のパターニングを前述したとおり10μｍ
間隔の格子点上に形成したため、得られた結晶性Si薄膜
は一辺が10μｍの正方形領域内を単結晶とするものが整
列したものであった。
されるより低い温度である585℃で200時間アニールし
た。すると非晶質中から新たな結晶核を発生させること
なしに種結晶から固相成長してゆき、丁度隣接する種結
晶同士の中間付近で粒界を形成した（第１図（ｅ））。
このとき原種子のパターニングを前述したとおり10μｍ
間隔の格子点上に形成したため、得られた結晶性Si薄膜
は一辺が10μｍの正方形領域内を単結晶とするものが整
列したものであった。
実施例２ ガラス基板上にスパッタ法により多結晶Ge（ゲルマニ
ム）膜を厚さ200Å堆積した。この堆積膜を通常のEB
（電子線）露光技術を用いて0.3μｍ×0.3μｍの正方形
で10μｍ間隔にパターニングし、他の領域をエッチング
し、島状部分を原種子とした。
ム）膜を厚さ200Å堆積した。この堆積膜を通常のEB
（電子線）露光技術を用いて0.3μｍ×0.3μｍの正方形
で10μｍ間隔にパターニングし、他の領域をエッチング
し、島状部分を原種子とした。
上記原種子を配したガラス基板を水素雰囲気中、650
℃で２分間の熱処理をした。多結晶Ge膜からなる原種子
は凝集を起こし、単結晶の種結晶Geになった。
℃で２分間の熱処理をした。多結晶Ge膜からなる原種子
は凝集を起こし、単結晶の種結晶Geになった。
以降は実施例１と同様にして非晶質Si膜を堆積し、ア
ニールした結果、実施例１と同様の結晶性Si薄膜が得ら
れた。
ニールした結果、実施例１と同様の結晶性Si薄膜が得ら
れた。
実施例３ まず、石英基板上に、実施例１と同様にしてLPCVD法
により厚さ2000Åの多結晶Si膜を堆積した。
により厚さ2000Åの多結晶Si膜を堆積した。
次に、多結晶Si堆積膜中に、不純物として31P+（リ
ン）イオンを、イオンインプランターで２×1015cm-2、
30keVで注入した。
ン）イオンを、イオンインプランターで２×1015cm-2、
30keVで注入した。
次に、リンがドープされた前記Si膜を通常のフォトリ
ソグラフィ技術により1.2μｍ×1.2μｍの正方形で10μ
ｍ間隔にパターニングし、これを原種子とした。
ソグラフィ技術により1.2μｍ×1.2μｍの正方形で10μ
ｍ間隔にパターニングし、これを原種子とした。
次に水素雰囲気中、960℃、１分間の熱処理をし、凝
集させ、単結晶化した。
集させ、単結晶化した。
以降は実施例１と同様にして非晶質Si膜を堆積し、ア
ニールした結果、実施例１と同様に粒径及び粒界の位置
の制御された結晶性Si薄膜が得られた。
ニールした結果、実施例１と同様に粒径及び粒界の位置
の制御された結晶性Si薄膜が得られた。
［発明の効果］ 本発明によれば、微細に加工された原種子材料の非単
結晶体積を加熱処理することにより、その材料のもつ融
点より、はるかに低い温度で凝集反応を起こし、単一結
晶化することができる。
結晶体積を加熱処理することにより、その材料のもつ融
点より、はるかに低い温度で凝集反応を起こし、単一結
晶化することができる。
これを利用して、基体上の任意の点に上記単結晶の種
結晶を配し、次にその上に非単結晶質半導体材料の層を
形成し、該種結晶より、結晶を固相成長させることによ
り、結晶性半導体膜中のグレインサイズ、グレインの
形、粒界の位置を制御できるようになった。また、従来
のように非単結晶質体中で、核発生を制御するのでな
く、核（種結晶）の形成と結晶成長を全く別のプロセス
にすることにより、歩留りよく、しかも再現性よく、大
粒径の結晶性半導体膜が得られるようになった。
結晶を配し、次にその上に非単結晶質半導体材料の層を
形成し、該種結晶より、結晶を固相成長させることによ
り、結晶性半導体膜中のグレインサイズ、グレインの
形、粒界の位置を制御できるようになった。また、従来
のように非単結晶質体中で、核発生を制御するのでな
く、核（種結晶）の形成と結晶成長を全く別のプロセス
にすることにより、歩留りよく、しかも再現性よく、大
粒径の結晶性半導体膜が得られるようになった。
第１図は本発明の形成方法を示す工程図、 第２図（ａ）は、本発明外の分断された種結晶の概要
図、第２図（ｂ）及び（ｃ）は、本発明の単一に凝集し
た種結晶の概要図、 第３図は原種子膜が単一の種結晶に成り得る膜厚とパタ
ーニング寸法の相関図（原種子材料はSi）である。 １……基体 ２……原種子膜 ３……原種子 ４……種結晶 ５……非単結晶質半導体材料 ６……単結晶粒 ７……結晶粒界
図、第２図（ｂ）及び（ｃ）は、本発明の単一に凝集し
た種結晶の概要図、 第３図は原種子膜が単一の種結晶に成り得る膜厚とパタ
ーニング寸法の相関図（原種子材料はSi）である。 １……基体 ２……原種子膜 ３……原種子 ４……種結晶 ５……非単結晶質半導体材料 ６……単結晶粒 ７……結晶粒界
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/20
Claims (2)
- 【請求項１】非晶質絶縁物で形成された表面を有する基
体上に、該基体の面方向に亘って、該非晶質絶縁物で形
成された表面を一様に覆った非単結晶膜を形成する第１
の工程、該非単結晶膜の所定の箇所を除いてエッチング
除去することによって、島状パターンに配置した非単結
晶膜を形成する第２の工程、該島状パターンに配置した
非単結晶膜が単結晶膜に凝集し、変質するのに十分な温
度の加熱処理を施し、これによって島状パターンの島毎
に配置した単一の単結晶膜を形成する第３の工程、前記
非晶質絶縁物で形成された表面と島状パターンに配置し
た単結晶膜とを一様に覆った非単結晶質半導体材料を堆
積する第４の工程、及び該非単結晶質半導体材料を加熱
処理することによって、該単結晶膜の島状パターン毎
に、該非単結晶質半導体材料を結晶成長させ、これによ
り結晶性半導体膜を形成する第５の工程を有する半導体
の製造法。 - 【請求項２】前記第５の工程において、隣接する単結晶
膜の島状パターン毎に結晶成長する結晶は、両者の単結
晶膜間の中間に、粒界を形成する様に成長する工程を有
する請求項１記載の半導体の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1144254A JP2766315B2 (ja) | 1989-06-08 | 1989-06-08 | 半導体の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1144254A JP2766315B2 (ja) | 1989-06-08 | 1989-06-08 | 半導体の製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0311618A JPH0311618A (ja) | 1991-01-18 |
| JP2766315B2 true JP2766315B2 (ja) | 1998-06-18 |
Family
ID=15357825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1144254A Expired - Fee Related JP2766315B2 (ja) | 1989-06-08 | 1989-06-08 | 半導体の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2766315B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0521798A (ja) * | 1991-02-18 | 1993-01-29 | Alps Electric Co Ltd | 薄膜トランジスタ |
| KR100578821B1 (ko) * | 2004-08-24 | 2006-05-11 | 삼성전자주식회사 | 박막 형성 방법 |
| JP5607399B2 (ja) | 2009-03-24 | 2014-10-15 | 株式会社半導体エネルギー研究所 | Ｓｏｉ基板の作製方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61127117A (ja) * | 1984-11-24 | 1986-06-14 | Sony Corp | 多結晶半導体薄膜の形成方法 |
| JPS6276715A (ja) * | 1985-09-30 | 1987-04-08 | Sony Corp | 単結晶シリコン薄膜の形成方法 |
-
1989
- 1989-06-08 JP JP1144254A patent/JP2766315B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0311618A (ja) | 1991-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0390608B1 (en) | Method for forming semiconductor thin-film and resulting semiconductor thin-film | |
| EP0472970B1 (en) | Process for growing crystalline thin film | |
| US4808546A (en) | SOI process for forming a thin film transistor using solid phase epitaxy | |
| JP2766315B2 (ja) | 半導体の製造法 | |
| JP2708559B2 (ja) | 結晶性半導体膜の形成方法 | |
| US5190613A (en) | Method for forming crystals | |
| JP2756320B2 (ja) | 結晶の形成方法 | |
| JP2872425B2 (ja) | 半導体デバイスの形成方法 | |
| JP3102772B2 (ja) | シリコン系半導体薄膜の製造方法 | |
| JP2800060B2 (ja) | 半導体膜の製造方法 | |
| JP2687393B2 (ja) | 半導体装置の製造方法 | |
| JPH01132116A (ja) | 結晶物品及びその形成方法並びにそれを用いた半導体装置 | |
| JPH059099A (ja) | 結晶の成長方法 | |
| JP2603351B2 (ja) | 結晶成長方法及び該方法によって得られた結晶物品 | |
| JPH02188499A (ja) | 結晶粒径の大きい多結晶シリコン膜の製法 | |
| JP3216318B2 (ja) | 半導体結晶の成長方法 | |
| JP2680114B2 (ja) | 結晶性半導体薄膜の形成方法 | |
| CA2071192C (en) | Method for forming a seed and a semiconductor film using said seed | |
| JP2737152B2 (ja) | Ｓｏｉ形成方法 | |
| JPS6191917A (ja) | 半導体薄膜結晶の製造方法 | |
| JPH0810669B2 (ja) | Ｓｏｉ膜の形成方法 | |
| JP2541456B2 (ja) | 微細構造の作製方法 | |
| JPH01216519A (ja) | 半導体装置の製造方法 | |
| JP3217419B2 (ja) | 結晶膜の形成方法 | |
| JP2833878B2 (ja) | 半導体薄膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |