JP2680114B2 - 結晶性半導体薄膜の形成方法 - Google Patents
結晶性半導体薄膜の形成方法Info
- Publication number
- JP2680114B2 JP2680114B2 JP8110389A JP8110389A JP2680114B2 JP 2680114 B2 JP2680114 B2 JP 2680114B2 JP 8110389 A JP8110389 A JP 8110389A JP 8110389 A JP8110389 A JP 8110389A JP 2680114 B2 JP2680114 B2 JP 2680114B2
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- amorphous
- thin film
- region
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は結晶性半導体薄膜の形成方法に係り、特に、
複数の半導体単結晶を基体上にその位置を制御して形成
し、該単結晶同士の接した部分に形成される粒界の位
置、および該半導体単結晶の大きさを制御する結晶性半
導体薄膜の形成方法に関する。
複数の半導体単結晶を基体上にその位置を制御して形成
し、該単結晶同士の接した部分に形成される粒界の位
置、および該半導体単結晶の大きさを制御する結晶性半
導体薄膜の形成方法に関する。
本発明は、たとえば、半導体集積回路、磁気回路等の
電子素子、光素子、磁気素子、圧電素子、或は、表面音
響素子などに利用される結晶性半導体薄膜の形成方法に
適用される。
電子素子、光素子、磁気素子、圧電素子、或は、表面音
響素子などに利用される結晶性半導体薄膜の形成方法に
適用される。
［従来の技術および発明が解決しようとする課題］ 絶縁物基板などの基体上に半導体単結晶を成長させる
SOI（Silicon Over Insulator）技術の分野において
は、たとえば、表面材料間の核形成密度の差による選択
核形成に基づいた方法が提案されている（T.Yonehara e
t al.（1987） Extended Abstracts of the 19th SSDM.
191）。この結晶形成方法を第７図を用いて説明する。
まず第７図（ａ）に示すように核形成密度の小さい表面
３を持つ基体１上に、表面３よりも核形成密度の大きい
表面を持つ領域７を直径ａ、間隔ｂで配する。この基体
に所定の結晶形成処理を施すなら、領域７の表面にのみ
堆積物の結晶核９が発生し、表面３の上には発生しない
（第７図（ｂ））。そこで領域７の表面を核形成面（S
NDL）、表面３を非核形成面（SNDS）と呼ぶ。核形成面
７に発生した核９をさらに成長させれば結晶粒10となり
（第７図（ｃ））、核形成面７の領域を越えて非核形成
面３の上にまで成長し、やがて隣の核形成面７′から成
長してきた結晶粒10′と接して粒界11が形成される。従
来、この結晶形成方法においては、核形成面７に非晶質
Si3N4、非核形成面３にSiO2を用い、CVD法によってSi単
結晶を複数個形成した例（上記論文参照）、および、Si
O2を非核形成面３とし、集束イオンビームによりSiイオ
ンを非核形成面３に注入し、核形成面７となる領域を形
成し、CVD法によりSi単結晶を複数個形成した例（1988
年第35回応用物理学関係連合講演会28p−Ｍ−９）が報
告されていた。
SOI（Silicon Over Insulator）技術の分野において
は、たとえば、表面材料間の核形成密度の差による選択
核形成に基づいた方法が提案されている（T.Yonehara e
t al.（1987） Extended Abstracts of the 19th SSDM.
191）。この結晶形成方法を第７図を用いて説明する。
まず第７図（ａ）に示すように核形成密度の小さい表面
３を持つ基体１上に、表面３よりも核形成密度の大きい
表面を持つ領域７を直径ａ、間隔ｂで配する。この基体
に所定の結晶形成処理を施すなら、領域７の表面にのみ
堆積物の結晶核９が発生し、表面３の上には発生しない
（第７図（ｂ））。そこで領域７の表面を核形成面（S
NDL）、表面３を非核形成面（SNDS）と呼ぶ。核形成面
７に発生した核９をさらに成長させれば結晶粒10となり
（第７図（ｃ））、核形成面７の領域を越えて非核形成
面３の上にまで成長し、やがて隣の核形成面７′から成
長してきた結晶粒10′と接して粒界11が形成される。従
来、この結晶形成方法においては、核形成面７に非晶質
Si3N4、非核形成面３にSiO2を用い、CVD法によってSi単
結晶を複数個形成した例（上記論文参照）、および、Si
O2を非核形成面３とし、集束イオンビームによりSiイオ
ンを非核形成面３に注入し、核形成面７となる領域を形
成し、CVD法によりSi単結晶を複数個形成した例（1988
年第35回応用物理学関係連合講演会28p−Ｍ−９）が報
告されていた。
しかしながら、これらの単結晶をその形成位置を制御
して形成する結晶形成法により、結晶粒を形成する際
に、前記従来例におけるCVD法のように気相の結晶成長
方法を用いた場合、以下に示すような問題が生じるた
め、半導体集積層回路、あるいは、その他の素子の形成
に著しい困難をきたす。
して形成する結晶形成法により、結晶粒を形成する際
に、前記従来例におけるCVD法のように気相の結晶成長
方法を用いた場合、以下に示すような問題が生じるた
め、半導体集積層回路、あるいは、その他の素子の形成
に著しい困難をきたす。
すなわち、CVD法などのような気相結晶成長法によ
り、核形成面に結晶核を発生させて結晶成長を行う場合
には、基板と水平方向の結晶成長速度（Vh）と垂直方向
の結晶成長速度（Vv）との比Vh／Vvが１に近く粒状の結
晶が形成されてしまい、上面に大きな凹凸があり、得ら
れた結晶上にそのままMOSトランジスタ、ダイオードな
どの素子を形成することはできない。このような素子を
形成するためには、結晶形成処理の後、さらに、エッチ
ング、あるいは、ポリッシングなどの平坦化工程を導入
し、前記結晶の上部を半分以上削り、平坦な上面を形成
する必要があり、工程増の問題、および、平坦化工程に
ともない堆積した結晶と堆積時間のむだという問題があ
った。しかも、前記平坦化工程に要する技術は、大面積
にわたる膜厚の制御と表面の平坦性の確保という２点に
おいて未だ技術的に確立していない。さらに、気相結晶
成長法のプロセス温度は800〜1100℃という高温のた
め、通常の廉価なガラスが使用できず、大面積化の要請
に対し、特にコストの点で大きな問題があった。
り、核形成面に結晶核を発生させて結晶成長を行う場合
には、基板と水平方向の結晶成長速度（Vh）と垂直方向
の結晶成長速度（Vv）との比Vh／Vvが１に近く粒状の結
晶が形成されてしまい、上面に大きな凹凸があり、得ら
れた結晶上にそのままMOSトランジスタ、ダイオードな
どの素子を形成することはできない。このような素子を
形成するためには、結晶形成処理の後、さらに、エッチ
ング、あるいは、ポリッシングなどの平坦化工程を導入
し、前記結晶の上部を半分以上削り、平坦な上面を形成
する必要があり、工程増の問題、および、平坦化工程に
ともない堆積した結晶と堆積時間のむだという問題があ
った。しかも、前記平坦化工程に要する技術は、大面積
にわたる膜厚の制御と表面の平坦性の確保という２点に
おいて未だ技術的に確立していない。さらに、気相結晶
成長法のプロセス温度は800〜1100℃という高温のた
め、通常の廉価なガラスが使用できず、大面積化の要請
に対し、特にコストの点で大きな問題があった。
一方、近年、非晶質絶縁物基板等の基板上に、Siなど
の非晶質半導体薄膜を数百から数千Å程度堆積し、たと
えば、N2中600℃程度で固相熱アニールすることによ
り、前記非晶質半導体薄膜が結晶化し、最大粒径が５μ
ｍ程度の多結晶薄膜になるという結晶性半導体薄膜の形
成方法が報告された。（T.Noguchi H.Hayashi.H.Ohshim
a.Polysilicon and Interfaces.Boston.1987,Mater.Re
s.Soc.Symp.Proc.vol.106（Elsevier Sscience Publish
ing.New York 1988）p.293）この方法により得られる結
晶の表面は、非晶質半導体薄膜表面の平坦さを維持する
ので、表面を平坦化処理する必要がない。したがって、
該多結晶薄膜上にMOSトランジスタやダイオードのよう
な素子を平坦化工程を必要とすることなく形成すること
が可能である。しかも、プロセス温度が低いため、たと
えば、廉価な低融点ガラスが使用可能である。しかし、
該結晶形成方法においては、結晶粒径こそ通常のLPCVD
法による多結晶シリコンなどに比べ大きいものの、結晶
粒界の位置が制御されていないために、以下に示すよう
な問題点がある。
の非晶質半導体薄膜を数百から数千Å程度堆積し、たと
えば、N2中600℃程度で固相熱アニールすることによ
り、前記非晶質半導体薄膜が結晶化し、最大粒径が５μ
ｍ程度の多結晶薄膜になるという結晶性半導体薄膜の形
成方法が報告された。（T.Noguchi H.Hayashi.H.Ohshim
a.Polysilicon and Interfaces.Boston.1987,Mater.Re
s.Soc.Symp.Proc.vol.106（Elsevier Sscience Publish
ing.New York 1988）p.293）この方法により得られる結
晶の表面は、非晶質半導体薄膜表面の平坦さを維持する
ので、表面を平坦化処理する必要がない。したがって、
該多結晶薄膜上にMOSトランジスタやダイオードのよう
な素子を平坦化工程を必要とすることなく形成すること
が可能である。しかも、プロセス温度が低いため、たと
えば、廉価な低融点ガラスが使用可能である。しかし、
該結晶形成方法においては、結晶粒径こそ通常のLPCVD
法による多結晶シリコンなどに比べ大きいものの、結晶
粒界の位置が制御されていないために、以下に示すよう
な問題点がある。
すなわち、上記方法は、非晶質層を、その非晶質材料
の核発生臨界温度付近（たとえば、非晶質Siであれば60
0℃付近）でアニールし、非晶質体中に発生した「結晶
核」より固相成長させ、非晶質体を結晶化する方法であ
る。この方法では非晶質体が完全に結晶化してしまうま
では新たな核形成が生じ続ける。したがって、初期に形
成された結晶核が固相成長している間にも新たな結晶核
が次々と発生してしまう。そのため、グレインサイズ
も、最大粒径５μｍ程度が可能なだけで、素子の集積化
にともなって、要請される高速化には不十分であった。
さらに、第６図のように、できあがった多結晶膜には遅
い時刻に発生した結晶核に起因する平均粒径に比してか
なり小さいグレインが多数含まれることになり、グレイ
ンサイズに大きなばらつきを生じていた。そのうえ、グ
レインの位置もランダムであるために、MOSトランジス
タなどの電子素子の能動領域に含まれる粒界の数は制御
できない。また、キャリア移動度、あるいは、閾値電圧
などの素子特性は素子の能動領域に含まれる結晶粒界の
数により、大きく変化するため、上記方法により結晶化
した膜上に電子素子などを形成すると、膜中のグレイン
サイズのばらつきが大きいために素子の特性に大きなば
らつきを生じ、たとえば、集積回路等を形成する際に素
子間の特性差が克服し難く、実用上大きな障害となって
いた。
の核発生臨界温度付近（たとえば、非晶質Siであれば60
0℃付近）でアニールし、非晶質体中に発生した「結晶
核」より固相成長させ、非晶質体を結晶化する方法であ
る。この方法では非晶質体が完全に結晶化してしまうま
では新たな核形成が生じ続ける。したがって、初期に形
成された結晶核が固相成長している間にも新たな結晶核
が次々と発生してしまう。そのため、グレインサイズ
も、最大粒径５μｍ程度が可能なだけで、素子の集積化
にともなって、要請される高速化には不十分であった。
さらに、第６図のように、できあがった多結晶膜には遅
い時刻に発生した結晶核に起因する平均粒径に比してか
なり小さいグレインが多数含まれることになり、グレイ
ンサイズに大きなばらつきを生じていた。そのうえ、グ
レインの位置もランダムであるために、MOSトランジス
タなどの電子素子の能動領域に含まれる粒界の数は制御
できない。また、キャリア移動度、あるいは、閾値電圧
などの素子特性は素子の能動領域に含まれる結晶粒界の
数により、大きく変化するため、上記方法により結晶化
した膜上に電子素子などを形成すると、膜中のグレイン
サイズのばらつきが大きいために素子の特性に大きなば
らつきを生じ、たとえば、集積回路等を形成する際に素
子間の特性差が克服し難く、実用上大きな障害となって
いた。
［課題を解決するための手段］ 本発明の半導体装置は、基板上に非晶質体を形成し、
該非晶質体の所望の位置に、後に行われる第１の熱処理
を施した場合に単一の結晶が形成されるに十分微小な領
域を設け、前記領域以外の非晶質体に前記非晶質体を構
成する元素のイオンを注入した後、第１の温度で第１の
熱処理を施すことで、前記領域に単一の結晶を形成し、
前記第１の温度よりも低い第２の温度で第２の熱処理を
施すことにより前記単一の結晶を起点として結晶を成長
させることを特徴とする。
該非晶質体の所望の位置に、後に行われる第１の熱処理
を施した場合に単一の結晶が形成されるに十分微小な領
域を設け、前記領域以外の非晶質体に前記非晶質体を構
成する元素のイオンを注入した後、第１の温度で第１の
熱処理を施すことで、前記領域に単一の結晶を形成し、
前記第１の温度よりも低い第２の温度で第２の熱処理を
施すことにより前記単一の結晶を起点として結晶を成長
させることを特徴とする。
（実施態様例） 以下、第１図および第２図を用いて本発明による結晶
性半導体薄膜の形成方法を説明する。
性半導体薄膜の形成方法を説明する。
I.まず、基体１上に非晶質体12を形成する。
（１） 基体１は、その後の熱処理工程、あるいは、素
子の形成工程に適していればいかなる材料でも構わな
い。例を挙げると、シリコンウエハ、石英基板、ガラス
基板などがある。
子の形成工程に適していればいかなる材料でも構わな
い。例を挙げると、シリコンウエハ、石英基板、ガラス
基板などがある。
そのうえに、非晶質体12を堆積する。非晶質体12の形
成方法は、電子ビーム加熱の真空蒸着や減圧CVD法によ
る方法、プラズマCVD法などのほか、あらかじめ堆積し
た多結晶体に該多結晶体を構成する元素をイオン注入す
ることにより非晶質化するという方法でも構わない（第
１図（ａ））。
成方法は、電子ビーム加熱の真空蒸着や減圧CVD法によ
る方法、プラズマCVD法などのほか、あらかじめ堆積し
た多結晶体に該多結晶体を構成する元素をイオン注入す
ることにより非晶質化するという方法でも構わない（第
１図（ａ））。
（２） 続いて、非晶質体12の核形成を起こしたい複数
個の所望の領域14を残して、その他の領域13の表面から
前記非晶質体12を構成する元素をイオン注入する。この
注入は、領域14にイオン注入のマスクとしてレジストな
どをパターニングしてもよいし、あるいは、その他の方
法によりマスクをしてもよい。イオン注入しない領域14
の大きさは熱処理によって、結晶が１つだけ形成される
大きさであればよい。イオン注入しない領域14の大きさ
は、熱処理において形成される結晶核の密度によって決
まるが、望ましくは５μｍ以下、より望ましくは２μｍ
以下とし、結晶核の密度を制御するのが好ましい（第１
図（ｂ））。
個の所望の領域14を残して、その他の領域13の表面から
前記非晶質体12を構成する元素をイオン注入する。この
注入は、領域14にイオン注入のマスクとしてレジストな
どをパターニングしてもよいし、あるいは、その他の方
法によりマスクをしてもよい。イオン注入しない領域14
の大きさは熱処理によって、結晶が１つだけ形成される
大きさであればよい。イオン注入しない領域14の大きさ
は、熱処理において形成される結晶核の密度によって決
まるが、望ましくは５μｍ以下、より望ましくは２μｍ
以下とし、結晶核の密度を制御するのが好ましい（第１
図（ｂ））。
II.続いて、熱処理工程について説明する。本発明者
は、非晶質シリコン薄膜の固相結晶化に関する実験より
以下のような知見を得た。
は、非晶質シリコン薄膜の固相結晶化に関する実験より
以下のような知見を得た。
減圧CVD法などの方法により形成された粒径10Å〜
数百Åの多結晶シリコン薄膜にシリコンイオンを注入し
て形成された非晶質体を長時間アニールしたところ、
（シリコンイオンの注入量により相対的に変化する
が、）第３図のように600℃前後の温度を臨界温度Tcと
してそれより高い温度では結晶が発生し、その結晶を起
点とし、結晶成長するが（領域Ａ）、温度をTcより下げ
ると、200時間の熱処理によっても結晶は全く形成され
なくなった。しかし、領域Ｂの温度範囲においても、あ
らかじめ結晶を非晶質体中に存在させるか、あるいは、
固相結晶成長の起点となるような結晶体を非晶質体と接
して存在させれば、それを起点として結晶成長は進むこ
とが明らかになった。さらに、領域Ｃのように温度を低
くすれば、もはや結晶成長は進行しなかった。上記のよ
うな現象は、結晶成長、あるいは、核形成の活性化エネ
ルギーに差があることに起因していると考えられる。す
なわち、核形成の活性化エネルギーの方が結晶核成長の
それに比べやや高いためであると考えられる。
数百Åの多結晶シリコン薄膜にシリコンイオンを注入し
て形成された非晶質体を長時間アニールしたところ、
（シリコンイオンの注入量により相対的に変化する
が、）第３図のように600℃前後の温度を臨界温度Tcと
してそれより高い温度では結晶が発生し、その結晶を起
点とし、結晶成長するが（領域Ａ）、温度をTcより下げ
ると、200時間の熱処理によっても結晶は全く形成され
なくなった。しかし、領域Ｂの温度範囲においても、あ
らかじめ結晶を非晶質体中に存在させるか、あるいは、
固相結晶成長の起点となるような結晶体を非晶質体と接
して存在させれば、それを起点として結晶成長は進むこ
とが明らかになった。さらに、領域Ｃのように温度を低
くすれば、もはや結晶成長は進行しなかった。上記のよ
うな現象は、結晶成長、あるいは、核形成の活性化エネ
ルギーに差があることに起因していると考えられる。す
なわち、核形成の活性化エネルギーの方が結晶核成長の
それに比べやや高いためであると考えられる。
第３図の領域Ａに含まれる温度でのアニールを行っ
た場合に得られる結晶化した膜の平均粒径はアニール温
度の上昇にともない小さくなっていた。すなわち、非晶
質薄膜中に形成された核の密度が第４図に示すように温
度の上昇にともない高くなった。これは、温度の上昇に
より、非晶質体に与えられる熱エネルギーが増して、核
形成頻度が高くなることに基づく。また、結晶核の密度
は非晶質シリコンを多結晶体にシリコンをイオン注入す
ることにより形成する際に注入するシリコンのdose量を
増やすことによっても小さくなる（第５図）。また、イ
オン注入により、多結晶体を非晶質化する場合には、注
入量により、非晶質体中の長距離秩序の残留度が異なっ
てくるとも考えられている。
た場合に得られる結晶化した膜の平均粒径はアニール温
度の上昇にともない小さくなっていた。すなわち、非晶
質薄膜中に形成された核の密度が第４図に示すように温
度の上昇にともない高くなった。これは、温度の上昇に
より、非晶質体に与えられる熱エネルギーが増して、核
形成頻度が高くなることに基づく。また、結晶核の密度
は非晶質シリコンを多結晶体にシリコンをイオン注入す
ることにより形成する際に注入するシリコンのdose量を
増やすことによっても小さくなる（第５図）。また、イ
オン注入により、多結晶体を非晶質化する場合には、注
入量により、非晶質体中の長距離秩序の残留度が異なっ
てくるとも考えられている。
以上、の知見に基づき第２図に示す熱処理を行
う。
う。
（１） 初期の時刻t1までの熱処理においては、結晶化
初期の一定時間だけ熱処理温度をTaにする。このTaは、
第２図において前記イオン注入のなされていない領域に
対しては、結晶が発生し、成長する範囲に、かつイオン
注入のなされた領域に対しては第３図の領域Ｂの範囲に
含まれるような熱処理温度である。このような温度Taが
存在することは第３図および第５図より明らかである。
このように熱処理温度を設定することにより核形成の起
こる領域を制限し、非晶質体中に形成される結晶核の位
置を制御する（第１図（ｂ））。このときの熱処理温
度、あるいは、非晶質体に注入されているイオンの量を
制御することで、結晶核が所望の位置に１つだけ形成さ
れるようにすることができる（第１図（ｃ））。
初期の一定時間だけ熱処理温度をTaにする。このTaは、
第２図において前記イオン注入のなされていない領域に
対しては、結晶が発生し、成長する範囲に、かつイオン
注入のなされた領域に対しては第３図の領域Ｂの範囲に
含まれるような熱処理温度である。このような温度Taが
存在することは第３図および第５図より明らかである。
このように熱処理温度を設定することにより核形成の起
こる領域を制限し、非晶質体中に形成される結晶核の位
置を制御する（第１図（ｂ））。このときの熱処理温
度、あるいは、非晶質体に注入されているイオンの量を
制御することで、結晶核が所望の位置に１つだけ形成さ
れるようにすることができる（第１図（ｃ））。
（２） 時刻t1までに形成された位置の制御された結晶
核をt1以後、さらに結晶成長させる。前記結晶からの結
晶成長により前記非晶質体全体が結晶化するまでに前記
非晶質体中に新たな結晶発生が起こらないように、時刻
t1以降の熱処理は、その温度が第３図における領域Ｂに
含まれる温度Taに設定して前記結晶核を起点とする結晶
成長を行い所望の粒径に成長する時刻t2まで熱処理を行
う（第１図（ｄ））。結晶成長を結晶が隣接する結晶と
ぶつかりあうまで行うと、結晶粒界はこれら結晶の成長
の起点となった結晶核同士を結ぶ線分の中線上に形成さ
れる。したがって、結晶粒界の位置を制御することは可
能である。
核をt1以後、さらに結晶成長させる。前記結晶からの結
晶成長により前記非晶質体全体が結晶化するまでに前記
非晶質体中に新たな結晶発生が起こらないように、時刻
t1以降の熱処理は、その温度が第３図における領域Ｂに
含まれる温度Taに設定して前記結晶核を起点とする結晶
成長を行い所望の粒径に成長する時刻t2まで熱処理を行
う（第１図（ｄ））。結晶成長を結晶が隣接する結晶と
ぶつかりあうまで行うと、結晶粒界はこれら結晶の成長
の起点となった結晶核同士を結ぶ線分の中線上に形成さ
れる。したがって、結晶粒界の位置を制御することは可
能である。
このようにして、結晶の位置と粒径、および、粒界の
位置の制御された結晶群が形成できる（第１図
（ｅ））。
位置の制御された結晶群が形成できる（第１図
（ｅ））。
前記、イオン注入のなされない領域14を第１図（ｂ）
のように格子点状に配置して、結晶成長を行うと、本発
明により形成される結晶は第１図（ｅ）のように単結晶
粒が規則正しく並び、内部に結晶粒界を含まない素子の
形成が容易である。
のように格子点状に配置して、結晶成長を行うと、本発
明により形成される結晶は第１図（ｅ）のように単結晶
粒が規則正しく並び、内部に結晶粒界を含まない素子の
形成が容易である。
［実施例］ （実施例１） 以下、本発明に基づいて結晶粒径と粒界位置とが制御
されたところの多結晶シリコン薄膜を形成した実施例２
を示す。
されたところの多結晶シリコン薄膜を形成した実施例２
を示す。
（１） まず、石英基板を基体とし、その表面にSiH4を
用いた減圧CVD法により温度550℃で非晶質シリコン膜を
1000Åほど堆積した。
用いた減圧CVD法により温度550℃で非晶質シリコン膜を
1000Åほど堆積した。
（２） 次に、非晶質化されたシリコン膜表面に通常の
半導体プロセスにおけるフォトリソグラフィー工程によ
り、レジストを１辺１μｍの正方形が８μｍ間隔の格子
点状になるように配置した。
半導体プロセスにおけるフォトリソグラフィー工程によ
り、レジストを１辺１μｍの正方形が８μｍ間隔の格子
点状になるように配置した。
（３） Si+イオンをレジストで覆われていない領域に
のみ５×1015／cm-2で注入した。その後、レジストを剥
離した。
のみ５×1015／cm-2で注入した。その後、レジストを剥
離した。
（４） 前記の基体を窒素雰囲気中630℃で15時間加熱
処理した。この基体を取り出して光学顕微鏡で観察した
結果、前記非晶質シリコン薄膜中にはイオンの注入され
ていない領域にだけそれぞれ１個ずつの結晶が観察され
た。
処理した。この基体を取り出して光学顕微鏡で観察した
結果、前記非晶質シリコン薄膜中にはイオンの注入され
ていない領域にだけそれぞれ１個ずつの結晶が観察され
た。
（５） （４）の加熱処理に続いて、前記基体を窒素雰
囲気中580℃で、さらに100時間加熱処理した。この基体
を透過型電子顕微鏡で観察した結果、前記非晶質シリコ
ン膜中では、前記Si結晶を起点として、結晶が固相成長
し、粒径がおよそ８μｍの結晶粒によって基体表面が覆
われており、非晶質のままの領域は観察されなかった。
囲気中580℃で、さらに100時間加熱処理した。この基体
を透過型電子顕微鏡で観察した結果、前記非晶質シリコ
ン膜中では、前記Si結晶を起点として、結晶が固相成長
し、粒径がおよそ８μｍの結晶粒によって基体表面が覆
われており、非晶質のままの領域は観察されなかった。
（６） このようにして形成したシリコン多結晶膜上に
通常の半導体プロセスを用いて、多数のMOSトランジス
タを１つの結晶粒内にチャネル部が含まれるようにして
作成した。このうち、100個のトランジスタのモビリテ
ィはチャネル長３μｍの場合平均190cm2/V・secで、閾
値電圧のばらつきは平均値に対して±320mV程度で従来
の単一の温度での固相再結晶化による多結晶シリコン上
のMOSトランジスタ（チャネルの長さ10μｍ）における
モビリティ110cm2/V・secよりも高速で、しかも、閾値
のばらつき±500mVに比べて低くなった。これより、多
結晶膜を構成する結晶粒の大きさが均一で、しかも、結
晶粒界の位置を制御することにより、粒界の含まれない
素子をも作成することが可能になり、素子間の特性差は
少なく、しかも、特性のよい素子が形成できることが明
らかになった。
通常の半導体プロセスを用いて、多数のMOSトランジス
タを１つの結晶粒内にチャネル部が含まれるようにして
作成した。このうち、100個のトランジスタのモビリテ
ィはチャネル長３μｍの場合平均190cm2/V・secで、閾
値電圧のばらつきは平均値に対して±320mV程度で従来
の単一の温度での固相再結晶化による多結晶シリコン上
のMOSトランジスタ（チャネルの長さ10μｍ）における
モビリティ110cm2/V・secよりも高速で、しかも、閾値
のばらつき±500mVに比べて低くなった。これより、多
結晶膜を構成する結晶粒の大きさが均一で、しかも、結
晶粒界の位置を制御することにより、粒界の含まれない
素子をも作成することが可能になり、素子間の特性差は
少なく、しかも、特性のよい素子が形成できることが明
らかになった。
（実施例２） 以下、本発明に基づき複数のSi結晶粒を形成した実施
例１を示す。
例１を示す。
（１） まず、ガラス基板を基体とし、siH4を用いた減
圧CVD法により多結晶シリコン膜を1000Åほど堆積し
た。
圧CVD法により多結晶シリコン膜を1000Åほど堆積し
た。
（２） Si+イオンを５×1015／cm-2で多結晶シリコン
膜に注入し非晶質化した。
膜に注入し非晶質化した。
（３） 次に、非晶質化されたシリコン膜表面に通常の
半導体プロセスにおけるフォトリソグラフィー工程によ
り、レジストを１辺２μｍの正方形が10μｍ間隔の格子
点状になるように配置した。
半導体プロセスにおけるフォトリソグラフィー工程によ
り、レジストを１辺２μｍの正方形が10μｍ間隔の格子
点状になるように配置した。
（４） 再び、Si+イオンをレジストで覆われていない
領域にのみ加速電圧70keVで５×1015／cm-2で注入し
た。その後、レジストを剥離した。
領域にのみ加速電圧70keVで５×1015／cm-2で注入し
た。その後、レジストを剥離した。
（５） 前記の基体を窒素雰囲気中655℃で、15時間加
熱処理した。この基体を電子顕微鏡で観察した結果、前
記の非晶質シリコン薄膜中にはイオンの注入されていな
い領域にのみそれぞれ１個ずつの結晶が観察された。
熱処理した。この基体を電子顕微鏡で観察した結果、前
記の非晶質シリコン薄膜中にはイオンの注入されていな
い領域にのみそれぞれ１個ずつの結晶が観察された。
（６） （５）の加熱処理に続いて、前記の基本を窒素
雰囲気中580℃で、120時間加熱処理した。この基体を透
過型電子顕微鏡で観察した結果、前記の非晶質シリコン
膜中では前記Si結晶核を起点として、結晶が固相成長
し、粒径がおよそ10μｍの結晶粒によって、基体表面が
覆われており、非晶質のままの領域は観察されなかっ
た。
雰囲気中580℃で、120時間加熱処理した。この基体を透
過型電子顕微鏡で観察した結果、前記の非晶質シリコン
膜中では前記Si結晶核を起点として、結晶が固相成長
し、粒径がおよそ10μｍの結晶粒によって、基体表面が
覆われており、非晶質のままの領域は観察されなかっ
た。
（７） このようにして形成したシリコン多結晶膜上に
通常の半導体ブロセスを用いて、多数のMOSトランジス
タをそれぞれのチャネル部が１つの結晶粒内に含まれ、
素子を粒界が横切らないようにして作成した。この内10
0個のトランジスタ（チャネル長３μｍ）のモビリティ
は200cm2/V・secで、閾値電圧のばらつきは平均値に対
して±310mV程度で、従来の単一の温度での固相再結晶
化による多結晶シリコン上のMOSトランジスタ（チャネ
ルの長さ10μｍ）におけるモビリティ110cm2/V・secよ
りも高速で、閾値のばらつき±500mVに比べ低くなっ
た。これは、結晶性薄膜を構成するグレインの平均粒径
が大きくなり、かつ、粒界位置を制御して形成すること
が可能になったことによる。
通常の半導体ブロセスを用いて、多数のMOSトランジス
タをそれぞれのチャネル部が１つの結晶粒内に含まれ、
素子を粒界が横切らないようにして作成した。この内10
0個のトランジスタ（チャネル長３μｍ）のモビリティ
は200cm2/V・secで、閾値電圧のばらつきは平均値に対
して±310mV程度で、従来の単一の温度での固相再結晶
化による多結晶シリコン上のMOSトランジスタ（チャネ
ルの長さ10μｍ）におけるモビリティ110cm2/V・secよ
りも高速で、閾値のばらつき±500mVに比べ低くなっ
た。これは、結晶性薄膜を構成するグレインの平均粒径
が大きくなり、かつ、粒界位置を制御して形成すること
が可能になったことによる。
［発明の効果］ 以上から明らかになったように、本発明に係わる結晶
性薄膜の形成方法は次のような効果を有する。
性薄膜の形成方法は次のような効果を有する。
本発明に係わる半導体多結晶薄膜の形成方法によれ
ば、所望の粒径（従来よりも大粒径が可能）で、結晶粒
界の位置の制御された結晶による結晶性半導体薄膜が得
られるので、従来よりも格段に素子数が多くても特性が
ばらつかず、特性も良好な集積回路の形成が可能とな
る。
ば、所望の粒径（従来よりも大粒径が可能）で、結晶粒
界の位置の制御された結晶による結晶性半導体薄膜が得
られるので、従来よりも格段に素子数が多くても特性が
ばらつかず、特性も良好な集積回路の形成が可能とな
る。
また、本発明に係わる結晶性薄膜の形成方法は、従来
のプラズマCVDのプロセスに比べ、はるかに低温で処理
可能なので、ガラスなどの安価な基板の上にも高速素子
を形成することが可能である。
のプラズマCVDのプロセスに比べ、はるかに低温で処理
可能なので、ガラスなどの安価な基板の上にも高速素子
を形成することが可能である。
第１図は本発明による半導体多結晶薄膜の形成方法を説
明するための工程図である。第２図は本発明による半導
体多結晶薄膜の熱処理形成工程を説明する工程図であ
る。第３図は非晶質体の熱処理による結晶化において、
熱処理温度をイオン注入量に対し、結晶核からの結晶成
長の生じる領域の関係を説明するグラフである。第４図
は熱処理温度と非晶質体中に形成された結晶核の密度の
関係を説明するグラフである。第５図はイオン注入のdo
se量と熱処理により形成される結晶核の密度の関係を説
明するグラフである。第６図は従来の技術による多結晶
薄膜の粒径分布図である。第７図は従来の技術による結
晶性半導体薄膜の形成方法を説明する工程図である。 （符号の説明） １……基体、３……非核形成面、７……核形成面、９…
…結晶核、10……結晶粒、11……結晶粒界、12……非晶
質体、13……さらなるイオン注入をなされた非晶質領
域、14……イオン注入されない領域。
明するための工程図である。第２図は本発明による半導
体多結晶薄膜の熱処理形成工程を説明する工程図であ
る。第３図は非晶質体の熱処理による結晶化において、
熱処理温度をイオン注入量に対し、結晶核からの結晶成
長の生じる領域の関係を説明するグラフである。第４図
は熱処理温度と非晶質体中に形成された結晶核の密度の
関係を説明するグラフである。第５図はイオン注入のdo
se量と熱処理により形成される結晶核の密度の関係を説
明するグラフである。第６図は従来の技術による多結晶
薄膜の粒径分布図である。第７図は従来の技術による結
晶性半導体薄膜の形成方法を説明する工程図である。 （符号の説明） １……基体、３……非核形成面、７……核形成面、９…
…結晶核、10……結晶粒、11……結晶粒界、12……非晶
質体、13……さらなるイオン注入をなされた非晶質領
域、14……イオン注入されない領域。
Claims (3)
- 【請求項１】基板上に非晶質体を形成し、該非晶質体の
所望の位置に、後に行われる第１の熱処理を施した場合
に単一の結晶が形成されるに十分微小な領域を設け、前
記領域以外の非晶質体に前記非晶質体を構成する元素の
イオンを注入した後、第１の温度で第１の熱処理を施す
ことで、前記領域に単一の結晶を形成し、前記第１の温
度よりも低い第２の温度で第２の熱処理を施すことによ
り前記単一の結晶を起点として結晶を成長させることを
特徴とする結晶性半導体薄膜の形成方法。 - 【請求項２】前記非晶質体は、多結晶体に該多結晶体を
構成する元素をイオン注入することにより非晶質化して
形成されるか、もしくは気相法を用いて堆積した非晶質
体であることを特徴とする特許請求の範囲第１項に記載
の結晶性半導体薄膜の形成方法。 - 【請求項３】前記非晶質体は、シリコンからなることを
特徴とする特許請求の範囲第１項に記載の結晶性半導体
薄膜の形成方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8110389A JP2680114B2 (ja) | 1989-03-31 | 1989-03-31 | 結晶性半導体薄膜の形成方法 |
| EP90303479A EP0390607B1 (en) | 1989-03-31 | 1990-03-30 | Process for forming crystalline semiconductor film |
| DE69031880T DE69031880T2 (de) | 1989-03-31 | 1990-03-30 | Verfahren zur Herstellung eines halbleitenden kristallinen Filmes |
| US07/790,083 US5290712A (en) | 1989-03-31 | 1991-11-13 | Process for forming crystalline semiconductor film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8110389A JP2680114B2 (ja) | 1989-03-31 | 1989-03-31 | 結晶性半導体薄膜の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02260522A JPH02260522A (ja) | 1990-10-23 |
| JP2680114B2 true JP2680114B2 (ja) | 1997-11-19 |
Family
ID=13737050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8110389A Expired - Fee Related JP2680114B2 (ja) | 1989-03-31 | 1989-03-31 | 結晶性半導体薄膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2680114B2 (ja) |
-
1989
- 1989-03-31 JP JP8110389A patent/JP2680114B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02260522A (ja) | 1990-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5531182A (en) | Method of making a semiconductor thin-film | |
| JP2695488B2 (ja) | 結晶の成長方法 | |
| EP0472970B1 (en) | Process for growing crystalline thin film | |
| JPH02191320A (ja) | 結晶物品及びその形成方法 | |
| JPH08102543A (ja) | 結晶化方法及びこれを用いた薄膜トランジスタの製造方法 | |
| JPH03290924A (ja) | 結晶性シリコン膜の製造方法および結晶性シリコン半導体の製造方法 | |
| JPH02260524A (ja) | 結晶性半導体膜及びその形成方法 | |
| JP2680114B2 (ja) | 結晶性半導体薄膜の形成方法 | |
| JPS5856406A (ja) | 半導体膜の製造方法 | |
| JP2695466B2 (ja) | 結晶成長方法 | |
| JPH0329316A (ja) | 半導体薄膜の形成方法 | |
| JPH03104210A (ja) | 半導体装置の製造方法 | |
| JPH059099A (ja) | 結晶の成長方法 | |
| JP2766315B2 (ja) | 半導体の製造法 | |
| EP0390607B1 (en) | Process for forming crystalline semiconductor film | |
| JPH0547660A (ja) | 半導体薄膜の固相成長方法 | |
| JP2603351B2 (ja) | 結晶成長方法及び該方法によって得られた結晶物品 | |
| JPH02188499A (ja) | 結晶粒径の大きい多結晶シリコン膜の製法 | |
| JP2695462B2 (ja) | 結晶性半導体膜及びその形成方法 | |
| JP2833878B2 (ja) | 半導体薄膜の形成方法 | |
| JPH059089A (ja) | 結晶の成長方法 | |
| JPH03120715A (ja) | 結晶成長方法および結晶物品 | |
| CA2071192C (en) | Method for forming a seed and a semiconductor film using said seed | |
| JPH04373171A (ja) | 半導体素子の作製方法 | |
| JPH02143414A (ja) | 単結晶膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |