JPH02260524A - 結晶性半導体膜及びその形成方法 - Google Patents
結晶性半導体膜及びその形成方法Info
- Publication number
- JPH02260524A JPH02260524A JP8169789A JP8169789A JPH02260524A JP H02260524 A JPH02260524 A JP H02260524A JP 8169789 A JP8169789 A JP 8169789A JP 8169789 A JP8169789 A JP 8169789A JP H02260524 A JPH02260524 A JP H02260524A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous
- semiconductor film
- heat treatment
- region
- crystalline semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 230000015572 biosynthetic process Effects 0.000 title claims description 3
- 239000013078 crystal Substances 0.000 claims abstract description 35
- 238000010438 heat treatment Methods 0.000 claims abstract description 17
- 230000008018 melting Effects 0.000 claims abstract description 11
- 238000002844 melting Methods 0.000 claims abstract description 11
- 239000007790 solid phase Substances 0.000 claims abstract description 10
- 239000000126 substance Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 28
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 239000000654 additive Substances 0.000 claims description 2
- 230000000996 additive effect Effects 0.000 claims description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 14
- 239000000758 substrate Substances 0.000 abstract description 11
- 238000002425 crystallisation Methods 0.000 abstract description 5
- 230000008025 crystallization Effects 0.000 abstract description 5
- 239000012535 impurity Substances 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 230000001939 inductive effect Effects 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 230000006911 nucleation Effects 0.000 description 16
- 238000010899 nucleation Methods 0.000 description 16
- 239000010408 film Substances 0.000 description 13
- 239000010409 thin film Substances 0.000 description 7
- 238000009826 distribution Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 239000012071 phase Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- -1 SL ions Chemical class 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000004627 transmission electron microscopy Methods 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は結晶性半導体膜の形成方法に関し、詳しくは単
結晶半導体膜或いは単結晶が粒界位置制御されて配列し
ている結晶性半導体膜に関する。
結晶半導体膜或いは単結晶が粒界位置制御されて配列し
ている結晶性半導体膜に関する。
[従来の技術]
異種基板上にSi薄膜を成長させるとき基板が単結晶の
場合上層のSLはへテロエピタキシャル成長して単結晶
構造をとる。例えばサファイヤ基板上にはSiはエピタ
キシャル成長することは良(知られている。
場合上層のSLはへテロエピタキシャル成長して単結晶
構造をとる。例えばサファイヤ基板上にはSiはエピタ
キシャル成長することは良(知られている。
基板が非晶質の場合、上層の構造は非晶質か良くて多結
晶となる。多結晶薄膜の粒径拡大法としては溶融再結晶
化法が報告されている。
晶となる。多結晶薄膜の粒径拡大法としては溶融再結晶
化法が報告されている。
又、更に進んだ考えとして、核形成位置を制御すること
によって、所望の位置に、所望の大きさの単結晶を形成
しようとする技術或いは所定の位置に粒界位置を規定す
る技術として、選択核形成法が報告されている(米原隆
夫、西垣有二、水谷英正、応用物理vo1.57 NO
,9,p、1387゜1988) 。
によって、所望の位置に、所望の大きさの単結晶を形成
しようとする技術或いは所定の位置に粒界位置を規定す
る技術として、選択核形成法が報告されている(米原隆
夫、西垣有二、水谷英正、応用物理vo1.57 NO
,9,p、1387゜1988) 。
[発明が解決しようとしている課題]
報告されている選択核形成法は、単一核が発生する程充
分に微細に人工核形成サイト5isN4を非核形成表面
5insに配した基板上に化学気相法によってSLを堆
積する。すると、SLの単一単結晶種が該人工核形成サ
イト上に形成され、やがて、人工核形成サイトの中間点
に粒界が形成される6発生した核の表面、及び連続とな
った膜表面には、結晶成長速度の特異におそい面がファ
セットとして形成されかなりの凹凸が形成され、素子化
する際には、ラッピングとポリシェニング(研磨法)に
よって表面を平坦にする必要がある。
分に微細に人工核形成サイト5isN4を非核形成表面
5insに配した基板上に化学気相法によってSLを堆
積する。すると、SLの単一単結晶種が該人工核形成サ
イト上に形成され、やがて、人工核形成サイトの中間点
に粒界が形成される6発生した核の表面、及び連続とな
った膜表面には、結晶成長速度の特異におそい面がファ
セットとして形成されかなりの凹凸が形成され、素子化
する際には、ラッピングとポリシェニング(研磨法)に
よって表面を平坦にする必要がある。
−搬の研磨法は、1μm以下の膜厚を残して大面積を均
一に研磨することは、容易ではなく、工程が増加すると
いう点に於いて、生産性にも問題がある。
一に研磨することは、容易ではなく、工程が増加すると
いう点に於いて、生産性にも問題がある。
従って、本発明の目的は、単結晶半導体膜或いは単結晶
が粒界位置制御されて配列している結晶性半導体膜の形
成方法を提供することにある。本発明の他の目的は、膜
の表面が平坦で研磨等の工程を要しない結晶性半導体膜
の形成方法を提供することにある。
が粒界位置制御されて配列している結晶性半導体膜の形
成方法を提供することにある。本発明の他の目的は、膜
の表面が平坦で研磨等の工程を要しない結晶性半導体膜
の形成方法を提供することにある。
[課題を解決するための手段]
本発明に従って、非晶質半導体の膜に、該半導体より融
点の低い物質を添加した添加領域を設けた後、該半導体
の融点未満の温度で加熱処理することにより固相で結晶
成長させることを特徴とする結晶性半導体膜の形成方法
、及び該方法により得られた結晶性半導体膜が提供され
る。
点の低い物質を添加した添加領域を設けた後、該半導体
の融点未満の温度で加熱処理することにより固相で結晶
成長させることを特徴とする結晶性半導体膜の形成方法
、及び該方法により得られた結晶性半導体膜が提供され
る。
非晶質Siを固相で成長させ数μmもの大粒径の多結晶
薄膜を得る技術は既に知られている(T、Noguch
i、T、Oshima and H,Hayashi、
Po1ysili−con and Interfac
es、Boston 19g?、MaterialsR
esearch 5ociety Symposium
Proceedingvol、106 (Elsev
ier 5cience Publishing、Ne
wYork p293.198g)) 、 Lかしなが
ら、非晶質Si中の核形成はランダムな位置に発生し、
核の成長の後に結晶粒同志が衝突して粒界が生ずるが、
その粒界位も当然のことながらランダムな位置となり制
御できるものではない、事実、Si!注入を行い多結晶
Si層を非晶質化したのち600℃程度の熱処理を行う
と最大5μmもの大粒径の多結晶層が得られるが、その
粒径分布は広く1μm〜5μmに分布しており、素子作
製上この分布は素子特性のバラツキとなって表出するこ
とになり実用上、多大の困難となる。
薄膜を得る技術は既に知られている(T、Noguch
i、T、Oshima and H,Hayashi、
Po1ysili−con and Interfac
es、Boston 19g?、MaterialsR
esearch 5ociety Symposium
Proceedingvol、106 (Elsev
ier 5cience Publishing、Ne
wYork p293.198g)) 、 Lかしなが
ら、非晶質Si中の核形成はランダムな位置に発生し、
核の成長の後に結晶粒同志が衝突して粒界が生ずるが、
その粒界位も当然のことながらランダムな位置となり制
御できるものではない、事実、Si!注入を行い多結晶
Si層を非晶質化したのち600℃程度の熱処理を行う
と最大5μmもの大粒径の多結晶層が得られるが、その
粒径分布は広く1μm〜5μmに分布しており、素子作
製上この分布は素子特性のバラツキとなって表出するこ
とになり実用上、多大の困難となる。
本発明はこの粒径分布を低減させるために、固相中で核
発生位置を制御し、その結果、粒界位置を規定しようと
いうものである。
発生位置を制御し、その結果、粒界位置を規定しようと
いうものである。
以下、本発明の詳細な説明する。
まず、非晶質半導体の膜の表面或いは内部に、該半導体
より融点の低い物質を添加し添加領域を設ける。非晶質
半導体と該半導体より融点の低い物質の組合わせとして
は、シリコン(SL)とスズ(Sn)が、SnがSiの
中性不純物(半導体層・のバンドギャップ中に不純物レ
ベルを作らない物質)であるので好ましく用いられる。
より融点の低い物質を添加し添加領域を設ける。非晶質
半導体と該半導体より融点の低い物質の組合わせとして
は、シリコン(SL)とスズ(Sn)が、SnがSiの
中性不純物(半導体層・のバンドギャップ中に不純物レ
ベルを作らない物質)であるので好ましく用いられる。
添加領域は単一の核から結晶成長するに充分小さい領域
であることが粒界位置制御のために好ましい。
であることが粒界位置制御のために好ましい。
次に、非晶質半導体の融点未満の温度で加熱処理する。
この加熱処理により固相で結晶成長し結晶性半導体膜が
形成される。これは前記添加領域では非添加領域に較べ
結晶化開始温度が低いという新しい知見に基いて固相中
の核発生位置を制御するものである。加熱処理の温度は
、添加領域に発生した核を起点として結晶成長し得るが
、非添加領域に核を発生し得ない温度であることが粒界
位置制御のために好ましい。
形成される。これは前記添加領域では非添加領域に較べ
結晶化開始温度が低いという新しい知見に基いて固相中
の核発生位置を制御するものである。加熱処理の温度は
、添加領域に発生した核を起点として結晶成長し得るが
、非添加領域に核を発生し得ない温度であることが粒界
位置制御のために好ましい。
非晶質StとSnを用いた場合、第1図に示す様に、5
ins基体1上に形成された非晶質5i(2)の内部に
Snを局所的に指定された部位に添加しく第1図(a)
)、その後Sn含有非晶質SLが結晶化する温度で加熱
処理することによって、Sn含有非晶質SL(添加領域
)3のみが結晶化し、核発生を起こす、他の非晶質Si
領域(無添加領域)はその結晶化温度が不純物添加領域
より充分に高いため、その中の核発生は皆無となる。更
に加熱処理を継続させると、位置制御された核は成長を
つづけ、非晶質Si領域まで結晶化が進行する(第1図
(b))。これは、−度、核形成した結晶相への非晶質
Si相からの相転移は、非晶質相中の核形成に必要な活
性化エネルギーより低いエネルギーで起こるためである
。その後、更に熱処理を続けると位置制御された結晶粒
4.4′衝突により核発生位置の中間に粒界5が生じる
(第1図(C))。
ins基体1上に形成された非晶質5i(2)の内部に
Snを局所的に指定された部位に添加しく第1図(a)
)、その後Sn含有非晶質SLが結晶化する温度で加熱
処理することによって、Sn含有非晶質SL(添加領域
)3のみが結晶化し、核発生を起こす、他の非晶質Si
領域(無添加領域)はその結晶化温度が不純物添加領域
より充分に高いため、その中の核発生は皆無となる。更
に加熱処理を継続させると、位置制御された核は成長を
つづけ、非晶質Si領域まで結晶化が進行する(第1図
(b))。これは、−度、核形成した結晶相への非晶質
Si相からの相転移は、非晶質相中の核形成に必要な活
性化エネルギーより低いエネルギーで起こるためである
。その後、更に熱処理を続けると位置制御された結晶粒
4.4′衝突により核発生位置の中間に粒界5が生じる
(第1図(C))。
[実施例]
以下、本発明を実施例により説明する。
実施例l
5iO□(熱酸化Si或はガラ7、)基体1上に、減圧
CVD法で620℃にて多結晶Siを1000人堆積す
る。更にSLイオンを5 X I O”c+a−”のド
ーズ量で全面に加速エネルギー70 keVで注入し、
多結晶5ililを非晶質5L(2)に変質させる。
CVD法で620℃にて多結晶Siを1000人堆積す
る。更にSLイオンを5 X I O”c+a−”のド
ーズ量で全面に加速エネルギー70 keVで注入し、
多結晶5ililを非晶質5L(2)に変質させる。
Sn不純物の局所的添加は、集束イオンビーム注入によ
ってマスクレスによって行った。条件は0.1μm径の
Sn0ビームをl X 10 ”cm−”のドーズ量で
加速エネルギー50 keVで10μm、20μm13
0μm間隔に格子点状に注入し注入部3を設けた(第1
図(a))。
ってマスクレスによって行った。条件は0.1μm径の
Sn0ビームをl X 10 ”cm−”のドーズ量で
加速エネルギー50 keVで10μm、20μm13
0μm間隔に格子点状に注入し注入部3を設けた(第1
図(a))。
その後、N2中で550℃、100時間の加熱処理を行
ないS1結晶4を成長させたところ、途中の段階で無添
加非晶質Si中には核発生が皆無のため、Sn注入領域
を中心に結晶領域5が約10μm広がり、注入点の中間
に粒界6が形成された(第1図(b)、(c))、粒径
の分布は各々、10μm±1μm120μm±2μm、
30μm±3μmの範囲にあることが、透過電子顕微鏡
によって確認された。
ないS1結晶4を成長させたところ、途中の段階で無添
加非晶質Si中には核発生が皆無のため、Sn注入領域
を中心に結晶領域5が約10μm広がり、注入点の中間
に粒界6が形成された(第1図(b)、(c))、粒径
の分布は各々、10μm±1μm120μm±2μm、
30μm±3μmの範囲にあることが、透過電子顕微鏡
によって確認された。
実施例2
SiO雪上に減圧CVD法で550℃で非晶質Siを1
000人堆積した後、レジストをマスクに用いてSnを
一辺が1μmの正方形、10μm、20gm、30 μ
m間隔I X 10 ”c+a−”、50 kevで注
入し、格子点状に一辺が1μmの正方形のSn添加領域
を形成した。レジストを除去した後、N8中550℃、
100時間熱処理した後、透過電子顕微鏡で結晶構造を
調べた結果、粒界はSn注入領域の中間に格子状に形成
され粒径は各々10μm±1μm、20μm±2um、
30um±3μmとなっていた。
000人堆積した後、レジストをマスクに用いてSnを
一辺が1μmの正方形、10μm、20gm、30 μ
m間隔I X 10 ”c+a−”、50 kevで注
入し、格子点状に一辺が1μmの正方形のSn添加領域
を形成した。レジストを除去した後、N8中550℃、
100時間熱処理した後、透過電子顕微鏡で結晶構造を
調べた結果、粒界はSn注入領域の中間に格子状に形成
され粒径は各々10μm±1μm、20μm±2um、
30um±3μmとなっていた。
実施例3
第2図に示す様に5ins基板1上にSnを100人真
空蒸着で形成しフォトリソグラフィーを用いて一辺がI
amの正方形のSn薄膜7を10μm、20μm、30
um間隔で形成した(第2図(a))。
空蒸着で形成しフォトリソグラフィーを用いて一辺がI
amの正方形のSn薄膜7を10μm、20μm、30
um間隔で形成した(第2図(a))。
更にその上部へプラズマCVD法で100℃にて非晶質
Si層2を1000人堆積し、N8中で550℃の熱処
理を100時間行ないSL結晶4を成長させた(第2図
(b)、(c))。
Si層2を1000人堆積し、N8中で550℃の熱処
理を100時間行ないSL結晶4を成長させた(第2図
(b)、(c))。
透過電子顕微鏡で結晶構造を調べた結果、SL結晶5の
粒界6はSn領域の中間に位置し、粒径は各々10μm
±1μm、20μm±2μm、30μm±3μmとなっ
ていた。Snの融点は232℃のため、熱処理中(55
0℃)に融解し、Si中へ拡散していた。
粒界6はSn領域の中間に位置し、粒径は各々10μm
±1μm、20μm±2μm、30μm±3μmとなっ
ていた。Snの融点は232℃のため、熱処理中(55
0℃)に融解し、Si中へ拡散していた。
実施例4
第3図に示す様に、5iO1基板1上に減圧CVD法で
多結晶Slを620℃で1000人堆積した後Siイオ
ンを5X10’優C11−”のドーズ量で全面に70
kevで注入し、多結晶Si層を非晶質Si2に変質さ
せる。、その上部へSnを100人真空蒸着(室温)で
形成し、フォ・トリソゲラフイーを用いて一辺が1μm
の正方形のSn領域7を10μm、20um、30um
間隔で形成した後、N2中、550’Cl00時間の加
熱処理を行ないSL結晶4を成長させた。欠陥顕在化エ
ツチングを施こした後走査電子顕微鏡で結晶構造を調べ
た結果、得られたSt結晶5の粒界6はSn領域の中間
に位置し、格子状に形成され、粒径は、各々、Sn領域
の間隔に応じて10um±Igm、20um±2um、
30μm±3μmとなっていた。
多結晶Slを620℃で1000人堆積した後Siイオ
ンを5X10’優C11−”のドーズ量で全面に70
kevで注入し、多結晶Si層を非晶質Si2に変質さ
せる。、その上部へSnを100人真空蒸着(室温)で
形成し、フォ・トリソゲラフイーを用いて一辺が1μm
の正方形のSn領域7を10μm、20um、30um
間隔で形成した後、N2中、550’Cl00時間の加
熱処理を行ないSL結晶4を成長させた。欠陥顕在化エ
ツチングを施こした後走査電子顕微鏡で結晶構造を調べ
た結果、得られたSt結晶5の粒界6はSn領域の中間
に位置し、格子状に形成され、粒径は、各々、Sn領域
の間隔に応じて10um±Igm、20um±2um、
30μm±3μmとなっていた。
[発明の効果J
以上説明した様に、Snを局所的に添加し核発生地点を
人工的に制御することによって素子作製上障害となる粒
界の位置を規定することができ、素子作製の際、それら
を回避することさえ可能となる。
人工的に制御することによって素子作製上障害となる粒
界の位置を規定することができ、素子作製の際、それら
を回避することさえ可能となる。
又、本発明は従来の固相成長で多結晶薄膜を成長させる
際、素子のバラツキの主要因たる粒径の分布を減少させ
ることも大きな効果である。更に又、従来ではおおよそ
5μm程度の最大粒径が固相成長では得られていたが、
本発明により核発生地点を人工的に任意の距離に設計す
ることが可能となり10tLm以上の大粒径化をも可能
とする。
際、素子のバラツキの主要因たる粒径の分布を減少させ
ることも大きな効果である。更に又、従来ではおおよそ
5μm程度の最大粒径が固相成長では得られていたが、
本発明により核発生地点を人工的に任意の距離に設計す
ることが可能となり10tLm以上の大粒径化をも可能
とする。
更に加筆するに固相成長である故に、即ち非晶質層をあ
らかじめ堆積した後、結晶構造をのみ、転換するもので
あるため構造転換の前後には、その形状には、何ら変化
をまねかない、換言するに、極めて薄い(≦1.00<
)人)層を平坦に均一性良く成長させる技術としてその
効果を発揮するものである。
らかじめ堆積した後、結晶構造をのみ、転換するもので
あるため構造転換の前後には、その形状には、何ら変化
をまねかない、換言するに、極めて薄い(≦1.00<
)人)層を平坦に均一性良く成長させる技術としてその
効果を発揮するものである。
これは、極薄膜の電子素子を作製する場合には不可欠の
条件である。
条件である。
第1図は本発明の形成方法の実施例1を示す形成工程図
、第2図は本発明の形成方法の実施例3を示す形成工程
図、第3図は本発明の形成方法の実施例4を示す形成工
程図である。 l・・・5ins基体 2・・・非晶質Si 3・・・Sn注入部 4・・・成長過程のSi結晶 5・・・形成されたSi結晶 6・・・粒界 7・・・Sn薄膜
、第2図は本発明の形成方法の実施例3を示す形成工程
図、第3図は本発明の形成方法の実施例4を示す形成工
程図である。 l・・・5ins基体 2・・・非晶質Si 3・・・Sn注入部 4・・・成長過程のSi結晶 5・・・形成されたSi結晶 6・・・粒界 7・・・Sn薄膜
Claims (1)
- 【特許請求の範囲】 1、非晶質半導体の膜に、該半導体より融点の低い物質
を添加した添加領域を設けた後、該半導体の融点未満の
温度で加熱処理することにより固相で結晶成長させるこ
とを特徴とする結晶性半導体膜の形成方法。 2、前記添加領域は、単一の核から結晶成長するに充分
小さい領域である請求項1記載の結晶性半導体膜の形成
方法。 3、添加領域を規則的に複数設けることに よる請求項1、2記載の結晶性半導体膜の形成方法。 4、加熱処理の温度は、前記添加領域に発生した核を起
点として結晶成長し得るが、非添加領域に核を発生し得
ない温度である請求項1〜3記載の結晶性半導体膜の形
成方法。 5、非晶質半導体がシリコン(Si)であり、該半導体
より融点の低い物質がスズ(Sn)である請求項1〜4
記載の結晶性半導体膜の形成方法。 6、請求項1〜5の方法により得られた結晶性半導体膜
。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8169789A JPH02260524A (ja) | 1989-03-31 | 1989-03-31 | 結晶性半導体膜及びその形成方法 |
EP90303480A EP0390608B1 (en) | 1989-03-31 | 1990-03-30 | Method for forming semiconductor thin-film and resulting semiconductor thin-film |
DE69033153T DE69033153T2 (de) | 1989-03-31 | 1990-03-30 | Verfahren zur Herstellung einer Halbleiterdünnschicht und damit hergestellte Halbleiterdünnschicht |
US08/241,678 US5531182A (en) | 1989-03-31 | 1994-05-12 | Method of making a semiconductor thin-film |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8169789A JPH02260524A (ja) | 1989-03-31 | 1989-03-31 | 結晶性半導体膜及びその形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02260524A true JPH02260524A (ja) | 1990-10-23 |
Family
ID=13753566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8169789A Pending JPH02260524A (ja) | 1989-03-31 | 1989-03-31 | 結晶性半導体膜及びその形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02260524A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03155124A (ja) * | 1989-11-14 | 1991-07-03 | Nippon Sheet Glass Co Ltd | 半導体膜の製造方法 |
US6232156B1 (en) | 1994-02-03 | 2001-05-15 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
US6335541B1 (en) | 1993-10-29 | 2002-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor thin film transistor with crystal orientation |
US6376860B1 (en) | 1993-06-12 | 2002-04-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US6413805B1 (en) | 1993-03-12 | 2002-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device forming method |
US6753213B2 (en) | 1994-07-28 | 2004-06-22 | Semiconductor Energy Laboratory Co., Ltd. | Laser processing method |
US6919237B2 (en) | 1994-06-02 | 2005-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating thin film transistors |
US7186601B2 (en) | 1994-08-26 | 2007-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device utilizing a catalyst material solution |
US7767559B2 (en) | 1994-06-02 | 2010-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating semiconductor device |
-
1989
- 1989-03-31 JP JP8169789A patent/JPH02260524A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03155124A (ja) * | 1989-11-14 | 1991-07-03 | Nippon Sheet Glass Co Ltd | 半導体膜の製造方法 |
US6413805B1 (en) | 1993-03-12 | 2002-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device forming method |
US6376860B1 (en) | 1993-06-12 | 2002-04-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US6335541B1 (en) | 1993-10-29 | 2002-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor thin film transistor with crystal orientation |
US6998639B2 (en) | 1993-10-29 | 2006-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
US7998844B2 (en) | 1993-10-29 | 2011-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
US6232156B1 (en) | 1994-02-03 | 2001-05-15 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
US6417031B2 (en) | 1994-02-03 | 2002-07-09 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
US7767559B2 (en) | 1994-06-02 | 2010-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating semiconductor device |
US6919237B2 (en) | 1994-06-02 | 2005-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating thin film transistors |
US7470575B2 (en) | 1994-06-02 | 2008-12-30 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating semiconductor device |
US6753213B2 (en) | 1994-07-28 | 2004-06-22 | Semiconductor Energy Laboratory Co., Ltd. | Laser processing method |
US7186601B2 (en) | 1994-08-26 | 2007-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device utilizing a catalyst material solution |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5531182A (en) | Method of making a semiconductor thin-film | |
JP2695488B2 (ja) | 結晶の成長方法 | |
US5318661A (en) | Process for growing crystalline thin film | |
JPH02260524A (ja) | 結晶性半導体膜及びその形成方法 | |
JPH02191320A (ja) | 結晶物品及びその形成方法 | |
JPH03290924A (ja) | 結晶性シリコン膜の製造方法および結晶性シリコン半導体の製造方法 | |
JP2858434B2 (ja) | 結晶の形成方法および結晶物品 | |
JPS5856406A (ja) | 半導体膜の製造方法 | |
JP2695466B2 (ja) | 結晶成長方法 | |
JPH01132116A (ja) | 結晶物品及びその形成方法並びにそれを用いた半導体装置 | |
JPH0329316A (ja) | 半導体薄膜の形成方法 | |
JPH059099A (ja) | 結晶の成長方法 | |
JP2680114B2 (ja) | 結晶性半導体薄膜の形成方法 | |
JPH02258690A (ja) | 半導体薄膜の形成方法 | |
JPH03120715A (ja) | 結晶成長方法および結晶物品 | |
JP3217419B2 (ja) | 結晶膜の形成方法 | |
JPH02143414A (ja) | 単結晶膜の形成方法 | |
JPH05121440A (ja) | 薄膜トランジスタの製造方法 | |
JPH0590159A (ja) | 多結晶半導体膜作製方法 | |
JPH0547660A (ja) | 半導体薄膜の固相成長方法 | |
JPH01149418A (ja) | 電子素子用基板及びその製造方法 | |
JP2833878B2 (ja) | 半導体薄膜の形成方法 | |
JPH0442918A (ja) | 半導体薄膜の形成方法 | |
JPH04267324A (ja) | 半導体薄膜基板の製造方法 | |
JPH02260525A (ja) | 結晶性半導体膜及びその形成方法 |