JPH02260524A - 結晶性半導体膜及びその形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は結晶性半導体膜の形成方法に関し、詳しくは単
結晶半導体膜或いは単結晶が粒界位置制御されて配列し
ている結晶性半導体膜に関する。

［従来の技術］ 異種基板上にＳｉ薄膜を成長させるとき基板が単結晶の
場合上層のＳＬはへテロエピタキシャル成長して単結晶
構造をとる。例えばサファイヤ基板上にはＳｉはエピタ
キシャル成長することは良（知られている。

基板が非晶質の場合、上層の構造は非晶質か良くて多結
晶となる。多結晶薄膜の粒径拡大法としては溶融再結晶
化法が報告されている。

又、更に進んだ考えとして、核形成位置を制御すること
によって、所望の位置に、所望の大きさの単結晶を形成
しようとする技術或いは所定の位置に粒界位置を規定す
る技術として、選択核形成法が報告されている（米原隆
夫、西垣有二、水谷英正、応用物理ｖｏ１．５７　ＮＯ
，９，ｐ、１３８７゜１９８８）　。

［発明が解決しようとしている課題］ 報告されている選択核形成法は、単一核が発生する程充
分に微細に人工核形成サイト５ｉｓＮ４を非核形成表面
５ｉｎｓに配した基板上に化学気相法によってＳＬを堆
積する。すると、ＳＬの単一単結晶種が該人工核形成サ
イト上に形成され、やがて、人工核形成サイトの中間点
に粒界が形成される６発生した核の表面、及び連続とな
った膜表面には、結晶成長速度の特異におそい面がファ
セットとして形成されかなりの凹凸が形成され、素子化
する際には、ラッピングとポリシェニング（研磨法）に
よって表面を平坦にする必要がある。

−搬の研磨法は、１μｍ以下の膜厚を残して大面積を均
一に研磨することは、容易ではなく、工程が増加すると
いう点に於いて、生産性にも問題がある。

従って、本発明の目的は、単結晶半導体膜或いは単結晶
が粒界位置制御されて配列している結晶性半導体膜の形
成方法を提供することにある。本発明の他の目的は、膜
の表面が平坦で研磨等の工程を要しない結晶性半導体膜
の形成方法を提供することにある。

［課題を解決するための手段］ 本発明に従って、非晶質半導体の膜に、該半導体より融
点の低い物質を添加した添加領域を設けた後、該半導体
の融点未満の温度で加熱処理することにより固相で結晶
成長させることを特徴とする結晶性半導体膜の形成方法
、及び該方法により得られた結晶性半導体膜が提供され
る。

非晶質Ｓｉを固相で成長させ数μｍもの大粒径の多結晶
薄膜を得る技術は既に知られている（Ｔ、Ｎｏｇｕｃｈ
ｉ、Ｔ、Ｏｓｈｉｍａ　ａｎｄ　Ｈ，Ｈａｙａｓｈｉ、
Ｐｏ１ｙｓｉｌｉ−ｃｏｎ　ａｎｄ　Ｉｎｔｅｒｆａｃ
ｅｓ、Ｂｏｓｔｏｎ　１９ｇ？、ＭａｔｅｒｉａｌｓＲ
ｅｓｅａｒｃｈ　５ｏｃｉｅｔｙ　Ｓｙｍｐｏｓｉｕｍ
　Ｐｒｏｃｅｅｄｉｎｇｖｏｌ、１０６　（Ｅｌｓｅｖ
ｉｅｒ　５ｃｉｅｎｃｅ　Ｐｕｂｌｉｓｈｉｎｇ、Ｎｅ
ｗＹｏｒｋ　ｐ２９３．１９８ｇ））　、　Ｌかしなが
ら、非晶質Ｓｉ中の核形成はランダムな位置に発生し、
核の成長の後に結晶粒同志が衝突して粒界が生ずるが、
その粒界位も当然のことながらランダムな位置となり制
御できるものではない、事実、Ｓｉ！注入を行い多結晶
Ｓｉ層を非晶質化したのち６００℃程度の熱処理を行う
と最大５μｍもの大粒径の多結晶層が得られるが、その
粒径分布は広く１μｍ〜５μｍに分布しており、素子作
製上この分布は素子特性のバラツキとなって表出するこ
とになり実用上、多大の困難となる。

本発明はこの粒径分布を低減させるために、固相中で核
発生位置を制御し、その結果、粒界位置を規定しようと
いうものである。

以下、本発明の詳細な説明する。

まず、非晶質半導体の膜の表面或いは内部に、該半導体
より融点の低い物質を添加し添加領域を設ける。非晶質
半導体と該半導体より融点の低い物質の組合わせとして
は、シリコン（ＳＬ）とスズ（Ｓｎ）が、ＳｎがＳｉの
中性不純物（半導体層・のバンドギャップ中に不純物レ
ベルを作らない物質）であるので好ましく用いられる。

添加領域は単一の核から結晶成長するに充分小さい領域
であることが粒界位置制御のために好ましい。

次に、非晶質半導体の融点未満の温度で加熱処理する。

この加熱処理により固相で結晶成長し結晶性半導体膜が
形成される。これは前記添加領域では非添加領域に較べ
結晶化開始温度が低いという新しい知見に基いて固相中
の核発生位置を制御するものである。加熱処理の温度は
、添加領域に発生した核を起点として結晶成長し得るが
、非添加領域に核を発生し得ない温度であることが粒界
位置制御のために好ましい。

非晶質ＳｔとＳｎを用いた場合、第１図に示す様に、５
ｉｎｓ基体１上に形成された非晶質５ｉ（２）の内部に
Ｓｎを局所的に指定された部位に添加しく第１図（ａ）
）、その後Ｓｎ含有非晶質ＳＬが結晶化する温度で加熱
処理することによって、Ｓｎ含有非晶質ＳＬ（添加領域
）３のみが結晶化し、核発生を起こす、他の非晶質Ｓｉ
領域（無添加領域）はその結晶化温度が不純物添加領域
より充分に高いため、その中の核発生は皆無となる。更
に加熱処理を継続させると、位置制御された核は成長を
つづけ、非晶質Ｓｉ領域まで結晶化が進行する（第１図
（ｂ））。これは、−度、核形成した結晶相への非晶質
Ｓｉ相からの相転移は、非晶質相中の核形成に必要な活
性化エネルギーより低いエネルギーで起こるためである
。その後、更に熱処理を続けると位置制御された結晶粒
４．４′衝突により核発生位置の中間に粒界５が生じる
（第１図（Ｃ））。

［実施例］ 以下、本発明を実施例により説明する。

実施例ｌ ５ｉＯ□（熱酸化Ｓｉ或はガラ７、）基体１上に、減圧
ＣＶＤ法で６２０℃にて多結晶Ｓｉを１０００人堆積す
る。更にＳＬイオンを５　Ｘ　Ｉ　Ｏ”ｃ＋ａ−”のド
ーズ量で全面に加速エネルギー７０　ｋｅＶで注入し、
多結晶５ｉｌｉｌを非晶質５Ｌ（２）に変質させる。

Ｓｎ不純物の局所的添加は、集束イオンビーム注入によ
ってマスクレスによって行った。条件は０．１μｍ径の
Ｓｎ０ビームをｌ　Ｘ　１０　”ｃｍ−”のドーズ量で
加速エネルギー５０　ｋｅＶで１０μｍ、２０μｍ１３
０μｍ間隔に格子点状に注入し注入部３を設けた（第１
図（ａ））。

その後、Ｎ２中で５５０℃、１００時間の加熱処理を行
ないＳ１結晶４を成長させたところ、途中の段階で無添
加非晶質Ｓｉ中には核発生が皆無のため、Ｓｎ注入領域
を中心に結晶領域５が約１０μｍ広がり、注入点の中間
に粒界６が形成された（第１図（ｂ）、（ｃ））、粒径
の分布は各々、１０μｍ±１μｍ１２０μｍ±２μｍ、
３０μｍ±３μｍの範囲にあることが、透過電子顕微鏡
によって確認された。

実施例２ ＳｉＯ雪上に減圧ＣＶＤ法で５５０℃で非晶質Ｓｉを１
０００人堆積した後、レジストをマスクに用いてＳｎを
一辺が１μｍの正方形、１０μｍ、２０ｇｍ、３０　μ
ｍ間隔Ｉ　Ｘ　１０　”ｃ＋ａ−”、５０　ｋｅｖで注
入し、格子点状に一辺が１μｍの正方形のＳｎ添加領域
を形成した。レジストを除去した後、Ｎ８中５５０℃、
１００時間熱処理した後、透過電子顕微鏡で結晶構造を
調べた結果、粒界はＳｎ注入領域の中間に格子状に形成
され粒径は各々１０μｍ±１μｍ、２０μｍ±２ｕｍ、
３０ｕｍ±３μｍとなっていた。

実施例３ 第２図に示す様に５ｉｎｓ基板１上にＳｎを１００人真
空蒸着で形成しフォトリソグラフィーを用いて一辺がＩ
ａｍの正方形のＳｎ薄膜７を１０μｍ、２０μｍ、３０
ｕｍ間隔で形成した（第２図（ａ））。

更にその上部へプラズマＣＶＤ法で１００℃にて非晶質
Ｓｉ層２を１０００人堆積し、Ｎ８中で５５０℃の熱処
理を１００時間行ないＳＬ結晶４を成長させた（第２図
（ｂ）、（ｃ））。

透過電子顕微鏡で結晶構造を調べた結果、ＳＬ結晶５の
粒界６はＳｎ領域の中間に位置し、粒径は各々１０μｍ
±１μｍ、２０μｍ±２μｍ、３０μｍ±３μｍとなっ
ていた。Ｓｎの融点は２３２℃のため、熱処理中（５５
０℃）に融解し、Ｓｉ中へ拡散していた。

実施例４ 第３図に示す様に、５ｉＯ１基板１上に減圧ＣＶＤ法で
多結晶Ｓｌを６２０℃で１０００人堆積した後Ｓｉイオ
ンを５Ｘ１０’優Ｃ１１−”のドーズ量で全面に７０　
ｋｅｖで注入し、多結晶Ｓｉ層を非晶質Ｓｉ２に変質さ
せる。、その上部へＳｎを１００人真空蒸着（室温）で
形成し、フォ・トリソゲラフイーを用いて一辺が１μｍ
の正方形のＳｎ領域７を１０μｍ、２０ｕｍ、３０ｕｍ
間隔で形成した後、Ｎ２中、５５０’Ｃｌ００時間の加
熱処理を行ないＳＬ結晶４を成長させた。欠陥顕在化エ
ツチングを施こした後走査電子顕微鏡で結晶構造を調べ
た結果、得られたＳｔ結晶５の粒界６はＳｎ領域の中間
に位置し、格子状に形成され、粒径は、各々、Ｓｎ領域
の間隔に応じて１０ｕｍ±Ｉｇｍ、２０ｕｍ±２ｕｍ、
３０μｍ±３μｍとなっていた。

［発明の効果Ｊ 以上説明した様に、Ｓｎを局所的に添加し核発生地点を
人工的に制御することによって素子作製上障害となる粒
界の位置を規定することができ、素子作製の際、それら
を回避することさえ可能となる。

又、本発明は従来の固相成長で多結晶薄膜を成長させる
際、素子のバラツキの主要因たる粒径の分布を減少させ
ることも大きな効果である。更に又、従来ではおおよそ
５μｍ程度の最大粒径が固相成長では得られていたが、
本発明により核発生地点を人工的に任意の距離に設計す
ることが可能となり１０ｔＬｍ以上の大粒径化をも可能
とする。

更に加筆するに固相成長である故に、即ち非晶質層をあ
らかじめ堆積した後、結晶構造をのみ、転換するもので
あるため構造転換の前後には、その形状には、何ら変化
をまねかない、換言するに、極めて薄い（≦１．００＜
）人）層を平坦に均一性良く成長させる技術としてその
効果を発揮するものである。

これは、極薄膜の電子素子を作製する場合には不可欠の
条件である。

【図面の簡単な説明】

第１図は本発明の形成方法の実施例１を示す形成工程図
、第２図は本発明の形成方法の実施例３を示す形成工程
図、第３図は本発明の形成方法の実施例４を示す形成工
程図である。 ｌ・・・５ｉｎｓ基体 ２・・・非晶質Ｓｉ ３・・・Ｓｎ注入部 ４・・・成長過程のＳｉ結晶 ５・・・形成されたＳｉ結晶 ６・・・粒界 ７・・・Ｓｎ薄膜

Claims (1)

1. 【特許請求の範囲】 １、非晶質半導体の膜に、該半導体より融点の低い物質
   を添加した添加領域を設けた後、該半導体の融点未満の
   温度で加熱処理することにより固相で結晶成長させるこ
   とを特徴とする結晶性半導体膜の形成方法。 ２、前記添加領域は、単一の核から結晶成長するに充分
   小さい領域である請求項１記載の結晶性半導体膜の形成
   方法。 ３、添加領域を規則的に複数設けることに よる請求項１、２記載の結晶性半導体膜の形成方法。 ４、加熱処理の温度は、前記添加領域に発生した核を起
   点として結晶成長し得るが、非添加領域に核を発生し得
   ない温度である請求項１〜３記載の結晶性半導体膜の形
   成方法。 ５、非晶質半導体がシリコン（Ｓｉ）であり、該半導体
   より融点の低い物質がスズ（Ｓｎ）である請求項１〜４
   記載の結晶性半導体膜の形成方法。 ６、請求項１〜５の方法により得られた結晶性半導体膜
   。