JPH05121440A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH05121440A JPH05121440A JP30654391A JP30654391A JPH05121440A JP H05121440 A JPH05121440 A JP H05121440A JP 30654391 A JP30654391 A JP 30654391A JP 30654391 A JP30654391 A JP 30654391A JP H05121440 A JPH05121440 A JP H05121440A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous silicon
- thin film
- film transistor
- film
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 多結晶シリコンで形成される薄膜トランジス
タの活性層の大粒径化を可能にした製造方法を得る。 【構成】 下地絶縁膜１１上に非晶質シリコンの結晶化
を妨げる酸素等の不純物を添加して第１非晶質シリコン
薄膜１２を形成し、この上に第２非晶質シリコン１３を
積層して多層の非晶質シリコン膜を形成し、この多層の
非晶質シリコン膜を熱処理して結晶化する。第１非晶質
シリコン薄膜１２により核成長速度と核成長頻度が低下
されるが、その膜厚が薄いため、核成長速度にはほとん
ど影響させることなく核成長頻度を低下させ、大粒径化
が可能となる。
タの活性層の大粒径化を可能にした製造方法を得る。 【構成】 下地絶縁膜１１上に非晶質シリコンの結晶化
を妨げる酸素等の不純物を添加して第１非晶質シリコン
薄膜１２を形成し、この上に第２非晶質シリコン１３を
積層して多層の非晶質シリコン膜を形成し、この多層の
非晶質シリコン膜を熱処理して結晶化する。第１非晶質
シリコン薄膜１２により核成長速度と核成長頻度が低下
されるが、その膜厚が薄いため、核成長速度にはほとん
ど影響させることなく核成長頻度を低下させ、大粒径化
が可能となる。
Description
【０００１】
【産業上の利用分野】本発明は薄膜トランジスタの製造
方法に関し、特に多結晶シリコン薄膜トランジスタの製
造方法に関する。
方法に関し、特に多結晶シリコン薄膜トランジスタの製
造方法に関する。
【０００２】
【従来の技術】半導体デバイスの高集積化に伴い、絶縁
膜上に能動素子を形成する積層ＳＯＩ構造の有用性は、
近年特に高まっている。そのＳＯＩ構造のデバイスの中
でも、多結晶シリコン薄膜トランジスタは、形成が容易
であるためにＳＲＡＭの負荷素子、液晶ディスプレイの
駆動素子として用いられている。薄膜トランジスタの特
性は活性層の多結晶シリコンの膜質に大きく依存してお
り、基板上に形成されるトランジスタと比べてリーク電
流が高く移動度が低い等、実用面では特性向上が望まれ
ている。
膜上に能動素子を形成する積層ＳＯＩ構造の有用性は、
近年特に高まっている。そのＳＯＩ構造のデバイスの中
でも、多結晶シリコン薄膜トランジスタは、形成が容易
であるためにＳＲＡＭの負荷素子、液晶ディスプレイの
駆動素子として用いられている。薄膜トランジスタの特
性は活性層の多結晶シリコンの膜質に大きく依存してお
り、基板上に形成されるトランジスタと比べてリーク電
流が高く移動度が低い等、実用面では特性向上が望まれ
ている。
【０００３】多結晶シリコンの結晶性を向上させトラン
ジスタ特性を向上させる試みとして、多結晶シリコンを
高温で熱処理して結晶性を改善する方法や、結晶粒の大
粒径化を図り活性層内の結晶粒界を低減させることによ
って特性を向上させる方法が検討されている。その大粒
径化の手法の一つに減圧化学気相成長で堆積した非晶質
シリコンを 600℃程度の温度で熱処理して結晶化させる
固相結晶化の手法がある。この手法で形成された多結晶
シリコンは非晶質シリコンの堆積温度、その後の熱処理
温度によって、減圧化学気相法で形成した多結晶シリコ
ンに比べて結晶粒形が大きくできるという特徴を持つ。
ジスタ特性を向上させる試みとして、多結晶シリコンを
高温で熱処理して結晶性を改善する方法や、結晶粒の大
粒径化を図り活性層内の結晶粒界を低減させることによ
って特性を向上させる方法が検討されている。その大粒
径化の手法の一つに減圧化学気相成長で堆積した非晶質
シリコンを 600℃程度の温度で熱処理して結晶化させる
固相結晶化の手法がある。この手法で形成された多結晶
シリコンは非晶質シリコンの堆積温度、その後の熱処理
温度によって、減圧化学気相法で形成した多結晶シリコ
ンに比べて結晶粒形が大きくできるという特徴を持つ。
【０００４】例えばジシランを用い堆積温度 550℃で形
成した非晶質シリコンは 600℃の熱処理温度で６時間程
度で完全に結晶し、その結晶粒形は約 500ｎｍであり、
通常の減圧化学気相法で形成された多結晶シリコンの粒
径数＋ｎｍに比べて大きくなっている。（電子情報通信
学会 シリコン材料 デバイス ＳＤＭ−89−1221989
年11月）
成した非晶質シリコンは 600℃の熱処理温度で６時間程
度で完全に結晶し、その結晶粒形は約 500ｎｍであり、
通常の減圧化学気相法で形成された多結晶シリコンの粒
径数＋ｎｍに比べて大きくなっている。（電子情報通信
学会 シリコン材料 デバイス ＳＤＭ−89−1221989
年11月）
【０００５】従来の上部ゲート型多結晶シリコン薄膜ト
ランジスタの構造をその製造方法とともに図３に示す。
先ず、同図（ａ）のように、下地絶縁膜３１上に単層の
非晶質シリコン膜３２を堆積する。その後、同図（ｂ）
のように、非晶質シリコン膜３２を熱処理して結晶化
し、パターニングして活性層多結晶シリコン３３を形成
する。その上で、ゲート酸化膜３４、多結晶シリコンゲ
ート３５、ソース領域３６及びドレイン領域３７を形成
する。
ランジスタの構造をその製造方法とともに図３に示す。
先ず、同図（ａ）のように、下地絶縁膜３１上に単層の
非晶質シリコン膜３２を堆積する。その後、同図（ｂ）
のように、非晶質シリコン膜３２を熱処理して結晶化
し、パターニングして活性層多結晶シリコン３３を形成
する。その上で、ゲート酸化膜３４、多結晶シリコンゲ
ート３５、ソース領域３６及びドレイン領域３７を形成
する。
【０００６】
【発明が解決しようとする課題】ところで、非晶質シリ
コンの固相結晶化は絶縁膜と非晶質シリコンの界面で核
生成が起こり、核が成長するという過程で起こる。核成
長は結晶粒が成長して隣接した結晶粒の結晶粒界と接触
する時に停止するので、結晶粒径は核生成頻度、核成長
速度の比で決まり、この値が小さい程結晶粒径が大きく
なる。したがって、単純に非晶質シリコン堆積温度、結
晶化時の熱処理温度を低下させて変化させても、核生成
頻度、核成長速度が同程度に小さくなるために結晶粒径
はあまり変化しない。すなわち、通常の固相結晶化では
大粒径化には限界があるといえる。本発明の目的は、多
結晶シリコンで形成される活性層の大粒径化を可能にし
た薄膜トランジスタの製造方法を提供することにある。
コンの固相結晶化は絶縁膜と非晶質シリコンの界面で核
生成が起こり、核が成長するという過程で起こる。核成
長は結晶粒が成長して隣接した結晶粒の結晶粒界と接触
する時に停止するので、結晶粒径は核生成頻度、核成長
速度の比で決まり、この値が小さい程結晶粒径が大きく
なる。したがって、単純に非晶質シリコン堆積温度、結
晶化時の熱処理温度を低下させて変化させても、核生成
頻度、核成長速度が同程度に小さくなるために結晶粒径
はあまり変化しない。すなわち、通常の固相結晶化では
大粒径化には限界があるといえる。本発明の目的は、多
結晶シリコンで形成される活性層の大粒径化を可能にし
た薄膜トランジスタの製造方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明における薄膜トラ
ンジスタの活性層は、下地絶縁膜上に非晶質シリコンの
結晶化を妨げる酸素等の不純物を添加して非晶質シリコ
ン薄膜を形成する工程と、この上に非晶質シリコンを積
層して多層の非晶質シリコン膜を形成する工程と、この
多層の非晶質シリコン膜を熱処理して結晶化する工程を
含んでいる。又、 450℃から 550℃程度の温度で非晶質
シリコン薄膜を形成し、かつこの温度よりも高い温度で
非晶質シリコン膜を積層した後に熱処理して結晶化して
もよい。或いは、 450℃から 550℃程度に徐々に昇温さ
せながら非晶質シリコンを堆積して非晶質シリコン膜を
形成し、熱処理して結晶化してもよい。
ンジスタの活性層は、下地絶縁膜上に非晶質シリコンの
結晶化を妨げる酸素等の不純物を添加して非晶質シリコ
ン薄膜を形成する工程と、この上に非晶質シリコンを積
層して多層の非晶質シリコン膜を形成する工程と、この
多層の非晶質シリコン膜を熱処理して結晶化する工程を
含んでいる。又、 450℃から 550℃程度の温度で非晶質
シリコン薄膜を形成し、かつこの温度よりも高い温度で
非晶質シリコン膜を積層した後に熱処理して結晶化して
もよい。或いは、 450℃から 550℃程度に徐々に昇温さ
せながら非晶質シリコンを堆積して非晶質シリコン膜を
形成し、熱処理して結晶化してもよい。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明を上部ゲート型多結晶シリコン薄膜ト
ランジスタに適用した一実施例を製造工程順に示す断面
図である。先ず、同図（ａ）のように、下地絶縁膜１１
の上にジシランガスを用いた減圧化学気相成長法で、か
つ成長時にアルゴンで希釈した酸素を導入して堆積温度
500℃で第１非晶質シリコン薄膜１２を５ｎｍ堆積させ
る。その後、通常と同様に第２非晶質シリコン膜１３を
連続して50ｎｍ堆積させ、多層の非晶質シリコン膜を形
成する。
る。図１は本発明を上部ゲート型多結晶シリコン薄膜ト
ランジスタに適用した一実施例を製造工程順に示す断面
図である。先ず、同図（ａ）のように、下地絶縁膜１１
の上にジシランガスを用いた減圧化学気相成長法で、か
つ成長時にアルゴンで希釈した酸素を導入して堆積温度
500℃で第１非晶質シリコン薄膜１２を５ｎｍ堆積させ
る。その後、通常と同様に第２非晶質シリコン膜１３を
連続して50ｎｍ堆積させ、多層の非晶質シリコン膜を形
成する。
【０００９】次いで、同図（ｂ）のように、多層の非晶
質シリコン膜を 600℃で熱処理し、非晶質シリコンを結
晶化し、かつパターニングして活性層多結晶シリコン１
４を形成した。このとき核発生は下地絶縁膜１１と非晶
質シリコン薄膜１２の界面で起こることが透過型電子顕
微鏡で確かめられた。又、従来の単層の非晶質シリコン
の結晶化では、酸素を導入しない場合は平均結晶粒は
0.6μｍであるが、本手法を用いると平均結晶粒径は 1.
3μｍ以上になることが確認された。
質シリコン膜を 600℃で熱処理し、非晶質シリコンを結
晶化し、かつパターニングして活性層多結晶シリコン１
４を形成した。このとき核発生は下地絶縁膜１１と非晶
質シリコン薄膜１２の界面で起こることが透過型電子顕
微鏡で確かめられた。又、従来の単層の非晶質シリコン
の結晶化では、酸素を導入しない場合は平均結晶粒は
0.6μｍであるが、本手法を用いると平均結晶粒径は 1.
3μｍ以上になることが確認された。
【００１０】これは添加された酸素はシリコンの自己拡
散を妨げ、核生成頻度，核成長速度両方を低下させる
が、非晶質シリコン薄膜１２の膜厚は非常に薄く短時間
で結晶粒界が非晶質シリコン膜１３に到達するので、核
成長速度には殆ど影響を与えず核生成頻度を低下させる
ことができ、結晶粒が大きな多結晶シリコン膜を形成で
きたと考えられる。
散を妨げ、核生成頻度，核成長速度両方を低下させる
が、非晶質シリコン薄膜１２の膜厚は非常に薄く短時間
で結晶粒界が非晶質シリコン膜１３に到達するので、核
成長速度には殆ど影響を与えず核生成頻度を低下させる
ことができ、結晶粒が大きな多結晶シリコン膜を形成で
きたと考えられる。
【００１１】その後、ゲート酸化膜１５、多結晶シリコ
ンゲート１６を形成し、砒素等のイオン注入によりソー
ス領域１７及びドレイン領域１８を形成して多結晶シリ
コン薄膜トランジスタを形成した。このようにして形成
された薄膜トランジスタは、結晶粒の大粒径化により従
来の薄膜トランジスタの特性に比べてオン電流を１桁以
上大きくできた。
ンゲート１６を形成し、砒素等のイオン注入によりソー
ス領域１７及びドレイン領域１８を形成して多結晶シリ
コン薄膜トランジスタを形成した。このようにして形成
された薄膜トランジスタは、結晶粒の大粒径化により従
来の薄膜トランジスタの特性に比べてオン電流を１桁以
上大きくできた。
【００１２】本発明を下部ゲート型多結晶シリコン薄膜
トランジスタに適用した第２実施例を図２の断面図に示
す。先ず、同図（ａ）のように、下地絶縁膜２１の上に
多結晶シリコンゲート２２を形成し、ゲート酸化膜２３
を堆積した。その酸化膜上に500℃程度の堆積温度で第
１非晶質シリコン薄膜２４を５ｎｍ堆積し、そのまま55
0℃まで昇温して、第１非晶質シリコン膜２４上に第２
非晶質シリコン膜２５を50ｎｍ堆積させる。
トランジスタに適用した第２実施例を図２の断面図に示
す。先ず、同図（ａ）のように、下地絶縁膜２１の上に
多結晶シリコンゲート２２を形成し、ゲート酸化膜２３
を堆積した。その酸化膜上に500℃程度の堆積温度で第
１非晶質シリコン薄膜２４を５ｎｍ堆積し、そのまま55
0℃まで昇温して、第１非晶質シリコン膜２４上に第２
非晶質シリコン膜２５を50ｎｍ堆積させる。
【００１３】次いで、同図（ｂ）のように、 600℃で熱
処理し非晶質シリコンを結晶化しパターニングして、活
性層多結晶シリコン２６を形成した。非晶質シリコンは
本実施例により得られた多結晶シリコンの結晶粒径は
1.5μｍであり、 500℃で堆積した非晶質シリコンを 60
0℃で熱処理して結晶化した多結晶シリコンの平均結晶
粒径 0.6μｍより大きくなっていることが確認された。
処理し非晶質シリコンを結晶化しパターニングして、活
性層多結晶シリコン２６を形成した。非晶質シリコンは
本実施例により得られた多結晶シリコンの結晶粒径は
1.5μｍであり、 500℃で堆積した非晶質シリコンを 60
0℃で熱処理して結晶化した多結晶シリコンの平均結晶
粒径 0.6μｍより大きくなっていることが確認された。
【００１４】又、堆積温度を 450℃低温から 550℃に連
続的に昇温させて非晶質シリコンを形成させても同様に
結晶粒径が大きくできた。これは第１実施例の場合と同
様に、下地絶縁膜に接する部分の非晶質シリコンの堆積
温度を低温にすることにより、核成長速度はほとんど変
わらずに核発生頻度が低下したために、平均結晶粒径が
大きくなったものと考えられる。その後、ソース領域２
７及びドレイン領域２８を形成して多結晶シリコン薄膜
トランジスタを形成した。
続的に昇温させて非晶質シリコンを形成させても同様に
結晶粒径が大きくできた。これは第１実施例の場合と同
様に、下地絶縁膜に接する部分の非晶質シリコンの堆積
温度を低温にすることにより、核成長速度はほとんど変
わらずに核発生頻度が低下したために、平均結晶粒径が
大きくなったものと考えられる。その後、ソース領域２
７及びドレイン領域２８を形成して多結晶シリコン薄膜
トランジスタを形成した。
【００１５】尚、前記第１実施例では核生成頻度を低下
させるために酸素等の不純物の導入が必要であるが、第
２実施例では非晶質シリコンの堆積温度の制御で核生成
頻度を低下させているのでトランジスタ特性のオン電流
を低下させる要因となり得る酸素等の不純物を導入する
ことなく結晶粒の大粒径化が可能である。したがって下
部ゲート型薄膜トランジスタでは、反転層が形成される
部分の酸素濃度を高めることなく結晶粒の大粒径化が可
能であるという利点がある。
させるために酸素等の不純物の導入が必要であるが、第
２実施例では非晶質シリコンの堆積温度の制御で核生成
頻度を低下させているのでトランジスタ特性のオン電流
を低下させる要因となり得る酸素等の不純物を導入する
ことなく結晶粒の大粒径化が可能である。したがって下
部ゲート型薄膜トランジスタでは、反転層が形成される
部分の酸素濃度を高めることなく結晶粒の大粒径化が可
能であるという利点がある。
【００１６】
【発明の効果】以上説明したように本発明は、下地絶縁
膜の界面近傍に核成長頻度を低くする非晶質シリコン膜
を形成し、その上に通常の非晶質シリコン膜を形成した
上で、熱処理して結晶化しているので、核成長速度には
殆ど影響を与えずに核生成頻度を低下させることがで
き、従来の非晶質シリコン単層の場合に比較して大粒径
の多結晶シリコンを得ることができ、薄膜トランジスタ
の特性を向上させることができる効果がある。
膜の界面近傍に核成長頻度を低くする非晶質シリコン膜
を形成し、その上に通常の非晶質シリコン膜を形成した
上で、熱処理して結晶化しているので、核成長速度には
殆ど影響を与えずに核生成頻度を低下させることがで
き、従来の非晶質シリコン単層の場合に比較して大粒径
の多結晶シリコンを得ることができ、薄膜トランジスタ
の特性を向上させることができる効果がある。
【図１】本発明の第１実施例を製造工程順に示す断面図
である。
である。
【図２】本発明の第２実施例を製造工程順に示す断面図
である。
である。
【図３】従来の製造方法を製造工程順に示す断面図であ
る。
る。
１１，２１ 下地絶縁膜 １２，２４ 第１非晶質シリコン薄膜 １３，２５ 第２非晶質シリコン膜 １４，２６ 活性層多結晶シリコン １６，２２ ゲート １７，２７ ソース １８，２８ ドレイン
Claims (3)
- 【請求項１】 薄膜トランジスタのソース・ドレイン領
域を形成する活性層を製造するに際し、下地絶縁膜上に
非晶質シリコンの結晶化を妨げる酸素等の不純物を添加
して非晶質シリコン薄膜を形成する工程と、この上に非
晶質シリコンを積層して多層の非晶質シリコン膜を形成
する工程と、この多層の非晶質シリコン膜を熱処理して
結晶化する工程を含むことを特徴とする薄膜トランジス
タの製造方法。 - 【請求項２】 薄膜トランジスタのソース・ドレイン領
域を形成する活性層を製造するに際し、 450℃から 550
℃程度の温度で非晶質シリコン薄膜を形成する工程と、
この温度よりも高い温度で非晶質シリコン膜を積層して
多層の非晶質シリコン膜を形成する工程と、この多層の
非晶質シリコン膜を熱処理して結晶化する工程を含むこ
とを特徴とする薄膜トランジスタの製造方法。 - 【請求項３】 薄膜トランジスタのソース・ドレイン領
域を形成する活性層を製造するに際し、 450℃から 550
℃程度に徐々に昇温させながら非晶質シリコンを堆積し
て非晶質シリコン膜を形成する工程と、この非晶質シリ
コン膜を熱処理して結晶化する工程を含むことを特徴と
する薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30654391A JPH05121440A (ja) | 1991-10-26 | 1991-10-26 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30654391A JPH05121440A (ja) | 1991-10-26 | 1991-10-26 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05121440A true JPH05121440A (ja) | 1993-05-18 |
Family
ID=17958308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30654391A Pending JPH05121440A (ja) | 1991-10-26 | 1991-10-26 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05121440A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6028333A (en) * | 1991-02-16 | 2000-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors |
| US6709907B1 (en) | 1992-02-25 | 2004-03-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a thin film transistor |
-
1991
- 1991-10-26 JP JP30654391A patent/JPH05121440A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6028333A (en) * | 1991-02-16 | 2000-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors |
| US6709907B1 (en) | 1992-02-25 | 2004-03-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a thin film transistor |
| US7148542B2 (en) | 1992-02-25 | 2006-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of forming the same |
| US7649227B2 (en) | 1992-02-25 | 2010-01-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0598409B1 (en) | A method of manufacturing a semiconductor device | |
| JPH08288515A (ja) | 多結晶シリコン膜の形成方法および薄膜トランジスタの製造方法 | |
| KR970006723B1 (ko) | 입자 크기가 큰 다결정 규소 박막의 제조방법 | |
| JPH06163898A (ja) | 薄膜トランジスターの製造方法 | |
| US5627086A (en) | Method of forming thin-film single crystal for semiconductor | |
| JPH02103925A (ja) | 半導体装置の製造方法 | |
| JPH01187875A (ja) | 半導体素子の製造方法 | |
| JPH02260524A (ja) | 結晶性半導体膜及びその形成方法 | |
| JPH05121440A (ja) | 薄膜トランジスタの製造方法 | |
| JPH06260644A (ja) | 半導体装置の製造方法 | |
| JPH07249574A (ja) | 半導体作製方法および薄膜トランジスタ作製方法 | |
| JPS63119576A (ja) | 薄膜トランジスターの活性領域の形成方法 | |
| JP2638869B2 (ja) | 半導体素子の製造方法 | |
| JPH01276617A (ja) | 半導体装置の製造方法 | |
| JP2876598B2 (ja) | 半導体装置の製造方法 | |
| JP2822394B2 (ja) | 半導体装置の製造方法 | |
| JPH01276616A (ja) | 半導体装置の製造方法 | |
| JPH0541519A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0786601A (ja) | 多結晶シリコンｍｏｓトランジスタ及びその製造方法 | |
| JPH04113677A (ja) | 薄膜トランジスタとその製造方法 | |
| JPH04311039A (ja) | 薄膜トランジスタの製造方法 | |
| JPH11274080A (ja) | 多結晶半導体薄膜の製造方法 | |
| JPS63307776A (ja) | 薄膜半導体装置とその製造方法 | |
| JP2650972B2 (ja) | 半導体装置の製造方法 | |
| JPH02103924A (ja) | 半導体装置の製造方法 |