JP2650972B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2650972B2 JP2650972B2 JP63185959A JP18595988A JP2650972B2 JP 2650972 B2 JP2650972 B2 JP 2650972B2 JP 63185959 A JP63185959 A JP 63185959A JP 18595988 A JP18595988 A JP 18595988A JP 2650972 B2 JP2650972 B2 JP 2650972B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- heat treatment
- polycrystalline silicon
- silicide
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は高密度、高速半導体集積回路の製造方法に関
するものである。
するものである。
従来の技術 従来のポリサイドゲートは不純物を活性化したポリシ
リコンの上にチタンシリサイド等のシリサイドを形成し
ていた。この時ポリシリコンはＮ形不純物を含まないポ
リシリコンを形成した後、熱拡散法により、リンをドー
ピングするのが一般的である。こうして形成したポリイ
リコンの上にシリサイドを形成していた。
リコンの上にチタンシリサイド等のシリサイドを形成し
ていた。この時ポリシリコンはＮ形不純物を含まないポ
リシリコンを形成した後、熱拡散法により、リンをドー
ピングするのが一般的である。こうして形成したポリイ
リコンの上にシリサイドを形成していた。
発明が解決しようとする課題 従来の技術においてはポリシリコンのグレインの成長
が少なく安定化した状態ではない。従って次にシリサイ
ドを堆積した後、熱処理を通すと、シリコン原子，リン
原子が安定な状態へと移行していく。この時、同時にシ
リサイドもそれぞれ結晶成長してゆくためシリサイドと
ポリシリコンの相互拡散が激しい状態となる。この様な
状態では十分にポリシリコンの膜厚が厚くないとゲート
耐圧が劣化するという問題点をもっていた。
が少なく安定化した状態ではない。従って次にシリサイ
ドを堆積した後、熱処理を通すと、シリコン原子，リン
原子が安定な状態へと移行していく。この時、同時にシ
リサイドもそれぞれ結晶成長してゆくためシリサイドと
ポリシリコンの相互拡散が激しい状態となる。この様な
状態では十分にポリシリコンの膜厚が厚くないとゲート
耐圧が劣化するという問題点をもっていた。
課題を解決するための手段 本発明では従来の技術における課題を解決するために
シリサイド堆積前にポリシリコンを熱処理しポリシリコ
ンのグレインを成長させ、十分安定な状態にする。その
のちにシリサイドを堆積し、シリサイド堆積後の熱処理
に対して十分安定なポリサイドを形成するものである。
シリサイド堆積前にポリシリコンを熱処理しポリシリコ
ンのグレインを成長させ、十分安定な状態にする。その
のちにシリサイドを堆積し、シリサイド堆積後の熱処理
に対して十分安定なポリサイドを形成するものである。
作用 本発明により比較的ポリシリコンが薄くても、シリサ
イドとポリシリコンの相互拡散がほとんどなく、安定し
たポリサイドを形成でき、ゲート耐圧の劣化を防ぐこと
ができる。
イドとポリシリコンの相互拡散がほとんどなく、安定し
たポリサイドを形成でき、ゲート耐圧の劣化を防ぐこと
ができる。
実施例 第１図に本発明の一実施例の断面プロセスフローを示
す。
す。
半導体基板１上に選択的に厚いシリコン酸化膜２を形
成し素子分離領域を形成する。熱酸化法によって能動領
域上にゲート酸化膜となるシリコン酸化膜３を形成す
る。
成し素子分離領域を形成する。熱酸化法によって能動領
域上にゲート酸化膜となるシリコン酸化膜３を形成す
る。
次に全面に減圧化学気相成長法によってリンを含んだ
多結晶シリコン膜４を150ナノメーターの厚さで形成す
る（第１図（Ａ））。次に900度の熱処理を30分間行う
ことによって多結晶シリコン膜のグレインを成長させ、
安定化させる（第１図（Ｂ））。
多結晶シリコン膜４を150ナノメーターの厚さで形成す
る（第１図（Ａ））。次に900度の熱処理を30分間行う
ことによって多結晶シリコン膜のグレインを成長させ、
安定化させる（第１図（Ｂ））。
次にスパッタ法によってチタンシリサイド膜６を堆積
する（第１図（Ｃ））。
する（第１図（Ｃ））。
次に熱処理を通すことによりシリサイドの比抵抗を低
下させ、低抵抗とする。その後、前記、多結晶シリコン
膜およびチタンシリサイド膜を選択的にエッチングしポ
リサイド配線を形成する。
下させ、低抵抗とする。その後、前記、多結晶シリコン
膜およびチタンシリサイド膜を選択的にエッチングしポ
リサイド配線を形成する。
第２図に本方法によって形成したポリサイド構造のゲ
ート耐圧（Ａ）と従来のように熱処理無しでシリサイド
を堆積した後に熱処理しポリサイド構造のゲート耐圧
（Ｂ）を示したグラフを示す。従来の方法では全てが耐
圧が低いのに対して、本方法によれば耐圧が高く、十分
高い歩留まりが得られている。
ート耐圧（Ａ）と従来のように熱処理無しでシリサイド
を堆積した後に熱処理しポリサイド構造のゲート耐圧
（Ｂ）を示したグラフを示す。従来の方法では全てが耐
圧が低いのに対して、本方法によれば耐圧が高く、十分
高い歩留まりが得られている。
また、この時、シリサイド堆積前に行った熱処理は60
0度Ｃ程度の温度なら長時間行うことで同じ効果が得ら
れる。又ランプアニール法によれば高温短時間で同じ様
な効果が得られる。なお、この効果はシリサイド堆積後
の熱処理に比べて、シリサイド堆積前の熱処理が温度が
高く時間が長くなるほど、シリサイドと多結晶シリコン
の相互拡散が少なく、従ってゲート耐圧の改善効果も大
きい。
0度Ｃ程度の温度なら長時間行うことで同じ効果が得ら
れる。又ランプアニール法によれば高温短時間で同じ様
な効果が得られる。なお、この効果はシリサイド堆積後
の熱処理に比べて、シリサイド堆積前の熱処理が温度が
高く時間が長くなるほど、シリサイドと多結晶シリコン
の相互拡散が少なく、従ってゲート耐圧の改善効果も大
きい。
発明の効果 本発明により低抵抗なゲート配線が高い歩留まりで形
成できるため高集積、高速半導体集積回路の歩留まりを
飛躍的に向上させることができる。
成できるため高集積、高速半導体集積回路の歩留まりを
飛躍的に向上させることができる。
第１図は本発明の一実施例を示す製造工程断面図、第２
図は本発明の効果を示す耐圧分布の特性図である。 １……シリコン基板、２……分離酸化膜、３……ゲート
酸化膜、４……多結晶シリコン、５……熱処理後の多結
晶シリコン、６……チタンシリサイド。
図は本発明の効果を示す耐圧分布の特性図である。 １……シリコン基板、２……分離酸化膜、３……ゲート
酸化膜、４……多結晶シリコン、５……熱処理後の多結
晶シリコン、６……チタンシリサイド。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭49−110276（ＪＰ，Ａ) 特公 昭57−18702（ＪＰ，Ｂ２) 特公 昭61−33253（ＪＰ，Ｂ２) 特公 昭61−58973（ＪＰ，Ｂ２)
Claims (1)
- 【請求項１】半導体基板上にＮ型不純物を含む多結晶シ
リコン薄膜を形成する多結晶シリコン薄膜形成工程と、
前記多結晶シリコン薄膜形成工程で形成された前記多結
晶シリコン薄膜に600℃以上の熱処理を施して前記多結
晶シリコン薄膜中のシリコンのグレインを成長させて安
定化させるシリコン安定化熱処理工程と、前記シリコン
安定化熱処理工程を施した前記多結晶シリコン薄膜上に
少なくとも１層のチタンシリサイド薄膜を堆積するチタ
ンシリサイド薄膜堆積工程と、前記チタンシリサイド薄
膜堆積工程の後熱処理により前記チタンシリサイド薄膜
の比抵抗を低下させる熱処理工程とを有する半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63185959A JP2650972B2 (ja) | 1988-07-26 | 1988-07-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63185959A JP2650972B2 (ja) | 1988-07-26 | 1988-07-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0235717A JPH0235717A (ja) | 1990-02-06 |
| JP2650972B2 true JP2650972B2 (ja) | 1997-09-10 |
Family
ID=16179871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63185959A Expired - Fee Related JP2650972B2 (ja) | 1988-07-26 | 1988-07-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2650972B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49110276A (ja) * | 1973-02-21 | 1974-10-21 | ||
| FI60569C (fi) * | 1980-03-28 | 1982-02-10 | Valtion Teknillinen | Foerfarande foer tillverkning av regenererade cellulosaprodukter och aotervinning av loesningskemikalier |
| JPS6133253A (ja) * | 1984-07-23 | 1986-02-17 | Toyota Motor Corp | ロボット用回転霧化静電塗装装置 |
| JPS6158973A (ja) * | 1984-08-30 | 1986-03-26 | Fuji Heavy Ind Ltd | 内燃機関における点火時期制御装置 |
-
1988
- 1988-07-26 JP JP63185959A patent/JP2650972B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0235717A (ja) | 1990-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07106280A (ja) | 半導体装置の製造方法 | |
| JPS62177909A (ja) | 半導体装置の製造方法 | |
| JP2001319878A (ja) | 半導体製造方法 | |
| KR950003233B1 (ko) | 이중층 실리사이드 구조를 갖는 반도체 장치 및 그 제조방법 | |
| JPS62123716A (ja) | 半導体装置の製造方法 | |
| JP2830705B2 (ja) | 半導体装置の製造方法 | |
| JPH04196490A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2650972B2 (ja) | 半導体装置の製造方法 | |
| JP2658847B2 (ja) | 半導体装置の製造方法 | |
| KR100264029B1 (ko) | 티타늄 실리사이드막을 가진 반도체 장치 제조 방법 | |
| JPS63119576A (ja) | 薄膜トランジスターの活性領域の形成方法 | |
| JPH0786601A (ja) | 多結晶シリコンｍｏｓトランジスタ及びその製造方法 | |
| JP2797200B2 (ja) | 多結晶シリコン電極およびその製造方法 | |
| JPH01276616A (ja) | 半導体装置の製造方法 | |
| JPS63236310A (ja) | 半導体素子及びその製造方法 | |
| JP2875258B2 (ja) | 半導体装置およびその製造方法 | |
| JP2635086B2 (ja) | 半導体装置の製造方法 | |
| JP2993665B2 (ja) | 配線形成方法 | |
| JPH06291307A (ja) | 半導体装置の製造方法 | |
| JPS63158836A (ja) | 半導体素子の製造方法 | |
| JPH05121440A (ja) | 薄膜トランジスタの製造方法 | |
| JPH03200319A (ja) | 多結晶シリコンの形成方法 | |
| JPH01216519A (ja) | 半導体装置の製造方法 | |
| JPS63198373A (ja) | 半導体装置およびその製造方法 | |
| JPH0810765B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |