JP2875258B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2875258B2 JP2875258B2 JP63146550A JP14655088A JP2875258B2 JP 2875258 B2 JP2875258 B2 JP 2875258B2 JP 63146550 A JP63146550 A JP 63146550A JP 14655088 A JP14655088 A JP 14655088A JP 2875258 B2 JP2875258 B2 JP 2875258B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon layer
- silicide
- opening
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔概 要〕 ポリサイド電極と基板との接続構造に関し， ポリサイド電極と基板との接触抵抗を低減可能とする
ことを目的とし， 半導体基板に形成された不純物領域と，該不純物領域
を覆うようにして該半導体基板上に形成された絶縁層
と，該不純物領域を表出するようにして該絶縁層に設け
られた開口と，該開口内に表出する該不純物領域に接触
するエピタキシャル成長部分と該エピタキシャル成長層
から該絶縁層上に延在する部分とを含むシリコン層と，
該シリコン層上に形成されたシリサイド層とを備えるこ
とにより構成される。
ことを目的とし， 半導体基板に形成された不純物領域と，該不純物領域
を覆うようにして該半導体基板上に形成された絶縁層
と，該不純物領域を表出するようにして該絶縁層に設け
られた開口と，該開口内に表出する該不純物領域に接触
するエピタキシャル成長部分と該エピタキシャル成長層
から該絶縁層上に延在する部分とを含むシリコン層と，
該シリコン層上に形成されたシリサイド層とを備えるこ
とにより構成される。
本発明は，半導体装置における電極と基板との接続に
係り，とくに，ポリサイド電極と基板との接触構造に関
する。
係り，とくに，ポリサイド電極と基板との接触構造に関
する。
半導体集積回路の高密度化にともなって配線パターン
が微細化し，その結果，配線の抵抗値を低減することが
要求されている。これに応じて，シリコンと，例えばタ
ングステンやチタン等の高融点金属との金属間化合物で
あるシリサイドを用いて低抵抗の配線を構成することが
行われている。
が微細化し，その結果，配線の抵抗値を低減することが
要求されている。これに応じて，シリコンと，例えばタ
ングステンやチタン等の高融点金属との金属間化合物で
あるシリサイドを用いて低抵抗の配線を構成することが
行われている。
このようなシリサイドを用いる配線は，通常，多結晶
シリコン層上に，例えばタングステンやチタン等の高融
点金属層を積層し，これを熱処理することによって高融
点金属層をタングステンシリサイドやチタンシリサイド
等に転換するか，あるいは，前記多結晶シリコン層上に
高融点金属シリサイド層を堆積するかの方法によって形
成される。上記における多結晶シリコン層は，シリコン
基板上に直接に高融点金属またはこれらのシリサイド層
を形成した場合，後の工程における熱処理によって基板
から高融点金属層等へのシリコンの拡散が生じ，シリコ
ン基板あるいは基板に形成されている不純物拡散領域が
変質してしまうのを防止するために設けられる。
シリコン層上に，例えばタングステンやチタン等の高融
点金属層を積層し，これを熱処理することによって高融
点金属層をタングステンシリサイドやチタンシリサイド
等に転換するか，あるいは，前記多結晶シリコン層上に
高融点金属シリサイド層を堆積するかの方法によって形
成される。上記における多結晶シリコン層は，シリコン
基板上に直接に高融点金属またはこれらのシリサイド層
を形成した場合，後の工程における熱処理によって基板
から高融点金属層等へのシリコンの拡散が生じ，シリコ
ン基板あるいは基板に形成されている不純物拡散領域が
変質してしまうのを防止するために設けられる。
第３図はシリサイド層を用いた従来の配線とシリコン
基板との接続部分を中心として示した要部断面図であ
る。不純物拡散領域２と分離絶縁層３が形成されている
シリコン基板１上には，層間絶縁層４が形成されてお
り，層間絶縁層４に設けられている開口を通じて，多結
晶シリコン層５と不純物拡散領域２が接触している。多
結晶シリコン層５は分離絶縁層３上に延伸して形成され
ている。そして，多結晶シリコン層５上には，前記のよ
うにして堆積された，高融点金属のシリサイド層６が形
成されている。多結晶シリコン層５とシリサイド層６は
所定の電極および配線の形状にパターンニングされてい
る。これらの層の上には，例えばSiO2からなる保護層７
が形成されている。多結晶シリコン層５とシリサイド層
６とを総称してポリサイドと呼ぶ。
基板との接続部分を中心として示した要部断面図であ
る。不純物拡散領域２と分離絶縁層３が形成されている
シリコン基板１上には，層間絶縁層４が形成されてお
り，層間絶縁層４に設けられている開口を通じて，多結
晶シリコン層５と不純物拡散領域２が接触している。多
結晶シリコン層５は分離絶縁層３上に延伸して形成され
ている。そして，多結晶シリコン層５上には，前記のよ
うにして堆積された，高融点金属のシリサイド層６が形
成されている。多結晶シリコン層５とシリサイド層６は
所定の電極および配線の形状にパターンニングされてい
る。これらの層の上には，例えばSiO2からなる保護層７
が形成されている。多結晶シリコン層５とシリサイド層
６とを総称してポリサイドと呼ぶ。
図示のように，シリコン基板１と直接に接触している
のは多結晶シリコン層５である。したがって，その抵抗
値を下げるために，一般に，多結晶シリコン層５には不
純物が注入されている。しかしながら，シリサイド層６
が形成されたのち，シリコン基板１は種々の熱処理工程
を経るために，多結晶シリコン層５に注入されている不
純物が多結晶シリコン層５の結晶粒界を移動してシリサ
イド層６中に拡散してしまう。その結果，多結晶シリコ
ン層５における不純物濃度が低下し，シリコン基板１と
ポリサイド層との接触抵抗が増大する。
のは多結晶シリコン層５である。したがって，その抵抗
値を下げるために，一般に，多結晶シリコン層５には不
純物が注入されている。しかしながら，シリサイド層６
が形成されたのち，シリコン基板１は種々の熱処理工程
を経るために，多結晶シリコン層５に注入されている不
純物が多結晶シリコン層５の結晶粒界を移動してシリサ
イド層６中に拡散してしまう。その結果，多結晶シリコ
ン層５における不純物濃度が低下し，シリコン基板１と
ポリサイド層との接触抵抗が増大する。
上記のようなシリサイド層６への不純物の拡散による
損失を補償するために，多結晶シリコン層５に1x1016〜
1x1017/cm2程度の高濃度の不純物を注入する方法も行わ
れているが，高濃度の不純物の注入には，長時間を要
し，製造工程のスループットを低下させる原因となる，
シリサイド層中に拡散した不純物のクラスターあるい
は不純物とシリサイド層との化合物が生成し，シリサイ
ド層に突起が発生したり高抵抗になるなど膜質の劣化や
シリサイド層６の剥離が生じる等の問題があった。
損失を補償するために，多結晶シリコン層５に1x1016〜
1x1017/cm2程度の高濃度の不純物を注入する方法も行わ
れているが，高濃度の不純物の注入には，長時間を要
し，製造工程のスループットを低下させる原因となる，
シリサイド層中に拡散した不純物のクラスターあるい
は不純物とシリサイド層との化合物が生成し，シリサイ
ド層に突起が発生したり高抵抗になるなど膜質の劣化や
シリサイド層６の剥離が生じる等の問題があった。
本発明は多結晶シリコン層５に高濃度の不純物を注入
することなく，基板との接触抵抗が低いポリサイド層電
極を提供可能とすることを目的とする。
することなく，基板との接触抵抗が低いポリサイド層電
極を提供可能とすることを目的とする。
上記目的は、以下の各々の手段によって解決される。
半導体基板内に形成された不純物領域と、該半導体基
板上に形成され、該不純物領域内に開口を有する絶縁層
と、該絶縁層上から前記開口内に延在して前記不純物領
域に接し、かつエピタキシャル成長により該開口内にお
いて選択的に単結晶形成されてなる、導電性不純物を含
有してなるシリコン層と、該シリコン層上に形成された
シリサイド層とを有する半導体装置、 あるいは、半導体基板内に不純物を添加する工程と、
該半導体基板上に、該不純物領域内に開口を有する絶縁
層を形成する工程と、次いで、エピタキシャル成長によ
り、該絶縁層上から前記開口内に延在して前記不純物領
域に接するように、かつ該開口内において選択的に単結
晶形成させてなるように、導電性不純物を含有してなる
シリコン層を形成する工程と、次いで、該シリコン層上
にシリサイド層を形成する工程と、次いで、前記シリサ
イドが結晶化するとともに低抵抗化する熱処理をする工
程とを有する半導体装置の製造方法。
板上に形成され、該不純物領域内に開口を有する絶縁層
と、該絶縁層上から前記開口内に延在して前記不純物領
域に接し、かつエピタキシャル成長により該開口内にお
いて選択的に単結晶形成されてなる、導電性不純物を含
有してなるシリコン層と、該シリコン層上に形成された
シリサイド層とを有する半導体装置、 あるいは、半導体基板内に不純物を添加する工程と、
該半導体基板上に、該不純物領域内に開口を有する絶縁
層を形成する工程と、次いで、エピタキシャル成長によ
り、該絶縁層上から前記開口内に延在して前記不純物領
域に接するように、かつ該開口内において選択的に単結
晶形成させてなるように、導電性不純物を含有してなる
シリコン層を形成する工程と、次いで、該シリコン層上
にシリサイド層を形成する工程と、次いで、前記シリサ
イドが結晶化するとともに低抵抗化する熱処理をする工
程とを有する半導体装置の製造方法。
ポリサイド配線を構成する多結晶シリコン層を，少な
くとも基板とのコンタクト領域においてエピタキシャル
成長させる。エピタキシャル成長層には，多結晶シリコ
ン層におけるような結晶粒界が存在せず，また，結晶欠
陥も少ないため，注入された不純物のシリサイド層への
拡散が多結晶シリコン中に比較して遅い。このため，高
温の熱処理を経ても不純物濃度の低下が生じ難く，従来
より低濃度の不純物で基板とポリサイド層との接触抵抗
を低く維持することができる。その結果，高濃度不純物
の注入に起因する前記問題点を回避可能となる。
くとも基板とのコンタクト領域においてエピタキシャル
成長させる。エピタキシャル成長層には，多結晶シリコ
ン層におけるような結晶粒界が存在せず，また，結晶欠
陥も少ないため，注入された不純物のシリサイド層への
拡散が多結晶シリコン中に比較して遅い。このため，高
温の熱処理を経ても不純物濃度の低下が生じ難く，従来
より低濃度の不純物で基板とポリサイド層との接触抵抗
を低く維持することができる。その結果，高濃度不純物
の注入に起因する前記問題点を回避可能となる。
以下本発明の実施例を図面を参照して説明する。以下
の図面において，既掲の図面におけるの同じ部分には同
一符合を付してある。
の図面において，既掲の図面におけるの同じ部分には同
一符合を付してある。
第１図は本発明のポリサイド電極の構造を示す要部断
面図であって，第３図の従来のポリサイド配線と同様
に，不純物拡散領域２と分離絶縁層３が形成されている
シリコン基板１上には，層間絶縁層４が形成されてお
り，層間絶縁層４に設けらている開口を通じて，多結晶
シリコン層５と不純物拡散領域２が接触している。多結
晶シリコン層５は分離絶縁層３上に延伸して形成されて
いる。そして，多結晶シリコン層５上には，前記のよう
にして堆積された，高融点金属のシリサイド層６が形成
されている。多結晶シリコン層５とシリサイド層６は所
定の電極および配線の形状にパターンニングされてい
る。これらの層の上には，例えばSiO2から成る保護層７
が形成されている。
面図であって，第３図の従来のポリサイド配線と同様
に，不純物拡散領域２と分離絶縁層３が形成されている
シリコン基板１上には，層間絶縁層４が形成されてお
り，層間絶縁層４に設けらている開口を通じて，多結晶
シリコン層５と不純物拡散領域２が接触している。多結
晶シリコン層５は分離絶縁層３上に延伸して形成されて
いる。そして，多結晶シリコン層５上には，前記のよう
にして堆積された，高融点金属のシリサイド層６が形成
されている。多結晶シリコン層５とシリサイド層６は所
定の電極および配線の形状にパターンニングされてい
る。これらの層の上には，例えばSiO2から成る保護層７
が形成されている。
第１図においては、多結晶シリコン層５の一部が単結
晶シリコン層51となっている点が，第３図の従来の構造
と異なる。すなわち，多結晶シリコン層５とシリサイド
層６から成るポリサイド配線は，この単結晶シリコン層
51を介してシリコン基板1,正確には，不純物拡散領域２
と接触している。多結晶シリコン層５および単結晶シリ
コン層51には,8x1015/cm2程度の不純物が注入され，注
入後の熱処理において，多結晶シリコン層５中の不純物
はシリサイド層６に拡散して低濃度となるが，単結晶シ
リコン層51においては，この不純物濃度は注入後の全工
程を通じてほとんど変化しない。その結果，シリコン基
板１とポリサイド層との接触抵抗は低く維持されてい
る。上記構造における主たる電流径路は，シリサイド層
６−単結晶シリコン層51−不純物拡散領域２である。
晶シリコン層51となっている点が，第３図の従来の構造
と異なる。すなわち，多結晶シリコン層５とシリサイド
層６から成るポリサイド配線は，この単結晶シリコン層
51を介してシリコン基板1,正確には，不純物拡散領域２
と接触している。多結晶シリコン層５および単結晶シリ
コン層51には,8x1015/cm2程度の不純物が注入され，注
入後の熱処理において，多結晶シリコン層５中の不純物
はシリサイド層６に拡散して低濃度となるが，単結晶シ
リコン層51においては，この不純物濃度は注入後の全工
程を通じてほとんど変化しない。その結果，シリコン基
板１とポリサイド層との接触抵抗は低く維持されてい
る。上記構造における主たる電流径路は，シリサイド層
６−単結晶シリコン層51−不純物拡散領域２である。
第２図は第１図に示す構造のポリサイド電極を形成す
るための工程の一実施例における要部断面図である。第
２図（ａ）を参照して，例えばｐ型のシリコン基板１に
は分離絶縁層３を形成し，分離絶縁層３をマスクとし
て，例えばAs（砒素）をイオン注入する。この注入量
は，例えば4x1015ions/cm2である。次いで，周知のCVD
（化学気相堆積）法を用いて，シリコン基板１全面に，
例えば2000Åの厚さを有するSiO2を堆積する。このよう
にして，第２図（ｂ）に示すように，不純物拡散領域２
および層間絶縁層４を形成する。不純物拡散領域２上の
層間絶縁層４の一部を，周知のリソグラフ技術を用いて
選択的に除去し，第２図（ｃ）に示すような開口（コン
タクトホール）41を形成する。
るための工程の一実施例における要部断面図である。第
２図（ａ）を参照して，例えばｐ型のシリコン基板１に
は分離絶縁層３を形成し，分離絶縁層３をマスクとし
て，例えばAs（砒素）をイオン注入する。この注入量
は，例えば4x1015ions/cm2である。次いで，周知のCVD
（化学気相堆積）法を用いて，シリコン基板１全面に，
例えば2000Åの厚さを有するSiO2を堆積する。このよう
にして，第２図（ｂ）に示すように，不純物拡散領域２
および層間絶縁層４を形成する。不純物拡散領域２上の
層間絶縁層４の一部を，周知のリソグラフ技術を用いて
選択的に除去し，第２図（ｃ）に示すような開口（コン
タクトホール）41を形成する。
次いで,CVD技術を用いて，シリコン基板１全面に厚さ
約1000Åの多結晶シリコン層５を生成する。この際の生
成条件の一例は，反応ガスとしてSi2H6（ジシラン），
と水素の混合ガス，ガス圧50〜100Torr,基板温度800〜9
00℃のように選ぶ。その結果，第２図（ｄ）に示すよう
に，分離絶縁層３上および層間絶縁層４上には多結晶シ
リコン層５が生成するが，開口41内に露出するシリコン
基板１上には単結晶シリコン層51がエピタキシャル成長
する。
約1000Åの多結晶シリコン層５を生成する。この際の生
成条件の一例は，反応ガスとしてSi2H6（ジシラン），
と水素の混合ガス，ガス圧50〜100Torr,基板温度800〜9
00℃のように選ぶ。その結果，第２図（ｄ）に示すよう
に，分離絶縁層３上および層間絶縁層４上には多結晶シ
リコン層５が生成するが，開口41内に露出するシリコン
基板１上には単結晶シリコン層51がエピタキシャル成長
する。
上記ののち，第２図（ｅ）に示すように，多結晶シリ
コン層５および単結晶シリコン層51表面に，厚さ100Å
程度の熱酸化膜８を生成したのち，シリコン基板１全面
に,As+イオン９を注入する。熱酸化膜８はこの際におけ
るスルー酸化膜として作用する。As+イオン９の注入量
は，例えば8x1015ions/cm2とする。こののち，シリコン
基板１をH2雰囲気中950℃で20分間程度熱処理し，注入
不純物の活性化を行う。
コン層５および単結晶シリコン層51表面に，厚さ100Å
程度の熱酸化膜８を生成したのち，シリコン基板１全面
に,As+イオン９を注入する。熱酸化膜８はこの際におけ
るスルー酸化膜として作用する。As+イオン９の注入量
は，例えば8x1015ions/cm2とする。こののち，シリコン
基板１をH2雰囲気中950℃で20分間程度熱処理し，注入
不純物の活性化を行う。
次いで,HF（弗酸）溶液を用いて熱酸化膜８を除去し
たのち，シリコン基板１全面に，例えば約2000Åの厚さ
のTiSix（チタンシリサイド;xはTiSi2の化学量論的組成
からのずれによる不確定値を表す）層６を形成する。Ti
Sixの形成方法は，例えば周知のスパッタリング法を用
いればよい。こののち,TiSix層６と多結晶シリコン層５
を，通常のリソグラフ技術を用いて，第２図（ｆ）に示
すように，所定形状の電極にパターンニングする。この
場合のエッチングは，反応性イオンエッチング法を用い
て行えばよい。
たのち，シリコン基板１全面に，例えば約2000Åの厚さ
のTiSix（チタンシリサイド;xはTiSi2の化学量論的組成
からのずれによる不確定値を表す）層６を形成する。Ti
Sixの形成方法は，例えば周知のスパッタリング法を用
いればよい。こののち,TiSix層６と多結晶シリコン層５
を，通常のリソグラフ技術を用いて，第２図（ｆ）に示
すように，所定形状の電極にパターンニングする。この
場合のエッチングは，反応性イオンエッチング法を用い
て行えばよい。
以後、第２図（ｇ）に示すように，シリコン基板１全
面に，例えば厚さ約2000ÅのSiO2から成る保護層７を形
成し，さらに,N2雰囲気中約900℃で約20分間の熱処理を
行う。この熱処理によりTiSi2は結晶化するとともに低
抵抗化する。
面に，例えば厚さ約2000ÅのSiO2から成る保護層７を形
成し，さらに,N2雰囲気中約900℃で約20分間の熱処理を
行う。この熱処理によりTiSi2は結晶化するとともに低
抵抗化する。
上記本発明のシリサイド電極の構造は,MOSトランジス
タのソース／ドレイン電極，バイポーラトランジスタの
コレクタ電極およびベース電極等，のちに比較的高温の
工程を経る電極のすべてに適用できる。
タのソース／ドレイン電極，バイポーラトランジスタの
コレクタ電極およびベース電極等，のちに比較的高温の
工程を経る電極のすべてに適用できる。
上記実施例においては，不純物拡散領域２と接触して
いる部分のみを単結晶シリコン層51としているが，周知
のSOI（Silicon on Insulator）技術を用いて，分離絶
縁層３上の多結晶シリコン層５を単結晶化してもよい。
また，多結晶シリコン層５および単結晶シリコン層51上
にTiSixのようなシリサイド層６を堆積したが，シリサ
イド層６の代わりに，例えば金属チタン（Ti）層を堆積
し，これを熱処理して多結晶シリコン層５および単結晶
シリコン層51と固相反応させてシリサイド層に転換する
方法を用いてもよい。さらにシリサイド層６を構成する
金属としては,Tiの他にタングステン（Ｗ），モリブデ
ン（Mo）等の高融点金属を用いても同様の効果が得られ
る。
いる部分のみを単結晶シリコン層51としているが，周知
のSOI（Silicon on Insulator）技術を用いて，分離絶
縁層３上の多結晶シリコン層５を単結晶化してもよい。
また，多結晶シリコン層５および単結晶シリコン層51上
にTiSixのようなシリサイド層６を堆積したが，シリサ
イド層６の代わりに，例えば金属チタン（Ti）層を堆積
し，これを熱処理して多結晶シリコン層５および単結晶
シリコン層51と固相反応させてシリサイド層に転換する
方法を用いてもよい。さらにシリサイド層６を構成する
金属としては,Tiの他にタングステン（Ｗ），モリブデ
ン（Mo）等の高融点金属を用いても同様の効果が得られ
る。
本発明のように，ポリサイド電極におけるシリコン層
の少なくともシリコン基板と接触する部分を単結晶化す
ることによって，シリコン層に注入する不純物が比較的
低濃度でも，また，高温の熱処理後においても，半導体
基板との接触抵抗を低く維持することができ，その結
果，低抵抗の微細配線を必要とする高性能・高密度半導
体集積回路の開発を促進する効果がある。
の少なくともシリコン基板と接触する部分を単結晶化す
ることによって，シリコン層に注入する不純物が比較的
低濃度でも，また，高温の熱処理後においても，半導体
基板との接触抵抗を低く維持することができ，その結
果，低抵抗の微細配線を必要とする高性能・高密度半導
体集積回路の開発を促進する効果がある。
第１図は本発明のポリサイド電極の構造を示す要部断面
図， 第２図は本発明のポリサイド電極の形成工程の一実施例
を示す要部断面図， 第３図は従来のポリサイド電極の構造を示す要部断面図 である。 図において， １はシリコン基板， ２は不純物拡散領域， ３は分離絶縁層， ４は層間絶縁層， ５は多結晶シリコン層， ６はシリサイド層， ７は保護層， ８は熱酸化膜， ９はAs+イオン， 41は開口41, 51は単結晶シリコン層 である。
図， 第２図は本発明のポリサイド電極の形成工程の一実施例
を示す要部断面図， 第３図は従来のポリサイド電極の構造を示す要部断面図 である。 図において， １はシリコン基板， ２は不純物拡散領域， ３は分離絶縁層， ４は層間絶縁層， ５は多結晶シリコン層， ６はシリサイド層， ７は保護層， ８は熱酸化膜， ９はAs+イオン， 41は開口41, 51は単結晶シリコン層 である。
フロントページの続き (56)参考文献 特開 昭61−159750（ＪＰ，Ａ) 特開 昭58−90724（ＪＰ，Ａ) 特開 昭59−94415（ＪＰ，Ａ) 特開 昭54−88783（ＪＰ，Ａ) 特開 昭61−248447（ＪＰ，Ａ) 特開 昭58−4924（ＪＰ，Ａ) 特開 昭59−55036（ＪＰ，Ａ) 特開 昭62−216343（ＪＰ，Ａ) 特開 平１−189919（ＪＰ，Ａ)
Claims (2)
- 【請求項１】半導体基板内に形成された不純物領域と、 該半導体基板上に形成され、該不純物領域内に開口を有
する絶縁層と、 該絶縁層上から前記開口内に延在して前記不純物領域に
接し、かつエピタキシャル成長により該開口内において
選択的に単結晶形成されてなる、導電性不純物を含有し
てなるシリコン層と、 該シリコン層上に形成されたシリサイド層と を有する半導体装置。 - 【請求項２】半導体基板内に不純物を添加する工程と、 該半導体基板上に、該不純物領域内に開口を有する絶縁
層を形成する工程と、 次いで、エピタキシャル成長により、該絶縁層上から前
記開口内に延在して前記不純物領域に接するように、か
つ該開口内において選択的に単結晶形成させてなるよう
に、導電性不純物を含有してなるシリコン層を形成する
工程と、 次いで、該シリコン層上にシリサイド層を形成する工程
と、 次いで、前記シリサイドが結晶化するとともに低抵抗化
する熱処理をする工程と を有する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63146550A JP2875258B2 (ja) | 1988-06-14 | 1988-06-14 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63146550A JP2875258B2 (ja) | 1988-06-14 | 1988-06-14 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01313972A JPH01313972A (ja) | 1989-12-19 |
| JP2875258B2 true JP2875258B2 (ja) | 1999-03-31 |
Family
ID=15410198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63146550A Expired - Fee Related JP2875258B2 (ja) | 1988-06-14 | 1988-06-14 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2875258B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5545926A (en) | 1993-10-12 | 1996-08-13 | Kabushiki Kaisha Toshiba | Integrated mosfet device with low resistance peripheral diffusion region contacts and low PN-junction failure memory diffusion contacts |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5955036A (ja) * | 1982-09-24 | 1984-03-29 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPS5994415A (ja) * | 1982-11-19 | 1984-05-31 | Waseda Daigaku | 半導体装置の製法 |
| JPS62216343A (ja) * | 1986-03-18 | 1987-09-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH01189919A (ja) * | 1988-01-26 | 1989-07-31 | Seiko Epson Corp | 半導体装置とその製造方法 |
-
1988
- 1988-06-14 JP JP63146550A patent/JP2875258B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01313972A (ja) | 1989-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4717681A (en) | Method of making a heterojunction bipolar transistor with SIPOS | |
| JP3414662B2 (ja) | Ｓｒａｍセル及びその製造方法 | |
| JPS62177909A (ja) | 半導体装置の製造方法 | |
| US4460417A (en) | Method of manufacturing insulating film and electric device utilizing the same | |
| JPS62123716A (ja) | 半導体装置の製造方法 | |
| JP2875258B2 (ja) | 半導体装置およびその製造方法 | |
| JP2560376B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| KR940004450B1 (ko) | 반도체장치의 제조방법 | |
| JP3023189B2 (ja) | 半導体装置の製造方法 | |
| JP2872425B2 (ja) | 半導体デバイスの形成方法 | |
| JP3253438B2 (ja) | 半導体装置 | |
| JPH0864828A (ja) | 薄膜トランジスタの製造方法 | |
| JP2797200B2 (ja) | 多結晶シリコン電極およびその製造方法 | |
| JPH0284773A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2993665B2 (ja) | 配線形成方法 | |
| JPH03200319A (ja) | 多結晶シリコンの形成方法 | |
| JPH03297148A (ja) | 半導体装置の製造方法 | |
| JPS63192223A (ja) | 半導体装置の製造方法 | |
| JPS63198373A (ja) | 半導体装置およびその製造方法 | |
| JPH05299348A (ja) | 多結晶シリコン薄膜の形成方法 | |
| JP2650972B2 (ja) | 半導体装置の製造方法 | |
| JP2659798B2 (ja) | 半導体装置 | |
| JPS58166739A (ja) | 半導体装置とその製造法 | |
| JPH03187226A (ja) | 半導体装置の製造方法 | |
| JPH04133321A (ja) | 金属薄膜の化学的気相成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |