JP3414662B2 - Ｓｒａｍセル及びその製造方法 - Google Patents

Ｓｒａｍセル及びその製造方法

Info

Publication number
JP3414662B2
JP3414662B2 JP01112499A JP1112499A JP3414662B2 JP 3414662 B2 JP3414662 B2 JP 3414662B2 JP 01112499 A JP01112499 A JP 01112499A JP 1112499 A JP1112499 A JP 1112499A JP 3414662 B2 JP3414662 B2 JP 3414662B2
Authority
JP
Japan
Prior art keywords
transistor
film
load
transistors
active region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01112499A
Other languages
English (en)
Other versions
JP2000208644A (ja
Inventor
潤 小山
舜平 山崎
オー．アダン アルベルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd, Sharp Corp filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP01112499A priority Critical patent/JP3414662B2/ja
Priority to CNB001011251A priority patent/CN1238902C/zh
Priority to EP00300390A priority patent/EP1022784A3/en
Priority to TW089100817A priority patent/TW451478B/zh
Priority to US09/487,258 priority patent/US6204518B1/en
Priority to KR1020000002406A priority patent/KR100358431B1/ko
Publication of JP2000208644A publication Critical patent/JP2000208644A/ja
Application granted granted Critical
Publication of JP3414662B2 publication Critical patent/JP3414662B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＳＲＡＭセル及び
その製造方法に関する。更に詳しくは、本発明は、負荷
素子を薄膜トランジスタとし、かつ３次元構成とした高
集積で低電圧で動作するＳＲＡＭセル及びその製造方法
に関する。
【０００２】
【従来の技術】ＳＲＡＭセルは、２個のインバーター及
び２個の転送トランジスタからなり、２個のインバータ
ーはクロス接続され、２個の転送トランジスタでビット
線に接続されている。インバーターは、通常ＮＭＯＳの
駆動トランジスタと負荷素子からなり、電源電圧が印加
されている。
【０００３】代表的なＳＲＡＭセルの構造を図４（ａ）
〜（ｃ）に示す。図４（ａ）〜（ｃ）には、３種類のＳ
ＲＡＭセルが記載されているが、これらＳＲＡＭセルは
負荷素子の構成及び種類が異なっている。即ち、図４
（ａ) のＳＲＡＭセルは負荷素子１０１にポリシリコン
からなる抵抗を使用し、図４（ｂ）は負荷素子１０１に
基板上に形成されたトランジスタ（バルクトランジスタ
と称する）を使用し、図４（ｃ）は負荷素子１０１に駆
動トランジスタ１０３上に形成されたトランジスタ（ス
タックドトランジスタと称する）を使用している。この
内、図４（ｂ）及び（ｃ）のＳＲＡＭセルは完全ＣＭＯ
Ｓ型ＳＲＡＭセルと呼ばれ、更に図１（ｂ）のＳＲＡＭ
セルはバルク完全ＣＭＯＳ型ＳＲＡＭセルと呼ばれてい
る。なお、図４（ａ）〜（ｃ）中、１０２は転送トラン
ジスタ、１０４はビット線を示している。
【０００４】上記構成の内、ＳＲＡＭセルをより高集積
化するためには、図４（ａ）及び（ｃ）の負荷素子１０
１が、ポリシリコンからなる抵抗であるか、スタックド
トランジスタであることが好ましい。これは、負荷素子
１０１を基板上に形成された駆動トランジスタ１０３上
に形成できるため、素子面積を縮小することができるか
らである。
【０００５】一方、ＳＲＡＭセルを駆動させる観点から
次のことが望まれている。ＳＲＡＭセルの安定性を高く
し、低電圧で駆動させるために、負荷素子は駆動電流が
高いことが要求されている。図５（ａ）はＳＲＡＭセル
の状態図であり、図中２つのインバーター特性（Ｘ及び
Ｙ）に内接する正方形Ｚの一辺の幅が、電源や隣接する
セルからのノイズに対する強さを示すノイズマージン
（Ｓｔａｔｉｃ Ｎｏｉｓｅ Ｍａｒｇｉｎ：ＳＮＭ）
Ｖｎである。また、図５（ｂ）は、負荷素子のトランス
コンダクタンスβｐとＳＮＭとの関係を示している。こ
の図５（ｂ）には、βｐが高いほど、ＳＮＭが大きくな
り、従って高いマージンを得ることができることが示さ
れている。
【０００６】ここで、図４（ｂ）のバルク完全ＣＭＯＳ
型ＳＲＡＭセルでは、負荷素子１０１のβｐが通常３×
１０-5Ａ／Ｖ2 程度と高い。一方、図４（ｃ）の負荷素
子１０１のβｐは通常１×１０-7Ａ／Ｖ2 程度であるた
め、電源電圧が１Ｖ以下の場合、十分に動作させること
が困難である。また、図４（ｂ）のバルク完全ＣＭＯＳ
型ＳＲＡＭセルでは、負荷素子１０１のオン電流の限界
は５０μＡであるが、図４（ｃ）の負荷素子１０１で
は、１〜１０μＡであるから低い電流でしか使用できな
い。また、図６に図４（ａ）及び（ｃ）の負荷素子のＩ
−Ｖ特性を示す。この図から明らかなように、負荷素子
に駆動トランジスタ上に形成されたＰＭＯＳを使用する
方が、より大きな電流で使用することができる。
【０００７】上記より、高集積で、かつ低電圧（１Ｖ以
下）で安定に動作させるため、バルクトランジスタから
なる負荷素子と同程度の駆動電流で、スタックドトラン
ジスタからなる負荷素子を使用することが望まれてい
る。そのため、スタックドトランジスタの移動度を改良
することが望まれている。
【０００８】スタックドトランジスタには、通常ポリシ
リコン膜が活性領域に使用される。そのため、このトラ
ンジスタの移動度を改良するには、ポリシリコン膜を構
成する結晶のグレインサイズ（粒径）を大きくすること
が要求される。グレインサイズを大きくする方法とし
て、例えば約６００℃、３０時間程度の熱処理か、レー
ザーアニールに付すことで、アモルファスシリコン膜か
ら固相成長させる方法が知られている。
【０００９】しかしながら、上記方法により得られたポ
リシリコン膜の品質は、ＳＲＡＭセルに使用するために
は十分でない。その理由は、上記方法では、グレインバ
ンダリー（粒界）がばらつくため、移動度が減少すると
共に、ＳＲＡＭセルの特性がばらつくためである。更
に、長時間及び高温が付されているため、スタックドト
ランジスタの下の基板上に形成されているトランジスタ
の特性を劣化させるという問題もあった。
【００１０】このような問題を解決する手段として、以
下の方法が挙げられる。図７に示すように、基板１１１
上に形成した絶縁膜１１２の一部を開口した後、アモル
ファスシリコン膜１１３を堆積し、熱処理に付すことで
開口部の単結晶シリコンを核としてポリシリコン膜を固
相成長させている（小田信彦他、平成３年春季第３８回
物理関係連合会予稿集、ｐ．７４２ ３１ｐ−Ｘ−１２
「Ｕ−ＬＰＣＶＤ法を用いたＳｉ固相成長」）。図７
中、矢印は固相成長の方向を示している。
【００１１】図８に示すように、段差を有する基板１１
１上にポリシリコン膜１１４を堆積させた後、ポリシリ
コン膜の厚さ程度で全面にシリコンイオン１１５を注入
する。シリコンイオン注入により、ポリシリコン膜１１
４はアモルファス状態に変換されるが、段差部の側壁に
存在するポリシリコン膜１１４ａにはシリコンイオンが
注入されないので、多結晶状態のままである。次いで、
熱処理に付すことにより、側壁のポリシリコン膜１１４
ａを核として、ポリシリコン膜を固相成長させている
（特開平２−１４３４１４号公報参照）。
【００１２】図９に示すように、段差１１６を有する基
板１１１上にアモルファスシリコン膜を堆積した後、熱
処理を行うことにより段差部付近に大き目の多結晶を含
むシリコン膜１１７を形成する。次に、段差部付近以外
の大き目の多結晶を含まないシリコン膜を除去する。次
いで、全面にアモルファスシリコン膜１１８を堆積した
後、熱処理を行うことにより大き目の多結晶を核とし
て、粒界の大きなポリシリコン膜を固相成長させている
（特開平８−２８８５１５号公報参照）。図９中、矢印
は固相成長の方向を示している。
【００１３】上記以外にも、触媒元素がアモルファスシ
リコンの多結晶化を助けることを利用してポリシリコン
膜を形成する方法が知られている（特開平９−３１２４
０４号公報）。この方法は、まず、アモルファスシリコ
ン膜の特定の領域に触媒元素を接触させた後、熱処理に
付すことにより触媒元素を核として、ポリシリコン膜を
固相成長させる。次に、ハロゲンを含む酸化性雰囲気中
で酸化することにより、ポリシリコン膜上に酸化膜を形
成すると共に、酸化膜に触媒元素をゲッタリングさせ
る。この後、酸化膜を除去することにより、結晶性の高
いポリシリコン膜を得ている。この方法は、比較的簡単
にポリシリコン膜を得ることができ、得られたポリシリ
コン膜の移動度も２００ｃｍ2 ／Ｖ以上である。
【００１４】
【発明が解決しようとする課題】上記方法では以下のよ
うな問題がある。図７に示す方法では、開口部の側壁付
近からも結晶化が進むので、形成されるポリシリコン膜
の結晶の方向が一定しない。また、図８に示す方法で
は、イオン注入されたアモルファス膜と側壁のポリシリ
コン膜との界面が、界面ではイオン注入濃度が変化する
ため明確ではない。そのため、結晶の方向が揃ったポリ
シリコン膜を得ることが困難である。
【００１５】図９に示す方法では、段差の形成工程及び
段差部付近のポリシリコン膜を残す工程で少なくとも２
回のフォトリソグラフィー工程が必要であり、製造時間
が長いという問題があった。
【００１６】触媒元素を用いる方法では、使用した触媒
元素がシリコンと反応しシリサイドを形成することによ
り、基板上に形成されるトランジスタを汚染する恐れが
ある。また、基板上に形成されるトランジスタとスタッ
クドトランジスタとを接続するためにプラグが使用され
る。このプラグは、より高集積化するために、スタック
ドトランジスタの直下に形成する必要がある。しかし、
この方法を用いた場合、プラグが核となり、活性領域に
望まない結晶が含まれることとなる。
【００１７】
【課題を解決するための手段】かくして本発明によれ
ば、２個の駆動トランジスタと２個の転送トランジスタ
と、層間絶縁膜を介して前記駆動トランジスタ及び前記
転送トランジスタの上方に２個のＴＦＴからなる負荷ト
ランジスタとを少なくとも備え、前記負荷トランジスタ
が触媒元素を使用した固相成長技術によりアモルファス
シリコンの結晶性を改善したシリコン膜からなる活性領
域を有し、前記層間絶縁膜と前記負荷トランジスタとの
間に、前記触媒元素が前記駆動トランジスタ及び前記転
送トランジスタに拡散することを防ぐバリア層を有し、
前記負荷トランジスタの活性領域及び前記層間絶縁膜と
前記バリア層とに形成されたスルーホールに埋め込ま
れ、かつ前記負荷トランジスタと前記駆動トランジスタ
及び前記転送トランジスタとを接続するためのプラグを
有し、前記プラグと前記負荷トランジスタのゲート電極
とが同じ金属材料から構成され、前記負荷トランジスタ
の活性領域と前記プラグとが、前記スルーホールの側面
で接していることを特徴とするＳＲＡＭセルが提供され
る。
【００１８】また、本発明によれば、２個の駆動トラン
ジスタと２個の転送トランジスタとを層間絶縁膜で覆
い、前記層間絶縁膜上に触媒元素の前記駆動トランジス
タ及び前記転送トランジスタへの拡散を防ぐバリア層を
形成し、前記バリア層上にアモルファスシリコン膜を形
成し、触媒元素を使用した固相成長技術により前記アモ
ルファスシリコン膜の結晶性を改善したシリコン膜を形
成し、前記シリコン膜を所望の形状にパターニングする
ことにより負荷トランジスタの活性領域を形成した後、
前記活性領域上に負荷トランジスタのゲート絶縁膜を形
成し、前記ゲート絶縁膜、前記活性領域、前記バリア層
及び前記層間絶縁膜にスルーホールを形成し、全面に金
属材料からなる層を堆積させ、次いで前記金属材料から
なる層をパターニングすることにより、前記負荷トラン
ジスタと前記駆動トランジスタ及び前記転送トランジス
タとを接続するためのプラグを前記スルーホールに形成
すると共に前記負荷トランジスタのゲート電極を形成す
ることを特徴とするＳＲＡＭセルの製造方法が提供され
る。
【００１９】
【発明の実施の形態】まず、２個の駆動トランジスタと
２個の転送トランジスタが層間絶縁膜で覆われる。
【００２０】駆動トランジスタと転送トランジスタの構
成は、特に限定されず、公知の構成をいずれも使用する
ことができる。例えば、シリコン、ＧａＡｓ等の半導体
基板の表面層にソース／ドレイン領域を、ソース／ドレ
イン領域間のチャネル領域上にゲート電極を備えたトラ
ンジスタや、絶縁性基板上にソース／ドレイン／チャネ
ル領域として使用するシリコン膜及びゲート電極を備え
たトランジスタが挙げられる。ここで、駆動トランジス
タと転送トランジスタは、Ｐ型及びＮ型のいずれの導電
形を有していてもよい。また、個々のトランジスタの周
辺には、ＬＯＣＯＳ法や不純物注入法等による素子分離
領域が形成されていてもよい。
【００２１】駆動トランジスタと転送トランジスタを覆
う層間絶縁膜は、酸化シリコン膜、窒化シリコン膜、Ｐ
ＳＧ膜、ＢＰＳＧ膜及びこれら膜の積層膜からなってい
てもよい。層間絶縁膜の厚さは、使用する材料により異
なるが、通常３００〜１２００ｎｍである。層間絶縁膜
の形成方法は、特に限定されないが、ＣＶＤ法、熱酸化
法等が挙げられる。
【００２２】更に、層間絶縁膜は、その上にバリア層を
介して形成されるアモルファスシリコン膜の結晶性を良
好にするために、その表面が平坦化されていることがよ
り好ましい。平坦化の方法としては、公知の方法をいず
れも使用することができ、例えばＣＭＰ法（化学機械研
磨法）が挙げられる。
【００２３】次に、層間絶縁膜上に触媒元素の駆動トラ
ンジスタ及び転送トランジスタへの拡散を防ぐバリア層
を形成する。このバリア層を構成する材料としては、例
えば、Ａｌ2 Ｏ3 、Ｓｉx Ｎy 、ＴｉＯ2 等が挙げられ
る。また、バリア層の厚さは、使用する材料により異な
るが、通常２０〜１００ｎｍである。バリア層の形成方
法としては、スパッタ法、ＣＶＤ法等が挙げられる。
【００２４】次いで、バリア層上にアモルファスシリコ
ン膜が形成される。アモルファスシリコン膜の厚さは、
使用する材料により異なるが、通常３０〜６０ｎｍであ
る。アモルファスシリコン膜の形成方法は、特に限定さ
れず、公知の方法をいずれも使用することができる。例
えば、シラン（ＳｉＨ4 ）、ジシラン（Ｓｉ2 Ｈ6 ）等
のシラン系化合物を原料ガスとしたＬＰＣＶＤ法が挙げ
られる。
【００２５】更に、触媒元素を使用した固相成長技術に
よりアモルファスシリコン膜の結晶性を改善したシリコ
ン膜が形成される。この結晶性が改善されたシリコン膜
は、ポリシリコンからなるか又はポリシリコンを主成分
としている。特に、このシリコン膜は、移動度をより改
善するという観点から、ポリシリコン膜であることが好
ましい。
【００２６】以下では、触媒元素を使用した固相成長技
術を説明する。この技術は、アモルファスシリコン膜へ
の触媒元素の接触工程、熱処理による結晶成長工程及び
熱処理による触媒元素のゲッタリング工程からなる。
【００２７】まず、接触工程に使用することができる触
媒元素としては、シリコンの結晶性を改善しうるものを
いずれも使用することができる。具体的には、鉄、コバ
ルト、ニッケル、ルテニウム、ロジウム、パラジウム、
オスミウム、イリジウム、白金、銅、金等が挙げられ
る。
【００２８】アモルファスシリコン膜に触媒元素を接触
させる方法としては、触媒元素を含んだ溶液を塗布する
方法、ＣＶＤ法、スパッタ法、蒸着法、プラズマ処理
法、ガス吸着法等が挙げられる。ここで、溶液を塗布す
る方法は、導入量の調節や再現性の点で優れている。こ
の方法に使用することができる触媒元素を含んだ溶液と
しては、例えば、溶媒に触媒元素の化合物を溶解させた
溶液が挙げられる。また、塗布後に、スピンドライ法の
ような手段で溶媒を除去することが好ましい。
【００２９】触媒元素を接触させた後、熱処理に付すこ
とにより、触媒元素がアモルファスシリコン膜中に拡散
し、シリコン結晶を成長させるための核となる。この核
を中心としてシリコン結晶の固相成長工程が、アモルフ
ァスシリコン膜の所望の方向（例えば、アモルファスシ
リコン膜の表面に触媒元素を接触させた場合には膜の垂
直方向、側面に接触させた場合には膜の水平方向）に進
むこととなる。
【００３０】熱処理の条件としては、５００〜６００
℃、１〜６時間が好ましい。５００℃より低い又は１時
間未満の場合、固相成長が不十分となるので好ましくな
い。一方、６００℃より高い又は６時間より長い場合、
凝集現象が起こるため好ましくない。また、熱処理は、
窒素のような不活性ガス雰囲気下で行うことが好まし
い。なお、触媒元素は、結晶性が改善されたシリコン膜
中に１０-18 ｃｍ-3のオーダーで残存するように調節す
ることが好ましい。
【００３１】次に、シリコン膜を熱処理に付すことによ
り、シリコン膜中の触媒元素がゲッタリングされる。熱
処理は、例えば、ハロゲン元素を含む酸化性雰囲気中で
行うか、又はリンをドーピングした後、非酸化性雰囲気
中で行われる。ここで、前者のハロゲン元素を含む雰囲
気とは、例えば、ＨＣｌ、ＨＦ、ＨＢｒ、Ｃｌ2 、
Ｆ 2 、Ｂｒ2 、ＣＦ4 等を含む酸素雰囲気が挙げられ
る。更に、この場合、熱処理の条件は、例えば、８００
℃で２０ｎｍの酸化膜を形成するような条件であること
が好ましい。また、後者の非酸化性雰囲気とは、窒素の
ような不活性ガス雰囲気が挙げられる。更に、この場
合、熱処理の条件は、５００〜６５０℃程度の温度下が
挙げられる。具体的には、５５０℃の場合、数時間行う
ことが好ましい。
【００３２】ここで、前者の熱処理では、シリコン膜上
に形成される酸化膜中に触媒元素がゲッタリングされ
る。一方、後者の熱処理では、リンが注入された領域に
触媒元素がゲッタリングされる。なお、上記固相成長技
術は、特開平９−１０７１００号公報、特開平９−３１
２４０２号公報、特開平９−３１２４０４号公報等に記
載された技術を利用することができる。
【００３３】次に、シリコン膜を所望の形状にパターニ
ングすることにより活性領域を形成する。触媒元素のゲ
ッタリングが、ハロゲン元素を含む酸化性雰囲気中で行
われた場合は、シリコン膜上に形成された酸化膜を除去
した後、パターニングされる。一方、リンをドーピング
した後、非酸化性雰囲気中で行われた場合は、リンをド
ーピングした領域が除去される領域に含まれるように、
パターニングされる。なお、パターニングの方法は、特
に限定されず公知の方法をいずれも使用することができ
る。
【００３４】次いで、活性領域上にゲート絶縁膜及びゲ
ート電極をこの順で形成して負荷トランジスタが形成さ
れる。ゲート絶縁膜及びゲート電極には、特に限定され
ることなく、公知の材料を使用し、公知の方法により形
成することができる。また、活性領域は、ソース／ドレ
イン領域を備えているが、この領域は、ゲート電極の形
成前に形成してもよく、ゲート電極形成後ゲート電極を
マスクとして形成してもよい。なお、負荷トランジスタ
は、駆動トランジスタと転送トランジスタがＮ型である
場合Ｐ型、Ｐ型である場合Ｎ型であることが好ましい。
【００３５】更に、負荷トランジスタの活性領域と駆動
トランジスタ及び転送トランジスタとを電気的に接続す
るために、駆動トランジスタ及び転送トランジスタの接
続を望む領域及び活性領域にスルーホールを形成して、
スルーホールを配線材で埋め込んでプラグを形成しても
よい。なお、活性領域は、プラグとその側壁で接するこ
ととなる。
【００３６】プラグを構成する材料としては、ポリシリ
コン、リフラクトリーメタル（例えば、タングステン、
チタン）等が挙げられる。なお、ポリシリコンを使用す
る場合、プラグの形成は、アモルファスシリコン膜の結
晶性の改善後に行うことが好ましい。改善前に行うと、
アモルファスシリコン膜が、プラグと接する部分が核と
なり、その部分からも結晶が成長してしまうためであ
る。プラグ用材料の内、リフラクトリーメタルを使用す
ることが好ましい。その理由は、ポリシリコンを使用す
る場合、例えば、駆動トランジスタとしてのＮＭＯＳの
Ｎ型のドレイン領域と負荷トランジスタとしてのＰＭＯ
ＳのＰ型のドレイン領域を接続すると、ＰＮ接合がで
き、これはＳＲＡＭセルの動作マージンを減少させる寄
生ダイオードとして機能してしまうこと、また、ポリシ
リコンの導電性を改善するための不純物の注入を、プラ
グの下部に行うことが困難だからである。これに対し
て、リフラクトリーメタルを使用した場合、寄生ダイオ
ードの発生を防ぐことができるためである。また、プラ
グの形成をソース／ドレイン領域の形成前に行うことに
より、ソース／ドレイン領域の形成時の熱処理により、
プラグと活性領域との電気的接続をより確実なものとす
ることができる。
【００３７】上記製造工程により形成されたＳＲＡＭセ
ルの回路構成及び特徴的な概略断面図を図１（ａ）及び
（ｂ）に示す。図１（ａ）中、Ｑ１とＱ２は駆動トラン
ジスタ、Ｑ３とＱ４は負荷トランジスタ、Ｑ５とＱ６は
転送トランジスタを示している。また、図１（ｂ）中、
１は基板、２は駆動トランジスタＱ１のソースドレイン
領域１３（図ではドレイン領域）と接し、隣接するトラ
ンジスタのゲート電極となる配線層、３はバリア層、５
は活性領域、６は負荷トランジスタＱ３のゲート電極、
７はプラグ、８はゲート絶縁膜、１０は層間絶縁膜、１
１は駆動トランジスタＱ１のゲート電極である。この図
１（ｂ）の構成は単なる例示であって、構成が変更され
ても差し支えない。
【００３８】
【実施例】実施例１ 図２（ａ）〜（ｆ）に基づいてＳＲＡＭセルの製造方法
を更に説明する。まず、シリコンからなる基板１に通常
のＣＭＯＳ製造技術により、ポリシリコンゲートを有す
るＮＭＯＳトランジスタ（駆動トランジスタと転送トラ
ンジスタ）を製造した。ポリシリコンからなるゲート電
極１１は、ＮＭＯＳトランジスタのゲート電極である。
また、ポリシリコンからなる配線層２を、ＮＭＯＳトラ
ンジスタのドレイン領域に対する直接コンタクトで、か
つ隣接するＮＭＯＳトランジスタのゲート電極として使
用されるように形成した。ＮＭＯＳトランジスタのソー
ス／ドレイン領域１３を形成した後、ＣＶＤ法により酸
化膜からなる層間絶縁膜１０を１２００ｎｍ堆積させ、
ＣＭＰ法で平坦化した。平坦化後の酸化膜１０の厚さは
８００ｎｍであった。平坦化後、アルミナ（Ａｌ
2 Ｏ3 ）からなるバリア層３をスパッタ法により５０ｎ
ｍ堆積させた（図２（ａ）参照）。
【００３９】次に、シランガスを原料とし、５００℃の
雰囲気下で、ＬＰＣＶＤ法により、７０ｎｍのアモルフ
ァスシリコン層４をバリア層３上に形成した。この後、
固相成長技術にアモルファスシリコン層４を付した。即
ち、触媒元素を含有する溶液をアモルファスシリコン層
４上に塗布した（図２（ｂ）参照）。図中、２０は触媒
元素含有の塗布膜を意味する。この塗布膜２０をスピン
ドライさせて溶媒を除去した後、６００℃で８時間熱処
理した。この熱処理により、触媒元素がアモルファスシ
リコン層４中に拡散してシリサイドとなり、シリサイド
を核とする固相成長をアモルファスシリコン層４の垂直
方向に進行させて、結晶性を改善することができた。な
お、熱処理後、結晶性が改善されたシリコン膜４ａ中に
含まれる触媒元素の濃度は、１０-18 ｃｍ-3のオーダー
であった。
【００４０】次に、シリコン膜４ａ中の過剰の触媒元素
を除去するために、リンのゲッタリング効果を利用し
た。即ち、ＣＶＤ法により酸化膜２１をシリコン膜４ａ
上に堆積させた後、フォトリソグラフィー工程により、
所望の形状の活性領域を覆う酸化膜２１のみを残して酸
化膜２１を除去した。この残した酸化膜２１をマスクと
して、リンイオン31Ｐ+ ２２を、注入エネルギー１０Ｋ
ｅＶ、ドーズ量２×１０ 15ｃｍ-2の条件で、シリコン膜
４ａに注入した（図２（ｃ）参照）。なお、この注入
は、活性領域への妨害混乱を避けるため、ＳＲＡＭセル
アレイの周辺にも行った。注入後、６００℃、１２時
間、窒素雰囲気中の熱処理に付した。この熱処理によ
り、触媒元素をリンの注入領域に移動させることができ
た。
【００４１】触媒元素を多く含むリンの注入領域を除去
すると共に活性領域５をパターニングにより形成した
後、厚さ１０ｎｍ程度の酸化シリコンからなるゲート絶
縁膜８を活性領域５を覆うように形成した（図２（ｄ）
参照）。なお、ゲート絶縁膜８の膜質を向上させ、活性
領域５の電気特性を改良するため、１０００℃、１５秒
間のランプアニールに付した。
【００４２】次いで、レジストマスク３０を用い、配線
層２と活性領域５を接続するためのスルーホール３１を
開口した（図２（ｅ）参照）。なお、スルーホール３１
の開口部は、活性領域５に後に形成されるソース／ドレ
イン領域及びチャネル領域の内、チャネル領域から離
れ、少なくともドレイン領域の一部を含む位置に形成し
た。
【００４３】この後、レジストマスク３０を除去し、全
面に５０ｎｍのＴｉＮ膜（図示せず）を堆積させ、続け
てリフラクトリーメタルとしてタングステン膜をＣＶＤ
法により堆積させた。更に、タングステン膜をパターニ
ングすることにより、ゲート電極６とスルーホール３１
内にプラグ７を形成することができた。次いで、ゲート
電極６をマスクとして、活性領域５に49ＢＦ2+を注入す
ることにより、ソース／ドレイン領域を自己整合的に形
成した（図２（ｆ）参照）。
【００４４】この後、通常の内部接続メタライゼーショ
ンプロセスを経ることにより、基板上に形成されたＮＭ
ＯＳトランジスタ上に、ＰＭＯＳトランジスタを備えた
ＳＲＡＭセルを形成することができた。
【００４５】実施例２ 図２（ａ）と同様に層間絶縁膜１０上にバリア層３を形
成した後、図２（ｂ）と同様にしてアモルファスシリコ
ン膜４を形成した。
【００４６】次に、図３（ａ）に示すＣＶＤ法により形
成された酸化シリコンからなるマスク４０を用いて、ア
モルファスシリコン膜４に触媒元素を含有する溶液を塗
布した。このマスク４０を使用すると、図３（ｂ）に示
すように、マスク４０間に塗布膜４１を形成することが
できた。なお、図３（ｂ）中、４３はバリア層３以下の
構成を備えた基板を意味している。
【００４７】次に、６００℃、８時間熱処理に付すこと
により、塗布膜中の触媒元素がアモルファスシリコン膜
４に拡散してシリサイドとなり、シリサイドを核とする
固相成長をアモルファスシリコン層４の横方向に進行さ
せて、結晶性を改善することができた。
【００４８】ここで、図３（ｂ）に示すようにアモルフ
ァスシリコン膜の結晶性の改善は、両側から中央に向か
って進むため、中央部に形成される結晶粒界の処理が問
題となる。これについて、図３（ａ）に示すように、２
つのＳＲＡＭセルアレイ形成領域４２間Ａに結晶粒界が
存在するように（即ち、結晶粒界が形成される領域に活
性領域を形成しないように）することにより、ＳＲＡＭ
セルを形成する際には、結晶粒界を含むシリコン膜が除
去されることとなる。この後、図２（ｃ）〜（ｆ）と同
様にしてＳＲＡＭセルを形成することができた。
【００４９】
【発明の効果】本発明のＳＲＡＭセルは、（１）駆動ト
ランジスタと転送トランジスタ上方に負荷トランジスタ
が形成されているので、高集積である、（２）負荷トラ
ンジスタが触媒元素を使用した固相成長技術によりアモ
ルファスシリコンの結晶性を改善したシリコン膜からな
る活性領域を有しているので、高い移動度と、低駆動電
圧動作において高い駆動電流を有する負荷トランジスタ
を得ることができる、（３）駆動トランジスタ及び転送
トランジスタと負荷トランジスタとの間に、バリア層を
有しているので、触媒元素が駆動トランジスタ及び転送
トランジスタに拡散することを防ぐことができる。
【００５０】また、負荷トランジスタの活性領域形成後
に、駆動トランジスタ及び転送トランジスタと負荷トラ
ンジスタとを接続するためにスルーホールを開口し、リ
フラクトリーメタルでスルーホールを埋め込むことによ
り、影響を受けることなく固相成長技術を使用すること
ができる。
【図面の簡単な説明】
【図１】本発明のＳＲＡＭセルの回路構成及び概略断面
図である。
【図２】本発明のＳＲＡＭセルの製造工程の概略断面図
である。
【図３】本発明のＳＲＡＭセルの製造工程の概略図であ
る。
【図４】代表的なＳＲＡＭセルの回路構成である。
【図５】ＳＲＡＭセルの状態図及びβｐとＳＮＭとの関
係を示す図である。
【図６】負荷素子のＩ−Ｖ特性を示す図である。
【図７】従来のポリシリコン膜の固相成長技術を説明す
るための概略図である。
【図８】従来のポリシリコン膜の固相成長技術を説明す
るための概略図である。
【図９】従来のポリシリコン膜の固相成長技術を説明す
るための概略図である。
【符号の説明】
１、４３、１１１ 基板 ２ 配線層 ３ バリア層 ４、１１８ アモルファスシリコン膜 ４ａ、１１７ シリコン膜 ５ 活性領域 ６、１１ ゲート電極 ７ プラグ ８ ゲート絶縁膜 １０ 層間絶縁膜 １３ ソース／ドレイン領域 ２０ 塗布膜 ２１ 酸化膜 ２２ リンイオン ３０ レジストマスク ３１ スルーホール ４０ マスク ４１ 塗布膜 ４２ ＳＲＡＭセルアレイ形成領域 １０１ 負荷素子 １０２ 転送トランジスタ １０３ 駆動トランジスタ １０４ ビット線 １１２ 絶縁膜 １１３、１１４、１１４ａ ポリシリコン膜 １１５ シリコンイオン １１６ 段差 Ｑ１、Ｑ２ 駆動トランジスタ Ｑ３、Ｑ４ 負荷トランジスタ Ｑ５、Ｑ６ 転送トランジスタ
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 27/11 Ｈ０１Ｌ 29/78 ６１３Ｂ 29/786 (72)発明者 アルベルト オー．アダン 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 平５−275652（ＪＰ，Ａ) 特開 平９−260670（ＪＰ，Ａ) 特開 平10−154759（ＪＰ，Ａ) 特開 平８−236642（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/11 H01L 21/8244 H01L 21/20 H01L 21/322 H01L 21/36 H01L 29/786

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 ２個の駆動トランジスタと２個の転送ト
    ランジスタと、層間絶縁膜を介して前記駆動トランジス
    タ及び前記転送トランジスタの上方に２個のＴＦＴから
    なる負荷トランジスタとを少なくとも備え、前記負荷ト
    ランジスタが触媒元素を使用した固相成長技術によりア
    モルファスシリコンの結晶性を改善したシリコン膜から
    なる活性領域を有し、前記層間絶縁膜と前記負荷トラン
    ジスタとの間に、前記触媒元素が前記駆動トランジスタ
    及び前記転送トランジスタに拡散することを防ぐバリア
    層を有し、前記負荷トランジスタの活性領域及び前記層
    間絶縁膜と前記バリア層とに形成されたスルーホールに
    埋め込まれ、かつ前記負荷トランジスタと前記駆動トラ
    ンジスタ及び前記転送トランジスタとを接続するための
    プラグを有し、前記プラグと前記負荷トランジスタのゲ
    ート電極とが同じ金属材料から構成され、前記負荷トラ
    ンジスタの活性領域と前記プラグとが、前記スルーホー
    ルの側面で接していることを特徴とするＳＲＡＭセル。
  2. 【請求項２】 前記バリア層が、Ａｌ2Ｏ3、ＳｉXＮY又
    はＴｉＯ2である請求項１のセル。
  3. 【請求項３】 前記バリア層が、２０〜１００ｎｍの厚
    さを有する請求項１又は２に記載のセル。
  4. 【請求項４】 前記金属材料が、リフラクトリーメタル
    からなる請求項１〜３のいずれか１つに記載のセル。
  5. 【請求項５】 前記負荷トランジスタが、ＣＭＰ技術に
    より表面が平坦化された層間絶縁膜の上に形成されてい
    る請求項１〜４のいずれか１つに記載のセル。
  6. 【請求項６】 ２個の駆動トランジスタと２個の転送ト
    ランジスタとを層間絶縁膜で覆い、前記層間絶縁膜上に
    触媒元素の前記駆動トランジスタ及び前記転送トランジ
    スタへの拡散を防ぐバリア層を形成し、前記バリア層上
    にアモルファスシリコン膜を形成し、触媒元素を使用し
    た固相成長技術により前記アモルファスシリコン膜の結
    晶性を改善したシリコン膜を形成し、前記シリコン膜を
    所望の形状にパターニングすることにより負荷トランジ
    スタの活性領域を形成した後、前記活性領域上に負荷ト
    ランジスタのゲート絶縁膜を形成し、前記ゲート絶縁
    膜 、前記活性領域、前記バリア層及び前記層間絶縁膜に
    スルーホールを形成し、全面に金属材料からなる層を堆
    積させ、次いで前記金属材料からなる層をパターニング
    することにより、前記負荷トランジスタと前記駆動トラ
    ンジスタ及び前記転送トランジスタとを接続するための
    プラグを前記スルーホールに形成すると共に前記負荷ト
    ランジスタのゲート電極を形成することを特徴とするＳ
    ＲＡＭセルの製造方法。
JP01112499A 1999-01-19 1999-01-19 Ｓｒａｍセル及びその製造方法 Expired - Fee Related JP3414662B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP01112499A JP3414662B2 (ja) 1999-01-19 1999-01-19 Ｓｒａｍセル及びその製造方法
CNB001011251A CN1238902C (zh) 1999-01-19 2000-01-19 静态随机存取存储器单元及其制造工艺
EP00300390A EP1022784A3 (en) 1999-01-19 2000-01-19 SRAM cell and its fabrication process
TW089100817A TW451478B (en) 1999-01-19 2000-01-19 SRAM cell and its fabrication process
US09/487,258 US6204518B1 (en) 1999-01-19 2000-01-19 SRAM cell and its fabrication process
KR1020000002406A KR100358431B1 (ko) 1999-01-19 2000-01-19 Ｓｒａｍ 셀 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01112499A JP3414662B2 (ja) 1999-01-19 1999-01-19 Ｓｒａｍセル及びその製造方法

Publications (2)

Publication Number Publication Date
JP2000208644A JP2000208644A (ja) 2000-07-28
JP3414662B2 true JP3414662B2 (ja) 2003-06-09

Family

ID=11769278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01112499A Expired - Fee Related JP3414662B2 (ja) 1999-01-19 1999-01-19 Ｓｒａｍセル及びその製造方法

Country Status (6)

Country Link
US (1) US6204518B1 (ja)
EP (1) EP1022784A3 (ja)
JP (1) JP3414662B2 (ja)
KR (1) KR100358431B1 (ja)
CN (1) CN1238902C (ja)
TW (1) TW451478B (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168038A (ja) * 1999-12-10 2001-06-22 Sony Corp 単結晶シリコン層およびそのエピタキシャル成長方法ならびに半導体装置
US6548389B2 (en) * 2000-04-03 2003-04-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
KR100418089B1 (ko) * 2001-06-21 2004-02-11 주식회사 하이닉스반도체 반도체 소자의 박막 트랜지스터 제조 방법
US6670642B2 (en) * 2002-01-22 2003-12-30 Renesas Technology Corporation. Semiconductor memory device using vertical-channel transistors
TWI313062B (en) * 2002-09-13 2009-08-01 Ind Tech Res Inst Method for producing active plastic panel displayers
US20040211661A1 (en) * 2003-04-23 2004-10-28 Da Zhang Method for plasma deposition of a substrate barrier layer
JP2005175415A (ja) * 2003-12-05 2005-06-30 Taiwan Semiconductor Manufacturing Co Ltd 集積回路デバイスとその製造方法
US6876040B1 (en) * 2003-12-12 2005-04-05 International Business Machines Corporation Dense SRAM cells with selective SOI
KR100615085B1 (ko) 2004-01-12 2006-08-22 삼성전자주식회사 노드 콘택 구조체들, 이를 채택하는 반도체소자들, 이를채택하는 에스램 셀들 및 이를 제조하는 방법들
US7315466B2 (en) * 2004-08-04 2008-01-01 Samsung Electronics Co., Ltd. Semiconductor memory device and method for arranging and manufacturing the same
KR100678462B1 (ko) 2004-11-16 2007-02-02 삼성전자주식회사 단결정 박막 트랜지스터들을 갖는 반도체 집적회로 소자들및 그 제조방법들
KR100566675B1 (ko) 2004-12-14 2006-03-31 삼성전자주식회사 반도체 장치와 그 제조 방법
KR100594321B1 (ko) * 2005-02-14 2006-06-30 삼성전자주식회사 소스/드레인에의 접촉 면적을 개선한 트랜지스터 및 제조방법
KR100684894B1 (ko) 2005-04-18 2007-02-20 삼성전자주식회사 적층된 트랜지스터들을 구비하는 반도체 장치의 형성 방법
US7968394B2 (en) * 2005-12-16 2011-06-28 Freescale Semiconductor, Inc. Transistor with immersed contacts and methods of forming thereof
KR100861796B1 (ko) * 2007-01-18 2008-10-08 주식회사 테라세미콘 반도체 소자의 배선 형성 방법
JP5236676B2 (ja) * 2010-03-18 2013-07-17 ルネサスエレクトロニクス株式会社 スタティック・ランダム・アクセス・メモリ
KR20130068484A (ko) * 2011-12-15 2013-06-26 에스케이하이닉스 주식회사 저항성 메모리 장치 및 그 제조방법
WO2015182000A1 (en) * 2014-05-30 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
JP7013293B2 (ja) * 2018-03-19 2022-01-31 キオクシア株式会社 半導体記憶装置
WO2020069312A1 (en) 2018-09-28 2020-04-02 The Penn State Research Foundation Method of growing crystalline layers on amorphous substrates using two-dimensional and atomic layer seeds
CN117858496B (zh) * 2024-03-07 2024-06-07 合肥晶合集成电路股份有限公司 静态随机存取存储器单元的制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02143414A (ja) 1988-11-24 1990-06-01 Agency Of Ind Science & Technol 単結晶膜の形成方法
JPH05275652A (ja) * 1992-01-30 1993-10-22 Sony Corp ポリシリコン薄膜トランジスタを備えるスタック型トランジスタ及びその製造方法
WO1994014220A1 (de) * 1992-12-10 1994-06-23 Siemens Aktiengesellschaft Verfahren und vorrichtung zur ermittlung von ordnungszahlen von nichtcharakteristischen oberschwingungsströmen und deren kompensation
US5616934A (en) 1993-05-12 1997-04-01 Micron Technology, Inc. Fully planarized thin film transistor (TFT) and process to fabricate same
JPH08204029A (ja) * 1995-01-23 1996-08-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3216861B2 (ja) 1995-04-10 2001-10-09 シャープ株式会社 多結晶シリコン膜の形成方法および薄膜トランジスタの製造方法
US5547892A (en) * 1995-04-27 1996-08-20 Taiwan Semiconductor Manufacturing Company Process for forming stacked contacts and metal contacts on static random access memory having thin film transistors
US5770482A (en) * 1996-10-08 1998-06-23 Advanced Micro Devices, Inc. Multi-level transistor fabrication method with a patterned upper transistor substrate and interconnection thereto
JP3844552B2 (ja) 1997-02-26 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5949092A (en) * 1997-08-01 1999-09-07 Advanced Micro Devices, Inc. Ultra-high-density pass gate using dual stacked transistors having a gate structure with planarized upper surface in relation to interlayer insulator

Also Published As

Publication number Publication date
KR100358431B1 (ko) 2002-10-25
US6204518B1 (en) 2001-03-20
CN1238902C (zh) 2006-01-25
JP2000208644A (ja) 2000-07-28
EP1022784A3 (en) 2002-12-04
CN1261207A (zh) 2000-07-26
EP1022784A2 (en) 2000-07-26
TW451478B (en) 2001-08-21
KR20000053530A (ko) 2000-08-25

Similar Documents

Publication Publication Date Title
JP3414662B2 (ja) Ｓｒａｍセル及びその製造方法
US20050064660A1 (en) Methods of fabricating integrated circuit devices that utilize doped poly-Si1-xGex conductive plugs as interconnects
JPH03173480A (ja) 基板の上に横たわる多層導電ラインを有する半導体装置を製作するための方法
JPH0282575A (ja) 半導体装置およびその製造方法
US7193270B2 (en) Semiconductor device with a vertical transistor
JPH08162470A (ja) 半導体集積回路装置の製造方法
JPH0645562A (ja) 積層半導体構造製造方法
JP2001068546A (ja) 半導体装置の製造方法
JPH05243575A (ja) 薄膜トランジスタおよびその製造方法
JPH09139360A (ja) 半導体素子の金属配線形成方法
JPH03265143A (ja) 薄膜トランジスタの製造方法
JP3125429B2 (ja) 半導体装置及びその製造方法
JP2797200B2 (ja) 多結晶シリコン電極およびその製造方法
JPH06163580A (ja) 薄膜トランジスタの製造方法
JP2914052B2 (ja) 半導体装置及びその製造方法
JPH07245396A (ja) 半導体装置及びその製造方法
JP2842505B2 (ja) 薄膜トランジスタとその製造方法
JP2739849B2 (ja) 半導体集積回路の製造方法
JP2875258B2 (ja) 半導体装置およびその製造方法
JPH05182985A (ja) ボトムゲート型半導体装置の製法
JPH06326304A (ja) 半導体装置の製造方法
JPS62115860A (ja) 縦方向に集積化した半導体装置を形成する方法
JPH07273281A (ja) 半導体装置の製造方法
JPH0492463A (ja) 半導体装置
JPH0818059A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090404

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees